WO2022163193A1 - セラミック電子部品 - Google Patents
セラミック電子部品 Download PDFInfo
- Publication number
- WO2022163193A1 WO2022163193A1 PCT/JP2021/046539 JP2021046539W WO2022163193A1 WO 2022163193 A1 WO2022163193 A1 WO 2022163193A1 JP 2021046539 W JP2021046539 W JP 2021046539W WO 2022163193 A1 WO2022163193 A1 WO 2022163193A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- electronic component
- ceramic
- ceramic electronic
- external electrode
- external electrodes
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 215
- 239000004020 conductor Substances 0.000 claims abstract description 28
- 230000001681 protective effect Effects 0.000 claims description 21
- 229910010293 ceramic material Inorganic materials 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 description 27
- 238000000034 method Methods 0.000 description 22
- 238000007747 plating Methods 0.000 description 20
- 239000000463 material Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 12
- 238000007639 printing Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000007598 dipping method Methods 0.000 description 7
- 238000010304 firing Methods 0.000 description 7
- 238000005498 polishing Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 230000036544 posture Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/12—Protection against corrosion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
Abstract
セラミック電子部品(101)は、第1面(1a)を有するセラミック素体(1)と、少なくとも第1面(1a)に配置された外部電極(3)と、セラミック素体(1)の内部に配置された内部電極(4)と、外部電極(3)に接続され、セラミック素体(1)の表面または内部を経由して、内部電極(4)に電気的に接続するように延在する接続導体(5)とを備える。外部電極(3)は、接続導体(5)との接続部分から側方に延在する張出部を含む。前記張出部の少なくとも一部は、セラミック素体(1)から剥がれた剥がれ部となっている。
Description
本発明は、セラミック電子部品に関するものである。
高周波部品が国際公開WO2017/179325A1(特許文献1)に記載されている。この高周波部品は、複数のセラミック層を積層して形成されており、各セラミック層は、低温同時焼成セラミック(LTCC)または高温同時焼成セラミック(HTCC)で形成されている。特許文献1に記載された高周波部品は、セラミック素体と、セラミック素体の下面に配置された外部電極とを備える。
セラミック電子部品が外部電極を介して基板に実装されたものに対して、何らかの衝撃が加わる場合がある。衝撃は、装置全体の落下、基板のたわみ、環境負荷などによって加わりうる。環境負荷による衝撃とは、たとえば温度サイクルによる熱衝撃である。衝撃が加わった場合、外部電極の周辺でセラミック素体にクラックが発生しうる。クラックがセラミック素体の内部で内部回路にまで到達してしまった場合には、断線が生じたり、クラックに水分が浸入することによるマイグレーションが生じたりして、動作不良を引き起こしうる。
そこで、本発明は、衝撃が加わった際に外部電極の周辺でクラックが発生する確率を低減することができるセラミック電子部品を提供することを目的とする。
上記目的を達成するため、本発明に基づくセラミック電子部品は、第1面を有するセラミック素体と、少なくとも上記第1面に配置された外部電極と、上記セラミック素体の内部に配置された内部電極と、上記外部電極に接続され、上記セラミック素体の表面または内部を経由して、上記内部電極に電気的に接続するように延在する接続導体とを備える。上記外部電極は、上記接続導体との接続部分から側方に延在する張出部を含む。上記張出部の少なくとも一部は、上記セラミック素体から剥がれた剥がれ部となっている。
本発明によれば、外部電極の張出部の少なくとも一部が剥がれ部となっているので、衝撃が加わった際に外部電極の周辺でクラックが発生する確率を低減することができる。
図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。
以下でいう「セラミック電子部品」の概念は、コンデンサ、インダクタなどのような個別の素子としての電子部品だけでなく、基板に複数の素子を組み合わせたもの、すなわち、いわゆる「モジュール」も含むものとする。
(実施の形態1)
図1~図2を参照して、本発明に基づく実施の形態1におけるセラミック電子部品について説明する。本実施の形態におけるセラミック電子部品101を図1に示す。セラミック電子部品101は、下面として第1面1aを有する。セラミック電子部品101は、第1面1aにパッド状の外部電極3を有する。図1における外部電極3およびその近傍を拡大したところを図2に示す。
図1~図2を参照して、本発明に基づく実施の形態1におけるセラミック電子部品について説明する。本実施の形態におけるセラミック電子部品101を図1に示す。セラミック電子部品101は、下面として第1面1aを有する。セラミック電子部品101は、第1面1aにパッド状の外部電極3を有する。図1における外部電極3およびその近傍を拡大したところを図2に示す。
セラミック電子部品101は、第1面1aを有するセラミック素体1と、少なくとも第1面1aに配置された外部電極3と、セラミック素体1の内部に配置された内部電極4と、外部電極3に接続され、セラミック素体1の表面または内部を経由して、内部電極4に電気的に接続するように延在する接続導体5とを備える。外部電極3は、接続導体5との接続部分から側方に延在する張出部31を含む。張出部31の少なくとも一部は、セラミック素体1から剥がれた剥がれ部32となっている。
本実施の形態では、外部電極3の張出部31の少なくとも一部が剥がれ部32となっているので、衝撃が加わった際には、この衝撃が素体1に伝わる度合いを緩和することができる。したがって、セラミック電子部品101においては、衝撃が加わった際に外部電極3の周辺でクラックが発生する確率を低減することができる。
(実施の形態2)
図3~図4を参照して、本発明に基づく実施の形態2におけるセラミック電子部品について説明する。本実施の形態におけるセラミック電子部品102を図3に示す。図3の一部を拡大したところを図4に示す。セラミック電子部品102は、下面として第1面1aを有する。セラミック電子部品102は、上面、側面、下面にまたがるように外部電極を有する。ここでは、この外部電極のうちの下面にある部分を外部電極3と呼ぶ。
図3~図4を参照して、本発明に基づく実施の形態2におけるセラミック電子部品について説明する。本実施の形態におけるセラミック電子部品102を図3に示す。図3の一部を拡大したところを図4に示す。セラミック電子部品102は、下面として第1面1aを有する。セラミック電子部品102は、上面、側面、下面にまたがるように外部電極を有する。ここでは、この外部電極のうちの下面にある部分を外部電極3と呼ぶ。
セラミック電子部品102は、第1面を有するセラミック素体1と、少なくとも第1面1aに配置された外部電極3と、セラミック素体1の内部に配置された内部電極4と、外部電極3に接続され、セラミック素体1の表面または内部を経由して、内部電極4に電気的に接続するように延在する接続導体5とを備える。接続導体5は、部分5e,5f,5gを含む。外部電極3は、接続導体5との接続部分から側方に延在する張出部31を含む。張出部31の少なくとも一部は、セラミック素体1から剥がれた剥がれ部32となっている。接続導体5の一部である部分5eと、第1面1aに配置された外部電極3とを合わせたものを、「外部電極」と呼ぶ場合もあるが、ここでは、部分5e,5f,5gを合わせたものを接続導体5と捉えることとしている。外部電極3と部分5eとは、異なる種類の材料で形成されていてもよく、同一種類の材料で一体的なものとして形成されていてもよい。部分5eと部分5fとは、同一種類の材料で形成されていても異なる種類の材料で形成されていてもよい。
本実施の形態では、外部電極3の張出部31の少なくとも一部が剥がれ部32となっているので、衝撃が加わった際には、衝撃が素体1に伝わる度合いを緩和することができる。したがって、セラミック電子部品102においては、衝撃が加わった際に外部電極3の周辺でクラックが発生する確率を低減することができる。
なお、実施の形態1,2では、張出部31の全体が剥がれ部32となっているが、これはあくまで一例である。剥がれ部32は、張出部31の一部であっても全部であってもよい。
実施の形態1,2では、剥がれ部32においては外部電極3とセラミック素体1との間に間隙34があるものとして図示している(図2および図4を参照)。実際には、このような間隙34は、あってもなくてもよい。剥がれ部32においては、外部電極3がセラミック素体1から剥がれた状態を維持しながらセラミック素体1に当接している状態であってもよい。この場合、外部電極3がセラミック素体1に密着し、その結果、間隙34は存在しないことになるが、このような構成であってもよい。
(実施の形態3)
図5~図21を参照して、本発明に基づく実施の形態3におけるセラミック電子部品の製造方法について説明する。ここで説明する製造方法は、実施の形態1,2で説明したセラミック電子部品と同様のものを得るための製造方法である。
図5~図21を参照して、本発明に基づく実施の形態3におけるセラミック電子部品の製造方法について説明する。ここで説明する製造方法は、実施の形態1,2で説明したセラミック電子部品と同様のものを得るための製造方法である。
まず、LTCC(Low Temperature Co-fired Ceramics)グリーンシートを成型する。図5に示すように、キャリアフィルム40の表面にセラミックグリーンシート41が保持されている。このLTCCグリーンシートは、セラミック電子部品の1個分のサイズのものであってもよいが、一般的には、複数のセラミック電子部品に相当する大判サイズのものが用意される。図5以降においては、のちに個別のセラミック電子部品のサイズに切り分ける際の切断予定線が二点鎖線で示されている。
図6に示すように、LTCCグリーンシートに孔加工を行なう。レーザ加工などの方法により、少なくともセラミックグリーンシート41を貫通するように孔42が形成される。孔42は、セラミックグリーンシート41だけでなくキャリアフィルム40も貫通していてもよい。図6では、孔42は、セラミックグリーンシート41およびキャリアフィルム40を一括して貫通している例を示している。図7に示すように、孔42に導電性ペースト43を充填し、乾燥させる。
ここまでの工程により、キャリアフィルム40にセラミックグリーンシート41が載ったものが複数作られる。必要に応じて、セラミックグリーンシート41の表面に導電性ペーストで内部電極4を印刷する。設計内容を考慮して、各層にそれぞれ必要な内部電極4が印刷される。中には、内部電極4が全く印刷されないセラミックグリーンシート41があってもよい。たとえば図8に示すように、内部電極4が印刷される。一部のセラミックグリーンシート41においては、図9に示すように、外部電極3が印刷される。外部電極3を印刷する際には、セラミックとの焼結性が悪い導電性ペーストを用いる。「セラミックとの焼結性が悪い導電性ペースト」としては、たとえば、セラミック母材と同様の無機成分が全く含まれない、または、わずかしか含まれない導電性ペーストであればよい。「セラミック母材と同様の無機成分」とは、たとえばガラス成分である。そのような導電性ペーストであれば、セラミック素体との密着性が低下するので、セラミック素体から剥がれやすくなる。たとえば金属以外の無機成分の含有比率を5重量%以下とした導電性ペーストが考えられる。外部電極3を印刷する際に用いる導電性ペーストは、金属以外の無機成分を全く含まないものであることがより好ましい。
それぞれのセラミックグリーンシート41をキャリアフィルム40から剥がして積み重ねる。こうして、図10に示すような積層体が得られる。この積層体を圧着加工してもよい。すなわち、この積層体に、圧力および熱を加えてもよい。
この積層体を個別のセラミック電子部品のサイズに切り分ける。こうして、図11に示すような積層体が得られる。この積層体にバレル研磨を施してもよい。バレル研磨を施した場合、図12に示すように、チップ状の積層体がそれぞれ面取りされた状態になる。ただし、以下では、バレル研磨を施していないものとして説明を続ける。
ここまでで得られた積層体に対して焼成を行なう。焼成をすることによって、積層された複数のセラミックグリーンシート41は一体化して、図13に示すような1個のセラミック素体1となる。外部電極3は接続導体5に接続されており、接続導体5との接続部分から側方に延在する部分として張出部31が形成されている。外部電極3は、焼結性が悪い導電性ペーストを用いて印刷されたものであるので、外部電極3の張出部31は、セラミック素体1の第1面1aにかろうじて付着している状態である。
この積層体の外部電極3にめっき加工を行なう。こうして、図14に示すように、外部電極3の表面はめっき膜11によって覆われる。ここで行なわれるめっき加工は、たとえば、Sn/Niめっき、すなわち、外部電極3の表面にNiめっきを行なって、さらにその上からSnめっきを行なうものであってもよい。あるいは、Au/Niめっき、すなわち、外部電極3の表面にNiめっきを行なって、さらにその上からAuめっきを行なうものであってもよい。ここまでの工程を行なうことによって、セラミック電子部品103が得られる。実施の形態1で説明したセラミック電子部品101についても同様の製造方法によって得ることができる。
さらに図15に示すように、セラミック電子部品103を基板50に実装する。基板50の表面には電極51が設けられている。はんだ52を介して、めっき膜11に覆われた外部電極3と、基板50の電極51とが接続される。はんだ52は予め電極51上に配置しておいてもよく、予め外部電極3側に付けておいてもよい。このように実装する際に加わる衝撃によって、外部電極3に応力が作用する。これにより、外部電極3はセラミック素体1から剥がれる。こうして、剥がれ部32が形成される。ただし、外部電極3が接続導体5に接している部分においては、剥がれやすいわけではないので、外部電極3と接続導体5との間の接続は維持される。このように、セラミック電子部品103は、外部電極3を経由して他の部材に実装されている。この状態において、セラミック電子部品103には剥がれ部32が存在する。
次に、変形例についても説明する。変形例においては、外部電極3は下面に設けられているが、それとは別に、上面にも同様の電極が印刷されている。この積層体にバレル研磨をした後の状態では、図16に示すようになる。さらに、この積層体の両端を導電性ペーストにディップすることによって、図17に示すような構造が得られる。ディップにより、部分5eが形成される。部分5eは、予め積層体の内部に配置されている部分5fと接続される。
図17では、部分5eは外部電極3の端面にのみ接するように表示されているが、これはあくまで一例である。このような構成であってもよいが、実際には、ディップによって部分5eを形成した場合、部分5eが外部電極3を覆うように形成されてもよい。たとえば図18に示すように、部分5eが外部電極3の表面の一部を覆うように形成されてもよい。あるいは、図19に示すように、部分5eが外部電極3の表面の全域を覆うように形成されてもよい。ディップによって形成される部分5eが外部電極3を覆うように形成されていれば、外部電極3が剥がれにくくなる場合がある。
図16~図19では、外部電極3は、積層体の平坦な表面に載っているように表示されているが、これは、説明の便宜のために表示しているものである。実際には、圧着の際に外部電極3は、積層体の表面に埋まり込む場合もある。したがって、外部電極3は、積層体の表面に埋まり込んでいてもよい。ここでは、図16~図19に言及したが、他の図においても、同様である。
さらにこの積層体の外部電極3にめっき加工を行なう。こうして、図20に示すように、外部電極3および部分5eの表面はめっき膜12によって覆われる。めっき膜12の内容については、めっき膜11に関して説明したものと同様である。ここまでの工程を行なうことによって、セラミック電子部品104が得られる。実施の形態2で説明したセラミック電子部品102についても同様の製造方法によって得ることができる。
さらに図21に示すように、セラミック電子部品104を基板50に実装する。基板50の表面には電極51が設けられている。はんだ52を介して、めっき膜12に覆われた外部電極3と、基板50の電極51とが接続される。はんだ52は予め電極51上に配置しておいてもよく、予めセラミック電子部品104に付けておいてもよい。このように実装する際に加わる衝撃によって、外部電極3に応力が作用する。これにより、外部電極3はセラミック素体1から剥がれる。こうして、剥がれ部32が形成される。ただし、外部電極3が接続導体5の部分5eに接している部分においては、剥がれやすいわけではないので、外部電極3と部分5eとの間の接続は維持される。
本実施の形態では、それぞれの意図する剥がれ部32を有するセラミック電子部品を容易に得ることができる。
なお、セラミック母材と同様の無機成分を含む導電性ペーストを用いる場合であっても、焼成の際の最高温度で維持する時間を長く設定することによって、セラミックと電極との界面にガラスを偏析させることが可能である。このように界面にガラスを偏析させることによっても、電極とセラミックとの間の界面の密着性を低下させることが可能である。このような現象を利用することによっても、剥がれ部32を意図的に形成することができる。
(実施の形態4)
図22~図23を参照して、本発明に基づく実施の形態4におけるセラミック電子部品について説明する。図22に示すように、本実施の形態におけるセラミック電子部品105は、基本的な構成においては、実施の形態1で説明したセラミック電子部品101と共通する。セラミック電子部品105においては、外部電極3の張出部31の全体が剥がれ部32となっている。セラミック電子部品105では、剥がれ部32の裏側、すなわち、剥がれ部32のセラミック素体1側の面にまでめっき膜11が形成されている。言い換えれば、剥がれ部32においては、セラミック素体1と張出部31とがめっき膜11を挟み込んでいる。
図22~図23を参照して、本発明に基づく実施の形態4におけるセラミック電子部品について説明する。図22に示すように、本実施の形態におけるセラミック電子部品105は、基本的な構成においては、実施の形態1で説明したセラミック電子部品101と共通する。セラミック電子部品105においては、外部電極3の張出部31の全体が剥がれ部32となっている。セラミック電子部品105では、剥がれ部32の裏側、すなわち、剥がれ部32のセラミック素体1側の面にまでめっき膜11が形成されている。言い換えれば、剥がれ部32においては、セラミック素体1と張出部31とがめっき膜11を挟み込んでいる。
このような構成を実現するには、たとえば以下のような製造方法を採用すればよい。製造方法の最初の方、すなわち、セラミックグリーンシート41を積み重ねて積層体を得るところまでは、実施の形態3で説明したものと同じである。この積層体を焼成する際に、焼成の際の最高温度そのものを高く設定するか、あるいは、最高温度で維持する時間を長く設定する。このようにすることによって、セラミック材料と電極材料との収縮差によって、焼成工程の間に外部電極3がセラミック素体1から剥がれ、その結果、剥がれ部32が形成される。めっき加工はその後で行なわれるので、めっき加工の際のめっき液は、剥がれ部32の裏側にまで入り込むことができる。その結果、剥がれ部32の裏側にまでめっき膜11が形成される。ただし、めっき膜11とセラミック素体1とは、焼結しているわけではない。めっき膜11とセラミック素体1は、間隙がない状態で当接していてもよいが、固着しているわけではない。
なお、変形例として、図23に示すセラミック電子部品106のような構成も考えられる。この構成においては、セラミック素体1の側面を接続導体5の部分5eが覆っている。セラミック電子部品106においても、剥がれ部32の裏側、すなわち、剥がれ部32のセラミック素体1側の面にまでめっき膜12が形成されている。
本実施の形態では、剥がれ部32の裏側にまでめっき膜11,12が形成されているので、間隙がなくなっており、間隙に水分が浸入することを防止することができる。
(実施の形態5)
図24を参照して、本発明に基づく実施の形態5におけるセラミック電子部品について説明する。図24に示すように、本実施の形態におけるセラミック電子部品107は、基本的な構成においては、実施の形態1で説明したセラミック電子部品101と共通する。セラミック電子部品107においては、外部電極3がセラミック素体1の中に沈み込んでいる。言い換えれば、外部電極3の少なくとも一部が第1面1aに埋まり込んでいる。外部電極3の厚みの全体がセラミック素体1の中に沈み込んでいてもよく、厚みのうちの一部がセラミック素体1の中に沈み込んでいてもよい。さらに言い換えれば、セラミック素体1は、第1面1aに凹部を有し、外部電極3の少なくとも一部は、この凹部の中に収まっている。
図24を参照して、本発明に基づく実施の形態5におけるセラミック電子部品について説明する。図24に示すように、本実施の形態におけるセラミック電子部品107は、基本的な構成においては、実施の形態1で説明したセラミック電子部品101と共通する。セラミック電子部品107においては、外部電極3がセラミック素体1の中に沈み込んでいる。言い換えれば、外部電極3の少なくとも一部が第1面1aに埋まり込んでいる。外部電極3の厚みの全体がセラミック素体1の中に沈み込んでいてもよく、厚みのうちの一部がセラミック素体1の中に沈み込んでいてもよい。さらに言い換えれば、セラミック素体1は、第1面1aに凹部を有し、外部電極3の少なくとも一部は、この凹部の中に収まっている。
本実施の形態では、外部電極3の裏側の剥離している部分が第1面1aから沈み込んでいるので、水分浸入、異物混入などの外的要因に対して強い構造とすることができる。
(実施の形態6)
図25を参照して、本発明に基づく実施の形態6におけるセラミック電子部品について説明する。図25に示すように、本実施の形態におけるセラミック電子部品108は、基本的な構成においては、実施の形態1で説明したセラミック電子部品101と共通する。セラミック電子部品108においては、張出部31の一部のみが剥がれ部32となっている。
図25を参照して、本発明に基づく実施の形態6におけるセラミック電子部品について説明する。図25に示すように、本実施の形態におけるセラミック電子部品108は、基本的な構成においては、実施の形態1で説明したセラミック電子部品101と共通する。セラミック電子部品108においては、張出部31の一部のみが剥がれ部32となっている。
製造方法の中の焼成工程の条件を適宜変更することによって、セラミック素体1と外部電極3との間の密着具合を変えることができる。たとえば焼成の際の最高温度に維持する時間の長さを調整することによって、セラミック素体1と外部電極3との間の界面にガラスを偏析させることが可能である。これによって、両者の密着具合を変えることができる。このように作り出すことが出来る密着具合の差を利用して、張出部31の中でどこまでの範囲に剥がれ部32が形成されるかを設定することができる。
外部電極3と接続導体5との接続部分が小さすぎて外部電極3を十分強固に保持できない場合には、本実施の形態のように剥がれ部32を意図的に小さく設定することによって、張出部31に比べて剥がれ部32の方が小さくなるようにすれば、外部電極3の十分な保持を行なうことができる。このようにすることで、外部電極3と接続導体5との接合部分でのクラックの発生を起こりにくくすることもできる。
(実施の形態7)
図26~図28を参照して、本発明に基づく実施の形態7におけるセラミック電子部品について説明する。このセラミック電子部品を得るためには、キャリアフィルム40に保持された状態のセラミックグリーンシート41の表面に外部電極3を印刷した段階で、図26に示すように、さらに保護膜44を形成する。保護膜44の形成は、たとえばセラミックペーストを印刷することによって行なうことができる。保護膜44は、外部電極3の一部を覆うように形成される。
図26~図28を参照して、本発明に基づく実施の形態7におけるセラミック電子部品について説明する。このセラミック電子部品を得るためには、キャリアフィルム40に保持された状態のセラミックグリーンシート41の表面に外部電極3を印刷した段階で、図26に示すように、さらに保護膜44を形成する。保護膜44の形成は、たとえばセラミックペーストを印刷することによって行なうことができる。保護膜44は、外部電極3の一部を覆うように形成される。
このように保護膜44を形成したセラミックグリーンシート41を用いて作製されたセラミック電子部品109を、図27に示す。セラミック電子部品109の下面には、外部電極3があり、外部電極3の一部は保護膜44によって覆われている。
セラミック電子部品109においては、外部電極3が保護膜44によって覆われている領域では、外部電極3のセラミック素体1からの剥離が起こらない。図27に示すように、セラミック電子部品109においては、外部電極3の張出部31のうち、保護膜44によって覆われていない部分だけが剥がれ部32となっている。本実施の形態においては、外部電極3の一部は、保護膜44で覆われており、剥がれ部32は、保護膜44によって覆われていない。
ここでは、保護膜44を形成するために、セラミックグリーンシート41にセラミックペーストを印刷する例を示したが、保護膜44の材料は、セラミック素体1とできるだけ同じ材料であることが好ましい。同じ材料であれば、セラミック素体1と良好に接続されるからである。保護膜44は、セラミック材料で形成されていることが好ましい。セラミックペーストを印刷することによって保護膜44を形成した場合には、保護膜44は、セラミック材料で形成されたものとなる。
図27の一部に相当する顕微鏡写真を図28に示す。図28の写真は、図27の左側の外部電極3およびその近傍に相当する。図28の写真は、位置を変えてそれぞれ撮影した複数の写真を組み合わせて表示したものである。図27では、はんだ52はなかったが、図28は、はんだ52を付着させた状態で撮影されたものである。図28では、外部電極3の表面のうちの右の方の一部が保護膜44によって覆われている。保護膜44はセラミックペーストで形成されたものであるので、セラミック素体1と材料が同じであり、セラミック素体1と同じような見え方となっている。外部電極3のうち保護膜44によって覆われていない部分の表面にはめっき膜11が形成されている。めっき膜11は一定の厚みで外部電極3を覆っている。はんだ52は、めっき膜11に付着するように配置されている。
外部電極3の全体を同じように焼結性が悪い導電性ペーストを用いて印刷するとしても、保護膜44で外部電極3の一部を覆っておくことによって、剥がれ部32の形成範囲を制御することができる。本実施の形態で示したように、剥がれ部32を形成する必要がない部分においては、保護膜44で外部電極3を覆うようにして、剥がれ部32が形成されないようにしてもよい。セラミック素体1の中で、応力が加わりやすい部分においては、剥がれ部32が形成されるようにして、そうでない部分においては、剥がれ部32が形成されないようにしてもよい。剥がれ部の形成範囲を最小限に抑えておくことによって、外部電極3と接続導体5との間の接続部分におけるクラックの発生を抑制することができる。
(実施の形態8)
図29~図31を参照して、本発明に基づく実施の形態8におけるセラミック電子部品について説明する。このセラミック電子部品を得るためには、セラミックグリーンシート41がキャリアフィルム40に保持されている段階で、外部電極3を形成する工程を、以下のように行なう。ここでは、外部電極3は、2回に分けて印刷される。まず、図29に示すように、外部電極3の一部として第1部分35aを印刷する。第1部分35aは、孔42に充填された導電性ペースト43を覆うように印刷される。さらに、図30に示すように第2部分35bを印刷する。第1部分35aの印刷には、セラミックとの焼結性が良い導電性ペーストが用いられる。これは、セラミック母材と同様の無機成分を含む導電性ペーストである。これには、たとえば金属以外の無機成分の含有比率を5重量%以上20重量%以下とした導電性ペーストが考えられる。一方、第2部分35bの印刷には、セラミックとの焼結性が悪い導電性ペーストが用いられる。「セラミックとの焼結性が悪い導電性ペースト」の詳細については、実施の形態3で説明したとおりである。これには、たとえば金属以外の無機成分の含有比率を5重量%以下とした導電性ペーストが考えられる。図30に示すように、第1部分35aと第2部分35bとの組合せによって外部電極3を形成した後で、このセラミックグリーンシート41をキャリアフィルム40から剥がして用いる。こうして、図31に示すセラミック電子部品110を得ることができる。図30に示したセラミックグリーンシート41は、セラミック電子部品110の最下層に用いられている。図31では、外部電極3を覆うように、めっき膜11が形成されている。めっき膜11は、外部電極3の第1部分35aおよび第2部分35bの両方にまたがるように形成されている。第2部分35bは、セラミック素体1から剥がれやすいので、剥がれ部32となる。張出部31のうち、第1部分35aは剥がれず、第2部分35bのみが剥がれ部32となるので、張出部31のうち所望の部分のみに剥がれ部32を形成することができる。
図29~図31を参照して、本発明に基づく実施の形態8におけるセラミック電子部品について説明する。このセラミック電子部品を得るためには、セラミックグリーンシート41がキャリアフィルム40に保持されている段階で、外部電極3を形成する工程を、以下のように行なう。ここでは、外部電極3は、2回に分けて印刷される。まず、図29に示すように、外部電極3の一部として第1部分35aを印刷する。第1部分35aは、孔42に充填された導電性ペースト43を覆うように印刷される。さらに、図30に示すように第2部分35bを印刷する。第1部分35aの印刷には、セラミックとの焼結性が良い導電性ペーストが用いられる。これは、セラミック母材と同様の無機成分を含む導電性ペーストである。これには、たとえば金属以外の無機成分の含有比率を5重量%以上20重量%以下とした導電性ペーストが考えられる。一方、第2部分35bの印刷には、セラミックとの焼結性が悪い導電性ペーストが用いられる。「セラミックとの焼結性が悪い導電性ペースト」の詳細については、実施の形態3で説明したとおりである。これには、たとえば金属以外の無機成分の含有比率を5重量%以下とした導電性ペーストが考えられる。図30に示すように、第1部分35aと第2部分35bとの組合せによって外部電極3を形成した後で、このセラミックグリーンシート41をキャリアフィルム40から剥がして用いる。こうして、図31に示すセラミック電子部品110を得ることができる。図30に示したセラミックグリーンシート41は、セラミック電子部品110の最下層に用いられている。図31では、外部電極3を覆うように、めっき膜11が形成されている。めっき膜11は、外部電極3の第1部分35aおよび第2部分35bの両方にまたがるように形成されている。第2部分35bは、セラミック素体1から剥がれやすいので、剥がれ部32となる。張出部31のうち、第1部分35aは剥がれず、第2部分35bのみが剥がれ部32となるので、張出部31のうち所望の部分のみに剥がれ部32を形成することができる。
本実施の形態では、外部電極3を形成する材料として、焼結性が異なる2種類の材料を組み合わせることによって、剥がれ部32の形成範囲を制御することができる。したがって、本実施の形態においても、実施の形態7で説明したのと同様の効果を得ることができる。
(実施の形態9)
実施の形態7,8で説明したように、外部電極3の張出部31のうち一部のみを剥がれ部32とする場合、以下のような構成も考えられる。図25~図32を参照して、本発明に基づく実施の形態9におけるセラミック電子部品について説明する。本実施の形態におけるセラミック電子部品111を下から見たところを図32に示す。すなわち、セラミック電子部品111のセラミック素体1の第1面1aが見えている。セラミック電子部品111の断面図は示していないが、断面図としては、代わりに、図31に示すセラミック電子部品110の断面図を参照されたい。
実施の形態7,8で説明したように、外部電極3の張出部31のうち一部のみを剥がれ部32とする場合、以下のような構成も考えられる。図25~図32を参照して、本発明に基づく実施の形態9におけるセラミック電子部品について説明する。本実施の形態におけるセラミック電子部品111を下から見たところを図32に示す。すなわち、セラミック電子部品111のセラミック素体1の第1面1aが見えている。セラミック電子部品111の断面図は示していないが、断面図としては、代わりに、図31に示すセラミック電子部品110の断面図を参照されたい。
セラミック電子部品111は、第1面1aを有するセラミック素体1と、少なくとも第1面1aに配置された複数の外部電極3と、セラミック素体1の内部に配置された内部電極4と、複数の外部電極3の各々に接続され、セラミック素体1の表面または内部を経由して、内部電極4に電気的に接続するように延在する接続導体5とを備える。複数の外部電極3の各々は、接続導体5との接続部分から側方に延在する張出部31を含む。複数の外部電極3は、第1種外部電極3aと第2種外部電極3bとを含む。第1種外部電極3aにおいては、張出部31の少なくとも一部は、セラミック素体1から剥がれた剥がれ部32となっている。第2種外部電極3bにおいては、張出部31は、全体がセラミック素体1に付着している。
本実施の形態では、複数の外部電極3が第1種外部電極3aと第2種外部電極3bとを含んでおり、第1種外部電極3aにおいてのみ張出部31の少なくとも一部が剥がれ部32となっているので、応力によるセラミック素体1へのクラック発生が特に懸念される箇所のみに、選択的に剥がれ部32を設けることができる。
本実施の形態で示したように、第1種外部電極3aは、第2種外部電極3bに比べて第1面1aのコーナーに近い位置に配置されていることが好ましい。第1面1aのコーナーに近い位置においては、衝撃が加わった際に、特に応力が集中しやすく、セラミック素体1へのクラック発生が問題となりうるが、このように、コーナーに近い位置に第1種外部電極3a、すなわち、剥がれ部32を有する外部電極を配置することによって、クラック発生を効果的に防止することができる。
第1種外部電極3aの剥がれ部32は、第1種外部電極3aの中で少なくとも第1面1aのコーナーに近い側に設けられていることが好ましい。実際に応力が大きく作用するのは、1つの第1種外部電極3aの中でもコーナーに近い部分と考えられるので、このように剥がれ部32を配置することによって、クラック発生をより効果的に防止することができる。
なお、本実施の形態では、セラミック素体1の第1面1aに合計6個の外部電極が3×2のマトリックス状に配置されている例を示したが、これはあくまで一例である。複数の外部電極の個数は、6以外であってもよい。複数の外部電極の配置は、マトリックス状とは限らず他の配置であってもよい。
なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
1 セラミック素体、1a 第1面、1b 第2面、3 外部電極、3a 第1種外部電極、3b 第2種外部電極、4 内部電極、5 接続導体、5e,5f,5g (接続導体の)部分、11,12 めっき膜、31 張出部、32 剥がれ部、34 間隙、35a 第1部分、35b 第2部分、40 キャリアシート、41 セラミックグリーンシート、42 孔、43 導電性ペースト、44 保護膜、50 基板、51 電極、52 はんだ、101,102,103,104,105,106,107,108,109,110,111 セラミック電子部品。
Claims (9)
- 第1面を有するセラミック素体と、
少なくとも前記第1面に配置された外部電極と、
前記セラミック素体の内部に配置された内部電極と、
前記外部電極に接続され、前記セラミック素体の表面または内部を経由して、前記内部電極に電気的に接続するように延在する接続導体とを備え、
前記外部電極は、前記接続導体との接続部分から側方に延在する張出部を含み、
前記張出部の少なくとも一部は、前記セラミック素体から剥がれた剥がれ部となっている、セラミック電子部品。 - 前記セラミック電子部品は、前記外部電極を経由して他の部材に実装されている、請求項1に記載のセラミック電子部品。
- 前記剥がれ部においては、前記セラミック素体と前記張出部とがめっき膜を挟み込んでいる、請求項1または2に記載のセラミック電子部品。
- 前記外部電極の少なくとも一部が前記第1面に埋まり込んでいる、請求項1から3のいずれか1項に記載のセラミック電子部品。
- 前記外部電極の一部は、保護膜で覆われており、前記剥がれ部は、前記保護膜によって覆われていない、請求項1から4のいずれか1項に記載のセラミック電子部品。
- 前記保護膜は、セラミック材料で形成されている、請求項5に記載のセラミック電子部品。
- 第1面を有するセラミック素体と、
少なくとも前記第1面に配置された複数の外部電極と、
前記セラミック素体の内部に配置された内部電極と、
前記複数の外部電極の各々に接続され、前記セラミック素体の表面または内部を経由して、前記内部電極に電気的に接続するように延在する接続導体とを備え、
前記複数の外部電極の各々は、前記接続導体との接続部分から側方に延在する張出部を含み、
前記複数の外部電極は、第1種外部電極と第2種外部電極とを含み、
前記第1種外部電極においては、前記張出部の少なくとも一部は、前記セラミック素体から剥がれた剥がれ部となっており、
前記第2種外部電極においては、前記張出部は、全体が前記セラミック素体に付着している、セラミック電子部品。 - 前記第1種外部電極は、前記第2種外部電極に比べて前記第1面のコーナーに近い位置に配置されている、請求項7に記載のセラミック電子部品。
- 前記第1種外部電極の前記剥がれ部は、前記第1種外部電極の中で少なくとも前記第1面のコーナーに近い側に設けられている、請求項7または8に記載のセラミック電子部品。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202190000984.7U CN220856344U (zh) | 2021-01-29 | 2021-12-16 | 陶瓷电子部件 |
US18/342,046 US20230343516A1 (en) | 2021-01-29 | 2023-06-27 | Ceramic electronic component |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021013528 | 2021-01-29 | ||
JP2021-013528 | 2021-01-29 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US18/342,046 Continuation US20230343516A1 (en) | 2021-01-29 | 2023-06-27 | Ceramic electronic component |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2022163193A1 true WO2022163193A1 (ja) | 2022-08-04 |
Family
ID=82654282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2021/046539 WO2022163193A1 (ja) | 2021-01-29 | 2021-12-16 | セラミック電子部品 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230343516A1 (ja) |
CN (1) | CN220856344U (ja) |
WO (1) | WO2022163193A1 (ja) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001015371A (ja) * | 1999-06-29 | 2001-01-19 | Murata Mfg Co Ltd | チップ型セラミック電子部品及びその製造方法 |
JP2006041319A (ja) * | 2004-07-29 | 2006-02-09 | Kyocera Corp | 表面実装型多連コンデンサ及びその実装構造 |
JP2006100422A (ja) * | 2004-09-28 | 2006-04-13 | Ngk Spark Plug Co Ltd | 積層コンデンサ及びその製造方法 |
JP2007234654A (ja) * | 2006-02-27 | 2007-09-13 | Tdk Corp | セラミック電子部品及びその製造方法 |
JP2010114395A (ja) * | 2008-11-10 | 2010-05-20 | Ngk Spark Plug Co Ltd | 積層コンデンサの製造方法 |
JP2010141300A (ja) * | 2008-11-14 | 2010-06-24 | Murata Mfg Co Ltd | セラミック電子部品 |
WO2017002495A1 (ja) * | 2015-06-29 | 2017-01-05 | 京セラ株式会社 | チップ型セラミック電子部品 |
JP2017216329A (ja) * | 2016-05-31 | 2017-12-07 | 株式会社村田製作所 | セラミックコンデンサ |
JP2018113451A (ja) * | 2014-12-05 | 2018-07-19 | 太陽誘電株式会社 | 積層セラミック電子部品 |
WO2018216452A1 (ja) * | 2017-05-23 | 2018-11-29 | 株式会社村田製作所 | 電子部品、及び、電子部品の製造方法 |
WO2018220901A1 (ja) * | 2017-05-31 | 2018-12-06 | 株式会社村田製作所 | セラミック電子部品の製造方法及びセラミック電子部品 |
-
2021
- 2021-12-16 CN CN202190000984.7U patent/CN220856344U/zh active Active
- 2021-12-16 WO PCT/JP2021/046539 patent/WO2022163193A1/ja active Application Filing
-
2023
- 2023-06-27 US US18/342,046 patent/US20230343516A1/en active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001015371A (ja) * | 1999-06-29 | 2001-01-19 | Murata Mfg Co Ltd | チップ型セラミック電子部品及びその製造方法 |
JP2006041319A (ja) * | 2004-07-29 | 2006-02-09 | Kyocera Corp | 表面実装型多連コンデンサ及びその実装構造 |
JP2006100422A (ja) * | 2004-09-28 | 2006-04-13 | Ngk Spark Plug Co Ltd | 積層コンデンサ及びその製造方法 |
JP2007234654A (ja) * | 2006-02-27 | 2007-09-13 | Tdk Corp | セラミック電子部品及びその製造方法 |
JP2010114395A (ja) * | 2008-11-10 | 2010-05-20 | Ngk Spark Plug Co Ltd | 積層コンデンサの製造方法 |
JP2010141300A (ja) * | 2008-11-14 | 2010-06-24 | Murata Mfg Co Ltd | セラミック電子部品 |
JP2018113451A (ja) * | 2014-12-05 | 2018-07-19 | 太陽誘電株式会社 | 積層セラミック電子部品 |
WO2017002495A1 (ja) * | 2015-06-29 | 2017-01-05 | 京セラ株式会社 | チップ型セラミック電子部品 |
JP2017216329A (ja) * | 2016-05-31 | 2017-12-07 | 株式会社村田製作所 | セラミックコンデンサ |
WO2018216452A1 (ja) * | 2017-05-23 | 2018-11-29 | 株式会社村田製作所 | 電子部品、及び、電子部品の製造方法 |
WO2018220901A1 (ja) * | 2017-05-31 | 2018-12-06 | 株式会社村田製作所 | セラミック電子部品の製造方法及びセラミック電子部品 |
Also Published As
Publication number | Publication date |
---|---|
US20230343516A1 (en) | 2023-10-26 |
CN220856344U (zh) | 2024-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6189200B1 (en) | Method for producing multi-layered chip inductor | |
CN102568824B (zh) | 层叠陶瓷电子部件 | |
KR101107236B1 (ko) | 세라믹 전자부품 | |
CN102005297B (zh) | 陶瓷电子部件以及陶瓷电子部件的制造方法 | |
US10522289B2 (en) | Electronic component and electronic component series including the same | |
JP3294235B2 (ja) | 封止層を有するセラミック基板 | |
JP2001358247A (ja) | 多層配線基板の製造方法 | |
US10192659B2 (en) | Chip resistor | |
JPWO2006046554A1 (ja) | セラミック多層基板及びその製造方法 | |
JP2004259991A (ja) | 積層セラミック部品 | |
JP2023030050A (ja) | 積層セラミックコンデンサ | |
JP4788544B2 (ja) | 多層セラミック基板およびその製造方法 | |
JP2012009679A (ja) | セラミック電子部品及びその製造方法 | |
KR20180037865A (ko) | 세라믹 기판 및 세라믹 기판 제조 방법 | |
JP6502205B2 (ja) | 多層配線基板およびその製造方法 | |
US20030167629A1 (en) | Multilayer integrated substrate and manufacturing method for multilayer ceramic element | |
WO2022163193A1 (ja) | セラミック電子部品 | |
JP2007048844A (ja) | セラミック電子部品の製造方法およびセラミック電子部品 | |
JP2000106322A (ja) | 積層セラミックコンデンサ | |
US20090230596A1 (en) | Method of manufacturing multi-layered ceramic substrate | |
US20070236896A1 (en) | Wiring board in which silver is deposited near via-conductor and method for manufacturing wiring board | |
JP3740374B2 (ja) | 多数個取り配線基板 | |
JP4797362B2 (ja) | 積層型電子部品 | |
KR100992273B1 (ko) | 다층 세라믹 기판 | |
JP2004165343A (ja) | 積層型セラミック電子部品およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 21923197 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 21923197 Country of ref document: EP Kind code of ref document: A1 |