JP2010114395A - 積層コンデンサの製造方法 - Google Patents
積層コンデンサの製造方法 Download PDFInfo
- Publication number
- JP2010114395A JP2010114395A JP2008288205A JP2008288205A JP2010114395A JP 2010114395 A JP2010114395 A JP 2010114395A JP 2008288205 A JP2008288205 A JP 2008288205A JP 2008288205 A JP2008288205 A JP 2008288205A JP 2010114395 A JP2010114395 A JP 2010114395A
- Authority
- JP
- Japan
- Prior art keywords
- unfired
- paste
- external electrode
- internal electrode
- via conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【解決手段】未焼成セラミック誘電体層110と内部電極用ペーストを印刷してなる未焼成内部電極層120とが積層された未焼成積層体131を貫通する貫通孔132cを形成し、貫通孔内にビア導体用ペーストを充填して未焼成ビア導体140を形成し、未焼成ビア導体と接続された外部電極用ペーストを印刷してなる未焼成外部電極150を形成するに際して、ビア導体用ペースト中の導電性粒子径RV、外部電極用ペースト中の導電性粒子径ROがRV≧ROであり、外部電極用ペーストの剪断速度1s−1における粘度VO(1)、剪断速度100s−1における粘度VO(100)がVO(1)/VO(100)≦100である。
【選択図】図6
Description
下記特許文献1には、外部部品との接続信頼性を向上させる目的で、積層コンデンサの外部電極を多段形状とすることが開示されている。一方、下記特許文献2には、積層コンデンサの積層体内におけるビア導体周辺のクラックを防止する目的で、特定量の共素地セラミック粉末を含有することが開示されている。
本発明は上記実情に鑑みてなされたものであり、積層コンデンサの外部電極とセラミック誘電体層との接続信頼性を従来に比べて更に向上させることができる積層コンデンサの製造方法を提供することを目的とする。
(1)一面及び対面を有し、該一面と該対面との間で交互に積層された複数のセラミック誘電体層及び複数の内部電極層と、上記複数の内部電極層同士を電気的に接続したビア導体と、上記一面及び/又は上記対面に配設されると共に上記ビア導体と電気的に接続された外部電極と、を備えた積層コンデンサの製造方法であって、
上記セラミック誘電体層となる未焼成セラミック誘電体層と、内部電極用ペーストを印刷して形成した上記内部電極層となる未焼成内部電極層と、が交互に積層された構造を有する未焼成積層体を形成する工程(以下「未焼成積層体形成工程」という)と、
上記未焼成積層体の上記一面側の表面と上記対面側の表面とを貫通する貫通孔を形成する工程(以下「貫通孔形成工程」という)と、
上記貫通孔内に上記ビア導体となるビア導体用ペーストを充填して未焼成ビア導体を形成する工程(以下「未焼成ビア導体形成工程」という)と、
上記未焼成積層体の上記一面側の表面及び上記対面側の表面のうちの少なくとも一方の表面に、上記未焼成ビア導体と接続された上記外部電極となる外部電極用ペーストを印刷して未焼成外部電極を形成する工程(以下「未焼成外部電極形成工程」という)と、をこの順に備え、
上記内部電極層用ペースト、上記ビア導体用ペースト及び上記外部電極用ペーストは、各々導電性粒子を含有し、
上記ビア導体用ペースト中の導電性粒子の平均粒径をRVとし、上記外部電極用ペースト中の導電性粒子の平均粒径をROとした場合に、RV≧ROであり、且つ、
上記外部電極用ペーストの剪断速度1s−1における粘度をVO(1)とし、剪断速度100s−1における粘度をVO(100)とした場合に、VO(1)/VO(100)≦100であることを特徴とする積層コンデンサの製造方法。
(2)上記内部電極層用ペースト中の導電性粒子の平均粒径をRIとした場合に、RO>RIである上記(1)に記載の積層コンデンサの製造方法。
(3)上記ビア導体用ペースト中の導電性粒子の平均粒径RVは、2.0μm≦RV≦10.0μmである上記(1)又は(2)に記載の積層コンデンサの製造方法。
(4)外部電極用ペースト中の導電性粒子の平均粒径ROは、1.0μm≦RO≦5.0μmである上記(1)乃至(3)のうちのいずれかに記載の積層コンデンサの製造方法。
(5)上記内部電極層用ペースト中の導電性粒子の平均粒径をRIとした場合に、該RIは、0.05μm≦RI<1.0μmである上記(1)乃至(4)のうちのいずれかに記載の積層コンデンサの製造方法。
(6)剪断速度5s−1における上記内部電極層用ペーストの粘度をVI(5)とし、剪断速度5s−1における上記ビア導体用ペーストの粘度をVV(5)とし、剪断速度5s−1における上記外部電極用ペーストの粘度をVO(5)とした場合に、VI(5)≦VO(5)<VV(5)である上記(1)乃至(5)のうちのいずれかに記載の積層コンデンサの製造方法。
(7)1つの上記未焼成ビア導体の上記未焼成外部電極との接続面積をSVとし、1つの該未焼成外部電極の平面面積をSOとした場合に、SO/SV≧1.5である上記(1)乃至(6)のうちのいずれかに記載の積層コンデンサの製造方法。
外部電極用ペースト中の導電性粒子の平均粒径ROに対して、内部電極層用ペースト中の導電性粒子の平均粒径RIが、RO>RIである場合は、各ペーストを各対応部位に印刷性よく印刷できると共に、セラミック誘電体層表面と外部電極との間の特に高い密着性を得ることができる。
ビア導体用ペースト中の導電性粒子の平均粒径RVが、2.0μm≦RV≦10.0μmである場合は、未焼成ビア導体を印刷により確実に充填できると共に、ビア導体とその周辺との間で特に優れた密着性を得ることができる。
外部電極用ペースト中の導電性粒子の平均粒径ROが、1.0μm≦RO≦5.0μmである場合は、未焼成セラミック誘電体層と未焼成外部電極との間に間隙が形成されることを防止しつつ未焼成外部電極を印刷により確実に形成できると共に、焼成後におけるセラミック誘電体層と外部電極との間で特に優れた密着性を得ることができる。
内部電極層用ペースト中の導電性粒子の平均粒径RIが、0.05μm≦RI<1.0μmである場合は、未焼成セラミック誘電体層の表面に未焼成内部電極層を印刷性よく形成できると共に、焼成後におけるセラミック誘電体層と内部電極層との間で特に優れた密着性を得ることができる。
剪断速度5s−1における内部電極層用ペーストの粘度VI(5)、剪断速度5s−1におけるビア導体用ペーストの粘度VV(5)、剪断速度5s−1における外部電極用ペーストの粘度VO(5)、がVI(5)≦VO(5)<VV(5)である場合は、各々の導体における各部の密着性をとりわけ高度に得ることができ、積層コンデンサ全体として優れた接続信頼性が得られる。
1つの未焼成ビア導体の未焼成外部電極との接続面積をSVとし、1つの未焼成外部電極の平面面積をSOとした場合にSO/SV≧1.5である場合は、
内部電極層の積層数が少ない部位と内部電極層の積層数が多い部位とが混在することで積層コンデンサ表面に凹凸が形成されていたとしても、この凹凸による印刷不具合を防止して、各導体における優れた接続信頼性を得ることができる。
以下、本発明において製造する積層コンデンサを図1〜12を参照して説明する。尚、便宜上、各部の符号として焼成前後で同じ符号を用いる。
本発明の製造方法は、一面100a及び対面100bを有し、該一面100aと該対面100bとの間で交互に積層された複数のセラミック誘電体層110及び複数の内部電極層120と、上記複数の内部電極層120同士を電気的に接続したビア導体140と、上記一面100a及び/又は上記対面100bに配設されると共に上記ビア導体140と電気的に接続された外部電極150と、を備えた積層コンデンサ100にかかる。
また、セラミック誘電体層110の厚さは特に限定されないが、1〜10μmが好ましく、1〜5μmがより好ましい。このセラミック誘電体層110の総数(積層数)は特に限定されないが、例えば、50〜150層とすることができる。
また、内部電極層120は、上記導電性材料以外に他の成分を含有できる。他の成分としては、セラミック誘電体層110を構成するセラミックスが挙げられる。即ち、共素地材料である。この共素地材料が含有されることで、内部電極層120とセラミック誘電体層110との焼成後の密着性及び接合強度をより向上させることができる。
また、ビア導体140は、上記内部電極層120と同様に導電性材料以外に他の成分として共素地材料を含有できる。共素地材料が含有されることで、ビア導体140とセラミック誘電体層110との焼成後の密着性及び接合強度をより向上させることができる。
以下、本発明の積層コンデンサの製造方法について図6〜10を用いて説明する。尚、便宜上、各部の符号として焼成前後で同じ符号を用いる。
本発明の製造方法は、前述のように、未焼成積層体形成工程(P1)と、貫通孔形成工程(P2)と、未焼成ビア導体形成工程(P3)と、未焼成外部電極形成工程(P4)と、をこの順に備える(図6参照)。
尚、以下では、未焼成積層体形成工程(P1)で形成された未焼成積層体を「未焼成第1積層体(131)」、貫通孔形成工程(P2)で未焼成第1積層体に貫通孔が形成されたものを「未焼成第2積層体(132)」、未焼成ビア導体形成工程(P3)で未焼成第2積層体に未焼成ビア導体が形成されたものを「未焼成第3積層体(133)」、未焼成外部電極形成工程(P4)で未焼成第3積層体に未焼成外部電極が形成されたものを「未焼成第4積層体(134)」、各々いうものとする。
更に、上記共素地材料としては、前記セラミック誘電体層を構成するセラミックスを用いることができ、なかでもチタン酸バリウムが好ましい。
また、内部電極層用ペーストに含まれる共素地材料(セラミック粉末)の平均粒径は、0.05μm以上且つ0.7μm以下であることが好ましく、0.1μm以上且つ0.3μm以下であることがより好ましい。この範囲では、ビア導体用ペースト及び外部電極用ペーストとの相関において、未焼成積層体の形成時の印刷性、焼成時の収縮挙動、及び得られる積層コンデンサの各導体の密着性に特に優れる。
更に、溶剤としては、ケトン系溶剤(アセトン及びメチルエチルケトン等)、炭化水素系溶剤(シクロヘキサン及びトルエン等)、1価アルコール(ターピネオール及びブチルカルビトール等)、並びに多価アルコール(エチレングリコール及びジエチレングリコール等)などが挙げられる。これらの溶剤は1種のみを用いてもよく、2種以上を併用してもよい。
尚、この内部電極用ペーストの粘度等については、他のペーストと共に後述する。
また、図8に例示されるように、(2)1つの未焼成セラミック誘電体層110の一面に未焼成内部電極層120を印刷形成した後、形成した未焼成内部電極層120を覆うように、他の未焼成セラミック誘電体層110を積層し、次いで、他の未焼成セラミック誘電体層110の表面に更に未焼成内部電極層120を印刷形成するという工程を繰り返して未焼成第1積層体131を形成することができる。
これらの方法はいずれか一方のみを用いてもよく、2つの方法を併用してもよい。
また、形成する貫通孔132cの口径は特に限定されるものではないが、通常、50μm以上であり、特に貫通孔132cの口径(即ち、未焼成ビア導体の外径)が70〜140μmである場合には、本発明の製造方法を用いることによる密着性向上効果をより顕著に得ることができる。この口径は85〜130μmであることがより好ましい。
上記ビア導体用ペーストを貫通孔132cへ充填する方法は特に限定されず、印刷(スクリーン印刷等)により充填してもよく、ディスペンサーにより充填してもよく、これらの方法を併用してもよい。更に、その他の方法を用いることもできる。
このビア導体用ペーストに含まれる導電性粒子の平均粒径RVは、2.0μm≦RV≦10.0μmであることが好ましく、2.0μm≦RV≦7.5μmであることがより好ましく、2.0μm≦RV≦5.0μmであることが更に好ましい。この範囲では、内部電極層用ペースト及び外部電極用ペーストとの相関において、未焼成積層体の形成時の充填性、印刷性、焼成時の収縮挙動、及び得られる積層コンデンサの各導体の密着性に特に優れる。
また、ビア導体用ペーストに含まれる共素地材料(セラミック粉末)の平均粒径は、0.1μm以上且つ1.0μm以下であることが好ましく、0.3μm以上且つ0.7μm以下であることがより好ましい。この範囲では、内部電極層用ペースト及び外部電極用ペーストとの相関において、未焼成積層体の形成時の充填性、印刷性、焼成時の収縮挙動、及び得られる積層コンデンサの各導体の密着性に特に優れる。
尚、このビア導体用ペーストの粘度等については、他のペーストと共に後述する。
この工程で形成する未焼成外部電極の形態は特に限定されず、前記積層コンデンサ100における外部電極の形状として説明した各種形態及び形状をそのまま適用できる。
この外部電極用ペーストに含まれる導電性粒子の平均粒径ROは、1.0μm≦RO≦5.0μmであることが好ましく、1.3μm≦RO≦4.0μmであることがより好ましく、1.5μm≦RO≦3.0μmであることが更に好ましい。この好ましい範囲では、内部電極層用ペースト及びビア導体用ペーストとの相関において、未焼成積層体の形成時の印刷性、焼成時の収縮挙動、及び得られる積層コンデンサの各導体の密着性に特に優れる。
特に外部電極用ペースト中の導電性粒子は、平均粒径が異なる2種以上(2種がより好ましい)の導電性粒子を用いることができる。この場合、平均粒径RO1が2.0≦RO1≦3.0μmである大径の導電性粒子と、平均粒径RO2が1.0≦RO1≦1.5μmである小径の導電性粒子と、を混合し、全体としての平均粒径を上記範囲におさめて用いることがとりわけ好ましい。この好ましい範囲では、未焼成外部電極内に占める無機成分量を十分に維持しつつも優れた印刷性を確保できるために、焼成収縮を抑制できクラックの発生を防止できる。
れ、更に、導電性粒子は10〜25体積%(より好ましくは12〜18体積%)であり、共素地材料は4〜12体積%(より好ましくは4〜10体積%)であることが好ましい。一方、ビヒクル成分は70〜85体積%(より好ましくは72.5〜82.5体積%)の範囲で含有され、更に、このうち有機バインダは7〜18体積%が好ましい。
尚、この外部電極用ペーストの粘度等については、他のペーストと共に後述する。
即ち、通常、未焼成外部電極150は、未焼成ビア導体140との接触面積を最大限得るために、未焼成ビア導体140の端面の全面と接触されるため、面積SVは未焼成ビア導体140の端面面積に等しい。また、面積SOは、未焼成外部電極150が追従している未焼成積層体表面の凹凸形態に関係なく、積層方向から未焼成外部電極150を平面視した場合の面積である。
より具体的には、SOは、0.003mm2≦SO≦0.53mm2であることが好ましく、0.003mm2≦SO≦0.48mm2であることがより好ましく、0.004mm2≦SO≦0.44mm2であることが更に好ましい。一方、SVは、0.0020mm2≦SV≦0.018mm2であることが好ましく、0.0024mm2≦SV≦0.014mm2であることがより好ましく、0.0028mm2≦SV≦0.011mm2であることが更に好ましい。
即ち、本方法のように、ビア導体用ペースト中の導電性粒子の平均粒径RVと、外部電極用ペースト中の導電性粒子の平均粒径ROとを、RV≧ROとし、且つ、外部電極用ペーストの剪断速度1s−1における粘度VO(1)と、剪断速度100s−1における粘度VO(100)とを、VO(1)/VO(100)≦100とすることにより、上記間隙20の形成を防止できる。
特に、外部電極用ペーストの前記凹凸に対する追従性は、平均粒径がより小さい導電性粒子を利用することで対応できる場合がある。しかし、この小径化に伴う外部電極用ペーストの粘度増加を抑えるために添加する溶剤が増加し、印刷面となる未焼成セラミック誘電体層に対する影響が大きくなるという問題がある。これに対して、外部電極用ペーストに含まれる導電性粒子の平均粒径を上記の比較的大きな範囲で使用した場合には、未焼成セラミック誘電体層に対する問題も生じることなく、印刷性及び焼成収縮挙動を好適な範囲に制御することができる。更に、未焼成外部電極と未焼成ビア導体との間の密着性も十分に得られると共に、得られる積層コンデンサ表面(表面近傍)に外部電極の適度な焼成収縮により生じる残留圧縮応力を生じさせることができ、積層コンデンサ全体の機械的強度を向上させることができる。
より具体的には、1つの未焼成ビア導体140の未焼成外部電極150との接続面積をSVとし、1つの未焼成外部電極150の平面面積をSOとした場合に、SO/SV≧1.5である未焼成外部電極を形成する場合に、本発明の製造方法を用いることによる効果をより顕著に得易い。このSO/SVは、1.5≦SO/SV≦30がより好ましく、1.7≦SO/SV≦27が更に好ましく、2.0≦SO/SV≦25が特に好ましい。
尚、本明細書における各種粘度はいずれも温度25℃における粘度であり、回転型粘度計の測定方法に従うものとする。
より具体的には、VI(5)は、5Pa・s≦VI(5)≦30Pa・sが好ましく、6Pa・s≦VI(5)≦23Pa・sがより好ましく、7Pa・s≦VI(5)≦15Pa・sが更に好ましい。また、VO(5)は、100Pa・s≦VO(5)≦300Pa・sが好ましく、120Pa・s≦VO(5)≦270Pa・sがより好ましく、150Pa・s≦VO(5)≦250Pa・sが更に好ましい。更に、VV(5)は、500Pa・s≦VV(5)≦10,000Pa・sが好ましく、800Pa・s≦VV(5)≦7,000Pa・sがより好ましく、1,000Pa・s≦VV(5)≦5,000Pa・sが更に好ましい。
より具体的には、CIは、0.8体積%≦CI≦3.5体積%が好ましく、1.0体積%≦CI≦3.0体積%がより好ましい。COは、4.0体積%≦CO≦12.0体積%が好ましく、4.0体積%≦CO≦10.0体積%がより好ましい。CVは、8.0体積%≦CV≦25.0体積%が好ましく、10.0体積%≦CV≦20.0体積%がより好ましい。
本発明の方法により得られる積層コンデンサは、そのまま1つの部品として用いてもよいが、キャパシタ内蔵配線基板用の積層コンデンサ(基板内蔵用積層コンデンサ)としてとりわけ好適である。
キャパシタ内蔵配線基板10は、通常、基板コア部20と、基板コア部20内に収容されたキャパシタ部21(前記積層コンデンサ100が内蔵されてなる)と、半導体素子90を搭載可能であり且つ少なくともキャパシタ部21上に積層されたビルドアップ部30と、を備える。
基板コア20には、図11に例示するように、その上面側20aと下面側20bとを導通するスルーホール導体202を設けることができる。スルーホール内はスルーホール導体以外の部分は導体により充填してもよいが、絶縁性硬化体203で閉塞できる。
このビルドアップ部30(30a及び30b)は、配線基板10の一面側にのみ備えてもよいが、通常、両面側に備え、更には、対象形状に備えることが好ましい。一般に、キャパシタ内蔵配線基板10の半導体素子90側の接続端子311aの端子間ピッチと、キャパシタ内蔵配線基板10のマザーボード側の接続端子311bの端子間ピッチとには大きな差がある。このため、ビルドアップ部30(30a及び30b)を設けることで、ビルドアップ部30(30a及び30b)内でピッチを自在に調整して配線基板10の上面側(半導体素子搭載側)から下面側(マザーボード搭載側)へ異なる端子間ピッチの出力を行うことができる(図11参照)。
更に、ビルドアップ部30(30a及び30b)を構成する導体層31(31a及び31b)は、必要に応じて他層の導体層とビア等を通じて導通をとることができる。ビアを用いる場合には、各ビアの直上を避けて接続する非スタックドビア方式(各ビアはフィルドビアであってもよく、コンフォーマルビアであってもよい)で積層してもよく、各ビアの直上にビアを形成するスタックドビア方式(各ビアは、通常、フィルドビアである)で積層してもよい。また、この各ビアの形式は上面側ビルドアップ部30aと下面側ビルドアップ部30bとで同じものとしてもよく、異なるものとしてもよい。
[1]積層コンデンサの製造
(1)未焼成セラミック誘電体層となるグリーンシートの調製
チタン酸バリウム粉末(平均粒径0.5μm)、有機バインダ及び可塑剤を、エタノール及びトルエンの混合溶媒中で湿式混合した。その後、バインダを添加して更に混合し、得られたスラリーをドクターブレード法により厚さ7μmのシート状に成形して未焼成セラミック誘電体層となるグリーンシートを製造した。
〈2−1〉実施例1の外部電極用ペースト
外部電極用ペーストの導電性粒子として、平均粒径RO1が2.5μmである第1ニッケル粉末と、平均粒径RO2が1.0μmである第2ニッケル粉末とを体積割合75%:25%で混合して、平均粒径RO(粒度分布におけるD50)が約2.0μmである混合ニッケル粉末を得た。得られた混合ニッケル粉末と、共素地粉末(チタン酸バリウム粉末、平均粒径0.1μm)と、ビヒクル成分と、を体積割合16%:8%:76%で、湿式混合して、粘度比VO(1)/VO(100)≦100(VO(1)/VO(100)=5、VO(1)=350Pa・s、VO(100)=70Pa・s、VO(5)=200Pa・s)である外部電極用ペースト(実施例1)を得た。
外部電極用ペーストの導電性粒子として、平均粒径RO1が0.4μmである第1ニッケル粉末と、平均粒径RO2が1.0μmである第2ニッケル粉末とを体積割合50%:50%で混合して、平均粒径RO(粒度分布におけるD50)が約0.8μmである混合ニッケル粉末を得た。得られた混合ニッケル粉末と、共素地粉末(チタン酸バリウム粉末、平均粒径0.1μm)と、ビヒクル成分と、を体積割合30%:10%:60%で、混合溶媒中で湿式混合して、粘度比VO(1)/VO(100)>100(VO(1)/VO(100)=125、VO(1)=500Pa・s、VO(100)=4Pa・s、VO(5)=150Pa・s)である外部電極用ペースト(比較例1)を得た。
内部電極用ペーストの導電性粒子{平均粒径RIが0.2μmであるニッケル粉末}と、共素地粉末(チタン酸バリウム粉末、平均粒径0.1μm)と、ビヒクル成分と、を体積割合12%:3%:85%で、湿式混合して内部電極用ペースト(VI(5)=11Pa・s)を得た。
ビア導体用ペーストの導電性粒子{平均粒径RVが2.5μmであるニッケル粉末}と、共素地粉末(チタン酸バリウム粉末、平均粒径0.5μm)と、ビヒクル成分と、を体積割合40%:16%:44%で、湿式混合してビア導体用ペースト(VV(5)=2500Pa・s)を得た。
上記(1)で得られたグリーンシート(未焼成セラミック誘電体層)の表面に、上記(3)で得られた内部電極用ペーストをスクリーン印刷により図2(a)及び図2(b)に対応した形状となるように各グリーンシートに印刷した。この際には、未焼成内部電極層120のクリアランスホール123の口径は約400μmとした。
その後、未焼成内部電極層が形成された各未焼成セラミック誘電体層100〜150枚を圧着(60〜80℃、約300kgf/cm2)積層して、未焼成第1積層体131を得た(図8参照)。
得られた未焼成第1積層体131は厚さが約1200μmであり、未焼成第1積層体131に生じた前記凹凸(未焼成状態における図5の「T」に相当する)は10〜20μm(無作為に選択した10個の凹部について表面粗さ計により測定した平均値)であった。
上記(5)で得られた未焼成第1積層体131に、レーザー成形機を用いて、口径約120μmのビアホール132cを450〜700μmピッチで穿孔して、未焼成第2積層体132を得た。
上記(6)までに得られた未焼成第2積層体132のビアホール132c内に、上記(3)で得られたビア導体用ペーストをスクリーン印刷により充填して、未焼成ビア導体140が形成された未焼成第3積層体133を得た。
上記(7)までに得られた未焼成第3積層体133の表面に、上記(2)で得られた実施例1の外部電極用ペーストと、比較例1の外部電極用ペーストと、を各々スクリーン印刷して、図3に示す形状となる未焼成外部電極150が形成された未焼成第4積層体134を各々得た。得られた未焼成外部電極150の未焼成ビア導体140と未焼成外部電極150との接続面積SVは0.00785mm2であり、未焼成外部電極の平面面積SOは0.1256mm2であった。即ち、SO/SV=16であり、SO/SV≧1.5を満たした。上記面積SV及び上記面積SOは、各々光学測定装置により測定した直径から求めた面積の平均値である。
その後、この未焼成第4積層体134に形成された未焼成外部電極150について、下記[2]に示す評価方法により、未焼成外部電極150がその直下の未焼成セラミック誘電体層110から剥離している部位が有るか無いかを観察した。
上記(8)までに得られた実施例1及び比較例1の各未焼成第4積層体134を(パネル状のまま)、大気中250〜300℃で10〜20時間脱脂した後、還元雰囲気下1200〜1300℃で焼成し、実施例1の外部電極用ペーストを用いて得られた積層コンデンサ(実施例1)と、比較例の外部電極用ペーストを用いて得られた積層コンデンサ(比較例1)と、を各々50個づつ得た。
(1)未焼成外部電極の剥がれ評価
上記[1](8)で得られた実施例1の未焼成第4積層体(5個)と、比較例1の未焼成第4積層体(5個)と、の表面の未焼成外部電極150を光学顕微鏡により100倍に拡大して撮影して得られたデジタル画像を用い、未焼成外部電極150と未焼成セラミック誘電体層110との界面での剥離の兆候であるクラック(ヒビ割れ)の各不具合の有無を各未焼成第4積層体の全数について確認した。そして、これらの不具合を生じている個体(1つでも生じた固体は加算)の個数を換算した。その結果、未焼成第4積層体5個に対して、上記不具合を生じている個体の個数が0個である場合は「○」と評価し、その個数が1個以上である場合は「×」と評価し、表1に記載した。
その結果、実施例1の未焼成第4積層体は「○」である一方、比較例1の未焼成第4積層体は「×」であった。
上記[1](9)で得られた実施例1の積層コンデンサ(20個)と、比較例1の積層コンデンサ(20個)と、を超音波探傷により外部電極150とセラミック誘電体層110との界面での密着不足による隙間等の不良の有無を評価し、不良有りと判断された箇所については断面研磨し、その断面を観察した。そして、これらの不具合を生じている個体(1つでも生じた固体は加算)の個数を換算した。その結果、積層コンデンサ20個に対して、上記不具合を生じている個体の個数が0個である場合は「○」と評価し、その個数が1個以上である場合は「×」と評価し、表1に記載した。
その結果、実施例1の積層コンデンサは「○」である一方、比較例1の積層コンデンサは「×」であった。
Claims (7)
- 一面及び対面を有し、該一面と該対面との間で複数のセラミック誘電体層を介して交互に積層された複数の内部電極層と、上記複数の内部電極層同士を電気的に接続したビア導体と、上記一面及び/又は上記対面に配設されると共に上記ビア導体と電気的に接続された外部電極と、を備えた積層コンデンサの製造方法であって、
上記セラミック誘電体層となる未焼成セラミック誘電体層と、内部電極用ペーストを印刷して形成した上記内部電極層となる未焼成内部電極層と、が交互に積層された構造を有する未焼成積層体を形成する工程と、
上記未焼成積層体の上記一面側の表面と上記対面側の表面とを貫通する貫通孔を形成する工程と、
上記貫通孔内に上記ビア導体となるビア導体用ペーストを充填して未焼成ビア導体を形成する工程と、
上記未焼成積層体の上記一面側の表面及び上記対面側の表面のうちの少なくとも一方の表面に、上記未焼成ビア導体と接続された上記外部電極となる外部電極用ペーストを印刷して未焼成外部電極を形成する工程と、をこの順に備え、
上記内部電極層用ペースト、上記ビア導体用ペースト及び上記外部電極用ペーストは、各々導電性粒子を含有し、
上記ビア導体用ペースト中の導電性粒子の平均粒径をRVとし、上記外部電極用ペースト中の導電性粒子の平均粒径をROとした場合に、RV≧ROであり、且つ、
上記外部電極用ペーストの剪断速度1s−1における粘度をVO(1)とし、剪断速度100s−1における粘度をVO(100)とした場合に、VO(1)/VO(100)≦100であることを特徴とする積層コンデンサの製造方法。 - 上記内部電極層用ペースト中の導電性粒子の平均粒径をRIとした場合に、RO>RIである請求項1に記載の積層コンデンサの製造方法。
- 上記ビア導体用ペースト中の導電性粒子の平均粒径RVは、2.0μm≦RV≦10.0μmである請求項1又は2に記載の積層コンデンサの製造方法。
- 外部電極用ペースト中の導電性粒子の平均粒径ROは、1.0μm≦RO≦5.0μmである請求項1乃至3のうちのいずれかに記載の積層コンデンサの製造方法。
- 上記内部電極層用ペースト中の導電性粒子の平均粒径をRIとした場合に、該RIは、0.05μm≦RI<1.0μmである請求項1乃至4のうちのいずれかに記載の積層コンデンサの製造方法。
- 剪断速度5s−1における上記内部電極層用ペーストの粘度をVI(5)とし、剪断速度5s−1における上記ビア導体用ペーストの粘度をVV(5)とし、剪断速度5s−1における上記外部電極用ペーストの粘度をVO(5)とした場合に、VI(5)≦VO(5)<VV(5)である請求項1乃至5のうちのいずれかに記載の積層コンデンサの製造方法。
- 1つの上記未焼成ビア導体の上記未焼成外部電極との接続面積をSVとし、1つの該未焼成外部電極の平面面積をSOとした場合に、SO/SV≧1.5である請求項1乃至6のうちのいずれかに記載の積層コンデンサの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008288205A JP5166212B2 (ja) | 2008-11-10 | 2008-11-10 | 積層コンデンサの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008288205A JP5166212B2 (ja) | 2008-11-10 | 2008-11-10 | 積層コンデンサの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010114395A true JP2010114395A (ja) | 2010-05-20 |
JP5166212B2 JP5166212B2 (ja) | 2013-03-21 |
Family
ID=42302706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008288205A Expired - Fee Related JP5166212B2 (ja) | 2008-11-10 | 2008-11-10 | 積層コンデンサの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5166212B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013229582A (ja) * | 2012-03-27 | 2013-11-07 | Tdk Corp | 薄膜コンデンサ |
US20180082780A1 (en) | 2015-06-04 | 2018-03-22 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
WO2022163193A1 (ja) * | 2021-01-29 | 2022-08-04 | 株式会社村田製作所 | セラミック電子部品 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005347648A (ja) * | 2004-06-04 | 2005-12-15 | Ngk Spark Plug Co Ltd | 積層電子部品及びその製造方法 |
JP2006290719A (ja) * | 2005-04-11 | 2006-10-26 | Samsung Electro-Mechanics Co Ltd | 誘電体用ガラスフリット、誘電体磁器組成物、積層セラミックキャパシタ及びその製造方法 |
-
2008
- 2008-11-10 JP JP2008288205A patent/JP5166212B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005347648A (ja) * | 2004-06-04 | 2005-12-15 | Ngk Spark Plug Co Ltd | 積層電子部品及びその製造方法 |
JP2006290719A (ja) * | 2005-04-11 | 2006-10-26 | Samsung Electro-Mechanics Co Ltd | 誘電体用ガラスフリット、誘電体磁器組成物、積層セラミックキャパシタ及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013229582A (ja) * | 2012-03-27 | 2013-11-07 | Tdk Corp | 薄膜コンデンサ |
US20180082780A1 (en) | 2015-06-04 | 2018-03-22 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
US10256037B2 (en) | 2015-06-04 | 2019-04-09 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
WO2022163193A1 (ja) * | 2021-01-29 | 2022-08-04 | 株式会社村田製作所 | セラミック電子部品 |
Also Published As
Publication number | Publication date |
---|---|
JP5166212B2 (ja) | 2013-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20140174800A1 (en) | Embedded multilayer ceramic electronic component and method of manufacturing the same, and printed circuit board having embedded multilayer ceramic electronic component | |
CN103515094B (zh) | 多层陶瓷电子元件 | |
JP2010045209A (ja) | 積層セラミック電子部品の製造方法 | |
JP2015037183A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
JP5166212B2 (ja) | 積層コンデンサの製造方法 | |
JP5324247B2 (ja) | 積層セラミックコンデンサ | |
JP5155211B2 (ja) | 積層コンデンサ | |
JP4796809B2 (ja) | 積層電子部品 | |
CN1170946A (zh) | 用于改善电介质层的电学性质的厚膜组合物 | |
JP5324246B2 (ja) | 積層コンデンサ | |
JP5723577B2 (ja) | 電子部品の製造方法 | |
JP2005019686A (ja) | コンデンサ素子内蔵多層配線基板 | |
JP5457207B2 (ja) | 基板内蔵用部品及びその製造方法並びに配線基板 | |
CN108293302A (zh) | 多层陶瓷基板及电子部件 | |
JP4688460B2 (ja) | コンデンサ内蔵ガラスセラミック多層配線基板 | |
JP2006128282A (ja) | 積層型電子部品およびその製法 | |
JP5184924B2 (ja) | 多層セラミック基板及びその製造方法 | |
JP2003198139A (ja) | コンデンサ素子内蔵多層配線基板 | |
JP2010045212A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2005268290A (ja) | 積層セラミック電子部品およびその製造方法 | |
JP2004273426A (ja) | 導電ペーストおよびそれを用いたセラミック多層基板 | |
JP4772132B2 (ja) | コンデンサ素子内蔵多層配線基板 | |
JP4610185B2 (ja) | 配線基板並びにその製造方法 | |
JP2005277167A (ja) | 電子部品の製造方法 | |
JP4214039B2 (ja) | コンデンサ内蔵ガラスセラミック多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110627 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121018 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20121106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5166212 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |