CN1170946A - 用于改善电介质层的电学性质的厚膜组合物 - Google Patents

用于改善电介质层的电学性质的厚膜组合物 Download PDF

Info

Publication number
CN1170946A
CN1170946A CN97114044A CN97114044A CN1170946A CN 1170946 A CN1170946 A CN 1170946A CN 97114044 A CN97114044 A CN 97114044A CN 97114044 A CN97114044 A CN 97114044A CN 1170946 A CN1170946 A CN 1170946A
Authority
CN
China
Prior art keywords
dielectric
frit
capacitor
composition
batio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN97114044A
Other languages
English (en)
Inventor
L·P·德罗兹迪克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of CN1170946A publication Critical patent/CN1170946A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Inorganic Insulating Materials (AREA)
  • Ceramic Capacitors (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及电容器电介质厚膜组合物,它包含(按重量计):(1)32—98%BaTiO3,(2)2—60%硼酸锌钡和(3)0—8%Bi2O3

Description

用于改善电介质层的电学性质的厚膜组合物
本申请书为1996年4月22日提出申请的申请号08/635796的部分继续申请,前申请为1995年8月3日提出申请的申请号08/510923的继续申请,其前申请为1994年11月7日提出申请的申请号08/335520的继续申请,其前申请又为1993年10月19日提出申请的申请号08/139360的继续申请。
本发明涉及用于各种电容器制备方法中的厚膜组合物。
制备密集的复合电子电种的常用方法是建造由绝缘陶瓷电介层隔开的导电层的多层结构。将具经印制并经穿过电介质层的镀金属通孔互连的厚膜导体图型线路的各未焙烧的陶瓷电介层一起共焙烧。电子元件例如电容器一般安装在所述共焙烧部分的表面上,而占据宝贵的表面空间。将这些元件集成到共烧多层结构上,无论从密集性角度还是从加工和成本角度看都是有益的。
在多层电路中使用镀银,具有成本低和电导率高的优点。但是,由于银的熔化温度为961℃,所以镀银的多层电路要求更低的焙烧温度。一般将含镀银的多层电路在850℃焙烧。
为了将电容器,集成到所述多层结构上,电容器电介质必须具有与所述电镀金属和多层介质的收缩相容性。没有收缩相容性,低温共烧陶瓷(LTCC)部分将表现失真,使该电路无效。一般将高介电常数(K)的材料例如钛酸钡(BaTiO3)在>1250℃下烧结,必须将玻璃料或矿渣(flux)与BaTiO3混合,以促使在850℃收缩。加入所述玻璃料到BaTiO3材料中降低了所述焙烧电介质的介电性,具体地说,它降低了所述焙烧介质的介电常数,K值降低的程度取决于所述玻璃料的组成。常规的有助于在850℃达到所需收缩的浓度的玻璃料与BaTiO3材料混合将导致介电常数的不能接受的下降。
在美国专利U.S.4640905中,描述了含掺杂锰的硼酸锌玻璃料〔F〕的BaTiO3组合物,其表达式为:
(1-X)[Ba1-xPbx(Ti1-(u+v)ZruSnv)O3]+X[AZ1/3Nb2/3]+y[F]
其中,A选自Pb和Ba。除了含BaO的掺杂锰的硼酸锌玻璃料外,也公开了所述组合物中的掺杂锰的硼酸锌玻璃料。其中锌/硼原子比为2-4,多达50%(摩尔)的B2O3被SiO2、GeO2或Al2O3替换。1-5%(重量)的所述玻璃料(Y),在1000-1150℃焙烧温度下足以达到增稠,并允许使用70银/30钯电极。
在美国专利U.S.4845062中,公开了含浓度为1-5%(重量)的BaO硼酸锌玻璃料,其中锌/硼原子比为1-3,多达50%(摩尔)的B2O3被A12O3代替。在基于MgTiO3的组合物中,使用浓度为5-10%(重量)的玻璃料以便在1000-1150℃下达到增稠,并允许使用70银/30钯电极。所述组合物产生的介电常数为18-23,适合于要求介电常数约为20的高频率用途。
本行业需要高介电常数的电介质组合物,它们在850℃焙烧当中收缩而可以使用镀银,且产生>100的K值。本发明公开了基于BaTiO3的包含不含氧化铝的2ZnO-BaO-B2O3玻璃料的组合物。已发现将2ZnO-BaO-B2O3玻璃料加到BaTiO3中促进了焙烧期间的收缩,导致与其它玻璃料相比其介电常数下降较少的结果。
本发明涉及电容器介电厚膜组合物,按重量%计它含:(1)32-98%BaTiO3、(2)2-60%硼酸锌钡和(3)0-8%Bi2O3
本发明的组合物可用于各种电容器的一般制备方法中,包括适合将电容器集成到多层电路中的高K值带状插入物阵列(insert arrays)、填充通孔糊膏阵列(paste via fill arrays)、高K值带状插入物或丝网印刷。不同的制备方法具有不同的电容器电介质收缩要求,所以,需要本发明不同的组合物(玻璃料含量不同)。此外,材料的不同多层体系(多层电介质和电镀金属)具有不同的收缩特性,它要求本发明的不同的组成范围。所述组合物在约850℃焙烧期间收缩,此收缩特性使我们得到作为良好的电容器的电学性质和LTCC多层电路的低部分失真和曲面构形的低多孔性和体积收缩及收缩速度与LTCC体系材料的相容性。
此处介绍的组合物也可以用作插入末烧结电介质(green dielectricsheet)的插塞。既可以在插入插塞前在所述电介质上形成插塞孔,也可以在插入的同时形成插塞孔。各种在电介质上形成通孔的方法,例如:机械钻孔、激光钻孔、化学腐蚀和感光形成(photo forming)法均适合于形成插塞孔。可以使用已知的填充通孔的方法插入插塞,包括丝网印刷厚膜糊膏进入所述孔中或机械冲压片层形式的要求的插塞进入原孔中。另外,可以不在介质上预先形成塞孔。片层形式的所需插室可以经机械冲进所述未烧结的电介质层,代替同一冲击过程中该电介质层的相应的材料。每个插塞可全部或部分填充到其相应的孔深度。一般所述插塞直径形成对角线范围从2密耳到100密耳,取决于其形状。随着所述插塞尺寸的降低,由TCE不匹配引起的应力减小。对于足够小的面积而言,所述应力处于产生裂缝的临界应力以下,并且可以容纳更大的TCE的不匹配。
可将所述插塞安排在所述介质层的任何地方,当有一个以上的插塞时,可将其按任何要求的图形排列。对于像电容这样的单一元件来说,优选的排列图形是阵列,其中大多数插塞按照规则的重复图形排列。对于包括一个以上元件的单一电介质层而言,可以使用多重的上述图形。
在多层互联线路中,根据埋入元件的性质和数量可以使用一个或一个以上的改变的电介质层。对每个元件而言,所述改变电介质层的每一面与在该元件插塞范围内的电极组合物接触。将所述插塞和周围的基体电介质并连,有效地改变基体电介质组合物的电学性质。当插塞没有完全填满其各自的塞孔时,可以将电极组合物填充到所述插塞和所述电介质层表面间的任何剩余空间内。但是,电极组合物不应该渗入超出所述插塞材料表面的塞孔内。
为将插塞结构夹在两个电极之间,可以将电极组合物例如厚膜导电糊膏涂在介电层的每一面上,覆盖所述插塞和周围的基体介质层。所述电极可以是覆盖插塞和基体电介质的一块连续贴片或者所述电极可以是由小贴片组成的覆盖插塞和部分周围基体介质的并由线路导线连接的线路图。
可以将电介质和电极的组件与互联线路的其它层对齐叠积,层压成一块整板,然后焙烧。或者,可将所述导体组合物涂在邻近电介质层上,然后将该介质层与所述改变电介质层和互联线路的任何其它层对齐叠积。或者,该导体组合物可以是薄片形式,它与邻近的所述改变的介质层对齐叠积。
可将所述整板的各层组装在一起,并用已知的方法包括例如在美国专利U.S.5085720中介绍的压力辅助焙烧法焙烧。优选将所述整板共焙烧。根据所述整板中组合物的性质,适合的焙烧温度为800-2000℃。
以上集中介绍使用电介质层的本发明优选实施例。也可以使用采用所述厚膜组合物的常规方法。例如,可以在电极与合适塞孔对齐下丝网印刷本发明的厚膜组合物。然后焙烧。将已改变了电学性质的所述厚膜组合物在与所述通孔对齐的情况下丝网印刷,并将该组合物焙烧。然后将另一个电极组合物在与所述插塞对齐的情况下丝网印刷。
电容电介质的优选的组合物取决于其加工方法和所述材料的多层体系(多层介质和电镀金属)以及有关对于收缩特性的要求。例如,对于低温共烧陶瓷(LTCC)类型结构的丝网印刷电容器而言,优选的组合物必须具有与LTCC材料类似的收缩速度,以便降低部分失真、例如,其组成为:
BaTiO3                   32-92%(重量)
硼酸锌钡玻璃料            8-60%(重量)
Bi2O3                   0-8%(重量)
优选作为大面积(例如直径为250密耳)、高K值插塞的组合物必须具有为降低多孔性的足够的玻璃料含量和为降低部分失真的与所述多层体系类似的收缩速度,同时体积收缩的要求限制了为降低部分失真的所述玻璃料的含量,例如其组成为:
BaTiO3                      42-96%(重量)
硼酸锌钡玻璃料               4-50%(重量)
Bi2O3                      0-8%(重量)
优选作为小面积(例如直径为15密耳)、高K值插塞的组合物必须具有为降低多孔性的足够的玻璃料含量,同时体积收缩的要求为了微小结构的完整性限制了所述玻璃料的含量,例如其组成为:
BaTiO3                       52-98%(重量)
硼酸锌钡玻璃料                2-40%(重量)
Bi2O3                       0-8%(重量)
在上述组合物中优选的玻璃料是2ZnO-BaO-B2O3。尽管可以加入第二种玻璃料以便进一步调节收缩性和介电常数(K)。
                     实施例
实施例1-5(比较例)实施例         1           2          3         4         5占无机物的重量%:BaTiO3        80          70         80        70        80玻璃料         20          30         20        30        20玻璃料类型     硼酸钡铝锌  硼酸钡铝   玻璃料    玻璃料    玻璃料介电常数,K    194         锌         A         A         AD.F.(%)       1.3         137        88        47        33
                       1.1        15.3      5.5       10
在实施例1-5中的电介质材料是通过生成由分散在合适的有机介质中的BaTiO3和玻璃料组成的厚膜糊膏来制备的。将所述糊膏经网印刷到氧化铝基片上,形成使用Dupont 6160(带有少量无机粘合剂的银导体组合物)银电极的平行片电容器。在850℃焙烧该元件。不同玻璃料产生不同介电常数和损耗因子(D.F.)值。作为对于BaTiO3固定的玻璃料含量,6ZnO-3BaO-2B2O3-Al2O3玻璃料(硼酸钡铝锌)产生最大的介电常数,而玻璃料A和玻璃料B(见表1)产生实际上较大降低的介电常数和损耗因子。
                 表1玻璃料A:                   玻璃料B:
         %(重量)                  %(重量)SiO2        38.52          SiO2      57.42Al2O3      3.82           PbO        16.68BaO          8.48           B2O3     4.48SrO          3.88           Al2O3    8.93CaO          9.88           Na2O      2.53ZnO          30.49          K2O       1.68ZrO2        4.92           CaO        7.44
                        MgO        0.84
                      实施例6-7实施例               6                         7占无机物的重量%:BaTiO3              85                        69.5玻璃料               15                        30.0Bi2O3              0                         0.5玻璃料类型           6ZnO-3 BaO-2B2O3-Al2O32ZnO-BaO-B2O3介电常数,K      800                   440D.F.(%)         1.1                   1.6HALT可靠性       10小时内失效          超出100小时未失效(200V,150℃)
实施例6和7说明了基于BaTiO3,包括硼酸钡锌玻璃料的介质,例6含氧化铝,例7不含氧化铝。在实施例6中,制备由15%(重量)的6ZnO-3BaO-2B2O3-Al2O3玻璃料和分散在合适介质中的BaTiO3组成的粉浆并浇铸璃成带。通过在该带上丝网印刷银电极,与另外的带层一起层压,在925℃焙烧,并且在750℃焙烧的银糊封接而形成多层电容器。在实施例7中,制备由30%(重量)的2ZnO-BaO-B2O3和分散在合适的有机介质中的BaTiO3和少量的BaTiO3组成的介质糊膏。在Dupont 951格林带(Green Tape)(E.I.dupont de Nemours and Co.,Wilmington,DE,951 Green TapeTM是0.5微米未经850-875℃焙烧填充氧化铝颗粒的结晶状玻璃材料,其介电常数为8)上丝网印刷带有银电容电极的所述介质糊膏,与另外的951格林带层一起层压,并在875℃焙烧。不出所料,由于含更高的玻璃料,所以,实施例7的介电常数低于实施例6的介电常数。实施例6和实施例7表明的重要特征是在实施例7中经200V/150℃的强加速寿命试验后未失效,因为在其玻璃料中不含氧化铝。
                         实施例8-11实施例                 8          9        10       11占无机物的重量%:BaTiO3             95.0       69.5      69.5     52.52ZnO-BaO-B2O3玻璃料0         30.0      30.0     47.0Bi2O3              5         0.5       0.5      0.5K                   460         470       450      185D.F.(%)               1.1        1.8       1.8      2.9局部曲面构形(μm)      740        35        24         9格林带层                 4         4         8         8烧制后的介质厚度(μm)   43        39        39        39电介质面积(mil)   135×135  105×105  105×105  105×105
在实施例8-11中说明了在多层结构中共焙烧的电容器电介质的收缩速度的重要性。焙烧复合层在局部曲面构形上的变化必须很小,以便适应表面安装的需要。满足其表面平直度要求的主要条件是在电容器电介质和所述基片未烧结狭带及导线间精确匹配X-Y收缩速度。对于能通过所述电容器电介质中玻璃料的类型和含量来控制的在收缩速度上的更大的不匹配而言,将产生更大的曲面构形。
配制基于BaTiO3和2ZnO-BaO-B2O3玻璃料的电容器电介质糊膏,它在约800℃开始收缩。
在实施例8-11中通过在951Green TapeTM片上丝网印刷带有Dupont 6142银电极的所述介质糊膏制造电容器,接着在每一面的2或4张另加的951Green TapeTM层之间层压两张与电容器电介质接触的这样的薄片,并在850℃共焙烧。使用加工面断面测试仪来测定表面变化。
在实施例8中,评述了在电容器中不含玻璃料,因而具有很低的收缩性的糊膏。尽管所述介质含5%(重量)的BaTiO3的基质,这是因为所述电介质的高多孔性和来自所述951Green TapeTM的玻璃流进所述电容器电介质的结果。由于在所述电容器电介质和所述951GreenTapeTM及6142D之间的收缩性不匹配所产生的失真,其曲面构形非常大。
为了改善所述曲面构形,配制包括3%(重量)的如实施例9所示的玻璃料的所述电容器电介质,以便在共焙烧期间收缩。所述玻璃料使得该电容器电介质在共焙烧期间收缩,因而使得由所述收缩性不产生的失真和因而导致的曲面构形得到下降。所含的BaTiO3对收缩的作用很小,因为对介电常数提高较小,所以它被包含在所述组合物中。在埋入所述电容器的单块板中的带层数目由4层增加到8层导致所述曲面构形的少理下降,正如实施例10所示。
在实施例11中给出了在所述电容器电介质通式中增加玻璃料含量的结果。所述曲面构形明显降低,这是由于在所述电容器电介质和所述951Green TapeTM及6142D导线的共焙烧期间的收缩速度(或出现收缩的温度)更为相近的结果。由于在所述电容器电介质中更高含量的玻璃料的稀释作用,使得其介电常数下降。对于在所述电容器电介质中含有47.0%(重量)的玻璃料2ZnO-BaO-B2O3而言,所述电容器电介质和951Green TapeTM的收缩速度精确相匹配,产生很低的失真。9微米的曲面构形主要是由于埋入所述复合层的电容器电介质和电极所引起厚度增加的结果。
所述电容器介质配方适用于埋入共焙烧多层带结构中的丝网印刷电容器。最佳玻璃料含量取决于曲面构形的要求和所要求的介电常数值。在所述电容器电介质中,对于最大表面平直度所需的玻璃料含量决定于所述基片X-Y收缩速度。
实施例12-16实施例                 12      13      14      15      16占插入无机物的重量%:BaTiO3                59.5    69.5    69.5    92.5    96.02ZnO-BaO-B2O3玻璃料  40.0    30.0    30.0    7.0     0.0Bi2O3                0.5     0.5     0.5     0.5     0.4插入层体积收缩率(%)   52      44      44      23      0.5外表层的体积收缩率(%) 32      32      32      32      32K                      317     500     500     772     576D.F.(%)               1.6     2.1     2.1     1.4     1.2实施例(对比)         12      13    14      15     16I.R.(GΩ)            1180    340   340     1045   2540BDV(V)                600    650   650      350    400曲面构形元件顶部(μm)          14     13    13       17     30元件底部(μm)          28     16    13       28     62带层数                  5      5     9        9      9插入带焙烧前厚度(μ m)  118    118    18      130    126剂层带焙烧前厚度(μm) 114    114    114     114    114
在实施例12-16中,通过在电介质带片上形成250密尔×250密尔的高K带行入而制成电容器。制备分散在合适的介质中的由表4中所示比例的2ZnO-BaO-B2O3玻璃料、Bi2O3和BaTiO3组成的粉浆,并浇铸成带。使用机械钻通孔设备,将来自高K值带片的高K值带状材料挤压进入预先在951Green TapeTM钻好的孔内形成电容器。然后在所述插入物的每一面上丝网印刷200密尔×200密尔的Dupont 6142银导体糊电极。在所述组合件每一面上层压2或4张另加的951GreenTapeTM层。将所述含5和9层的单块板分别在850-875℃下共焙烧。
在实施例12中,使用包括40%(重量)的玻璃料的BaTiO3材料作为所述插入物,所产生的所述埋入电容器的介电常数为317。其损耗因子(D.F.)、绝缘电阻(I.R.)和击穿电压(BDV)值是令人满意的。所述插入物的体积收缩率要比951Green TapeTM大得多,而且产生的在所述插入物和其周围基片之间焙烧后厚度的差异显而易见,这是因为在埋入所述电容器插入物的部件表面下陷。因为插入材料(大小为200密尔×200密尔)像在实施例12中一样,其体积收缩大于所述外层,所述插入物材料的多出的收缩部分主要出现在Z轴方向上,它形成高于和低于所述埋入电容器的曲面构形。
为了改善所述曲面构形,通过降低所述玻璃料的含量来使所述插入物材料的体积收缩减小,如实施例13所示。所述降低玻璃料的含量除了导致曲面构形的下降外,还导致介电常数的增加。
实施例15中给出通过降低所述玻璃料含量来进一步改变所述插入物配方的结果。与具有较高玻璃料含量的实施例14相比实施例15中电容器电介质的介电常数提高了。所述插入物的体积收缩小于所述外部带的收缩。但是,所述插入物材料的玻璃料含量的降低导致在所述插入物材料和所述外层材料的共焙烧期间收缩速度(或收缩出现的温度)上的更大不匹配,结果所述曲面构形显著变坏。
包括不含玻璃料的插入物材料的实施例16产生非常小的收缩。其组合物中包括的Bi2O3对收缩只起非常小的促进作用。在所述插入物和外层材料之间收缩特性上的这一巨大差异导致甚至比实施例15更大的失真和曲面构形。通常所述电容器的介电常数随着插入物电介质中玻璃料含量的降低而升高。但是,实施例16中电容器电介质的介电常数低于含玻璃料的插入物电介质(实施例15)的介电常数,并且因为在实施例16中不含玻璃料和产生较低的焙烧收缩而使其介质插入物的多孔性增加。为了显著地影响收缩性,在经850℃焙烧的基于BaTiO3的组合物中必须包括玻璃料。
实施例17-18
实施例                       17        18
占插入无机物的重量%:
BaTiO3                      69.5      91.0
2ZnO-BaO-B2O3玻璃料        30.0      7.5
Bi2O3                      0.5       1.5
体积收缩率(%)               44        27
单独插塞电介质的K值          32        32
组合物电介质的K值       790            1350
D.F.(%)                230            370
焙烧后组合物电介质      1.8            1.2
显微结构                差             好
在实施例17-18中,通过在电介质片上形成直径为15密尔的高K值带状插入物(即插塞)阵列制成电容器。制备由分散在合适的介质中、表5中所示比例的2ZnO-BaO-B2O3玻璃料、Bi2O3和BaTiO3组成的粉浆,并浇铸成带。通过机械冲压高K值带进入预先在951GreenTapeTM上钻成的阵列的孔中。对每个电容器来说将10×10排列的115μm厚的插塞插入115μm厚的矩阵带中。所述高K值插塞直径为15密尔,将插塞按照中心-中心距离为20密尔的密积阵列排列,使得在所述电极之间的高K值插塞面积/低K值基体面积比为0.44/0.56。然后在面积为200密尔×200密尔的复合电容器电介质上丝网印刷Dupont 6142银导体糊,并将所述带有高K值插塞阵列的951Green TapeTM置于另加的951Green TapeTM之间层压。整块板在875℃下共焙烧。
在实施例17中,所述得合电介质的介电常数(K=230)低于基于高K值插塞(单独插塞K=790)和在所述电极间并联的低K值基体(K=8)的几何形状所期望的介电常数值,这是因为从所述951带基体流入该高K值插塞的玻璃料的稀释作用的结果。对于如实施例17所示的与所述基体材料相比在焙烧期间具有较大的体积收缩的插塞材料直径(尺寸为15密尔)而言,所述插塞材料在X-Y轴方向以及在Z轴方向上出现过量的收缩。这导致由于所述焙烧的插塞没有完全填满在所述焙烧后多层中的基体孔的空间而产生很差的所述复合介质的焙烧后显徽结构。
改变所述高K值电介质插塞的组成,以便将收缩性降低到略低于所述基体材料的体积收缩性的程度,产生了填充所述焙烧后多层中基体由介质片的孔的空间的插塞。在实施例18中的插塞材料具有比实施例17更大的K值,这是因为它含较低量的玻璃料,结果产生具有较高介电常数的复合电介质。
试验简介
HALT(强加速寿命试验)简介:
通过在150℃及200V电压下达100小时测定漏电情况来确定在偏压下介质的性能。通过在多次时间间隔内重复测定与所述电容器串联的10^^5欧电阻两端电压来测定通过每个电容器的电流量。在试验期间,监测所述电容器的漏电,并测定失效的数目(定义作短路)或平均失效时间。该试验设计用来加速可导致所用电容器失效的任何降质过程,并且是常用来检测多层陶瓷电容器MLC的技术。
关于HALT试验的进一步介绍可参见如下文献:R.Munikoti和P.Phar,“用于多层陶瓷电容器鉴定的强加速寿命试验”,IEEE TransComp,Hybr.and Manufact.Tech.,11卷,第4期,342至345页(1988年)。

Claims (6)

1.电容器电介质厚膜组合物,它包含(按重量计):(1)32-98%BaTiO3,(2)2-60%硼酸锌钡玻璃料和(3)0-8%Bi2O3
2.权利要求1的组合物,它包含(按重量计):(1)32-92%BaTiO3,(2)8-60%硼酸锌钡玻璃料和(3)0-8%Bi2O3
3.权利要求1的组合物,它包含按重量计):(1)42-96%BaTiO3,(2)4-50%硼酸锌钡玻璃料和(3)0-8%Bi2O3
4.权利要求1的组合物,它包含按重量计):(1)52-98%BaTiO3,(2)2-40%硼酸锌钡玻璃料和(3)0-8%Bi2O3
5.按照权利要求1-4中任一项的组合物,其中所述B2O3的重量%为约0.5-5%。
6.按照权利要求1-4中任一项的组合物,其中所述硼酸锌钡玻璃料是2ZnO-BaO-B2O3
CN97114044A 1996-06-28 1997-06-27 用于改善电介质层的电学性质的厚膜组合物 Pending CN1170946A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/671,868 US5780375A (en) 1993-10-19 1996-06-28 Thick film composition for modifying the electrical properties of a dielectric layer
US671,868 1996-06-28

Publications (1)

Publication Number Publication Date
CN1170946A true CN1170946A (zh) 1998-01-21

Family

ID=24696199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97114044A Pending CN1170946A (zh) 1996-06-28 1997-06-27 用于改善电介质层的电学性质的厚膜组合物

Country Status (7)

Country Link
US (1) US5780375A (zh)
EP (1) EP0817215B1 (zh)
JP (1) JPH10149947A (zh)
KR (1) KR980005071A (zh)
CN (1) CN1170946A (zh)
DE (1) DE69726056T2 (zh)
TW (1) TW343341B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102718478A (zh) * 2011-03-28 2012-10-10 Tdk株式会社 电介质陶瓷组合物及电子部件

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379771B1 (ko) * 2000-10-06 2003-04-11 한국과학기술연구원 고분자 물질을 이용한 유전체 후막 제조 방법
TWI291936B (zh) * 2001-05-31 2008-01-01 Tdk Corp
JP4160901B2 (ja) 2001-10-01 2008-10-08 ヘラエウス インコーポレイテッド マイクロエレクトロニクス用自己拘束型非焼結低温ガラスセラミックテープ及びその製法ならびに用途
US6517931B1 (en) * 2001-10-15 2003-02-11 Ferro Corporation Silver ink for forming electrodes
TWI223817B (en) * 2002-11-08 2004-11-11 Ind Tech Res Inst Dielectric material compositions with high dielectric constant and low dielectric loss
US7394071B2 (en) * 2004-12-20 2008-07-01 Electronics And Telecommunications Research Institute Micro column electron beam apparatus formed in low temperature co-fired ceramic substrate
DE102005061832A1 (de) * 2005-12-23 2007-06-28 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Hochdruckentladungslampe mit verbesserter Zündfähigkeit sowie Hochspannungspulsgenerator
JP5067541B2 (ja) 2007-03-30 2012-11-07 Tdk株式会社 誘電体磁器組成物、複合電子部品および積層セラミックコンデンサ
US20090034156A1 (en) * 2007-07-30 2009-02-05 Takuya Yamamoto Composite sheet
WO2012128175A1 (ja) * 2011-03-18 2012-09-27 株式会社村田製作所 積層セラミックコンデンサ、誘電体セラミック、積層セラミック電子部品および積層セラミックコンデンサの製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4020536A (en) * 1973-05-04 1977-05-03 Cuttill William E Method of constructing credit cards for automatic vending equipment and credit purchase systems
US3968412A (en) * 1973-07-27 1976-07-06 General Electric Company Thick film capacitor
US3878443A (en) * 1973-07-27 1975-04-15 Gen Electric Capacitor with glass bonded ceramic dielectric
US4101952A (en) * 1976-08-17 1978-07-18 Sprague Electric Company Monolithic base-metal glass-ceramic capacitor
CA1115212A (en) * 1978-02-10 1981-12-29 Emilio Kyburz Pyrrolidine derivatives
USH416H (en) * 1981-08-31 1988-01-05 Rogers Corporation High capacitance flexible circuit
FR2522870A1 (fr) * 1982-03-02 1983-09-09 Europ Composants Electron Composition ceramique dielectrique a base de titanate de baryum stable en fonction de la temperature et condensateur utilisant cette composition
US4613648A (en) * 1984-03-29 1986-09-23 E. I. Du Pont De Nemours And Company Castable ceramic compositions
US4567542A (en) * 1984-04-23 1986-01-28 Nec Corporation Multilayer ceramic substrate with interlayered capacitor
US4654095A (en) * 1985-03-25 1987-03-31 E. I. Du Pont De Nemours And Company Dielectric composition
US4640905A (en) * 1985-05-01 1987-02-03 E. I. Du Pont De Nemours And Company Dielectric compositions
US4898844A (en) * 1986-07-14 1990-02-06 Sprague Electric Company Process for manufacturing a ceramic body having multiple barium-titanate phases
US5024795A (en) * 1986-12-22 1991-06-18 Lanxide Technology Company, Lp Method of making shaped ceramic composites
US4766027A (en) * 1987-01-13 1988-08-23 E. I. Du Pont De Nemours And Company Method for making a ceramic multilayer structure having internal copper conductors
US4845062A (en) * 1987-10-19 1989-07-04 E. I. Du Pont De Nemours And Company Low-firing dielectric composition
US4853827A (en) * 1988-08-01 1989-08-01 Rogers Corporation High dielectric multilayer capacitor
US5085720A (en) * 1990-01-18 1992-02-04 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of green ceramic bodies
US5055966A (en) * 1990-12-17 1991-10-08 Hughes Aircraft Company Via capacitors within multi-layer, 3 dimensional structures/substrates
US5185690A (en) * 1991-10-16 1993-02-09 Miller Mark L High dielectric constant sheet material
US5396397A (en) * 1992-09-24 1995-03-07 Hughes Aircraft Company Field control and stability enhancement in multi-layer, 3-dimensional structures
US5428499A (en) * 1993-01-28 1995-06-27 Storage Technology Corporation Printed circuit board having integrated decoupling capacitive core with discrete elements

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102718478A (zh) * 2011-03-28 2012-10-10 Tdk株式会社 电介质陶瓷组合物及电子部件

Also Published As

Publication number Publication date
EP0817215A2 (en) 1998-01-07
DE69726056T2 (de) 2004-08-26
KR980005071A (ko) 1998-03-30
DE69726056D1 (de) 2003-12-18
TW343341B (en) 1998-10-21
US5780375A (en) 1998-07-14
JPH10149947A (ja) 1998-06-02
EP0817215A3 (en) 1999-04-21
EP0817215B1 (en) 2003-11-12

Similar Documents

Publication Publication Date Title
JP5676536B2 (ja) 積層セラミック電子部品及びその製造方法
EP0584726B1 (en) Method of fabricating ceramic circuit substrate
KR20160110123A (ko) 적층 세라믹 콘덴서 및 그 제조방법
CN1662116A (zh) 多层陶瓷基板及其制造方法
KR20130013437A (ko) 적층 세라믹 전자부품
CN1170946A (zh) 用于改善电介质层的电学性质的厚膜组合物
US11682521B2 (en) Multilayer electronic component
CN1197102C (zh) 多层陶瓷电子部件及其制造方法
KR20190121148A (ko) 적층형 커패시터
CN1229209C (zh) 陶瓷多层基板的制造方法和未烧成的复合叠层体
JP5155211B2 (ja) 積層コンデンサ
JP3467873B2 (ja) 多層セラミック基板の製造方法
EP2919286A1 (en) Substrate for light emitting diodes
JP5166212B2 (ja) 積層コンデンサの製造方法
CN104616889B (zh) 嵌入在板中的多层陶瓷电子组件和印刷电路板
JP6116862B2 (ja) 積層セラミック電子部品及びその製造方法
JP5324246B2 (ja) 積層コンデンサ
KR20220095541A (ko) 적층형 커패시터 및 그 실장 기판
US20040226647A1 (en) Method for producing multi-layer electronic component
KR101489816B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP4261949B2 (ja) セラミック多層基板
JP2555638B2 (ja) 多層セラミック基板の製造方法
EP0390944B1 (en) Manufacturing method for a multilayer ceramic substrate
KR20230103410A (ko) 적층 세라믹 전자부품
JP2555639B2 (ja) 多層セラミック基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication