WO2014017110A1 - 配線基板およびパッケージ、ならびに電子装置 - Google Patents

配線基板およびパッケージ、ならびに電子装置 Download PDF

Info

Publication number
WO2014017110A1
WO2014017110A1 PCT/JP2013/051285 JP2013051285W WO2014017110A1 WO 2014017110 A1 WO2014017110 A1 WO 2014017110A1 JP 2013051285 W JP2013051285 W JP 2013051285W WO 2014017110 A1 WO2014017110 A1 WO 2014017110A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
wiring board
ceramic
bank
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2013/051285
Other languages
English (en)
French (fr)
Inventor
有川　秀洋
慎也 寺尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to CN201380002166.0A priority Critical patent/CN103703559B/zh
Priority to JP2013554723A priority patent/JP5680226B2/ja
Publication of WO2014017110A1 publication Critical patent/WO2014017110A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/121—Arrangements for protection of devices protecting against mechanical damage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/692—Ceramics or glasses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/698—Semiconductor materials that are electrically insulating, e.g. undoped silicon

Definitions

  • the present invention relates to a wiring board and package that require hermetic sealing, and an electronic device.
  • the ceramic wiring board of the present embodiment is composed of a ceramic substrate 1 shown below.
  • the dimensions of the ceramic substrate 1 and the lid body change due to heating at the time of joining the lid body, and the substrate bottom portion 1a is warped so as to protrude toward the substrate bank portion 1b, and the substrate bank portion 1b is Even if the substrate is deformed so as to open, the corner 1c, which is the joint between the substrate bottom 1a and the substrate bank 1b, is thickened from both the substrate bottom 1a side and the substrate bank 1b. This increases the strength, suppresses deformation, and reduces the stress concentration on the corner 1c, thereby suppressing the occurrence of cracks.
  • a portion (corner portion 1c) where the side surface 1bb of the substrate bank portion 1b and the mounting surface 1aa of the substrate bottom portion 1a intersect is a range covering the entire periphery of the mounting surface 1aa of the substrate bottom portion 1a.
  • rectangular shape is not limited to polygons such as rectangles, but also includes shapes with slightly rounded corners.
  • Figure 3 shows another embodiment of the ceramic wiring substrate of the present embodiment is wider than the width W L of the center between the maximum width Wc corners C of the projecting portion 5 at the corner C of the substrate bottom portion 1b
  • FIG. 3 shows the state which carried out.
  • the ceramic wiring board for example, when bonding a lid, the ceramic wiring board is deformed in the X direction and the Y direction in a plan view, but at that time, due to thermal stress from both directions Stress concentrates on the corner C.
  • the maximum width Wc of the overhanging portion 5 at the corner portion C of the substrate bottom portion 1a is made wider than the width W L at the center portion between the corner portions C. Therefore, the strength of the corner portion 1c at the corner portion C of the substrate bottom portion 1a of the ceramic substrate 1 is further increased, thereby further suppressing the generation of cracks.
  • the width Wc of the overhang 5 at the corner C of the substrate bottom 1a is made wider than the center of the side L of the substrate bottom 1a, and the mounting surface side of the overhang 5 is formed in an arc shape. Then, since the maximum width Wc of the overhang portion 5 at the corner portion C is gradually narrowed from the corner portion C toward the side, the overhang portion 5 extends from the direction of the side between the corner portions C to the corner portion C. Since the restraining force can be changed gently, the stress concentration at the corner C can be further relaxed. Furthermore, as shown in FIG.
  • FIG. 8 shows another aspect of the ceramic wiring board of the present embodiment, and is a schematic cross-sectional view showing a state in which the upper surface U of the substrate bank portion 1bb is convex upward.
  • this ceramic wiring board it is desirable that the upper surface U of the substrate bank portion 1b is convex upward.
  • the thickness of the metallized layer 3 is set to the width of the substrate bank portion 1b. Since it can be made thinner at both ends than the central portion in the direction, the influence of the thermal stress due to the metallized layer 3 can be reduced, whereby the deformation of the substrate bank portion 1b can be further reduced.
  • various materials can be used as the ceramic substrate 1, the metallized layer 3 and the lid body 7 constituting the ceramic wiring substrate, but from the viewpoint of excellent mechanical strength, environmental resistance, etc. It is preferable to apply alumina to the substrate 1, molybdenum or tungsten or an alloy thereof to the metallized layer 3, and a metal member having a relatively low thermal expansion coefficient such as kovar to the lid 7.
  • alumina powder is mixed with oxide powder containing silica powder and manganese, and the ratio of the alumina powder becomes 80% by mass or more. It is good to use mixed powder.
  • alumina powder as a main component Mn 2 O 3 powder as 6 mass%, SiO 2 powder as 6 mass%, MgCO 3 powder as 0.5 mass% and MoO 3
  • an acrylic resin and toluene were mixed to prepare a slurry, and then a green sheet having a thickness of 150 ⁇ m was prepared by a doctor blade method.
  • a conductor pattern to be a metallized layer after firing was formed around the opening of a part of the green sheet having the opening (hereinafter referred to as a second sheet).
  • the green sheet that did not form the opening of the green sheet was formed with a conductor pattern serving as a conductor for connecting the electronic component to a position that is a region inside the opening when laminated (hereinafter, This is the third sheet.)
  • the conductor pattern used was molybdenum powder as a main component and 15% by mass of alumina powder added.
  • this laminate was degreased in a nitrogen-hydrogen mixed atmosphere having a dew point of + 25 ° C., and then subjected to main firing.
  • the temperature is increased from 1000 ° C. to 180 ° C./h up to a maximum baking temperature of 1350 ° C., and this is maintained as a baking temperature in a nitrogen-hydrogen mixed atmosphere with a dew point of + 25 ° C. for 60 minutes. It was performed under the condition of ° C / h.

Landscapes

  • Structure Of Printed Boards (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】　配線基板に蓋体を接合する際においても、配線基板にクラックを発生させることを防止できる配線基板およびこれを具備するパッケージならびに電子装置を提供する。 【解決手段】　一方の主面に電子部品９の搭載面１ａａを有する基板底部１ａと、搭載面１ａａを囲むように基板底部１ａ上に設けられた基板堤部１ｂと、基板底部１ｂの主面と基板堤部１ｂの側面とが交わる部位（隅部１ｃ）に設けられ、基板底部１ａおよび基板堤部１ｂと一体化されている張出部５と、を有する。

Description

配線基板およびパッケージ、ならびに電子装置
　本発明は、気密封止を必要とする配線基板およびパッケージ、ならびに電子装置に関する。
　気密封止を必要とする電子部品の例として、水晶振動子等の水晶応用製品やフラッシュメモリなどの半導体素子あるいはＭＥＭＳ（Micro Electro Mechanical Systems）やＳＡＷ（Ｓurface Ａccoustic Ｗave（表面弾性波））デバイスなどがあげられる。これら各製品はいずれも素子を外気から保護するために、セラミックパッケージなどの筐体に収納され気密封止されている。
　図１１は、電子部品を搭載するための従来のセラミック製のパッケージ（以下、セラミックパッケージという場合がある。）の一例を示す分解斜視図である。水晶応用製品等の電子部品を搭載するためのセラミックパッケージは、セラミック基板１０１の表面に導体１０２が形成されて配線基板が構成されており、その導体１０２の表面に実装される電子部品（例えば、水晶振動子）１０５を気密封止するための金属部材１０７（ここでは、蓋体１０７）がメタライズ層１０３に塗られた銀ロウなどの接合部材１０９を介して接合される構成となっている。
　近年、携帯電話やＩＣカード等の電子装置が普及しているが、これらの電子装置はますます小型化や薄型化あるいは高性能化が要求されてきており、そのため、これらの電子装置に組み込まれる電子部品１０５やこれを収納するためのセラミックパッケージについても一層の小型化や薄型化が求められている（例えば、特許文献１を参照）。
特開２００１－１９６４８５号公報
　ところが、セラミックパッケージを小型化する場合、セラミック基板１０１を構成する基板底部１０１Ａの厚みｔやセラミック基板１０１と蓋体１０７とを接合する部分の幅（図１１において、セラミック基板１０１の基板堤部１０１Ｂの幅Ｗ）を狭くする必要があるが、セラミック基板１０１の基板底部１０１Ａや基板堤部１０１Ｂの厚みが薄くなると、セラミック基板１０１自体の強度が低下し、例えば、セラミック基板１０１に蓋体１０７を接合する際等において、セラミック基板１０１と蓋体１０７との間の熱膨張係数差によって発生する熱応力によりセラミック基板１０１にクラックが発生しやすいという問題があった。
　従って、本発明は、配線基板に蓋体を接合する際においても、配線基板にクラックが発生することを抑制できる配線基板およびこれを具備するパッケージ、ならびに電子装置を提供することを目的とする。
　本発明の配線基板は、一方の主面に電子部品の搭載面を有する基板底部と、前記搭載面を囲むように前記基板底部上に設けられた基板堤部と、前記基板底部の前記主面と前記基板堤部の側面とが交わる部位に設けられ、前記基板底部および前記基板堤部と一体化されている張出部と、を有することを特徴とする。
　本発明のパッケージは、上記の配線基板と、蓋体とを具備してなることを特徴とする。
　本発明の電子装置は、上記のパッケージにおける前記搭載面に電子部品を搭載してなり、前記蓋体が前記電子部品を覆うように前記基板堤部の上面に接合されていることを特徴とする。
　本発明によれば、配線基板に蓋体を接合する際においても、配線基板にクラックが発生することを抑制できる配線基板およびこれを具備するパッケージ、ならびに電子装置を得ることができる。
本発明の配線基板の一実施形態を示す斜視図である。 （ａ）は、図１に示した配線基板の平面模式図であり、（ｂ）は（ａ）のＡ－Ａ線断面模式図である。 本実施形態のセラミック配線基板の他の態様を示すもので、基板底部の角部における張出部の最大幅を角部間の中央の幅よりも広くした状態を示す平面模式図である。 本実施形態のセラミック配線基板の他の態様を示すもので、基板底部の角部における張出部の幅を角部間の中央よりも広くしつつ、張出部の搭載面側の側面を円弧状とした状態を示す平面模式図である。 本実施形態のセラミック配線基板の他の態様を示すもので、基板底部の角部における張出部の形状が搭載面側の側面において円弧状であることを示す平面模式図である。 本実施形態のセラミック配線基板の他の態様を示すもので、基板堤部の側面から基板底部の主面にわたる張出部の表面を凸状の曲面とした状態を示す断面模式図である。 本実施形態のセラミック配線基板の他の態様を示すもので、基板堤部の内側の側面が搭載面側に覆い被さるように傾斜している状態を示す断面模式図である。 本実施形態のセラミック配線基板の他の態様を示すもので、基板堤部の上面が上側に向けて凸状となっている状態を示す断面模式図である。 本発明の電子装置の一実施形態を示す分解斜視図である。 本実施形態の配線基板を製造するための工程図である。 セラミック製の配線基板により構成される従来のパッケージの一例を示す分解斜視図である。
　図１は、本発明の配線基板の一実施形態を示す斜視図である。図２（ａ）は、図１に示した配線基板の平面模式図であり、（ｂ）は（ａ）のＡ－Ａ線断面模式図である。本発明の配線基板として、以下、セラミック配線基板を例にして詳細に説明する。
　本実施形態のセラミック配線基板は、以下に示すセラミック基板１により構成されている。
　セラミック基板１は、矩形状の基板底部１ａと、その基板底部１ａの周縁部に設けられた基板堤部１ｂとから構成されており、基板底部１ａの表面（搭載面１ａａ）には電子部品を実装するための導体２が形成されている。
　本実施形態のセラミック配線基板では、基板堤部１ｂの側面１ｂｂと基板底部１ａの搭載面１ａａとが交わる隅部１ｃに、搭載面１ａａの周縁に沿って、張出部５が形成されており、また、その張出部５は基板底部１ａおよび基板堤部１ｂと一体化している。なお、この張出部５もセラミック焼結体により形成されている。
　これによりセラミック配線基板に、例えば、蓋体を接合する場合のように熱応力が加わっても、セラミック基板１にクラックが発生することを抑制できる。
　このセラミック配線基板では、基板底部１ａと基板堤部１ｂとがほぼ直角に交わる部位１ｃ（以下、隅部１ｃという場合がある。）に、基板底部１ａおよび基板堤部１ｂと一体となった張出部５が設けられている。このため基板底部１ａおよび基板堤部１ｂの両者の接合部分ある隅部１ｃの厚みが厚くなっている。例えば、蓋体を接合する際の加熱によりセラミック基板１および蓋体の寸法が変化し、基板底部１ａが基板堤部１ｂ側に向けて凸になるように反り、これとともに基板堤部１ｂが上側に開くように変形しようとしても、基板底部１ａと基板堤部１ｂとの接合部である隅部１ｃを基板底部１ａ側および基板堤部１ｂの両方から厚くしているために、この隅部１ｃの強度が増し、変形が抑えられ、また隅部１ｃへの応力集中を緩和できることからクラックの発生を抑制することができる。
　ここで、基板堤部１ｂの側面１ｂｂと基板底部１ａの搭載面１ａａとが交わる部位（隅部１ｃ）は基板底部１ａの搭載面１ａａの周縁を全周囲にわたっている範囲のことである。
　また、張出部５が基板底部１ａおよび基板堤部１ｂと一体化したとは各部位を構成するセラミック焼結体が焼結している状態のことである。この場合、張出部５は隅部１ｃを埋めるように形成されている。
　さらに、矩形状とは長方形などの多角形に限らず、角部がやや丸みを帯びている形状も含む意である。
　図３は、本実施形態のセラミック配線基板の他の態様を示すもので、基板底部１ｂの角部Ｃにおける張出部５の最大幅Ｗｃを角部Ｃ間の中央における幅ＷＬよりも広くした状態を示す断面模式図である。通常、セラミック配線基板では、例えば、蓋体を接合する際に、セラミック配線基板を平面視したときの方向でＸ方向およびＹ方向に変形することになるが、その際、両方向からの熱応力により角部Ｃに応力が集中する。このような状態において、図３に示すようなセラミック配線基板では、基板底部１ａの角部Ｃにおける張出部５の最大幅Ｗｃを角部Ｃ間の中央部における幅ＷＬよりも広くしているために、セラミック基板１の基板底部１ａの角部Ｃにおける隅部１ｃの強度がさらに高まり、これによりクラックの発生をさらに抑制することができる。
　図４は、本実施形態のセラミック配線基板の他の態様を示すもので、基板底部１ａの角部Ｃにおける張出部５の幅Ｗｃを基板底部１ａの辺Ｌの中央部よりも広くしつつ、張出部５の搭載面１ａａ側の側面を円弧状とした状態を示す断面模式図である。図５は、本実施形態のセラミック配線基板の他の態様を示すもので、基板底部１ａの角部Ｃにおける張出部５の幅Ｗｃを基板底部１ａの辺Ｌの中央部よりも広くしつつ、基板底部の角部における張出部の形状が搭載面側の側面において円弧状であることを示す断面模式図である。
　図４に示すように、基板底部１ａの角部Ｃにおける張出部５の幅Ｗｃを基板底部１ａの辺Ｌの中央部よりも広くしつつ、張出部５の搭載面側を円弧状にすると、角部Ｃにおける張出部５の最大幅Ｗｃが角部Ｃから辺の方に向けて緩やかに狭くなることから、角部Ｃ間の辺の方向から角部Ｃにかけて張出部５による拘束力を緩やかに変化させることができることから角部Ｃでの応力集中をより緩和することができる。さらには、図５に示すように、張出部５のみならず、セラミック基板１を構成する基板底部１ａおよび基板堤部１ｂの外形を円弧状にすると、セラミック配線基板への応力集中をさらに緩和することができ、クラックの発生をさらに低減することができる。
　図６は、本実施形態のセラミック配線基板の他の態様を示すもので、基板堤部１ｂの側面から基板底部１ａの主面にわたる張出部５の表面Ｓを凸状の曲面とした状態を示す断面模式図である。このセラミック配線基板では、張出部５は、基板堤部１ｂの内側の側面１ｂｂから基板底部１ａの搭載面１ａａに向かって丸みを帯びるように形成されていることが望ましい。張出部５の表面が丸みを帯びている状態、言い換えれば、張出部５の表面が上に向けて凸状に湾曲した曲面であると、基板堤部１ｂの内側の側面１ｂｂと張出部５との交点の角度θが鈍角となり、応力集中が緩和されるため、隅部５を構成する基板底部１ａと基板堤部１ｂとの間に生じる応力を小さくすることができ、クラックの発生を抑制することができる。
　図７は、本実施形態のセラミック配線基板の他の態様を示すもので、基板堤部１ｂの内側の側面１ｂｂが搭載面１ａａ側に覆い被さるように傾斜している状態を示す断面模式図である。
　このセラミック配線基板では、セラミック基板１を構成する基板堤部１ｂの内側の側面１ｂｂは、搭載面１ａａ側から基板堤部１ｂの上面側に向けて搭載面１ａａ側に覆い被さるように傾斜していることが望ましい。基板堤部１ｂの内側の側面１ｂｂが、このように搭載面１ａａ側に傾斜している構造であると、基板堤部１ｂの外側への変形をより抑えることができる。
　図８は、本実施形態のセラミック配線基板の他の態様を示すもので、基板堤部１ｂｂの上面Ｕが上側に向けて凸状となっている状態を示す断面模式図である。このセラミック配線基板では、基板堤部１ｂの上面Ｕが上側に向けて凸状となっていることが望ましい。基板堤部１ｂの上面Ｕが上側に向けて凸状となっていると、この基板堤部１ｂの上面にメタライズ層３を設けた場合に、メタライズ層３の厚みを、基板堤部１ｂの幅方向の中央部よりも両端側で薄くすることができるために、メタライズ層３による熱応力の影響を低減することができ、これにより基板堤部１ｂの変形をより小さくすることができる。
　本実施形態のセラミック配線基板は、図９に示すようなセラミック製のパッケージ（以下、セラミックパッケージという）を具備する電子装置の配線基板として適用できる。ここで、本実施形態のセラミックパッケージは上記の配線基板に蓋体７が設けられた構成となっているものである。図９は、本発明の電子装置の一実施形態を示す分解斜視図である。本実施形態の電子装置は、上記のパッケージにおける搭載面１ａａに電子部品９が搭載され、蓋体７が電子部品９を覆うように基板堤部１ｂの上面に接合されている。
　セラミックパッケージを構成する配線基板として本実施形態のセラミック配線基板を適用すると、上述のように、本実施形態のセラミック配線基板が熱応力による変形を小さくできるという効果を有することから、蓋体７を接合する際に、セラミック配線基板に対してクラックの発生を抑制することができる。
　この場合、セラミック配線基板を構成するセラミック基板１、メタライズ層３および蓋体７としては、種々の材料を用いることが可能であるが、機械的強度や耐環境特性等に優れるという点から、セラミック基板１にアルミナを、メタライズ層３にモリブデンまたはタングステンあるいはこれらの合金を、および蓋体７にコバール等の熱膨張係数の比較的小さい金属部材を適用したものが好適なものとなる。
　本実施形態のセラミックパッケージによれば、メタライズ層３の接合強度と気密性を向上させることができることから、セラミック配線基板を構成するセラミック基板１の基板底部１ａおよび基板堤部１ｂの厚みが薄く、その上面に形成されるメタライズ層３の幅が狭いような小型のセラミック配線基板に対してより好適なものとなる。そのサイズはセラミック基板１を構成する基板底部１ａおよび基板堤部１ｂの平均厚みが０．０５～０．１５ｍｍであるものに適している。
　ここで、本実施形態の電子装置に搭載可能な電子部品としては、水晶振動子やフラッシュメモリなどの半導体素子の他、ＳＡＷデバイスやＭＥＭＳなども含まれる。
　次に、本実施形態のセラミックパッケージを製造する方法を説明する。図１０は、本実施形態のセラミック配線基板を製造するための工程図である。
　まず、セラミック粉末に対して有機バインダを添加した後、これをプレス法、ドクターブレード法、圧延法、射出法等の周知の成形方法によって、基板底部１ａとなるグリーンシート２１ａを作製し、次いで、そのグリーンシート２１ａの表面に導体パターン２３ａを形成する。
　一方、基板堤部１ｂとなるグリーンシート２１ｂには穴加工を施し、次いで、そのグリーンシート２１ｂの穴２２の周囲の表面に部分的に導体パターン２３ｂを形成したものを作製する。このとき、穴２２を形成しただけのグリーンシート２５も準備しておく。
　次に、基板底部１ａとなるグリーンシート２１ａの導体パターン２３ａを形成した側に、まず、穴２２を形成しただけのグリーンシート２５を積層し、次に、このグリーンシート２５の上面側に穴２２の周囲の表面に導体パターン２３ｂを形成したグリーンシート２１ｂを積層し、密着させて、図１に示す形状のセラミック配線基板用の成形体を形成する。
　この場合、穴２２を形成（基板堤部１ｂとなるグリーンシートの穴２２よりも小さい）しただけのグリーンシート２５が焼成後にセラミック配線基板の張出部５となるが、張出部５を形成する方法としては、上記したような穴２２を形成したグリーンシート２５を用いることの他に、穴２２の周囲の表面に導体パターン２３ｂを形成したグリーンシート２１ｂと基板底部１ａとなるグリーンシート２１ａとの間に熱可塑性の樹脂をコートし、積層時に、例えば、穴２２の周囲の表面に導体パターン２３ｂを形成したグリーンシート２１ｂの一部を変形させて穴２２の内側に突出させる方法を用いることもできる。
　ここで、グリーンシート２１ａ、２１ｂ、２５を形成するためのセラミック粉末としては、例えば、アルミナ粉末に、シリカ粉末やマンガンを含む酸化物粉末を混合し、アルミナ粉末の割合が８０質量％以上となる混合粉末を用いるのがよい。
　導体パターン２３ａ、２３ｂ用のペーストとしては、セラミック粉末の焼結温度に合わせて種々の組成の金属材料を用いることが可能であるが、生の成形体に、例えば、アルミナ粉末を８０質量％以上含むセラミック粉末を用いる場合には、モリブデンやタングステン等の高融点の金属材料を用いるのが良い。
　次に、作製したセラミック配線基板用成形体を還元雰囲気中、１３００～１６００℃の温度で焼成する。
　次に、得られたセラミック配線基板のメタライズ層３の表面にニッケルのめっき膜を形成し、ニッケルのめっき膜を形成したメタライズ層３の表面に接合部材７を介して、蓋体や金属枠などの金属部材５を接合する。
　このようにして作製されたセラミックパッケージは、剛性が高く、かつ蓋体７を接合した場合には気密性の高いものとなる。
　次に、本発明の効果を確認するために行った実験例について説明する。この場合、図９に示す構造のセラミックパッケージを作製し、評価した。
　まず、セラミック基板を形成するための原料粉末として、アルミナ粉末、Ｍｎ２Ｏ３粉末、ＳｉＯ２粉末、ＭｇＣＯ３粉末およびＭｏＯ３粉末を準備した。
　次に、これらの原料粉末をボールミルを用いて、アルミナ粉末を主成分として、Ｍｎ２Ｏ３粉末を６質量％、ＳｉＯ２粉末を６質量％、ＭｇＣＯ３粉末を０．５質量％およびＭｏＯ３粉末を０．３質量％の比率で添加、混合した後、アクリル系樹脂とトルエンとを混合してスラリーを調整し、しかる後に、ドクターブレード法にて厚さ１５０μｍのグリーンシートを作製した。
　作製したグリーンシートのうち一部のグリーンシートに金型を用いて長方形状の開口部を形成した。このとき張出部を形成するためのグリーンシート（以下、第１のシートとする。）の開口部は、基板堤部となるグリーンシートの開口部よりも開口部の面積を小さいものとした。
　次に、開口部を有する一部のグリーンシートに対して、その開口部の周囲に焼成後にメタライズ層となる導体パターンを形成した（以下、第２のシートとする。）。一方、グリーンシートのうち開口部を形成しなかったグリーンシートには、積層したときに開口部の内側の領域となる位置に電子部品を接続するための導体となる導体パターンを形成した（以下、第３のシートとする。）。この場合、導体パターンはモリブデン粉末を主成分としてアルミナ粉末を１５質量％添加したものを用いた。
　次に、第３のシートを下層にして、この第３のシートに形成した導体パターンが第１のシートおよび第２のシートの開口部内に入るように位置決めして、第１のシートおよび第２のシートをこの順に積層し、加圧加熱した後、所定のサイズに切断して、表１に示す図番の構造の生の積層体を作製した。なお、表１の図６、図７および図８の積層体は、加圧加熱時にラバープレスを用いて作製した。
　次に、この積層体を、露点＋２５℃の窒素水素混合雰囲気にて脱脂を行った後、引き続き、本焼成を行った。本焼成は、１８０℃／ｈで１０００℃から焼成最高温度１３５０℃まで昇温し、それを焼成温度として露点＋２５℃の窒素水素混合雰囲気にて６０分間保持した後、１０００℃までの冷却を１８０℃／ｈという条件で行った。
　こうして得られたセラミック配線基板は、平面面積が２ｍｍ×１．６ｍｍ、高さが０．２ｍｍ、基板底部の平均厚みおよび基板堤部の平均厚みがいずれも０．１ｍｍであった。メタライズ層の平均厚みは２０μｍであった。
　次に、セラミック配線基板上に形成したメタライズ層の表面にＮｉメッキ膜を形成した。
　次に、Ｎｉめっき膜を形成したセラミック配線基板の基板堤部のメタライズ層の表面の全面に接合部材として銀ロウ（共晶Ａｇ－Ｃｕロウ）を仮付けし、銀ロウを溶融させメタライズ層中に拡散させた。
　次に、さらに銀ロウを形成したメタライズ層の表面に厚み０．２μｍの金メッキを施した。
　次に、メタライズ層の金めっき膜の表面に銀ロウ（共晶Ａｇ－Ｃｕロウ）を用いて、厚みが０．１ｍｍ、長さが１．９ｍｍ、幅が１．５ｍｍのコバール（Ｆｅ－Ｎｉ－Ｃｏ合金）製の蓋体をシーム溶接によって接合した。
　シーム溶接は、セラミック配線基板のシーム接合時のクラックに対する耐力の度合いを確認するために、通常封止条件を条件１、封止時の出力を条件１の１．５倍にしてクラックの発生を促進させた封止条件を条件２、さらに出力を条件1の２倍にしたものを条件３とし、３条件でのシーム接合を行った。
　次に、蓋体を接合したセラミックパッケージについて、セラミック配線基板に発生したクラックについて実体顕微鏡を用いて観察を行った。また、Ｈｅリーク法により気密封止性を評価した。Ｈｅリーク法は、０．４１ＭＰａのＨｅ加圧雰囲気中に２時間保持した後、取り出し、真空雰囲気中で検出されるＨｅガス量を測定し、１×１０－１０ＭＰａ・ｃｍ３／ｓｅｃ以下をリーク無しとした。クラックの発生していなかった試料はいずれもＨｅガス量が１×１０－１０ＭＰａ・ｃｍ３／ｓｅｃ以下であった。一方、クラックの認められた試料はＨｅガス量が５×１０－９ＭＰａ・ｃｍ３／ｓｅｃを超えるものとなった。
Figure JPOXMLDOC01-appb-T000001
　表１の結果から明らかなように、セラミック基板の隅部に張出部を設けなかった試料Ｎｏ．８はクラックの発生個数が条件１で１００個中３個、条件２で１００個中８個、さらに条件３では１００個中１５個であったのに対し、セラミック基板の隅部に張出部を設けた試料Ｎｏ．１～７はクラックの発生個数が条件１、および条件２では１００個中０個、条件３で１００個中４個以下であった。
　試料Ｎｏ．２は基板底部の角部における張出部の幅を基板底部の辺の中央部の幅よりも広くしたものであったが、この試料のクラック発生個数は条件３で１００個中３個であった。
　試料Ｎｏ．３は基板底部の角部における張出部の幅を基板底部の辺の中央部よりも広くしつつ、張出部の搭載面側を円弧状としたものであったが、この試料のクラック発生個数は条件３で１００個中２個であった。
　試料Ｎｏ．４は基板底部の角部における張出部の幅を基板底部の辺の中央部よりも広くしつつ、基板底部およびその上面に配置されている基板堤部の角部、ならびに張出部の搭載面側を円弧状としたものであったが、この試料のクラック発生個数は条件３で１００個中１個であった。
　試料Ｎｏ．５は、試料Ｎｏ．５の構造に加えて、さらに張出部の表面を円弧状としたものであったが、この試料にはどの封止条件においてもクラックの発生が見られなかった。
　試料Ｎｏ．６は、試料Ｎｏ．１の構造に対して、基板堤部の内側の側面が搭載面側に傾斜させたものであったが、この試料のクラック発生個数は条件３で１００個中１個であった。
　試料Ｎｏ．７は、試料Ｎｏ．１の構造に対して、基板堤部の上面が上側に向けて凸状としたものであったが、この試料のクラック発生個数は条件３で１００個中２個であった。
１、１０１・・・・・セラミック基板
１ａ・・・・・・・・基板底部
１ａａ・・・・・・・搭載面
１ｂ・・・・・・・・基板堤部
１ｂｂ・・・・・・・基板堤部の側面
１ｃ・・・・・・・・隅部
２、１０２・・・・・導体
３、１０３・・・・・メタライズ層
５・・・・・・・・・張出部
７、１０７・・・・・蓋体
９、１０５・・・・・電子部品
Ｃ・・・・・・・・・角部
Ｓ・・・・・・・・・張出部の表面
ｔ・・・・・・・・・基板底部の厚み（平均厚み）
Ｗ・・・・・・・・・基板堤部の幅
Ｗｃ・・・・・・・・基板底部の角部における張出部の幅
ＷＬ・・・・・・・・基板堤部に沿った張出部の角部間の中央部における幅
Ｕ・・・・・・・・・基板堤部１ｂの上面

Claims (10)

  1. 　一方の主面に電子部品の搭載面を有する基板底部と、
    前記搭載面を囲むように前記基板底部上に設けられた基板堤部と、
    前記基板底部の前記主面と前記基板堤部の側面とが交わる部位に設けられ、
    前記基板底部および前記基板堤部と一体化されている張出部と、を有することを特徴とする配線基板。
  2. 　前記張出部は、前記基板堤部の前記搭載面側の側面と前記基板底部の主面とが交わる部位に配置されていることを特徴とする請求項１に記載の配線基板。
  3. 　前記基板底部を平面視したときの形状が矩形状であるとともに、該基板底部の周縁に前記基板堤部が配置されており、前記基板底部の角部における前記張出部の最大幅が前記角部間の中央における前記張出部の幅よりも広いことを特徴とする請求項２に記載の配線基板。
  4. 　前記基板底部の角部における前記張出部は、前記基板底部を平面視したときの前記搭載面側の側面の形状が円弧状であることを特徴とする請求項３に記載の配線基板。
  5. 　前記張出部は、前記基板堤部の側面から前記基板底部の主面にわたる表面が凸状の曲面となっていることを特徴とする請求項１乃至４のうちいずれかに記載の配線基板。
  6. 　前記基板堤部の前記搭載面側の側面が前記搭載面側に覆い被さるように傾斜していることを特徴とする請求項２乃至５のうちいずれかに記載の配線基板。
  7. 　前記基板堤部の上面が、上側に向けて凸状であることを特徴とする請求項１乃至６のうちいずれかに記載の配線基板。
  8. 　前記基板堤部の上面にメタライズ層を有することを特徴とする請求項１乃至７のうちいずれかに記載の配線基板。
  9. 　請求項１乃至８のうちいずれかに記載の配線基板と、蓋体とを具備してなることを特徴とするパッケージ。
  10. 　請求項９に記載のパッケージにおける前記搭載面に電子部品を搭載してなり、前記蓋体が前記電子部品を覆うように前記基板堤部の上面に接合されていることを特徴とする電子装置。
     
     
PCT/JP2013/051285 2012-07-27 2013-01-23 配線基板およびパッケージ、ならびに電子装置 Ceased WO2014017110A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201380002166.0A CN103703559B (zh) 2012-07-27 2013-01-23 配线基板及封装件、以及电子装置
JP2013554723A JP5680226B2 (ja) 2012-07-27 2013-01-23 配線基板およびパッケージ、ならびに電子装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012167194 2012-07-27
JP2012-167194 2012-07-27

Publications (1)

Publication Number Publication Date
WO2014017110A1 true WO2014017110A1 (ja) 2014-01-30

Family

ID=49996931

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/051285 Ceased WO2014017110A1 (ja) 2012-07-27 2013-01-23 配線基板およびパッケージ、ならびに電子装置

Country Status (3)

Country Link
JP (1) JP5680226B2 (ja)
CN (1) CN103703559B (ja)
WO (1) WO2014017110A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016152733A1 (ja) * 2015-03-24 2016-09-29 京セラ株式会社 電子部品収納用基板および電子部品実装パッケージ
JP2017028197A (ja) * 2015-07-27 2017-02-02 京セラ株式会社 電子部品搭載用パッケージおよび電子装置
EP3212417A4 (en) * 2014-10-30 2018-06-20 Hewlett-Packard Development Company, L.P. Fluid ejection device
JP2019133988A (ja) * 2018-01-29 2019-08-08 京セラ株式会社 電子部品収納用基板およびこれを用いたパッケージ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109075769B (zh) * 2016-04-28 2022-05-27 株式会社村田制作所 弹性波装置
US12514127B2 (en) * 2021-01-25 2025-12-30 Seiko Epson Corporation Electronic device and method for manufacturing electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298248A (ja) * 1996-05-02 1997-11-18 Furukawa Electric Co Ltd:The 光半導体素子用パッケージ
JPH10123375A (ja) * 1996-10-18 1998-05-15 Ando Electric Co Ltd 光モジュール用パッケージ
JP2001352226A (ja) * 2000-06-08 2001-12-21 Daishinku Corp 圧電振動デバイス
JP2005019897A (ja) * 2003-06-27 2005-01-20 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161736A (ja) * 1987-12-17 1989-06-26 Nec Corp 半導体装置用パッケージ
JPH03108361A (ja) * 1989-09-22 1991-05-08 Hitachi Ltd 半導体集積回路装置
JP2905348B2 (ja) * 1992-11-03 1999-06-14 株式会社住友金属エレクトロデバイス セラミックス基板の製造方法
JP2870351B2 (ja) * 1993-04-23 1999-03-17 株式会社村田製作所 キャビティ付セラミック多層回路基板の製造方法
JP2803636B2 (ja) * 1996-04-26 1998-09-24 日本電気株式会社 半導体集積回路パッケージ及びその製造方法
JP2002057236A (ja) * 2000-08-10 2002-02-22 Ngk Spark Plug Co Ltd セラミックパッケージ及びその製造方法
JP3898567B2 (ja) * 2001-07-31 2007-03-28 京セラ株式会社 電子部品収納用パッケージ
JP2006210439A (ja) * 2005-01-25 2006-08-10 Nec Electronics Corp 半導体装置
JP4669305B2 (ja) * 2005-03-09 2011-04-13 日本特殊陶業株式会社 配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298248A (ja) * 1996-05-02 1997-11-18 Furukawa Electric Co Ltd:The 光半導体素子用パッケージ
JPH10123375A (ja) * 1996-10-18 1998-05-15 Ando Electric Co Ltd 光モジュール用パッケージ
JP2001352226A (ja) * 2000-06-08 2001-12-21 Daishinku Corp 圧電振動デバイス
JP2005019897A (ja) * 2003-06-27 2005-01-20 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3212417A4 (en) * 2014-10-30 2018-06-20 Hewlett-Packard Development Company, L.P. Fluid ejection device
US10421275B2 (en) 2014-10-30 2019-09-24 Hewlett-Packard Development Company, L.P. Fluid ejection device
WO2016152733A1 (ja) * 2015-03-24 2016-09-29 京セラ株式会社 電子部品収納用基板および電子部品実装パッケージ
JPWO2016152733A1 (ja) * 2015-03-24 2018-01-25 京セラ株式会社 電子部品収納用基板および電子部品実装パッケージ
US20180090405A1 (en) * 2015-03-24 2018-03-29 Kyocera Corporation Electronic component storage substrate and housing package
US10396002B2 (en) 2015-03-24 2019-08-27 Kyocera Corporation Electronic component storage substrate and housing package
JP2017028197A (ja) * 2015-07-27 2017-02-02 京セラ株式会社 電子部品搭載用パッケージおよび電子装置
JP2019133988A (ja) * 2018-01-29 2019-08-08 京セラ株式会社 電子部品収納用基板およびこれを用いたパッケージ

Also Published As

Publication number Publication date
JP5680226B2 (ja) 2015-03-04
JPWO2014017110A1 (ja) 2016-07-07
CN103703559B (zh) 2016-08-17
CN103703559A (zh) 2014-04-02

Similar Documents

Publication Publication Date Title
JP5680226B2 (ja) 配線基板およびパッケージ、ならびに電子装置
JP2011009399A (ja) 配線基板
JP6449988B2 (ja) 電子部品収納用基板および電子部品実装パッケージ
CN106229308B (zh) 陶瓷封装及其制造方法
JP2005216932A (ja) 配線基板及びその製造方法並びに電気部品
JP6001426B2 (ja) 電子部品収納用セラミック基板およびそれを用いた電子部品実装パッケージ
JP2014172100A (ja) 押圧溝形成用スリット刃及びセラミックパッケージの製造方法
JP2010161100A (ja) 電子部品収納用セラミックパッケージ
JP4570301B2 (ja) 電子部品収納用容器
JP5922447B2 (ja) 多数個取り配線基板
JP6305713B2 (ja) 電子部品収納用パッケージの製造方法
JP6573515B2 (ja) セラミック基板
JP2005216930A (ja) 電気部品
CN110832773A (zh) 电子部件收纳用封装、电子装置以及电子模块
JP6129491B2 (ja) 多数個取り配線基板
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP4482392B2 (ja) セラミックパッケージ集合体及びセラミックパッケージ
JP4167614B2 (ja) 電子部品収納用パッケージ
CN112352309A (zh) 基体以及半导体装置
JP2011223425A (ja) 電子部品素子収納用パッケージ
JP4345971B2 (ja) セラミックパッケージの製造方法
JP2005229027A (ja) セラミックパッケージ及びその製造方法
JP5559588B2 (ja) 電子部品素子収納用パッケージ
JP2014172101A (ja) セラミックパッケージの製造方法
JP2005079133A (ja) セラミックパッケージ

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2013554723

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13822213

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13822213

Country of ref document: EP

Kind code of ref document: A1