JP4669305B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP4669305B2 JP4669305B2 JP2005064749A JP2005064749A JP4669305B2 JP 4669305 B2 JP4669305 B2 JP 4669305B2 JP 2005064749 A JP2005064749 A JP 2005064749A JP 2005064749 A JP2005064749 A JP 2005064749A JP 4669305 B2 JP4669305 B2 JP 4669305B2
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- substrate body
- wiring board
- vertical
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Structure Of Printed Boards (AREA)
Description
また、発光ダイオードなどの発光素子を搭載する底面と、かかる発光素子からの光を反射する金属反射層を形成し且つ上方に広がる傾斜面と、からなる凹部を有する発光素子収納用パッケージも提案されている(例えば、特許文献2参照)。
一方、特許文献2の前記発光素子収納用パッケージに形成される上方に広がる傾斜面を有する凹部では、当該凹部を透明なガラス板などによって封止するため、かかる凹部の周囲における基体の表面に上記シールエリアを確保することが困難であった。しかも、上記シールエリアを確保しようとすると、上記凹部の側面が上方に広がる傾斜面であるため、当該凹部の底面において、発光素子の実装エリアと、かかる発光素子と導通する導電性の搭載部と、を配置すべきスペースの確保が困難となる、という問題があった。
即ち、本発明の配線基板(請求項1)は、表面および裏面を有し且つ複数の絶縁層を積層してなる基板本体と、かかる基板本体の表面に開口し且つ底面および側面を有するキャビティと、を含み、かかるキャビティの底面には、該底面に実装される電子部品と電気的に接続されるパッドが形成され、上記キャビティの側面は、当該キャビティの底面側に向かって広くなるように傾斜している傾斜面と、上記キャビティの底面に対して垂直な垂直面とで構成されており、上記キャビティの側面における垂直面は、該キャビティの底面に隣接して位置し、且つ上記キャビティの側面における傾斜面は、上記垂直面における基板本体の表面側に位置し、上記基板本体の絶縁層のうち、上記キャビティの側面を有する上記絶縁層は、該側面を構成する上記傾斜面と垂直面とを個別に有する複数の絶縁層であり、上記キャビティの平面視における底面側の面積は、該キャビティの平面視における開口部側の面積よりも大きく、上記キャビティの開口部に隣接する上記基板本体の表面には、シール材を配置するための導体層よりなるシールエリアが確保されている、ことを特徴とする。
これによる場合も、キャビティの底面に電子部品などを容易に実装でき且つこれと導通するパッド(導体層)も配置できると共に、かかるキャビティの開口部を蓋板で容易に封止できる配線基板を確実に提供することが可能となる。
更に、前記キャビティは、平面視が矩形、円形、長円形、または楕円形の何れかを呈する、配線基板も本発明に含まれ得る。これによる場合、キャビティの底面に発光素子を実装した場合、かかる発光素子の光を、キャビティの側面における垂直面に形成される光反射層によって、効率良く反射して外部に放射することが可能となる。
図1は、本発明の前提となる参考形態の配線基板1を示す平面図、図2は、図1中のX−X線の矢視に沿った断面図である。
配線基板1は、図1,図2に示すように、表面3および裏面4を有する基板本体2と、かかる基板本体2の表面3に開口し底面6および4つの側面(傾斜面)7を有するキャビティ5と、を備えている。
基板本体2は、図2に示すように、例えば、アルミナ系のセラミック(絶縁材)からなる上側絶縁層S1と、下側絶縁層S2と、を一体に積層したもので、平面視で正方形を呈する。因みに、基板本体2の寸法は、約5×5×3mmである。
上記角度が30度未満では、上側絶縁層S1を構成するグリーンシートが、下側絶縁層S2を構成するグリーンシートに積層し圧着する際に、前者のグリーンシートの各傾斜面7の上端部付近が、キャビティ5の底面6寄りに倒れるおそれが生じる。一方、上記角度が80度を越えると、上記の幅Lが確保しにくくなるため、底面7に後述する電子部品や電子部品を搭載するパッドを配置するスペースが十分に確保できなくなる。このため、上記角度の範囲を設定したものである。
下側絶縁層S2には、所定パターンの配線層と、かかる配線層と次述するパッドとの間を接続するビア導体(何れも図示せず)とが形成されている。かかる配線層やビア導体は、W、Mo、Cu、またはAgからなる。複層のグリーンシートから構成した上側絶縁層S1にも、同様な配線層やビア導体が形成されている。
図2に示すように、底面6の中央部に実装されたICチップ10とパッド12,13との間は、ロウ付けによるボンディングワイヤwにより、個別に導通が取られる。ICチップ10が表面実装タイプの場合には、図示しないロウ材を介してパッド12,13に接続される。
更に、基板本体2の表面3には、ICチップ10を実装したキャビティ5の開口部を封止するため、平面視が正方形の蓋板(リッド)14が、前記同様の低融点合金のロウ材15を介して接合される。この際、キャビティ5の4つの側面が前記傾斜面7であることから、基板本体2の表面3における上記ロウ材15を配置するための導体層(図示せず)を容易に形成することができるので、シールエリアを容易に確保することができる。
以上のような配線基板1によれば、ほぼ四角錐を呈するキャビティ5の側面である各傾斜面7が、当該キャビティ5の底面6側に向かって広がるように傾斜している。このため、かかるキャビティ5の底面6にICチップ10の実装エリアやパッド12,13を形成するためのスペースが十分に確保できると共に、ICチップ10を搭載するためのパッドを配設するための十分なスペースもキャビティ5の底面6で確保できる。しかも、キャビティ5を封止するため、蓋板14を接合するためのロウ材15を配設する導体層からなるシールエリアを、基板本体2の表面3に十分に確保することができる。
従って、配線基板1によれば、小型化および高性能化のニーズに容易に対応することが可能となる。
図3に示すように、キャビティ5aは、平面視で正方形を呈する底面6と、その4つの辺と基板本体2の表面3との間に位置する側面(7a,8)とを有する。かかる側面(7a,8)は、キャビティ5aの底面6に隣接し且つ当該底面6側に向かって広がるように傾斜する傾斜面7aと、当該傾斜面7aと基板本体2の表面3との間に位置し且つキャビティ5aの底面6に対して垂直な垂直面8とからなる。傾斜面7aは、上側絶縁層S1を構成する下層側のセラミック層s2に形成され、垂直面8は、上側絶縁層S1を構成する上層側のセラミック層s1に形成されている。
また、図3に示すように、各垂直面8には、表層のAgメッキ層を含む光反射層18が形成され、発光ダイオード19からの光を外部に反射する。尚、4つの垂直面8が互いに隣接する内隅部には、予め導体層を形成し、かかる導体層の上にNiメッキ、Auメッキ、Agメッキなどの電解メッキを施すことにより、光反射層18が形成される。前記ボンディングワイヤwや発光ダイオード19が設けられたキャビティ5a内には、固化前の封止用樹脂jが基板本体2の表面3とほぼ面一にして充填される。
以上のような配線基板1aによれば、キャビティ5aの側面に含まれる各傾斜面7aが、当該キャビティ5aの底面6側に向かって広がるように傾斜しているため、キャビティ5aの底面6に発光ダイオード19の実装エリアやパッド12,13aを形成するためのスペースが十分に確保できる。同時に、キャビティ5aを封止するため、透明ガラスの蓋板16を接合するための封止用ガラス17を配設するためのシールエリアを、基板本体2の表面3に十分に確保できる。しかも、傾斜面7aを有するセラミック層s2とパッド13aとの厚みをほぼ同じとしたので、発光ダイオード19からの光を、光反射層18により効率良く反射することも可能である。
図4に示すように、キャビティ5bは、平面視で正方形を呈する底面6と、その4つの辺と基板本体2の表面3との間に位置する側面(8,7b)とからなる。かかる側面(8,7b)は、キャビティ5bの底面6に隣接し且つこれに対して垂直な垂直面8と、当該垂直面8と基板本体2の表面3との間に位置し且つキャビティ5bの底面6側に向かって広がるように傾斜する傾斜面7bと、からなる。傾斜面7bは、上側絶縁層S1を構成する上層側のセラミック層s2に形成され、垂直面8は、上側絶縁層S1を構成する下層側のセラミック層s1に形成されている。
図4に示すように、キャビティ5bの底面には、前記同様のパッド12,13が形成され、これらの間にロウ材11を介してICチップ10が実装される。また、基板本体2の表面3には、図示しない導体層の上に設けたロウ材15を介して、蓋板14がロウ付けされることで、キャビティ5bが封止される。
以上の配線基板1bによっても、ほぼ四角柱を呈するキャビティ5bの側面の上部に位置する各傾斜面7bが、当該キャビティ5bの底面6側に向かって広がるように傾斜しているため、キャビティ5bの底面6にICチップ10の実装エリアやパッド12,13を形成するためのスペースが十分に確保できる。同時に、キャビティ5bを封止するため、金属製の蓋板14をロウ付けするためのロウ材15を配設するための導体層よりなるシールエリアを、基板本体2の表面3に十分に確保できる。
図5に示すように、キャビティ5cは、平面視で正方形を呈する底面6と、その4つの辺と基板本体2の表面3との間に位置する側面(8,7c,8)とからなる。かかる側面(8,7c,8)は、キャビティ5cの底面6に隣接し且つこれ対して垂直な垂直面8と、当該垂直面8の上に隣接し且つキャビティ5cの底面6側に向かって広がるように傾斜する傾斜面7cと、当該傾斜面7cと基板本体2の表面3との間に位置する垂直面8とからなる。傾斜面7cは、上側絶縁層S1を構成する中層のセラミック層s2に形成され、上下一対の垂直面8は、上側絶縁層S1を構成する下層側および上層側のセラミック層s1,s3に形成される。尚、下層側の垂直面8を形成するセラミック層s1の貫通孔の内径は、上層側の垂直面8を形成するセラミック層s3の貫通孔の内径よりも大きい。
図5に示すように、キャビティ5cの底面6には、前記同様にパッド12,13が形成され、且つICチップ10が実装され、基板本体2の表面3には、ロウ材15を介して蓋板14がロウ付けされることで、キャビティ5cを封止する。
以上の配線基板1cによっても、ほぼ四角柱を呈するキャビティ5cの側面の上部に位置する各傾斜面7cが、当該キャビティ5cの底面6側に向かって広がるように傾斜しているため、キャビティ5cの底面6にICチップ10の実装エリアやパッド12,13を形成するためのスペースが十分に確保できる。同時に、キャビティ5cを封止するため、金属製の蓋板14をロウ付けするためのロウ材15を配設するための導体層よりなるシールエリアを、基板本体2の表面3に十分に確保できる。
図6に示す配線基板1dは、前記同様の基板本体2を有する。かかる基板本体2の表面3に開口するキャビティ5dは、平面視が正方形を呈する底面6と、図6の底面6の上辺から立設する垂直面8および底面6の左右辺・下辺と基板本体2の表面3との間に位置する3つの傾斜面7aからなる側面を有する。尚、3辺の傾斜面7aに替えて、前記傾斜面7b,7cの何れかとしても良い。
図7に示す配線基板1eも、前記同様の基板本体2を有する。かかる基板本体2の表面3に開口するキャビティ5eは、平面視が正方形を呈する底面6と、図7の底面6の上辺・左辺から立設する垂直面8,8および底面6の右辺・下辺と基板本体2の表面3との間に位置する2つの傾斜面7aからなる側面と、を有する。尚、2辺の傾斜面7aに替えて、傾斜面7b,7cの何れかと垂直面8とからなる側面としても良い。
図9に示す配線基板1gも、前記同様の基板本体2を有する。かかる基板本体2の表面3に開口するキャビティ5gは、平面視が正方形を呈する底面6と、図9の底面6の上辺・下辺・左辺から立設する3つの垂直面8および底面6の右辺から基板本体2の表面3との間に位置する前記傾斜面7aからなる側面と、を有する。尚、1つの傾斜面7aに替えて、前記傾斜面7b,〜7cの何れかと垂直面8とからなる側面としても良い。
以上のような配線基板1d〜1gによっても、前記配線基板1b,1cと同様の効果を奏する。尚、配線基板1d〜1gでは、平面視における基板本体2にキャビティ5d〜5gを形成する位置に応じて、傾斜面7a〜7cの面数や配置が選択される。
配線基板20は、図10,図11に示すように、表面23および裏面24を有する基板本体22と、かかる基板本体22の表面23に開口し底面26およびほぼ円錐形の側面(傾斜面)27を有するキャビティ25と、を備えている。
基板本体22は、図11に示すように、前記同様のセラミック(絶縁材)からなる上側絶縁層S1と、下側絶縁層S2と、を一体に積層したものである。
図10,図11に示すように、キャビティ25は、平面視で円形を呈する底面26と、かかる底面26の周辺と基板本体22の表面23との間に位置し且つ当該キャビティ25の底面26側に向かって広くなるように傾斜するほぼ円錐形の傾斜面27と、からなる。かかる傾斜面27は、キャビティ25の底面26との間に30〜80度の鋭角の傾斜(交差)角度を有し、当該傾斜面27の上端部と下端部との間における水平方向に沿った幅Lは、底面26の全周において少なくとも50μmが確保される。
下側絶縁層S2には、前述した配線層と、かかる配線層と次述するパッドとの間を接続するビア導体(何れも図示せず)とが形成され、複層のグリーンシートから構成した上側絶縁層S1にも、同様な配線層やビア導体が形成されている。
図11に示すように、底面6に実装されたICチップ10とパッド12,13との間は、ボンディングワイヤwにより、個別に導通が取られる。更に、基板本体22の表面23には、ICチップ10を実装したキャビティ25の開口部を封止するため、平面視が正方形を呈し、42アロイ、コバール、194合金などからなる蓋板14が、前記同様のロウ材15を介して接合される。この際、キャビティ25の側面が前記傾斜面27であるため、基板本体22の表面23における上記ロウ材15を配設するための導体層よりなるシールエリアを容易に確保することができる。
図12に示すように、キャビティ25aは、平面視で円形を呈する底面26と、その周辺と基板本体22の表面23との間に位置する側面(28,29)とからなる。かかる側面(28,29)は、キャビティ25aの底面26に隣接且つ当該底面26側に向かって広がるように傾斜する傾斜面28と、当該傾斜面28と基板本体22の表面23との間に位置し且つキャビティ25aの底面26に対して垂直な垂直面29とからなる。傾斜面28は、上側絶縁層S1を構成する下層側のセラミック層s2に形成され、垂直面29は、上側絶縁層S1を構成する上層側のセラミック層s1に形成されている。
また、図12に示すように、円筒形の垂直面28には、表層のAgメッキ層を含む光反射層18が円筒形にして形成され、発光ダイオード19からの光を外部に反射する。上記ボンディングワイヤwや発光ダイオード19が設けられたキャビティ25a内には、固化前の封止用樹脂jが基板本体22の表面23とほぼ面一にして充填される。
以上のような配線基板20aによれば、キャビティ25aの側面に含まれる傾斜面28が、当該キャビティ25aの底面26側に向かって広がるように傾斜しているため、キャビティ25aの底面26に発光ダイオード19の実装エリアやパッド12,13aを形成するためのスペースが十分に確保できる。同時に、キャビティ25aを封止するため、透明ガラスの蓋板16を接合するための封止用ガラス17を配設するためのシールエリアを、基板本体22の表面23に十分に確保できる。
尚、前記図4で示したと同様に、底面26に円筒形の垂直面29を隣接させ、且つ基板本体22の表面23にほぼ円錐形の傾斜面29を隣接させる形態の側面を含むキャビティを有する配線基板としても良い。また、前記図5で示したと同様に、底面26および基板本体22の表面23にそれぞれ隣接して内径が異なる上下一対の垂直面29,29を配置すると共に、これらの間に傾斜面28を配置する形態の側面を含むキャビティを有する配線基板としても良い。
また、前記図5で示したと同様に、図14で底面26の左・右両端辺およびこれらの真上に位置する基板本体22の表面23にそれぞれ隣接して内径が異なる半円筒形で上下一対の垂直面29を配置し、これらの間にほぼ半円錐形の傾斜面28を配置すると共に、図14で上下一対の直線部の全体を垂直面29とした形態の側面としても良い。更に、これらの垂直面29に前記光反射層18を形成することで、底面26に前記発光ダイオード19を実装することもできる。
また、前記図5で示したと同様に、図16で底面26の左・右両端辺およびこれらの真上に位置する基板本体22の表面23にそれぞれ隣接して内径が異なる半円筒形で上下一対の垂直面29を配置し、これらの間にほぼ半円錐形の傾斜面28を配置すると共に、上下一対の長円弧部の全体を垂直面29とした形態の側面としても良い。更に、これらの垂直面29に前記光反射層18を形成することで、底面26に前記発光ダイオード19を実装することもできる。
前記基板本体2,22を形成する絶縁材には、窒化アルミニウムやムライトなどからなるセラミック、あるいは低温焼成セラミックの1種であるガラス−セラミックとしたり、エポキシ系をはじめとする各種の樹脂としても良い。
また、前記配線基板1b〜1gのキャビティ5a〜1gは、平面視で長方形を呈する形態や、六角形または八角形などの多角形を呈する形態としても良い。
更に、キャビティに実装する発光素子は、前記発光ダイオード19に替えて、半導体レーザとしても良い。
2……………………………基板本体
3……………………………表面
4……………………………裏面
5b〜5g…………………キャビティ
6……………………………底面
7a〜7c…………………傾斜面(側面)
8……………………………垂直面(側面)
Claims (2)
- 表面および裏面を有し且つ複数の絶縁層を積層してなる基板本体と、
上記基板本体の表面に開口し且つ底面および側面を有するキャビティと、を含み、
上記キャビティの底面には、該底面に実装される電子部品と電気的に接続されるパッドが形成され、
上記キャビティの側面は、当該キャビティの底面側に向かって広くなるように傾斜している傾斜面と、上記キャビティの底面に対して垂直な垂直面とで構成されており、
上記キャビティの側面における垂直面は、該キャビティの底面に隣接して位置し、且つ上記キャビティの側面における傾斜面は、上記垂直面における基板本体の表面側に位置し、
上記基板本体の絶縁層のうち、上記キャビティの側面を有する上記絶縁層は、該側面を構成する上記傾斜面と垂直面とを個別に有する複数の絶縁層であり、
上記キャビティの平面視における底面側の面積は、該キャビティの平面視における開口部側の面積よりも大きく、
上記キャビティの開口部に隣接する上記基板本体の表面には、シール材を配置するための導体層よりなるシールエリアが確保されている、
ことを特徴とする配線基板。 - 前記キャビティの側面における垂直面を有する前記絶縁層の厚みは、前記キャビティの側面における傾斜面を有する前記絶縁層の厚みよりも厚い、
ことを特徴とする請求項1に記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005064749A JP4669305B2 (ja) | 2005-03-09 | 2005-03-09 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005064749A JP4669305B2 (ja) | 2005-03-09 | 2005-03-09 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006253243A JP2006253243A (ja) | 2006-09-21 |
JP4669305B2 true JP4669305B2 (ja) | 2011-04-13 |
Family
ID=37093430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005064749A Expired - Fee Related JP4669305B2 (ja) | 2005-03-09 | 2005-03-09 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4669305B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5757221B2 (ja) * | 2011-11-10 | 2015-07-29 | 株式会社大真空 | 電子部品パッケージ、電子部品パッケージ用封止部材、および前記電子部品パッケージ用封止部材の製造方法 |
WO2014017110A1 (ja) * | 2012-07-27 | 2014-01-30 | 京セラ株式会社 | 配線基板およびパッケージ、ならびに電子装置 |
JP6913276B2 (ja) * | 2017-01-26 | 2021-08-04 | 日本電気硝子株式会社 | 気密パッケージ |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63105154U (ja) * | 1986-12-26 | 1988-07-07 | ||
JPH04233864A (ja) * | 1990-12-28 | 1992-08-21 | Kyocera Corp | 密着型イメージセンサ |
JP2000068414A (ja) * | 1998-08-24 | 2000-03-03 | Ngk Spark Plug Co Ltd | リードレスパッケージの製造方法 |
JP2000294831A (ja) * | 1999-04-08 | 2000-10-20 | Omron Corp | 半導体発光装置、半導体発光装置アレイ、フォトセンサおよびフォトセンサアレイ |
JP2001319991A (ja) * | 2000-05-09 | 2001-11-16 | Ngk Spark Plug Co Ltd | 連結セラミック配線基板 |
JP2002016341A (ja) * | 2000-06-30 | 2002-01-18 | Ngk Spark Plug Co Ltd | 連結セラミック配線基板の製造方法、および配線基板の製造方法。 |
JP2002057236A (ja) * | 2000-08-10 | 2002-02-22 | Ngk Spark Plug Co Ltd | セラミックパッケージ及びその製造方法 |
JP2002299520A (ja) * | 2001-03-30 | 2002-10-11 | Kyocera Corp | 配線基板および多数個取り配線基板 |
JP2003273513A (ja) * | 2002-03-14 | 2003-09-26 | Murata Mfg Co Ltd | キャビティ付き多層セラミック基板の製造方法およびキャビティ付き多層セラミック基板 |
JP2005072397A (ja) * | 2003-08-26 | 2005-03-17 | Kyocera Corp | 発光素子収納用パッケージおよび発光装置 |
JP2005276895A (ja) * | 2004-03-23 | 2005-10-06 | Kyocera Corp | 発光素子収納用パッケージおよび発光装置ならびに照明装置 |
-
2005
- 2005-03-09 JP JP2005064749A patent/JP4669305B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63105154U (ja) * | 1986-12-26 | 1988-07-07 | ||
JPH04233864A (ja) * | 1990-12-28 | 1992-08-21 | Kyocera Corp | 密着型イメージセンサ |
JP2000068414A (ja) * | 1998-08-24 | 2000-03-03 | Ngk Spark Plug Co Ltd | リードレスパッケージの製造方法 |
JP2000294831A (ja) * | 1999-04-08 | 2000-10-20 | Omron Corp | 半導体発光装置、半導体発光装置アレイ、フォトセンサおよびフォトセンサアレイ |
JP2001319991A (ja) * | 2000-05-09 | 2001-11-16 | Ngk Spark Plug Co Ltd | 連結セラミック配線基板 |
JP2002016341A (ja) * | 2000-06-30 | 2002-01-18 | Ngk Spark Plug Co Ltd | 連結セラミック配線基板の製造方法、および配線基板の製造方法。 |
JP2002057236A (ja) * | 2000-08-10 | 2002-02-22 | Ngk Spark Plug Co Ltd | セラミックパッケージ及びその製造方法 |
JP2002299520A (ja) * | 2001-03-30 | 2002-10-11 | Kyocera Corp | 配線基板および多数個取り配線基板 |
JP2003273513A (ja) * | 2002-03-14 | 2003-09-26 | Murata Mfg Co Ltd | キャビティ付き多層セラミック基板の製造方法およびキャビティ付き多層セラミック基板 |
JP2005072397A (ja) * | 2003-08-26 | 2005-03-17 | Kyocera Corp | 発光素子収納用パッケージおよび発光装置 |
JP2005276895A (ja) * | 2004-03-23 | 2005-10-06 | Kyocera Corp | 発光素子収納用パッケージおよび発光装置ならびに照明装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2006253243A (ja) | 2006-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201334242A (zh) | 發光元件搭載用配線基板 | |
JP4638761B2 (ja) | 配線基板 | |
JP4383088B2 (ja) | 発光素子収納用パッケージ | |
JP2014127678A (ja) | 配線基板および電子装置 | |
JP6138574B2 (ja) | Ledモジュール | |
JP4669305B2 (ja) | 配線基板 | |
JP6068645B2 (ja) | 配線基板および電子装置 | |
JP4880927B2 (ja) | 配線基板 | |
JP2008130946A (ja) | 多数個取りセラミック基板およびセラミック配線基板ならびにその製造方法 | |
JP2006269485A (ja) | 発光素子実装用配線基板 | |
JP4486583B2 (ja) | 発光素子実装用配線基板 | |
JP6913532B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
JP5183965B2 (ja) | 照明装置の製造方法 | |
JP5913432B2 (ja) | チップ型発光素子 | |
JP5209856B2 (ja) | 配線基板 | |
JP2006222358A (ja) | 発光素子実装用配線基板 | |
JP6166194B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP4132039B2 (ja) | 発光素子収納用パッケージおよび発光装置 | |
JP6038482B2 (ja) | 発光素子搭載用配線基板 | |
JP4630041B2 (ja) | 配線基板の製造方法 | |
JP2006332320A (ja) | 発光素子実装用配線基板 | |
JP2013008826A (ja) | 発光素子実装用配線基板およびその製造方法 | |
JP4070195B2 (ja) | 発光素子収納用パッケージ | |
CN110291628B (zh) | 布线基板、电子装置及电子模块 | |
JP4072300B2 (ja) | セラミック積層構造の配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110114 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4669305 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |