WO2013176202A1

WO2013176202A1 - 垂直共振面発光レーザ素子、垂直共振面発光レーザアレイ素子

Info

Publication number: WO2013176202A1
Application number: PCT/JP2013/064302
Authority: WO
Inventors: 岩田圭司; 松原一平; 粉奈孝行; 渡邊博; 柳ヶ瀬雅司
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2012-05-25
Filing date: 2013-05-23
Publication date: 2013-11-28
Anticipated expiration: 2014-11-25
Also published as: US20150063394A1; US9698568B2; JP6020560B2; DE112013002684T5; CN104364981B; CN104364981A; JPWO2013176202A1

Abstract

垂直共振面発光レーザ素子（１０）の表面には、カソード用電極（９１１）、カソード用パッド電極（９１２Ａ，９１２Ｂ）、カソード用配線電極（９１３Ａ，９１３Ｂ）、アノード用電極（９２１）、アノード用パッド電極（９２２）、アノード用配線電極（９２３）が配置されている。アノード用電極（９２１）の直下には、活性層をクラッド層およびＤＢＲ層で挟持した構成の発光領域多層部が形成されている。この発光領域多層部が形成されている領域が発光領域（７００）となる。発光領域（７００）は、第１の方向に対して、平コレットが吸着する吸着領域（８００）よりも第１の方向の一方端側に、吸着領域（８００）に略接するもしくは所定距離だけ離間するように配置される。

Description

垂直共振面発光レーザ素子、垂直共振面発光レーザアレイ素子

　本発明は、実装面に対して直交する方向へレーザ光を照射する垂直共振面発光レーザ素子、および、このような垂直共振面発光レーザ素子を複数配列した垂直共振面発光レーザアレイ素子に関する。

　現在、半導体レーザの一種として、垂直共振面発光レーザ素子（ＶＣＳＥＬ（Ｖｅｒｔｉｃａｌ　Ｃａｖｉｔｙ　Ｓｕｒｆａｃｅ　Ｅｍｉｔｔｉｎｇ　ＬＡＳＥＲ））が実用化されている。以下、垂直共振面発光レーザ素子を「ＶＣＳＥＬ素子」と称する。

　ＶＣＳＥＬ素子の概略的な構造は、例えば特許文献１に示すように、ベース基板の上層に、第１ＤＢＲ（多層分布ブラッグ反射器）層が形成されている。第１ＤＢＲ（多層分布ブラッグ反射器）層の上層には第１スペーサ層が形成されている。第１スペーサ層の上層には、量子井戸を備える活性層が形成されている。活性層の上層には、第２スペーサ層が形成されている。第２スペーサ層の上層には、第２ＤＢＲ層が形成されている。第２ＤＢＲ層の上層には、アノード電極が形成されている。そして、アノード電極と、第１ＤＢＲ層に導通するカソード電極間に駆動信号を印加することで、基板に垂直な（積層方向に平行な）方向へ鋭い指向性を有するレーザ光が発生する。

　このように、ＶＣＳＥＬ素子は、ベース基板の表面に、上述の各層を積層して積層体を形成し、当該積層体の表面からレーザ光を照射する。そして、ＶＣＳＥＬ素子は、外部回路を備えた実装回路基板上に、ベース基板側が当接するように実装される。

　このため、ＶＣＳＥＬ素子を実装回路基板に実装する場合、ＶＣＳＥＬ素子の実装位置にダイボンド剤を予め塗布しておき、塗布されたダイボンド剤上に、垂直共振面発光レーザ素子を載置する。

　この際、ＶＣＳＥＬ素子は、次の工程により、実装される。まず、ＶＣＳＥＬ素子は、実装前の配置位置（ダイシングテープの表面等）からダイコレット等を用いてピックアップされる。ＶＣＳＥＬ素子は、ダイコレットにピックアップされた状態のまま、実装回路基板上の実装位置まで運ばれる。ＶＣＳＥＬ素子は、ダイコレットによって、ダイボンド剤上に載置される。

特開２００７－２５０６６９号公報

　図８は、従来のＶＣＳＥＬ素子を実装回路基板に実装する際に生じる問題点を説明するための図である。図８（Ａ）は正常なピックアップが行われた場合のＶＣＳＥＬ素子のピックアップ状態を示す図である。図８（Ｂ）は正常なピックアップが行われた場合のＶＣＳＥＬ素子の実装回路基板への実装状態を示す図である。図８（Ｃ）は傾いた状態でピックアップされた場合の垂直共振面発光レーザ素子のピックアップ状態を示す図である。図８（Ｄ）は傾いた状態でピックアップされば場合のＶＣＳＥＬ素子の実装回路基板への実装状態を示す図である。

　図８（Ａ），（Ｃ）に示すように、従来は、ＶＣＳＥＬ素子の角のみが接触するようにして、ＶＣＳＥＬ素子をピックアップする角錐コレットが、ダイコレットＤＣとして一般的に用いられている。

　ダイコレットＤＣは、ＶＣＳＥＬ素子１０Ｐの発光面側において、当該発光面に直交する方向から近づき、ＶＣＳＥＬ素子１０Ｐを、発光面側から吸着する。この際、ダイコレットＤＣが角錐コレットであり、ＶＣＳＥＬ素子１０Ｐの角部に接触して、当該ＶＣＳＥＬ素子１０Ｐをピックアップする構造であるので、ＶＣＳＥＬ素子１０Ｐの発光面とダイコレットＤＣのピックアップ部の底面との間に空間が生じる。

　正常なピックアップが行われた場合、図８（Ａ）に示すように、ダイコレットＤＣのピックアップ部の底面と、ＶＣＳＥＬ素子１０Ｐの発光面および当該発光面に対向する実装面は平行である。この場合、ＶＣＳＥＬ素子１０Ｐを、ダイボンド剤ＤＢの表面に載置すれば、図８（Ｂ）に示すように、ＶＣＳＥＬ素子１０Ｐの実装面と、実装回路基板ＰＣＢの実装面とは平行になる。したがって、ＶＣＳＥＬ素子１０Ｐのレーザ光の照射方向は、実装回路基板ＰＣＢの実装面と直交し、理想的な実装状態となる。

　一方、図８（Ｃ）に示すように、ダイコレットＤＣのピックアップ部の底面と、ＶＣＳＥＬ素子１０Ｐの発光面や実装面とが、所定の傾きを持った状態でＶＣＳＥＬ素子１０Ｐをピックアップしてしまう場合がある。この場合、ＶＣＳＥＬ素子１０Ｐをダイボンド剤ＤＢの表面に載置してしまうと、図８（Ｄ）に示すように、ＶＣＳＥＬ素子１０Ｐの実装面と、実装回路基板ＰＣＢの実装面とは平行にならない。したがって、ＶＣＳＥＬ素子１０Ｐのレーザ光の照射方向は、実装回路基板ＰＣＢの実装面と直交せず、実装面に直交する方向を伝送方向とするように、光ファイバーケーブル等の導波路を設置した場合、伝送損失が生じてしまう。

　このため、ＶＣＳＥＬ素子の実装面が実装回路基板の実装面に対して確実に平行になるように、ＶＣＳＥＬ素子をピックアップしなければならない。

　このような問題を解決する方法として、ＶＣＳＥＬ素子の発光面側にピックアップ面が当接する平コレットを、ダイコレットＤＣとして用いる手法がある。

　しかしながら、ＶＣＳＥＬ素子の発光部は衝撃によって結晶欠落が生じやすく、ダイコレットＤＣとして平コレットを用いた場合、ダイコレットＤＣが当該発光部に接触して、垂直共振面発光レーザ素子が破損しやすい、という問題がある。

　したがって、本発明の目的は、実装型の垂直共振面発光レーザ素子（ＶＣＳＥＬ素子）を実装回路基板に実装する時に破損が発生しない垂直共振面発光レーザ素子および垂直共振面発光レーザアレイ素子を提供することにある。

　この発明の垂直共振面発光レーザ素子は、次の特徴を有する。垂直共振面発光レーザ素子は、ベース基板と、該ベース基板の表面に形成されたＮ型半導体多層膜反射層、量子井戸を備える活性層、Ｐ型半導体多層膜反射層と、Ｐ型半導体多層膜反射層に接続されるアノード用電極と、Ｎ型半導体多層膜反射層に接続されるカソード用電極と、を備える。垂直共振面発光レーザは、ベース基板の表面側から見て、ベース基板よりも狭い領域で少なくともＮ型半導体多層膜反射層以上の層を含んでおりレーザ光を発光する発光領域多層部を形成している。垂直共振面発光レーザは、ベース基板の発光領域多層部側が吸着されて外部回路基板に実装される。垂直共振面発光レーザは、ベース基板の表面側から見て、発光領域多層部の形成領域と吸着される領域とが異なる。

　この構成では、垂直共振面発光レーザ素子が吸着治具に吸着される際に、当該吸着治具が半導体を多層積層してなる発光領域多層部に接触することを防止できる。

　また、この発明の垂直共振面発光レーザ素子は、次の構成であることが好ましい。ベース基板は、第１方向に第１の長さを有し、該第１方向と略直交する第２方向に第２の長さを有し、第１の長さは第２の長さよりも長く、吸着領域が第１方向および第２方向の両方において第２の長さと略同じである場合に、発光領域多層部の形成領域は、吸着領域に接するもしくは離間するように、吸着領域の第１方向に沿った所定位置に配置されている。

　この構成では、垂直共振面発光レーザ素子のより具体的な構造を示している。通常、実装型部品を実装する場合、特に、当該発明の垂直共振面発光レーザ素子のように、外形形状が小さく、底面側を実装するような実装型部品の場合、一般的に表面側を吸着して実装する。この際、吸着性能を向上させるため、吸着治具であるコレットの吸着面は、垂直共振面発光レーザ素子に対して、表面側にできる限り当接し、且つ、垂直共振面発光レーザ素子の外形よりも大きくならないように設定する。

　したがって、第１方向の長さ（第１の長さ）よりも第２方向の長さ（第２の長さ）が短い場合、第２の長さが吸着治具であるコレットの吸着面の長さに一致するようにすると、吸着性能がよい。

　このような場合に、この構成を用いれば、コレットの吸着面の全面が垂直共振面発光レーザ素子の表面に当接するようにしても、コレットが発光領域多層部に接触することを防止できる。

　また、この発明の垂直共振面発光レーザ素子は、次の構成であることが好ましい。垂直共振面発光レーザ素子は、アノード用パッド電極とカソード用パッド電極とを備える。アノード用パッド電極は、ベース基板の発光領域多層部側に形成され、アノード用電極に接続する。カソード用パッド電極は、ベース基板の発光領域多層部側に形成され、カソード用電極に接続する。アノード用パッド電極とカソード用パッド電極は、第２方向に沿って、発光領域多層部に対して同じ側に配置されている。

　この構成では、アノード用パッド電極とカソード用パッド電極が、発光領域に対して、同じ側に配置されるので、当該アノード用パッド電極とカソード用パッド電極を用いてワイヤボンディングで外部回路基板に接続する場合に、アノード用パッド電極とカソード用パッド電極で同じように、発光領域から離間する方向へワイヤボンディングを行えば、平面視して発光領域にワイヤが重なることを防止でき、レーザ光がワイヤに当たることを防止できる。

　また、この発明の垂直共振面発光レーザ素子のアノード用パッド電極とカソード用パッド電極は、第１方向に沿って配列して配置されていてもよい。

　この構成では、アノード用パッド電極とカソード用パッド電極との具体的な配置例を示している。

　また、この発明の垂直共振面発光レーザ素子では、カソード用パッド電極は２個であり、これら２個のカソード用パッド電極は、ベース基板の表面側から見て、アノード用パッド電極を挟む位置に、形成されていてもよい。

　この構成でも、アノード用パッド電極とカソード用パッド電極との具体的な配置例を示している。

　また、この発明の垂直共振面発光レーザ素子は、アノード用パッド電極とカソード用パッド電極との第１方向に沿った間隔が一定であることが好ましい。

　この構成では、ワイヤボンディングの垂直共振面発光レーザ素子側のボンディング位置の間隔が一定となるので、ワイヤボンディング工程およびワイヤボンディング設定工程を単純化できる。

　また、この発明の垂直共振面発光レーザアレイ素子は、上述のいずれかに記載の垂直共振面発光レーザ素子を複数備え、各垂直共振面発光レーザ素子の各発光領域多層部がそれぞれ所定距離で離間して配置されている。

　この構成では、上述の垂直共振面発光レーザ素子を複数配列した垂直共振面発光レーザアレイ素子の構成例を示している。上述のように、垂直共振面発光レーザ素子が故障せず信頼性の高い状態で配列されているので、垂直共振面発光レーザアレイ素子としても、故障が無く信頼性が高い。

　この発明によれば、製造時に破損する可能性が大幅に少なく、且つ垂直共振面発光レーザ素子のレーザ照射方向が実装回路基板に確実に直交するように実装することができる。これにより、信頼性の高い垂直共振面発光レーザ素子を搭載した電子部品を実現することができる。

本発明の第１の実施形態に係る垂直共振面発光レーザ素子１０の平面図である。本発明の第１の実施形態に係る垂直共振面発光レーザ素子１０のＡ－Ａ’面断面図である。本発明の第１の実施形態に係る垂直共振面発光レーザ素子１０のＢ－Ｂ’面断面図である。本発明の第２の実施形態に係る垂直共振面発光レーザアレイ素子１Ａの平面図である。本発明の第３の実施形態に係る垂直共振面発光レーザアレイ素子１Ｂの平面図である。本発明の第４の実施形態に係る垂直共振面発光レーザアレイ素子１Ｃの平面図である。本発明の第５の実施形態に係る垂直共振面発光レーザアレイ素子１Ｄの平面図である。従来のＶＣＳＥＬ素子を実装回路基板に実装する際に生じる問題点を説明するための図である。

　本発明の第１の実施形態に係る垂直共振面発光レーザ素子（ＶＣＳＥＬ素子）について、図を参照して説明する。以下では、垂直共振面発光レーザ素子を「ＶＣＳＥＬ素子」と称する。

　図１は、本発明の第１の実施形態に係る垂直共振面発光レーザ素子１０の平面図である。図２は、本発明の第１の実施形態に係る垂直共振面発光レーザ素子１０のＡ－Ａ’面断面図である。図３は、本発明の第１の実施形態に係る垂直共振面発光レーザ素子１０のＢ－Ｂ’面断面図である。

　ＶＣＳＥＬ素子１０は図１、図２、図３に示す構造を有するヘテロ接合型の半導体からなる。垂直共振面発光レーザ１０は、ＧａＡｓを材料とするベース基板２０を備える。

　ベース基板１１は、半絶縁性半導体もしくはＮ型半導体の導電性半導体からなり、例えば具体的には、ＧａＡｓを材料とする基板からなる。なお、ベース基板１１を半絶縁性半導体基板にする場合、抵抗率が１．０×１０^７Ω・ｃｍ以上であることが好ましい。このような抵抗率の半絶縁性半導体からなるベース基板１１を用いることにより、後述する複数のＶＣＳＥＬ素子を単一のベース基板上に配列して形成する場合に、ＶＣＳＥＬ素子間のアイソレーションをより高く確保することができる。

　ベース基板１１は、当該ベース基板１１に直交する方向、すなわち表面側から見て（平面視して）、矩形である。矩形からなるベース基板１１の第１方向の長さ（第１の長さ）は、当該第１方向に直交する第２方向の長さ（第２の長さ）よりも長い。

　ベース基板１１の表面には、Ｎ型半導体コンタクト層２１が積層形成されている。Ｎ型半導体コンタクト層２１は、Ｎ型導電性を有する化合物半導体からなる。

　Ｎ型半導体コンタクト層２１の表面には、Ｎ型ＤＢＲ（多層分布ブラッグ反射器）層２２が積層形成されている。Ｎ型半導体ＤＢＲ（多層分布ブラッグ反射器）層２２は、ＡｌＧａＡｓ材料からなり、Ｇａに対するＡｌの組成比率が異なる層を複数層積層してなる。このような層構成により所定周波数のレーザ光を発生するための第１の反射器を形成する。なお、Ｎ型半導体ＤＢＲ層は、Ｎ型半導体コンタクト層を兼ねていてもよい。すなわち、Ｎ型半導体コンタクト層は必須ではない。

　Ｎ型半導体ＤＢＲ層２２の表面には、Ｎ型半導体クラッド層３１が積層形成されている。Ｎ型半導体クラッド層３１は、後述する発光領域となるＮ型半導体ＤＢＲ層２２の一部の領域に形成されている。言い換えれば、ベース基板１１を平面視した一部の領域にのみ形成されている。Ｎ型半導体クラッド層３１もＡｌＧａＡｓ材料からなる。

　Ｎ型半導体クラッド層３１の表面には、活性層４０が形成されている。活性層４０は、ＧａＡｓ材料とＡｌＧａＡｓ材料からなる。ＡｌＧａＡｓ層をバンドギャップの高い光閉じ込め層とし、その間に挟まれるようにＧａＡｓ層を形成する。このような構成により、活性層４０には、バンドギャップの高い光閉じ込め層に挟まれた単一もしくは複数の量子井戸を有する層となる。

　各活性層４０の表面には、Ｐ型半導体クラッド層３２が形成されている。Ｐ型半導体クラッド層３２もＡｌＧａＡｓ材料からなる。

　Ｐ型半導体クラッド層３２の表面には、Ｐ型半導体ＤＢＲ層２３が形成されている。Ｐ型半導体ＤＢＲ層２３は、ＡｌＧａＡｓ材料からなり、Ｇａに対するＡｌの組成比率が異なる層を複数層積層してなる。このような層構成により所定周波数のレーザ光を発生するための第２の反射器を形成する。Ｐ型半導体ＤＢＲ層２３は、Ｎ型半導体ＤＢＲ層３１に対して反射率が若干低くなるように形成されている。ここでは、活性層を挟むように半導体クラッド層を設けたが、この構成に限るものではない。共振を発生させるような膜厚の層を活性層に設けてもよい。

　Ｐ型半導体クラッド層３２とＰ型半導体ＤＢＲ層２３との境界面には、酸化狭窄層５０が形成されている。酸化狭窄層５０は、ＡｌＧａＡｓ材料からなり、Ｇａに対するＡｌの組成比率が他の各層よりも高く設定されている。酸化狭窄層５０は、Ｐ型半導体クラッド層３２とＰ型半導体ＤＢＲ層２３と境界面の全面に形成されているわけでなく、形成領域の略中央に所定の面積で非形成部が存在する。

　Ｐ型半導体ＤＢＲ層２３の表面には、Ｐ型半導体コンタクト層２４が積層形成されている。Ｐ型半導体コンタクト層２４は、Ｐ型導電性を有する化合物半導体からなる。なお、Ｐ型半導体ＤＢＲ層は、Ｐ型半導体コンタクト層を兼ねていてもよい。すなわち、Ｐ型半導体コンタクト層は必須ではない。

　これら、Ｎ型半導体ＤＢＲ層２２、Ｎ型半導体クラッド層３１、活性層４０、Ｐ型半導体クラッド層３２、Ｐ型半導体ＤＢＲ層２３、Ｐ型半導体コンタクト層２４によって、本発明の「発光領域多層部」が構成される。そして、この発光領域多層部が形成されるベース基板１１上の領域が発光領域７００となる。この発光領域多層部において、レーザ光が発光する。

　このような構成において、光定在波分布の中心の腹の位置に、１つの発光スペクトルピーク波長を有する複数の量子井戸が配置されるように、各層の厚み、Ｇａに対するＡｌの組成比率を設定することで、発光領域多層部がＶＣＳＥＬ素子１０の発光部として機能する。さらに、上述の酸化狭窄層５０を備えることで、電流を活性領域に効率良く注入できるとともに、レンズ効果も得られるため、低消費電力のＶＣＳＥＬ素子を実現できる。

　Ｐ型コンタクト層２４の表面には、アノード用電極９２１が形成されている。アノード用電極９２１は、図１に示すように平面視して環状の電極である。なお、アノード用電極は必ずしも環状である必要はなく、例えば環状の一部が開いたＣ型の形状や矩形状であってもよい。

　Ｎ型半導体コンタクト層２１の表面には、Ｎ型半導体ＤＢＲ層２２が形成されていない領域が設けられている。この領域は、発光領域７００に近接した位置に形成されている。

　この領域には、カソード用電極９１１が形成されている。カソード用電極９１１は、Ｎ型半導体コンタクト層２１に導通するように形成されている。カソード用電極９１１は、図１に示すように平面視して、発光領域７００の外周形状に沿うような円弧状の電極である。

　ベース基板１１の表面側には、カソード用電極９１１、アノード用電極９２１の少なくとも一部を被覆せず、他の発光領域多層部を構成する各構成要素の外面を覆うように、絶縁膜６０が形成されている。絶縁膜６０は、例えば窒化ケイ素（ＳｉＮｘ）を材料として形成されている。

　絶縁膜６０の表面には、カソード用パッド電極９１２Ａ、９１２Ｂ、および、アノード用パッド電極９２２が離間して形成されている。カソード用パッド電極９１２Ａ、９１２Ｂ、およびアノード用パッド電極９２２は、絶縁膜６０表面における発光領域７００と重ならない領域に形成されている。

　カソード用パッド電極９１２Ａは、カソード配線電極９１３Ａを介して、カソード用電極９１１に接続されている。カソード用パッド電極９１２Ｂは、カソード配線電極９１３Ｂを介して、カソード用電極９１１に接続されている。アノード用パッド電極９２２は、アノード用配線電極９２３を介して、アノード用電極９２１に接続されている。

　そして、図１に示すように、本実施形態のＶＣＳＥＬ素子１０の発光領域７００は、第１方向に沿った一方端に近い位置に配置されている。また、発光領域７００は、第２方向に沿った一方端にも近い位置に配置されている。

　この位置は、具体的に次のような仕様に基づいて決定される。ＶＣＳＥＬ素子１０は、実装型部品であり、上述のように、ＶＣＳＥＬ素子１０の表面、すなわちベース基板１１に各層が形成された最上面に、吸着治具である平コレットを吸着させることで、ピックアップされ、外部回路基板の所定位置に実装される。

　ここで、平コレットは、通常、吸着性能を向上させるため、ＶＣＳＥＬ素子１０の吸着可能部分の大きさにできる限り近づく大きさであることが好ましい。逆に、平コレットは、ＶＣＳＥＬ素子１０の外形形状をよりも大きくなってしまうと、吸着性能が低下してしまう。すなわち、例えば、吸着面が円形の平コレットを用いる場合、吸着面の直径は、ベース基板１１の第１の長さと第２の長さとの短い方、すなわち本実施形態の構成であれば、第２の長さに一致させることが望ましい。このため、本実施形態のようなＶＣＳＥＬ素子１０では、平コレットとして、吸着面の直径が第２の長さに一致するものを一般的に利用する。したがって、吸着領域８００は、図１に示すように、ベース基板１１の第２の方向の両端辺に当接し、第１の方向の他方端辺に当接する円形の領域となる。

　ここで、本発明においては、発光領域７００は、このように設定された吸着領域８００と重なり合わないように、配置されている。すなわち、発光領域７００は、第１の方向に対して、吸着領域８００よりも第１の方向の一方端側に、吸着領域８００に略接するもしくは所定距離だけ離間するように配置される。なお、発光領域７００と吸着領域８００とは、所定距離離間する方が好ましい。この際、離間距離は、平コレットによるＶＣＳＥＬ素子１０のピックアップ精度に基づいて、平コレットの装着誤差範囲外に発光領域７００が配置されるとよい。

　このような構成とすることで、平コレットがＶＣＳＥＬ素子１０を吸着する際に、平コレットが発光領域７００に重なり合わない。したがって、平コレットが発光領域多層部に接触せず、当該発光領域多層部の結晶欠落の発生を防止できる。

　なお、発光領域７００は、図１に示すように、第２の方向に対しても、吸着領域８００よりも第２の方向の一方端側に、吸着領域８００に略接するもしくは所定距離だけ離間するように配置することができる。このため、発光領域７００と吸着領域８００とが第１方向に沿って並ぶ場合よりも、ベース基板１１上の第１方向における発光領域７００と吸着領域８００の占める長さを短くすることができる。これにより、ベース基板１１の第１方向に沿った長さを短くすることができ、ＶＣＳＥＬ素子１０をより小型化することができる。

　カソード用パッド電極９１２Ａ，９１２Ｂおよびアノード用パッド電極９２２は、第２方向の一方端付近において、第１方向に沿って所定の間隔を置いて配置されている。このように、カソード用パッド電極９１２Ａ，９１２Ｂ、アノード用パッド電極９２２を、発光領域７００を基準として同じ側に配置することで、第２方向の一方端側から外部回路基板にワイヤボンディング接続を行い場合に、全てのワイヤが発光領域７００上を通過しない。これにより、発光領域７００からベース基板１１に直交する方向へ照射されるレーザ光がワイヤに反射してロスすることを防止できる。さらに、第１方向に沿って所定の間隔を置いて配置する場合に、当該間隔を一定にすることで、ワイヤボンディングのＶＣＳＥＬ素子１０側のランド位置の間隔が一定になる。したがって、ワイヤボンディング工程およびワイヤボンディング設定構成を単純化することができ、作業負荷を軽減することができる。さらに、ワイヤボンディング精度の制約から、パッド電極の最小サイズ及び最小間隔が決まる。この最小サイズおよび最小間隔で規定される間隔で一定に配置することで、チップサイズを小型化することができる。

　また、アノード用パッド電極９２２は、カソード用パッド電極９１２Ａとカソード用パッド電極９１２Ｂとの間に配置されている。このような構成とすることで、ＶＣＳＥＬ素子１０を、第１方向に沿って配列して設置する場合に、隣り合うＶＣＳＥＬ素子１０間で隣接するパッド電極が同極性となる。したがって、各ＶＣＳＥＬ素子１０に印加する駆動信号間のクロストークを抑圧することができる。

　次に、第２の実施形態に係る垂直共振面発光レーザアレイ素子について、図を参照して説明する。以下では、垂直共振面発光レーザアレイ素子を「ＶＣＳＥＬアレイ素子」と称する。図４は、本発明の第２の実施形態に係る垂直共振面発光レーザアレイ素子１Ａの平面図である。

　本実施形態のＶＣＳＥＬアレイ素子１Ａは、上述の第１の実施形態に示したＶＣＳＥＬ素子１０と同じ積層構造のＶＣＳＥＬ素子１０Ａ１，１０Ａ２を、単一のベース基板上に形成したものである。したがって、各ＶＣＳＥＬ素子１０Ａ１，１０Ａ２の積層方向に沿った構造の説明は省略する。

　ＶＣＳＥＬ素子１０Ａ１，１０Ａ２は、ベース基板の第１方向に沿って、所定間隔を置いて配置されている。ＶＣＳＥＬ素子１０Ａ１とＶＣＳＥＬ素子１０Ａ２は、ベース基板１１の第１方向に沿った略中心で、第２方向に沿った中心軸を基準にして、平面視した形状が略線対称である。

　具体的には、ＶＣＳＥＬ素子１０Ａ１のカソード用電極９１１１と、ＶＣＳＥＬ素子１０Ａ２のカソード用電極９１１２とは、前記中心軸を基準に線対称である。ＶＣＳＥＬ素子１０Ａ１のカソード用パッド電極９１２Ａ１，９１２Ｂ１と、ＶＣＳＥＬ素子１０Ａ２のカソード用パッド電極９１２Ａ２，９１２Ｂ２とは、それぞれ前記中心軸を基準に線対称である。ＶＣＳＥＬ素子１０Ａ１のカソード用配線電極９１３Ａ１，９１３Ｂ１と、ＶＣＳＥＬ素子１０Ａ２のカソード用配線電極９１３Ａ２，９１３Ｂ２とは、それぞれ前記中心軸を基準に線対称である。

　ＶＣＳＥＬ素子１０Ａ１のアノード用電極９２１１と、ＶＣＳＥＬ素子１０Ａ２のアノード用電極９２１２は、前記中心軸を基準に線対称である。ＶＣＳＥＬ素子１０Ａ１のアノード用パッド電極９２２１と、ＶＣＳＥＬ素子１０Ａ２のアノード用パッド電極９２２２は、前記中心軸を基準に線対称である。ＶＣＳＥＬ素子１０Ａ１のアノード用配線電極９２３１と、ＶＣＳＥＬ素子１０Ａ２のアノード用配線電極９２３２は、前記中心軸を基準に線対称である。

　ＶＣＳＥＬ素子１０Ａ１の発光領域７０１Ａと、ＶＣＳＥＬ素子１０Ａ２の発光領域７０２Ａは、前記中心軸を基準に線対称である。

　吸着領域８００Ａは、上述の第１の実施形態と同様に、平コレットが吸着する領域であり、吸着領域８００Ａの直径は、ＶＣＳＥＬアレイ素子１Ａの第２の長さに略等しい。このような形状の平コレットの中心がＶＣＳＥＬアレイ素子１Ａの第１の方向の中心および第２の方向の中心に一致するように、平コレットがＶＣＳＥＬアレイ素子１Ａに装着するように設定した場合、図４に示すように、第１方向の両端に吸着領域８００Ａに含まれない領域が生じる。

　したがって、図４に示すように、発光領域７０１Ａと発光領域７０２Ａが吸着領域８００Ａに含まれないように、前記中心軸を基準にして線対称になるように、ＶＣＳＥＬ素子１０Ａ１，１０Ａ２を第１の方向に沿って配列することで、第１の実施形態と同様に、実装時のＶＣＳＥＬ素子１０Ａ１，１０Ａ２の破損を防止できる。

　また、本実施形態でも、各カソード用パッド電極と各アノード用パッド電極とが、発光領域７０１Ａ，７０２Ａに対して同じ側に配置されているので、第１の実施形態と同様に、ワイヤによるレーザ光のロスの発生を防止できる。

　なお、図４では、ＶＣＳＥＬ素子１０Ａ１，１０Ａ２が中心軸を基準に正確に線対称になる例を示したが、正確に線対称になる必要はない。発光領域７０１Ａと発光領域７０２Ａが吸着領域８００Ａに含まれないように、ＶＣＳＥＬ素子１０Ａ１，１０Ａ２が第１の方向に沿って配列されていればよい。

　次に、第３の実施形態に係る垂直共振面発光レーザアレイ素子について、図を参照して説明する。以下でも、垂直共振面発光レーザアレイ素子を「ＶＣＳＥＬアレイ素子」と称する。図５は、本発明の第３の実施形態に係る垂直共振面発光レーザアレイ素子１Ｂの平面図である。

　本実施形態のＶＣＳＥＬアレイ素子１Ｂは、上述の第１の実施形態に示したＶＣＳＥＬ素子１０と同じ積層構造からなり、アノードおよびカソードの配線パターンが異なるＶＣＳＥＬ素子１０Ｂ１，１０Ｂ２を、単一のベース基板上に形成したものである。したがって、各ＶＣＳＥＬ素子１０Ｂ１，１０Ｂ２の積層方向に沿った構造の説明は省略する。

　ＶＣＳＥＬ素子１０Ｂ１，１０Ｂ２は、ベース基板の第１方向に沿って、所定間隔を置いて配置されている。ＶＣＳＥＬ素子１０Ｂ１とＶＣＳＥＬ素子１０Ｂ２は、ベース基板１１の第１方向に沿った略中心且つ第２方向に沿った中心を基準点として、平面視した形状が略点対称である。

　具体的には、ＶＣＳＥＬ素子１０Ｂ１のカソード用電極９３１１と、ＶＣＳＥＬ素子１０Ｂ２のカソード用電極９３１２とは、前記基準点に対して点対称である。ＶＣＳＥＬ素子１０Ｂ１のカソード用パッド電極９３２Ａ１，９３２Ｂ１と、ＶＣＳＥＬ素子１０Ｂ２のカソード用パッド電極９３２Ａ２，９３２Ｂ２とは、それぞれ前記基準点に対して点対称である。ＶＣＳＥＬ素子１０Ｂ１のカソード用配線電極９３３Ａ１，９３３Ｂ１と、ＶＣＳＥＬ素子１０Ｂ２のカソード用配線電極９３３Ａ２，９３３Ｂ２とは、前記基準点に対して点対称である。

　ＶＣＳＥＬ素子１０Ｂ１のアノード用電極９４１１と、ＶＣＳＥＬ素子１０Ｂ２のアノード用電極９４１２は、前記基準点に対して点対称である。ＶＣＳＥＬ素子１０Ｂ１のアノード用パッド電極９４２１と、ＶＣＳＥＬ素子１０Ｂ２のアノード用パッド電極９４２２は、前記基準点に対して点対称である。ＶＣＳＥＬ素子１０Ｂ１のアノード用配線電極９４３１と、ＶＣＳＥＬ素子１０Ｂ２のアノード用配線電極９４３２は、前記基準点に対して点対称である。

　ＶＣＳＥＬ素子１０Ｂ１の発光領域７０１Ｂと、ＶＣＳＥＬ素子１０Ｂ２の発光領域７０２Ｂは、前記基準点に対して点対称である。

　吸着領域８００Ｂは、上述の第１の実施形態と同様に、平コレットが吸着する領域であり、吸着領域８００Ｂの直径は、ＶＣＳＥＬアレイ素子１Ｂの第２の長さに略等しい。このような形状の平コレットの中心がＶＣＳＥＬアレイ素子１Ｂの第１の方向の中心および第２の方向の中心に一致するように、平コレットがＶＣＳＥＬアレイ素子１Ｂに装着するように設定した場合、図５に示すように、第１方向の両端に吸着領域８００Ｂに含まれない領域が生じる。

　したがって、図５に示すように、発光領域７０１Ｂと発光領域７０２Ｂが吸着領域８００Ｂに含まれないように、前記基準点に対して点対称となるようにＶＣＳＥＬ素子１０Ｂ１，１０Ｂ２を第１の方向に沿って配列することで、第１、第２、第３の実施形態と同様に、実装時のＶＣＳＥＬ素子１０Ｂ１，１０Ｂ２の破損を防止できる。

　なお、本実施形態では、ＶＣＳＥＬ素子１０Ｂ１のカソード用パッド電極とアノード用パッド電極との発光領域７０１Ｂに対する方向と、ＶＣＳＥＬ素子１０Ｂ２のカソード用パッド電極と各アノード用パッド電極との発光領域７０２Ｂに対する方向とが逆である。しかしながら、ＶＣＳＥＬ素子１０Ｂ１，１０Ｂ２毎に、発光領域７０１Ｂ，７０２Ｂと反対側にワイヤボンディングを行えば、第１、第２、第３の実施形態と同様に、ワイヤによるレーザ光のロスの発生を防止できる。

　また、図５では、ＶＣＳＥＬ素子１０Ｂ１，１０Ｂ２が基準点に対して正確に点対称になる例を示したが、正確に線対称になる必要はない。発光領域７０１Ｂと発光領域７０２Ｂが吸着領域８００Ｂに含まれないように、ＶＣＳＥＬ素子１０Ｂ１，１０Ｂ２が第１の方向に沿って配列されていればよい。

　次に、第４の実施形態に係る垂直共振面発光レーザアレイ素子について、図を参照して説明する。以下でも、垂直共振面発光レーザアレイ素子を「ＶＣＳＥＬアレイ素子」と称する。図６は、本発明の第４の実施形態に係る垂直共振面発光レーザアレイ素子１Ｃの平面図である。

　本実施形態のＶＣＳＥＬアレイ素子１Ｃは、上述の第１の実施形態に示したＶＣＳＥＬ素子１０と同じ積層構造からなり、アノードおよびカソードの配線パターンが異なるＶＣＳＥＬ素子１０Ｃ１，１０Ｃ２を、単一のベース基板上に形成したものである。したがって、各ＶＣＳＥＬ素子１０Ｃ１，１０Ｃ２の積層方向に沿った構造の説明は省略する。

　ＶＣＳＥＬ素子１０Ｃ１，１０Ｃ２は、ベース基板の第１方向に沿って、所定間隔を置いて配置されている。ＶＣＳＥＬ素子１０Ｃ１とＶＣＳＥＬ素子１０Ｃ２は、ベース基板１１の第１方向に沿った略中心且つ第２方向に沿った中心を基準点として、平面視した形状が略点対称である。

　具体的には、ＶＣＳＥＬ素子１０Ｃ１のカソード用電極９５１１と、ＶＣＳＥＬ素子１０Ｃ２のカソード用電極９５１２とは、前記基準点に対して点対称である。ＶＣＳＥＬ素子１０Ｃ１のカソード用パッド電極９５２Ａ１，９５２Ｂ１と、ＶＣＳＥＬ素子１０Ｃ２のカソード用パッド電極９５２Ａ２，９５２Ｂ２とは、それぞれ前記基準点に対して点対称である。ＶＣＳＥＬ素子１０Ｃ１のカソード用配線電極９５３Ａ１，９５３Ｂ１と、ＶＣＳＥＬ素子１０Ｃ２のカソード用配線電極９５３Ａ２，９５３Ｂ２とは、前記基準点に対して点対称である。

　ＶＣＳＥＬ素子１０Ｃ１のアノード用電極９６１１と、ＶＣＳＥＬ素子１０Ｃ２のアノード用電極９６１２は、前記基準点に対して点対称である。ＶＣＳＥＬ素子１０Ｃ１のアノード用パッド電極９６２１と、ＶＣＳＥＬ素子１０Ｃ２のアノード用パッド電極９６２２は、前記基準点に対して点対称である。ＶＣＳＥＬ素子１０Ｃ１のアノード用配線電極９６３１と、ＶＣＳＥＬ素子１０Ｃ２のアノード用配線電極９６３２は、前記基準点に対して点対称である。

　ＶＣＳＥＬ１０Ｃ１のカソード用パッド電極９５２Ａ１，９５２Ｂ１およびアノード用パッド電極９６２１は、第１方向と第２方向とに対して、平行でなく所定の角度を有する方向に沿って配列されている。

　ＶＣＳＥＬ１０Ｃ２のカソード用パッド電極９５２Ａ２，９５２Ｂ２およびアノード用パッド電極９６２２は、第１方向と第２方向とに対して、平行でなく所定の角度を有する方向に沿って配列されている。ＶＣＳＥＬ１０Ｃ２のカソード用パッド電極９５２Ａ２，９５２Ｂ２およびアノード用パッド電極９６２２の配列方向と、ＶＣＳＥＬ１０Ｃ１のカソード用パッド電極９５２Ａ１，９５２Ｂ１およびアノード用パッド電極９６２１の配列方向は、平行である。

　カソード用パッド電極９５２Ａ１，９５２Ｂ１、アノード用パッド電極９６２１、カソード用パッド電極９５２Ａ２，９５２Ｂ２およびアノード用パッド電極９６２２は、第１方向に沿って等しい間隔ｄで配置されている。

　このような構成とすることで、第２の方向に沿ってワイヤを引き出すようにワイヤボンディングを行う場合に、ワイヤボンディングのＶＣＳＥＬ素子１０Ｃ１，１０Ｃ２側のランド位置の間隔が一定になる。したがって、ワイヤボンディング工程およびワイヤボンディング設定構成を単純化することができ、作業負荷を軽減することができる。さらに、ワイヤボンディング精度の制約から、パッド電極の最小サイズ及び最小間隔が決まる。この最小サイズおよび最小間隔で規定される間隔で一定に配置することで、チップサイズを小型化することができる。

　ＶＣＳＥＬ素子１０Ｃ１の発光領域７０１Ｃと、ＶＣＳＥＬ素子１０Ｃ２の発光領域７０２Ｃは、前記基準点に対して点対称である。

　吸着領域８００Ｃは、上述の第１の実施形態と同様に、平コレットが吸着する領域であり、吸着領域８００Ｃの直径は、ＶＣＳＥＬアレイ素子１Ｃの第２の長さに略等しい。このような形状の平コレットの中心がＶＣＳＥＬアレイ素子１Ｃの第１の方向の中心および第２の方向の中心に一致するように、平コレットがＶＣＳＥＬアレイ素子１Ｃに装着するように設定した場合、図６に示すように、第１方向の両端に吸着領域８００Ｃに含まれない領域が生じる。

　したがって、図６に示すように、発光領域７０１Ｃと発光領域７０２Ｃが吸着領域８００Ｃに含まれないように、前記基準点に対して点対称となるようにＶＣＳＥＬ素子１０Ｃ１，１０Ｃ２を第１の方向に沿って配列することで、第１、第２の実施形態と同様に、実装時のＶＣＳＥＬ素子１０Ｃ１，１０Ｃ２の破損を防止できる。

　また、本実施形態のＶＣＳＥＬアレイ素子１ＣにおけるＶＣＳＥＬ素子１０Ｃ１のカソード用パッド電極９５２Ａ１，９５２Ｂ１、アノード用パッド電極９６２１、および、ＶＣＳＥＬ素子１０Ｃ２のカソード用パッド電極９５２Ａ２，９５２Ｂ２、アノード用パッド電極９６２２は、第１方向に沿った位置が、発光領域７０１Ｃ，７０２Ｃと重ならない。したがって、第２の方向に沿ってワイヤを引き出すようにワイヤボンディングを行う場合に、いずれの方向にワイヤを引き出しても、ワイヤにレーザ光が照射することはなく、ワイヤによるレーザ光のロスの発生を防止できる。

　また、図６では、ＶＣＳＥＬ素子１０Ｃ１，１０Ｃ２が基準点に対して正確に点対称になる例を示したが、正確に線対称になる必要はない。少なくとも発光領域７０１Ｂと発光領域７０２Ｂが吸着領域８００Ｂに含まれないように、ＶＣＳＥＬ素子１０Ｃ１，１０Ｃ２が第１の方向に沿って配列されていればよい。

　次に、第５の実施形態に係る垂直共振面発光レーザアレイ素子について、図を参照して説明する。以下でも、垂直共振面発光レーザアレイ素子を「ＶＣＳＥＬアレイ素子」と称する。図７は、本発明の第５の実施形態に係る垂直共振面発光レーザアレイ素子１Ａの平面図である。

　本実施形態のＶＣＳＥＬアレイ素子１Ｄは、上述の第１の実施形態に示したＶＣＳＥＬ素子１０と同じ積層構造からなり、アノードおよびカソードの配線パターンが異なるＶＣＳＥＬ素子１０Ｄ１，１０Ｄ２を、単一のベース基板上に形成したものである。したがって、各ＶＣＳＥＬ素子１０Ｄ１，１０Ｄ２の積層方向に沿った構造の説明は省略する。

　ＶＣＳＥＬ素子１０Ｄ１，１０Ｄ２は、ベース基板の第１方向に沿って、所定間隔を置いて配置されている。ＶＣＳＥＬ素子１０Ｄ１とＶＣＳＥＬ素子１０Ｄ２は、ベース基板１１の第１方向に沿った略中心で、第２方向に沿った中心軸を基準にして、平面視した形状が略線対称である。

　具体的には、ＶＣＳＥＬ素子１０Ｄ１のカソード用電極９７１１と、ＶＣＳＥＬ素子１０Ｄ２のカソード用電極９７１２とは、前記中心軸を基準に線対称である。ＶＣＳＥＬ素子１０Ｄ１のカソード用パッド電極９７２Ａ１，９７２Ｂ１と、ＶＣＳＥＬ素子１０Ｄ２のカソード用パッド電極９７２Ａ２，９７２Ｂ２とは、それぞれ前記中心軸を基準に線対称である。ＶＣＳＥＬ素子１０Ｄ１のカソード用配線電極９７３Ａ１，９７３Ｂ１と、ＶＣＳＥＬ素子１０Ｄ２のカソード用配線電極９７３Ａ２，９７３Ｂ２とは、それぞれ前記中心軸を基準に線対称である。

　ＶＣＳＥＬ素子１０Ｄ１のアノード用電極９８１１と、ＶＣＳＥＬ素子１０Ｄ２のアノード用電極９８１２は、前記中心軸を基準に線対称である。ＶＣＳＥＬ素子１０Ｄ１のアノード用パッド電極９８２１と、ＶＣＳＥＬ素子１０Ｄ２のアノード用パッド電極９８２２は、前記中心軸を基準に線対称である。ＶＣＳＥＬ素子１０Ｄ１のアノード用配線電極９８３１と、ＶＣＳＥＬ素子１０Ｄ２のアノード用配線電極９８３２は、前記中心軸を基準に線対称である。

　ＶＣＳＥＬ１０Ｄ１のカソード用パッド電極９７２Ａ１，９７２Ｂ１およびアノード用パッド電極９８２１は、第１方向と第２方向とに対して、平行でなく所定の角度を有する方向に沿って配列されている。

　ＶＣＳＥＬ１０Ｄ２のカソード用パッド電極９７２Ａ２，９７２Ｂ２およびアノード用パッド電極９８２２は、第１方向と第２方向とに対して、平行でなく所定の角度を有する方向に沿って配列されている。ＶＣＳＥＬ１０Ｄ２のカソード用パッド電極９７２Ａ２，９７２Ｂ２およびアノード用パッド電極９８２２の配列方向と、ＶＣＳＥＬ１０Ｄ１のカソード用パッド電極９７２Ａ１，９７２Ｂ１およびアノード用パッド電極９８２１の配列方向は、平行でなく、前記中心軸を基準に線対称となる関係にある。

　カソード用パッド電極９７２Ａ１，９７２Ｂ１、アノード用パッド電極９８２１、カソード用パッド電極９７２Ａ２，９７２Ｂ２およびアノード用パッド電極９８２２は、第１方向に沿って等しい間隔ｄで配置されている。

　ＶＣＳＥＬ素子１０Ｄ１の発光領域７０１Ｄと、ＶＣＳＥＬ素子１０Ｄ２の発光領域７０２Ｄは、前記中心軸を基準に線対称である。

　吸着領域８００Ｄは、上述の第１の実施形態と同様に、平コレットが吸着する領域であり、吸着領域８００Ｄの直径は、ＶＣＳＥＬアレイ素子１Ｄの第２の長さに略等しい。このような形状の平コレットの中心がＶＣＳＥＬアレイ素子１Ｄの第１の方向の中心および第２の方向の中心に一致するように、平コレットがＶＣＳＥＬアレイ素子１Ｄに装着するように設定した場合、図７に示すように、第１方向の両端に吸着領域８００Ｄに含まれない領域が生じる。

　したがって、図７に示すように、発光領域７０１Ｄと発光領域７０２Ｄが吸着領域８００Ｄに含まれないように、前記中心軸を基準にして線対称になるように、ＶＣＳＥＬ素子１０Ｄ１，１０Ｄ２を第１の方向に沿って配列することで、上述の実施形態と同様に、実装時のＶＣＳＥＬ素子１０Ｄ１，１０Ｄ２の破損を防止できる。

　また、本実施形態でも、各カソード用パッド電極と各アノード用パッド電極とが、発光領域７０１Ｄ，７０２Ｄに対して同じ側に配置されているので、上述の実施形態と同様に、ワイヤによるレーザ光のロスの発生を防止できる。

　なお、図７では、ＶＣＳＥＬ素子１０Ｄ１，１０Ｄ２が中心軸を基準に正確に線対称になる例を示したが、正確に線対称になる必要はない。発光領域７０１Ｄと発光領域７０２Ｄが吸着領域８００Ｄに含まれないように、ＶＣＳＥＬ素子１０Ｄ１，１０Ｄ２が第１の方向に沿って配列されていればよい。

　上述の各実施形態の構造は、本発明の作用効果が得られる数例を示すものであり、これらの実施形態を組み合わせて想定できる構造であれば、上述の各実施形態と同様の作用効果を得ることができる。

　また、上述の吸着領域に電極パターンが形成されている場合、当該電極パターンの形成領域と、電極パターンが形成されていない領域との間には、電極厚み分だけ段差が生じる。通常、電極パターンは薄いため、当該電極パターンによる段差があっても、吸着は可能である。しかしながら、吸着領域にのみ平坦化用の絶縁膜を形成するようにしてもよい。これにより、吸着性をさらに向上することができる。

１Ａ，１Ｂ，１Ｃ，１Ｄ：垂直共振面発光レーザアレイ素子、
１０，１０Ａ１，１０Ａ２，１０Ｂ１，１０Ｂ２，１０Ｃ１，１０Ｃ２，１０Ｄ１，１０Ｄ２：垂直共振面発光レーザ素子、
１１：ベース基板、
２１：Ｎ型半導体コンタクト層、
２２：Ｎ型ＤＢＲ（多層分布ブラッグ反射器）層、
２３：Ｐ型半導体ＤＢＲ層、
２４：Ｐ型コンタクト層、
３１：Ｎ型半導体クラッド層、
３２：Ｐ型半導体クラッド層、
４０：活性層、
５０：酸化狭窄層、
６０：絶縁膜、
７００，７０１Ａ，７０２Ａ，７０１Ｂ，７０２Ｂ，７０１Ｃ，７０２Ｃ，７０１Ｄ，７０２Ｄ：発光領域、
８００，８００Ａ，８００Ｂ，８００Ｃ，８００Ｄ：吸着領域、
９１１Ａ，９１１Ｂ，９１１１，９１１２，９３１１，９３１２，９５１１，９５１２，９５７１１，９７１２：カソード用電極、
９２１，９２１１，９２１２，９４１１，９４１２，９６１１，９６１２，９８１１，９８１２：アノード用電極、
９１２Ａ，９１２Ｂ，９１２Ａ１，９１２Ｂ１，９１２Ａ２，９１２Ｂ２，９３２Ａ１，９３２Ｂ１，９３２Ａ２，９３２Ｂ２，９５２Ａ１，９５２Ｂ１，９５２Ａ２，９５２Ｂ２，９７２Ａ１，９７２Ｂ１，９７２Ａ２，９７２Ｂ２：カソード用パッド電極、
９２２，９２２１，９２２２，９４２１，９４２２，９６２１，９６２２，９８２１，９８２２：アノード用パッド電極、
９１３Ａ，９１３Ｂ，９１３Ａ１，９１３Ｂ１，９１３Ａ２，９１３Ｂ２，９３３Ａ１，９３３Ｂ１，９３３Ａ２，９３３Ｂ２，９５３Ａ１，９５３Ｂ１，９５３Ａ２，９５３Ｂ２，９７３Ａ１，９７３Ｂ１，９７３Ａ２，９７３Ｂ２：カソード配線電極、
９２３，９２３１，９２３２，９４３１，９４３２，９６３１，９６３２，９８３１，９８３２：アノード用配線電極

Claims

　ベース基板と、
　該ベース基板の表面に形成されたＮ型半導体多層膜反射層、量子井戸を備える活性層、Ｐ型半導体多層膜反射層と、
　前記Ｐ型半導体多層膜反射層に接続されるアノード用電極と、
　前記Ｎ型半導体多層膜反射層に接続されるカソード用電極と、を備え、
　前記ベース基板の表面側から見て、前記ベース基板よりも狭い領域で少なくとも前記Ｎ型半導体多層膜反射層以上の層を含んでおり、レーザ光を発光する発光領域多層部を形成し、
　前記ベース基板の前記発光領域多層部側が吸着されて外部回路基板に実装される、垂直共振面発光レーザ素子であって、
　前記ベース基板の表面側から見て、前記発光領域多層部の形成領域と、前記吸着される領域とが異なる、垂直共振面発光レーザ素子。
　前記ベース基板は、第１方向に第１の長さを有し、該第１方向と略直交する第２方向に第２の長さを有し、第１の長さは第２の長さよりも長く、前記吸着領域が前記第１方向および前記第２方向の両方において前記第２の長さと略同じである場合に、
　前記発光領域多層部の形成領域は、前記吸着領域に接するもしくは離間するように、前記吸着領域の前記第１方向に沿った所定位置に配置されている、請求項１に記載の垂直共振面発光レーザ素子。
　前記ベース基板の前記発光領域多層部側に形成され、前記アノード用電極に接続するアノード用パッド電極と、
　前記ベース基板の前記発光領域多層部側に形成され、前記カソード用電極に接続するカソード用パッド電極と、を備え、
　前記アノード用パッド電極と前記カソード用パッド電極は、前記第２方向に沿って、前記発光領域多層部に対して同じ側に配置されている、請求項２に記載の垂直共振面発光レーザ素子。
　前記アノード用パッド電極と前記カソード用パッド電極は、前記第１方向に沿って配列して配置されている、請求項３に記載の垂直共振面発光レーザ素子。
　前記カソード用パッド電極は２個であり、これら２個のカソード用パッド電極は、前記ベース基板の表面側から見て、前記アノード用パッド電極を挟む位置に、形成されている、請求項４に記載の垂直共振面発光レーザ素子。
　前記アノード用パッド電極と前記カソード用パッド電極との第１方向に沿った間隔は、一定である、請求項４または請求項５に記載の垂直共振面発光レーザ素子。
　請求項１乃至請求項６のいずれかに記載の垂直共振面発光レーザ素子を複数備え、各垂直共振面発光レーザ素子の各発光領域多層部がそれぞれ所定距離で離間して配置されている垂直共振面発光レーザアレイ素子。
　ベース基板と、
　該ベース基板の表面に形成されたＮ型半導体多層膜反射層、量子井戸を備える活性層、Ｐ型半導体多層膜反射層と、
　前記Ｐ型半導体多層膜反射層に接続されるアノード用電極と、
　前記Ｎ型半導体多層膜反射層に接続されるカソード用電極と、を備え、
　前記ベース基板の表面側から見て、前記ベース基板よりも狭い領域で少なくとも前記活性層以上の層を含んでおり、レーザ光を発光する発光領域多層部を形成した垂直共振面発光レーザ素子を、単一の前記ベース基板に複数配列形成し、
　前記ベース基板の前記発光領域多層部側が吸着されて外部回路基板に実装される、垂直共振面発光レーザアレイ素子であって、
　前記ベース基板の表面側から見て、前記発光領域多層部の形成領域と、前記吸着される領域とが異なる、垂直共振面発光レーザアレイ素子。
　前記ベース基板は、第１方向に第１の長さを有し、該第１方向と略直交する第２方向に第２の長さを有し、第１の長さは第２の長さよりも長く、前記吸着領域が前記第１方向および前記第２方向の両方において前記第２の長さと略同じである場合に、
　前記複数の垂直共振面発光レーザの発光領域多層部の形成領域は、前記吸着領域に接するもしくは離間するように、前記吸着領域の前記第１方向に沿った所定位置に配置されている、請求項８に記載の垂直共振面発光レーザアレイ素子。
　前記ベース基板の前記発光領域多層部側に形成され、前記アノード用電極に接続するアノード用パッド電極と、
　前記ベース基板の前記発光領域多層部側に形成され、前記カソード用電極に接続するカソード用パッド電極と、を前記複数の垂直共振面発光レーザ毎に備え、
　各垂直共振面発光レーザ素子の前記アノード用パッド電極と前記カソード用パッド電極は、前記第２方向に沿って、これら前記アノード用パッド電極と前記カソード用パッド電極が接続される前記発光領域多層部に対して同じ側に配置されている、請求項９に記載の垂直共振面発光レーザアレイ素子。
　前記複数の垂直共振面発光レーザ素子の前記アノード用パッド電極と前記カソード用パッド電極は、前記第１方向に沿って配列して配置されている、請求項１０に記載の垂直共振面発光レーザアレイ素子。
　前記各垂直共振面発光レーザ素子の前記カソード用パッド電極は２個であり、これら２個のカソード用パッド電極は、前記ベース基板の表面側から見て、前記アノード用パッド電極を挟む位置に、形成されている、請求項１１に記載の垂直共振面発光レーザアレイ素子。
　前記アノード用パッド電極と前記カソード用パッド電極との第１方向に沿った間隔は、一定である、請求項１１または請求項１２に記載の垂直共振面発光レーザアレイ素子。