CN114784612B - 一种拓扑结构激光芯片的晶圆排布方法 - Google Patents
一种拓扑结构激光芯片的晶圆排布方法 Download PDFInfo
- Publication number
- CN114784612B CN114784612B CN202210694016.1A CN202210694016A CN114784612B CN 114784612 B CN114784612 B CN 114784612B CN 202210694016 A CN202210694016 A CN 202210694016A CN 114784612 B CN114784612 B CN 114784612B
- Authority
- CN
- China
- Prior art keywords
- electrode pad
- boundary
- chip
- distance
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
- H01S5/021—Silicon based substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/25—Arrangements specific to fibre transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/50—Transmitters
- H04B10/501—Structural aspects
- H04B10/503—Laser transmitters
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Semiconductor Lasers (AREA)
Abstract
本发明涉及一种拓扑结构激光芯片的晶圆排布方法,其包括如下步骤:第一步、在晶圆上排布芯片边界阵列,该芯片边界阵列包括若干边界单元,第二步、在第一步中每一个该边界单元的单元面上都排布设置第一拓扑结构以及第二拓扑结构,其中,该第一拓扑结构包括第一有源区、第一电极焊盘以及第一导线,该第二拓扑结构包括第二有源区、第二电极焊盘以及第二导线。
Description
技术领域
本发明涉及一种激光芯片的排布方法,特别是指一种将激光芯片排布在晶圆上进行生产的方法。
背景技术
在光通信领域,光电模块所使用的垂直腔面发射器激光器(VCSEL)的成本是按照平均一块晶圆所能产出的VCSEL芯片的数量进行计算的,每片晶圆所能产出的VCSEL芯片数愈多,单个VCSEL芯片的制造价格越低,因此单个VCSEL芯片的面积越小,每片晶圆所能产出的VCSEL的芯片数就愈多,则单个VCSEL芯片的成本就越低,那么在传统多通道光通信系统中,每个产品所需的VCSEL芯片成本也就越低。
如图1所示,在传统多通道光纤系统中,现有技术方案采用的VCSEL芯片都是单拓扑结构的。其VCSEL芯片包括衬底1、有源区(发光区)2、正极焊盘3以及负极焊盘4,其中,正极焊盘3以及负极焊盘4通过导线5与有源区2相连接。
如图2所示,在传统光通信的多通道传输中,其光纤规格已经固定,其光纤主纤芯直径为125微米加上涂覆层厚度,所有通用的光纤阵列相邻两个通道中心位置间的间距6都为250微米,如果存在多信道的话,信道间的最小间距也都为250微米,此点是整个光通信系统的常识。市面上传统光通信系统中的驱动芯片、激光、光学器件以及光纤,通通都是按照250微米的间隔去设计和使用的,因此为了配合传统光通信系统中的多通道传输,VCSEL芯片中有源区2之间的间距7的标准间距也都设置为250微米。
如图2所示,在多通道的光纤系统下,以四通道为例,考虑到相邻两通道间等于250微米的距离尺寸限制,现有的由单拓扑结构VCSEL芯片构成的激光阵列,受激光单拓扑结构的限制,其每两个相邻有源区2之间的距离也必须保持250微米的距离,以使其能够与光纤8进行对应匹配。
还以四通道为例,四通道系统中有四条光纤8,为了与之对应必然选择由四个VCSEL芯片构成一个芯片单元9,将芯片单元9与四条光纤8进行直接对应以方便装配、对位。
如图3图4所示,但是如上所述,按照传统的芯片晶圆布置方式,不但一个芯片单元9内部的有源区2之间的间距7为固定值(250微米),两个相邻的芯片单元9之间的间距也必须是固定值(250微米),如此进行晶圆布置必然会出现浪费晶圆面积,大幅提升单个VCSEL芯片成本的问题。其问题根源在于两个相邻的芯片单元9之间的间距也必须是固定值(250微米)。
如图2至图4所示,如上所述,现有技术的主要缺点概括如下,为了配合传统光通信的多通道传输,VCSEL芯片的中心有源区通道间隔的标准间距都是等于250微米,受到单拓扑结构VCSEL芯片晶圆布置的限制,使得每两个相邻芯片单元9之间的距离也必须保持在250微米的距离,于是在多通道光纤系统中,当单个产品所需的激光阵列成本需要做到更低时(在相同的晶圆上布置更多的芯片单元9),上述的晶圆布置方式已经不能够满足生产需求,而此是为现有技术的主要缺点。
发明内容
本发明所采用的技术方案为:一种拓扑结构激光芯片的晶圆排布方法,其特征在于,包括如下步骤。
第一步、在晶圆上排布芯片边界阵列,该芯片边界阵列包括若干边界单元,若干该边界单元排布在该晶圆上形成该芯片边界阵列,每一个该边界单元都包括横边以及竖边,该横边的长度为L,该竖边的长度为W,该横边包括顶边以及底边,该竖边包括左边以及右边,由该顶边、该底边、该左边以及该右边围绕形成一单元面。
第二步、在第一步中每一个该边界单元的单元面上都排布设置第一拓扑结构以及第二拓扑结构,其中,该第一拓扑结构包括第一有源区、第一电极焊盘以及第一导线, 该第二拓扑结构包括第二有源区、第二电极焊盘以及第二导线。
该边界单元与该第一拓扑结构、该第二拓扑结构满足如下平面几何关系。
一个该边界单元中的该第一有源区与该第一电极焊盘中心点之间的连接线为第一倾斜线,该第一倾斜线与该横边相交形成第一夹角A1。
一个该边界单元中的该第二有源区与该第二电极焊盘中心点之间的连接线为第二倾斜线,该第二倾斜线与该横边相交形成第二夹角A2。
一个该边界单元中的该第一有源区与该第二有源区中心点之间的间距为间距D1。
该芯片边界阵列中任意左右相邻的两个该边界单元,其中一个该边界单元的该第一有源区与另外一个该边界单元的该第二有源区中心点之间的间距为间距D2。
该芯片边界阵列中任意上下相邻的两个该边界单元,其中一个该边界单元的该第一有源区与另外一个该边界单元的该第一有源区中心点之间的间距为间距D3。
一个该边界单元中的该第一电极焊盘与该第二电极焊盘中心点之间的间距为间距D4。
该第一电极焊盘以及该第二电极焊盘的直径为直径D5。
一个该边界单元中的该第一有源区以及该第二有源区的中心点与最近该横边的垂直距离为间距D6。
一个该边界单元中的该第一电极焊盘以及该第二电极焊盘的中心点与最近该横边的垂直距离为间距D7。
一个该边界单元中的该第一电极焊盘与该第二电极焊盘边缘最近的间距为间距D8。
如上所述,A1、A2、W、L、D1、D2、D3、D4、D5、D6、D7、D8之间的平面几何计算关系式为。
D1为固定值,L=D1+D2,W=D3,D4=D5+D8,W=D6+D7+[(D1-D4)/2] ×tanA1。其中,当A1=A2时,A1取值A1或A2,当A1≠A2时,A1取A1与A2中绝对值大的角度值。
本发明的有益效果为:如上所述,本发明的间距D2远远小于间距D1,现有技术中间距D2等于间距D1所以整体晶圆上排布的激光芯片数量有限,本发明的设计思路为,通过缩小间距D2能够在相同面积的晶圆上排布数量更多的激光芯片,从而达到大幅度降低成本的目的。
以四通道为例,传统技术中将若干芯片单元直接设计在晶圆上,完成加工后,直接将芯片单元切割分离出来,而后,将一个芯片单元直接与四条光纤进行对接,进而完成装配,本发明产品的装配过程为,将若干边界单元设计在晶圆上,通过调整间距D2以及间距D3,能够在相同面积的晶圆上排布数量更多的激光芯片,而后沿边界单元切割激光芯片,以四通道为例,将两个边界单元直接与四条光纤进行对接,进而完成装配,其对接效果与传统技术一致,但是能够大大节省晶圆面积,从而达到大幅度降低成本的目的。
附图说明
图1为传统芯片单元的示意图。
图2为传统芯片单元对接光纤的示意图。
图3为传统芯片单元排布在晶圆上的示意图。
图4为传统芯片单元的排布示意图。
图5为本发明芯片边界阵列的示意图。
图6为本发明横边、竖边、第一夹角、第二夹角的示意图。
图7为本发明第一拓扑结构以及第二拓扑结构的示意图。
图8为本发明第一拓扑结构以及第二拓扑结构的主视图。
图9为本发明若干边界单元的示意图。
图10为本发明单元化激光芯片与光纤的对接示意图。
图11为本发明第一导线以及第二导线的示意图。
图12为本发明负极焊盘以及正极焊盘的示意图。
图13为本发明单元化激光芯片放置在电路板上的装配示意图。
图14为本发明单元化激光芯片的焊接过程示意图。
具体实施方式
如图5至图12所示,一种拓扑结构激光芯片的晶圆排布方法,其包括如下步骤。
如图5所示,第一步、在晶圆上排布芯片边界阵列。
该芯片边界阵列包括若干边界单元10,若干该边界单元10排布在该晶圆上形成该芯片边界阵列。
如图6所示,每一个该边界单元10都包括横边以及竖边,该横边的长度为L,该竖边的长度为W。
该横边包括顶边11以及底边12,该竖边包括左边13以及右边14,由该顶边11、该底边12、该左边13以及该右边14围绕形成一单元面15。
如图7至图9所示,第二步、在第一步中每一个该边界单元10的单元面15上都排布设置第一拓扑结构100以及第二拓扑结构200。
其中,该第一拓扑结构100包括第一有源区110、第一电极焊盘120以及第一导线130, 该第二拓扑结构200包括第二有源区210、第二电极焊盘220以及第二导线230。
如图6、图9所示,该边界单元10与该第一拓扑结构100、该第二拓扑结构200满足如下平面几何关系。
一个该边界单元10中的该第一有源区110与该第一电极焊盘120中心点之间的连接线为第一倾斜线131,该第一倾斜线131与该横边相交形成第一夹角A1。
一个该边界单元10中的该第二有源区210与该第二电极焊盘220中心点之间的连接线为第二倾斜线231,该第二倾斜线231与该横边相交形成第二夹角A2。
一个该边界单元10中的该第一有源区110与该第二有源区210中心点之间的间距为间距D1。
该芯片边界阵列中任意左右相邻的两个该边界单元10,其中一个该边界单元10的该第一有源区110与另外一个该边界单元10的该第二有源区210中心点之间的间距为间距D2。
该芯片边界阵列中任意上下相邻的两个该边界单元10,其中一个该边界单元10的该第一有源区110与另外一个该边界单元10的该第一有源区110中心点之间的间距为间距D3。
一个该边界单元10中的该第一电极焊盘120与该第二电极焊盘220中心点之间的间距为间距D4。
该第一电极焊盘120以及该第二电极焊盘220的直径为直径D5。
一个该边界单元10中的该第一有源区110以及该第二有源区210的中心点与最近该横边的垂直距离为间距D6。
一个该边界单元10中的该第一电极焊盘120以及该第二电极焊盘220的中心点与最近该横边的垂直距离为间距D7。
一个该边界单元10中的该第一电极焊盘120与该第二电极焊盘220边缘最近的间距为间距D8。
如上所述,A1、A2、W、L、D1、D2、D3、D4、D5、D6、D7、D8之间的平面几何计算关系式为。
D1为固定值,L=D1+D2,W=D3,D4=D5+D8。
W=D6+D7+[(D1-D4)/2] ×tanA1。
其中,当A1=A2时,A1取值A1或A2。
当A1≠A2时,A1取A1与A2中绝对值大的角度值。
第三步、将若干该边界单元10从该晶圆上切割下来得到若干独立的单元化激光芯片400。
对于第二步中的计算关系式具体计算举例说明如下。
D1的较佳取值为250μm ,且恒定不变。
D2的尺寸可变,但D2不是A1、A2的函数,从有利于生产以及成本(高效利用晶圆面积)两方面考虑,D2取值范围控制在100μm至200μm之间,D2取值过小则晶圆无法切割,D2取值过大则面积增大成本增加,D2的较佳取值为130μm。
L的尺寸可变,L=D1+D2,与上述原理一致,L取值范围控制在350μm至450μm之间, L的较佳取值为380μm。
W的尺寸可变,W=D3,W是A1、A2的变化参数, W=D6+D7+[(D1-D4)/2] ×tanA1,W的较佳取值为180μm。
D5的尺寸可变, D5取值范围控制在50μm至90μm之间,D5取值过小则金线不容易加工,D5取值过大则焊盘面积增大不利于成本控制,D5的较佳取值为70μm。
D8的尺寸可变,D8取值范围控制在20μm至40μm之间,D8取值过小则生产设备以及工艺目前无法加工(PAD间距太小无法生产),D8取值过大则影响成本,D8的较佳取值为30μm。
D4=D5+D8,根据D8确定D4的数值,D4取值范围控制在70μm至130μm之间,D4的较佳取值为100μm。
D6的尺寸可变,D6取值范围控制在50μm至80μm之间,D6取值过小则晶圆无法切割,D6取值过大则影响成本,D6的较佳取值为65μm。
D7的尺寸可变,D7取值范围控制在50μm至90μm之间,D7取值过小则晶圆无法切割,D7取值过大则影响成本,D7的较佳取值为72μm。
A1、A2的取值范围限定在(-90o, +90o),也即大于负90度,小于正90度,A1=A2。
A1、A2的较佳取值为大于20度,小于40度,或者,小于负20度,大于负40度,A1、A2的取值过小会导致D8过小无法生产,取值过大则会导致W、D3过大,影响成本,A1、A2的较佳取值为正负30度。
将D6,D7, D1, D4, A1的较佳取值代入到W的方程式中。
D1为固定值,L=D1+D2,W=D3,D4=D5+D8。
W=D6+D7+[(D1-D4)/2] ×tanA1。
D6=65μm,D7=72μm,D1=250μm,D4=100μm,D5=70μm,D8=30μm,A1=A2=30 o。
计算得到W=D3=65+72+[(250-100)/2] ×tan30 o=180μm,其为W的较佳取值。
将D6,D7, D1, D4, A1的取值范围代入到W的方程式中。
50 μm < D6<80 μm,50 μm < D7<90 μm,D1=250μm。
70 μm < D4<130 μm,20 o < A1<40 o。
得到W=D3的取值范围在140μm至320μm之间,其为W的较佳取值范围。
值得说明的是,当A1≠A2时,A1取A1与A2中绝对值大的角度值,代入上述W=D3的方程式中,其方程式依然成立。
如上所述,本发明的间距D2远远小于间距D1,现有技术中间距D2等于间距D1所以整体晶圆上排布的激光芯片数量有限,本发明的设计思路为,通过缩小间距D2能够在相同面积的晶圆上排布数量更多的激光芯片,从而达到大幅度降低成本的目的。
如图2、图3所示,以四通道为例,传统技术中将若干芯片单元9直接设计在晶圆上,完成加工后,直接将芯片单元9切割分离出来,而后,将一个芯片单元9直接与四条光纤8进行对接,进而完成装配。
如图10所示,本发明产品的装配过程为,将若干边界单元10设计在晶圆上,通过调整间距D2以及间距D3,能够在相同面积的晶圆上排布数量更多的激光芯片,而后沿边界单元10切割激光芯片,以四通道为例,将两个边界单元10直接与四条光纤8进行对接,进而完成装配,其对接效果与传统技术一致,但是能够大大节省晶圆面积,从而达到大幅度降低成本的目的。
另外本发明人将本发明的设计思路其实践意义补充说明如下,本发明的产品设计思路为,将原有单拓扑结构改为双拓扑结构,从结构上缩短每两个相邻激光芯片的间距,从而达到降低产品成本的效果。
本发明首先实现了高密度集成的效果,VCSEL芯片面积做的越小,越有利在高密度光电转换和光通信集成模块的小型化。本发明所展示的排布方法,让两个原本相邻两个光通道的距离从原有的250微米能够缩小至130微米,让同样激光阵列构成的VCSEL芯片面积降到原有的3/4,以实现集成密度高的效果。
其次,本发明实现了低成本的效果,对于半导体激光芯片,在一片4寸或者6寸的晶圆上,能够集成越多的激光芯片个数,相对应的单个激光芯片的成本就会越低。利用本发明揭示的技术,由于单个激光芯片的面积大幅度的降低,可以将单个激光芯片的成本降低到原有成本的1/4左右。
如图11所示,在具体实施的时候,该第一导线130连接在该第一有源区110与该第一电极焊盘120之间,该第二导线230连接在该第二有源区210与该第二电极焊盘220之间,该第一导线130以及该第二导线230可以为直导线或者平面弯曲或者弯折导线,或者为其它形态的导线。
在具体实施的时候,该第二拓扑结构200与该第一拓扑结构100结构相同。
如图12所示,在具体实施的时候,该第一电极焊盘120、该第二电极焊盘220都为正极焊盘,该第一拓扑结构100、该第二拓扑结构200都包括负极焊盘,该负极焊盘与该正极焊盘相对应叠设在该晶圆的底面上,该负极焊盘一般通过印刷电路或者导线等与控制芯片或者其它部件相连接。
在具体实施的时候,该第一倾斜线131为该第一导线130的中轴线,该第二倾斜线231为该第二导线230的中轴线。
在具体实施的时候,该第一夹角A1与该第二夹角A2可以相等,也就是说,该第一拓扑结构100与该第二拓扑结构200具有同方向且相同的倾斜角度,该第一夹角A1与该第二夹角A2也可以不相等。
该第一夹角A1以及该第二夹角A2 的取值范围限定在(-90o, +90o),即大于负九十度,小于正九十度。
值得说明的是,当A1、A2在上述取值范围之外时,其结构会加大该边界单元10的宽度,进而背离本发明的设计初衷。
如图13图14所示,在具体实施的时候,通过第三步得到的该单元化激光芯片400按照如下的步骤进行装配焊接。
第一步、在一个该单元化激光芯片400的该第一电极焊盘120以及该第二电极焊盘220上分别设置芯片焊层510。
第二步、在电路板B上制作两个对接焊盘610, 两个该对接焊盘610分别与该第一电极焊盘120以及该第二电极焊盘220相对应。在每个该对接焊盘610上分别设置对接焊层520。
第三步、将该单元化激光芯片400放置在该电路板B上,使该第一电极焊盘120以及该第二电极焊盘220上的该芯片焊层510分别叠设在两个该对接焊盘610的该对接焊层520上。
第四步、对第三步中的该电路板B以及该单元化激光芯片400进行整体升温,该芯片焊层510与该对接焊层520融化并热熔在一起。
在进行第四步的过程中,该芯片焊层510以及该对接焊层520首先融化,并借助液体的表面张力作用进行自行找准对位的动作,而后热熔在一起,由于该芯片焊层510以及该对接焊层520都为微米级结构,所以其物理尺寸能够支持两者进行上述自行找准对位的动作。
第五步、对第四步中的该电路板B以及该单元化激光芯片400进行整体降温,该芯片焊层510以及该对接焊层520冷却并连接成一整体,以完成整体的焊接装配过程。
实践中,可以将多个该单元化激光芯片400同时放置在相同或者不同的该电路板上,同时进行装配焊接,以实现批量化生产,在进行批量化生产的时候,可以采用传送带输送至升温炉、降温炉中的方式进行,以提升生产效率,降低生产成本,比如,可以通过传送带将该单元化激光芯片400、该电路板输送到升温炉中以完成上述第四步的制作,可以通过传送带将该单元化激光芯片400、该电路板输送到降温炉中以完成上述第五步的制作。
在具体实施的时候,第一步中,该第一电极焊盘120以及该第二电极焊盘220都具有焊盘接触面511。该芯片焊层510具有焊层顶面512以及焊层底面513,其中,该焊层顶面512连接在该焊盘接触面511上,该焊层顶面512的面积等于该焊盘接触面511的面积,该焊层底面513的面积小于该焊层顶面512的面积。
该芯片焊层510包括溢流区514,该溢流区514环设在该芯片焊层510的四周边缘处。
第二步中,该对接焊盘610具有接触面521。
该对接焊层520具有顶面522以及底面523,其中,该顶面522对接在该芯片焊层510的该焊层底面513上,该底面523连接在该对接焊盘610的该接触面521上,该接触面521、该顶面522以及该底面523的面积都小于该焊层底面513的面积。
该对接焊盘610包括盘柱611以及底盘612,其中,该底盘612与该芯片焊层510的该溢流区514相对应,该底盘612环设在该盘柱611四周。
第四步中,该对接焊层520的熔点高于该芯片焊层510的熔点,该芯片焊层510与该对接焊层520融化并热熔在一起的过程按照如下的步骤进行。
步骤一、该电路板B以及该单元化激光芯片400整体升温后,该芯片焊层510首先融化,借助该单元化激光芯片400的重力作用,该单元化激光芯片400整体向下移动,该对接焊层520进入到融化的该芯片焊层510中,该芯片焊层510的该溢流区514融化沿该盘柱611向下流动,并在该底盘612上方形成支撑。
步骤二、整体温度继续升高,该对接焊层520融化,该芯片焊层510与该对接焊层520融合在一起。
步骤二中,借助该溢流区514融化后对该对接焊层520形成的包裹能够加速该对接焊层520的融化。
第五步中,该芯片焊层510以及该对接焊层520冷却并连接成一整体后,该溢流区514包裹在该盘柱611四周,该溢流区514被架设在该底盘612上方,通过上述的结构能够使焊点位置异常坚固,其焊接结构大大优于现有技术。
在具体实施的时候,该单元化激光芯片400的单元面15的面积为S1, S1=W×L,该第一电极焊盘120以及该第二电极焊盘220的该焊盘接触面511的面积为S2,S1与S2的关系式为:1/16×S1<S2<1/10×S1,通过上述的关系式能够确定S1与S2之间的面积对应关系,从而使该单元化激光芯片400的放置更为稳定,且使融化热熔过程更为顺利。
在具体实施的时候,该芯片焊层510、该对接焊层520的材料、熔点选择属于现有技术,其材料可以选取金、银、锡等,或者其混合物加入其它添加剂制得,这里不再累述。
Claims (7)
1.一种拓扑结构激光芯片的晶圆排布方法,其特征在于,包括如下步骤:
第一步、在晶圆上排布芯片边界阵列,
该芯片边界阵列包括若干边界单元,若干该边界单元排布在该晶圆上形成该芯片边界阵列,
每一个该边界单元都包括横边以及竖边,该横边的长度为L,该竖边的长度为W,该横边包括顶边以及底边,该竖边包括左边以及右边,由该顶边、该底边、该左边以及该右边围绕形成一单元面,
第二步、在第一步中每一个该边界单元的单元面上都排布设置第一拓扑结构以及第二拓扑结构,其中,该第一拓扑结构包括第一有源区、第一电极焊盘以及第一导线, 该第二拓扑结构包括第二有源区、第二电极焊盘以及第二导线,
该边界单元与该第一拓扑结构、该第二拓扑结构满足如下平面几何关系:
一个该边界单元中的该第一有源区与该第一电极焊盘中心点之间的连接线为第一倾斜线,该第一倾斜线与该横边相交形成第一夹角A1,
一个该边界单元中的该第二有源区与该第二电极焊盘中心点之间的连接线为第二倾斜线,该第二倾斜线与该横边相交形成第二夹角A2,
一个该边界单元中的该第一有源区与该第二有源区中心点之间的间距为间距D1,
该芯片边界阵列中任意左右相邻的两个该边界单元,其中一个该边界单元的该第一有源区与另外一个该边界单元的该第二有源区中心点之间的间距为间距D2,
该芯片边界阵列中任意上下相邻的两个该边界单元,其中一个该边界单元的该第一有源区与另外一个该边界单元的该第一有源区中心点之间的间距为间距D3,
一个该边界单元中的该第一电极焊盘与该第二电极焊盘中心点之间的间距为间距D4,
该第一电极焊盘以及该第二电极焊盘的直径为直径D5,
一个该边界单元中的该第一有源区以及该第二有源区的中心点与最近该横边的垂直距离为间距D6,
一个该边界单元中的该第一电极焊盘以及该第二电极焊盘的中心点与最近该横边的垂直距离为间距D7,
一个该边界单元中的该第一电极焊盘与该第二电极焊盘边缘最近的间距为间距D8,
如上所述,A1、A2、W、L、D1、D2、D3、D4、D5、D6、D7、D8之间的平面几何计算关系式为:
D1为固定值,L=D1+D2,W=D3,D4=D5+D8,
W=D6+D7+[(D1-D4)/2] ×tanA1,
其中,当A1=A2时,A1取值A1或A2,当A1≠A2时,A1取A1与A2中绝对值大的角度值,
将若干该边界单元设计在晶圆上,通过调整该间距D2以及该间距D3,能够在相同面积的晶圆上排布数量更多的激光芯片,
第三步、将若干该边界单元从该晶圆上切割下来得到若干独立的单元化激光芯片,
该单元化激光芯片按照如下的步骤进行装配焊接:
第1步、在一个该单元化激光芯片的该第一电极焊盘以及该第二电极焊盘上分别设置芯片焊层,
第2步、在电路板上制作两个对接焊盘, 两个该对接焊盘分别与该第一电极焊盘以及该第二电极焊盘相对应,在每个该对接焊盘上分别设置对接焊层,
第3步、将该单元化激光芯片放置在该电路板上,使该第一电极焊盘以及该第二电极焊盘上的该芯片焊层分别叠设在两个该对接焊盘的该对接焊层上,
第4步、对第3步中的该电路板以及该单元化激光芯片进行整体升温,该芯片焊层与该对接焊层融化并热熔在一起,
第5步、对第4步中的该电路板以及该单元化激光芯片进行整体降温,该芯片焊层以及该对接焊层冷却并连接成一整体,以完成整体的焊接装配过程,
第1步中,该第一电极焊盘以及该第二电极焊盘都具有焊盘接触面,该芯片焊层具有焊层顶面以及焊层底面,其中,该焊层顶面连接在该焊盘接触面上,该焊层顶面的面积等于该焊盘接触面的面积,该焊层底面的面积小于该焊层顶面的面积,
该芯片焊层包括溢流区,该溢流区环设在该芯片焊层的四周边缘处,
第2步中,该对接焊盘具有接触面,
该对接焊层具有顶面以及底面,其中,该顶面对接在该芯片焊层的该焊层底面上,该底面连接在该对接焊盘的该接触面上,该接触面、该顶面以及该底面的面积都小于该焊层底面的面积,
该对接焊盘包括盘柱以及底盘,其中,该底盘与该芯片焊层的该溢流区相对应,该底盘环设在该盘柱四周。
2.如权利要求1所述的一种拓扑结构激光芯片的晶圆排布方法,其特征在于:A1=A2,A1、A2的取值范围限定在大于负90度小于正90度。
3.如权利要求1所述的一种拓扑结构激光芯片的晶圆排布方法,其特征在于:D1=250μm,100μm < D2<200 μm,70 μm < D4<130 μm,50 μm < D5<90 μm,50 μm < D6<80 μm,50 μm< D7<90 μm,20 μm < D8<40 μm,A1=A2,20 o < A1<40 o。
4.如权利要求1所述的一种拓扑结构激光芯片的晶圆排布方法,其特征在于:D1=250μm,D2=130μm,D4=100μm,D5=70μm,D6=65μm,D7=72μm,D8=30μm,A1=A2=30 o。
5.如权利要求1所述的一种拓扑结构激光芯片的晶圆排布方法,其特征在于:第二步中,该第一导线连接在该第一有源区与该第一电极焊盘之间,该第二导线连接在该第二有源区与该第二电极焊盘之间,该第一导线以及该第二导线为直导线或者弯曲导线。
6.如权利要求1所述的一种拓扑结构激光芯片的晶圆排布方法,其特征在于:该第二拓扑结构与该第一拓扑结构结构相同,该第一电极焊盘、该第二电极焊盘都为正极焊盘,该第一拓扑结构、该第二拓扑结构都包括负极焊盘,该负极焊盘与该正极焊盘相对应叠设在该晶圆的底面上。
7.如权利要求1所述的一种拓扑结构激光芯片的晶圆排布方法,其特征在于:该第一倾斜线为该第一导线的中轴线,该第二倾斜线为该第二导线的中轴线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210694016.1A CN114784612B (zh) | 2022-06-20 | 2022-06-20 | 一种拓扑结构激光芯片的晶圆排布方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210694016.1A CN114784612B (zh) | 2022-06-20 | 2022-06-20 | 一种拓扑结构激光芯片的晶圆排布方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114784612A CN114784612A (zh) | 2022-07-22 |
CN114784612B true CN114784612B (zh) | 2022-11-11 |
Family
ID=82421812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210694016.1A Active CN114784612B (zh) | 2022-06-20 | 2022-06-20 | 一种拓扑结构激光芯片的晶圆排布方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114784612B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006351799A (ja) * | 2005-06-15 | 2006-12-28 | Fuji Xerox Co Ltd | 表面発光型半導体素子アレイ |
WO2012124821A1 (en) * | 2011-03-17 | 2012-09-20 | Ricoh Company, Ltd. | Surface-emitting laser element, atomic oscillator, and surface-emitting laser element testing method |
CN104364981A (zh) * | 2012-05-25 | 2015-02-18 | 株式会社村田制作所 | 垂直共振腔面发射激光元件、垂直共振腔面发射激光阵列元件 |
JP2015088548A (ja) * | 2013-10-29 | 2015-05-07 | 株式会社リコー | 面発光レーザアレイ |
CN212111867U (zh) * | 2020-05-18 | 2020-12-08 | 深圳市埃尔法光电科技有限公司 | 一种波分复用光通信系统 |
CN112817103A (zh) * | 2021-01-25 | 2021-05-18 | 深圳市埃尔法光电科技有限公司 | 一种高密度多通道光纤通信系统 |
CN112864130A (zh) * | 2021-01-08 | 2021-05-28 | 上海华虹宏力半导体制造有限公司 | 用于晶圆级测试的芯片和晶圆 |
CN114447108A (zh) * | 2020-10-30 | 2022-05-06 | Gan系统公司 | 用于高电流横向功率半导体器件的器件拓扑 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06295937A (ja) * | 1993-03-26 | 1994-10-21 | Nec Corp | 光電素子の実装方法 |
JPH10163522A (ja) * | 1996-11-29 | 1998-06-19 | Kyocera Corp | Ledアレイの製造方法 |
JPH11168262A (ja) * | 1997-09-30 | 1999-06-22 | Canon Inc | 面型光デバイス、その製造方法、および表示装置 |
JP4141549B2 (ja) * | 1997-11-07 | 2008-08-27 | シャープ株式会社 | 半導体発光装置の製造方法 |
JP2002043677A (ja) * | 2000-07-25 | 2002-02-08 | Nec Corp | 光素子実装構造及びその実装方法 |
JP2004047537A (ja) * | 2002-07-09 | 2004-02-12 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2004119620A (ja) * | 2002-09-25 | 2004-04-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
FR2848338B1 (fr) * | 2002-12-05 | 2005-05-13 | Cit Alcatel | Procede de fabrication d'un module electronique comportant un composant actif sur une embase |
CN102801103B (zh) * | 2006-12-18 | 2015-04-15 | 精工爱普生株式会社 | 光芯片和光组件 |
US8243766B2 (en) * | 2007-09-21 | 2012-08-14 | Michael Huff | Means for improved implementation of laser diodes and laser diode arrays |
JP2015076425A (ja) * | 2013-10-07 | 2015-04-20 | 富士ゼロックス株式会社 | 面発光型半導体レーザ、面発光型半導体レーザアレイ、面発光型半導体レーザ装置、光伝送装置、情報処理装置および面発光型半導体レーザの製造方法 |
KR102543179B1 (ko) * | 2016-08-22 | 2023-06-14 | 삼성전자주식회사 | 발광다이오드 모듈 제조방법 |
EP3878069B1 (en) * | 2018-11-06 | 2024-01-03 | Vixar Inc. | Small pitch vcsel array |
TWI704360B (zh) * | 2019-07-09 | 2020-09-11 | 致茂電子股份有限公司 | 覆晶式面射型雷射二極體之晶圓測試裝置 |
US11557878B2 (en) * | 2019-10-22 | 2023-01-17 | University Of Maryland, College Park | High power, narrow linewidth semiconductor laser system and method of fabrication |
-
2022
- 2022-06-20 CN CN202210694016.1A patent/CN114784612B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006351799A (ja) * | 2005-06-15 | 2006-12-28 | Fuji Xerox Co Ltd | 表面発光型半導体素子アレイ |
WO2012124821A1 (en) * | 2011-03-17 | 2012-09-20 | Ricoh Company, Ltd. | Surface-emitting laser element, atomic oscillator, and surface-emitting laser element testing method |
CN104364981A (zh) * | 2012-05-25 | 2015-02-18 | 株式会社村田制作所 | 垂直共振腔面发射激光元件、垂直共振腔面发射激光阵列元件 |
JP2015088548A (ja) * | 2013-10-29 | 2015-05-07 | 株式会社リコー | 面発光レーザアレイ |
CN212111867U (zh) * | 2020-05-18 | 2020-12-08 | 深圳市埃尔法光电科技有限公司 | 一种波分复用光通信系统 |
CN114447108A (zh) * | 2020-10-30 | 2022-05-06 | Gan系统公司 | 用于高电流横向功率半导体器件的器件拓扑 |
CN112864130A (zh) * | 2021-01-08 | 2021-05-28 | 上海华虹宏力半导体制造有限公司 | 用于晶圆级测试的芯片和晶圆 |
CN112817103A (zh) * | 2021-01-25 | 2021-05-18 | 深圳市埃尔法光电科技有限公司 | 一种高密度多通道光纤通信系统 |
Also Published As
Publication number | Publication date |
---|---|
CN114784612A (zh) | 2022-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10332923B2 (en) | Control circuitry for 1D optical metasurfaces | |
KR101889842B1 (ko) | 태양 전지 모듈 | |
JPH08213519A (ja) | 電子素子パッケージ | |
CN210403724U (zh) | 发光二极管封装组件 | |
CN115623813A (zh) | 一种显示面板、显示装置及封装方法 | |
JP2004012803A (ja) | 光伝送用プリント板ユニット及び実装方法 | |
CN114784612B (zh) | 一种拓扑结构激光芯片的晶圆排布方法 | |
WO2020066948A1 (en) | Method of manufacturing thermoelectric module, thermoelectric element, and thermoelectric module | |
CN114784613B (zh) | 一种单元化双拓扑结构的激光芯片 | |
CN220492415U (zh) | 一种激光模组和激光器 | |
CN104051447B (zh) | 发光模块及其单颗发光结构的制造方法 | |
KR102581911B1 (ko) | 후면 전극형 태양 전지 및 이를 포함하는 태양 전지 모듈 | |
CN110112126A (zh) | 显示器件和显示模组及其制造方法 | |
CN114784619B (zh) | 一种vcsel激光芯片的封装方法 | |
US20100118909A1 (en) | Miniature high-power laser diode device | |
WO2022267008A1 (zh) | 显示基板、拼接显示面板和显示装置 | |
JPH0951108A (ja) | 光受発光素子モジュール及びその製作方法 | |
CN115172174A (zh) | 实现裸铜区焊线的封装结构及其制作方法 | |
KR20160016304A (ko) | 태양 전지 모듈 | |
CN209981212U (zh) | 显示器件和显示模组 | |
KR20210074264A (ko) | 태양 전지 모듈 | |
CN1465122A (zh) | 光半导体模块及其制造方法 | |
KR20190125258A (ko) | 태양 전지 모듈 | |
CN113410750A (zh) | 一种双光束半导体激光器及制作方法 | |
JPH02252273A (ja) | Ledアレイチップとヒートシンク基板との接合方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |