JP2002043677A - 光素子実装構造及びその実装方法 - Google Patents

光素子実装構造及びその実装方法

Info

Publication number
JP2002043677A
JP2002043677A JP2000224300A JP2000224300A JP2002043677A JP 2002043677 A JP2002043677 A JP 2002043677A JP 2000224300 A JP2000224300 A JP 2000224300A JP 2000224300 A JP2000224300 A JP 2000224300A JP 2002043677 A JP2002043677 A JP 2002043677A
Authority
JP
Japan
Prior art keywords
optical element
substrate
insulating substrate
mounting structure
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000224300A
Other languages
English (en)
Inventor
Takashi Tanaka
敬 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000224300A priority Critical patent/JP2002043677A/ja
Publication of JP2002043677A publication Critical patent/JP2002043677A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors

Landscapes

  • Light Receiving Elements (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 安価で量産性が高く汎用光素子にも適用可能
な実装構造および実装方法を提供する。 【解決手段】 シリコン基板２は表裏を貫く小孔３を有
し、光素子１と反対面に外部端子４を有している。小孔
３を介して光素子１の電極１ａと外部端子４とを電気的
に接続している。外部端子４にはんだバンプ５を形成
し、光素子１と基板２の接合体は、はんだバンプ５を介
して送受信モジュールのモジュール基板６に実装され
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、光通信用送受信モ
ジュールに使用される光デバイスの実装構造に関し、特
に光素子実装構造及びその実装方法に関するものであ
る。
【０００２】
【従来の技術】この種の光通信用送受信モジュールにお
ける光素子の実装では、光の伝搬特性により高精度に光
軸を整合させた状態で搭載することが重要な課題の一つ
となっている。
【０００３】上述した目的を達成するため、特許第２５
４６５０６号に開示された従来例に係る光素子の実装で
は、シリコン基板（以下、Ｓｉ基板という）にアライメ
ントマークを設け、シリコン基板の赤外光透過性を利用
して前記アライメントマークを検出することにより、光
素子の高精度な位置決めを行なっている。
【０００４】なお、光素子の高精度な位置決めに赤外光
を使用する理由は、材料としてのシリコン（Ｓｉ）が赤
外光を透過する性質を利用するためであり、この赤外光
透過性を利用して、光素子（主にＬＤ，ＬＥＤ等の発光
素子）のアライメントマーク及びＳｉ基板のアライメン
トマークを同時に認識して位置合わせを行い、高い位置
精度を確保するためである。
【０００５】ところで、特許第２５４６５０６号に開示
された従来例に係る光素子の実装では、赤外線カメラを
有する特殊な搭載装置を用いて光素子を１個ずつ高精度
に搭載する必要があるため、光素子の搭載に要する時間
が長くなり、生産性が悪いという問題がある。さらに
は、搭載装置も特殊であり、かつ装置価格が非常に高価
であるため、生産数が増大した場合は、新規な設備投資
額が膨大となり、モジュールのコストをアップさせる要
因となる。
【０００６】そこで、特開平０７−０５８１４９号公報
に開示された光素子実装方法が開発されている。前記特
開平０７−０５８１４９号公報に開示された光素子実装
方法は、はんだバンプをリフローすることによるセルフ
アライメント効果を利用して光素子を高精度に実装する
ものである。この方法によれば、高価な搭載装置を使用
せずに光素子実装に要求される高い位置精度を確保する
ことができる。
【０００７】
【発明が解決しようとする課題】しかしながら、前記特
開平０７−０５８１４９号公報に開示された、はんだバ
ンプのリフローによるセルフアライメント効果を利用し
た方法には、光素子の汎用性の点に改善をする必要があ
る。
【０００８】すなわち、前記セルフアライメント効果
は、はんだバンプの表面張力を利用しており、その効果
を有効にするためには、はんだバンプを適正なサイズ，
数量にて配列する必要があるが、汎用の光素子では、適
正なサイズ及び数量にてはんだバンプを配列するように
電極が配置されておらず、前記セルフアライメント効果
を利用した方法を汎用の光素子を実装する方法に応用す
るには、光素子の電極の形状，配列等を設計し直す必要
がある。
【０００９】また前記セルフアライメント効果を光素子
の実装方法に応用するために専用の電極形状を光素子に
形成する場合においても、全ての光素子に形成するはん
だバンプのサイズ，数量及び配列を共通化することは、
各光素子の設計上の制約があるため、難しい場合も多
い。
【００１０】一方、光素子が搭載されるモジュール側の
接続パッドの形状も個々の光素子により異なっており、
光素子が搭載される部分の共通化を図ることは困難を伴
うものである。
【００１１】本発明の主な目的の一つは、安価で量産性
の高い光素子実装構造およびその実装方法を提供するこ
とにある。また本発明の目的は、汎用光素子に適用可能
であり、また光素子の搭載されるモジュール基板側の接
続パッド形状の共通化を図る光素子実装構造およびその
実装方法を提供することにある。
【００１２】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る光素子実装構造は、光素子と絶縁性基
板とを接合した構造を有する光素子実装構造であって、
前記絶縁性基板は、表裏を貫通した小孔と、前記光素子
に接合する面と反対側に設けた複数の外部端子とを有し
ており、前記外部端子は、前記絶縁性基板の小孔を通し
て前記光素子の電極と電気的に接続されたものである。
【００１３】また前記絶縁性基板の外部端子上にはんだ
バンプを設けたものであり、また前記はんだバンプは、
前記絶縁性基板と被搭載基板とを接合するものである。
また被搭載基板上の接続パッド上に設けた半田バンプに
より、前記絶縁性基板と被搭載基板とを接合するもので
ある。
【００１４】また前記光素子の電極と前記被搭載基板の
電極とをワイヤにて接続するものであり、また前記絶縁
性基板は、前記光素子の厚みより薄いものである。
【００１５】また前記絶縁性基板は、シリコン基板或い
はガラス基板から構成されたものであり、また前記絶縁
性基板に複数の光素子を結合した構造のものである。
【００１６】また本発明に係る光素子実装方法は、光素
子と絶縁性基板とを接合する光素子実装方法であって、
前記絶縁性基板に小孔を表裏に貫通して開口する工程
と、前記絶縁性基板と光素子を接合する工程と、前記絶
縁性基板の光素子に接合する面と反対側の端面に複数の
外部端子を設け、かつ前記絶縁性基板の外部端子と前記
光素子の電極とを前記小孔を介して接続する工程とを含
むものである。
【００１７】また本発明に係る光素子実装方法は、光素
子と絶縁性基板とを接合する光素子実装方法であって、
前記絶縁性基板に小孔を表裏に貫通して開口し、また前
記絶縁性基板の光素子に接合する面と反対側の端面に複
数の外部端子を設ける工程と、前記絶縁性基板と光素子
を接合する工程と、前記絶縁性基板の外部端子と前記光
素子の電極とを前記小孔を介して接続する工程とを含む
ものである。
【００１８】また前記外部端子にはんだバンプを設け、
前記はんだバンプにより前記絶縁性基板を被搭載基板上
に搭載するものである。
【００１９】また被搭載基板にはんだバンプを設け、前
記はんだバンプにより前記絶縁性基板を前記被搭載基板
上に搭載するものである。
【００２０】また前記絶縁性基板を前記光素子の厚みよ
り薄く加工するものである。
【００２１】また前記絶縁性基板に複数の光素子を接合
した状態で処理するものである。
【００２２】また前記光素子或いは絶縁性基板をウエハ
状態或いは複数個の小片の状態で処理するものである。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。
【００２４】（実施形態１）図１は、本発明の実施形態
１に係る光素子実装構造を示す断面図、図２は、本発明
の実施形態１に係る光素子実装構造を示す底面図、図３
は、本発明の実施形態１に係る光素子実装構造であっ
て、はんだバンプを設けた構造を示す断面図、図４は、
本発明の実施形態１に係る光素子実装構造であって、モ
ジュール基板に搭載した構造を示す断面図である。
【００２５】図１〜図４において本発明の実施形態１に
係る光素子実装構造は、光素子１と絶縁性基板２とを接
合した構造としたことを特徴とするものである。
【００２６】本発明の実施形態１における絶縁性基板は
シリコン基板（以下、Ｓｉ基板という）２を用いてお
り、Ｓｉ基板２は図１及び図２に示すように、表裏を貫
通した小孔３と、前記光素子１に接合する面と反対側に
設けた複数の外部端子４，４・・・とを有している。
【００２７】なお、絶縁性基板としてはシリコン基板２
に限定されるものではなく、シリコン基板２に代えてガ
ラス基板を用いてもよく、要は電気的な絶縁材から構成
されるものであれば、いずれのものでもよい。
【００２８】前記外部端子４は、前記Ｓｉ基板２の小孔
３を通して前記光素子１の電極１ａと電気的に接続され
ている。
【００２９】前記外部端子４は図２に示すように、光素
子１の電極（１ａ）のサイズ，数量及び配列等の配置に
拘わらず共通な配置、図２に示す例では同一サイズで縦
横に整然と配列したマトリクス状に配置しており、光素
子１と接合する基板２上に形成する外部端子４のサイ
ズ，数量及び配列等の配置を共通化するようになってい
る。
【００３０】図２に示すように光素子１の電極（１ａ）
と基板２の外部端子４とは、外部端子４から引出部４ａ
を光素子１の電極（１ａ）側に向けて導出し、その引出
部４ａを使って外部端子４を小孔３に通して光素子１の
電極（１ａ）に電気的に接続するようになっている。
【００３１】さらに光素子１とＳｉ基板２の接合体は、
はんだバンプ５を介して送受信モジュール（図示せず）
に搭載される。前記はんだバンプ５は図３に示すように
Ｓｉ基板２の外部端子４上に形成され、光素子１とＳｉ
基板２の接合体は図４に示すように、はんだバンプ５を
介して送受信モジュール内のモジュール基板（被搭載基
板）６に搭載される。なお、はんだバンプ５はモジュー
ル基板６の接続パッド７に接続している。
【００３２】以上のように本発明によれば、Ｓｉ基板２
に設けた小孔３を介して光素子１の電極１ａと基板２の
外部端子４とを電気的に接続するため、共通化された配
置の外部端子４に対して光素子１の電極位置を変更した
り、或いは外部端子４に適合させるために光素子１にバ
ンプ等の特別な形状の電極を形成する必要がなく、した
がって汎用の光素子１にも適用することができる。
【００３３】さらに本発明によれば、光素子１と接合す
る基板２上に設ける外部端子４の共通化が図れるため、
光素子１と基板２の接合体を搭載するモジュール基板６
側の接続パッド７のサイズ，数量及び配列等の配置を基
板２側の外部端子４の配置に合わせて共通化を図ること
ができる。
【００３４】さらに本発明によれば、基板２の外部端子
４とモジュール基板６の接続パッド７のサイズ，数量及
び配列の設計の自由度が高くなるため、モジュール基板
６への搭載において、はんだバンプ５のリフローの際に
最大限のセルフアライメント効果を得ることができるよ
うな設計とすることができる。したがって、高価な搭載
設備を使用することなく高精度の位置決めを容易に行う
ことができる。また高さ方向の搭載位置については、は
んだバンプ５の体積をコントロールすることにより制御
することができる。
【００３５】次に本発明の実施形態１に係る光素子実装
方法を図６に基いて工程順に説明する。
【００３６】図６に示すように、まずステップＳ１にお
いて、Ｓｉ基板２に小孔３を表裏に貫通して形成する。
小孔３の大きさは外部端子４の大きさとの兼ね合いによ
り個々に定められる。
【００３７】前記小孔３は異方性エッチング法を用いて
開口形成する。シリコン（Ｓｉ）のエッチングレートの
違いにより、前記小孔３の開口形状は矩形となり、その
内径部分はテーパー状に成形される。
【００３８】次にステップＳ２において、光素子１とＳ
ｉ基板２を接合する。光素子１とＳｉ基板２を接合する
には、光素子１の電極表面に形成した金属膜と基板２の
シリコンからなる合金を形成し、その接合力で両者を接
合することが望ましいが、この方法に限定されるもので
はない。
【００３９】また光素子１とＳｉ基板２との接合位置精
度は、Ｓｉ基板２の小孔３が光素子１の電極１ａと重な
り、かつ後工程で行われる外部端子４の形成工程におい
て、外部端子４と小孔３が重ならない程度に位置決めさ
れていれば良く、高い搭載精度は要求されない。必要な
位置合わせ精度は数１０μｍ程度である。
【００４０】次にステップＳ３において、光素子１と接
合したＳｉ基板２の厚みを薄く加工する。具体的には光
素子１と接合する面とは反対側のＳｉ基板２の面を所定
の厚みまで研磨し、Ｓｉ基板２の厚みを薄く加工する。
【００４１】引続いてステップＳ４において、光素子１
に接合する面とは反対側の研磨されたＳｉ基板２の面に
外部端子４、及び外部端子４から光素子１の電極１ａ側
に導出する引出部４ａを形成する。そして引出部４ａを
形成する際に、引出部４ａの先端側一部を小孔３内まで
延ばすことにより、外部端子４と光素子１の電極１ａと
を電気的に接続する。引出部４ａを含めて外部端子４の
形成は薄膜プロセス法を使用して行う。
【００４２】ステップＳ４において、薄膜のパターンニ
ングマスクの位置合わせを行う際に光素子１の認識マー
ク位置を読み取ることにより、光素子１の光学軸と外部
端子４の相対位置精度を確保する。
【００４３】ここで、光素子１の認識マークを読み取る
には、赤外光を利用して読み取る、或いは認識マーク位
置に対応する部分のＳｉ基板２の一部に設けた開口を通
して読み取る等の方法を用いることが可能である。
【００４４】次にステップＳ５において、Ｓｉ基板２上
の外部端子４にはんだバンプ５を形成する。はんだバン
プ５は、はんだメッキにより外部端子４上にはんだ片を
形成し、その後前記はんだ片を溶解させることにより、
その形状を整える。
【００４５】次にステップＳ６において、光素子１とＳ
ｉ基板２の接合体をモジュール基板６に搭載する。具体
的には、Ｓｉ基板２の外部端子４とモジュール基板６の
接続パッド７を位置合わせ後、はんだバンプ５を溶解さ
せて接続を行う。
【００４６】ここで、セルフアラインメント効果を利用
して基板２の外部端子４とモジュール基板６の接続パッ
ド７をはんだバンプ５で接続する場合について図８に基
いて説明する。まず図８（ａ）に示すように基板２の外
部端子４上にＡｕＳｎはんだバンプ５を形成し、このＡ
ｕＳｎはんだバンプ５をモジュール基板６側に設けた接
続パッド７に載せる。次に図８（ｂ）に示すように加熱
ステージ１０によりモジュール基板６を加熱してＡｕＳ
ｎはんだバンプ５を溶融し、光素子１及び基板２の接合
体とモジュール基板６とに荷重１１を加えるとＡｕＳｎ
はんだバンプ５が変形し、はんだバンプ５の表面の酸化
膜が分断破壊される。これにより、図８（ｃ）に示すよ
うにセルフアライメント効果に必要な溶融はんだの表面
張力が得られ、図８（ｄ）に示すように光素子１及び基
板２の接合体がモジュール基板６上に高精度に位置決め
され、光素子１及び基板２の接合体がモジュール基板６
上にはんだバンプ５で搭載される。
【００４７】以上の工程を経ることにより本発明によれ
ば、基板２の外部端子４とモジュール基板６の接続パッ
ド７のサイズ，数量及び配列の設計の自由度が高くなる
ため、モジュール基板６への搭載において、はんだバン
プ５のリフローの際に最大限のセルフアライメント効果
を得ることができるような設計とすることができる。し
たがって、モジュール基板６への搭載において、はんだ
バンプ５のリフローの際に最大限のセルフアライメント
効果を得ることができ、高価な搭載設備を使用すること
なく高精度の位置決めを容易に行うことができる。また
高さ方向の搭載位置については、はんだバンプ５の体積
をコントロールすることにより制御することができる。
【００４８】さらにＳｉ基板２に形成した小孔３を介し
て光素子１の電極１ａと外部端子４を電気的に接続する
ため、光素子自身にバンプ等の特別な電極形状を形成す
る必要がなく、したがって汎用の光素子にも適用するこ
とができる。
【００４９】さらにＳｉ基板２の外部端子４の形状配置
等を共通化することにより、光素子１の搭載されるモジ
ュール基板６側の接続パッド７の形状の共通化を図るこ
とができる。
【００５０】（実施例）次に本発明の具体例を用いて詳
細に説明する。本発明に係る光素子実装構造では光素子
１の外形サイズはおよそ０．５ｍｍ以下のものが多く、
その厚みは０．１ｍｍ程度である。一方、Ｓｉ基板２の
外形サイズは光素子１と同じサイズであり、その厚みは
光素子１よりも薄く加工されている。
【００５１】さらに基板２に開口する小孔３の開口径は
電気的接続が得られる程度の寸法に設定されておればよ
く、少なくとも約１０μｍ以上の寸法で開口されていれ
ばよい。異方性エッチング法を用いて小孔３を形成する
場合は、その開口形状は矩形となり、その内径部分はテ
ーパー状に形成される。
【００５２】さらに光素子１の電極１ａにＡｕメッキ
（金属膜）を施し、このＡｕメッキをＳｉ基板２に接触
させた状態で加熱及び加圧の処理を行い、Ｓｉ基板２の
Ｓｉと電極１ａのＡｕメッキとからなるＡｕ−Ｓｉ合金
を形成して、Ｓｉ基板２と光素子１とを接合する。
【００５３】一般に光素子１の電極は、基板２と接合す
る面に例えばＮ型電極が設けられ、その面と反対側の面
にＰ型電極が設けられているが、光素子１の例えばＮ型
及びＰ型電極が基板２と接合する面に設けられている場
合には、複数の小孔３を通して光素子１の複数の電極と
基板２の外部端子４とを電気的に接続することも可能で
ある。この場合には、それぞれの例えばＮ型とＰ型の電
極とそれぞれに対応する外部端子４とを接続することに
より、はんだバンプ５を介してモジュール基板６に接続
することができる。
【００５４】また図２に示すように光素子１の電極１ａ
に接続されない外部端子４が存在し、これらの外部端子
４は電気回路的に必要がないが、セルフアライメント効
果をより有効に利用するために配置する場合がある。
【００５５】外部端子４は直径１００μm程度の円形状
をしており、図２の例では外部端子４は４個を光素子１
の４隅に配置しており、そのうちの１つを小孔３を介し
て光素子１の電極１ａと接続している。外部端子４の形
状，数量については、光素子１のサイズ等により適宜決
定される。
【００５６】図３に示すはんだバンプ５はＡｕＳｎはん
だを使用している。このはんだバンプ５を介して送受信
モジュール内のモジュール基板６と接続するが、リフロ
ーの際にセルフアライメント効果を得るため面方向の高
精度な１〜２μｍ以下で搭載可能である。
【００５７】モジュール基板６は材質をシリコンとする
ことにより、光素子１及びＳｉ基板２との熱膨張の整合
がとれ、光素子１から発生する熱の放熱性も良好とな
る。
【００５８】（実施形態２）図５は、本発明の実施形態
２に係る光素子実装構造を示す断面図である。
【００５９】図５に示す本発明の実施形態２に係る光素
子実装構造では、モジュール基板６に実装された光素子
１の上面側の電極１ｂとモジュール基板６上に形成され
たボンデイングパッド９とをワイヤ８により電気的に接
続したものである。
【００６０】この構成により、小孔３を通して接続され
る光素子１の電極１ａと反対面に存在する他の電極１ｂ
の電気的接続をそれぞれ得ることができる。
【００６１】したがって光素子１のＮ電極及びＰ電極が
同一面に形成されている必要はなく、両電極がそれぞれ
反対面に形成されている光素子に対しても本発明を適用
することができるものである。
【００６２】また光素子１の電極１ｂとモジュール基板
６のボンデイングパッド９との電気的接続はワイヤボン
ディングに限らず、リボンボンディング等の他の電気的
接続工法も使用可能である。
【００６３】実施形態１，２においては、図２に示すよ
うに外部端子４の形状を円形としたが、この円形に限定
されるものではなく、外部端子４の形状を長円形又は長
方形等の一方向に長い形状とすることにより、さらにセ
ルフアライメント効果を大きくすることができるもので
ある。
【００６４】これは、円形の外部端子４上に設ける円形
のはんだバンプ５は、単体ではセルフアライメント効果
として回転方向の力を発生することはないが、はんだバ
ンプ５が長円形，長方形等の形状であれば、単体でも回
転方向の力も発生するため、よりセルフアライメント効
果が有効に作用するためである。
【００６５】またＳｉ基板２に代えてガラス基板を使用
することも可能である。特に石英ガラスは熱膨張係数も
低く、モジュール内への搭載後の熱ひずみを小さくでき
る。
【００６６】はんだバンプ５においては、ＡｕＳｎはん
だの他に，ＳｎＡｇはんだ，ＳｎＰｂはんだ，その他Ｓ
ｎ系はんだ，Ｐｂ系はんだ，Ｉｎ系はんだ等を使用する
ことができる。
【００６７】本発明に係る光素子実装方法においては、
図６に示す実施形態１による処理ステップ以外の工程を
用いても実施可能である。
【００６８】図７に示すステップＳ１において、絶縁性
基板２に小孔３を開口するには異方性エッチング法によ
るものでなく、機械的加工により基板２に小孔３を開口
するようにしてもよいものである。さらに小孔３の内径
部分の形状は図１のようにテーパー形状でなく、ストレ
ート形状である場合でも同様の効果を有する。また絶縁
性基板２としてガラス基板を使用する場合は、エッチン
グ加工，プレス加工，金型加工等を用いて小孔３を開口
する。
【００６９】図７に示すステップＳ２において、光素子
１とＳｉ基板２を接合するには、Ａｕ−Ｓｉ合金による
接合ばかりではなく、その他の金属膜をあらかじめ光素
子１またはＳｉ基板２の一方もしくは両方に形成してお
き、その金属膜を利用して合金を形成する方法、或いは
非金属材料にて接着する方法等の接合方法を適用するこ
とが可能である。さらに前記金属膜の部分において光素
子１とＳｉ基板２の両者間での電気的接合を有すること
は必須条件ではない。
【００７０】また光素子１とＳｉ基板２の接合を赤外線
透過光等を利用するアライメント方法を用いて、高精度
に接合する必要がある場合がある。Ｓｉ基板２上に外部
端子４を先に形成している場合は、ステップＳ２に示す
接合工程において、光素子１の光軸とＳｉ基板２の外部
端子４の相対的位置精度を確保しておく必要があるため
である。この場合はＳｉ基板２に外部端子４を形成する
工程が、ステップＳ２よりも前にある。
【００７１】図７に示すステップＳ３において、第１の
ステップＳ１及び第２のステップＳ２においてＳｉ基板
２を薄くした場合において、問題がある場合はここで実
施するが、第１，第２のステップＳ１，Ｓ２の両工程に
おいてＳｉ基板２が薄くても可能な場合は、第１番目の
ステップＳ１の前、あるいは第１番目のステップＳ１と
第２番目のステップＳ２の間にＳｉ基板２を薄くする加
工を行うようにしてもよい。
【００７２】さらに最終的に必要な厚みをもつＳｉ基板
２を、材料として初期から入手可能であれば、ステップ
Ｓ３での基板薄化加工工程を行う必要がない場合もあ
る。
【００７３】図７に示すステップＳ４における基板電極
配線工程において、外部端子４及び引出部４ａを形成す
ることになるが、外部端子４及び引出部４ａの形成に
は、蒸着，スパッタ，メッキ等の膜形成を行う手段を用
いても良いものである。
【００７４】図７に示すステップＳ５においては、基板
２の外部端子４にはんだバンプ５を形成しているが、こ
のはんだバンプ５はモジュール基板６の接続パッド７上
に形成するようにしてもよい。
【００７５】図７に示すステップＳ５において、Ｓｉ基
板２或いはモジュール基板６のどちらにはんだバンプ５
を形成する場合においても、はんだメッキの他に、はん
だボールを配置して溶融させる方法，はんだ片を打ち抜
いた後に溶融させる方法，はんだ粉を選択的に付着させ
て溶融固着させる方法等も適用可能である。
【００７６】さらに図７に示すステップＳ６の後工程と
して、ステップＳ７としてのワイヤボンディング工程、
すなわち光素子１とモジュール基板６をワイヤボンディ
ングにて接続する工程を追加するようにしてもよいもの
である。この場合、光素子１の電極１ｂとモジュール基
板６のボンデイングパッド９との電気的接続はワイヤボ
ンディングに限らず、リボンボンディング等の他の電気
的接続工法も使用可能である。
【００７７】さらにステップＳ１〜ステップＳ５におい
ては、光素子１或いはＳｉ基板２を、ウエハ状態或いは
複数個接続した小片の状態で処理することが可能であ
り、このウエハ状態或いは複数個接続した小片の状態で
処理を進めた光素子１或いはＳｉ基板２を個々に分割す
るステップＳ５−２を第６のステップＳ６の前に行うこ
とにより、第１のステップＳ１〜第５のステップＳ５の
効率を飛躍的に向上させることが可能となる。
【００７８】図７に示すステップＳ７におけるワイヤボ
ンディング工程及びステップＳ５−２の分割工程を追加
した場合を実施形態２とする。
【００７９】本実装方法においては、各工程の順番はこ
れに限定されるものではなく、必要に応じて工程の順番
の入れ替え、工程の削除が可能である。
【００８０】また本発明の実装構造及び実装方法は、光
素子１として、発光部品（半導体レーザー，ＬＥＤ
等），受光部品（ＰＤ等）を用いることができる。特に
光素子１の発光面，受光面側をＳｉ基板２側に向けて接
合する場合は、光素子１との接合にＳｉ基板２を採用し
ていることにより、面発光型部品（ＶＣＳＥＬ等）及び
面受光型部品の中で、赤外光を発光受光するものについ
ても適用可能となる。これは、赤外光がＳｉ基板２を透
過するためである。Ｓｉ基板２の代わりにガラス基板を
使用した場合は、光素子１の発光面，受光面側をＳｉ基
板２側に向けて接合する場合において、赤外光を発光受
光する素子の他に、可視光を発光受光する素子も適用可
能となる
【００８１】この場合、モジュール基板６に対する光素
子１の搭載位置の中央部に光導波路等の光回路部品を配
置することにより、光素子１との結合をとることができ
る。
【００８２】例えば異方性エッチングによりモジュール
基板６にＶ溝を形成し、そのＶ溝の終端のテーパーを利
用して、水平方向に反射させた後に光ファイバ或いは導
波路に結合させる構造や、端面を斜めにカットした光フ
ァイバを配置して本光ファイバと結合をとることができ
る。
【００８３】光素子１の受光面，発光面をＳｉ基板２の
反対側に向ける場合や、光素子１が端面発光型の半導体
レーザー等である場合も、光ファイバ等の光回路部品を
光軸方向に配置する等により適用可能であることは明ら
かである。
【００８４】さらに本発明の光素子実装構造及び実装方
法において説明した実施形態では、最終的に実装される
光素子１は一つであるが、最終的な実装構造において光
素子１を基板２に複数個並列に接合した状態とすること
も可能であり、多チャンネル化に容易に対応が可能とな
る。その場合、本発明の光素子実装方法がそのまま適用
可能である。その場合、ステップＳ５−２の分割工程に
おいて、所用の光素子数にて分割すればよいからであ
る。
【００８５】なお、本発明は上記各実施形態に限定され
ず、本発明の技術思想の範囲内において、各実施形態は
適宜変更され得ることは明らかである。
【００８６】
【発明の効果】以上説明したように本発明によれば、光
素子と絶縁性基板とを接合した構造において、絶縁性基
板は表裏を貫く小孔を有し、光素子との接合面の反対面
に外部端子を有しており、小孔を介して光素子の電極と
外部端子を電気的に接続し、さらにはんだバンプにより
送受信モジュールに搭載するという基本構成に基づき、
はんだバンプのセルフアライメント効果を得ることによ
り、高価な搭載設備を使用することなく高精度の位置決
めを容易に行うことができ、したがって安価で量産性の
高い実装構造及び実装方法を提供することができる。
【００８７】また絶縁性基板に形成した小孔を介して光
素子の電極と外部端子を電気的に接続するため、光素子
自身にバンプ等の特別な電極形状を形成する必要がな
く、汎用の光素子にも適用することができる。
【００８８】さらに絶縁性基板の外部端子の配置を共通
化することにより、光素子を搭載するモジュール基板側
の接続パッドの配置の共通化を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態１に係る光素子実装構造を示
す断面図である。
【図２】本発明の実施形態１に係る光素子実装構造を示
す底面図である。
【図３】本発明の実施形態１に係る光素子実装構造であ
って、はんだバンプを設けた構造を示す断面図である。
【図４】本発明の実施形態１に係る光素子実装構造であ
って、モジュール基板に搭載した構造を示す断面図であ
る。
【図５】本発明の実施形態２に係る光素子実装構造を示
す断面図である。
【図６】本発明の実施形態１に係る光素子実装方法を示
すフローチャートである。
【図７】本発明の実施形態２に係る光素子実装方法を示
すフローチャートである。
【図８】セルフアラインメント効果を利用して基板の外
部端子とモジュール基板の接続パッドをはんだバンプで
接続する場合を説明する工程図である。
【符号の説明】
１ 光素子 ２ シリコン基板（Ｓｉ基板） ３ 小孔 ４ 外部端子 ５ はんだバンプ ６ モジュール基板 ７ 接続パッド ８ ワイヤ ９ ボンディングパッド
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 31/02 Ｈ０１Ｌ 23/14 Ｓ 33/00 31/02 Ｂ

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 光素子と絶縁性基板とを接合した構造を
    有する光素子実装構造であって、 前記絶縁性基板は、表裏を貫通した小孔と、前記光素子
    に接合する面と反対側に設けた複数の外部端子とを有し
    ており、 前記外部端子は、前記絶縁性基板の小孔を通して前記光
    素子の電極と電気的に接続されたものであることを特徴
    とする光素子実装構造。
  2. 【請求項２】 前記絶縁性基板の外部端子上にはんだバ
    ンプを設けたものであることを特徴とする請求項１に記
    載の光素子実装構造。
  3. 【請求項３】 前記はんだバンプを介して、前記絶縁性
    基板と被搭載基板とを接合していることを特徴とする請
    求項２に記載の光素子実装構造。
  4. 【請求項４】 被搭載基板上の接続パッド上に設けた半
    田バンプにより、前記絶縁性基板と被搭載基板とを接合
    していることを特徴とする請求項１に記載の光素子実装
    構造。
  5. 【請求項５】 前記光素子の電極と前記被搭載基板の電
    極とをワイヤにて接続するものであることを特徴とする
    請求項３又は４に記載の光素子実装構造。
  6. 【請求項６】 前記絶縁性基板は、前記光素子の厚みよ
    り薄いものであることを特徴とする請求項１，２，３，
    ４又は５に記載の光素子実装構造。
  7. 【請求項７】 前記絶縁性基板は、シリコン基板から構
    成されたものであることを特徴とする請求項１，２，
    ３，４，５又は６に記載の光素子実装構造。
  8. 【請求項８】 前記絶縁性基板は、ガラス基板から構成
    されたものであることを特徴とする請求項１，２，３，
    ４，５又は６に記載の光素子実装構造。
  9. 【請求項９】 前記絶縁性基板に複数の光素子を接合し
    たものであることを特徴とする請求項１，２，３，４，
    ５，６，７又は８に記載の光素子実装構造。
  10. 【請求項１０】 光素子と絶縁性基板とを接合する光素
    子実装方法であって、 前記絶縁性基板に小孔を表裏に貫通して開口する工程
    と、 前記絶縁性基板と光素子を接合する工程と、 前記絶縁性基板の光素子に接合する面と反対側の端面に
    複数の外部端子を設け、かつ前記絶縁性基板の外部端子
    と前記光素子の電極とを前記小孔を介して接続する工程
    とを含むことを特徴とする光素子実装方法。
  11. 【請求項１１】 光素子と絶縁性基板とを接合する光素
    子実装方法であって、 前記絶縁性基板に小孔を表裏に貫通して開口し、また前
    記絶縁性基板の光素子に接合する面と反対側の端面に複
    数の外部端子を設ける工程と、 前記絶縁性基板と光素子を接合する工程と、 前記絶縁性基板の外部端子と前記光素子の電極とを前記
    小孔を介して接続する工程とを含むことを特徴とする光
    素子実装方法。
  12. 【請求項１２】 前記外部端子にはんだバンプを設け、
    前記はんだバンプにより前記絶縁性基板を被搭載基板上
    に搭載することを特徴とする請求項１０又は１１に記載
    の光素子実装方法。
  13. 【請求項１３】 被搭載基板にはんだバンプを設け、前
    記はんだバンプにより前記絶縁性基板を前記被搭載基板
    上に搭載することを特徴とする請求項１０又は１１に記
    載の光素子実装方法。
  14. 【請求項１４】 前記絶縁性基板を前記光素子の厚みよ
    り薄く加工することを特徴とする請求項１０，１１，１
    ２又は１３に記載の光素子実装方法。
  15. 【請求項１５】 前記絶縁性基板に複数の光素子を接合
    した状態で処理することを特徴とする請求項１０，１
    １，１２，１３又は１４に記載の光素子実装方法。
  16. 【請求項１６】 前記光素子或いは絶縁性基板をウエハ
    状態或いは複数個の小片の状態で処理することを特徴と
    する請求項１０，１１，１２，１３又は１４に記載の光
    素子実装方法。
JP2000224300A 2000-07-25 2000-07-25 光素子実装構造及びその実装方法 Pending JP2002043677A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000224300A JP2002043677A (ja) 2000-07-25 2000-07-25 光素子実装構造及びその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000224300A JP2002043677A (ja) 2000-07-25 2000-07-25 光素子実装構造及びその実装方法

Publications (1)

Publication Number Publication Date
JP2002043677A true JP2002043677A (ja) 2002-02-08

Family

ID=18718286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000224300A Pending JP2002043677A (ja) 2000-07-25 2000-07-25 光素子実装構造及びその実装方法

Country Status (1)

Country Link
JP (1) JP2002043677A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100576662C (zh) * 2004-11-01 2009-12-30 中国科学院半导体研究所 利用倒装焊技术制作氮化镓基激光器管芯的方法
CN103368062A (zh) * 2012-03-26 2013-10-23 鸿富锦精密工业（深圳）有限公司 晶片封装结构及其封装方法
CN114784613A (zh) * 2022-06-20 2022-07-22 深圳市埃尔法光电科技有限公司 一种单元化双拓扑结构的激光芯片
CN114784612A (zh) * 2022-06-20 2022-07-22 深圳市埃尔法光电科技有限公司 一种拓扑结构激光芯片的晶圆排布方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100576662C (zh) * 2004-11-01 2009-12-30 中国科学院半导体研究所 利用倒装焊技术制作氮化镓基激光器管芯的方法
CN103368062A (zh) * 2012-03-26 2013-10-23 鸿富锦精密工业（深圳）有限公司 晶片封装结构及其封装方法
CN114784613A (zh) * 2022-06-20 2022-07-22 深圳市埃尔法光电科技有限公司 一种单元化双拓扑结构的激光芯片
CN114784612A (zh) * 2022-06-20 2022-07-22 深圳市埃尔法光电科技有限公司 一种拓扑结构激光芯片的晶圆排布方法
CN114784613B (zh) * 2022-06-20 2022-11-11 深圳市埃尔法光电科技有限公司 一种单元化双拓扑结构的激光芯片

Similar Documents

Publication Publication Date Title
US7118294B2 (en) Optical semiconductor module and its manufacturing method
US5249245A (en) Optoelectroinc mount including flexible substrate and method for making same
US6635866B2 (en) Multi-functional fiber optic coupler
JPH08327843A (ja) 光導波路モデュールおよびその製造方法
US9507112B2 (en) Photoelectric conversion module and method of manufacturing photoelectric conversion module
JP2629435B2 (ja) アレイ状光素子用サブ基板の作製方法
US8698264B2 (en) Photoelectric conversion module
US6762119B2 (en) Method of preventing solder wetting in an optical device using diffusion of Cr
JP2002043677A (ja) 光素子実装構造及びその実装方法
JP2018093033A (ja) 光モジュール及び光モジュールの製造方法
JP2527054B2 (ja) 光モジュ―ル用サブマウント及びその製造方法
JP5292827B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
EP3789805B1 (en) Bonded structure and method for manufacturing a bonded structure
JP2001343561A (ja) 光モジュール
US7101092B2 (en) Module having a circuit carrier and an electro-optical transducer and method for producing the same
JP4798863B2 (ja) 光電気配線基板
JP3485455B2 (ja) 光モジュール
JP2001007352A (ja) 光・電気混載モジュール
JP3348122B2 (ja) 光伝送モジュール及びその製造方法
JP2003227969A (ja) 光モジュールおよびその製造方法
JP2001156381A (ja) 光モジュール
JP3670220B2 (ja) 半導体装置の製造方法
JP2005044966A (ja) 光半導体モジュールと光半導体装置
JP2005321655A (ja) 光部品、光通信モジュール、電子機器、並びに、光部品の製造方法、及び光通信モジュールの製造方法
KR100680997B1 (ko) 플립칩 본딩방법 및 이를 이용한 광모듈