WO2013141013A1 - 素子収納用パッケージ - Google Patents

素子収納用パッケージ Download PDF

Info

Publication number
WO2013141013A1
WO2013141013A1 PCT/JP2013/055955 JP2013055955W WO2013141013A1 WO 2013141013 A1 WO2013141013 A1 WO 2013141013A1 JP 2013055955 W JP2013055955 W JP 2013055955W WO 2013141013 A1 WO2013141013 A1 WO 2013141013A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
insulating layer
terminals
frame
storage package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2013/055955
Other languages
English (en)
French (fr)
Inventor
真広 辻野
永一 片山
絵美 向井
厚志 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to US14/382,801 priority Critical patent/US9408307B2/en
Priority to JP2014506121A priority patent/JP5823023B2/ja
Priority to CN201380010881.9A priority patent/CN104126224B/zh
Publication of WO2013141013A1 publication Critical patent/WO2013141013A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H05K1/184—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components inserted in holes through the PCBs and wherein terminals of the components are connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of flexible or folded printed circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/12—Containers or parts thereof characterised by their shape
    • H10W76/15—Containers comprising an insulating or insulated base
    • H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0344—Electroless sublayer, e.g. Ni, Co, Cd or Ag; Transferred electroless sublayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10075—Non-printed oscillator
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10083—Electromechanical or electro-acoustic component, e.g. microphone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10143—Solar cell
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10174—Diode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10196—Variable component, e.g. variable resistor

Definitions

  • the present invention relates to an element storage package that allows an element to be mounted and stored to function as a mounting structure.
  • a small device housing package capable of mounting an element such as an IC, a light emitting diode, a piezoelectric element or a crystal resonator has been developed.
  • An optical semiconductor package in which an optical semiconductor element such as a laser diode or a photodiode can be mounted has been proposed (for example, Japanese Patent Application Laid-Open No. 2006-66867).
  • the electronic component storage package proposed in Japanese Patent Application Laid-Open No. 2006-66867 is provided on each of a metal base, input / output terminals provided on the base, and upper and lower surfaces of the input / output terminals. And a plurality of lead terminals.
  • An object of the present invention is to provide an element storage package capable of increasing the number of lead terminals without increasing the size of the package itself.
  • An element storage package includes a rectangular substrate having an element mounting region on an upper surface thereof, and a notch formed on a portion of the substrate along the outer periphery of the mounting region. And an input / output terminal provided in the notch and extending from a region surrounded by the frame to a region not surrounded by the frame.
  • the input / output terminal includes a first insulating layer, a second insulating layer stacked on the first insulating layer, and a third insulating layer stacked on the second insulating layer.
  • the first insulating layer extends outside the frame body more than the second insulating layer and the third insulating layer.
  • the second insulating layer extends outside the frame body more than the third insulating layer.
  • a plurality of first terminals set to a predetermined potential are provided on the upper surface of the first insulating layer.
  • a plurality of second terminals set at a predetermined potential are provided on the lower surface of the first insulating layer.
  • a plurality of third terminals through which an AC signal flows is provided on the upper surface of the second insulating layer.
  • FIG. 3 is a schematic perspective view of an element storage package according to an embodiment of the present invention, and is an upper perspective view of the front of the input / output terminal as viewed from the rear of the input / output terminal.
  • FIG. 3 is a schematic perspective view of an element storage package according to an embodiment of the present invention, and is an upper perspective view of the rear of the input / output terminal as viewed from the front of the input / output terminal. It is the perspective view of the input / output terminal which expanded the A section of FIG. It is a top view of the element storage package which concerns on one Embodiment of this invention. It is the top view of the input-output terminal which expanded the B section of FIG.
  • FIG. 2 is an overview perspective view corresponding to FIG. 1, and is an upper perspective view in which a holding member and a light transmissive member are provided in a through hole.
  • FIG. 3 is a schematic perspective view corresponding to FIG. 2, and is an upper perspective view in which a holding member and a light transmissive member are provided in a through hole.
  • the element storage package 1 is mounted with, for example, an active element such as a semiconductor element, a transistor, a diode, or a thyristor, or an element composed of a passive element such as a resistor, a capacitor, a solar cell, a piezoelectric element, a crystal oscillator, or a ceramic oscillator. It is used to do.
  • the element storage package 1 is suitable for mounting and functioning an element corresponding to high withstand voltage, large current, or high speed and high frequency, and mounts a semiconductor element as an example of the element.
  • the element storage package 1 has a rectangular substrate 2 having an element mounting region R on its upper surface, and is formed on the substrate 2 along the outer periphery of the mounting region R, and has a notch C in part.
  • a frame 3 and an input / output terminal 4 provided in the notch C and extending from a region surrounded by the frame 3 to a region not surrounded by the frame 3 are provided.
  • the substrate 2 is a rectangular metal plate, and is made of, for example, a metal material such as copper, iron, tungsten, molybdenum, nickel, or cobalt, or an alloy containing these metal materials.
  • the thermal conductivity of the substrate 2 is set to, for example, 15 W / (m ⁇ K) or more and 450 W / (m ⁇ K) or less.
  • the thermal expansion coefficient of the substrate 2 is set to, for example, 3 ⁇ 10 ⁇ 6 / K or more and 28 ⁇ 10 ⁇ 6 / K or less.
  • the substrate 2 is manufactured in a predetermined shape by using a conventionally known metal processing method such as rolling or punching for an ingot obtained by casting a molten metal material into a mold and solidifying it.
  • a conventionally known metal processing method such as rolling or punching for an ingot obtained by casting a molten metal material into a mold and solidifying it.
  • the length of one side of the substrate 2 in a plan view is set to, for example, 5 mm or more and 50 mm or less.
  • the thickness in the vertical direction of the substrate 2 is set to, for example, 0.3 mm or more and 5 mm or less.
  • a metal layer such as nickel or gold is formed on the surface of the substrate 2 by using an electroplating method or an electroless plating method in order to prevent oxidative corrosion.
  • the thickness of the metal layer is set to, for example, 0.5 ⁇ m or more and 9 ⁇ m or less.
  • the frame 3 is a member that is connected along the outer periphery of the mounting region R and protects elements mounted on the mounting region R from the outside.
  • the frame body 3 has a shape in which a part of a frame shape formed in a quadrangular shape is cut out when viewed in a plan view. Further, the frame body 3 is provided with an input / output terminal 4 in a notch C. Further, the frame 3 may be provided with a through hole H at a location facing the notch C.
  • the frame 3 is brazed to the substrate 2 via a brazing material.
  • the frame 3 is made of, for example, a metal material such as copper, iron, tungsten, molybdenum, nickel, or cobalt, or an alloy containing these metal materials.
  • the frame 3 has a function of efficiently dissipating heat generated from the elements in the frame 3 to the outside of the frame 3.
  • the thermal conductivity of the frame 3 is set to, for example, 15 W / (m ⁇ K) or more and 450 W / (m ⁇ K) or less.
  • the thermal expansion coefficient of the frame 3 is set to, for example, 3 ⁇ 10 ⁇ 6 / K or more and 28 ⁇ 10 ⁇ 6 / K or less.
  • the frame 3 has a size corresponding to the substrate 2 when viewed in plan, and the length of one side is set to, for example, 5 mm or more and 50 mm or less.
  • the upper and lower thickness excluding the notch C of the frame 3 is set to, for example, 1 mm or more and 10 mm or less.
  • the upper and lower thicknesses including the cutout C of the frame 3 are set to, for example, 5 mm or more and 20 mm or less.
  • the thickness of the frame when the frame 3 is viewed in plan is set to, for example, not less than 0.5 mm and not more than 3 mm.
  • the input / output terminal 4 is provided in the notch C of the frame 3.
  • a light-transmitting member that allows light transmitted from an optical fiber provided outside to pass through the inside of the frame 3 is provided at a position where the through hole H of the frame 3 is formed.
  • the through hole H is provided with a holding member 12 into which a light transmissive member 11 such as a lens, plastic, glass, or sapphire substrate can be fitted.
  • the holding member 12 may hold the optical fiber close to the end of the optical fiber from the outside of the frame 3 to the vicinity of the light transmissive member 11.
  • the frame body 3 has a through hole H formed at a location facing the notch C. Then, as shown in FIG. 8 or FIG. 9, a holding member 12 that holds the light transmissive member 11 in the through hole H is provided.
  • the light transmissive member 11 is provided at a height position where light emitted from the optical semiconductor element passes when the optical semiconductor element is mounted in the frame 3. And when an element is an optical semiconductor element, it arrange
  • the holding member 12 is made of, for example, a metal such as copper, tungsten, iron, nickel, or cobalt, or an alloy containing a plurality of these metals.
  • the light transmissive member 11 is provided on the holding member 12 so as to seal the through hole H.
  • the light transmissive member 11 has a function of transmitting light and maintaining airtightness in the frame 3.
  • the light transmissive member 11 has a function of converting an optical signal emitted from the optical semiconductor element into condensed light or parallel light. Therefore, the light transmissive member 11 can adjust the optical axis of the optical signal emitted from the optical semiconductor element.
  • the input / output terminal 4 may be provided in the notch C facing the light transmissive member 11.
  • the length of the element storage package 1 in the direction perpendicular to the optical axis of the through hole H in which the light transmissive member 11 and the optical fiber are held can be suppressed, and the element storage package 1 can be downsized. it can. Therefore, the element storage package 1 can be mounted on the external circuit board with high density.
  • the frame 3 and the input / output terminal 4 are provided line-symmetrically in plan view with respect to the optical axis of the through hole H in which the light transmissive member 11 and the optical fiber are held.
  • the deformation of the element housing package 1 caused by the difference in thermal expansion coefficient or thermal stress between the substrate 2, the frame body 3, and the input / output terminal 4 becomes line symmetric with respect to the optical axis of the through hole H in plan view. Therefore, the deviation of the optical axis with respect to the optical axis of the through hole H is suppressed. Therefore, the element housing package 1 can smoothly perform optical input / output between the optical semiconductor element housed inside and the optical fiber.
  • a seal ring 5 is provided on the frame 3 along the upper surface of the frame 3.
  • the seal ring 5 connects the lid when the lid is provided so as to cover the inside of the frame 3.
  • the seal ring 5 is made of a metal such as copper, tungsten, iron, nickel, or cobalt having excellent seam weldability with the lid, or an alloy containing a plurality of these metals.
  • the input / output terminal 4 is a member provided in the notch C of the frame 3.
  • the input / output terminal 4 has a structure in which a plurality of insulating layers are stacked, and is stacked on the first insulating layer 4a, the second insulating layer 4b stacked on the first insulating layer 4a, and the second insulating layer 4b.
  • the input / output terminal 4 is provided with a fourth insulating layer 4d on the lower surface of the first insulating layer 4a.
  • the first insulating layer 4a extends outside the frame 3 more than the second insulating layer 4b and the third insulating layer 4c, and the second insulating layer 4b extends outside the frame 3 more than the third insulating layer 4c.
  • the 4th insulating layer 4d is extended outside the frame 3 rather than the 2nd insulating layer 4b, it is not extended rather than the 1st insulating layer 4a.
  • first terminals 6 set at a predetermined potential on the upper surface of the first insulating layer 4a
  • second terminals 7 set at a predetermined potential on the lower surface of the first insulating layer 4a
  • second insulating layer A plurality of third terminals 8 through which an AC signal flows are provided on the upper surface of 4b.
  • the first insulating layer 4a, the second insulating layer 4b, and the third insulating layer 4c are insulating materials, such as an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, and an aluminum nitride material. It consists of ceramic materials, such as a sintered compact, a silicon nitride sintered body, or glass ceramics.
  • the first terminal 6, the second terminal 7, and the third terminal 8 are provided on the upper surface of the first insulating layer 4a, the lower surface of the first insulating layer 4a, and the upper surface of the second insulating layer 4b.
  • a metal layer 9 is formed.
  • the metal layer 9 is formed in the 1st insulating layer 4a and the 2nd insulating layer 4b corresponding to each terminal.
  • a metallized pattern for connecting the frame body 3 via a brazing material is formed on the upper surface of the third insulating layer 4c and the lower surface of the fourth insulating layer 4d.
  • the metal layer 9 and the metallized pattern are made of a refractory metal material such as tungsten, molybdenum or manganese.
  • the thermal expansion coefficients of the first insulating layer 4a, the second insulating layer 4b, and the third insulating layer 4c made of a ceramic material are set to 3 ⁇ 10 ⁇ 6 / K or more and 8 ⁇ 10 ⁇ 6 / K or less, for example. Has been.
  • a method for manufacturing the input / output terminal 4 will be described.
  • a thick film forming technique such as a screen printing method or a thin film forming technique such as a vapor deposition method or a sputtering method is used.
  • a plurality of metal layers 9 are formed. Further, similarly to the metal layer 9, a metallized pattern is formed on the upper surface of the third insulating layer 4c and the lower surface of the fourth insulating layer 4d.
  • the metal layer 9 is provided from one end to the other end of the upper surface of the first insulating layer 4a, provided from one end to the other end of the lower surface of the first insulating layer 4a, and from one end to the other end of the upper surface of the second insulating layer 4b.
  • the metallized pattern is formed at a location where it is connected to the frame 3 on the upper surface of the third insulating layer 4c and the lower surface of the fourth insulating layer 4d.
  • the first insulating layer 4a, the second insulating layer 4b, the third insulating layer 4c, and the fourth insulating layer 4d are integrated.
  • the metal layer 9 is provided so as to extend to the inside and outside surrounded by the frame 3.
  • the element in the frame 3 and an external electronic device outside the frame 3 can be electrically connected via the metal layer 9.
  • the first terminal 6, the second terminal 7, and the third terminal 8 are members for electrical connection with an external electronic device.
  • the first terminal 6, the second terminal 7 and the third terminal 8 are connected to the metal layer 9 via a brazing material.
  • Each of the first terminal 6, the second terminal 7, and the third terminal 8 is electrically connected to the metal layer 9.
  • the metal layer 9 is provided corresponding to each terminal.
  • the metal layer 9 is provided in such a manner that the terminals of the adjacent first terminals 6, the adjacent second terminals 7, and the adjacent third terminals 8 are spaced apart from each other and electrically insulated. Yes.
  • the first terminal 6 and the second terminal 7 are set to a predetermined potential that is a fixed value such as a ground or a DC voltage.
  • the third terminal 8 is set so that a high-frequency signal as an AC signal flows.
  • a part of the first terminal 6 is a ground conductor terminal
  • a part of the second terminal 7 is a DC voltage terminal.
  • Part of the first terminal 6 is for the ground conductor
  • part of the second terminal 7 is for DC voltage
  • the third terminal 8 is for AC signal, so that it is particularly between the second terminal 7 below the third terminal 8.
  • each of the plurality of third terminals 8 is disposed between the plurality of first terminals 6 in plan view, and the distance between the third terminals 8 and the adjacent first terminals 6 is set. They are arranged to be the same. That is, the third terminal 8 is disposed in the center between the plurality of first terminals 6 in plan view.
  • the distance between the first terminal 6 and the third terminal 8 is reduced.
  • the electromagnetic field coupling with the third terminal 8 is strengthened, and the mismatch of the impedance of the third terminal 8 is caused by the fluctuation of the capacitance caused by the coupling, and the electromagnetic field coupling between the first terminal 6 and the third terminal 8 is also caused. Resonance is likely to occur. Further, when the size of the first terminal 6 or the third terminal 8 is reduced in order to reduce the capacity component that increases as the distance between the first terminal 6 and the third terminal 8 becomes smaller, Bond strength and bondability at the joint between the first terminal 6 and the third terminal 8 and the input / output terminal 4 and the external circuit board deteriorate.
  • the AC signal transmitted through the third terminal 8 is not easily transmitted efficiently. Furthermore, a noise signal is likely to be added to the AC signal transmitted through the third terminal 8. Further, poor bonding is likely to occur between the first terminal 6 or the third terminal 8 and the input / output terminal 4 and the external substrate. As a result, there is a problem that a high-frequency signal composed of an AC signal cannot be input / output normally and accurately between the element stored in the element storage package 1 and the external circuit board connected to the third terminal 8. Likely to happen.
  • the third terminal 8 and the first terminal 6 adjacent thereto are arranged.
  • the spacing is not the same, and the electromagnetic field distribution between the third terminal 8 and the adjacent first terminal 6 is symmetric with respect to the vertical plane with respect to the second insulating plate 4b along the length direction of the third terminal 8.
  • the electromagnetic field distribution between the third terminal 8 and the adjacent first terminal 6 is biased.
  • the third terminal 8 is arranged so as not to overlap the first terminal 6, the distance between the third terminal 8 and the first terminal 6 is increased, and the third terminal 8 and the first terminal 6 adjacent thereto are arranged.
  • the intervals are the same. This suppresses impedance mismatch at the third terminal 8 caused by electromagnetic coupling between the third terminal 8 and the first terminal 6 and a resonance phenomenon caused by electromagnetic coupling between the first terminal 6 and the third terminal 8.
  • the AC signal transmitted from the third terminal 8 can be transmitted efficiently. As a result, it is difficult for a noise signal to be added to the AC signal transmitted through the third terminal 8, and the AC signal is generated between the element stored in the element storage package 1 and the external circuit board connected to the third terminal 8. It is possible to input and output high-frequency signals normally and accurately.
  • each of the plurality of third terminals 8 is disposed between the plurality of second terminals 7 in a plan view so that the distance between the third terminal 8 and the first terminal 6 adjacent thereto is the same. Is arranged. That is, the third terminal 8 is disposed in the center between the plurality of first terminals 6 in plan view.
  • the third terminal 8 is disposed so as not to overlap the second terminal 7, the distance between the third terminal 8 and the second terminal 7 is increased, and the distance between the third terminal 8 and the second terminal 7 adjacent thereto is increased.
  • impedance mismatch at the third terminal 8 caused by electromagnetic coupling between the third terminal 8 and the second terminal 7 and a resonance phenomenon caused by electromagnetic coupling between the second terminal 7 and the third terminal 8 are suppressed. can do.
  • the AC signal transmitted at the third terminal 8 is efficiently transmitted and the noise signal is hardly added, and the element housed in the element housing package 1 and the external circuit board connected to the third terminal 8 are A high-frequency signal composed of an AC signal can be input and output normally and accurately.
  • the first terminal 6, the second terminal 7, and the third terminal 8 extend in the planar direction along the upper surface of the substrate 2, as shown in FIG. Further, the distance between the first terminal 6 and the second terminal 7 in the vertical direction is, for example, not less than 0.3 mm and not more than 3 mm, and is set to be constant. The distance between the first terminal 6 and the second terminal 7 in the vertical direction is constant, and the flexible printed circuit board on which the wiring pattern is formed on the upper and lower surfaces of the outside is connected to the first terminal 6 and the second terminal 7. Can be sandwiched between them. Further, each of the first terminal 6 and the second terminal 7 is electrically connected to a wiring pattern formed on the upper and lower surfaces of the flexible printed board.
  • the plurality of second terminals 7 extend outside the frame body 3 from the plurality of first terminals 6 in plan view.
  • the second terminal 7 extends beyond the first terminal 6, so that it touches the upper surface of the second terminal 7, and the first terminal 6 extends along the upper surface of the second terminal 7. Since it can be slid so as to be interposed between the second terminals 7, the flexible printed circuit board can be easily installed between the first terminals 6 and the second terminals 7, and the flexible printed circuit board is electrically connected to the input / output terminals 4. The time required to connect to can be reduced. Then, the flexible printed circuit board can be sandwiched between the first terminal 6 and the second terminal 7, and then the first terminal 6 and the second terminal 7 are formed on the upper and lower surfaces of the flexible printed circuit board via solder. It can be electrically connected to the pattern.
  • the plurality of first terminals 6 may extend outside the frame body 3 from the plurality of second terminals 7 in plan view. Since the first terminal 6 extends from the second terminal 7, for example, through portions corresponding to the positions of the respective terminals when the input / output terminal 4 is viewed from the side opposite to the through hole H are formed.
  • a flexible printed circuit board formed with a wiring pattern electrically connected to the through portion is inserted into each through portion from the opposite direction of the through hole H and electrically connected to each terminal at once.
  • the first terminal 6 having a small distance between the second terminal 7 and the third terminal 8 is first inserted into the through portion, so that the second terminal 7 and the third terminal 8 corresponding to the first terminal 6 are inserted. The displacement of the penetrating part can be reduced.
  • the first terminal 6 and the second terminal 7 are aligned with each other.
  • the positional deviation from the penetrating portion can be further reduced.
  • the through holes corresponding to the three terminals 8 are aligned, and the terminals can be electrically connected to the flexible printed circuit board at a time, so that the manufacturing lead time of the mounting structure can be greatly shortened.
  • a plurality of types of terminals can be arranged at different height positions with respect to the input / output terminals 4, and the number of lead terminals can be increased without increasing the size of the package itself. Can do. Further, impedance mismatch at the third terminal 8 due to electromagnetic coupling between the third terminal 8 and the first terminal 6 and the second terminal 7 adjacent thereto, and the first terminal 6 and the second terminal 7 and the second terminal 7 A resonance phenomenon caused by electromagnetic coupling with the three terminals 8 is suppressed, an AC signal transmitted through the third terminal 8 is efficiently transmitted and a noise signal is hardly added, and the element housed in the element housing package 1 And a high-frequency signal composed of an alternating current signal can be input / output normally and accurately between the external circuit board connected to the third terminal 8.
  • each of the substrate 2, the frame body 3, and the input / output terminal 4 is prepared.
  • Each of the substrate 2 and the frame 3 is manufactured in a predetermined shape by using a metal processing method on a solidified ingot obtained by casting a molten metal material into a mold.
  • the input / output terminals 4 are prepared with ceramic green sheets corresponding to the respective insulating layers.
  • a metal layer 9 made of a metal paste in which an organic solvent containing molybdenum or manganese is applied is formed on the ceramic green sheet using, for example, a screen printing method.
  • the input / output terminal 4 is formed by firing the laminated ceramic green sheets. Further, a metallized pattern is formed on the surface of the input / output terminal 4 that becomes a joint surface with the frame 3 using a screen printing method. Further, various terminals are connected to the metal layer 9 of the input / output terminal 4 with a brazing material. In this way, the input / output terminal 4 can be manufactured.
  • the prepared frame 3 is connected to the through hole H of the frame 3 by fitting the holding member 12 on which the light transmissive member 11 is mounted via a brazing material.
  • each of the prepared substrate 2, frame 3 and input / output terminal 4 is connected via a brazing material.
  • the input / output terminals 4 are placed on the substrate 2, and the frame 3 is placed on the substrate 2 so that the input / output terminals 4 are inserted into the notches C. And connect.
  • the element storage package 1 can be manufactured.
  • an insulating wiring board is provided in the mounting region R of the element housing package 1, the elements are mounted on the wiring board via solder, and the elements, the wiring board, and the input / output terminals 4 are electrically connected via bonding wires.
  • the mounting structure can be manufactured by covering the element storage package with a lid.
  • FIG. 7 is a side view of the element storage package 1 according to a modification, and corresponds to FIG.
  • the second terminal 7 extends from the first terminal 6 toward the outside of the frame 3, but the present invention is not limited thereto.
  • the outer end of the frame 3 of the first terminal 6 extends outward from the outer end of the frame 3 of the second terminal 7. Also good.
  • the first terminal 6 is provided on the exposed upper surface of the first insulating layer 4a of the input / output terminal 4, and the second terminal 7 is provided on the exposed lower surface of the first insulating layer 4a of the input / output terminal 4.
  • One end of the first terminal 6 is provided so as to extend further out of the frame body 3 than one end of the second terminal 7. That is, one end of the first terminal 6 extends toward the outside of the frame body 3 from one end of the second terminal 7.
  • the other end of the first terminal 6 is disposed so as to overlap the other end of the second terminal 7 in plan view.
  • the difference between one end of the first terminal 6 and one end of the second terminal 7 is set to, for example, 1 mm or more and 5 mm or less.
  • one end of the first terminal 6 extends toward the outside of the frame body 3 from one end of the second terminal 7, so that an external member is directed from the upper side of the first terminal 6 toward the first terminal 6. Even if the contact is close and the force is applied in the direction from the first terminal 6 to the second terminal 7, the possibility that the tip of the first terminal 6 contacts the second terminal 7 is reduced.
  • one end of the first terminal 6 extends toward the outside of the frame body 3 from one end of the second terminal 7, so that an external member is directed from the upper side of the first terminal 6 toward the first terminal 6. Even if a force acts in the direction from the first terminal 6 to the second terminal 7 due to the close contact, the possibility that the tip of the first terminal 6 contacts the second terminal 7 is suppressed.
  • the distal end portion of the first terminal 6 bends or deforms in the direction of the second terminal 7 by the distance between the first terminal 6 and the second terminal 7, the distal end portion of the first terminal 6 remains the second terminal. 7 is difficult to touch.
  • the tip of the first terminal 6 is the first terminal 6 and the second terminal 7.
  • the tip of the first terminal 6 tends to come into contact with the second terminal 7 when it is bent or deformed in the direction of the second terminal 7 by the distance of. Therefore, when one end of the first terminal 6 extends toward the outside of the frame 3 rather than one end of the second terminal 7, a force acting in the direction from the first terminal 7 to the second terminal 8 is used. It becomes difficult for the first terminal 6 to contact the second terminal 7.
  • the probe can be easily applied from above and below so as to sandwich one end of the first terminal 6 therebetween. Therefore, the continuity check of the first terminal 6 can be easily performed. If the second terminal 7 is longer than the first terminal 6, it is difficult to sandwich the first terminal 6 from above and below, and the second terminal 7 and the probe can easily come into contact with each other. Therefore, by making the first terminal 6 longer than the second terminal 7, the continuity check of the first terminal 6 can be facilitated.
  • the first terminal 6 since the first terminal 6 is longer than the second terminal 7 and the third terminal 8, the first terminal 6 can be easily connected to the flexible substrate 10 which is easily bent.
  • the first terminal 6 In order to connect the flexible substrate 10 and the input / output terminal 4 which are easily bent, the first terminal 6 is inserted into the conduction hole p1, and then the conduction holes p2 and p3 of the flexible substrate 10 which are bent are connected to the second terminal 7 and the third terminal. Align with the terminal 8. Then, each terminal can be connected to the flexible substrate 10 by inserting the second terminal 7 into the conduction hole p2 and further inserting the third terminal 8 into the conduction hole p3.
  • the order in which the terminals are inserted into the flexible substrate 10 is the second terminal 7 or the third terminal 8 first. Positioning to insert the terminal into the conductive hole of the flexible substrate 10 that is easily deformed becomes difficult. Therefore, by making the first terminal 6 longer than the second terminal 7 and the third terminal 8, the first terminal 6 is first inserted into the conduction hole p1, and the conduction holes of the second terminal 7 and the third terminal 8 are inserted. Can be easily aligned.
  • the vertical distance between the first terminal 6, the second terminal 7, and the third terminal 8 is provided so as to increase as the lengths of the first terminal 6, the second terminal 7, and the third terminal 8 become shorter. May be.
  • the flexible substrate 10 positioned between the first terminal 6, the second terminal 7, and the third terminal 8 can be displaced as the distance between the first terminal 6, the second terminal 7, and the third terminal 8 increases. Becomes larger.
  • the stress generated in the flexible substrate 10 due to the difference in length between the first terminal 6, the second terminal 7 and the third terminal 8 is the distance between the first terminal 6, the second terminal 7 and the third terminal 8. It is relieved by the displacement of the flexible substrate 10 which becomes larger according to the above. Therefore, the stress is suppressed from concentrating on a part of the flexible substrate 10.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Semiconductor Lasers (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Light Receiving Elements (AREA)

Abstract

　素子収納用パッケージ１は、上面に素子の実装領域Ｒを有する矩形状の基板２と、基板２上であって実装領域Ｒの外周に沿って設けられた、一部に切欠きＣを有する枠体３と、切欠きＣに設けられた、枠体３で囲まれる領域から枠体３で囲まれない領域にまで延在する入出力端子４とを備えている。入出力端子４は、第１絶縁層４ａと、第１絶縁層４ａ上に積層された第２絶縁層４ｂと、第２絶縁層４ｂ上に積層された第３絶縁層４ｃとを含んでいる。第１絶縁層４ａの上面に所定電位に設定される複数の第１端子６が、第１絶縁層４ａの下面に所定電位に設定される複数の第２端子７が、第２絶縁層４ｂの上面に交流信号が流れる複数の第３端子８がそれぞれ設けられている。

Description

素子収納用パッケージ
　本発明は、素子を実装・収納して実装構造体として機能させる素子収納用パッケージに関する。
　近年、機器の小型化とともに、ＩＣ、発光ダイオード、圧電素子または水晶振動子等の素子を実装することが可能な小型の素子収納用パッケージが開発されている。そして、レーザーダイオードまたはフォトダイオード等の光半導体素子を実装することが可能な光半導体用パッケージが提案されている（例えば、特開２００６－６６８６７号公報）。なお、特開２００６－６６８６７号公報で提案された電子部品収納用パッケージは、金属製の基体と、基体上に設けられた入出力端子と、入出力端子の上面および下面のそれぞれに設けられた複数のリード端子と、を含んで構成されている。
　特開２００６－６６８６７号公報で提案された電子部品収納用パッケージでは、実装される素子の高性能化に伴い、入出力端子に設けられるリード端子の数を増加させようとしたとき、パッケージを大型化しないと、実現することが困難である。そして、パッケージ自体を大型化した場合は、電子部品収納用パッケージが実装される機器までも大型化してしまう虞がある。
　本発明は、パッケージ自体を大型化せずに、リード端子の数を増加させることが可能な素子収納用パッケージを提供することを目的とする。
　本発明の一実施形態に係る素子収納用パッケージは、上面に素子の実装領域を有する矩形状の基板と、前記基板上に前記実装領域の外周に沿って設けられた、一部に切欠きを有する枠体と、前記切欠きに設けられた、前記枠体で囲まれる領域から前記枠体で囲まれない領域にまで延在する入出力端子とを備えている。前記入出力端子は、第１絶縁層と、前記第１絶縁層上に積層された第２絶縁層と、前記第２絶縁層上に積層された第３絶縁層とを含んでいる。前記第１絶縁層は、前記第２絶縁層および前記第３絶縁層よりも前記枠体外に延在している。前記第２絶縁層は、前記第３絶縁層よりも前記枠体外に延在している。前記第１絶縁層の上面に、所定電位に設定される複数の第１端子が設けられている。前記第１絶縁層の下面に、所定電位に設定される複数の第２端子が設けられている。前記第２絶縁層の上面に、交流信号が流れる複数の第３端子が設けられている。
本発明の一実施形態に係る素子収納用パッケージの概観斜視図であって、入出力端子の後方から入出力端子の前方を見た上方斜視図である。 本発明の一実施形態に係る素子収納用パッケージの概観斜視図であって、入出力端子の前方から入出力端子の後方を見た上方斜視図である。 図２のＡ部分を拡大した入出力端子の斜視図である。 本発明の一実施形態に係る素子収納用パッケージの平面図である。 図４のＢ部分を拡大した入出力端子の平面図である。 本発明の一実施形態に係る素子収納用パッケージの側面図である。 一変形例に係る素子収納用パッケージの側面図である。 図１に相当する概観斜視図であって、貫通孔に保持部材と光透過性部材とが設けられた上方斜視図である。 図２に相当する概観斜視図であって、貫通孔に保持部材と光透過性部材とが設けられた上方斜視図である。
　以下、本発明の一実施形態に係る素子収納用パッケージについて、図面を参照しながら説明する。
　＜素子収納用パッケージの構成＞
　素子収納用パッケージ１は、例えば、半導体素子、トランジスタ、ダイオードまたはサイリスタ等の能動素子、あるいは抵抗器、コンデンサ、太陽電池、圧電素子、水晶振動子またはセラミック発振子等の受動素子からなる素子を実装するのに用いるものである。素子収納用パッケージ１では、高耐圧化、大電流化または高速・高周波化に対応している素子を実装して機能させるのに適しており、素子の一例として半導体素子を実装するものである。また、素子収納用パッケージ１は、上面に素子の実装領域Ｒを有する矩形状の基板２と、基板２上であって実装領域Ｒの外周に沿って形成され、一部に切欠きＣを有する枠体３と、切欠きＣに設けられ、枠体３で囲まれる領域から枠体３で囲まれない領域にまで延在する入出力端子４と、を備えている。
　基板２は、矩形状の金属板であって、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。なお、基板２の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。基板２の熱膨張係数は、例えば３×１０－６／Ｋ以上２８×１０－６／Ｋ以下に設定されている。
　また、基板２は、溶融した金属材料を型枠に鋳込んで固化させたインゴットに対して、従来周知の圧延加工または打ち抜き加工等の金属加工法を用いることで、所定形状に製作される。なお、基板２は、平面視したときの一辺の長さは、例えば５ｍｍ以上５０ｍｍ以下に設定されている。また、基板２の上下方向の厚みは、例えば０．３ｍｍ以上５ｍｍ以下に設定されている。
　また、基板２の表面は、酸化腐食を防止するために、電気めっき法または無電解めっき法を用いて、ニッケルまたは金等の金属層が形成されている。なお、金属層の厚みは、例えば０．５μｍ以上９μｍ以下に設定されている。
　枠体３は、実装領域Ｒの外周に沿って接続され、実装領域Ｒに実装される素子を外部から保護するための部材である。枠体３は、平面視したときに四角形状に形成された枠状の一部を切り欠いた形状である。また、枠体３は、切欠きＣに入出力端子４が設けられる。また、枠体３は、切欠きＣと対向する箇所に貫通孔Ｈが設けられてもよい。なお、枠体３は、ろう材を介して基板２にろう付けされる。
　また、枠体３は、例えば、銅、鉄、タングステン、モリブデン、ニッケルまたはコバルト等の金属材料、あるいはこれらの金属材料を含有する合金から成る。枠体３は、枠体３内で素子から発生する熱を効率良く枠体３の外部に放熱する機能を備えている。なお、枠体３の熱伝導率は、例えば１５Ｗ／（ｍ・Ｋ）以上４５０Ｗ／（ｍ・Ｋ）以下に設定されている。枠体３の熱膨張係数は、例えば３×１０－６／Ｋ以上２８×１０－６／Ｋ以下に設定されている。
　また、枠体３は、平面視したときに基板２に対応する大きさであって、一辺の長さが、例えば５ｍｍ以上５０ｍｍ以下に設定されている。また、枠体３の切欠きＣを除いた、上下の厚みは、例えば１ｍｍ以上１０ｍｍ以下に設定されている。また、枠体３の切欠きＣを含めた、上下の厚みは、例えば５ｍｍ以上２０ｍｍ以下に設定されている。また、枠体３を平面視したときの枠の厚みは、例えば０．５ｍｍ以上３ｍｍ以下に設定されている。
　枠体３の切欠きＣに、入出力端子４が設けられる。また、枠体３の貫通孔Ｈが形成されている箇所に、外部に設ける光ファイバから伝わる光を枠体３内部にまで通す光透過性部材が設けられている。貫通孔Ｈには、例えば、レンズ、プラスチック、ガラスまたはサファイア基板等の光透過性部材１１を嵌め込むことが可能な保持部材１２が設けられる。保持部材１２は、枠体３外部から光透過性部材１１近傍にまで光ファイバの先端を近付けて、保持するものであってもよい。
　枠体３は、切欠きＣに対向する箇所に貫通孔Ｈが形成されている。そして、図８または図９に示すように、貫通孔Ｈに光透過性部材１１を保持した保持部材１２が設けられている。光透過性部材１１は、枠体３内に光半導体素子を実装した場合に、光半導体素子が発する光の通る高さ位置に設けられている。そして、素子が光半導体素子の場合は、光透過性部材１１の光軸と一致する実装領域Ｒに配置される。保持部材１２は、例えば、銅、タングステン、鉄、ニッケルまたはコバルト等の金属、あるいはこれらの金属を複数種含む合金から成る。
　光透過性部材１１は、貫通孔Ｈを封止するように保持部材１２に設けられている。光透過性部材１１は、光を透過させるとともに、枠体３内の気密性を保つための機能を備えている。そして、光透過性部材１１は、光半導体素子から発せられる光信号を集光或いは平行光に変換する機能を有している。そのため、光透過性部材１１は、光半導体素子から発せられる光信号の光軸を調整することができる。
　また、入出力端子４は、光透過性部材１１と対向する切欠きＣに設けられてもよい。その結果、光透過性部材１１や光ファイバが保持される貫通孔Ｈの光軸に対して垂直方向の素子収納用パッケージ１の長さを抑制し、素子収納用パッケージ１を小型化することができる。よって、素子収納用パッケージ１は、外部回路基板に高密度に実装することができる。また、枠体３や入出力端子４は、光透過性部材１１や光ファイバが保持される貫通孔Ｈの光軸に対し、平面視で線対称に設けられることが好ましい。その結果、基板２や枠体３、入出力端子４の熱膨張係数差や熱応力によって生じる素子収納用パッケージ１の変形は、貫通孔Ｈの光軸に対して平面視で線対称となることから、貫通孔Ｈの光軸に対して光軸のずれが抑制される。よって、素子収納用パッケージ１は、内部に収納された光半導体素子と光ファイバとの光入出力を円滑に行なうことができる。
　また、枠体３上には、枠体３の上面に沿ってシールリング５が設けられている。シールリング５は、枠体３内を覆うように蓋体を設けるときに、蓋体を接続するものである。なお、シールリング５は、蓋体とのシーム溶接性に優れた、例えば銅、タングステン、鉄、ニッケルまたはコバルト等の金属、あるいはこれらの金属を複数種含む合金からなる。
　入出力端子４は、枠体３の切欠きＣに設ける部材である。入出力端子４は、複数の絶縁層を積層した構造であって、第１絶縁層４ａと、第１絶縁層４ａ上に積層された第２絶縁層４ｂと、第２絶縁層４ｂ上に積層された第３絶縁層４ｃとを含んでいる。さらに、入出力端子４は、第１絶縁層４ａの下面に第４絶縁層４ｄを設けている。
　第１絶縁層４ａは、第２絶縁層４ｂおよび第３絶縁層４ｃよりも枠体３外に延在して、第２絶縁層４ｂは、第３絶縁層４ｃよりも枠体３外に延在している。また、第４絶縁層４ｄは、第２絶縁層４ｂよりも枠体３外に延在しているが、第１絶縁層４ａよりは延在していない。さらに、第１絶縁層４ａの上面に所定電位に設定される複数の第１端子６と、第１絶縁層４ａの下面に所定電位に設定される複数の第２端子７と、第２絶縁層４ｂの上面に交流信号が流れる複数の第３端子８が設けられる。
　第１絶縁層４ａ、第２絶縁層４ｂおよび第３絶縁層４ｃは、絶縁材料であって、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料から成る。また、第１端子６、第２端子７および第３端子８が設けられる、第１絶縁層４ａの上面、第１絶縁層４ａの下面および第２絶縁層４ｂの上面には、各端子と接続される金属層９が形成される。また、金属層９は、各端子に対応して第１絶縁層４ａおよび第２絶縁層４ｂに形成されている。また、第３絶縁層４ｃの上面および第４絶縁層４ｄの下面には、枠体３をろう材を介して接続するためのメタライズパターンが形成されている。金属層９およびメタライズパターンは、例えば、タングステン、モリブデンまたはマンガン等の高融点金属材料から成る。なお、セラミック材料から構成された第１絶縁層４ａ、第２絶縁層４ｂおよび第３絶縁層４ｃの熱膨張係数は、例えば３×１０－６／Ｋ以上８×１０－６／Ｋ以下に設定されている。
　ここで、入出力端子４の作製方法について説明する。焼成前の未硬化の第１絶縁層４ａの上下面および第２絶縁層４ｂの上面に、例えば、スクリーン印刷法等の厚膜形成技術、あるいは蒸着法、スパッタリング法等の薄膜形成技術を用いて、複数の金属層９を形成する。さらに、第３絶縁層４ｃの上面および第４絶縁層４ｄの下面には、金属層９と同様に、メタライズパターンが形成される。そして、第１絶縁層４ａ、第２絶縁層４ｂ、第３絶縁層４ｃおよび第４絶縁層４ｄを積層した状態で同時に焼成する。このようにして、入出力端子４を作製することができる。金属層９は、第１絶縁層４ａの上面の一端から他端にかけて設けられ、第１絶縁層４ａの下面の一端から他端にかけて設けられ、第２絶縁層４ｂの上面の一端から他端にかけて設けられる。メタライズパターンは、第３絶縁層４ｃの上面および第４絶縁層４ｄの下面において枠体３と接続される個所に形成される。
　焼成後の入出力端子４は、第１絶縁層４ａ、第２絶縁層４ｂ、第３絶縁層４ｃおよび第４絶縁層４ｄが一体となる。そして、入出力端子４を平面視したときに、枠体３で囲まれる内外にまで延在されて金属層９が設けられる。その結果、枠体３内の素子と枠体３外の外部の電子機器とを金属層９を介して電気的に接続することができる。
　第１端子６、第２端子７および第３端子８は、外部の電子機器と電気的に接続するための部材である。第１端子６、第２端子７および第３端子８は、ろう材を介して金属層９に接続される。そして、第１端子６、第２端子７および第３端子８のそれぞれは、金属層９と電気的に接続される。
　また、金属層９は各端子に対応して設けられている。金属層９は、隣接する複数の第１端子６、隣接する複数の第２端子７および隣接する複数の第３端子８の各端子同士が間を空けて、電気的に絶縁して設けられている。
　第１端子６および第２端子７は、例えば、グランドや直流電圧等の定まった値となる所定電位に設定される。また、第３端子８は、交流信号としての高周波信号が流れるように設定される。
　ここでは、第１端子６の一部を接地導体用の端子とし、第２端子７の一部を直流電圧用の端子とする。第１端子６の一部は接地導体用、第２端子７の一部は直流電圧用、第３端子８は交流信号用なので、特に第３端子８の下方で第２端子７との間に接地導体用となる第１端子６が設けられることにより、第２端子７に複数の異なる値の直流電圧が印加される場合においても、第３端子８からの電界分布は第３端子８と距離が近い第１端子６との間に生じ易くなる。その結果、第３端子８と第２端子７との間で生じる電界分布や容量成分、共振現象が抑制される。そして、第３端子８は、所望の特性インピーダンスを維持することができ、第３端子８を介して交流信号を円滑に入出力することができる。
　複数の第３端子８のそれぞれは、図５に示すように、平面視して複数の第１端子６同士の間に配置され、第３端子８と、隣接する第１端子６との間隔が同一となるように配置されている。即ち、第３端子８は、平面視して複数の第１端子６同士の間の中央部に配置されている。
　仮に、第３端子８と第１端子６とが、平面視して重なるように配置されていたとすると、第１端子６と第３端子８との間隔が小さくなることから、第１端子６と第３端子８との電磁界結合が強くなり、それに伴って生じる静電容量の変動によって第３端子８のインピーダンスに不整合が、また第１端子６と第３端子８との電磁界結合によって共振現象が生じやすい。また、第１端子６と第３端子８との間隔が小さくなるに伴って増加する容量成分を小さくするために、第１端子６や第３端子８の大きさを小さくした場合には、第１端子６や第３端子８と入出力端子４、外部回路基板との接合部における接合強度や接合性が劣化する。その結果、第３端子８を伝送する交流信号が効率よく伝送されにくい。さらに、第３端子８を伝送する交流信号に雑音信号が加わりやすい。また、第１端子６や第３端子８と入出力端子４、外部基板との間で接合不良が生じやすい。その結果、素子収納用パッケージ１に収納される素子と第３端子８に接続される外部回路基板との間で、交流信号からなる高周波信号を正常かつ正確に入出力することができないという問題が発生しやすい。
　さらに、第３端子８とこれに隣接する第１端子６との間隔が、平面視して同一とならないように配置されていたとすると、第３端子８とこれに隣接する第１端子６との間隔が同一とならず、第３端子８と、隣接する第１端子６との電磁界分布は、第３端子８の長さ方向に沿った、第２絶縁板４ｂに対する垂直面に対して対称となり難く、第３端子８と、隣接する第１端子６との間における電磁界分布に偏りが生じる。
　そこで、第３端子８を第１端子６と重ならないように配置し、第３端子８と第１端子６との距離を長くするとともに、第３端子８とこれに隣接する第１端子６との間隔を同一にする。これにより、第３端子８と第１端子６との電磁界結合によって生じる第３端子８におけるインピーダンスの不整合や、第１端子６と第３端子８との電磁界結合によって生じる共振現象を抑制することができ、第３端子８で伝送する交流信号を効率よく伝送することができる。その結果、第３端子８で伝送する交流信号に雑音信号が加わり難くなり、素子収納用パッケージ１に収納される素子と第３端子８に接続される外部回路基板との間で、交流信号からなる高周波信号を正常かつ正確に入出力することができる。
　また、複数の第３端子８のそれぞれは、平面視して複数の第２端子７同士の間に配置され、第３端子８とこれに隣接する第１端子６との間隔が同一となるように配置されている。即ち、第３端子８は、平面視して複数の第１端子６同士の間の中央部に配置されている。
　第３端子８を第２端子７と重ならないように配置し、第３端子８と第２端子７との距離を長くするとともに、第３端子８とこれに隣接する第２端子７との間隔を同一に配置する。その結果、第３端子８と第２端子７との電磁界結合によって生じる第３端子８におけるインピーダンスの不整合や、第２端子７と第３端子８との電磁界結合によって生じる共振現象を抑制することができる。そして、第３端子８で伝送される交流信号が効率よく伝送されるとともに雑音信号が加わり難くなり、素子収納用パッケージ１に収納される素子と第３端子８に接続される外部回路基板との間で交流信号からなる高周波信号を正常かつ正確に入出力することができる。
　第１端子６、第２端子７および第３端子８は、図６に示すように、基板２の上面に沿って平面方向に延在している。また、第１端子６と第２端子７との上下方向の間の距離は、例えば０．３ｍｍ以上３ｍｍ以下であって、一定になるように設定されている。そして、第１端子６と第２端子７との上下方向の間の距離は一定であって、外部の上下面に配線パターンが形成されたフレキシブルプリント基板を第１端子６と第２端子７の間に挟むことができる。さらに、第１端子６および第２端子７のそれぞれは、フレキシブルプリント基板の上下面に形成された配線パターンに対して電気的に接続される。
　複数の第２端子７は、図６に示すように、平面視して複数の第１端子６よりも枠体３外に延在している。外部のフレキシブルプリント基板は、第２端子７が第１端子６よりも延在していることで、第２端子７の上面に当てて、第２端子７の上面に沿って第１端子６と第２端子７の間に介在するように滑らせることができることから、フレキシブルプリント基板を第１端子６と第２端子７の間に設置しやすくなり、フレキシブルプリント基板を入出力端子４に電気的に接続するために要する時間を短縮することができる。そして、フレキシブルプリント基板を第１端子６と第２端子７の間に挟むことができ、その後、半田を介して第１端子６および第２端子７をフレキシブルプリント基板の上下面に形成された配線パターンに電気的に接続することができる。
　また、複数の第１端子６は、平面視して複数の第２端子７よりも枠体３外に延在させてもよい。第１端子６が第２端子７よりも延在していることで、例えば、貫通孔Ｈの反対方向から入出力端子４を側面視した際の各端子の位置に対応した貫通部が形成され、貫通部と電気的に接続される配線パターンが形成されたフレキシブルプリント基板を、貫通孔Ｈの反対方向から各端子を貫通部に挿入し、一括して各端子に電気的に接続する場合には、第２端子７および第３端子８との間隔が小さい第１端子６を最初に貫通部に挿入することにより、第１端子６に対応した第２端子７および第３端子８が挿入される貫通部の位置ずれを小さくすることができる。さらに、第１端子６を貫通部に挿入した後に第２端子７を貫通部に挿入することで、貫通部に対する位置合わせが第１端子６および第２端子７で行われ、第３端子８と貫通部との位置ずれをさらに小さくすることができる。その結果、第３端子８が貫通部に挿入されないことにより生じる電気的な接続不良や変形を抑制することができるとともに、第１端子６が貫通部に挿入されることによって第２端子７および第３端子８に対応した貫通孔が位置合わせされ、一括して各端子をフレキシブルプリント基板に電気的に接続することができることにより、実装構造体の製造リードタイムを大幅に短縮することができる。
　本実施形態によれば、複数種の端子を入出力端子４に対して、高さ位置を異ならせて配置することができ、パッケージ自体を大型化せずに、リード端子の数を増加させることができる。また、第３端子８とこれに隣接する第１端子６および第２端子７との電磁界結合に起因した第３端子８におけるインピーダンスの不整合や、第１端子６および第２端子７と第３端子８との電磁界結合に起因した共振現象が抑制され、第３端子８で伝送する交流信号が効率よく伝送されるとともに雑音信号が加わり難くなり、素子収納用パッケージ１に収納される素子と第３端子８に接続される外部回路基板との間で交流信号からなる高周波信号を正常かつ正確に入出力することができる。
　＜素子収納用パッケージの製造方法＞
　ここで、図１または図２に示す素子収納用パッケージ１の製造方法を説明する。まず、基板２、枠体３および入出力端子４のそれぞれを準備する。基板２および枠体３のそれぞれは、溶融した金属材料を型枠に鋳込んだ固化させたインゴットに対して、金属加工法を用いることで、所定形状に製作される。
　入出力端子４は、各絶縁層に対応するセラミックグリーンシートをそれぞれ準備する。次に、セラミックグリーンシートに、例えばスクリーン印刷法を用いて、モリブデンやマンガンを含有した有機溶剤を塗布した金属ペーストからなる金属層９が形成される。そして、入出力端子４は、積層されたセラミックグリーンシートを焼成することで形成される。さらに、スクリーン印刷法を用いて枠体３との接合面となる入出力端子４の表面にメタライズパターンを形成する。さらに、各種の端子を入出力端子４の金属層９にろう材で接続する。このようにして、入出力端子４を作製することができる。また、準備した枠体３は、枠体３の貫通孔Ｈに、光透過性部材１１を実装した保持部材１２をろう材を介して嵌めて接続する。
　次に、準備した基板２、枠体３および入出力端子４のそれぞれをろう材を介して接続する。具体的に、基板２上に入出力端子４を載置するとともに、入出力端子４が切欠きＣに挿入されるように枠体３を基板２上に載置し、ろう材を介して一括して接続する。このようにして、素子収納用パッケージ１を作製することができる。さらに、素子収納用パッケージ１の実装領域Ｒに絶縁性の配線基板を設け、この配線基板に半田を介して素子を実装し、ボンディングワイヤを介して素子と配線基板と入出力端子４とを電気的に接続した後に、素子収納用パッケージを蓋体で覆うことで、実装構造体を作製することができる。
　＜変形例＞
　本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。以下、本実施形態の変形例について説明する。なお、本実施形態の変形例に係る素子収納用パッケージおよび実装構造体のうち、本実施形態に係る素子収納用パッケージ１および実装構造体と同様な部分については、同一の符号を付して適宜説明を省略する。図７は、一変形例に係る素子収納用パッケージ１の側面図であって、図６に相当する図面である。
　上記実施形態では、第２端子７が第１端子６よりも枠体３外に向かって延在して設けられた構造であったが、これに限られない。例えば、図７に示すように、第１端子６の枠体３の外側の一端が第２端子７の枠体３の外側の一端よりも枠体３外に向かって延在した構造であってもよい。
　この変形例においては、入出力端子４の第１絶縁層４ａの露出した上面に第１端子６を設け、入出力端子４の第１絶縁層４ａの露出した下面に第２端子７を設ける。そして、第１端子６の一端は、第２端子７の一端よりも枠体３外に向かって、より延在するように設けられている。即ち、第１端子６の一端は、第２端子７の一端よりも枠体３外に向かって延在している。一方、第１端子６の他端は、平面視して第２端子７の他端と重なるように配置されている。なお、第１端子６の一端および第２端子７の一端の差は、例えば１ｍｍ以上５ｍｍ以下に設定されている。
　このように第１端子６の一端が第２端子７の一端よりも枠体３外に向かって延在していることで、第１端子６の上方から第１端子６に向かって外部の部材が接近して接触することになっても、第１端子６から第２端子７の方向に力が作用したとしても、第１端子６の先端部が第２端子７に接触する虞が低減される。このように第１端子６の一端が第２端子７の一端よりも枠体３外に向かって延在していることで、第１端子６の上方から第１端子６に向かって外部の部材が接近して接触することによって、第１端子６から第２端子７の方向に力が作用したとしても、第１端子６の先端部が第２端子７に接触する虞が抑制される。即ち、第１端子６の先端部が、第１端子６と第２端子７の間隔だけ第２端子７の方向に撓むか、または変形したとしても、第１端子６の先端部が第２端子７に接触しにくい。しかし、第１端子６の一端が第２端子７の一端よりも枠体３外に向かって延在していない場合には、第１端子６の先端部が第１端子６と第２端子７の間隔だけ第２端子７の方向に撓むか、または変形すると、第１端子６の先端部が第２端子７に接触しやすい。よって、第１端子６の一端が第２端子７の一端よりも枠体３外に向かって延在している場合には、第１端子７から第２端子８の方向に作用される力によって第１端子６が第２端子７に接触しにくくなる。
　また、第１端子６の一端が第２端子７の一端よりも枠体３外に向かって延在していることで、第１端子６の一端を間に挟むように上下からプローブを当てやすくなるので、第１端子６の導通チェックを容易に行なうことができる。仮に、第２端子７が第１端子６よりも長い場合は、第１端子６を上下から挟むことが難しく、第２端子７とプローブが接触しやすくなる。そこで、第１端子６を第２端子７よりも長くすることで、第１端子６の導通チェックを容易にすることができる。
　また、第１端子６が、第２端子７および第３端子８よりも長いため、撓みやすいフレキシブル基板１０に第１端子６を一番最初に接続しやすくすることができる。撓みやすいフレキシブル基板１０と入出力端子４とを接続するには、第１端子６を導通孔ｐ１に挿入した後、撓んだフレキシブル基板１０の導通孔ｐ２、ｐ３を第２端子７、第３端子８に対して位置合わせする。そして、第２端子７を導通孔ｐ２に挿入し、さらに第３端子８を導通孔ｐ３に挿入して、各端子をフレキシブル基板１０に接続することができる。仮に、第２端子７または第３端子８が第１端子６よりも長い場合は、フレキシブル基板１０に各端子を挿入する順番が、第２端子７または第３端子８が最初になるため、各端子を変形しやすいフレキシブル基板１０の導通孔に挿入する位置合わせが難しくなる。そこで、第１端子６を第２端子７および第３端子８よりも長くすることで、第１端子６を最初に導通孔ｐ１に挿入して、第２端子７および第３端子８の導通孔に対する位置合わせを容易にすることができる。
　また、第１端子６、第２端子７および第３端子８の垂直方向における間隔は、第１端子６、第２端子７および第３端子８の長さが短くなるにつれて広くなるように設けられてもよい。これにより、第１端子６、第２端子７および第３端子８の間に位置するフレキシブル基板１０は、第１端子６、第２端子７および第３端子８の間隔が広くなるに従って変位できる幅が大きくなる。その結果、第１端子６、第２端子７および第３端子８の長さの差に起因してフレキシブル基板１０に生じる応力は、第１端子６、第２端子７および第３端子８の間隔に応じて大きくなるフレキシブル基板１０の変位によって緩和される。よって、フレキシブル基板１０の一部に応力が集中することが抑制される。

Claims (8)

  1. 　上面に素子の実装領域を有する矩形状の基板と、
    前記基板上に前記実装領域の外周に沿って設けられた、一部に切欠きを有する枠体と、
    前記切欠きに設けられた、前記枠体で囲まれる領域から前記枠体で囲まれない領域にまで延在する入出力端子とを備え、
    　前記入出力端子は、第１絶縁層と、前記第１絶縁層上に積層された第２絶縁層と、前記第２絶縁層上に積層された第３絶縁層とを含んでおり、
    　前記第１絶縁層は前記第２絶縁層および前記第３絶縁層よりも前記枠体外に延在して、前記第２絶縁層は前記第３絶縁層よりも前記枠体外に延在しているとともに、前記第１絶縁層の上面に所定電位に設定される複数の第１端子が、前記第１絶縁層の下面に所定電位に設定される複数の第２端子が、前記第２絶縁層の上面に交流信号が流れる複数の第３端子がそれぞれ設けられていることを特徴とする素子収納用パッケージ。
  2. 　請求項１に記載の素子収納用パッケージであって、
    前記複数の第３端子のそれぞれは、前記複数の第１端子同士の間に配置されていることを特徴とする素子収納用パッケージ。
  3. 　請求項２に記載の素子収納用パッケージであって、
    前記複数の第１端子と前記複数の第２端子とは、上下に重なっていることを特徴とする素子収納用パッケージ。
  4. 　請求項３に記載の素子収納用パッケージであって、
    前記複数の第１端子の一端は、前記複数の第２端子の一端よりも前記枠体外に向かって延在していることを特徴とする素子収納用パッケージ。
  5. 　請求項１に記載の素子収納用パッケージであって、
    前記第１端子は、接地導体用端子であって、前記第２端子は直流電圧用端子であることを特徴とする素子収納用パッケージ。
  6. 　請求項１に記載の素子収納用パッケージであって、
    前記枠体は、前記切欠きと対向する箇所に貫通孔が形成されており、
    前記貫通孔に光透過性部材を保持した保持部材が設けられていることを特徴とする素子収納用パッケージ。
  7. 　請求項６に記載の素子収納用パッケージであって、
    前記素子は光半導体素子であって、前記光透過性部材の光軸と一致する前記実装領域に配置されることを特徴とする素子収納用パッケージ。
  8. 　請求項１ないし請求項７のいずれかに記載の素子収納用パッケージであって、
    前記入出力端子は、フレキシブル基板と電気的に接続されることを特徴とする素子収納用パッケージ。
PCT/JP2013/055955 2012-03-22 2013-03-05 素子収納用パッケージ Ceased WO2013141013A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/382,801 US9408307B2 (en) 2012-03-22 2013-03-05 Device housing package
JP2014506121A JP5823023B2 (ja) 2012-03-22 2013-03-05 素子収納用パッケージ
CN201380010881.9A CN104126224B (zh) 2012-03-22 2013-03-05 元件收纳用封装件

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012-065758 2012-03-22
JP2012065758 2012-03-22
JP2012-255862 2012-11-22
JP2012255862 2012-11-22

Publications (1)

Publication Number Publication Date
WO2013141013A1 true WO2013141013A1 (ja) 2013-09-26

Family

ID=49222475

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/055955 Ceased WO2013141013A1 (ja) 2012-03-22 2013-03-05 素子収納用パッケージ

Country Status (4)

Country Link
US (1) US9408307B2 (ja)
JP (1) JP5823023B2 (ja)
CN (1) CN104126224B (ja)
WO (1) WO2013141013A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170069556A1 (en) * 2014-03-13 2017-03-09 Kyocera Corporation Electronic component housing package and electronic device
JP2019169607A (ja) * 2018-03-23 2019-10-03 京セラ株式会社 半導体素子用パッケージおよび半導体装置
JPWO2021166498A1 (ja) * 2020-02-18 2021-08-26

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3232797B2 (ja) 1993-08-16 2001-11-26 富士電機株式会社 キャリアセンス付き受信回路
JP6151654B2 (ja) * 2014-02-25 2017-06-21 日東電工株式会社 配線回路基板およびその製造方法
KR102356636B1 (ko) * 2015-06-26 2022-01-28 삼성전자주식회사 입력 장치, 그 입력 장치로부터 신호를 입력받는 전자기기 및 그 제어방법
EP3876272A4 (en) * 2018-10-30 2022-08-17 Kyocera Corporation HOUSING FOR HOUSING AN ELECTRONIC COMPONENT AND ELECTRONIC DEVICE
GB2600918B (en) * 2020-10-30 2022-11-23 Npl Management Ltd Ion microtrap assembly and method of making of making such an assembly

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356391A (ja) * 2003-05-29 2004-12-16 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2006210672A (ja) * 2005-01-28 2006-08-10 Kyocera Corp 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
WO2009057691A1 (ja) * 2007-10-30 2009-05-07 Kyocera Corporation 接続端子及びこれを用いたパッケージ並びに電子装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001053194A1 (fr) * 2000-01-19 2001-07-26 Mitsubishi Denki Kabushiki Kaisha Microdispositif et son procede de production
JP2004003886A (ja) * 2002-05-31 2004-01-08 Matsushita Electric Works Ltd センサパッケージ
US6992250B2 (en) 2004-02-26 2006-01-31 Kyocera Corporation Electronic component housing package and electronic apparatus
JP4480598B2 (ja) 2004-02-26 2010-06-16 京セラ株式会社 電子部品収納用パッケージおよび電子装置
WO2006001389A1 (ja) * 2004-06-28 2006-01-05 Mitsubishi Denki Kabushiki Kaisha 多層誘電体基板および半導体パッケージ
JP4947967B2 (ja) * 2005-12-12 2012-06-06 富士通株式会社 回路モジュール
US7947908B2 (en) * 2007-10-19 2011-05-24 Advantest Corporation Electronic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004356391A (ja) * 2003-05-29 2004-12-16 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2006210672A (ja) * 2005-01-28 2006-08-10 Kyocera Corp 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
WO2009057691A1 (ja) * 2007-10-30 2009-05-07 Kyocera Corporation 接続端子及びこれを用いたパッケージ並びに電子装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170069556A1 (en) * 2014-03-13 2017-03-09 Kyocera Corporation Electronic component housing package and electronic device
EP3118895A4 (en) * 2014-03-13 2017-11-15 Kyocera Corporation Package for storing electronic component, and electronic device
US9935025B2 (en) * 2014-03-13 2018-04-03 Kyocera Corporation Electronic component housing package and electronic device
JP2019169607A (ja) * 2018-03-23 2019-10-03 京セラ株式会社 半導体素子用パッケージおよび半導体装置
JP2021170675A (ja) * 2018-03-23 2021-10-28 京セラ株式会社 半導体素子用パッケージおよび半導体装置
JP7196249B2 (ja) 2018-03-23 2022-12-26 京セラ株式会社 半導体素子用パッケージおよび半導体装置
JPWO2021166498A1 (ja) * 2020-02-18 2021-08-26
WO2021166498A1 (ja) * 2020-02-18 2021-08-26 京セラ株式会社 配線基体および電子装置
JP7432703B2 (ja) 2020-02-18 2024-02-16 京セラ株式会社 配線基体および電子装置

Also Published As

Publication number Publication date
JPWO2013141013A1 (ja) 2015-08-03
US9408307B2 (en) 2016-08-02
CN104126224A (zh) 2014-10-29
CN104126224B (zh) 2017-02-22
JP5823023B2 (ja) 2015-11-25
US20150016074A1 (en) 2015-01-15

Similar Documents

Publication Publication Date Title
JP5823023B2 (ja) 素子収納用パッケージ
CN106062946B (zh) 电子部件收纳用封装件以及电子装置
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
CN107534021B (zh) 电子部件搭载用封装体以及使用其的电子装置
JPWO2018151176A1 (ja) 熱電素子内蔵パッケージ
US20240321692A1 (en) Power module
WO2015088028A1 (ja) 素子収納用パッケージおよび実装構造体
JP6082114B2 (ja) 素子収納用パッケージおよび実装構造体
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
JP2017120869A (ja) セラミックパッケージ
US12387990B2 (en) Electronic component accommodation package and electronic device
JP6030371B2 (ja) 素子収納用パッケージおよび実装構造体
JP5969317B2 (ja) 光半導体素子収納用パッケージおよび実装構造体
JP2014011271A (ja) 素子収納用パッケージおよび実装構造体
JP2019009376A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP5905728B2 (ja) 素子収納用パッケージ、および実装構造体
JP6622583B2 (ja) 配線基板および電子装置
JP5791258B2 (ja) 電子部品収納用パッケージおよび実装構造体
US10388628B2 (en) Electronic component package
WO2010150729A1 (ja) 素子収納用パッケージ、及び実装構造体
JP5791263B2 (ja) 電子部品収納用パッケージおよび実装構造体
JP2014049563A (ja) 電子部品収納用パッケージおよび実装構造体
JP2013046041A (ja) 信号伝送路
JP4214035B2 (ja) 配線基板および電子装置
JP4535894B2 (ja) 配線基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13764628

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014506121

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14382801

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13764628

Country of ref document: EP

Kind code of ref document: A1