WO2021166498A1 - 配線基体および電子装置 - Google Patents

配線基体および電子装置 Download PDF

Info

Publication number
WO2021166498A1
WO2021166498A1 PCT/JP2021/000936 JP2021000936W WO2021166498A1 WO 2021166498 A1 WO2021166498 A1 WO 2021166498A1 JP 2021000936 W JP2021000936 W JP 2021000936W WO 2021166498 A1 WO2021166498 A1 WO 2021166498A1
Authority
WO
WIPO (PCT)
Prior art keywords
lead terminal
conductor
wiring substrate
plan
substrate
Prior art date
Application number
PCT/JP2021/000936
Other languages
English (en)
French (fr)
Inventor
俊彦 北村
佐竹　猛夫
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to US17/799,372 priority Critical patent/US20230057427A1/en
Priority to JP2022501697A priority patent/JP7432703B2/ja
Priority to EP21757565.3A priority patent/EP4109517A1/en
Publication of WO2021166498A1 publication Critical patent/WO2021166498A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4279—Radio frequency signal propagation aspects of the electrical connection, high frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本開示の一実施形態に係る配線基体は、絶縁基体と、信号導体と、第１リード端子と、第１接地導体と、第２リード端子と、を有する。絶縁基体は、第１面および第２面を有する。信号導体は、第１面上に位置する。第１リード端子は、信号導体上に位置し、第１面に向かう平面視をした場合に、第１方向に延びるとともに、絶縁基体からはみ出して位置する。第１接地導体は、第２面上に位置する。第２リード端子は、第１接地導体上に位置する。第２リード端子は、第１面に向かう平面視の方向に見た場合に、第１リード端子と少なくとも一部が重なっている。

Description

配線基体および電子装置
　本開示は、配線基体および電子装置に関する。
　従来、ミリ波帯の高周波信号を伝送させる光モジュールの構造として、セラミック基板、セラミック基板上に位置する導体パターン、導体パターン上に位置するリード端子を有することが開示されている。また、特開２００９－２６００９５号公報には、光モジュールにフレキシブル基板が接続された光サブアセンブリが開示されている。
　本開示の一実施形態に係る配線基体は、絶縁基体と、信号導体と、第１リード端子と、第１接地導体と、第２リード端子と、を有する。絶縁基体は、第１面および第２面を有する。信号導体は、第１面上に位置する。第１リード端子は、信号導体上に位置し、第１面に向かう平面視をした場合に、第１方向に延びるとともに、絶縁基体からはみ出して位置する。第１接地導体は、第２面上に位置する。第２リード端子は、第１接地導体上に位置する。第２リード端子は、第１面に向かう平面視の方向に見た場合に、第１リード端子と少なくとも一部が重なっている。
　本開示の一実施形態に係る電子装置は、上述した構成の配線基体と、外部基板と、を有する。外部基板は、第１リード端子および第２リード端子と接続されている。
本開示の一実施形態に係る配線基体の上方からの斜視図である。 図１に示す配線基体の下方からの斜視図である。 図１に示す配線基体のIIIにおける拡大図である。 本開示の一実施形態に係る配線基体の上方からの斜視図である。 図４に示す配線基体の下方からの斜視図である。 本開示の一実施形態に係る配線基体の上方からの平視図である。 本開示の一実施形態に係る配線基体の側方からの平視図である。 図７に示す配線基体のVIIIにおける拡大図である。 本開示の一実施形態に係る配線基体の側方からの平視図である。 図９に示す配線基体のＸにおける拡大図である。 本開示の一実施形態に係る電子装置の上方からの斜視図である。 本開示の一実施形態に係る電子装置の側方からの平視図である。 本開示の一実施形態に係る電子装置の側方からの平視図である。 本開示の一実施形態に係る電子装置の側方からの平視図である。
　以下、本開示の実施形態に係る配線基体１および電子装置１００について、図面を参照しながら説明する。なお、以下の説明では、配線基体１に電子部品１０１が実装された構成を電子装置１００とする。本明細書において、便宜的に、直交座標系ｘｙｚを定義する場合がある。また、ｚ軸方向の正側を上方とし、ｚ軸方向の負側を下方として説明する場合がある。
　　＜配線基体１の構成＞
　図１－図１０に示す配線基体１は、絶縁基体１０と、信号導体２０と、第１接地導体３０と、第１リード端子４０と、第２リード端子５０と、を備えている。
　絶縁基体１０は、第１面１１および第２面１２を有している。絶縁基体１０の形状は、例えば、直方体形状であってもよい。
　図５は、図４に示す配線基体１の下方からの斜視図である。第２面１２は、図５に示すように、第１面１１と隣接する面であってもよい。つまり、絶縁基体１０が、直方体形状であり、第１面１１が絶縁基体１０のｚ軸の上方に位置する上面としたとき、第２面１２は絶縁基体１０の側面であってもよい。
　図２は、図１に示す配線基体１の下方からの斜視図である。第２面１２は、図２に示すように、第１面１１と反対の面であってもよい。つまり、絶縁基体１０が直方体形状であり、第１面１１が絶縁基体１０においてｚ軸の上方に位置する上面としたとき、第２面１２は第１面１１よりも絶縁基体１０のｚ軸の下方に位置する下面であってもよい。
　絶縁基体１０は、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体または窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料等の誘電体材料を用いることができる。
　絶縁基体１０は、誘電体材料の積層によって形成されてもよい。本明細書において、誘電体材料の積層を絶縁層として説明する場合がある。
　絶縁基体１０は、第１面１１に向かう平面視において、例えば矩形状あるいはＵ字形状であり、その大きさが５ｍｍ×１０ｍｍ～５０ｍｍ×５０ｍｍであってもよい。絶縁基体１０は、第２面１２に向かう平面視において、例えば矩形状あるいはＵ字形状であり、その大きさが５ｍｍ×１０ｍｍ～５０ｍｍ×５０ｍｍであってもよい。なお、絶縁基体１０および第１面１１の大きさは適宜設定できる。
　第１面１１上には信号導体２０が位置している。信号導体２０は、後述する第１方向に沿って延びていてもよい。本明細書において、第１方向とは、第１リード端子４０が延びる方向である。また、第１方向は、図面のｙ軸方向に対応する。
　本開示における信号導体２０は、高周波信号（例えば１０～１００ＧＨｚ）が伝送される伝送路である。信号導体２０と接続される第１リード端子４０は信号端子として機能する。
　信号導体２０は、ｘ軸方向の幅が０．２ｍｍ～２ｍｍで、ｙ軸方向の幅が０．５ｍｍ～５ｍｍであってもよい。なお、信号導体２０の幅は限定されるものではなく、適宜設定できる。また、信号導体２０の厚みについても、限定されるものではなく、適宜設定できる。
　第１面１１には、グランド電位を有する第２接地導体３１が位置していてもよい。第２接地導体３１に接続される第３リード端子６０は接地端子として機能する。第２接地導体３１は、信号導体２０に沿っていてもよい。信号導体２０が第１方向に沿って延びている場合、第２接地導体３１も第１方向に延びていてもよい。
　第２接地導体３１の大きさは、ｘ軸方向の幅が０．５ｍｍ～５ｍｍで、ｙ軸方向の幅が０．５ｍｍ～５ｍｍであってもよい。なお、第２接地導体３１の幅は適宜設定できる。また、第２接地導体３１の厚みについても、限定されるものではなく、適宜設定できる。
　信号導体２０および第２接地導体３１は、それぞれ複数あってもよい。また、複数の信号導体２０および複数の第２接地導体３１は、交互に配列されていても、差動配線となるように配列されていてもよい。差動配線とは、第１面１２に向かう平面視において、第２接地導体３１、信号導体２０、信号導体２０、第２接地導体３１の順に並んでいることを指す。信号導体２０と第２接地導体３１とが差動配線となるように配列された配線基体１は、耐ノイズ性に優れる。なお、図３では、複数の信号導体２０および複数の第２接地導体３１が、交互に配列されている例を示している。
　図３に示す通り、第１面１１に向かう平面視をした場合、絶縁基体１０の外周、かつ、第２接地導体３１の先に第１凹部１３が位置していてもよい。第１凹部１３には、グランド電位を有する第３接地導体３２が位置していてもよい。第３接地導体３２は、第３接地導体３２を介して第１面１１上に位置する第２接地導体３１と後述する第２面１２上に位置する第１接地導体３０とを接続していてもよい。これによって、配線基体１のグランドとして機能する面積が増加する。グランドとして機能する面積が増加した配線基体１は、高周波特性が安定している。また、第１凹部１３は、信号導体２０と第１リード端子４０とを接合材を介して接続する場合において、接合材の溜まりとなり、フィレットが形成される。その結果、配線基体１は、信号導体２０と第１リード端子４０との接合強度が高い。
　第１凹部１３の形状は特に限定されないが、第１凹部１３の空間体積を大きくするために、第１方向に直交する断面視において、第１凹部１３を形成する誘電体材料をテーパ状としてもよい。第１凹部１３の空間体積が大きくなることで、第１凹部１３に位置するとともに、グランド電位を有する第３接地導体３２の面積を増加させることができる。グランドとして機能する面積が増加した配線基体１は、高周波特性が安定している。
　第１凹部１３は、第１面１１に向かう平面視において矩形状であってもよい。また、第１凹部１３は、第１面１１に向かう平面視において、半円形状あるいは半長円形状であってもよい。第１凹部１３の形状が半円形状あるいは半長円形状である配線基体１は、第１凹部１３の端部におけるクラックが少ない。
　第２面１２には、グランド電位を有する第１接地導体３０が位置している。第１接地導体３０に接続される第２リード端子５０は接地端子として機能する。第１接地導体３０は、信号導体２０の数と対応して図５のように複数位置していてもよいし、図２のように単数であってもよい。
　第１接地導体３０の大きさは、ｘ軸方向の幅が０．５ｍｍ～２０ｍｍで、ｙ軸方向の幅が０．５ｍｍ～５ｍｍであってもよい。なお、第１接地導体３０の幅は適宜設定できる。また、第１接地導体３０の厚みについても、限定されるものではなく、適宜設定できる。
　信号導体２０および第２接地導体３１は第１面１１に形成されたメタライズ層であってもよい。第１接地導体３０は、第２面１２に形成されたメタライズ層であってもよい。第３接地導体３２は絶縁基体１０のうち第１凹部１３を形成する部分に形成されたメタライズ層であってもよい。メタライズ層は、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）、もしくは銅（Ｃｕ）を含んでいてもよく、ニッケルめっきあるいは金めっきなどが施されていてもよい。また、メタライズ層は、上述の金属材料のうち少なくとも１種以上を含有する合金等を含んでいてもよい。
　第１リード端子４０は、信号導体２０上に位置している。また、第１リード端子４０は、第１面１１に向かう平面視をした場合に、第１方向に延びるとともに、絶縁基体１０からはみ出して位置する。第１リード端子４０は、信号導体２０に接続されており、外部基板１０２等と電気的に接続するために用いられる。第１リード端子４０は、複数あってもよい。このとき、信号導体２０に接続される各第１リード端子４０は平行に位置していてもよい。これによって、各第１リード端子４０は、電気的に絶縁されるとともに、電磁気的な結合が低減された状態で外部基板１０２等と接続することができる。
　第１リード端子４０は、第１面１１に直交するとともに第１方向を含む断面視において、一部が屈曲した形状であってもよいし、直線形状であってもよい。第１リード端子４０が、一部が屈曲した形状であるときには、配線基体１を、第１リード端子４０を介して外部基板１０２等に接続する際、配線基体１と外部基板１０２との間に発生する応力を緩和できる。その結果、一部が屈曲した形状である第１リード端子４０を有する配線基体１は応力による破損をしにくい。また、第１リード端子４０が、直線形状であるときには、第１リード端子４０の長さを短く形成することができる。その結果、直線形状である第１リード端子４０を有する配線基体１は小型になる。
　第１リード端子４０の大きさは、ｘ軸方向の幅が０．２ｍｍ～２ｍｍで、ｙ軸方向の幅が２ｍｍ～２０ｍｍで、ｚ軸方向の幅が０．０５ｍｍ～０．５ｍｍあってもよい。なお、第１リード端子４０の幅は適宜設定できる。
　また、第１リード端子４０は、第１方向に直交する断面視をした場合の形状が、例えば、矩形状あるいは円形状であってもよい。
　第２リード端子５０は、第１接地導体３０上に位置している。第１接地導体３０が位置する第２面１２が、図５に示すように、配線基体１の側面に位置するとき、第２リード端子５０は、第２面１２に向かう平面視をした場合、絶縁基体１０の内側に第２リード端子５０の全部分が位置していてもよい。また、第２面１２が、図２に示すように、配線基体１の下面に位置するとき、第２リード端子５０は、第２面１２に向かう平面視をした場合、絶縁基体１０からはみ出した部分を有する。第２面１２が配線基体１の下面に位置する場合において、外部基板１０２と接続するときは、図１２に示すように、外部基板１０２が第１リード端子４０と、第２リード端子５０とに挟まれて位置していてもよい。
　上述した従来の光サブアセンブリでは、フレキシブル基板と光モジュールのリード端子との接続部分でインピーダンスを整合させることが難しく、所望の高周波特性が得られないものになりやすかった。これに対し、本開示の配線基体１の第２リード端子５０は、第１面１１に向かう平面視の方向に見た場合に、第１リード端子４０と少なくとも一部が重なっている。これによって、信号端子である第１リード端子４０の直下にグランド端子である第２リード端子５０が位置するため、インピーダンスが整合される。インピーダンスが整合された配線基体１は、高周波特性に優れる。第２リード端子５０は、外部基板１０２等と電気的に接続するために用いられる。また、第２リード端子５０は、第１方向に沿って延びていてもよい。なお、本明細書において、第１面１１に向かう平面視の方向に見た場合とは、第１面１１に向かって第１リード端子４０のうち絶縁基体１０の外縁からはみ出した部分と第２リード端子５０のうち絶縁基体１０の外縁からはみ出した部分とを透視することを意味する。
　第２リード端子５０は、単数であってもよいし、複数あってもよい。第２リード端子５０はグランド端子として機能するため、高周波信号を伝送する第１リード端子４０のｚ軸方向の負側にはグランド端子が位置する。その結果、配線基体１は、高周波特性が安定している。言い換えると、高周波の伝送において信号導体２０のｚ軸方向の負側において、グランドとして機能する部分が途切れないため、配線基体１は、高周波特性が安定している。第２リード端子５０が単数である場合は、製造コストあるいは製造工数が低減される。第２リード端子５０が複数である場合、複数の第１リード端子４０と複数の第２リード端子５０はそれぞれ対応し、それぞれの第２リード端子５０が第１リード端子４０と少なくとも一部が重なっていてもよい。これによって、各第１リード端子４０の直下にグランド端子である第２リード端子５０がそれぞれ位置するため、インピーダンスが整合される。インピーダンスが整合された配線基体１は、高周波特性に優れる。また、第２リード端子５０が複数である場合、第２リード端子５０と第１接地導体３０とが接合する際に、フィレットが形成される箇所が増加する。その結果、上記構成を満たす配線基体１は、第２リード端子５０と第１接地導体３０との接合強度が高い。
　第２リード端子５０が複数あるとき、第２リード端子５０の大きさは、ｘ軸方向の幅が０．５ｍｍ～５ｍｍで、ｙ軸方向の幅が２ｍｍ～２０ｍｍで、ｚ軸方向の幅が０．０５ｍｍ～０．５ｍｍあってもよい。なお、第２リード端子５０の幅は適宜設定できる。
　また、図６に示すように、第２リード端子５０は、第１面１１に向かう平面視の方向に見た場合に、第１リード端子４０よりも面積が大きくてもよい。これによって、第１リード端子４０に製造誤差による形状のばらつきが生じた場合、あるいは、第１リード端子４０に配置ずれが生じた場合であっても、第１リード端子４０の下方に第２リード端子５０を配置することができる。その結果、配線基体１と外部基板１０２を接続する際の高周波信号の伝送が安定している。
　また、第１面１１に向かう平面視の方向に見た場合に、第１リード端子４０と第２リード端子５０とが重なっている部分の第１方向の長さは同じであってもよい。この場合、第１リード端子４０と第２リード端子５０を同時に切断することができるので、工数を削減することができ、生産性が向上する。
　第１方向に直交するとともに第１面１１に沿った方向を第２方向とするとき、第１リード端子４０は、第１面１１に向かう平面視の方向に見た場合に、第２リード端子５０の第２方向の中央部に位置していてもよい。これによって、第１リード端子４０は、第２リード端子５０によるｘ軸方向からの電磁的な結合が左右均等に配分される。これによって、配線基体１は高周波特性が安定する。本願明細書において、中央部とは、第２リード端子５０の第２方向の中央を基準として、一般的な製法上の誤差の範囲を含めることを意味する。なお、第２方向は、図面のｘ軸方向に対応している。
　また、第１リード端子４０は、第１面１１に向かう平面視の方向に見た場合に、絶縁基体１０からはみ出した部分の全てが第２リード端子５０と重なっていてもよい。これによって、第１リード端子４０の全ての下方に、グランド面として機能する第２リード端子５０が位置しているため、配線基体１と外部基板１０２を接続する際に高周波信号を安定して外部基板１０２に伝送させることができる。
　図７は、配線基体１のｘ軸の正側から負側に向かう平面図である。また、図８は図７の要部を拡大した図である。図８に示すように、第２リード端子５０は、第１屈曲部５１１を含む第１部５１を有していてもよい。このとき、第２面１２が配線基体１の側面に位置していれば、第２リード端子５０は、第１部５１を介して第１接地導体３０と接続していてもよい。第１部５１によって、第２リード端子５０と第２面１２に位置する第１接地導体３０との接合面積を増加させることができるため、配線基体１は、第２リード端子５０と第１接地導体３０との接合強度が高い。なお、第１屈曲部５１１は、第２リード端子５０が曲がった部分である。第１部５１は、第２リード端子５０のうち、第１屈曲部５１１を含むとともに、第１方向に交わる方向に延びた部分である。配線基体１が外部基板１０２と接続するとき、図１３に示すように、外部基板１０２が第１リード端子４０と、第２リード端子５０とに挟まれて位置していてもよい。このような構成を満たす配線基体１は、外部基板１０２と配線基体１との接合強度が高い。
　図９は、配線基体１のｘ軸の正側から負側に向かう平面図である。また、図１０は図９の要部を拡大した図である。図１０に示すように、第２リード端子５０は、第１部５１と反対に位置する第２屈曲部５２１を含む第２部５２を更に有していてもよい。第２部５２は、第１部５１を基準として、ｙ軸の正側の端部と言い換えることができる。第２部５２により、第２リード端子５０を外部基板１０２に接合する際に接合面積が増える。その結果、配線基体１は、第２リード端子５０と外部基板１０２との接合強度が高い。なお、第２屈曲部５２１は、第２リード端子５０が曲がった部分のうち、第１部５１と反対に位置する部分である。第２部５２は、第２リード端子５０のうち、第２屈曲部５２１を含むとともに、第１方向に交わる方向に延びた部分である。外部基板１０２と接続するとき、図１４に示すように、第２リード端子５０が第２部５２を有する場合は、第２部５２を介して外部基板１０２と接続していてもよい。
　第２リード端子５０は、第１方向に延びているとき、第１方向に直交する断面視形状が、例えば、矩形状あるいは円形状であってもよい。
　第３リード端子６０は、配線基体１が第２接地導体３１を有するとき、第２接地導体３１上に位置していていてもよい。第３リード端子６０は、第１面１１に向かう平面視をした場合に、第１リード端子４０に沿って位置していてもよい。また、第３リード端子６０は、絶縁基体１０からはみ出して位置していてもよい。第３リード端子６０は、外部基板１０２等と電気的に接続するために用いられる。
　第３リード端子６０の大きさは、ｘ軸方向の幅が０．５ｍｍ～５ｍｍで、ｙ軸方向の幅が２ｍｍ～２０ｍｍで、ｚ軸方向の幅が０．０５ｍｍ～０．５ｍｍあってもよい。なお、第３リード端子６０の幅は適宜設定できる。
　第３リード端子６０の第２方向の幅は、第１リード端子４０の第２方向の幅よりも長くてもよい。第３リード端子６０がグランド端子である場合、第３リード端子６０を広くすることで第１リード端子４０間のクロストークが低減される。その結果、配線基体１は、高周波特性に優れる。また、絶縁基体１０のうちｘ軸方向の外縁に位置する第３リード端子６０の第２方向の幅は、絶縁基体１０のうちｘ軸方向の外縁から離れた第３リード端子６０の第２方向の幅よりも小さくてもよい。このとき、ｘ軸方向の外縁に位置する第３リード端子６０は片側にのみ第１リード端子４０が配置される。その結果、第３リード端子６０の第２方向の幅を小さくできるので、配線基体１は小型になる。
　第３リード端子６０は、第１方向に直交する断面視形状が、例えば、矩形状あるいは円形状であってもよい。また、第３リード端子６０は、第１面１１に直交するとともに第１方向を含む断面視において、一部が屈曲した形状であってもよいし、直線形状であってもよい。第３リード端子６０が、一部が屈曲した形状であるときには、配線基体１を、第３リード端子６０を介して外部基板１０２等に接続する際、配線基体１と外部基板１０２との間に発生する応力を緩和できる。その結果、一部が屈曲した形状である第３リード端子６０を有する配線基体１は応力による破損をしにくい。また、第３リード端子６０が、直線形状であるときには、第３リード端子６０の長さを短く形成することができる。その結果、直線形状である第３リード端子６０を有する配線基体１は小型になる。
　第１リード端子４０、第２リード端子５０、および第３リード端子６０は、それぞれ信号導体２０、第１接地導体３０、および第２接地導体３１と接合材によって接続されてもよい。接合材は、例えば、半田あるいはろう材を用いることができる。
　絶縁基体１０は、絶縁層間に内層導体を含んでいてもよい。例えば、絶縁層間に位置する内層導体は、第１面１１に向かう平面透視をした場合、信号導体２０、第２接地導体３１と重なって位置していてもよい。なお、本明細書において、平面透視とは、任意の平面に向かって透視をしたものであり、奥行きが異なる物体の位置関係を説明する場合に用いる。
　内層導体は、高周波信号が伝送される導体である場合、ビア導体１５によって、第１面１１上に位置する信号導体２０と接続してもよい。内層導体は、グランド電位を有する導体である場合、ビア導体１５によって、第２面１２上に位置する第１接地導体３０あるいは第１面１１上に位置する第２接地導体３１と接続してもよい。また、内層導体は、グランド電位を有する導体である場合、第１凹部１３に位置する第３接地導体３２と直接接続してもよい。
　ビア導体１５によって絶縁層間に位置する内層導体と信号導体２０および内層導体と第１接地導体３０あるいは第２接地導体３１とを接続する場合、それぞれと接続する内層導体同士は、短絡しないように配置される必要がある。また、同じ電位を持つ内層導体は、それぞれがビア導体１５で接続されていてもよい。
　絶縁基体１０は、第１面１１、および電子部品１０１が実装される部分である載置部１４を有していてもよい。言い換えると、載置部１４は絶縁基体１０と一体であってもよい。絶縁基体１０が載置部１４を有している場合、載置部１４は、第１面１１上に位置する面であってもよいし、第１面１１と反対に位置する面であってもよい。また、載置部１４は、絶縁基体１０と別体である基板上に位置していてもよい。
　基板は、平面視をした場合、例えば矩形状であってもよく、平面視をした場合の大きさが５ｍｍ×１０ｍｍ～５０ｍｍ×５０ｍｍであってもよい。
　基板は、例えば、鉄（Ｆｅ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）あるいはタングステン（Ｗ）のような金属、あるいはこれらの金属の合金を含んでいてもよい。基板が金属材料を含むとき、金属材料のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって、基板を作製することができる。また、基板は、誘電体材料を含んでいてもよい。誘電体材料としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体あるいは窒化珪素質焼結体のようなセラミック材料あるいはガラスセラミック材料を用いることができる。基板が誘電体材料を含んでいる場合、基板の表面には、ニッケルめっきあるいは金めっきを設けてもよい。ニッケルめっき、あるいは金めっきを表面に設けた基板は、接合材の濡れ性、耐腐食性および耐候性に優れる。
　絶縁基体１０は、載置部１４を囲んで位置する枠部１６を有していてもよい。枠部１６は絶縁基体１０と一体であってもよい。また、枠部１６は、絶縁基体１０と別体であってもよい。なお、図１あるいは図４に示す配線基体１では、載置部１４と絶縁基体１０とが一体で、枠部１６と絶縁基体１０とが別体である配線基体１を開示している。
　枠部１６は、平面視をした場合、矩形状であってもよい。枠部１６の大きさは、例えば、５ｍｍ×１０ｍｍ～５０ｍｍ×５０ｍｍで、高さが２ｍｍ～１５ｍｍであってもよい。枠部１６の、厚みは０．５ｍｍ～２ｍｍであってもよい。
　枠部１６は、例えば、鉄（Ｆｅ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）あるいはタングステン（Ｗ）のような金属、あるいはこれらの金属の合金を含んでいてもよい。枠部１６が金属材料を含むとき、金属材料のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって、枠部１６を作製することができる。また、枠部１６は、誘電体材料を含んでいてもよい。誘電体材料としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体あるいは窒化珪素質焼結体のようなセラミック材料あるいはガラスセラミック材料を用いることができる。枠部１６が誘電体材料を含んでいる場合、枠部１６の表面には、ニッケルめっきあるいは金めっきを設けてもよい。表面にニッケルめっき、あるいは金めっきを設けた枠部１６は、接合材との濡れ性、耐腐食性および耐候性に優れる。
　枠部１６と絶縁基体１０とが別体であるとき、枠部１６の側壁には配線基体１が篏合される篏合部を有していてもよい。篏合部は、電子部品１０１が実装される載置部１４の実装面に沿った方向に枠部１６の内外を貫通していてもよい。
　　＜電子装置１００の構成＞
　図１１－図１４に示す電子装置１００は、上述した配線基体１と、電子部品１０１と、外部基板１０２と、を備えている。配線基体１を備える電子装置１００は、高周波信号の伝送損失が少ない。
　電子部品１０１は、例えば、ＬＤ（Laser diode）あるいはＰＤ（Photo Diode）等の光半導体であってもよい。また、電子部品１０１は、ＬＥＤ（Light Emitting Diode）等の発光素子あるいはＬＳＩ（Large Scale Integration）等の集積回路等であってもよい。
　電子装置１００は、載置部１４に電子部品１０１を搭載している。電子部品１０１は、例えば、ボンディングワイヤあるいはフリップチップ等で配線基体１と電気的に接続している。
　外部基板１０２は、例えば、ＦＰＣ（Flexible Printed Circuits）あるいは薄膜基板であってもよい。外部基板１０２は、第１リード端子４０、第２リード端子５０あるいは第３リード端子６０と、ろう材等を用いて接続していてもよい。
　電子装置１００は、蓋体１０３を備えていてもよい。蓋体１０３は、枠部１６の上方に位置し、電子部品１０１を覆っていてもよい。蓋体１０３が電子部品１０１を覆うとき、蓋体１０３は、電子装置１００を封止していてもよい。枠部１６が絶縁基体１０と別体であるとき、蓋体１０３と枠部１６とは一体であってもよい。蓋体１０３と枠部１６とが一体であるとき、枠部１６と絶縁基体１０とは同じ材料から構成されていてもよい。蓋体１０３と枠部１６とが別体であるとき、蓋体１０３と枠部１６とは接合材で接合されていてもよい。接合材は、例えば、熱硬化性樹脂または低融点ガラスまたは金属成分を含むろう材等を用いることができる。
　蓋体１０３は、第１面１１に向かう平面視をした場合、矩形状であってもよく、矩形状である場合、大きさが５ｍｍ×１０ｍｍ～５０ｍｍ×５０ｍｍで、厚みが０．５ｍｍ～２ｍｍであってもよい。蓋体１０３は、例えば、鉄（Ｆｅ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）あるいはタングステン（Ｗ）のような金属、あるいはこれらの金属の合金を含んでいてもよい。このような金属材料のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって、蓋体１０３を構成する金属部材を作製することができる。
　　＜配線基体１および電子装置１００の製造方法＞
　次に、本開示の一実施形態の配線基体１および電子装置１００の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、多数個取り基体を用いた絶縁基体１０の製造方法である。
　（１）まず、絶縁基体１０を構成するセラミックグリーンシートを形成する。主に酸化アルミニウム（Ａｌ2Ｏ3）質焼結体である絶縁基体１０を得る場合は、例えば、Ａｌ2Ｏ3の粉末に、焼結助材としてシリカ（ＳｉＯ2）、マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加する。そして、Ａｌ2Ｏ3の粉末に対して、適当なバインダー、溶剤および可塑剤を更に添加する。添加後に混錬することで、混合物をスラリー状とする。多数個取り基体用のセラミックグリーンシートは、スラリー状の混合物に、ドクターブレード法またはカレンダーロール法等の成形方法を施すことで得る。このとき、セラミックグリーンシートの所定の位置に、第１凹部１３となる切欠きを設けてもよい。第１凹部１３を設ける場合、セラミックグリーンシートの所定の箇所に、金型、パンチングあるいはレーザ等を用いて第１凹部１３となる切欠きを設けてもよい。
　（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートのうち、信号導体２０、第１接地導体３０、第２接地導体３１、第３接地導体３２、内層導体およびビア導体１５となる部分に、金属ペーストを塗布または充填する。金属ペーストは、上述した金属材料を含む金属粉末に適当な溶剤およびバインダーを加えて混練し、適度な粘度に調整して作製する。金属ペーストは、絶縁基体１０との接合強度を高めるために、ガラスまたはセラミックスを含んでいてもよい。
　（３）次に、（２）までの工程で得られたセラミックグリーンシートを、金型等で加工する。
　（４）次に、（３）により加工されたセラミックグリーンシートを積層し、加圧することにより、セラミックグリーンシート積層体を得る。
　（５）次に、このセラミックグリーンシート積層体を約１５００℃～１８００℃の温度で焼成し、絶縁基体１０が複数配列された多数個取り基体を得る。なお、（１）の工程で、第１凹部１３となる切欠きを設けておくことで、焼成後に、第１凹部１３を作製できる。また、（５）の工程によって、前述した金属ペーストは、絶縁基体１０となるセラミックグリーンシートとともに焼成され、それぞれ信号導体２０、第１接地導体３０、第２接地導体３１、第３接地導体３２、内層導体およびビア導体１５等となる。上記の製造方法によって得られた配線基体１は、絶縁基体１０に、信号導体２０、第１接地導体３０、第２接地導体３１、第３接地導体３２、内層導体およびビア導体１５を備える。
　（６）次に、（５）の工程で得られた配線基体１の表面にめっき等の表面処理を行う。
　（７）次に、配線基体１が複数配列された多数個取り基体を分断する。多数個取り基体の分断は、配線基体１の外縁となる箇所に沿って多数個取り基体に分断溝を形成し、分割溝に沿って破断させてもよい。あるいは、多数個取り基体の分断は、スライシング装置等を用い、配線基体１の外縁となる箇所に沿って切断してもよい。分断溝は、焼成後にスライシング装置により多数個取り基体の厚みより小さく切り込むことによって形成してもよい。分断溝は、多数個取り基体用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることで形成してもよい。なお、上述した多数個取り基体は、分断する前に電解を用いて、配線基体１にめっきを被着させてもよい。あるいは、上述した多数個取り基体は、分割した後に電解を用いて、配線基体１にめっきを被着させてもよい。
　（８）次に、電子部品１０１を、配線基体１に実装することにより、電子装置１００を得ることができる。電子部品１０１はワイヤボンディング等の接合材で配線基体１に電気的に接合させてもよい。このとき、電子部品１０１または配線基体１に接着材等を用いることで、電子部品１０１を配線基体１に固定してもよい。また、配線基体１と蓋体１０３とは、電子部品１０１を配線基体１に実装した後に、接合材を用いて接合してもよい。
　なお、本開示は上述の実施形態の例に限定されるものではない。また、各構成は、数値等の種々の変形が可能である。なお、本開示の一実施形態の種々の組み合わせは上述の実施形態の例に限定されるものでない。
　本開示は、配線基体および電子装置に利用することができる。
１：配線基体
１０：絶縁基体
１１：第１面
１２：第２面
１３：第１凹部
１４：載置部
１５：ビア導体
１６：枠部
２０：信号導体
３０：第１接地導体
３１：第２接地導体
３２：第３接地導体
４０：第１リード端子
５０：第２リード端子
５１：第１部
５１１：第１屈曲部
５２：第２部
５２１：第２屈曲部
６０：第３リード端子
１００：電子装置
１０１：電子部品
１０２：外部基板
１０３：蓋体

Claims (14)

  1. 　第１面および第２面を有する絶縁基体と、
    　前記第１面上に位置する信号導体と、
    　該信号導体上に位置し、前記第１面に向かう平面視をした場合に、第１方向に延びるとともに、前記絶縁基体からはみ出して位置する第１リード端子と、
    　前記第２面上に位置する第１接地導体と、
    　該第１接地導体上に位置する第２リード端子と、を有し、
    　前記第２リード端子は、前記平面視の方向に見た場合に、前記第１リード端子と少なくとも一部が重なっている、配線基体。
  2. 　前記第２リード端子は、前記平面視をした場合に、前記第１リード端子よりも面積が大きい、請求項１に記載の配線基体。
  3. 　前記平面視の方向に見た場合に、前記第１リード端子と前記第２リード端子とが重なっている部分の前記第１方向の長さは同じである、請求項１または請求項２に記載の配線基体。
  4. 　前記第１方向に直交するとともに前記第１面に沿った方向を第２方向とし、
    　前記第１リード端子は、前記平面視の方向に見た場合に、前記第２方向の中央部に位置する、請求項１～３のいずれか１つに記載の配線基体。
  5. 　前記第２面は、前記第１面と隣接する面であり、
    　前記第２リード端子は、第１屈曲部を含む第１部を有し、前記第１部を介して前記第１接地導体と接続される、請求項１～４のいずれか１つに記載の配線基体。
  6. 　前記第２リード端子は、前記第１部と反対に位置する第２屈曲部を含む第２部を有する、請求項５に記載の配線基体。
  7. 　前記第２面は、前記第１面と反対の面である、請求項１～４のいずれか１つに記載の配線基体。
  8. 　前記第１面上に位置する第２接地導体を更に有するとともに、該第２接地導体に接続され、前記平面視をした場合に、前記信号導体に沿って位置する第３リード端子と、を有する、請求項１～７のいずれか１つに記載の配線基体。
  9. 　前記平面視をした場合、前記絶縁基体の外周、かつ、前記第２接地導体の先に位置する第１凹部と、前記第１凹部に位置する第３接地導体とを有し、
    　前記第１接地導体と前記第２接地導体とは、前記第３接地導体を介して接続されている、請求項８記載の配線基体。
  10. 　複数の前記第１リード端子と、それぞれに対応する複数の前記第２リード端子とを有し、
    　それぞれの前記第２リード端子が、前記第１リード端子と少なくとも一部が重なっている、請求項１～９のいずれか１つに記載の配線基体。
  11. 　前記第１リード端子は、前記平面視の方向に見た場合に、前記絶縁基体からはみ出した部分の全てが前記第２リード端子と重なっている、請求項１～１０のいずれか１つに記載の配線基体。
  12. 　請求項１～１１のいずれか１つに記載の配線基体と、
    　前記第１リード端子および前記第２リード端子と接続された外部基板と、を有する電子装置。
  13. 　前記外部基板は、前記第１リード端子と、前記第２リード端子とに挟まれて位置する、請求項１２記載の電子装置。
  14. 　請求項６に記載の配線基体と、前記第１リード端子および前記第２リード端子と接続された外部基板と、を有し、
    　前記第２リード端子は、前記第２部を介して前記外部基板と接続されている、電子装置。
PCT/JP2021/000936 2020-02-18 2021-01-14 配線基体および電子装置 WO2021166498A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/799,372 US20230057427A1 (en) 2020-02-18 2021-01-14 Wiring base and electronic device
JP2022501697A JP7432703B2 (ja) 2020-02-18 2021-01-14 配線基体および電子装置
EP21757565.3A EP4109517A1 (en) 2020-02-18 2021-01-14 Wiring substrate and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020025378 2020-02-18
JP2020-025378 2020-02-18

Publications (1)

Publication Number Publication Date
WO2021166498A1 true WO2021166498A1 (ja) 2021-08-26

Family

ID=77392105

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/000936 WO2021166498A1 (ja) 2020-02-18 2021-01-14 配線基体および電子装置

Country Status (4)

Country Link
US (1) US20230057427A1 (ja)
EP (1) EP4109517A1 (ja)
JP (1) JP7432703B2 (ja)
WO (1) WO2021166498A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547992A (ja) * 1991-08-07 1993-02-26 Mitsubishi Electric Corp 半導体集積回路装置
JP2009260095A (ja) 2008-04-18 2009-11-05 Sumitomo Electric Ind Ltd 光モジュール
JP2011187915A (ja) * 2009-09-28 2011-09-22 Kyocera Corp フレキシブル配線基板とリード端子付き電子部品との接続構造
JP2013074048A (ja) * 2011-09-27 2013-04-22 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
WO2013141013A1 (ja) * 2012-03-22 2013-09-26 京セラ株式会社 素子収納用パッケージ
JP2016146439A (ja) * 2015-02-09 2016-08-12 Ｎｇｋエレクトロデバイス株式会社 高周波用半導体素子収納用パッケージ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547992A (ja) * 1991-08-07 1993-02-26 Mitsubishi Electric Corp 半導体集積回路装置
JP2009260095A (ja) 2008-04-18 2009-11-05 Sumitomo Electric Ind Ltd 光モジュール
JP2011187915A (ja) * 2009-09-28 2011-09-22 Kyocera Corp フレキシブル配線基板とリード端子付き電子部品との接続構造
JP2013074048A (ja) * 2011-09-27 2013-04-22 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
WO2013141013A1 (ja) * 2012-03-22 2013-09-26 京セラ株式会社 素子収納用パッケージ
JP2016146439A (ja) * 2015-02-09 2016-08-12 Ｎｇｋエレクトロデバイス株式会社 高周波用半導体素子収納用パッケージ

Also Published As

Publication number Publication date
EP4109517A1 (en) 2022-12-28
JP7432703B2 (ja) 2024-02-16
US20230057427A1 (en) 2023-02-23
JPWO2021166498A1 (ja) 2021-08-26

Similar Documents

Publication Publication Date Title
EP2237316B1 (en) Connection terminal, package using the same and electronic device
JP7025504B2 (ja) 高周波基体、高周波パッケージおよび高周波モジュール
JP6283094B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6923431B2 (ja) 高周波基体、高周波パッケージおよび高周波モジュール
JP7021041B2 (ja) 配線基板、電子部品パッケージおよび電子装置
JP6971921B2 (ja) 差動伝送線路、配線基板および半導体用パッケージ
JP4874177B2 (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
WO2021166498A1 (ja) 配線基体および電子装置
KR102463392B1 (ko) 배선 기체, 전자부품 수납용 패키지 및 전자장치
WO2017170389A1 (ja) 高周波基板、高周波パッケージおよび高周波モジュール
WO2021149491A1 (ja) 配線基体および電子装置
JP2005243970A (ja) 複合回路基板
JP2021120985A (ja) 配線基体および電子装置
WO2023145651A1 (ja) 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール
WO2023276923A1 (ja) 配線板および電子装置
JP7244630B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP3771853B2 (ja) 入出力端子および半導体素子収納用パッケージ
WO2023120586A1 (ja) 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール
WO2024075816A1 (ja) 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール
WO2023223846A1 (ja) 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール
JP4514597B2 (ja) 電子部品実装用基板
JP2004228532A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2022058868A (ja) 配線基板、電子部品パッケージおよび電子装置
JP4953684B2 (ja) 配線基板およびそれを用いた電子装置
JP5257763B2 (ja) 多層回路基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21757565

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022501697

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2021757565

Country of ref document: EP

Effective date: 20220919