WO2012167714A1 - 一种深沟槽超级pn结的形成方法 - Google Patents
一种深沟槽超级pn结的形成方法 Download PDFInfo
- Publication number
- WO2012167714A1 WO2012167714A1 PCT/CN2012/076347 CN2012076347W WO2012167714A1 WO 2012167714 A1 WO2012167714 A1 WO 2012167714A1 CN 2012076347 W CN2012076347 W CN 2012076347W WO 2012167714 A1 WO2012167714 A1 WO 2012167714A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- forming
- dielectric layer
- deep trench
- epitaxial
- epitaxial material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/109—Reduced surface field [RESURF] PN junction structures
- H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/01—Manufacture or treatment
- H10D62/051—Forming charge compensation regions, e.g. superjunctions
- H10D62/058—Forming charge compensation regions, e.g. superjunctions by using trenches, e.g. implanting into sidewalls of trenches or refilling trenches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
- H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
Definitions
- the present invention relates to semiconductor fabrication techniques, and more particularly to a fabrication technique for a deep trench super PN junction. Background technique
- the manufacturing process of the conventional super PN junction is mainly realized by deep trench etching, epitaxial filling, and silicon CMP planarization.
- the method for forming a super PN junction in the conventional technology includes the following steps:
- Step 1 depositing a single thick epitaxial layer (N-type) on the N+ substrate silicon wafer;
- Step 2 forming a deep trench in the epitaxial layer, specifically, a long thermal oxide layer, then depositing a silicon nitride layer, depositing a plasma enhanced oxide layer, etching the above three layers up to the silicon substrate, and then going Glue, and etching the deep trench with the three films as a hard mask, and then wet removing the remaining plasma enhanced oxide layer on the surface of the silicon nitride;
- Step 3 Fill the deep trench with epitaxial silicon (P-type) to form a super PN junction;
- Step 4 Grinding to the silicon surface by CMP to achieve planarization.
- the present invention has been made in view of the above problems, and an object of the present invention is to provide a super PN junction forming method which is compatible with a conventional process and which is simple in process and high in efficiency.
- the method for forming a deep trench super PN junction of the present invention comprising: a deposition step of depositing an epitaxial layer on a substrate;
- the filling epitaxial material and etching are used, and the filling and etching of the epitaxial material are continuously completed, thereby effectively solving the complicated process caused by planarization by CMP.
- the etching gas is introduced without interrupting the process after the filling step.
- the etching step as an etching gas, it is adopted! 3 ⁇ 4 hydrogenated gas.
- the use is made at high temperatures!
- the epitaxial material of the hydrogenation gas etching epitaxial material, the first dielectric layer and the second dielectric layer are etched by etching the epitaxial material exposed on the surface.
- the predetermined height is 0.5 ⁇ m or more.
- each dielectric layer is removed by wet in the removing step.
- the thickness of the first shield is formed to be greater than 100 ⁇ , and the thickness of the second medium is formed to be greater than 300 ⁇ .
- a lowest point of the epitaxial material exceeds an interface of the first medium and the epitaxial material.
- the halogen hydride gas is any one of HCL, HF, HBr, and HI.
- the first medium is an oxide
- the second medium is a nitride
- the epitaxial material is Si.
- the present invention since the high-temperature halogenated hydride gas is directly introduced into the epitaxial device, the epitaxial Si and the shield can be directly etched in the epitaxial device. Therefore, the present invention can realize planarization of silicon by adopting a method compatible with the existing process, has the advantages of simple process, low cost, high efficiency, no need for dedicated equipment, and can effectively avoid the Si device parameter caused by CMP. Stable problem.
- 1 is a general flow chart showing a super PN junction forming process according to an embodiment of the present invention.
- 2 is an exploded perspective view showing a super PN junction forming process according to an embodiment of the present invention.
- 3 is an exploded perspective view showing a super PN junction forming process according to an embodiment of the present invention.
- 4 is an exploded perspective view showing a super PN junction forming process according to an embodiment of the present invention.
- Fig. 1 is a general flow chart showing a process of forming a super PN junction according to an embodiment of the present invention.
- the super PN junction forming method of the present invention mainly comprises: Step 1: a deposition step of depositing an epitaxial layer on a substrate;
- Step 2 forming a dielectric layer of the first dielectric layer and the second dielectric layer in sequence on the epitaxial layer.
- Step 3 forming a deep trench in the epitaxial layer.
- Step 4 filling the deep trench with an epitaxial material to fill the entire deep trench and exceeding a prescribed height of the second dielectric layer;
- Step 5 etching the epitaxial material, the first dielectric layer and the second dielectric layer with an etching gas until an etching step at an interface between the first dielectric layer and the epitaxial material;
- Step 6 removing the first dielectric layer and the second dielectric layer to achieve a planarization removal step of the epitaxial material.
- 2 to 4 are exploded views showing the formation process of the super PN junction according to an embodiment of the present invention.
- the method for forming a deep trench super PN junction mainly has the following steps:
- Step 1 An epitaxial layer 101 is deposited on the substrate.
- Step 2 sequentially forming a first dielectric layer 201 and a second dielectric layer on the epitaxial layer 101
- Step 3 A deep trench 401 is formed in the epitaxial layer 101.
- Step 4 The deep trench 401 is filled with an epitaxial material 501 to fill the entire deep trench 401 and exceed a prescribed height of the second shield layer 301.
- Step 5 pass the halogen hydride gas without interrupting the high temperature of the process, and etch the epitaxial material 501, the first dielectric layer 201 and the second dielectric layer 301 with a high temperature halogen hydrogenation gas, and etch back Up to the interface of the first dielectric layer 201 and the epitaxial material 501.
- Step 6 removing the first dielectric layer 201 and the second dielectric layer 301 to achieve a planarization removal step of the epitaxial material.
- the deep trench 401 is filled with the epitaxial material 501 to fill the entire deep trench 401 and preferably the epitaxial material 501 is 0.5 ⁇ m or more higher than the second dielectric layer 301.
- the epitaxial material 501, the first dielectric layer 201 and the second dielectric layer 301 are etched by a high temperature halogenated hydrogen gas to etch the epitaxial material exposed on the surface.
- the step 5 of etching with a high-temperature halogenated hydrogen gas is continuously performed with the step 4 of filling the epitaxial material 501, that is, the etching is performed by directly introducing a halogenated hydride gas into the epitaxial apparatus for performing epitaxial filling.
- the halogen hydride gas is preferably HCL gas, and of course, HF gas, HBr gas, or HI gas may be used.
- each dielectric layer can be removed by a wet method.
- the first medium 201 is an oxide
- the second medium 301 is a nitride.
- the thickness of the first medium 201 is formed to be greater than 100 A
- the thickness of the second medium 301 is formed to be greater than 300 ⁇ .
- the epitaxial material is most commonly Si.
- the planarization of the silicon can be realized by a method compatible with the existing process, and the process is simple, high in efficiency, and no special equipment is required, and the device is greatly reduced.
- the process cost and the problem of unstable Si device parameters caused by CMP can be effectively avoided.
Landscapes
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
一种深沟槽超级PN结的形成方法。该方法包括：在衬底上沉积外延层（101）的沉积步骤（步骤1）；在外延层（101）上依次形成第一介质层（201）、第二介质层（301）的介质形成步骤（步骤2）；在外延层（101）形成深沟槽（401）的深沟槽刻蚀步骤（步骤3）；对深沟槽（401）填充外延材料（501）以充满整个深沟槽（401）并且超过第二介质层（301）的规定高度的填充步骤（步骤4）；利用刻蚀气体刻蚀外延材料（501）、第一介质层（201）和第二介质层（301）直至第一介质层（201）和外延材料（501）的界面处的刻蚀步骤（步骤5）；去除第一介质层（201）、第二介质层（301）以实现外延材料（501）的平坦化的去除步骤（步骤6）。利用该方法，能够使用与现有的工艺兼容的方法实现硅的平坦化，具有工艺简单、效率高、工艺成本低的优点，并能够有效避免利用CMP导致的Si器件参数不稳定的问题。
Description
一种深沟槽超级 PN结的形成方法 技术领域
本发明涉及半导体制造技术，尤其涉及一种深沟槽超级 PN结（ Super Junction ) 的制造技术。 背景技术
在半导体领域中， 用来提高功率 MOS 性能的超级 PN 结 （Super Junction )技术在高压领域的作用非常显著。
传统的超级 PN结的制造工艺中主要是采用深槽刻蚀、 外延填充、 硅 CMP平坦化的方法来实现。 具体地， 传统技术中形成超级 PN结的方法， 包括以下步骤：
步骤 1 : 在 N+衬底硅片上沉积单一的厚外延层（N型）；
步骤 2: 在该外延层中形成深沟槽， 具体地， 先生长热氧化层， 然后 沉积氮化硅层，再沉积等离子体增强氧化层，通过刻蚀以上三层直至硅衬 底， 然后去胶， 并以所述三种膜作为硬掩模刻蚀成深沟槽， 然后湿法去除 氮化硅表面剩余的等离子体增强氧化层；
步骤 3： 在深沟槽中填充外延硅（ P型）形成超级 PN结；
步骤 4: 通过 CMP法研磨到硅表面达到平坦化。
然而，在所述利用 CMP的技术中， 因为一般生产线的 CMP设备都用 在后道， 与加工超级 PN结的设备不能混用， 因此， 利用 CMP平坦化制 造超级 PN结方法工艺必须采用专用 CMP设备而导致工艺控制难度大， 成本较高。 发明内容
本发明鉴于上述问题， 旨在提供一种能够与常规工艺兼容、且工艺简 单、 效率高的超级 PN结 （Super Junction ) 的形成方法。
本发明的深沟槽超级 PN结的形成方法， 其特征在于， 包括： 在衬底上沉积外延层的沉积步骤；
在所述外延层上依次形成第一介质层、 第二介质层的介质形成步骤； 在所述外延层形成深沟槽的深沟槽形成步骤；
对所述深沟槽填充外延材料以充满整个深沟槽并且超过第二介质层
的规定高度的填充步骤；
利用刻蚀气体刻蚀所述外延材料、所述第一介质层和所述第二介质层 直至第一介质层和所述外延材料的界面处的刻蚀步骤；
去除所述第一介盾层、第二介盾层以实现所述外延材料的平坦化的去 除步骤。
利用所述发明， 替代现有技术中采用的 CMP, 而采用填充外延材料 以及刻蚀， 而且外延材料的填充与刻蚀连续完成， 因此， 能够有效解决利 用 CMP进行平坦化所带来的工艺复杂、控制难度大，成本高的技术问题。
优选地， 在所述填充步骤之后不中断工艺的情况下， 通入刻蚀气体。 优选地， 在所述刻蚀步骤中， 作为刻蚀气体， 采用！ ¾素氢化气体。 优选地，在高温下利用所述！ ¾素氢化气体刻蚀外延材料、所述第一介 质层和所述第二介质层的高选择比对表面棵露的所述外延材料进行刻蚀。
优选地， 在所述填充步驟中， 所述规定高度为 0.5μιη以上。
优选地， 在所述去除步骤中采用湿法去除各介质层。
优选地， 所述第一介盾的厚度形成为大于 100 Α， 所述第二介质的厚 度形成为大于 300 Α。
优选地，在所述填充步骤中， 所述外延材料的最低点超过所述第一介 质与所述外延材料的界面。
优选地， 所述卤素氢化物气体是 HCL、 HF、 HBr、 HI中的任意一种 气体。
优选地， 所述第一介质是氧化物， 所述第二介质是氮化物， 所述外延 材料是 Si。
利用本发明， 由于直接在外延设备中通入高温卤素氢化物气体， 故能 够直接在外延设备中进行外延 Si和介盾的刻蚀。 由此， 本发明能够采用 与现有的工艺兼容的方法实现硅的平坦化， 具有工艺简单且成本低、效率 高、 无需专用的设备的优势， 并且能够有效避免利用 CMP导致的 Si器件 参数不稳定的问题。
附图说明
图 1是表示本发明一实施方式的超级 PN结形成过程的整体流程图。 图 2是表示本发明一实施方式的超级 PN结形成过程的分解示意图。 图 3是表示本发明一实施方式的超级 PN结形成过程的分解示意图。 图 4是表示本发明一实施方式的超级 PN结形成过程的分解示意图。
具体实施方式
下面介绍的是本发明的多个可能实施例中的一些， 旨在提供对本发明的 基本了解。并不旨在确认本发明的关键或决定性的要素或限定所要保护的范 围。
为使本发明的目的、 技术方案和优点更加清楚， 下面结合附图对本发明 作进一步的详细描述。
以下， 参照图 1 ~图 4, 对本发明一实施方式的深沟槽超级 PN结的形 成方法进行说明。
图 1是表示本发明一实施方式的超级 PN结形成过程的整体流程图。 首先， 如图 1所示， 本发明的超级 PN结形成方法主要包括： 步骤 1 : 在衬底上沉积外延层的沉积步骤；
步骤 2: 在外延层上依次形成第一介质层、 第二介质层的介质形成步 步骤 3: 在外延层形成深沟槽的深沟槽形成步骤；
步骤 4: 对所述深沟槽填充外延材料以充满整个深沟槽并且超过第二 介质层的规定高度的填充步骤；
步骤 5: 利用刻蚀气体刻蚀外延材料、 第一介质层和第二介质层直至 第一介盾层和外延材料的界面处的刻蚀步骤；
步骤 6: 去除第一介质层、 第二介质层以实现外延材料的平坦化的去 除步骤。
图 2 ~ 4是表示本发明一实施方式的超级 PN结形成过程的分解示意 图。
下面对于上述的步骤 1 ~ 6, 参照图 2 ~ 4进行具体说明。
如图 2 -图 4所示， 本发明一实施方式的深槽超级 PN结的形成方法 主要具备下述步骤：
步骤 1 : 在衬底上沉积外延层 101。
步骤 2: 在所述外延层 101上依次形成第一介质层 201、 第二介质层
301。
步骤 3: 在所述外延层 101形成深沟槽 401。
步骤 4: 对所述深沟槽 401填充外延材料 501以充满整个深沟槽 401 并且超过第二介盾层 301的规定高度。
步骤 5: 在不中断工艺的高温情况下， 通入卤素氢化物气体， 利用高 温卤素氢化气体刻蚀所述外延材料 501、 所述第一介质层 201和所述第二 介质层 301 , 回刻直至第一介质层 201和外延材料 501的界面处。
步骤 6: 去除所述第一介质层 201、 第二介质层 301以实现外延材料 的平坦化的去除步骤。
在所述步骤 4中，对所述深沟槽 401填充外延材料 501以充满整个深 沟槽 401并且较佳地是所述外延材料 501比第二介质层 301 高 0.5μπι以 上。
在所述步骤 5中， 利用高温卤素氢化气体刻蚀外延材料 501、 所述第 一介质层 201和所述第二介质层 301的高选择比对表面棵露的外延材料进 行刻蚀。
而且， 利用高温卤素氢化气体进行刻蚀的步骤 5与填充外延材料 501 的步骤 4连续进行， 即， 直接在进行外延填充的外延设备中通入卤素氢化 物气体来完成刻蚀。
这里， 所述卤素氢化物气体较佳地是采用 HCL气体， 当然也可以采 用 HF气体、 HBr气体、 或 HI气体。
在所述步骤 6中， 较佳地， 可采用湿法去除各介质层。
另外， 所述第一介质 201是氧化物， 所述第二介质 301是氮化物。 较 佳地， 所述第一介质 201的厚度形成大于 100 A, 所述第二介质 301的厚 度形成大于 300 A。 所述外延材料最常用的是 Si。
利用所述发明， 由于直接在外延设备中通入高温卤素氢化物气体， 因 此， 能够采用与现有的工艺兼容的方法实现硅的平坦化， 工艺简单、 效率 高、 无需专用的设备， 大大降低了工艺成本， 并能够有效避免利用 CMP 导致的 Si器件参数不稳定的问题。
以上例子主要说明了本发明的超级 PN结的形成方法。 尽管只对其中 一些本发明的实施方式进行了描述， 但是本领域普通技术人员应当了解， 本发明可以在不偏离其主旨与范围内以许多其他的形式实施。 因此， 所展 示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权 利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改 与替换。
Claims
1.一种深沟槽超级 PN结的形成方法， 其特征在于， 包括： 在衬底上沉积外延层的沉积步骤；
左所述外延层上伖欢 笫 Mr、 第二^盾 M- ϋ ^ 步骤；
ii ίίτ 3ί rJo
对所述深沟槽填充外延材料以充满整个深沟槽并且超过第二 ti- 4-tn i» r* A . J.i -i: .it. M* .
'> I w— I ^ trj ^ ^wy
利用刻蚀气体刻蚀所述外延材料、 所述第一介质层和所述第二
人 、，， 一 ， ， ，，—，
^、 居且^矛一 ^^居^^还^^ ^^卞^介囬^ 刻^^ ； 去除所述第一介质层、 第二介盾层以实现所述外延材料的平坦 化的去除步骤。
2. 如权利要求 1所述的深沟槽超级 PN结的形成方法， 其特征 在于，
在所述填充步骤之后不中断工艺的情况下， 通入刻蚀气体。
3. 如权利要求 2所述的深沟槽超级 PN结的形成方法， 其特征 在于，
在所述刻蚀步骤中， 作为刻蚀气体， 采用卤素氢化气体。
4.如权利要求 3所述的深沟槽超级 PN结的形成方法， 其特征 在于，
在高温下利用所述卤素氢化气体刻蚀外延材料、 所述第一介质 层和所述第二介质层的高选择比对表面棵露的所述外延材料进行 刻烛。
5. 如权利要求 1所述的深沟槽超级 PN结的形成方法， 其特征 在于，
在所述填充步骤中 , 所述规定高度为 0.5μπι以上。
6. 如权利要求 1所述的深沟槽超级 ΡΝ结的形成方法， 其特征 在于，
在所述去除步驟中采用湿法去除各介质层。
7. 如权利要求 1所述的深沟槽超级 ΡΝ结的形成方法， 其特征 在于，
所述第一介质的厚度形成为大于 loo A, 所述第二介质的厚度 形成为大于 300 k。
8. 如权利要求 1所述的深沟槽超级 PN结的形成方法， 其特征 在于，
在所述填充步骤中， 所述外延材料的最低点超过所述第一介质 与所述外延材料的界面。
9. 如权利要求 3所述的深沟槽超级 PN结的形成方法， 其特征 在于，
所述卤素氢化物气体是 HCL、 HF、 HBr、 HI 中的任意一种气 体。
10. 如权利要求 1 ~ 9任意一项所述的深沟槽超级 PN结的形成 方法， 其特征在于，
所述第一介质是氧化物， 所述第二介盾是氮化物， 所述外延材 料是 Si。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110151781.0 | 2011-06-08 | ||
| CN201110151781.0A CN102820212B (zh) | 2011-06-08 | 2011-06-08 | 一种深沟槽超级pn结的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2012167714A1 true WO2012167714A1 (zh) | 2012-12-13 |
Family
ID=47295477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2012/076347 Ceased WO2012167714A1 (zh) | 2011-06-08 | 2012-05-31 | 一种深沟槽超级pn结的形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102820212B (zh) |
| WO (1) | WO2012167714A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN119673762B (zh) * | 2024-11-13 | 2025-09-30 | 西安电子科技大学 | 一种高深宽比的碳化硅pn结结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1691284A (zh) * | 2004-03-31 | 2005-11-02 | 株式会社电装 | 半导体器件的制造方法 |
| CN101640171A (zh) * | 2008-08-01 | 2010-02-03 | 富士电机电子技术株式会社 | 半导体器件制造方法 |
| CN101872724A (zh) * | 2009-04-24 | 2010-10-27 | 上海华虹Nec电子有限公司 | 超级结mosfet的制作方法 |
| US20110006304A1 (en) * | 2009-07-09 | 2011-01-13 | Shanghai Hua Hong Nec Electronics Company, Limited | Semiconductor device with alternately arranged p-type and n-type thin semiconductor layers and method for manufacturing the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007040255A1 (ja) * | 2005-10-06 | 2007-04-12 | Sumco Corporation | 半導体基板およびその製造方法 |
-
2011
- 2011-06-08 CN CN201110151781.0A patent/CN102820212B/zh active Active
-
2012
- 2012-05-31 WO PCT/CN2012/076347 patent/WO2012167714A1/zh not_active Ceased
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1691284A (zh) * | 2004-03-31 | 2005-11-02 | 株式会社电装 | 半导体器件的制造方法 |
| CN101640171A (zh) * | 2008-08-01 | 2010-02-03 | 富士电机电子技术株式会社 | 半导体器件制造方法 |
| CN101872724A (zh) * | 2009-04-24 | 2010-10-27 | 上海华虹Nec电子有限公司 | 超级结mosfet的制作方法 |
| US20110006304A1 (en) * | 2009-07-09 | 2011-01-13 | Shanghai Hua Hong Nec Electronics Company, Limited | Semiconductor device with alternately arranged p-type and n-type thin semiconductor layers and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102820212B (zh) | 2015-08-12 |
| CN102820212A (zh) | 2012-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI856949B (zh) | 製造用於水平環繞式閘極元件的接面及間隔物之方法 | |
| US8828823B2 (en) | FinFET device and method of manufacturing same | |
| TWI474460B (zh) | 半導體元件的接觸結構、金氧半場效電晶體、與製作半導體元件的方法 | |
| CN110828367B (zh) | 用于形成薄绝缘体上半导体(soi)衬底的方法 | |
| TW201926433A (zh) | 半導體元件的製造方法 | |
| CN103681355A (zh) | 制备准soi源漏场效应晶体管器件的方法 | |
| TW201547022A (zh) | 半導體元件及其形成方法 | |
| CN102569050A (zh) | 一种金属栅极的形成方法 | |
| TWI641148B (zh) | 半導體元件及其製造方法 | |
| US9786543B2 (en) | Isolation structure of semiconductor device | |
| CN102820227B (zh) | 一种深沟槽超级pn结的形成方法 | |
| CN104733530B (zh) | 应变半导体纳米线 | |
| WO2014082350A1 (zh) | 鳍结构制造方法 | |
| CN105590856A (zh) | 一种纳米线器件的制作方法 | |
| JP5556851B2 (ja) | 半導体装置の製造方法 | |
| CN111354675A (zh) | 浅沟槽隔离结构的形成方法及浅沟槽隔离结构 | |
| CN104752307B (zh) | 一种浅沟槽隔离结构及其制造方法 | |
| CN114038801A (zh) | 半导体装置的形成方法 | |
| WO2012167714A1 (zh) | 一种深沟槽超级pn结的形成方法 | |
| CN104637879A (zh) | 一种半导体器件的制备方法 | |
| CN106571298A (zh) | 半导体结构的形成方法 | |
| CN106910715B (zh) | 一种半导体器件及其制造方法 | |
| CN106158640A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN103531519B (zh) | 半导体结构及其形成方法 | |
| CN103681258B (zh) | 一种源漏双外延层的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 12796992 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 12796992 Country of ref document: EP Kind code of ref document: A1 |