CN102820212A - 一种深沟槽超级pn结的形成方法 - Google Patents

一种深沟槽超级pn结的形成方法 Download PDF

Info

Publication number
CN102820212A
CN102820212A CN2011101517810A CN201110151781A CN102820212A CN 102820212 A CN102820212 A CN 102820212A CN 2011101517810 A CN2011101517810 A CN 2011101517810A CN 201110151781 A CN201110151781 A CN 201110151781A CN 102820212 A CN102820212 A CN 102820212A
Authority
CN
China
Prior art keywords
dielectric layer
deep trench
junction
super
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101517810A
Other languages
English (en)
Other versions
CN102820212B (zh
Inventor
吴宗宪
王根毅
袁雷兵
吴芃芃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp, Wuxi CSMC Semiconductor Co Ltd filed Critical CSMC Technologies Corp
Priority to CN201110151781.0A priority Critical patent/CN102820212B/zh
Priority to PCT/CN2012/076347 priority patent/WO2012167714A1/zh
Publication of CN102820212A publication Critical patent/CN102820212A/zh
Application granted granted Critical
Publication of CN102820212B publication Critical patent/CN102820212B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及深沟槽超级PN结的形成方法。该方法包括：在衬底上沉积外延层的沉积步骤；在外延层上依次形成第一介质层、第二介质层的介质形成步骤；在外延层形成深沟槽的深沟槽形成步骤；对深沟槽填充外延材料以充满整个深沟槽并且超过第二介质层的规定高度的填充步骤；利用刻蚀气体刻蚀外延材料、第一介质层和第二介质层直至第一介质层和外延材料的界面处的刻蚀步骤；去除第一介质层、第二介质层以实现外延材料的平坦化的去除步骤。利用本发明，能够使用与现有的工艺兼容的方法实现硅的平坦化，具有工艺简单、效率高、工艺成本低的优点，并能够有效避免利用CMP导致的Si器件参数不稳定的问题。

Description

一种深沟槽超级PN结的形成方法
技术领域
本发明涉及半导体制造技术，尤其涉及一种深沟槽超级PN结（Super Junction）的制造技术。
背景技术
在半导体领域中，用来提高功率MOS性能的超级PN结（Super Junction）技术在高压领域的作用非常显著。
传统的超级PN结的制造工艺中主要是采用深槽刻蚀、外延填充、硅CMP平坦化的方法来实现。具体地，传统技术中形成超级PN结的方法，包括以下步骤：
步骤1：在N+衬底硅片上沉积单一的厚外延层（N型）；
步骤2：在该外延层中形成深沟槽，具体地，先生长热氧化层，然后沉积氮化硅层，再沉积等离子体增强氧化层，通过刻蚀以上三层直至硅衬底，然后去胶，并以所述三种膜作为硬掩模刻蚀成深沟槽，然后湿法去除氮化硅表面剩余的等离子体增强氧化层；
步骤3：在深沟槽中填充外延硅（P型）形成超级PN结；
步骤4：通过CMP法研磨到硅表面达到平坦化。
然而，在所述利用CMP的技术中，因为一般生产线的CMP设备都用在后道，与加工超级PN结的设备不能混用，因此，利用CMP平坦化制造超级PN结方法工艺必须采用专用CMP设备而导致工艺控制难度大，成本较高。
发明内容
本发明鉴于上述问题，旨在提供一种能够与常规工艺兼容、且工艺简单、效率高的超级PN结（Super Junction）的形成方法。
本发明的深沟槽超级PN结的形成方法，其特征在于，包括：
在衬底上沉积外延层的沉积步骤；
在所述外延层上依次形成第一介质层、第二介质层的介质形成步骤；
在所述外延层形成深沟槽的深沟槽形成步骤；
对所述深沟槽填充外延材料以充满整个深沟槽并且超过第二介质层的规定高度的填充步骤；
利用刻蚀气体刻蚀所述外延材料、所述第一介质层和所述第二介质层直至第一介质层和所述外延材料的界面处的刻蚀步骤；
去除所述第一介质层、第二介质层以实现所述外延材料的平坦化的去除步骤。
利用所述发明，替代现有技术中采用的CMP，而采用填充外延材料以及刻蚀，而且外延材料的填充与刻蚀连续完成，因此，能够有效解决利用CMP进行平坦化所带来的工艺复杂、控制难度大，成本高的技术问题。
优选地，在所述填充步骤之后不中断工艺的情况下，通入刻蚀气体。
优选地，在所述刻蚀步骤中，作为刻蚀气体，采用卤素氢化气体。
优选地，在高温下利用所述卤素氢化气体刻蚀外延材料、所述第一介质层和所述第二介质层的高选择比对表面裸露的所述外延材料进行刻蚀。
优选地，在所述填充步骤中，所述规定高度为0.5μm以上。
优选地，在所述去除步骤中采用湿法去除各介质层。
优选地，所述第一介质的厚度形成为大于100A，所述第二介质的厚度形成为大于300A。
优选地，在所述填充步骤中，所述外延材料的最低点超过所述第一介质与所述外延材料的界面。
优选地，所述卤素氢化物气体是HCL、HF、HBr、HI中的任意一种气体。
优选地，所述第一介质是氧化物，所述第二介质是氮化物，所述外延材料是Si。
利用本发明，由于直接在外延设备中通入高温卤素氢化物气体，故能够直接在外延设备中进行外延Si和介质的刻蚀。由此，本发明能够采用与现有的工艺兼容的方法实现硅的平坦化，具有工艺简单且成本低、效率高、无需专用的设备的优势，并且能够有效避免利用CMP导致的Si器件参数不稳定的问题。
附图说明
图1是表示本发明一实施方式的超级PN结形成过程的整体流程图。
图2是表示本发明一实施方式的超级PN结形成过程的分解示意图。
图3是表示本发明一实施方式的超级PN结形成过程的分解示意图。
图4是表示本发明一实施方式的超级PN结形成过程的分解示意图。
具体实施方式
下面介绍的是本发明的多个可能实施例中的一些，旨在提供对本发明的基本了解。并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。
以下，参照图1～图4，对本发明一实施方式的深沟槽超级PN结的形成方法进行说明。
图1是表示本发明一实施方式的超级PN结形成过程的整体流程图。
首先，如图1所示，本发明的超级PN结形成方法主要包括：
步骤1：在衬底上沉积外延层的沉积步骤。
步骤2：在外延层上依次形成第一介质层、第二介质层的介质形成步骤。
步骤3：在外延层形成深沟槽的深沟槽形成步骤。
步骤4：对所述深沟槽填充外延材料以充满整个深沟槽并且超过第二介质层的规定高度的填充步骤。
步骤5：利用刻蚀气体刻蚀外延材料、第一介质层和第二介质层直至第一介质层和外延材料的界面处的刻蚀步骤。
步骤6：去除第一介质层、第二介质层以实现外延材料的平坦化的去除步骤。
图2～4是表示本发明一实施方式的超级PN结形成过程的分解示意图。
下面对于上述的步骤1～6，参照图2～4进行具体说明。
如图2～图4所示，本发明一实施方式的深槽超级PN结的形成方法主要具备下述步骤： 
步骤1：在衬底上沉积外延层101。
步骤2：在所述外延层101上依次形成第一介质层201、第二介质层301。
步骤3：在所述外延层101形成深沟槽401。
步骤4：对所述深沟槽401填充外延材料501以充满整个深沟槽401并且超过第二介质层301的规定高度。
步骤5：在不中断工艺的高温情况下，通入卤素氢化物气体，利用高温卤素氢化气体刻蚀所述外延材料501、所述第一介质层201和所述第二介质层301，回刻直至第一介质层201和外延材料 501的界面处。
步骤6：去除所述第一介质层201、第二介质层301以实现外延材料的平坦化的去除步骤。
在所述步骤4中，对所述深沟槽401填充外延材料501以充满整个深沟槽401并且较佳地是所述外延材料 501比第二介质层301高0.5μm以上。
在所述步骤5中，利用高温卤素氢化气体刻蚀外延材料 501、所述第一介质层201和所述第二介质层301的高选择比对表面裸露的外延材料进行刻蚀。
而且，利用高温卤素氢化气体进行刻蚀的步骤5与填充外延材料501的步骤4连续进行，即，直接在进行外延填充的外延设备中通入卤素氢化物气体来完成刻蚀。
这里，所述卤素氢化物气体较佳地是采用HCL气体，当然也可以采用HF气体、HBr气体、或HI气体。
在所述步骤6中，较佳地，可采用湿法去除各介质层。
另外，所述第一介质201是氧化物，所述第二介质301是氮化物。较佳地，所述第一介质201的厚度形成大于100A，所述第二介质301的厚度形成大于300A。所述外延材料最常用的是Si。
利用所述发明，由于直接在外延设备中通入高温卤素氢化物气体，因此，能够采用与现有的工艺兼容的方法实现硅的平坦化，工艺简单、效率高、无需专用的设备，大大降低了工艺成本，并能够有效避免利用CMP导致的Si器件参数不稳定的问题。
以上例子主要说明了本发明的超级PN结的形成方法。尽管只对其中一些本发明的实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。

Claims (10)

1.一种深沟槽超级PN结的形成方法，其特征在于，包括：
在衬底上沉积外延层的沉积步骤；
在所述外延层上依次形成第一介质层、第二介质层的介质形成步骤；
在所述外延层形成深沟槽的深沟槽形成步骤；
对所述深沟槽填充外延材料以充满整个深沟槽并且超过第二介质层的规定高度的填充步骤；
利用刻蚀气体刻蚀所述外延材料、所述第一介质层和所述第二介质层直至第一介质层和所述外延材料的界面处的刻蚀步骤；
去除所述第一介质层、第二介质层以实现所述外延材料的平坦化的去除步骤。
2.如权利要求1所述的深沟槽超级PN结的形成方法，其特征在于，
在所述填充步骤之后不中断工艺的情况下，通入刻蚀气体。
3.如权利要求2所述的深沟槽超级PN结的形成方法，其特征在于，
在所述刻蚀步骤中，作为刻蚀气体，采用卤素氢化气体。
4.如权利要求3所述的深沟槽超级PN结的形成方法，其特征在于，
在高温下利用所述卤素氢化气体刻蚀外延材料、所述第一介质层和所述第二介质层的高选择比对表面裸露的所述外延材料进行刻蚀。
5.如权利要求1所述的深沟槽超级PN结的形成方法，其特征在于，
在所述填充步骤中，所述规定高度为0.5μm以上。
6.如权利要求1所述的深沟槽超级PN结的形成方法，其特征在于，
在所述去除步骤中采用湿法去除各介质层。
7.如权利要求1所述的深沟槽超级PN结的形成方法，其特征在于，
所述第一介质的厚度形成为大于100A，所述第二介质的厚度形成为大于300A。
8.如权利要求1所述的深沟槽超级PN结的形成方法，其特征在于，
在所述填充步骤中，所述外延材料的最低点超过所述第一介质与所述外延材料的界面。
9.如权利要求3所述的深沟槽超级PN结的形成方法，其特征在于，
所述卤素氢化物气体是HCL、HF、HBr、HI中的任意一种气体。
10.如权利要求1～9任意一项所述的深沟槽超级PN结的形成方法，其特征在于，
所述第一介质是氧化物，所述第二介质是氮化物，所述外延材料是Si。
CN201110151781.0A 2011-06-08 2011-06-08 一种深沟槽超级pn结的形成方法 Active CN102820212B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110151781.0A CN102820212B (zh) 2011-06-08 2011-06-08 一种深沟槽超级pn结的形成方法
PCT/CN2012/076347 WO2012167714A1 (zh) 2011-06-08 2012-05-31 一种深沟槽超级pn结的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110151781.0A CN102820212B (zh) 2011-06-08 2011-06-08 一种深沟槽超级pn结的形成方法

Publications (2)

Publication Number Publication Date
CN102820212A true CN102820212A (zh) 2012-12-12
CN102820212B CN102820212B (zh) 2015-08-12

Family

ID=47295477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110151781.0A Active CN102820212B (zh) 2011-06-08 2011-06-08 一种深沟槽超级pn结的形成方法

Country Status (2)

Country Link
CN (1) CN102820212B (zh)
WO (1) WO2012167714A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691284A (zh) * 2004-03-31 2005-11-02 株式会社电装 半导体器件的制造方法
US20090273102A1 (en) * 2005-10-06 2009-11-05 Syouji Nogami Semiconductor Substrate and Method for Manufacturing the Same
CN101872724A (zh) * 2009-04-24 2010-10-27 上海华虹Nec电子有限公司 超级结mosfet的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5476689B2 (ja) * 2008-08-01 2014-04-23 富士電機株式会社 半導体装置の製造方法
CN101958283B (zh) * 2009-07-09 2014-07-09 上海华虹宏力半导体制造有限公司 获得交替排列的p型和n型半导体薄层结构的方法及结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1691284A (zh) * 2004-03-31 2005-11-02 株式会社电装 半导体器件的制造方法
US20090273102A1 (en) * 2005-10-06 2009-11-05 Syouji Nogami Semiconductor Substrate and Method for Manufacturing the Same
CN101872724A (zh) * 2009-04-24 2010-10-27 上海华虹Nec电子有限公司 超级结mosfet的制作方法

Also Published As

Publication number Publication date
CN102820212B (zh) 2015-08-12
WO2012167714A1 (zh) 2012-12-13

Similar Documents

Publication Publication Date Title
CN102820227A (zh) 一种深沟槽超级pn结的形成方法
CN105702736B (zh) 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法
CN107851577B (zh) 衬底接触蚀刻工艺
US20160111297A1 (en) Iterative self-aligned patterning
CN105225950B (zh) 鳍式场效应晶体管的形成方法、mos晶体管的形成方法
CN103632949B (zh) 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法
CN103376487B (zh) 光栅的制作方法
CN102867774A (zh) 浅沟槽隔离的制造方法
JP5556851B2 (ja) 半導体装置の製造方法
CN109216156B (zh) 一种背面密封晶片的方法
CN102709229A (zh) 一种形成钨塞的方法
CN102938436B (zh) GaN基高压LED制造工艺中的隔离填充制作方法
CN102130036B (zh) 浅沟槽隔离结构制作方法
CN102376621A (zh) 浅槽隔离结构的制作方法
CN102820212A (zh) 一种深沟槽超级pn结的形成方法
CN103227143A (zh) 浅沟槽隔离工艺
CN102354679A (zh) 浅沟槽隔离的制作方法
CN103035486B (zh) 同时填充及平坦化不同尺寸深沟槽的方法
CN111354675B (zh) 浅沟槽隔离结构的形成方法及浅沟槽隔离结构
CN106098869A (zh) 一种垂直结构led的衬底剥离方法
CN102931063B (zh) 双栅介质层的制作方法
CN103137543A (zh) 实现浅沟槽隔离的工艺方法
CN103367133A (zh) 高介电常数金属栅极制造方法
US11769665B2 (en) Power device structures and methods of making
CN101964328B (zh) 半导体器件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: WUXI HUARUN SHANGHUA TECHNOLOGY CO., LTD.

Effective date: 20140411

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140411

Address after: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China

Applicant after: Wuxi CSMC Semiconductor Co., Ltd.

Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

Applicant before: Wuxi Huarun Shanghua Technology Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171127

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China

Patentee before: Wuxi CSMC Semiconductor Co., Ltd.