WO2012136544A1 - Waferlevel-package und verfahren zur herstellung - Google Patents

Waferlevel-package und verfahren zur herstellung Download PDF

Info

Publication number
WO2012136544A1
WO2012136544A1 PCT/EP2012/055559 EP2012055559W WO2012136544A1 WO 2012136544 A1 WO2012136544 A1 WO 2012136544A1 EP 2012055559 W EP2012055559 W EP 2012055559W WO 2012136544 A1 WO2012136544 A1 WO 2012136544A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
wafers
structures
layer
level package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2012/055559
Other languages
English (en)
French (fr)
Inventor
Christian Bauer
Hans Krüger
Jürgen PORTMANN
Alois Stelzl
Wolfgang Pahl
Robert Koch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Priority to KR1020137029070A priority Critical patent/KR101560961B1/ko
Priority to CN201280017250.5A priority patent/CN103443021B/zh
Priority to US14/007,074 priority patent/US9647196B2/en
Publication of WO2012136544A1 publication Critical patent/WO2012136544A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems ; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems ; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders or supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/03—Assembling devices that include piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/88—Mounts; Supports; Enclosures; Casings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making

Definitions

  • Micro Electro Mechanical System (MEMS) devices and especially acoustic wave devices, have device structures that are sensitive to mechanical degradation.
  • MEMS Micro Electro Mechanical System
  • a wafer level package for an electrical construction ⁇ element is in which between a first and a second piezoelectric wafer and arranged between the wafers metallic frame hermetically sealed structure, a cavity enclosed.
  • the cavity at least the first component structures are on the first arranged piezoelectric wafer.
  • the second piezoelectric wafer also carries device structures that may be disposed in the cavity, on the opposite surface of the second wafer, or on both surfaces of the second wafer.
  • a wafer is understood to mean a preferably monocrystalline substrate on which either a multiplicity of component structures are implemented next to one another, each of which has a plurality of components
  • the metallic frame structure sits on both facing surfaces of the first and second wafers and is hermetically connected to them.
  • the electrical connections of the first and second device structures to ⁇ -making device are provided on the side facing away from the cavity surface of the second wafer.
  • Within the enclosed cavity are pillars
  • Stability of the device can improve.
  • contact pads are disposed on the inwardly facing surfaces of first and second wafers, which are connected to the respective device structures on the same surface. Via holes are made through the second wafer and terminate between the wafers either on the frame structure, on a pillar or one of said contact pads, without thereby opening the hermetically sealed cavity.
  • the vias connect to it via Pillars or the contact pads ⁇ electrical terminals on the top surface of the second wafer having first and second component structures in the interior of the cavity.
  • Frame structure and pillars exist in the
  • the contact pads comprise at least copper.
  • First and second piezoelectric wafers are matched in their thermal expansion behavior or have the same expansion behavior. Accordingly, two wafers of the same material are preferably used as the first and second wafers for the wafer level package.
  • Other possible combinations exist in wafers of lithium tantalate, lithium niobate and quartz, which show approximately the same thermal expansion behavior. This makes it possible, even when using relatively high process temperatures after cooling, to obtain a low-stress package, in which the device has well reproducible electrical properties and improved mechanical properties.
  • the metallic frame structures enable a
  • the rewiring that is to say the removal of the electrical connections from a surface of one of the wafers to an outer surface, takes place exclusively via through-contacts and is therefore not at the expense of the base surface of the component, as is the case, for example, in the wafer level known from the abovementioned patent application. Package is the case.
  • the use of copper for the frame structure and the pillars which require a higher metallization thickness compared to the other component structures, enables a rapid structure of the structures in galvanic or currentless deposition processes.
  • copper can be used to produce electrically good-conducting connections with reduced line resistance.
  • the metallizations can still others
  • Part include layers with which z. B. the copper surfaces can be provided.
  • the first wafer has surface acoustic wave component structures (SAW device structures) and is z. B. formed as a SAW filter.
  • the device structures on the second wafer may also comprise surface acoustic wave transducers and, alternatively or further, may include additional passive devices, e.g. B. inductors and
  • the underside of the first wafer to a shielding layer, which covers the entire underside of the wafer and, optionally, parts of the sides ⁇ edges of the first and / or second wafer.
  • a shielding layer which covers the entire underside of the wafer and, optionally, parts of the sides ⁇ edges of the first and / or second wafer.
  • a so-called quarter- wave layer of a suitable material and in particular a metal layer (eg silver).
  • Dielectrics are also suitable for the quarter-wave layer.
  • the thickness of this layer is, as the name suggests, selected at a quarter of the wavelength ⁇ of that acoustic wave which is generated by the component structures, propagates into the wafer interior and is undesirably reflected on the wafer backside. This acoustic wave is reflected at the front and back of the quarter-wave layer in such a way that the two partial waves cancel each other out.
  • the pattern includes an acoustically good adapted material, eg. B. Cu, Cr or Ni for LT wafer or Ti for LN wafer.
  • Such a pattern is formed in particular as a metal pattern and preferably as irregular pattern of Pillars ⁇ out. It can be used to a well separable and structurable ⁇ ble metal.
  • the height of these pillars or the thickness of the damping layer is typically greater than 1 ⁇ in this embodiment.
  • a maximum of reflecting structures is provided, which is possible, for example, with a dense pattern of
  • Pillars ie a maximum number of Pillars per
  • measures are taken to reduce the insertion loss of a SAW filter formed at least on the first wafer.
  • the component ⁇ structures of a SAW device comprise transducers for
  • transducers are suitably interconnected via conductive pads which have good electrical contact with the busbars. Transducers and pads together make up the SAW filter.
  • the busbars and the pads have a significant share of the total electrical losses of the SAW filter and should therefore have the lowest possible electrical resistance.
  • busbars and / or pads are in
  • Between the copper coils and the wafer is preferably a few ⁇ thick polymer layer with low £ arranged to increase the quality of the copper coils.
  • the contact surface of the mutually contacting substructures remains constant, provided that a possible Fehl ust mich the substructure with the smaller cross-sectional area within the limits of the larger cross-sectional area of the other substructure remains. So ent ⁇ speaks the contact area between two connected sub- structures always the smaller cross-sectional area of the respective pair of substructures.
  • the new method according to the independent method comprises at least the following steps:
  • Wafers forth wherein first and / or second construction ⁇ element structures or the frame structure is exposed and wherein a laser ablation process is used for drilling,
  • the first wafer level package obtained in step f) is attached to it
  • the two wafers at elevated temperature of z. B.> 150 ° C.
  • first and second wafer thus takes place via a connection of two frame substructures which are located on the are arranged facing each other surfaces of the first and second wafer.
  • first and second substructures of the pillars also point to each other
  • the substructures of the pillars are also arranged on the two surfaces in a mirror-image manner and optionally have different
  • holes for the later vias can be drilled through one or both wafers with high accuracy.
  • ps lasers are available which are in high
  • the laser beam can be guided over the wafer with a high beam quality (TEMoo) via a scanner and focused in such a way that a conical cross section of the holes results.
  • TEMoo high beam quality
  • the outwardly facing opening then has a larger cross-sectional area than the inner opening.
  • a pulsed ps laser of suitable wavelength is used.
  • Suitable wavelengths for the ps laser are in the range of 500 to 600 nm or in the range of 250 to 400 nm. Since the holes are produced only after connecting the two wafers, this variant is referred to by the applicant as "vias load.” This is a Gaussian
  • such an edge inclination of the hole is set such that the diameter is halved from the upper entry surface to the exit surface through the wafer, where it preferably lies in the region of half the thickness of the wafer.
  • Pillarteil Concepten on the two wafers succeeds in
  • nanometallic particles have the advantage of significantly reducing their melting point over a bulk material of the same metal, due to the high surface to volume ratio in the nanometallic particles.
  • the nanometal particles can then be sintered together in a temperature treatment under relatively mild conditions, whereby they firmly bond to the substrate, so the metal surfaces of the corresponding substructures. When sintering goes the
  • Nanostructure of the particles lost, thereby causing the
  • the nanometal particles are selected from metals that on the one hand ensure a good connection to the copper-comprising contact surfaces of frame substructures and pillar substructures, and on the other hand can be sintered at sufficiently low temperatures.
  • Suitable metals for the nanometal particles are, for example, silver, gold, copper and tin. But also aluminum, indium and metal alloys such. B. eutectic gold / tin are suitable.
  • sintering temperature between 100 ° and 250 ° Celsius can be achieved, depending on the particle size. It is not excluded that by further optimization, the sintering temperature can be further reduced.
  • the low achievable sintering temperature has the consequence that a tight connection of the contact surfaces can already be achieved with a temperature treatment at relatively low temperatures, in the present case
  • Nanometal particles is in the range between 100 ° and 250 ° Celsius.
  • a simple application of nanometal particles succeeds from a suspension that can be handled like a liquid.
  • a polymer shell Preferably, a polymer is selected for this purpose, which decomposes at the sintering temperature at the latest, so that the pure nanometallic particles can be released, sintered and give the correspondingly dense intermediate layer.
  • Nanometal particles are understood as meaning particles which have a diameter in the nanometer range, for example 5 nm-100 nm, preferably less than 10 nm.
  • the nanometal particles are preferably in an alcoholic solution and in particular in a solution of a lower alkyl alcohol which is below or at the sintering temperature of the nanometallic particles evaporated.
  • Nanometal particles may be applied in the suspension by any suitable method for applying a liquid. Nanometal particles can be considered as
  • Structures with structure sizes ⁇ 10 ⁇ can be achieved.
  • droplet diameters are required in the jet printing process of approximately 5 ⁇ m in diameter.
  • the small achievable droplet diameter in the jet printing process also make it possible to finely adjust the layer thickness of printed layers of nanometal particles.
  • at least the unevennesses of the contact surfaces to be connected are eliminated with the jet printing method, or a layer thickness is applied which corresponds to the maximum height of the unevenness.
  • a layer thickness is applied which corresponds to the maximum height of the unevenness.
  • only a small layer thickness and only a few particle diameter of the nanometal particles is required.
  • a thickness of the layer containing the nano-metal ⁇ particles of about half a ⁇ enough.
  • Intermetallic compounds such as Cu-Cu compounds is also the thermosonic process.
  • the electrical connection is made from internal component structures or frame structures. Also electrically conductive structures on the
  • Bottom of the first wafer can be connected to component ⁇ structures or external connections. Most holes for this are made after the two wafers are joined and then drilled from the top of the second wafer.
  • the laser ablation method used for the holes can be accelerated by reducing the thickness of the second wafer before drilling the holes. This can be done for example by grinding to a residual layer thickness ⁇ still sufficient stability of the
  • the laser ablation process is performed so that drilling or opening of the cavity between the two wafers within the frame structure is safely avoided.
  • the holes are located so that they end at the bottom of the (upper) second wafer exclusively on metallic structures. This can be done with an exact guidance of the laser treatment. Furthermore, the process must be stopped in time, so as not to remove too much metal from the metallization or even open the cavity at the bottom of the hole.
  • the depth control for laser ablation can be supported by the fact that on the one hand, a selective ablation ⁇ process is selected which increases the tolerance of the process.
  • Spectral line of the lifted wafer material disappears or when a spectral line of the metal of the metallization, ie in particular that of copper or the adhesive layer (Ti) emerges.
  • the procedure in both wafers comprises the application of frame substructures and support substructures within the area enclosed by the frame substructures on the one or more corresponding surfaces of the two wafers. It is preferred to produce frame substructures and support substructures in the same process step and of the same material, so that both have the same height. If process-related tolerances lead to different heights, or if the planarity of the surfaces of the substructures leaves something to be desired, the surface of the substructures, which in the
  • the contact surfaces represent, be planarized. This is achieved, for example, with a diamond milling process. In this way, the contact surfaces then lie in a common plane and have planar and rough surfaces only in the nm range, which facilitate the connection of the contact surfaces.
  • the contact surfaces to be joined Before the wafers are assembled, they must be adjusted relative to each other so that the contact surfaces to be joined have a desired or a maximum overlap area.
  • the mutual adjustment can be facilitated by selecting the base areas of the contact surfaces to be connected differently.
  • the maximum overlap area of two contact surfaces to be connected corresponds to the base area of the areal smaller substructure. This maximum overlap is obtained whenever the adjustment tolerance does not exceed the difference between the dimensions of the contact surfaces. Any deviations within this tolerance then lead to 100% overlap of the smaller contact surface with the larger contact surface.
  • the component structures can be various types
  • the metallizations of the component structures differ from those of the frame structure and the material of the pillars, which in the
  • At least two-stage methods are preferably selected.
  • a base layer is applied, which is then galvanically or electrolessly amplified in a second stage.
  • a structured metallization can be obtained if, after application of the base layer, surfaces not to be metallized are covered with a structured photoresist layer.
  • the galvanic or electroless amplification then takes place exclusively in the exposed areas of the base layer which are not covered by the photoresist layer.
  • the base layer is a sputtering process, which leads to a coherent and extensive base layer.
  • Jet printing method is suitable. This method, which is derived from inkjet printing or therefore known, can also be used by means of suitable nozzle diameters and thus with different droplet sizes to print large-area areas at a sufficient speed. Conversely, with the jet printing process
  • a layer thickness of, for example, 0.2 ⁇ m on sputtered-on metal is sufficient.
  • the base layer can be, for example, titanium, Titanium / copper or a silver, gold or copper layer made of nanometal particles.
  • one or even more galvanic layers for example a
  • one of the two wafers preferably the second wafer, has one or both
  • each one or more electrically conductive layers which may be structured. With the aid of the plated-through holes, it is possible not only to conduct electrical connections from an upper side of a wafer to its other upper side, but also to connect one or more electrically conductive layers arranged one above the other. Such layers can be applied on both upper sides of a wafer by insulating and in particular dielectric layers separated from each other.
  • FIG. 1 shows a wafer level package according to the invention in FIG. 1
  • FIG. 2 shows a wafer with a damping layer
  • 3 shows a wafer with a variant of a
  • FIG. 4 shows a shielding layer with electrical
  • FIG. 5 shows a wafer with a damping layer and a shielding layer, which are electrically connected
  • FIG. 6 shows a metallic structure which connects two wafers together
  • FIGS. 8A to 8E show various process steps in the case of the
  • FIGS. 9A to 9C show various process steps in a further variant of the production of metallizations for external contacts and plated-through holes
  • Figure 10 is a via, the different
  • 11 shows another wafer level package, in which at least one but preferably both wafers from a
  • FIG. 1 shows a fiction, ⁇ according wafer level package in a schematic cross-section.
  • a first wafer WF1 and a second wafer WF2 are arranged above each other
  • Structural elements such as frame structures RS and Pillars PI connected to each other by means of a wafer bonding process.
  • At least on the mutually facing upper sides of the two wafers WF1, WF2 are component structures BES1, BES2
  • the frame structure encloses the component ⁇ structures BES annular, has a sufficient height that first and second component structures BES1, BES2 of the bonded wafer remain spaced from each other.
  • a cavity CV is enclosed between the two wafers WF1, WF2 and the frame structure RS.
  • the first and second wafers are now connected to one another mechanically exclusively via the frame structure RS and the pillars PI, and optionally also electrically.
  • the first component structures are preferably electrodes and transducers of a component operating with acoustic waves, wherein the first wafer WF1 is then a piezoelectric wafer.
  • the second component structures BES2 on the upper side of the second wafer WF2 can likewise be electrodes and transducers of a component operating with acoustic waves.
  • the second component structures BES2 may also represent metallization structures of passive components such as inductors and capacitors. It is also possible that one of the two wafers comprises MEMS components and having the corresponding device ⁇ structures.
  • First and second wafers are in one embodiment both piezoelectric and preferably of the same
  • first and second wafers WF1, WF2 may be used for
  • Example of lithium tantalate LT, lithium niobate LN, quartz odei another crystalline piezoelectric material may be selected.
  • the electrical connections ET for the external contacts are preferably on the top side of the second wafer WF2
  • plated-through holes DK2 are arranged and connected by means of plated-through holes DK2 with the second component structures. Further plated-through holes DK1 are connected to pillars PI, via which a contact to the first component structures BES1 is produced on the upper side of the first wafer.
  • the number of vias required depends on the structure and function of the corresponding component structures BES1, BES2.
  • different plated-through holes and the associated component structures can be electrically connected to one another and to
  • the electrical connections ET can, for example, via bumps BU with the outside world and in particular with a
  • the bumps BU can be executed as solder balls or as studbumps. in the
  • FIG. 2 shows, in a schematic cross-section, the underside of the first wafer WF1, which in this embodiment has a
  • Damping layer DL is provided for bulk waves.
  • the damping layer DL serves to dampen disturbing bulk acoustic waves or to prevent them from reflecting on the underside of the first wafer.
  • the damping layer comprises a pattern PP of Pillars, which is irregular.
  • the pattern of Pillars PP is embedded in a polymer matrix PM, so that the damping layer has an approximately planar surface.
  • FIG. 3 shows another schematic cross section
  • the thickness of the antireflection layer is preferably ⁇ dimensioned at about one quarter of the wavelength of the bulk acoustic wave in the antireflection layer, wherein the angle of incidence of the bulk wave is taken into account.
  • metal layers such as silver in a thickness of about 0.52 ⁇ suitable for a 2 GHz filter.
  • a through-connection DK1 which leads through the first wafer WF1 and is connected to the underside of a metallization, can also be used together with the metallization as a heat sink. In this case, it is also possible to guide a plurality of plated-through holes DK1 in close proximity to one another. A heat sink can then be used to dissipate heat from a hotspot in the active filter structure. An Inter Then, the two wafers with the two sides to be joined are superimposed
  • Silver nanometal particles can be sintered, for example, at temperatures between 100 ° and 200 ° Celsius, while the
  • Figure 7A represents a composite wafer as a first and second wafer.
  • the section shown comprises component structures for a total of two components, each of which is surrounded by a closed frame structure RS.
  • the first and second device structures BES are also enclosed in a cavity CV.
  • the illustrated component structures BES are two
  • the preferred angle of inclination of the holes is achieved when the upper inlet opening has a diameter which is smaller than the thickness of the thinned wafer and the opening at the opposite end has a diameter in the
  • thinned wafer is, for example, at 70 ⁇ for piezo ⁇ electric materials such as lithium tantalate, lithium niobate and quartz.
  • the holes for the vias are generated at the points where they meet on the inner surface of the drilled wafer WF2 on a Päd PD or other metallic surface, which may be part of the corresponding construction ⁇ element structure BES2.
  • the selectivity between wafer material and metallization is low compared to laser ablation with ps lasers, the transition between the materials can still be used to endpoint the laser ablation process. For this purpose, a spectral line of the lifted off with the laser
  • FIG. 7B Firstly, holes VI are provided for contacting pillars PI and for pads PD, altogether in at least the number of how external electrical connection surfaces have to be contacted. At least one further hole VI can be generated for contacting the frame structure.
  • a base metallization ML1 is produced after drilling the holes. Subsequently, those surfaces, which should later be free of metal, with a first structured
  • the polymer layer RL1 may be applied by stencil printing or by a jet printing method.
  • the polymer serves as an etch resist for the large area sputtered base metallization.
  • Figure 7C shows the arrangement at this stage of the process.
  • FIG. 7D In the next step, if necessary, a further metal layer ML2 is produced above the base metallization as reinforcement layer for the base metallization ML1 on the surfaces not covered by the first structured polymer layer RL1, in particular by means of a galvanic or currentless method.
  • the metal for the reinforcement step ML2 copper is suitable.
  • the copper may finally be coated with another metal layer, for example a nickel layer.
  • the metallic reinforcing layer ML2 can be produced to a thickness such that the holes VI provided for the plated-through holes are completely filled with metal
  • Figure 7D shows the arrangement after the removal of the first resist pattern RL1 and the underlying layer of the base metallization ML1. Due to their relatively low layer thickness, no further etching mask is required to remove the base metallization.
  • a wetting layer UBM is produced on the connection surfaces ET, which on the one hand ensures good adhesion of the bumps on the connection surface ET and, on the other hand, guarantees the wettability of the metal surface provided for the bump with the bump.
  • bumps BU are generated or preformed over all areas provided for the contacting and provided with a wetting layer UBM. This can be done by a
  • solder paste and a subsequent reflow process done.
  • the components are separated.
  • first along sawing lines SL a first step can be guided through the upper second wafer WF2 to the surface of the first wafer.
  • the saw line SL is guided between two adjacent frame structures RS.
  • FIG. 7E shows the arrangement at this process stage.
  • the first wafer WF1 is then further from above through the
  • FIG. 8 shows a schematic cross-section of one
  • a base metallization ML1 is produced (see FIG. 8A).
  • the base metallization may comprise a thin adhesive layer comprising, for example, 50 to 100 nm of titanium.
  • an electrically conductive layer for example, 2-5 ⁇ copper is also sputtered.
  • the base metallization ML1 also covers the insides of the holes VI and thus also makes contact with the metallization exposing the bottom of the holes VI inside the cavity CV on the underside of the second wafer.
  • the base metallization with another method suitable for layer production, for example by evaporation, or to print it with a jet printing process, for example.
  • FIG. 8C In the next step, a wetting layer UBM is applied at the locations where the bumps later sit
  • FIG. 8E Subsequently, bumps BU are generated or preformed over all surfaces provided for the contacting and provided with a wetting layer UBM. This can be achieved by a solder paste pressure and a subsequent reflow
  • all the metallizations ML1, ML2 on the surface of the second wafer can also be generated directly by using a structuring application method.
  • the wetting layers UBM are then generated, for example, structured by a printing process by means ⁇ Jetdruck. If necessary, the Wetting layers UBM still be provided with a diffusion barrier layer. Likewise, all directly generated metallizations can still be electrolessly or galvanically amplified.
  • FIG. 9A shows, with reference to schematic cross sections, a further variant with which the thermal shock resistance of the wafer level package according to the invention can be improved.
  • a stress ⁇ depleting layer SRL that can catch or break down due to its elasticity or its low modulus of elasticity tensions that arise during the operation of wafer level packages on ⁇ .
  • this stress-releasing layer is applied as a whole-area layer on the second wafer WF2. This application is done before drilling the holes. As a result, all the metallizations on top of the second wafer are either in the
  • FIG. 9B shows, on the basis of a schematic cross-section as a further variant, a structured stress-releasing layer, which was likewise preferably produced and structured before the holes were drilled.
  • the metalli ⁇ stechniken in the holes deposited on the surface of the second wafer and partially on the surface of the stress reduction ⁇ layer.
  • the structured application of the stress release layer is possible, for example, by means of a printing process such as jet printing or stencil printing.
  • FIG. 10 shows, on the basis of a schematic cross section, a plated-through hole guided on a Pillar PI or a frame structure RS. This simultaneously cuts a plurality of conductive layers located on or below the second wafer or applied to its upper sides, and thus connects all of these layers in an electrically conductive manner. In the illustrated embodiment are located at the
  • Figure 11 shows a further embodiment of wafer-level packages Invention ⁇ proper for the case that at least one but preferably both consist of a piezoelectric wafer material. As shown, on the surface of one of these two wafers, preferably on the inwardly facing surface of the second wafer WF2, a second one
  • Component structure BES2 is formed as a coil, so performs a metallization directly on the piezoelectric
  • Material which may have a relatively high dielectric constant of about 40, to an only moderate electrical quality of the coil.
  • a decoupling layer DKL between the surface of the wafer WF2 and realized as a construction element ⁇ structure BES2 coil. This is a low dielectric constant dielectric layer for which both inorganic and polymer layers are suitable.
  • the coil can of course also be applied to the outwardly facing upper side of one of the two wafers, preferably of the second wafer WF2, the decoupling layer DKL also being arranged between the coil metallization and the piezoelectric wafer WF2 in this case.
  • the decoupling layer DKL is preferably limited to the region of the coil and therefore becomes
  • wafer level package according to the invention is not limited to the embodiments shown in the figures, which only show individual concrete embodiments of the more general idea.
  • wafer level packages according to the invention can differ in the number and shape of the component structures, the plated-through holes and the bumps.
  • Embodiments shown in different figures may also be combined at individual Waferlevelpackages, which then also Waferlevelpackages invention
  • SRL stress release layer (e.g., a polymer)
  • NML compound layer e.g. from nanometal particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Computer Hardware Design (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

Es wird ein hermetisches Waferlevelpackage aus zwei vorzugsweise materialgleichen piezoelektrischen Wafern und ein Herstellungsverfahren dafür vorgestellt. Die elektrisch und mechanische Verbindung zwischen den beiden Wafern gelingt mit Rahmenstrukturen und Pillars, deren auf zwei Wafer verteilte Teilstrukturen mit Hilfe von Verbindungsschichten wafergebondet werden.

Description

Beschreibung
Waferlevel-Package und Verfahren zur Herstellung
MEMS-Bauelemente (= Micro Electro Mechanical System) und insbesondere mit akustischen Wellen arbeitende Bauelemente weisen Bauelementstrukturen auf, die empfindlich gegen mechanische Beeinträchtigung sind. Solche Bauelemente
benötigen üblicherweise ein Package mit einer Kavität, in der die Bauelementstrukturen sicher gegen mechanische Einflüsse geschützt sind.
Es sind Bauelemente bekannt, bei denen die Bauelement¬ strukturen zwischen zwei mechanisch stabilen Substraten geschützt sind, wie sie beispielsweise durch Flip-Chip- Anordnung der Bauelemente auf geeigneten Trägersubstraten erhalten werden können.
Zur Vereinfachung der Herstellung von MEMS-Bauelementen wird angestrebt, die Bauelemente mit Hilfe eines Waferlevel- Packages schneller und kostengünstiger herzustellen. Aus der veröffentlichten US-Patentanmeldung 2009/0224851 A ist ein Waferlevel-Package für ein SAW-Bauelement (SAW = Surface Acoustic Wave) bekannt, bei dem ein erster Wafer mit ersten Bauelementstrukturen mit einem zweiten Wafer mit zweiten Bauelementstrukturen unter Zuhilfenahme von Abstandsstrukturen so abgedeckt wird, dass beide Bauelementstrukturen in einem Hohlraum zwischen den beiden Wafern eingeschlossen sind. Als Abstandsstruktur dient ein Polymerrahmen, der die Bauelementstrukturen ringförmig umschließt.
Elektrische Kontakte zwischen ersten und zweiten
Bauelementstrukturen werden innerhalb des Hohlraums über säulenförmige Verbindungen vorgenommen. Die elektrischen Anschlüsse der Bauelementstrukturen werden horizontal aus dem Hohlraum heraus nach außen auf eine der Hauptoberflächen des Waferlevel-Packages geführt. Das Verfahren kann so geführt werden, dass zwei Wafer mit jeweils einer Vielzahl von ersten beziehungsweise zweiten Bauelementstrukturen vorgefertigt und als Ganzes miteinander verbunden werden können.
Dieses bekannte Waferlevel-Package ist jedoch modernen
Anforderungen an miniaturisierte MEMS-Bauelemente und
insbesondere mit akustischen Wellen arbeitende Bauelemente nicht gewachsen und hat insbesondere Mängel bezüglich der Hermetizität des Hohlraums, bezüglich des erforderlichen Verfahrensaufwands für 3D-Leiterbahnen und der zu
erreichenden Miniaturisierung.
Aufgabe der vorliegenden Erfindung ist es daher, ein
Waferlevel-Package für MEMS-Bauelemente anzugeben, welches gegenüber dem oben genannten bekannten Waferlevel-Package in zumindest einem der angegebenen Punkte verbessert ist.
Diese Aufgabe wird erfindungsgemäß durch ein Waferlevel- Package mit den Merkmalen von Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sowie ein Verfahren zur
Herstellung des Waferlevel-Packages sind weiteren Ansprüchen zu entnehmen.
Es wird ein Waferlevel-Package für ein elektrisches Bau¬ element vorgeschlagen, bei welchem zwischen einem ersten und einem zweiten piezoelektrischen Wafer sowie einer zwischen den Wafern angeordneten metallischen Rahmenstruktur ein hermetisch dichter Hohlraum eingeschlossen ist. Im Hohlraum sind zumindest die ersten Bauelementstrukturen auf dem ersten piezoelektrischen Wafer angeordnet. Der zweite piezoelektrische Wafer trägt ebenfalls Bauelementstrukturen, die im Hohlraum, auf der gegenüberliegenden Oberfläche des zweiten Wafers oder auf beiden Oberflächen des zweiten Wafers angeordnet sein können.
Unter einem Wafer wird im Sinne der Erfindung ein vorzugsweise monokristallines Substrat verstanden, auf dem entweder jeweils eine Vielzahl von Bauelementstrukturen nebeneinander realisiert sind, die eine Mehrzahl von Bauelementen
verwirklichen, oder auf dem Bauelementstrukturen für genau ein Bauelement bzw. ein Package realisiert sind, das aber als großflächiges Substrat prozessiert und später zu einzelnen Bauelementen vereinzelt worden ist.
In einer später näher erläuterten weiteren Ausgestaltung wird unter einem Wafer auch ein erstes Waferlevelpackage aus einem ersten und einem weiteren Wafer verstanden, das zusammen mit dem zweiten Wafer dann das eigentliche (zweite) Waferlevel- package bildet, das somit einen Stapel von drei und mehr einzelnen miteinander verbundenen Wafern umfasst.
Die metallische Rahmenstruktur sitzt auf beiden zueinander gewandten Oberflächen von erstem und zweitem Wafer auf und ist mit diesen so hermetisch verbunden. Die elektrischen Anschlüsse des erste und zweite Bauelementstrukturen um¬ fassenden Bauelements sind auf der vom Hohlraum wegweisenden Oberfläche des zweiten Wafers vorgesehen. Innerhalb des eingeschlossenen Hohlraums sind Pillars
angeordnet, welche säulenförmige elektrische Verbindungen zwischen ersten und zweiten Bauelementstrukturen beziehungsweise zwischen erstem und zweiten Wafer darstellen und die sich auf den zueinander weisenden Oberflächen der beiden Wafer abstützen. Sie sind mit ersten und/oder zweiten
Bauelementstrukturen elektrisch leitend verbunden. Es können auch zusätzliche säulenförmige Strukturen, die sich ebenfalls auf den zueinander weisenden Oberflächen der beiden Wafer abstützen, vorgesehen sein, denen nur eine mechanisch
stützende Funktionen zukommt, und die die mechanische
Stabilität des Bauelements verbessern können.
Innerhalb des Hohlraums sind auf den nach innen weisenden Oberflächen von erstem und zweiten Wafer Kontaktpads angeordnet, die mit den jeweiligen Bauelementstrukturen auf derselben Oberfläche verbunden sind. Durch den zweiten Wafer hindurch sind Durchkontaktierungen geführt, die zwischen den Wafern entweder auf der Rahmenstruktur, auf einem Pillar oder einem der genannten Kontaktpads enden, ohne dass dadurch der hermetisch dichte Hohlraum geöffnet wird. Die Durchkontaktierungen verbinden damit über die Pillars oder die Kontakt¬ pads elektrische Anschlüsse auf der Oberseite des zweiten Wafers mit ersten und zweiten Bauelementstrukturen im Inneren des Hohlraums. Rahmenstruktur und Pillars bestehen im
Wesentlichen aus Kupfer, während die Kontaktpads zumindest Kupfer umfassen.
Erster und zweiter piezoelektrischer Wafer sind in ihrem thermischen Ausdehnungsverhalten einander angepasst oder weisen gleiches Ausdehnungsverhalten auf. Dementsprechend werden vorzugsweise zwei materialgleiche Wafer als erster und zweiter Wafer für das Waferlevel-Package verwendet. Weitere mögliche Kombinationen bestehen in Wafern aus Lithium- tantalat, Lithiumniobat und Quarz, die annähernd das gleiche thermische Ausdehnungsverhalten zeigen. Damit ist es möglich, auch bei Anwendung relativ hoher Verfahrenstemperaturen ein nach dem Abkühlen spannungsarmes Package zu erhalten, in dem das Bauelement gut reproduzierbare elektrische Eigenschaften und verbesserte mechanische Eigenschaften aufweist.
Die metallischen Rahmenstrukturen ermöglichen einen
hermetischen Kontakt mit den Oberflächen der beiden Wafer und untereinander und damit einen hermetisch dichten Verschluss des innerhalb der Rahmenstruktur zwischen den beiden Wafern eingeschlossenen Hohlraums. Die elektrischen Anschlüsse des Bauelements sind auf einer der beiden nach außen weisenden Hauptoberflächen des Packages angeordnet und erfordern keine zusätzliche Fläche. Durch das Vorsehen von Bauelementstrukturen auf insgesamt zumindest zwei Oberflächen der beiden Wafer weist das Bauelement eine 3D-Integration auf, dessen Grundfläche gegenüber einem Waferlevel-Package mit nur einer Ebene von Bauelementstrukturen reduziert ist .
Die Umverdrahtung, also das Herausführen der elektrischen Anschlüsse von einer Oberfläche eines der Wafer auf eine außen liegende Oberfläche erfolgt ausschließlich über Durch- kontaktierungen und geht daher nicht zu Lasten der Grundfläche des Bauelements, wie dies etwa bei dem in der oben genannten Patentanmeldung bekannten Waferlevel-Package der Fall ist.
Die Verwendung von Kupfer für die Rahmenstruktur und die Pillars, welche eine gegenüber den übrigen Bauelement¬ strukturen höhere Metallisierungsdicke erfordern, ermöglicht einen raschen Aufbau der Strukturen in galvanischen oder stromlosen Abscheideverfahren. Außerdem lassen sich mit Kupfer elektrisch gut leitende Verbindungen mit reduziertem Leitungswiderstand herstellen. Neben Kupfer können die Metallisierungen noch andere
( Teil ) Schichten umfassen, mit denen z. B. die Kupfer- Oberflächen versehen sein können. In einer Aus führungs form weist der erste Wafer mit akustischen Oberflächenwellen arbeitende Bauelementstrukturen (SAW- Bauelementstrukturen) auf und ist z. B. als SAW-Filter ausgebildet. Die Bauelementstrukturen auf dem zweiten Wafer können ebenfalls Wandler für akustische Oberflächenwellen aufweisen und alternativ oder darüber hinaus noch zusätzliche passive Bauelemente umfassen, z. B. Induktivitäten und
Kapazitäten .
All diese Bauelementstrukturen für Wandler und die genannten passiven Bauelemente können mit Hilfe von oberflächlich aufgebrachten strukturierten Metallisierungen realisiert werden. Die Metallisierungen sind daher insbesondere
kombinierbar und lassen sich in gemeinsamen Verfahrensschritten erzeugen. Daher ist die Integration von passiven Bauelementen und SAW-Wandlern innerhalb eines Bauelements kostengünstig möglich und führt zu hoch integrierten
Bauelementen mit bezüglich der Größe reduzierten Bauformen.
Gemäß einer weiteren Aus führungs form weist die Unterseite des ersten Wafers eine Schirmungsschicht auf, die die gesamte Unterseite des Wafers und gegebenenfalls Teile der Seiten¬ kanten von erstem und/oder zweitem Wafer bedeckt. Mit dieser Schirmungsschicht kann eine elektrische und bei geeignet gewähltem Material der Schirmungsschicht auch eine elektro- magnetische Abschirmung der Bauelementstrukturen und damit des Bauelements bewirkt werden. Eine elektromagnetische
Abschirmung kann ein magnetisches Material wie zum Beispiel eine Nickelschicht umfassen. Die Schirmungsschicht kann zwei oder mehr Teilschichten aus unterschiedlichen Metallen umfassen, wobei für bestimmte Anforderungen eine Gesamtdicke der Schirmungsschicht schon ab 1 μπι ausreichend sein kann. Die Schirmungsschicht kann auch in einer beliebig höheren Dicke von beispielsweise 40 μπι und mehr vorgesehen sein. In allen Fällen ist so erreichbare Abschirmung mit den Kosten der Herstellung und insbesondere der erhöhten Verfahrensdauer bei der Schichterzeugung abzuwägen. In einer weiteren Ausführung weist das Waferlevel-Package auf der nach außen weisenden Unterseite des ersten Wafers eine Dämpfungsschicht für Volumenwellen auf. Dazu eignen sich verschiedene Ausführungen.
So ist es möglich, eine so genannte λ-Viertelschicht aus einem geeigneten Material und insbesondere einer Metall¬ schicht (z. B. Silber) auszuführen. Auch Dielektrika sind für die λ-Viertelschicht geeignet. Die Dicke dieser Schicht wird, wie der Name schon sagt, bei einem Viertel der Wellenlänge λ derjenigen akustischen Welle gewählt, die von den Bauelement- struk-turen erzeugt wird, sich ins Waferinnere ausbreitet und an der Waferrückseite in unerwünschter Weise reflektiert wird. Diese akustische Welle wird an Vorder- und Rückseite der λ-Viertel-schicht so reflektiert, dass sich die beiden Teilwellen bei Überlagerung auslöschen.
Eine weitere Ausführung der Dämpfungsschicht besteht darin, ein unregelmäßiges Muster auf der Unterseite des ersten
Wafers vorzusehen, dessen Material die auftreffenden
akustischen Wellen passieren lässt und sie dann im Muster streut. So können selbst ins Bauelement zurücklaufende gestreute Wellen zu keinen unerwünschten Signalen mehr führen. Vorzugsweise umfasst das Muster ein akustisch gut angepasstes Material, z. B. Cu, Cr oder Ni für LT-Wafer bzw. Ti für LN-Wafer.
Ein solches Muster wird insbesondere als Metallmuster und vorzugsweise als unregelmäßiges Muster von Pillars ausge¬ bildet. Es kann dazu ein gut abscheidbares und strukturier¬ bares Metall verwendet werden.
In einer Aus führungs form besteht das strukturierte Metall¬ muster aus Nickel. Die Höhe dieser Pillars beziehungsweise die Dicke der Dämpfungsschicht ist in dieser Ausführung typisch größer als 1 μπι. Vorzugsweise wird jedoch ein Maximum an reflektierenden Strukturen zur Verfügung gestellt, was beispielsweise mit einem möglichst dichten Muster von
Pillars, also einer maximalen Anzahl von Pillars pro
Flächeneinheit erzielt werden kann. Ein Muster, in dem der mittlere Abstand zweier benachbarter Pillars ungefähr dem Durchmesser der Pillars entspricht, ist verfahrenstechnisch bevorzugt .
Die Pillars können eine unregelmäßige Verteilung, unregel¬ mäßige Grundflächen oder unterschiedliche Größen aufweisen. In allen Fällen sind regelmäßige Variationen oder Anordnungen zu vermeiden.
Vorzugsweise ist das unregelmäßige Muster von Oberflächen¬ wellen reflektierenden Elementen in eine Matrix einer Schicht eingebettet, die eine von den Pillars verschiedene akustische Impedanz aufweist. Vorzugsweise sind die Pillars oder Metall¬ strukturen in eine Polymerschicht eingebettet.
In einer Aus führungs form sind auf der Unterseite des ersten Wafers sowohl eine akustische Dämpfungsschicht für Volumen- wellen in Form eines unregelmäßigen metallischen Musters als auch direkt darüber eine elektrische oder elektromagnetische Schirmungsschicht angeordnet. Die Metallstrukturen der
Dämpfungsschicht können mit der Schirmungsschicht verbunden sein .
In einer weiteren Aus führungs form werden Maßnahmen ergriffen, um die Einfügedämpfung eines zumindest auf dem ersten Wafer ausgebildeten SAW-Filters zu reduzieren. Die Bauelement¬ strukturen eines SAW-Bauelements umfassen Wandler für
akustische Oberflächenwellen, wobei jeder Wandler zwei interdigital ineinander geschobene Kammelektroden umfasst. Bei einer Kammelektrode sind die Elektrodenfinger mit einer Stromschiene verbunden, welche alle Elektrodenfinger einer Kammelektrode mit dem gleichen elektrischen Potenzial
versorgt. Mehrere Wandler werden über leitende Pads, die einen guten elektrischen Kontakt mit den Stromschienen haben, geeignet miteinander verschaltet. Wandler und Pads zusammen bilden das SAW-Filter. Die Stromschienen und die Pads haben einen wesentlichen Anteil an den elektrischen Gesamtverlusten des SAW-Filters und sollten daher einem möglichst geringen elektrischen Widerstand besitzen. Dazu wurden die
Stromschienen und die Pads bislang in einem gesonderten lithographischen Fertigungsschritt mit einer weiteren
Metallschicht mit einer Dicke von bis zu Ιμπι aufgedickt.
Gemäß einer neu vorgeschlagenen Ausführung werden die Pads zusammen mit dem metallischen Rahmen, vorzugsweise aus
Kupfer, erzeugt. Diese Pads besitzen aufgrund der guten
Leitfähigkeit von Kupfer und der größeren Dicke gegenüber der bisherigen Padaufdickung einen deutlich geringeren
Widerstand. Damit reduziert man vorteilhaft die Anzahl der benötigten Prozessschritte bei gleichzeitiger Verbesserung der Leitfähigkeit der Pads. Vorzugsweise sind die Stromschienen und/oder Pads in
herkömmlicher Metallisierung gefertigt und mit einer
Aufdickung in Form einer Kupferschicht versehen und weisen daher eine höhere Metallisierungshöhe als die Elektroden¬ finger und die übrigen Bauelementstrukturen auf.
In einer Ausführung umfasst die Aufdickung der Stromschienen und/oder Pads eine in Gräben auf der Oberfläche des Substrats angeordneten Kupferstruktur. Mit dieser Ausführung kann die höhere Gesamtschichtdicke durch eine entsprechende Bemessung der Tiefe der Vertiefung ganz oder teilweise kompensiert werden. In beiden Fällen ist es möglich, Stromschienen, Pads und Elektrodenfinger im selben Verfahren aus herkömmlichem Elektrodenmaterial mit einheitlicher Schichtdicke zu fertigen und lediglich die Pads mit erhöhter Stromtragfähigkeit mit Hilfe einer unter oder über den Pads angeordneten
Kupferschicht als Aufdickung zu versehen und somit deren elektrischen Widerstand zu verringern.
Möglich ist es jedoch auch, für Stromschienen und Pads ausschließlich eine Kupferschicht zu verwenden, die trotz der höheren elektrischen Leitfähigkeit gegenüber dem für die übrigen Elektrodenstrukturen verwendeten insbesondere
Aluminium umfassenden Material in einer höheren Dicke als die Elektrodenstrukturen (Bauelementstrukturen) ausgeführt werden kann. Beim Übergang von einem herkömmlichen Wandler mit einer typischen Metallisierungsdicke von ca. 0,9 μπι auf der Basis von Aluminium auf eine entsprechende Kupferstruktur mit einer auf 2 μπι erhöhten Schichtdicke kann eine Verringerung der Einfügedämpfung im Durchlassbereich des Filters von ca. 0,15 dB erreicht werden, wie sich aus einer Simulation ergibt. In einer weiteren vorteilhaften Ausgestaltung kann zwischen der Oberseite des 2. Wafers und der Metallisierung für elektrische Anschlüsse und/oder für Bauelementstrukturen eine Stressabbauschicht angeordnet sein, die ein Polymer umfasst. Die Stressabbauschicht kann auch unter Leiterbahnen verlaufen, vorzugsweise aber nicht unterhalb von aktiven Bau¬ elementstrukturen von mit akustischen Wellen arbeitenden Bauelementen wie GBAW-Bauelementen (GBAW = guided bulk acoustic wave) oder SAW Bauelementen, um deren akustische Funktion nicht zu beeinträchtigen.
Über die elektrischen Anschlüsse kann das Waferlevel-Package elektrisch mit einer Schaltungsumgebung verbunden werden, wobei die Verbindung insbesondere mittels Bumps erfolgt. Da die Schaltungsumgebung (z. B. die Leiterplatte) ein vom MEMS- Bauelement abweichendes thermisches Verhalten aufweist, können bei Temperaturwechselbeanspruchung starke Bump- beanspruchungen auftreten. Mit Hilfe der Stressabbauschicht gelingt es, diese Kräfte durch ein entsprechendes Nachgeben der Stressabbauschicht zu kompensieren, so dass die Gefahr eines Abrisses der elektrischen Anschlüsse beziehungsweise eines Abrisses der Bumpverbindung vom elektrischen Anschluss reduziert ist. Die Stressabbauschicht ist daher vorzugsweise strukturiert und auf einen Umgebungsbereich um die jeweilige Bumpverbindung unterhalb des jeweiligen elektrischen
Anschlusses beschränkt.
Das Waferlevel-Package kann passive Bauelemente auf einem der beiden Wafer umfassen und insbesondere Kupferspulen, die in Form von Horizontalspiralen auf einer Oberfläche eines der beiden Wafer oder beider Wafer insbesondere auf einer Oberfläche des zweiten Wafers angeordnet sind. Weist die in den Hohlraum reichende Unterseite des zweiten Wafers eine aus- reichend freie Fläche auf, so kann die Kupferspule auf dieser Oberfläche im Inneren des Hohlraums angeordnet werden. Da die Kupferspule prinzipiell keinen Hohlraum benötigt, kann sie auch auf einer nach außen weisenden Oberfläche des Packages angeordnet werden, insbesondere auf der nach außen weisenden Oberseite des zweiten Wafers. Die passiven Bauelemente beziehungsweise die Kupferspulen sind Teil des elektrischen Bauelements, daher mit den Bauelementstrukturen elektrisch leitend verbunden und erfüllen eine Teilfunktion des Bauelements. Beispielsweise kann über die Kupferspule eine elektrische Anpassung der Bauelementstrukturen zur äußeren Schaltungsumgebung vorgenommen sein.
Zwischen den Kupferspulen und dem Wafer ist vorzugsweise eine einige μπι dicke Polymerschicht mit niedrigem £ zur Erhöhung der Güte der Kupferspulen angeordnet.
In einer Aus führungs form weisen alle Metallisierungselemente, die sowohl mit erstem als auch zweitem Wafer verbunden sind, also die Rahmenstruktur und die Pillars, über ihre gesamte Höhe hinweg gesehen zwei Abschnitte mit unterschiedlicher Querschnittsfläche auf, die jeweils einer von zwei Teil¬ strukturen zugeordnet sind, die auf erstem bzw. zweiten Wafer angeordnet sind. Dies hat den Vorteil, dass zum einen die Justierung von erstem und zweitem Wafer beim Zusammenfügen vereinfacht ist. Auch bei nicht exakter gegenseitiger
Justierung von erstem und zweitem Wafer bzw. erster und zweiter Teilstruktur bleibt die Kontaktfläche der einander berührenden Teilstrukturen konstant, sofern eine eventuelle Fehl ustierung der Teilstruktur mit der kleineren Querschnittsfläche innerhalb der Grenzen der größeren Querschnittsfläche der anderen Teilstruktur verbleibt. So ent¬ spricht die Kontaktfläche zwischen zwei verbundenen Teil- strukturen stets der kleineren Querschnittsfläche des jeweiligen Paares von Teilstrukturen.
In einer Aus führungs form ist die Schirmschicht über eine Durchkontaktierung durch den ersten Wafer an dessen nach innen weisender Oberfläche mit einem Päd, einem Pillar oder der Rahmenstruktur verbunden. Über eine oder mehrere weitere Durchkontaktierungen durch den zweiten Wafer sind die
genannten Strukturen dann mit einem elektrischen Anschluss auf der nach außen weisenden Oberseite des zweiten Wafers elektrisch leitend verbunden. Vorzugsweise werden Rahmenstruktur und Schirmungsschicht mit einem mit Masse zu verbin¬ denden elektrischen Anschluss auf der Oberseite verbunden.
Im Rahmen der Erfindung liegt auch ein Verfahren zur
Herstellung eines Waferlevel-Packages , welches gegenüber bekannten Verfahren Vorteile aufweist. Das neue Verfahren umfasst gemäß dem unabhängigen Verfahrensanspruch zumindest die folgenden Schritte:
a. Bereitstellen eines ersten piezoelektrischen Wafers, welcher auf seiner Oberseite erste Bauelement¬ strukturen und eine erste Rahmenteilstruktur
aufweist,
b. Bereitstellen eines zweiten piezoelektrischen Wafers mit zweiten Bauelementstrukturen, welche auf der Unterseite und/oder auf seiner Oberseite angeordnet sind sowie mit zweiten Rahmenteilstrukturen auf seiner Unterseite,
c. Zusammenfügen von erstem und zweitem Wafer über die einander entsprechenden Rahmenteilstrukturen von erstem und zweiten Wafer
d. Durchführen eines Waferbondverfahrens zur Herstellung eines ersten Waferlevelpackages mit einer hermetischen Verbindung zwischen den Rahmenteilstrukturen, so dass die beiden verbundenen Rahmenteilstrukturen eine Rahmenstruktur ergeben, die zwischen sich und den beiden Wafern einen Hohlraum hermetisch einschließt,
e. Bohren von Löchern von der Oberseite des zweiten
Wafers her, wobei erste und/oder zweite Bau¬ elementstrukturen oder die Rahmenstruktur freigelegt wird und wobei zum Bohren ein Laserablationsverfahren eingesetzt wird,
f . Metallisieren der Oberseite des zweiten Wafers zur Herstellung einer Durchkontaktierung hin zu den ersten und zweiten Bauelementstrukturen und
gegebenenfalls hin zu der Rahmenstruktur und zur Herstellung eines mit der jeweiligen
Durchkontaktierung verbundenen elektrischen
Anschlusses .
In einer weiteren Ausgestaltung des Verfahrens wird das in Schritt f) erhaltene erste Waferlevelpackage an seiner
Oberseite anstelle der elektrisch Anschlüssen mit
Rahmenteilstrukturen versehen und als erster Wafer erneut in einem Verfahren mit den Schritten a) bis f) eingesetzt, wobei er und mit einem zweiten (insgesamt aber dritten) Wafer zu einem (zweiten) Waferlevelpackage zusammengefügt wird.
Zum Durchführen des jeweiligen Waferbondverfahrens können die beiden Wafer bei erhöhter Temperatur von z. B. >150°C
zusammengefügt und anschließend bei noch höherer Temperatur getempert werden.
Das Verbinden von erstem und zweiten Wafer erfolgt also über ein Verbinden von zwei Rahmenteilstrukturen, die auf den zueinander weisenden Oberflächen von erstem und zweiten Wafer angeordnet sind. Erste und zweite Rahmenteilstruktur
entsprechen einander geometrisch, so dass eine passgenaue Verbindung der Rahmenteilstrukturen möglich ist. Bei einer der beiden Rahmenteilstrukturen kann wie weiter oben bereits erwähnt eine geringere Kontaktfläche vorgesehen sein, so dass die Justierung mit einer gewissen Toleranz erfolgen kann, ohne dass sich die Kontaktfläche zwischen erster und zweiter Rahmenteilstruktur reduziert. Beim Zusammenfügen von erstem und zweitem Wafer werden auch erste und zweite Teilstrukturen der Pillars, die auf die beiden zueinander weisenden
Oberflächen der beiden Wafer verteilt sind, miteinander verbunden. Auch die Teilstrukturen der Pillars sind auf den beiden Oberflächen in zueinander spiegelbildlicher Weise angeordnet und weisen gegebenenfalls unterschiedliche
Querschnittsflächen auf.
Mit einem Laserablationsverfahren können mit hoher Genauigkeit Löcher für die späteren Durchkontaktierungen durch einen oder beide Wafer hindurch gebohrt werden. Für das Laserablationsverfahren sind ps-Laser verfügbar, die in hoher
Geschwindigkeit eine Vielzahl von Löchern erzeugen können. Der Laserstrahl kann mit hoher Strahlqualität (TEMoo) dabei über einen Scanner so über den Wafer geführt und fokussiert werden, dass sich ein konischer Querschnitt der Löcher ergibt. Vorzugsweise weist die nach außen weisende Öffnung dann eine größere Querschnittsfläche als die innere Öffnung auf.
Vorzugsweise wird ein gepulster ps-Laser geeigneter Wellen- länge eingesetzt. Geeignete Wellenlängen für den ps-Laser liegen im Bereich von 500 bis 600 nm oder im Bereich von 250 bis 400 nm. Da die Löcher erst nach dem Verbinden der beiden Wafer erzeugt werden, wird diese Variante von der Anmelderin als „Vias Last" bezeichnet. Dabei ist eine Gaußsche
Energieverteilung im Laserstrahl (TEMoo~Mode) optimal, um ein Loch zu erzeugen, das einen sich nach unten bzw. mit
zunehmender Tiefe verjüngenden Querschnitt aufweist. In einer bevorzugten Aus führungs form wird eine solche Kantenneigung des Loches eingestellt, dass sich der Durchmesser von der oberen Eintrittsfläche bis zur Austrittsfläche durch den Wafer hindurch halbiert und dort vorzugsweise im Bereich der halben Dicke des Wafers liegt.
Mit Hilfe der Durchkontaktierungen werden Kontakte zu ersten oder zweiten Bauelementstrukturen geführt. Die Löcher für die Durchkontaktierungen werden daher so platziert, dass die
Austrittsöffnung vollständig innerhalb einer Metallisierung auf der unteren Oberfläche des zweiten Wafers endet. Für die Durchkontaktierung geeignete Metallisierung stellen Pillars, Rahmenstruktur und Pads auf der unteren Oberfläche des zweiten Wafers dar. Für eine sichere Justierung ist es daher erforderlich, dass der Durchmesser der Austrittsöffnung des Loches geringer ist als der Durchmesser der zu treffenden Metallisierungsstruktur im Bereich der Austrittsöffnung. Das gegenseitige Verbinden von Rahmenteilstrukturen und
Pillarteilstrukturen auf den beiden Wafern gelingt in
einfacher Weise, wenn auf den entsprechenden Kontaktflächen zumindest eines Wafers eine Zwischenschicht aus Nanometall- partikeln aufgebracht wird. Diese Nanopartikel haben den Vorteil, dass ihr Schmelzpunkt gegenüber über einem massiven Material desselben Metalls erheblich reduziert ist, was auf das hohe Verhältnis von Oberfläche zu Volumen in den Nano- metallpartikeln zurückzuführen ist. Die Nanometallpartikel können dann in einer Temperaturbehandlung bei relativ milden Bedingungen zusammengesintert werden, wobei sie sich fest mit der Unterlage, also den Metalloberflächen der entsprechenden Teilstrukturen verbinden. Beim Zusammensintern geht die
Nanostruktur der Partikel verloren, so dass dadurch der
Schmelzpunkt der gesinterten Nanoschicht an der Kontaktfläche ansteigt. Somit ist gewährleistet, dass trotz niedriger
Sintertemperatur dennoch eine hochtemperaturstabile und feste Verbindung geschaffen wird und die Gefahr eines späteren Aufschmelzens dieser Verbindung bei erhöhter Temperatur praktisch ausgeschlossen ist.
Die Nanometallpartikel sind aus Metallen ausgewählt, die zum Einen für eine gute Verbindung zu den Kupfer umfassenden Kontaktflächen von Rahmenteilstrukturen und Pillarteil- strukturen sorgen, und die sich zum Anderen bei ausreichend niedrigen Temperaturen sintern lassen. Geeignete Metalle für die Nanometallpartikel sind beispielsweise Silber, Gold, Kupfer und Zinn. Doch auch Aluminium, Indium und Metall- legierungen wie z. B. eutektisches Gold/Zinn sind geeignet.
Während metallisches Silber einen Schmelzpunkt von 961°C aufweist, lässt sich mit Silber-Nanometallpartikeln je nach Partikelgröße eine Sintertemperatur zwischen 100° und 250° Celsius erreichen. Es ist nicht ausgeschlossen, dass durch weitere Optimierung die Sintertemperatur weiter gesenkt werden kann. Die niedrige erreichbare Sintertemperatur hat zur Folge, dass eine dichte Verbindung der Kontaktflächen bereits mit einer Temperaturbehandlung bei relativ niedrigen Temperaturen erreicht werden kann, die im vorliegenden Fall
( Silber-Nanometallpartikel ) im Bereich zwischen 100° und 250° Celsius liegt. Eine einfache Aufbringung der Nanometallpartikel gelingt aus einer Suspension, die sich wie eine Flüssigkeit handhaben lässt. Um ein Zusammenklumpen der Nanometallpartikel in der Suspension zu verhindern, sind sie von einer Polymerhülle umgeben. Vorzugsweise wird dafür ein Polymer gewählt, welches sich spätestens bei der Sintertemperatur zersetzt, so dass die reinen Nanometallpartikel freigesetzt werden, sintern können und die entsprechend dichte Zwischenschicht ergeben.
Unter Nanometallpartikeln werden Partikel verstanden, die einen Durchmesser im Nanometerbereich aufweisen, beispielsweise 5nm - lOOnm, bevorzugt kleiner 10 nm. Vorzugsweise werden die Nanometallpartikel in einer alkoholischen Lösung und insbesondere in einer Lösung eines niederen Alkyl- alkohols, welcher unterhalb oder bei der Sintertemperatur der Nanometallpartikel verdampft.
Das Aufbringen der Nanometallpartikel in der Suspension kann mit einem beliebigen, zum Auftragen einer Flüssigkeit geeigneten Verfahren erfolgen. Nanometallpartikel können als
Suspension aufgesprüht, aufgedruckt, aufgewalzt oder
insbesondere mit einem Jetdruckverfahren aufgebracht werden.
Das Jetdruckverfahren ist insofern bevorzugt, als mit Hilfe dieses Verfahrens ohne weitere Strukturierungsschritte
Strukturen mit Strukturgrößen < 10 μπι erzielt werden können. Dazu sind Tröpfchendurchmesser beim Jetdruckverfahren von circa 5 μπι Durchmesser erforderlich.
Die geringen erreichbaren Tröpfchendurchmesser beim Jetdruckverfahren erlauben es auch, die Schichtdicke aufgedruckter Schichten von Nanometallpartikeln fein einzustellen. Um eine hermetische Verbindung der beiden Kontaktflächen zu erreichen, werden mit dem Jetdruckverfahren zumindest die Unebenheiten der zu verbindenden Kontaktflächen beseitigt, bzw. eine Schichtdicke aufgebracht, die der maximalen Höhe der Unebenheiten entspricht. Über die Rauigkeit hinaus ist dann eine nur geringe und nur wenige Partikeldurchmesser der Nanometallpartikel bemessende Schichtdicke erforderlich. Im Allgemeinen reicht eine Schichtdicke der die Nanometall¬ partikel enthaltenen Schicht von circa einem halben μπι.
Neben der Beschichtung der Kontaktflächen zu verbindender Strukturen mit den genannten Nanometallpartikeln oder Lotmetallen sind prinzipiell natürlich auch andere Verbindungs¬ verfahren geeignet, insbesondere das direkte Waferbond- verfahren (Cu-Cu-Bonden) . Mit dessen Hilfe gelingt unter gegenseitigem Zusammendrücken und Einstellen geeigneter
Temperaturen eine Verbindung planer Metalloberflächen
geeigneter Morphologie miteinander. So können zum Beispiel Kupfer umfassende Kontaktflächen direkt miteinander verbunden werden. Ein bekanntes Verfahren zur Herstellung von
Intermetallverbindungen wie Cu-Cu Verbindungen ist auch das Thermosonic-Verfahren .
Mittels Durchkontaktierungen erfolgt der elektrische An- schluss von innen liegenden Bauelementstrukturen oder Rahmenstrukturen. Auch elektrisch leitende Strukturen auf der
Unterseite des ersten Wafers können so mit Bauelement¬ strukturen oder Außenanschlüssen verbunden werden. Die meisten Löcher dafür werden nach dem Zusammenfügen der beiden Wafer erzeugt und dann von der Oberseite des zweiten Wafers her gebohrt. Das für die Löcher eingesetzte Laserablationsverfahren kann dadurch beschleunigt werden, dass vor dem Bohren der Löcher die Dicke des zweiten Wafers reduziert wird. Dies kann beispielsweise durch Abschleifen bis zu einer Restschicht¬ dicke erfolgen, die noch ausreichende Stabilität des
einzelnen Bauelements ermöglicht. Die mechanische Stabilität des Waferverbunds ist durch das Waferbondverfahren zwischen zwei thermisch angepassten und/oder aus gleichem Wafermate- rial bestehenden Wafern und den daraus resultierenden nur geringen mechanischen Verspannungen sowie durch stützende Rahmen und Pillars sehr hoch. Restschichtdicken von ca. 30 μπι ergeben sich für Bauelemente mit einer Grundfläche < 1 mm2 aus der Forderung, dass die beim Vereinzeln des Waferverbunds entstehenden Bauelemente einem Druck von 10 MPa(100 bar) beim Übermolden in einem späteren Schritt des Packagingprozesses widerstehen sollen, was bei dieser Restschichtdicke
gewährleistet ist.
Beim Bohren der Löcher wird das Laserablationsverfahren so geführt, dass ein Anbohren bzw. Öffnen des Hohlraums zwischen den beiden Wafern innerhalb der Rahmenstruktur sicher vermieden wird. Dazu werden die Löcher so lokalisiert, dass sie an der Unterseite des (oberen) zweiten Wafers ausschließlich auf metallischen Strukturen enden. Dies kann mit einer exakten Führung der Laserbehandlung erfolgen. Des Weiteren muss das Verfahren rechtzeitig gestoppt werden, um nicht auch das Metall der Metallisierung zu weit abzutragen oder gar am Boden des Loches den Hohlraum zu öffnen.
Die Tiefenkontrolle beim Laserablationsverfahren kann dadurch unterstützt werden, dass zum einen ein selektives Abtrags¬ verfahren gewählt wird, welches die Toleranz des Verfahrens erhöht. Vorteilhaft ist es jedoch, einen Endpunkt optisch zu detektieren. Dies gelingt vorteilhaft durch Beobachtung einer Spektrallinie des abgehobenen Materialdampfes. Der Endpunkt des Verfahrens ist dann erreicht, wenn entweder eine
Spektrallinie des abgehobenen Wafermaterials verschwindet oder wenn eine Spektrallinie des Metalls der Metallisierung, also insbesondere diejenige von Kupfer oder der Haftschicht ( Ti ) , auftaucht .
In einer Aus führungs form des Herstellungsverfahrens umfasst das Vorgehen bei beiden Wafern das Aufbringen von Rahmenteilstrukturen und Stützteilstrukturen innerhalb der von den Rahmenteilstrukturen umschlossenen Fläche auf der oder den entsprechenden Oberflächen der beiden Wafer. Dabei ist es bevorzugt, Rahmenteilstrukturen und Stützteilstrukturen im gleichen Verfahrensschritt und aus dem gleichen Material zu erzeugen, so dass beide die gleiche Höhe aufweisen. Sofern verfahrensbedingte Toleranzen zu unterschiedlichen Höhen führen, oder die Planarität der Oberflächen der Teilstrukturen zu wünschen übrig lässt, kann mit einem Planarisierungsschritt die Oberfläche der Teilstrukturen, die im
Waferbondverfahren die zu verbindenden Kontaktflächen
darstellen, planarisiert werden. Dies gelingt beispielsweise mit einem Diamantfräsverfahren . Auf diese Weise liegen dann die Kontaktflächen in einer gemeinsamen Ebene und weisen plane und nur im nm-Bereich raue Oberflächen auf, die das Verbinden der Kontaktflächen erleichtern.
Vor dem Zusammenfügen der Wafer müssen diese gegeneinander so justiert werden, so dass die zu verbindenden Kontaktflächen einen gewünschten beziehungsweise einen maximalen Überlappungsbereich aufweisen. Das gegenseitige Justieren kann erleichtert werden, in dem die Grundflächen der zu verbindenden Kontaktflächen unterschiedlich groß gewählt werden. Dann entspricht die maximale Überlappungsfläche zweier zu verbindender Kontaktflächen der Grundfläche der flächenkleineren Teilstruktur. Diese maximale Überlappung wird immer dann erhalten, wenn die Justierungstoleranz dem Unterschied zwischen den Dimensionen der Kontaktflächen nicht überschreitet. Alle Abweichungen innerhalb dieser Toleranz führen dann noch zu 100 %iger Überlappung der kleineren Kontaktfläche mit der größeren Kontaktfläche .
Vorteilhaft werden diejenigen Teilstrukturen mit der
kleineren Kontaktfläche auf der Oberseite desjenigen Wafers aufgebracht, deren Bauelementstrukturen den größten
Flächenbedarf aufweisen. Umgekehrt sind die Teilstrukturen mit der größeren Kontaktfläche auf der Oberseite desjenigen Wafers aufgebracht, der aufgrund des geringeren Flächen¬ bedarfs seiner Bauelementstrukturen mehr freie Waferober- fläche zur Verfügung hat. Dann kann eine höhere Toleranz beim Zusammenfügen erreicht werden, ohne dass dies einen erhöhten Bedarf freier Waferoberfläche auf dem Wafer mit den geringeren Flächenreserven erfordert. Durch diese Maßnahme wird auch der Flächenbedarf des Bauelements insgesamt minimiert.
Die Bauelementstrukturen können verschiedenartige
Metallisierungen aufweisen. In der Regel unterscheiden sich die Metallisierungen der Bauelementstrukturen von denen der Rahmenstruktur und dem Material der Pillars, welches im
Wesentlichen Kupfer umfasst. Möglich ist es jedoch, die gewünschten Metallisierungshöhen der Bauelementstrukturen, der Rahmenstruktur und der Pillars additiv zu erzeugen, indem der Metallisierungsprozess in mehrere Teilschritte aufgeteilt wird. In Teilschritten können dann identische Materialien, insbesondere Kupferschichten sowohl für Bauelementstrukturen als auch für Rahmenstruktur und Pillars parallel aufgebracht werden .
Zum Erzeugen der Metallisierungen werden vorzugsweise zu- mindest zweistufige Verfahren gewählt. In einer ersten Stufe wird eine Grundschicht aufgebracht, die anschließend in einer zweiten Stufe galvanisch oder stromlos verstärkt wird.
Eine strukturierte Metallisierung kann erhalten werden, wenn nach dem Aufbringen der Grundschicht nicht zu metallisierende Oberflächen mit einer strukturierten Fotolackschicht abgedeckt werden. Die galvanische oder stromlose Verstärkung findet dann ausschließlich in den freiliegenden weil von der Fotolackschicht nicht bedeckten Bereichen der Grundschicht statt.
Eine Möglichkeit zur Aufbringung der Grundschicht besteht in einem Sputterverfahren, welches zu einer zusammenhängenden und großflächigen Grundschicht führt. Möglich ist es jedoch auch, die Grundschicht durch ein strukturiertes Verfahren aufzubringen, wozu sich beispielsweise das genannte
Jetdruckverfahren eignet. Dieses vom Tintenstrahldruck abgeleitete beziehungsweise daher bekannte Verfahren lässt sich mittels geeigneter Düsendurchmesser und damit mit unterschiedlicher Tröpfchengrößen auch dazu einsetzen, großflächige Bereiche in ausreichender Geschwindigkeit zu bedrucken. Umgekehrt können mit dem Jetdruckverfahren
Strukturen bis hinab zu circa 5 μπι Breite sauber strukturiert werden .
Für eine problemlos verstärkbare Grundschicht genügt eine Schichtdicke von beispielsweise 0,2 μπι an aufgesputtertem Metall. Die Grundschicht kann beispielsweise Titan, Titan/Kupfer oder eine aus Nanometallpartikeln hergestellte Silber-, Gold- oder Kupferschicht sein.
Zur Verstärkung der Grundschicht können darüber eine oder auch mehrere galvanische Schichten, beispielsweise eine
Schichtenfolge aus Kupfer und darüber Nickel aufgebracht werden .
In einer Ausführungs form weist einer der beiden Wafer, vorzugsweise der zweite Wafer auf einer oder beiden
Oberseiten jeweils eine oder mehrere elektrisch leitende Schichten auf, die strukturiert sein können. Mit Hilfe der Durchkontaktierungen ist es möglich, nicht nur elektrische Verbindungen von einer Oberseite eines Wafers zu dessen anderer Oberseite zu führen, sondern auch eine oder mehrere übereinander angeordnete, elektrisch leitende Schichten miteinander zu verbinden. Solche Schichten können auf beiden Oberseiten eines Wafers aufgebracht durch isolierende und insbesondere dielektrische Schichten voneinander getrennt sein .
Im Folgenden wird die Erfindung anhand von Ausführungs¬ beispielen und dazugehöriger Figuren näher erläutert. Die Figuren sind schematisch und nicht maßstabsgetreu ausgeführt, so dass ihnen weder absolute Größen noch Größenverhältnisse zu entnehmen sind.
Es zeigen:
Figur 1 ein erfindungsgemäßes Waferlevelpackage im
schematischen Querschnitt,
Figur 2 einen Wafer mit einer Dämpfungsschicht, Figur 3 einen Wafer mit einer Variante einer
DämpfungsSchicht ,
Figur 4 eine Schirmungsschicht mit elektrischer
Kontaktierung,
Figur 5 einen Wafer mit einer Dämpfungsschicht und einer Schirmungsschicht, die elektrisch verbunden sind,
Figur 6 eine metallische Struktur, die zwei Wafer miteinander verbindet,
Figur 7A bis 7F verschiedene Verfahrensstufen bei der
Herstellung von Außenanschlüssen und Durchkontaktierungen,
Figuren 8A bis 8E verschiedene Verfahrensstufen bei der
Herstellung von einer Metallisierung für Außenkontakte und Durchkontaktierungen,
Figuren 9A bis 9C verschiedene Verfahrensstufen bei einer weiteren Variante der Herstellung von Metallisierungen für Außenkontakte und Durchkontaktierungen,
Figur 10 eine Durchkontaktierung, die verschiedene
übereinander angeordnete elektrisch leitende Schichten miteinander verbindet,
Figur 11 ein weiteres Waferlevelpackage, bei dem zumindest einer vorzugsweise aber beide Wafer aus einem
piezoelektrischen Material bestehen. Figur 1 zeigt im schematischen Querschnitt ein erfindungs¬ gemäßes Waferlevelpackage . Ein erster Wafer WFl und ein zweiter Wafer WF2 sind über dazwischen angeordnete
Strukturelemente wie Rahmenstrukturen RS und Pillars PI mittels eines Waferbondverfahrens miteinander verbunden.
Zumindest auf den zueinander weisenden Oberseiten der beiden Wafer WFl, WF2 sind Bauelementstrukturen BES1, BES2
angeordnet. Die Rahmenstruktur umschließt die Bauelement¬ strukturen BES ringförmig, weist eine ausreichende Höhe auf, dass erste und zweite Bauelementstrukturen BES1, BES2 der verbundenen Wafer voneinander beabstandet bleiben. Zwischen den beiden Wafern WFl, WF2 und der Rahmenstruktur RS ist ein Hohlraum CV eingeschlossen. Erster und zweiter Wafer sind nun ausschließlich über die Rahmenstruktur RS und die Pillars PI mechanisch und gegebenenfalls auch elektrisch miteinander verbunden .
Die ersten Bauelementstrukturen sind vorzugsweise Elektroden und Wandler eines mit akustischen Wellen arbeitenden Bauelements, wobei der erste Wafer WFl dann ein piezoelektri scher Wafer ist.
Die zweiten Bauelementstrukturen BES2 auf der Oberseite des zweiten Wafers WF2 können ebenfalls Elektroden und Wandler eines mit akustischen Wellen arbeitenden Bauelements sein. Die zweiten Bauelementstrukturen BES2 können jedoch auch Metallisierungsstrukturen von passiven Bauelementen wie beispielsweise Induktivitäten und Kapazitäten darstellen. Möglich ist es auch, dass einer der beiden Wafer MEMS- Bauelemente umfasst und die entsprechenden Bauelement¬ strukturen aufweist. Erster und zweiter Wafer sind m einer Ausführung beide piezoelektrisch und vorzugsweise aus dem gleichen
kristallinen Material und relativ zueinander in der gleichen Orientierung bzgl. ihrer Kristallachsen angeordnet. Das Material des ersten und zweiten Wafers WF1,WF2 kann zum
Beispiel aus Lithiumtantalat LT, Lithiumniobat LN, Quarz odei einem anderen kristallinen piezoelektrischen Material ausgewählt sein.
Die elektrischen Anschlüsse ET für die Außenkontakte sind vorzugsweise auf der Oberseite des zweiten Wafers WF2
angeordnet und mittels Durchkontaktierungen DK2 mit den zweiten Bauelementstrukturen verbunden. Weitere Durchkontaktierungen DK1 sind mit Pillars PI verbunden, über die ein Kontakt zu den ersten Bauelementstrukturen BES1 auf der Oberseite des ersten Wafers hergestellt ist.
Die Anzahl der erforderlichen Durchkontaktierungen richtet sich nach der Struktur und Funktion der entsprechenden Bauelementstrukturen BES1, BES2. Auf der nach außen weisenden Oberseite des zweiten Wafers WF2 können unterschiedliche Durchkontaktierungen und die damit verbundenen Bauelementstrukturen elektrisch miteinander verbunden und zu
gemeinsamen elektrischen Anschlüssen ET geführt sein.
Die elektrischen Anschlüsse ET können beispielsweise über Bumps BU mit der Außenwelt und insbesondere mit einer
Schaltungsumgebung verbunden werden. Die Bumps BU können als Lotkugeln oder auch als Studbumps ausgeführt werden. Im
Bereich der Bumps BU ist auf den elektrischen Anschlüssen eine mit Lot benetzende Unterbumpmetallisierung UBM
angeordnet, deren Geometrie im Fall von Lotkugel-Bumps nach deren Aufschmelzen die mit Lot benetzte Fläche bestimmt. Figur 2 zeigt im schematischen Querschnitt die Unterseite des ersten Wafers WFl, die in dieser Ausführung mit einer
Dämpfungsschicht DL für Volumenwellen versehen ist. Im Fall von SAW-Bauelementen (= Surface Acoustic Wave) dient die Dämpfungsschicht DL dazu, störende akustische Volumenwellen zu dämpfen oder an der Reflexion an der Unterseite des ersten Wafers zu hindern. Dazu umfasst die Dämpfungsschicht ein Muster PP von Pillars, das unregelmäßig ausgebildet ist. Zur besseren Herstellbarkeit und Weiterverarbeitbarkeit ist das Muster von Pillars PP in eine Polymermatrix PM eingebettet, so dass die Dämpfungsschicht eine annähernd plane Oberfläche aufweist .
Figur 3 zeigt im schematischen Querschnitt eine weitere
Ausführung einer möglichen Dämpfungsschicht DL, die hier als Antireflexschicht AR ausgebildet ist. Während das Muster von Pillars eher zu einer Streuung der Volumenwelle führt, wird mit der Antireflexschicht AR die Reflexion der Volumenwelle an der mit der Antireflexschicht bedeckten Seite des ersten Wafers WFl durch destruktive Überlagerung der an Vorder- und Rückseite der Antireflexschicht reflektierten Welle ver¬ hindert. Dazu weist die Antireflexschicht ein Material auf, dessen akustische Impedanz sich von der des ersten Wafers WFl unterscheidet. Die Dicke der Antireflexschicht wird vorzugs¬ weise bei circa einem Viertel der Wellenlänge der akustischen Volumenwelle in der Antireflexschicht bemessen, wobei der Einfallswinkel der Volumenwelle berücksichtigt wird. Für eine Antireflexschicht AR sind Metallschichten wie z.B. Silber in einer Dicke von ca. 0,52 μπι für ein 2 GHz-Filter geeignet.
Figur 4 zeigt eine nach unten weisende Oberseite des ersten Wafers WFl, die in dieser Ausführung mit einer Schirmungs- schicht SL versehen ist. Diese umfasst eine ausreichende Schichtdicke eines Metalls. Die Schirmungsschicht verhindert elektromagnetische Wechselwirkungen der Bauelementstrukturen im Package mit der Außenwelt, so dass weder Störungen des Bauelements im Package durch die Außenwelt noch Störungen der Umgebung durch die Bauelementstrukturen stattfinden können. Wie in Figur 4 dargestellt, ist die Schirmungsschicht SL über Durchkontaktierungen DK3 elektrisch mit der gegenüberliegenden Oberseite des ersten Wafers WF1 entweder direkt verbunden, oder sie ist indirekt über weitere Strukturen mit einem äußeren Anschluss auf der nach außen weisenden Oberseite des zweiten Wafers WF2 verbunden.
Eine Durchkontaktierung DK1, die durch den ersten Wafer WF1 führt und an dessen Unterseite mit einer Metallisierung verbunden ist, kann auch zusammen mit der Metallisierung als Wärmesenke genutzt werden. In diesem Fall ist auch möglich, mehrere Durchkontaktierungen DK1 in enger Nachbarschaft zueinander zu führen. Eine Wärmesenke kann dann dazu genutzt werden, Wärme von einem Hotspot in der aktiven Filterstruktur abzuleiten. Eine Inter Anschließend werden die beiden Wafer mit den beiden zu verbindenden Seiten so übereinander
angebracht, dass die einander entsprechenden Teilstrukturen aufeinander liegen. Anschließend werden die beiden Wafer erhitzt, relativ zueinander justiert und weiter bis zu der Temperatur erhitzt, bei der die Nanometallpartikel sintern, oder bei der der entsprechende von der Verbindungsschicht abhängige Verbindungsprozess statt findet. Nanometallpartikel aus Silber können beispielsweise bei Temperaturen zwischen 100° und 200° Celsius gesintert werden, während der
Schmelzpunkt von massivem Silber bei 961° Celsius liegt. Nach dem Sintern verschwindet die Nanostruktur, so dass der Schmelzpunkt der aufgesinterten Nanometallpartikelschicht automatisch sich der des massiven Silbers annähernd und deutlich höher liegt. Das bedeutet, dass die beiden Teil- strukturen mit Hilfe der gesinterten Nanometallpartikel in der Verbindungsschicht weit über die Temperaturen hinaus, welche beim Ein- oder Auslöten des späteren Bauelements auftreten, temperaturbeständig sind.
Nach dem Waferbonden, bei dem die metallischen Teilstrukturen für Rahmenstruktur, Pillars PI und säulenförmige Stütz¬ strukturen miteinander verbunden sind, wird die in Figur 7A dargestellte Anordnung erhalten, die einen Waferverbund als ersten und zweiten Wafer darstellt. Der gezeigte Ausschnitt umfasst Bauelementstrukturen für insgesamt zwei Bauelemente, die jeweils für sich von einer geschlossenen Rahmenstruktur RS umgeben sind. Nach dem Waferbonden sind die ersten und zweiten Bauelementstrukturen BES außerdem in einem Hohlraum CV eingeschlossen.
Die dargestellten Bauelementstrukturen BES sind zwei
getrennten Bauelementen BEI und BE2 zugehörig, die erst in einer späteren Verfahrensstufe vereinzelt werden. Da die Stabilität des Waferverbunds gegenüber der eines einzelnen Wafers erhöht ist, kann nun einer oder beide Wafer in ihrer Dicke reduziert werden. Dazu wird vorzugsweise ein Schleifverfahren eingesetzt. Im nächsten Schritt werden in der nach außen weisenden
Oberfläche des gedünnten Wafers, hier des zweiten Wafers WF2 Löcher VI für die späteren Durchkontaktierungen erzeugt. Dazu eignet sich beispielsweise ein Laserablationsverfahren, welches mit gepulsten ps-Lasern geeigneter Wellenlänge arbeitet. Deren Wellenlängen können im Bereich von 500 bis 600 nm beziehungsweise im Bereich von 250 bis 400 nm liegen.
Das Ablationsverfahren führt dazu, dass ohne weiteres Zutun Löcher mit einem konischen Querschnitt entstehen. Ein
bevorzugter Neigungswinkel der Löcher wird dann erreicht, wenn die obere Eintrittsöffnung einen Durchmesser aufweist, der kleiner als die Dicke des gedünnten Wafers ist und die Öffnung am gegenüberliegenden Ende einen Durchmesser im
Bereich der halben Schichtdicke des gedünnten Wafers oder darunter aufweist. Eine ausreichende Schichtdicke des
gedünnten Wafers liegt beispielsweise bei 70 μπι für piezo¬ elektrische Materialien wie Lithiumtantalat , Lithiumniobat und Quarz.
Die Löcher für die Durchkontaktierungen werden an den Stellen erzeugt, in denen sie auf der innen liegenden Oberfläche des angebohrten Wafers WF2 auf ein Päd PD oder eine andere metallische Fläche treffen, die Teil der entsprechenden Bau¬ elementstruktur BES2 sein kann. Obwohl die Selektivität zwischen Wafermaterial und Metallisierung gegenüber einem Laserablationsverfahren mit ps-Lasern nur gering ist, kann der Übergang zwischen den Materialien dennoch zur Endpunkterkennung des Laserablationsverfahrens verwendet werden. Dazu kann eine Spektrallinie des mit dem Laser abgehobenen
Materials beobachtet werden. So kann entweder das Ver¬ schwinden einer typischen Spektrallinie für das Wafermaterial beobachtet werden und als Endpunkt bestimmt werden, oder es kann dafür das Auftreten einer Spektrallinie der
Metallisierung hergenommen werden. Figur 7B: Es werden nun zunächst Löcher VI zur Kontaktierung von Pillars PI und für Pads PD vorgesehen, insgesamt in zumindest der Anzahl, wie äußere elektrische Anschlussflächen kontaktiert werden müssen. Zumindest ein weiteres Loch VI kann zur Kontaktierung der Rahmenstruktur erzeugt werden.
Über der ganze Oberfläche des ersten Wafers WF1 wird nach dem Bohren der Löcher eine Grundmetallisierung ML1 erzeugt. Anschließend werden diejenigen Flächen, welche später frei von Metall sein sollen, mit einer ersten strukturierten
Polymerschicht RL1 abgedeckt. Die Polymerschicht RL1 kann durch Schablonendruck oder durch ein Jetdruckverfahren aufgebracht werden. Das Polymer dient als Ätzresist für die großflächig aufgesputterte Grundmetallisierung. Figur 7C zeigt die Anordnung auf dieser Verfahrensstufe.
Figur 7D: Im nächsten Schritt wird, soweit erforderlich, über der Grundmetallisierung eine weitere Metallschicht ML2 als Verstärkungsschicht für die Grundmetallisierung ML1 an den nicht von der ersten strukturierten Polymerschicht RL1 bedeckten Flächen erzeugt, insbesondere mittels eines galvanischen oder stromlosen Verfahrens. Als Metall für die Verstärkungsschritt ML2 eignet sich Kupfer. Das Kupfer kann abschließend mit einer weiteren Metallschicht überzogen werden, beispielsweise eine Nickelschicht.
Die metallische Verstärkungsschicht ML2 kann in einer solchen Dicke erzeugt werden, dass dabei die für die Durchkontaktie- rungen vorgesehenen Löcher VI vollständig mit Metall
zuwachsen und somit vollständig gefüllte Durchkontaktierungen DK ergeben. Figur 7D zeigt die Anordnung nach der Entfernung der ersten Resiststruktur RL1 und der darunter liegenden Schicht der Grundmetallisierung ML1 . Aufgrund deren relativ geringer Schichtdicke ist zum Entfernen der Grundmetallisierung keine weitere Ätzmaske erforderlich.
Im nächsten Schritt wird auf den Anschlussflächen ET eine Benetzungsschicht UBM erzeugt, die zum einen für eine gute Haftung der Bumps auf der Anschlussfläche ET sorgt und zum anderen überhaupt erst die Benetzbarkeit der für den Bump vorgesehenen Metallfläche mit dem Bump gewährleistet.
Anschließend werden Bumps BU über allen für die Kontaktierung vorgesehenen und mit einer Benetzungsschicht UBM versehenen Flächen erzeugt bzw. vorgebildet. Dies kann durch einen
Lötpastendruck und einen anschließenden Reflow-Prozess erfolgen. Möglich ist es jedoch auch, die Bumps durch ein Jetdruckverfahren von flüssigem Lot aufzubringen. Im nächsten Schritt werden die Bauelemente vereinzelt. Dazu kann zunächst entlang von Sägelinien SL ein erster Schritt durch den oberen zweiten Wafer WF2 bis auf die Oberfläche des ersten Wafers geführt werden. Die Sägelinie SL wird dabei zwischen zwei benachbarten Rahmenstrukturen RS geführt. Figur 7E zeigt die Anordnung auf dieser Verfahrensstufe.
Der erste Wafer WF1 wird dann weiter von oben durch die
Sägespur des zweiten Wafers WF2 bis zumindest ungefähr seiner endgültigen Dicke eingesägt. Danach wird der erste Wafer von seiner Rückseite bis zur Einsägung gedünnt, so dass auf diese Weise die einzelnen Bauelemente entstehen Figur 7F. Möglich ist es jedoch auch, diese Restschichtdicke, die den Waferverbund noch zusammenhält, mittels eines zweiten
Sägeschritts von der Unterseite her durchzusägen. Weiterhin ist es möglich, den Sägeschnitt durch beide Wafer zu führen, wenn der erste Wafer vorab gedünnt wurde.
Figur 8 zeigt anhand schematischer Querschnitte eine
alternative Möglichkeit, die Metallisierungen für Ver- bindungsleitungen, Anschlussflächen und die Benetzungschicht an der Oberfläche des zweiten Wafers WF2 zu erzeugen. Über der ganze Oberfläche des zweiten Wafers WF2 wird nach dem Bohren der Löcher VI (wie in Figur 7B) eine Grundmetallisierung MLl erzeugt (siehe Figur 8A) . Dazu eignet sich beispielsweise ein Sputterverfahren . Die Grundmetallisierung kann eine dünne Haftschicht umfassen, die beispielsweise 50 bis 100 nm Titan aufweist. Darüber wird eine elektrisch leitfähige Schicht, beispielsweise 2-5 μπι Kupfer ebenfalls gesputtert. Die Grundmetallisierung MLl bedeckt auch die Innenseiten der Löcher VI und hat somit auch Kontakt mit der am Boden der Löcher VI freilegenden Metallisierung im Innern des Hohlraums CV auf der Unterseite des zweiten Wafers.
Möglich ist es jedoch auch, die Grundmetallisierung mit einem anderen zur Schichterzeugung geeigneten Verfahren aufzubringen, beispielsweise aufzudampfen, oder etwa mit einem Jetdruckverfahren aufzudrucken.
Anschließend werden diejenigen Flächen, welche später die elektrischen Verbindungen zu den Bumps darstellen, mit einer strukturierten Polymerschicht RL1 abgedeckt. Die Polymer¬ schicht RL1 kann durch Schablonendruck oder durch ein Jetdruckverfahren aufgebracht werden. Das Polymer dient als Ätzresist für die großflächig aufgesputterte Grund¬ metallisierung. Figur 8B zeigt die Anordnung auf dieser
Verfahrensstufe . Figur 8C: Im nächsten Schritt wird an den Stellen, auf denen später die Bumps aufsitzen eine Benetzungsschicht UBM
erzeugt. Dies kann wieder durch Jetdrucken von beispielsweise Gold-Nanometallpartikeln erfolgen. Anschließend folgt eine thermische Härtung des Polymers und das Sintern der Nano- metallpartikel .
Nun wird die Grundmetallisierung ML1 an den Stellen, die nicht von Polymer oder der Benetzungsschicht UBM bedeckt sind, weggeätzt. Figur 8D zeigt die Anordnung auf dieser Verfahrensstufe.
Figur 8E: Anschließend werden Bumps BU über allen für die Kontaktierung vorgesehenen und mit einer Benetzungsschicht UBM versehenen Flächen erzeugt bzw. vorgebildet. Dies kann durch einen Lötpastendruck und einen anschließenden Reflow-
Prozess erfolgen. Möglich ist es jedoch auch, die Bumps durch ein Jetdruckverfahren von flüssigem Lot aufzubringen.
In einer in den Figuren nicht dargestellten Variante können alle Metallisierungen ML1, ML2 auf der Oberfläche des zweiten Wafers auch direkt erzeugt werden, indem ein strukturierendes Aufbringverfahren eingesetzt wird. Dazu bietet sich an, die Metallisierungen in der gewünschten Struktur durch Aufdrucken mittels eines Jetdruckverfahrens von Nanometallpartikeln oder durch Aufdrucken von einem Leitkleber zu erzeugen. Im
nächsten Schritt werden dann die Benetzungsschichten UBM erzeugt, beispielsweise strukturiert durch ein Aufdruck¬ verfahren mittels Jetdruck. Gegebenenfalls können die Benetzungsschichten UBM noch mit einer Diffusionssperrschicht versehen werden. Ebenso alternativ können sämtliche direkt erzeugten Metallisierungen noch stromlos oder galvanisch verstärkt werden.
Figur 9A zeigt anhand schematischer Querschnitte eine weitere Variante, mit der die Temperaturwechselbeständigkeit des erfindungsgemäßen Waferlevelpackages verbessert werden kann. Dazu wird zwischen zweitem Wafer und Bump BU eine Stress¬ abbauschicht SRL aufgebracht, die aufgrund ihrer Elastizität beziehungsweise ihres geringen E-Moduls Verspannungen, die während des Betriebs des Waferlevelpackages entstehen, auf¬ fangen oder abbauen kann. In Figur 9A ist diese Stressabbauschicht als ganzflächige Schicht auf dem zweiten Wafer WF2 aufgebracht. Dieses Aufbringen erfolgt vor dem Bohren der Löcher. In der Folge befinden sich sämtliche Metallisierungen auf der Oberseite des zweiten Wafers entweder in den
Bohrungen oder auf der Oberfläche der Stressabbauschicht.
Figur 9B zeigt anhand eines schematischen Querschnitts als weitere Variante eine strukturierte Stressabbauschicht, die ebenfalls vorzugsweise vor dem Bohren der Löcher erzeugt und strukturiert wurde. In dieser Variante werden die Metalli¬ sierungen in den Löchern, auf der Oberfläche des zweiten Wafers und teilweise auf der Oberfläche der Stressabbau¬ schicht aufgebracht.
Die strukturierte Aufbringung der Stressabbauschicht ist beispielsweise mittels eines Druckverfahrens wie Jetdruck oder Schablonendruck möglich.
Auch bei Verwendung einer Stressabbauschicht ist es möglich, die Metallisierungen wie in den Figuren 7 oder 8 aufzubringen und gegebenenfalls zweistufig als Grundmetallisierung und Verstärkungsschicht zu erzeugen, wobei auch die Löcher durch die Verstärkungsschicht vollständig aufgefüllt werden können, wie es beispielsweise in Figur 9C dargestellt ist.
Figur 10 zeigt anhand eines schematischen Querschnitts eine auf einem Pillar PI oder eine Rahmenstruktur RS geführte Durchkontaktierung . Diese schneidet gleichzeitig mehrere auf oder unter dem zweiten Wafer befindliche beziehungsweise auf dessen Oberseiten aufgebrachte leitfähige Schichten und verbindet somit alle diese Schichten elektrisch leitend. Im dargestellten Ausführungsbeispiel befinden sich an der
Unterseite des zweiten Wafers zwei metallisch leitende
Schichten MP4, MP5, die durch isolierende Schichten
voneinander getrennt sind. Auf der Oberseite befinden sich drei metallisch leitende Schichten MP1 bis MP3, die ebenfalls durch isolierende Schichten voneinander getrennt sind. Auf diese Weise gelingt mittels der Durchkontaktierung eine
Verschaltung von unterschiedlichen Leiterbahnebenen, die in den metallisch leitenden Schichten MP auf oder unter dem zweiten Wafer WF2 realisiert sind.
Figur 11 zeigt eine weitere Ausgestaltung des erfindungs¬ gemäßen Waferlevelpackages für den Fall, dass zumindest einer vorzugsweise aber beide Wafer aus einem piezoelektrischen Material bestehen. Wenn wie dargestellt auf der Oberfläche eines dieser beiden Wafer, vorzugsweise auf der nach innen weisenden Oberfläche des zweiten Wafers WF2 eine zweite
Bauelementstruktur BES2 als Spule ausgebildet wird, so führt eine Metallisierung direkt auf dem piezoelektrischen
Material, das eine relativ hohe Dielektrizitätskonstante von circa 40 aufweisen kann, zu einer nur mäßigen elektrischen Güte der Spule. In der dargestellten Variante wird daher zwischen der Oberfläche des Wafers WF2 und der als Bau¬ elementstruktur BES2 realisierten Spule eine Entkopplungsschicht DKL aufgebracht. Dies ist eine dielektrische Schicht mit niedriger Dielektrizitätskonstante, für die sowohl anorganische als auch Polymerschichten geeignet sind.
In Abwandlung von Figur 11 kann die Spule natürlich auch auf der nach außen weisenden Oberseite eines der beiden Wafers vorzugsweise des zweiten Wafers WF2 aufgebracht sein, wobei auch in diesem Fall die Entkopplungsschicht DKL zwischen der Spulenmetallisierung und dem piezoelektrischen Wafer WF2 angeordnet ist. Die Entkopplungsschicht DKL ist vorzugsweise auf den Bereich der Spule beschränkt und wird daher
entsprechend strukturiert aufgebracht.
Das erfindungsgemäße Waferlevelpackage ist nicht auf die in den Figuren dargestellten Aus führungs formen beschränkt, die nur einzelne konkrete Ausgestaltungen der allgemeineren Idee zeigen. Insbesondere können erfindungsgemäße Waferlevel- packages in Anzahl und Ausformung der Bauelementstrukturen, der Durchkontaktierungen und der Bumps differieren. In unterschiedlichen Figuren dargestellte Ausführungen können auch an einzelnen Waferlevelpackages kombiniert sein, die dann ebenfalls erfindungsgemäße Waferlevelpackages
darstellen .
Begriffs- und Bezugszeichenliste
WF1 erster piezoelektrischer Wafer
BES1 erste Bauelementstrukturen
WF2 zweiter piezoelektrischer Wafer
BES2 zweite Bauelementstrukturen
RS metallische Rahmenstruktur
TS1,TS2 erste und zweite Teilstruktur für Rahmenstruktur
CV hermetisch abgedichteter Hohlraum
PI säulenförmigen elektrisch Verbindungen - Pillars
DK Durchkontaktierungen
ET elektrische Anschlüsse
SL Schirmungsschicht
DL Dämpfungsschicht für Volumenwellen (λ/4 Schicht oder strukturiertes Metallmuster- Muster von Pillars)
PD Pads (innen)
SRL Stressabbauschicht (z.B. ein Polymer)
BES2 Kupferspule
PM Polymermatrix (für Muster von Pillars)
PP Muster von Pillars
TS Rahmenteilstruktur
TS Pillarteilstrukturen
TS Stützteilstrukturen
VI Löcher (für Durchkontaktierung)
NML Verbindungsschicht z.B. aus Nanometallpartikeln
ML1 Grundschicht der Metallisierungen
ML2 weitere Metallisierungsschicht (Verstärkungsschicht)
RS1,2 Resiststrukturen, erste und zweite
SL Sägelinie
UBM Unterbump-Metallisierung (Benetzungsschicht )
VI Loch
DCL Entkopplungsschicht
MP Metallisierungsebene BL Restdicke von WF1 nach Schleifen
SRL Stressabbauschicht

Claims

Patentansprüche
1. Waferlevel Package für ein elektrisches Bauelement
mit einem ersten piezoelektrischen Wafer (WF1), auf dessen erster Oberfläche erste Bauelementstrukturen (BES1) angeordnet sind,
mit einem zweiten piezoelektrischen Wafer (WF2), auf dem zweite Bauelementstrukturen (BES1) angeordnet sind,
mit einer metallischen Rahmenstruktur (RS), die mit der ersten Oberfläche des ersten Wafers und einer Oberfläche des zweiten Wafers so verbunden ist, dass ein von der Rahmenstruktur umschlossener, hermetisch abgedichteter Hohlraum (CV) zwischen den beiden Wafern ausgebildet ist,
mit elektrischen Anschlüssen (ET) auf der vom Hohlraum weg weisenden Oberfläche des zweiten Wafers, mit säulenförmigen elektrisch Verbindungen (PI) - Pillars - die sich innerhalb des Hohlraums auf erstem und zweitem Wafer abstützen und mit ersten und oder zweiten Bauelementstrukturen elektrisch verbunden sind,
mit Kontaktpads (PD) innerhalb des Hohlraums auf den inneren Oberflächen des ersten und zweiten Wafers, wobei die ersten Bauelementstrukturen (BES1) und zumindest Teile der zweiten Bauelementstrukturen innerhalb des Hohlraums eingeschlossen sind und über Durchkontaktierungen (DK) durch den zweiten Wafer (WF2) hindurch mit den elektrischen Anschlüssen (ET) verbunden sind,
wobei alle Durchkontaktierungen (DK) entweder auf der Rahmenstruktur (RS), auf einem Pillar (PI) oder einem Kontaktpad (PD) enden, ohne die Hermitizität des Hohlraums (CV) zu verletzen,
wobei die Rahmenstruktur, die Pillars und die
Kontaktpads im Wesentlichen aus Kupfer bestehen.
Waferlevel Package nach Anspruch 1,
bei dem der erste Wafer (WF1) mit akustischen
Oberflächenwellen arbeitende Bauelementstrukturen (BES1) trägt und als SAW Filter ausgebildet ist, bei dem die Bauelementstrukturen (BES2) des zweiten Wafers Wandler für akustische Oberflächenwellen und/oder passive Bauelemente umfassen, die ausgewählt sind aus Induktivitäten und Kapazitäten.
Waferlevel Package nach Anspruch 2,
bei dem die nach außen weisende Unterseite des ersten Wafers (WF1) mit einer Schirmungsschicht (SL) versehen ist, die eine elektrische oder elektromagnetische
Abschirmung der Bauelementstrukturen (BES1) bewirkt.
Waferlevel Package nach Anspruch 2,
bei dem die nach außen weisende Unterseite des ersten Wafers (WF1) mit einer Dämpfungsschicht (DL) für
Volumenwellen versehen ist, welche entweder als eine λ/4 Schicht oder als strukturiertes Metallmuster,
insbesondere als ein unregelmäßiges Muster (PP) von Pillars ausgebildet ist.
Waferlevel Package nach Anspruch 3 und 4,
bei dem auf der nach außen weisenden Unterseite des ersten Wafers (WF1) ein unregelmäßiges Muster (PP) Pillars und darüber eine Schirmungsschicht (SL) ausgebildet ist. Waferlevel Package nach einem der Ansprüche 1-5, bei dem erster und/oder 2. Wafer als
Bauelementstrukturen (BES) Wandler für akustische
Oberflächenwellen aufweisen,
wobei jeder Wandler jeweils interdigital angeordnete Kammelektroden mit Elektrodenfingern aufweist,
bei dem die Elektrodenfinger der Kammelektroden an
Stromschienen und /oder Pads (PD) angeordnet sind, wobei die Pads mit einer Aufdickung aus galvanisch abgeschiedenen Kupfer versehen sind und diese Aufdickung oberhalb der Pads oder unterhalb, als in den Wafer vergrabene Struktur, angeordnet sind.
Waferlevel Package nach einem der Ansprüche 1-6, bei dem zwischen der nach außen weisenden Oberseite des zweiten Wafers (WF2) und den elektrischen Anschlüssen eine Stressabbauschicht (SRL) angeordnet ist, die ein Polymer umfasst.
Waferlevel Package nach einem der Ansprüche 2-7, bei dem auf der Unterseite oder Oberseite des zweiten Wafers (WF2) als eine der zweiten Bauelementstrukturen (BES2) eine Kupferspule angeordnet und mit ersten und/oder zweiten Bauelementstrukturen (BES1, BES2) elektrisch leitend verbunden ist.
Waferlevel Package nach einem der Ansprüche 2-8, bei dem Pillars (PI) in vertikaler Richtung gesehen jeweils zwei Abschnitte mit unterschiedlicher
Querschnittsfläche pro Abschnitt aufweisen.
10. Waferlevel Package nach einem der Ansprüche 1-9, bei dem erster und zweiter piezoelektrischer Wafer
(WF1,2) aus dem gleichen monokristallinen
piezoelektrischen Material bestehen, oder eine
Kombination aus einem Wafer aus Lithiumtantalat LT, Lithiumniobat LN oder einem Wafer aus Quarz darstellen.
11. Waferlevel Package nach einem der Ansprüche 3-10,
bei dem die Schirmschicht (SL) eine Ni Schicht umfasst. 12. Waferlevel Package nach einem der Ansprüche 3-11,
bei dem die Schirmschicht (SL) über eine
Durchkontaktierung (DK) durch den ersten Wafer (WF1) mit den erstem oder zweiten Bauelementstrukturen (BES1,2), der Rahmenstruktur (RS) oder den elektrisch Anschlüssen (ET) an der Oberseite des zweiten Wafers (WF2) verbunden ist .
13. Waferlevel Package nach einem der Ansprüche 4-12,
bei dem das unregelmäßige Muster (PP) von Pillars in der Volumenwellen dämpfenden Schicht Ni Pillars umfasst, die in eine Polymermatrix (PM) eingebettet sind.
14. Verfahren zur Herstellung eines Waferlevel Packages, umfassend die Schritte
- Bereitstellen eines ersten piezoelektrischen Wafers
(WF1) mit ersten Bauelementstrukturen (BES1) auf seiner Oberseite und einer ersten Teilstruktur (TS1) der Rahmenstruktur
Bereitstellen eines zweiten piezoelektrischen Wafers (WF2) mit zweiten Bauelementstrukturen (BES2) auf seiner Oberseite und Unterseite und einer zweiten Teilstruktur (TS2) der Rahmenstruktur (RS) auf seiner Unterseite Zusammenfügen von erstem und zweiten Wafer über ihre einander entsprechenden Teilstrukturen (TS1,2) der Rahmenstruktur (RS) und Durchführen eines
Waferbondverfahrens zur Herstellung einer
hermetischen Verbindung, so dass die beiden
verbundenen Teilstrukturen eine Rahmenstruktur ergeben, die zwischen sich und den beiden Wafern einen Hohlraum (CV) hermetisch einschließt
Bohren von zweiten Löchern (VI) von der Oberseite des zweiten Wafers her, wobei erste oder zweite
Bauelementstrukturen freigelegt werden, und wobei zum Bohren ein Laserablationsverfahren eingesetzt wird Metallisieren der Oberseite des zweiten Wafers zur Herstellung einer Durchkontaktierung (DK) zu den ersten und zweiten Bauelementstrukturen und der
Rahmenstruktur und zur Herstellung eines mit der jeweiligen Durchkontaktierung verbundenen
elektrischen Anschlusses (ET) .
Verfahren nach Anspruch 14,
umfassend das Aufbringen von Nanometallpartikeln auf die Oberfläche von erster oder zweiter Rahmenteil¬ struktur vor dem Zusammenfügen von erstem und zweiten Wafer
Durchführen einer Temperaturbehandlung zur Sinterung der Nanometallpartikel .
Verfahren nach Anspruch 15,
bei dem die Nanometallpartikel in flüssiger Form als Suspension in einem Lösungsmittel und insbesondere als Suspension in einem niederen Alkylalkohol aufgebracht werden .
17. Verfahren nach Anspruch 16,
bei dem die Nanometallpartikel in einer Flüssigkeit suspendiert mittels eines Jetdruckverfahrens aufgebracht werden .
18. Verfahren nach einem der Ansprüche 14-17,
bei dem Nanometallpartikel aufgebracht werden, die ausgewählt sind aus Ag, Au, Cu und Sn. 19. Verfahren nach einem der Ansprüche 14-18,
bei dem die zweiten Löcher mit einem gepulsten Laser gebohrt werden
bei dem die zweiten Löcher mit einem konischem
Querschnitt gebohrt werden, wobei die Löcher am
Laserstrahleintritt auf der Oberseite des zweiten Wafers einen Durchmesser aufweisen, der kleiner gleich der Dicke d des zweiten Wafers ist und am Laserstrahlaus¬ tritt an der Unterseite des zweiten Wafers einen
Durchmesser aufweisen, der kleiner gleich d/2 ist.
20. Verfahren nach einem der Ansprüche 14-19,
bei dem das Laserablationsverfahren kontrolliert wird, indem während des Bohrens der Löcher eine oder mehrere Spektrallinien des jeweils abgehobenen Materials
beobachtet werden, und bei dem als Endpunkt des
Laserablationsverfahrens das Verschwinden der
Spektrallinie für das Material des Wafers oder das
Auftauchen einer Spektrallinie der Metallisierung dient. 21. Verfahren nach einem der Ansprüche 14-20,
bei dem das Vorsehen der beiden Wafer das Aufbringen von Rahmenteilstrukturen und Stützteilstrukturen innerhalb der von den Rahmenteilstrukturen umschlossenen Fläche auf den entsprechenden
Oberflächen der beiden Wafer umfasst,
wobei die Rahmenteilstrukturen und die
Stützteilstrukturen im gleichen Verfahrensschritt, aus dem gleichen Material und in der gleichen Höhe wie die Rahmenteilstrukturen erzeugt werden, wobei die Oberflächen der Rahmenteilstrukturen und der Stützteilstrukturen auf beiden Wafern vor dem Zusammenfügen der beiden Wafer mit einem
Planarisierungsverfahren und insbesondere mittels Diamantfräsen planarisiert werden.
Verfahren nach einem der Ansprüche 14-21,
bei dem die Rahmenteilstrukturen und die Stützteilstrukturen von erstem und zweitem Wafer beim
Zusammenfügen jeweils zumindest teilweise überlappen, die Grundflächen der jeweiligen Teilstrukturen auf beiden Wafern aber unterschiedlich groß sind,
bei dem die jeweiligen Teilstrukturen auf demjenigen Wafer eine größere Grundfläche aufweisen, dessen
Bauelementstrukturen auf der zum jeweils anderen Wafer weisenden Oberfläche den geringeren Flächenbedarf aufweisen .
23. Verfahren nach einem der Ansprüche 14-22,
bei dem für das Herstellen von Metallisierungen für die Bauelementstrukturen, die Rahmenteilstrukturen, die Stützteilstrukturen und/oder die Durchkontaktierungen und die damit verbundenen elektrischen Anschlüsse zunächst eine Grundschicht durch Sputtern aufgebracht wird, und bei dem die Grundschicht anschließend mittels Photolack strukturiert und galvanisch oder stromlos verstärkt wird.
24. Verfahren nach einem der Ansprüche 14-23,
bei dem der zweite Wafer nach dem Verbinden mit dem ersten Wafer und vor dem Bohren der ersten Löcher von der Oberseite her durch Abschleifen gedünnt wird.
Verfahren nach einem der Ansprüche 14-24,
bei dem das Waferlevelpackage vor oder nach dem
Vereinzeln als erster Wafer erneut in dem Verfahren eingesetzt wird, wobei ein zweites Waferlevelpackage aus zumindest drei miteinander verbundenen Wafern erhalten wird .
Verfahren nach Anspruch 25,
bei dem das zwei Wafer umfassende erste
Waferlevelpackage an seiner Oberseite vor dem Verbinden mit einem weiteren zweiten Wafer mit
Rahmenteilstrukturen versehen wird, die den
Rahmenteilstrukturen auf der Unterseite des weiteren zweiten Wafers angepasst sind.
PCT/EP2012/055559 2011-04-08 2012-03-28 Waferlevel-package und verfahren zur herstellung Ceased WO2012136544A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020137029070A KR101560961B1 (ko) 2011-04-08 2012-03-28 웨이퍼 레벨 패키지 및 그 제조 방법
CN201280017250.5A CN103443021B (zh) 2011-04-08 2012-03-28 晶片级封装及制造方法
US14/007,074 US9647196B2 (en) 2011-04-08 2012-03-28 Wafer-level package and method for production thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011016554.1A DE102011016554B4 (de) 2011-04-08 2011-04-08 Waferlevel-Package und Verfahren zur Herstellung
DE102011016554.1 2011-04-08

Publications (1)

Publication Number Publication Date
WO2012136544A1 true WO2012136544A1 (de) 2012-10-11

Family

ID=45922677

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/055559 Ceased WO2012136544A1 (de) 2011-04-08 2012-03-28 Waferlevel-package und verfahren zur herstellung

Country Status (5)

Country Link
US (1) US9647196B2 (de)
KR (1) KR101560961B1 (de)
CN (1) CN103443021B (de)
DE (1) DE102011016554B4 (de)
WO (1) WO2012136544A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11929729B2 (en) 2018-06-04 2024-03-12 Rf360 Singapore Pte. Ltd. Wafer level package and method of manufacture

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法
US11205449B2 (en) 2013-03-18 2021-12-21 Magnecomp Corporation Multi-layer PZT microacuator with active PZT constraining layers for a DSA suspension
US9330698B1 (en) 2013-03-18 2016-05-03 Magnecomp Corporation DSA suspension having multi-layer PZT microactuator with active PZT constraining layers
US10607642B2 (en) 2013-03-18 2020-03-31 Magnecomp Corporation Multi-layer PZT microactuator with active PZT constraining layers for a DSA suspension
US9741376B1 (en) 2013-03-18 2017-08-22 Magnecomp Corporation Multi-layer PZT microactuator having a poled but inactive PZT constraining layer
TWI559416B (zh) * 2014-07-17 2016-11-21 Asia Pacific Microsystems Inc The fabrication of wafer - level package structure
US10568213B2 (en) 2014-07-31 2020-02-18 Skyworks Solutions, Inc. Multilayered transient liquid phase bonding
US10541152B2 (en) 2014-07-31 2020-01-21 Skyworks Solutions, Inc. Transient liquid phase material bonding and sealing structures and methods of forming same
WO2016185772A1 (ja) * 2015-05-15 2016-11-24 株式会社村田製作所 弾性表面波装置及びその製造方法
US10128431B1 (en) * 2015-06-20 2018-11-13 Magnecomp Corporation Method of manufacturing a multi-layer PZT microactuator using wafer-level processing
DE102015224483B4 (de) * 2015-12-08 2026-03-05 Robert Bosch Gmbh Gezielte Steuerung des Absorptionsverhaltens beim Laserwiederverschluss
US10329142B2 (en) 2015-12-18 2019-06-25 Samsung Electro-Mechanics Co., Ltd. Wafer level package and method of manufacturing the same
DE102015122628B4 (de) 2015-12-22 2018-09-20 Snaptrack, Inc. Wafer Level Package und Verfahren zur Herstellung
DE102016110139A1 (de) * 2016-06-01 2017-12-07 Snaptrack, Inc. SAW-Filter mit Störmodenunterdrückung
CN109314500A (zh) * 2016-06-09 2019-02-05 株式会社村田制作所 弹性波装置
US10778183B2 (en) 2016-07-18 2020-09-15 Skyworks Filter Solutions Japan Co., Ltd. Saw-based electronic elements and filter devices
JP2018042208A (ja) * 2016-09-09 2018-03-15 株式会社ディスコ 表面弾性波デバイスチップの製造方法
US10439587B2 (en) * 2016-12-02 2019-10-08 Skyworks Solutions, Inc. Methods of manufacturing electronic devices formed in a cavity
KR20180064175A (ko) * 2016-12-05 2018-06-14 삼성전기주식회사 탄성파 필터 장치
CN106921357A (zh) * 2017-02-28 2017-07-04 宜确半导体（苏州）有限公司 声波设备及其晶圆级封装方法
FR3063854B1 (fr) * 2017-03-13 2021-08-27 Commissariat Energie Atomique Resonateur saw a couches d'attenuation d'ondes parasites
JP6934340B2 (ja) * 2017-07-12 2021-09-15 太陽誘電株式会社 電子部品
JP6922651B2 (ja) * 2017-10-26 2021-08-18 セイコーエプソン株式会社 超音波デバイス、及び超音波測定装置
US10679924B2 (en) 2018-03-05 2020-06-09 Win Semiconductors Corp. Semiconductor device with antenna integrated
US11502067B2 (en) * 2018-07-26 2022-11-15 Advanced Semiconductor Engineering, Inc. Package structure and method for manufacturing the same
CN109004081B (zh) * 2018-08-10 2024-06-14 浙江熔城半导体有限公司 带有延伸双围堰、金属柱及焊锡的封装结构及其制作方法
CN109861665B (zh) * 2018-12-14 2021-06-11 天津大学 一种压电声波滤波器
DE102019115971A1 (de) * 2019-06-12 2020-12-17 RF360 Europe GmbH Elektrisches Bauelement, elektrische Vorrichtung undVerfahren zur Herstellung einer Vielzahl von elektrischenBauelementen
US20210013866A1 (en) * 2019-07-12 2021-01-14 General Electric Company Systems and methods for saw wafer level assembly with top side contacts
CN110690868B (zh) * 2019-09-27 2021-02-19 无锡市好达电子股份有限公司 一种滤波器的新型晶圆级封装方法
US11581870B2 (en) 2019-09-27 2023-02-14 Skyworks Solutions, Inc. Stacked acoustic wave resonator package with laser-drilled VIAS
US11244876B2 (en) 2019-10-09 2022-02-08 Microchip Technology Inc. Packaged semiconductor die with micro-cavity
CN111327296B (zh) * 2020-02-27 2020-12-22 诺思(天津)微系统有限责任公司 体声波滤波器元件及其形成方法、多工器及通讯设备
US20230143137A1 (en) * 2020-04-21 2023-05-11 Kyocera Corporation Electronic component, electronic device, and method for manufacturing electronic component
CN112422101B (zh) * 2021-01-21 2021-04-30 中芯集成电路制造(绍兴)有限公司 一种电子器件及其形成方法
CN114937638B (zh) * 2022-03-14 2024-12-20 阿尔伯达(苏州)科技有限公司 一种滤波器晶圆级封装结构
US12288763B2 (en) * 2022-03-31 2025-04-29 Texas Instruments Incorporated Flip chip package assembly having post connects with solder-based joints

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010010444A1 (en) * 1995-12-21 2001-08-02 Siemens Matsushita Components Gmbh & Co. Kg Method of producing a surface acoustic wave component
DE102005026243A1 (de) * 2005-06-07 2006-12-14 Epcos Ag Elektrisches Bauelement und Herstellungsverfahren
US20070115079A1 (en) * 2004-07-20 2007-05-24 Murata Manufacturing Co., Ltd. Piezoelectric filter
JP2008113178A (ja) * 2006-10-30 2008-05-15 Hitachi Media Electoronics Co Ltd 中空封止素子およびその製造方法
DE102007025992A1 (de) * 2007-06-04 2008-12-11 Epcos Ag Verfahren zur Herstellung eines MEMS-Packages

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1205809A (zh) 1995-12-21 1999-01-20 西门子松下部件公司 电子元件,特别使用声表面波工作的元件－ofw元件,以及制造该元件的方法
JP3083269B2 (ja) 1997-06-11 2000-09-04 有限会社田川工業 プログラマブル制御装置用のマウスカバー
US7998746B2 (en) * 2000-08-24 2011-08-16 Robert Otillar Systems and methods for localizing and analyzing samples on a bio-sensor chip
JP3520414B2 (ja) * 2001-04-10 2004-04-19 株式会社村田製作所 弾性表面波装置およびその製造方法、通信装置
JP3945363B2 (ja) * 2001-10-12 2007-07-18 株式会社村田製作所 弾性表面波装置
KR100431180B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
JP2004129223A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
US6713314B2 (en) * 2002-08-14 2004-03-30 Intel Corporation Hermetically packaging a microelectromechanical switch and a film bulk acoustic resonator
DE10351429B4 (de) * 2003-11-04 2013-10-31 Epcos Ag SAW Bauelement mit Klebestelle und Verwendung dafür
KR100861454B1 (ko) 2004-07-20 2008-10-02 가부시키가이샤 무라타 세이사쿠쇼 압전 필터
JP2006173557A (ja) * 2004-11-22 2006-06-29 Toshiba Corp 中空型半導体装置とその製造方法
JP2006197554A (ja) * 2004-12-17 2006-07-27 Seiko Epson Corp 弾性表面波デバイス及びその製造方法、ｉｃカード、携帯用電子機器
CN101573868B (zh) * 2006-12-28 2012-05-30 京瓷株式会社 弹性表面波装置及其制造方法
JP2008187561A (ja) * 2007-01-31 2008-08-14 Alps Electric Co Ltd 表面弾性波素子
DE102007028288B4 (de) 2007-06-20 2013-06-06 Epcos Ag Mit akustischen Wellen arbeitendes MEMS Bauelement und Verfahren zur Herstellung
JP5456989B2 (ja) * 2008-06-02 2014-04-02 太陽誘電株式会社 電子部品の製造方法
US8283835B2 (en) * 2010-04-30 2012-10-09 Epcos Ag Guided bulk acoustic wave device having reduced height and method for manufacturing
US8836449B2 (en) * 2010-08-27 2014-09-16 Wei Pang Vertically integrated module in a wafer level package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010010444A1 (en) * 1995-12-21 2001-08-02 Siemens Matsushita Components Gmbh & Co. Kg Method of producing a surface acoustic wave component
US20070115079A1 (en) * 2004-07-20 2007-05-24 Murata Manufacturing Co., Ltd. Piezoelectric filter
DE102005026243A1 (de) * 2005-06-07 2006-12-14 Epcos Ag Elektrisches Bauelement und Herstellungsverfahren
US20090224851A1 (en) 2005-06-07 2009-09-10 Epcos Ag Electrical component and production method
JP2008113178A (ja) * 2006-10-30 2008-05-15 Hitachi Media Electoronics Co Ltd 中空封止素子およびその製造方法
DE102007025992A1 (de) * 2007-06-04 2008-12-11 Epcos Ag Verfahren zur Herstellung eines MEMS-Packages

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11929729B2 (en) 2018-06-04 2024-03-12 Rf360 Singapore Pte. Ltd. Wafer level package and method of manufacture

Also Published As

Publication number Publication date
US9647196B2 (en) 2017-05-09
CN103443021B (zh) 2016-08-17
DE102011016554A1 (de) 2012-10-11
US20140111062A1 (en) 2014-04-24
KR101560961B1 (ko) 2015-10-15
DE102011016554B4 (de) 2018-11-22
CN103443021A (zh) 2013-12-11
KR20130137039A (ko) 2013-12-13

Similar Documents

Publication Publication Date Title
DE102011016554B4 (de) Waferlevel-Package und Verfahren zur Herstellung
DE10238523B4 (de) Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
DE10164494B4 (de) Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
DE102005026243B4 (de) Elektrisches Bauelement und Herstellungsverfahren
DE102006025162B3 (de) Flip-Chip-Bauelement und Verfahren zur Herstellung
DE102009029577B3 (de) Verfahren zur Herstellung eines hochtemperaturfesten Leistungshalbleitermoduls
DE112010000715B4 (de) Bauteilanordnung und Verfahren zu dessen Herstellung
WO2008148736A2 (de) Verfahren zur herstellung eines mems-packages
EP2287916A2 (de) Verfahren zum Kontaktieren und Gehäusen von integrierten Schaltungen
WO2007045204A1 (de) Gehäuse mit hohlraum für ein mechanisch empfindliches elektronisches bauelement und verfahren zur herstellung
DE10164502A1 (de) Verfahren zur hermetischen Verkapselung eines Bauelements
WO2004044980A2 (de) Bauelement mit hermetischer verkapselung und waferscale verfahren zur herstellung
DE102012110542B4 (de) Selbstaktivierender Dünnschichtgetter in reaktiven Mehrschichtsystemen
DE10356885B4 (de) Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
WO2014154637A1 (de) Verfahren zum verbinden von fügepartnern mittels isothermer erstarrungsreaktion zur bildung einer in-bi-ag-verbindungsschicht und entsprechende anordnung von fügepartnern
WO2013034394A1 (de) Bauelement und verfahren zum herstellen eines bauelements
DE102011079708A1 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
WO2019192797A1 (de) Bond-strukturen auf mems-element und asic-element
WO2006092200A1 (de) Lötfähiger kontakt und ein verfahren zur herstellung
DE10140826B4 (de) Verfahren zur mehrschrittigen Bearbeitung eines dünnen und unter den Bearbeitungsschritten bruchgefährdeten Halbleiter-Waferprodukts
EP3381052A1 (de) Elektrisches bauelement mit dünner lot-stopp-schicht und verfahren zu seiner herstellung
DE102005046710B4 (de) Verfahren zur Herstellung einer Bauelementanordnung mit einem Träger und einem darauf montierten Halbleiterchip
WO2017108306A1 (de) Mems bauelement
DE102011001799A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements sowie Halbleiterbauelement
DE10246784B4 (de) Mit akustischen Wellen arbeitendes Bauelement mit geringer Einfügedämpfung und Verfahren zur Herstellung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12711391

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20137029070

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14007074

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12711391

Country of ref document: EP

Kind code of ref document: A1