WO2012086609A1 - 電界効果トランジスタ、その製造方法及びそれを有する電子デバイス - Google Patents

電界効果トランジスタ、その製造方法及びそれを有する電子デバイス Download PDF

Info

Publication number
WO2012086609A1
WO2012086609A1 PCT/JP2011/079419 JP2011079419W WO2012086609A1 WO 2012086609 A1 WO2012086609 A1 WO 2012086609A1 JP 2011079419 W JP2011079419 W JP 2011079419W WO 2012086609 A1 WO2012086609 A1 WO 2012086609A1
Authority
WO
WIPO (PCT)
Prior art keywords
group
effect transistor
electrode
field effect
source electrode
Prior art date
Application number
PCT/JP2011/079419
Other languages
English (en)
French (fr)
Inventor
陽介 大関
Original Assignee
三菱化学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱化学株式会社 filed Critical 三菱化学株式会社
Priority to CN2011800623134A priority Critical patent/CN103270581A/zh
Priority to EP11850611.2A priority patent/EP2657960A1/en
Priority to JP2012549808A priority patent/JPWO2012086609A1/ja
Publication of WO2012086609A1 publication Critical patent/WO2012086609A1/ja
Priority to US13/925,268 priority patent/US20130277661A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight

Definitions

  • the present invention relates to a field effect transistor, and more particularly to a field effect transistor having an organic semiconductor layer having an annulene structure.
  • the present invention also relates to a method for manufacturing the field effect transistor and an electronic device having the field effect transistor.
  • an electronic device such as a field effect transistor is manufactured through an element manufacturing process under a high vacuum such as a vapor deposition method, PVD (physical vapor deposition method), or CVD (chemical vapor deposition method).
  • a high vacuum such as a vapor deposition method, PVD (physical vapor deposition method), or CVD (chemical vapor deposition method).
  • an element manufacturing process under high vacuum requires expensive manufacturing equipment and consumes a lot of energy in the manufacturing process.
  • a coating process for forming a semiconductor layer by a coating method can be manufactured with relatively simple equipment even with a large-area electronic device and consumes less energy in the manufacturing process.
  • annulene-based semiconductors such as porphyrins and phthalocyanines are known, and even when annulene-based semiconductors are used, an electric field with high mobility while being inexpensive.
  • effect transistors There is a need for effect transistors.
  • manufacturing method that can easily manufacture such a field effect transistor.
  • the present invention was devised in view of the above problems, and in the case where an annulene-based semiconductor is used, the field effect transistor having high mobility while being inexpensive, a simple manufacturing method thereof, and the field effect are disclosed.
  • An object is to provide an electronic device using a transistor.
  • the present inventors have found a field effect transistor having high mobility and have completed the present invention. That is, the gist of the present invention is as follows.
  • a bottom contact field effect transistor having a substrate, a source electrode and a drain electrode formed on the substrate, and an organic semiconductor layer having an annulene structure, and a metal constituting the source electrode and the drain electrode Is a field effect transistor made of a metal having a standard electrode potential of 1.10 V or less or an alloy of the metal, and having no oxide film on the surface in contact with the organic semiconductor layer of at least one of the source electrode and the drain electrode.
  • a bottom contact field effect transistor having a substrate, a source electrode and a drain electrode formed on the substrate, and an organic semiconductor layer having an annulene structure, and a metal constituting the source electrode and the drain electrode Is a field effect transistor which is made of a metal other than Au and Pt or an alloy of the metal, and has no oxide film on the surface in contact with the organic semiconductor layer of at least one of the source electrode and the drain electrode.
  • the absence of the oxide film means that the difference between the ionization potential on the surface of the electrode and the ionization potential when the metal constituting the electrode is a pure metal or the alloy constituting the electrode is pure.
  • Metals other than the platinum group are Mg, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, Se, Nb, Mo, Ag, In, Sn, Sb, Ta and
  • the end surfaces of the source electrode and the drain electrode facing each other are inclined surfaces in which the included angle between the end surface and the plate surface of the substrate is less than 90 °, respectively (1) to (5)
  • a method of manufacturing a bottom contact type field effect transistor comprising a step of forming a source electrode and a drain electrode each made of a metal or an alloy on a substrate and a step of forming an organic semiconductor layer having an annulene structure
  • a method of manufacturing a field effect transistor wherein after forming a source electrode and the drain electrode, an oxide film removing process is performed to remove an oxide film from the surface of at least one electrode, and then the organic semiconductor layer is formed.
  • the oxide film removal process is a process of dissolving and removing the oxide film by bringing a liquid in which the oxide film is soluble into contact with an electrode having an oxide film on the surface. Effect transistor manufacturing method.
  • the field effect transistor provided by the present invention is formed on the surface in contact with the organic semiconductor layer having an annulene structure even though the metal constituting the electrode (source electrode, drain electrode) is an inexpensive metal or an alloy of an inexpensive metal. Since there is no oxide film, the mobility of the field effect transistor is high. In addition, since there is no oxide film on the surfaces of the source electrode and the drain electrode in this way, an effect of reducing the Off current and the threshold voltage can be expected.
  • FIGS. 1A and 1B are cross-sectional views illustrating a method for manufacturing a field effect transistor according to an embodiment of the present invention.
  • wt% and wt ppm are synonymous with “mass%” and “mass ppm”, respectively.
  • ppm when “ppm” is simply described, it indicates “weight ppm”.
  • the field effect transistor of the present invention is a bottom contact type field effect transistor having at least a substrate, an organic semiconductor layer having an annulene structure, a source electrode and a drain electrode, and at least one of the metals constituting the source electrode and the drain electrode This is characterized in that an oxide film is not present on the surface.
  • FIGS. 1A and 1B show an example of a bottom contact / bottom gate type field effect transistor and a manufacturing method thereof.
  • a gate insulating film 2 is formed on a gate electrode 1.
  • a source electrode 3 and a drain electrode 4 are formed on the gate insulating film 2.
  • the oxide film 5 formed by surface oxidation of the source electrode 3 and the drain electrode 4 is removed, and then an organic semiconductor layer 6 having an annulene structure is formed as shown in FIG.
  • the gate electrode 1 may be formed on the substrate. Further, a conductive n-type silicon wafer or the like may serve as the substrate and the gate electrode. In the bottom contact field effect transistor of the present invention, an organic semiconductor layer only needs to be formed on the source and / or drain electrode, and only one of the source electrode and the drain electrode is formed on the organic semiconductor layer. It may be a field effect transistor such as a top / bottom contact type.
  • the gate electrode may be a bottom gate type or a top gate type, and may be a dual gate type field effect transistor having gate electrodes above and below a source electrode and a drain electrode.
  • Substrates include inorganic materials such as glass and quartz; hybrids combining insulating plastics and inorganic materials such as polyimide films, polyester films, polyethylene films, polyphenylene sulfide films, polyparaxylene films, metal / alloy plates, and insulating plastics. Substrates such as materials can be used. As described above, a substrate made of a conductive n-type silicon wafer or the like may be used as the gate electrode.
  • the gate electrode in addition to a conductive n-type Si wafer, a metal film such as Au, Ta, Al, Cu, Cr, Mo, W, Ti, Ag, Pd, an alloy film of these metals, a metal or an alloy thereof
  • a metal film such as Au, Ta, Al, Cu, Cr, Mo, W, Ti, Ag, Pd, an alloy film of these metals, a metal or an alloy thereof
  • the gate electrode may be a paste containing a conductive polymer such as PEDOT: PSS or metal nanoparticles such as Ag and Au.
  • the film thickness is preferably 1 nm or more, more preferably 50 nm or more, and on the other hand, 1000 nm or less is preferable, and 500 nm or less is more preferable.
  • the gate insulating film include a film formed by applying and baking an insulating polymer such as polyimide, polyvinylphenol, polyvinyl alcohol, polycissesquioxane, polysilazane, perhydropolysilazane, and epoxy.
  • the gate insulating film may be a SiO 2 or SiN x film formed by CVD or sputtering, an aluminum oxide film, a tantalum oxide film, or the like.
  • a film such as tantalum oxide or aluminum oxide formed on the surface of the gate electrode is formed by performing a treatment such as UV treatment, ozone treatment, or anodization treatment on the gate electrode.
  • a gate insulating film may be used.
  • the surface of the gate insulating film may be surface-treated with a silane coupling agent such as HMDS, and this surface-treated film may be used as the gate insulating film.
  • a thermal oxide film formed by heating a silicon substrate in an oxygen atmosphere may be used as the gate insulating film.
  • the metal constituting the source electrode and the drain electrode As the metal constituting the source electrode and the drain electrode, a metal having a standard electrode potential of 1.10 V or less or an alloy of the metal is used. That is, the metal constituting the source electrode and the drain electrode may be one kind of metal or an alloy of two or more kinds of metals.
  • the “metal alloy” refers to an alloy containing a specific metal as a main component as defined in the present invention.
  • main component means that the ratio of the weight of all the metals constituting the electrode is the largest. Note that the metal constituting the source electrode and the drain electrode is preferably the same material because it can be easily manufactured, but the metal constituting the source electrode and the drain electrode may be made of different materials.
  • the standard electrode potential of the metal or alloy constituting the source electrode and the drain electrode according to the present invention is preferably ⁇ 5.00 V or more, and more preferably ⁇ 3.00 V or more.
  • the metal whose standard electrode potential is 1.10 V or less does not include Au and Pt. That is, the field effect transistor of the present invention can provide a high mobility field effect transistor without using expensive Au or Pt for the source electrode and the drain electrode.
  • the standard electrode potential is the electrode potential when the electrochemical reaction (electrode reaction) is in a standard state and in an equilibrium state, and the standard hydrogen electrode potential is expressed as a reference (0 V).
  • the standard electrode potential can be measured by cyclic voltammetry.
  • the standard electrode potentials of typical metals (pure metals) are as follows.
  • the metal constituting the source electrode and the drain electrode is preferably a metal other than the platinum group (Ru, Rh, Pd, Os, Ir, Pt) because it is easily available and inexpensive.
  • a metal other than the platinum group Ru, Rh, Pd, Os, Ir, Pt
  • Mg, Ti, V, Cr, Mg, Mn, Fe, Co, Ni, Cu, Zn, Ga, Ge, Se, Nb, Mo, Ag, In, Sn, Sb, Ta, W, and the like are preferable because the oxide has conductivity.
  • the source electrode and the drain electrode according to the present invention are most preferably Mo or an alloy containing Mo as a main component.
  • the ionization potential of the metal or alloy constituting the source electrode and the drain electrode is preferably higher when the semiconductor layer is p-type, but is preferably lower when the semiconductor layer is n-type.
  • the ionization potential measured by an ionization potential measuring apparatus described later is preferably 4.5 eV or more for a p-type semiconductor, more preferably 4.6 eV or more, and an n-type semiconductor. In this case, it is preferably 5.3 eV or less, more preferably 5.0 eV or less.
  • the ionization potential of each metal (pure metal) measured by the above method is as follows.
  • the electrode is preferably a metal or alloy that forms a water-soluble oxide film on the surface.
  • the solubility of the oxide film in water at 25 ° C. is preferably 1 ⁇ g / dm 3 or more, and more preferably 1 mg / dm 3 or more.
  • metals that can be removed by contact with water include Mg, V, Zn, Ge, Se, Mo, and Ag. The solubility of these metal oxides in water at 25 ° C. is as follows.
  • MgO 0.086 g / dm 3
  • V 2 O 5 10 g / dm 3
  • ZnO 1.6 g / dm 3
  • Ge 2 O 3 5.2 g / dm 3
  • SeO 2 384 g / dm 3
  • MoO 3 1.066g / dm 3
  • Ag 2 O a 0.025 g / dm 3.
  • the total weight (ratio) of the above-mentioned preferable metals in the source electrode and the drain electrode according to the present invention is usually 50% by weight or more, preferably 70% by weight or more, more preferably 80% by weight or more, and particularly preferably 90% by weight or more. Most preferably, it is 100% by weight.
  • the film thickness of the source and drain electrodes is less likely to cause disconnection and is preferably thicker in terms of low wiring resistance, but is preferably thinner in terms of production speed and cost.
  • the film thickness of the source electrode and the drain electrode is preferably 1 nm or more, more preferably 50 nm or more, and on the other hand, it is preferably 1000 nm or less, and 500 nm or less. Further preferred.
  • the composition and film thickness of the source electrode and the drain electrode may be the same or different, but are preferably the same in terms of ease of formation.
  • the end surfaces of the source electrode and the drain electrode facing each other are inclined surfaces in which the included angle ⁇ between the end surface and the plate surface of the substrate is less than 90 °. Is preferred.
  • the mobility of a field effect transistor having a coating type semiconductor layer can be improved by making the electrode end face an inclined surface. Further, by making the electrode end face an inclined surface, variation in mobility of a field effect transistor having a coating type semiconductor layer can be reduced. This is because when the semiconductor layer is formed by a coating method by forming the end face as an inclined surface, the semiconductor layer and the electrode are joined without gaps, and the semiconductor layer is formed by crystallization or heating after the formation of the semiconductor layer. It is presumed that the generation of voids between the electrode and the semiconductor layer due to shrinkage of the film can be suppressed.
  • the electric field concentrates on the tip portion of each electrode, and charge injection from the source electrode to the semiconductor layer is promoted, thereby removing the surface oxide film. It is estimated that it is possible to suppress (complement) the increase in injection resistance resulting from the decrease in ionization potential (work function).
  • the included angle ⁇ is defined by a tip portion of each electrode and a point at a height of 10 nm from the bottom surface of each electrode side surface facing the channel region in a cross section parallel to the channel length direction and perpendicular to the substrate.
  • the angle formed by the connected straight line and the plane of the gate insulating film is defined. Specifically, by taking a cross section of the electrode with an SEM photograph, the tip of each electrode and a point at a height of 10 nm from the bottom on each electrode side can be set, and the angle can be measured.
  • the magnification of the SEM photograph is not particularly limited as long as the included angle ⁇ can be measured, but is preferably 50,000 times or more.
  • the above-mentioned included angle ⁇ is preferably small for the above-mentioned reason, specifically, it is more preferably 70 ° or less, particularly preferably 45 ° or less, and most preferably 30 ° or less.
  • the depression angle ⁇ is preferably 0.1 ° or more, more preferably 0.5 ° or more, and particularly preferably 1 ° or more.
  • channel region means a region sandwiched between the opposing source electrode and drain electrode
  • channel length means the shortest distance between the source electrode and the drain electrode
  • channel length direction Means the direction connecting the source electrode and the drain electrode.
  • the channel length (the shortest distance between the source electrode and the drain electrode) is preferably shorter in terms of the amount of current with respect to the applied voltage.
  • the channel length is long from the standpoint of reducing the threshold voltage and the off-current because the characteristic variation hardly occurs.
  • the channel length is preferably 0.1 ⁇ m or more, more preferably 1 ⁇ m or more, and on the other hand, it is preferably 20 ⁇ m or less, more preferably 10 ⁇ m or less.
  • the source electrode and the drain electrode having the inclined end faces facing each other can be formed by, for example, the following methods (a) to (f).
  • (A) Uses a two-layer resist in which a photoresist is formed on a lower resist that does not have photosensitivity, and the development time after exposure is controlled to form a shape in which the upper photoresist protrudes like a ridge. Lift-off method.
  • (B) A lift-off method using a photoresist that can form an overhang shape by itself.
  • C A wet etching method using an isotropic etching solution.
  • (D) A dry etching method using an isotropic etching gas.
  • (E) A dry etching method in which the end of the photoresist is tapered or the resist film is reduced.
  • F A printing method such as an inkjet method in which the viscosity of the ink and the surface energy of the gate insulating film are controlled.
  • the included angle ⁇ can be controlled by changing the shape of the lift-off resist, the film formation method of the electrode material, the film formation conditions, and the like.
  • the included angle ⁇ can be controlled by changing the composition of the etching gas and the etching solution.
  • the included angle ⁇ can be controlled by controlling the surface tension and viscosity of the conductive ink, the surface energy of the insulating film, and the like in the printing process.
  • the methods (a) to (f) usually include a step performed in an air atmosphere, an oxide film is usually formed on the electrode surface when the source electrode and the drain electrode are easily oxidized.
  • the electrode surface tends to be in a completely oxidized state.
  • Oxide film removal treatment on source and drain electrode surfaces In the method for manufacturing a field effect transistor of the present invention, after forming a source electrode and a drain electrode, an oxide film removing process for removing an oxide film from at least one surface of each electrode is performed, and then an organic semiconductor layer is formed.
  • the oxide film removal treatment is preferably performed on the source electrode, and particularly preferably performed on both the source electrode and the drain electrode because the excellent effect of the present invention is easily exhibited.
  • Metals and alloys increase their ionization potential when oxidized.
  • the absence of an oxide film on the surface of the source electrode and the drain electrode means that the ionization potential on the surface of the source electrode and the drain electrode and the ionization potential when the metal constituting the electrode is a pure metal. This can be confirmed by the difference or the difference from the ionization potential when the alloy constituting the electrode is a pure alloy.
  • an unoxidized metal is a pure metal
  • an unoxidized alloy is a pure alloy.
  • the difference in ionization potential is specifically preferably less than 0.7 eV, more preferably 0.5 eV or less, and particularly preferably 0.3 eV or less.
  • the (IP s ⁇ IP m ) / (IP ox ⁇ IP m ) is preferably less than 1.0, more preferably 0.7 or less, and 0 .4 or less is particularly preferable.
  • the ionization potential can be measured by photoemission measurement.
  • the ionization potential in the present invention is a value measured by an ionization potential measuring device (manufactured by OPTEL, PCR-101).
  • the field effect transistor of the present invention has high mobility of the field effect transistor due to the absence of an oxide film on the surfaces of the source electrode and the drain electrode. Further, the field effect transistor of the present invention is expected to reduce the off current and the threshold voltage due to the absence of an oxide film on the surfaces of the source electrode and the drain electrode.
  • the movement of holes from the source electrode to the organic semiconductor layer is more likely to occur as the ionization potential of the source electrode is larger and the ionization potential of the organic semiconductor layer is smaller.
  • the ionization potential of a metal is usually increased by oxidation.
  • the mobility of the field effect transistor increases when the source electrode is oxidized. Nevertheless, in the field effect transistor of the present invention, the reason why such an effect is expected due to the absence of an oxide film on the surface of the source electrode and the drain electrode is presumed as follows.
  • the oxide film 5 is present on the surface of the source electrode 3 or the drain electrode 4, the conductivity of the source electrode 3 or the drain electrode 4 is lowered to form a resistance layer. Further, when the oxide film 5 is water-soluble or unstable, the mobility is lowered due to the doping effect due to the elution of the components of the oxide film 5 into the organic semiconductor layer 6, the off current, This is thought to cause an increase in threshold voltage. Further, when a polar group such as “M (metal or alloy) —OH group” is generated on the surface of the oxide film 5, the crystallinity of the semiconductor on the electrode surface is caused by the generation of charge traps and the adsorption of H 2 O.
  • M metal or alloy
  • the organic semiconductor layer according to the present invention is preferably a coating conversion type material.
  • the interface electric double layer between the electrode and the organic semiconductor layer has an influence.
  • the electrode and the semiconductor are in contact, electrons move from the semiconductor to the electrode, an electric double layer is generated, and a barrier against charge injection is created between the semiconductor and the electrode.
  • the surface of the electrode is an oxide in which electrophilic oxygen is added, the movement of electrons from the semiconductor to the electrode is promoted, and it is presumed that the charge injection barrier due to the formation of the electric double layer tends to increase.
  • an organic semiconductor having an annulene structure generally has a high electron donating property and a strong interaction between molecules, it is considered that the interfacial electric double layer is likely to be thicker (charge injection barrier is high).
  • the method for removing the oxide film various methods such as a wet process and a dry process can be used.
  • the oxide film removal processing method and its processing conditions are selected according to the source electrode and drain electrode materials, the peripheral materials such as the substrate and the gate insulating film, and the like.
  • a method of dissolving and removing the surface oxide film by bringing it into contact with a liquid in which the oxide film is soluble is preferable because it is inexpensive and has a high processing speed.
  • the solution used in the wet process may be acidic, neutral or alkaline as long as the oxide film can be removed.
  • the acid and alkali may be inorganic or organic.
  • the oxide film generated on the electrode surface is acid-soluble, it is preferable to use an acidic solution.
  • the oxide film generated on the electrode surface is alkali-soluble, it is preferable to use an alkaline solution.
  • the acid include hydrofluoric acid, hydrochloric acid, hydrobromic acid, nitric acid, sulfuric acid, phosphoric acid, boric acid, sulfurous acid, chromic acid, hypochlorous acid, hydrocyanic acid, and silicon fluoride acid.
  • Inorganic acids and organic acids such as formic acid, acetic acid, propionic acid, butyric acid, valeric acid, caproic acid, trifluoroacetic acid, oxalic acid, citric acid, and phosphonic acid can be used.
  • the alkali include inorganic alkalis such as ammonia, sodium hydroxide, potassium hydroxide, sodium carbonate, potassium carbonate, sodium hydrogen carbonate, sodium silicate, alkali bromate, TMAH (tetramethylammonium hydroxide), triethylamine, mono Organic alkalis such as ethanolamine and pyridine can be used.
  • the concentration of the acid or alkali is not particularly limited as long as the oxide film to be removed can be removed without adversely affecting other members, but is usually 0.001 mmol ⁇ dm ⁇ 3 to 30 mol ⁇ dm ⁇ 3 .
  • the oxide film when it is water-soluble, it can be removed with water. In such a case, the oxide film can be dissolved and removed by bringing it into contact with room temperature or warm water.
  • the water-soluble metal oxide include Mg, V, Zn, Ge, Se, Mo, and Ag.
  • the contact with water may be contact with a water-containing organic solvent.
  • an additive such as alcohol, a surfactant, or a chelating agent may be added to the solution for removing the oxide film in order to prevent re-deposition of the dissolved oxide film.
  • an etching gas corresponding to the type of metal or alloy oxide to be removed may be used.
  • the removal of the oxide film is confirmed by measuring the ionization potential on the electrode surface. Moreover, it is preferable to form the organic semiconductor layer in a state where the surface oxide film is not regenerated as much as possible after the oxide film is removed. Note that when the oxide film is removed in the air, an oxide film is generated by re-oxidation. Therefore, it is preferable to form the organic semiconductor layer in as short a time as possible after removing the oxide film.
  • the removal of the oxide film is preferably performed in an inert atmosphere or in a vacuum, and more preferably in an inert atmosphere or in a vacuum consistently from the removal of the oxide film to the formation of the organic semiconductor layer.
  • Organic semiconductor layer As the organic semiconductor of the field effect transistor of the present invention, those having an annulene structure such as porphyrin and phthalocyanine are used. As an organic semiconductor of the field effect transistor of the present invention, porphyrin is preferable.
  • the organic semiconductor may be either p-type or n-type, but the p-type is preferred because the excellent effects of the present invention are more easily manifested.
  • the organic semiconductor layer is preferably thicker from the viewpoint of stability of semiconductor characteristics, but thinner from the viewpoint of low off-state current. Specifically, the thickness of the organic semiconductor layer is preferably 1 nm or more, more preferably 10 nm or more, and on the other hand, it is preferably 500 nm or less, more preferably 200 nm or less. .
  • the semiconductor layer is formed by a coating method.
  • a coating method By forming the semiconductor layer by a coating method, a field effect transistor can be manufactured at a lower cost than the formation of a semiconductor layer by a vacuum process.
  • the influence of the base on the crystallization of the semiconductor is reduced as compared with the case where the semiconductor layer is formed by vacuum deposition, and the difference in crystal growth on the insulating film and on the source electrode and the drain electrode is reduced.
  • the source electrode and the drain electrode in a tapered shape, crystal growth between the source electrode and the drain electrode and the gate insulating film is promoted, and the gap between the tip of the electrode important for charge injection and the organic semiconductor layer is promoted. Voids are less likely to occur in
  • Examples of the coating method include spin coating, inkjet, nozzle printing, dip coating, aerosol jet printing, micro contact printing, dip pen method, screen printing, letterpress printing, intaglio printing, and gravure offset printing.
  • the following methods (g) and (h) are particularly preferable.
  • (G) A method of applying a coating liquid containing a semiconductor and forming a semiconductor layer after drying.
  • H A method in which a coating solution containing a semiconductor precursor is applied and then converted into a semiconductor to form a semiconductor layer.
  • the method (h) is advantageous in that since a precursor film is once formed, crystallization occurs, so that the crystallization conditions are easily fixed and a uniform crystal film is easily obtained.
  • the semiconductor precursor (h) is a compound having semiconductor characteristics by conversion.
  • the precursor include an anurene compound having a heat / light conversion bicyclo structure that causes a reverse Diels-Alder reaction by heating or light irradiation.
  • it is an annulene compound having a heat conversion type bicyclo structure causing a reverse Diels-Alder reaction by heating, and among them, a bicycloporphyrin compound is preferable.
  • bicycloporphyrin compound a bicycloporphyrin compound having a structure represented by the following formula (I) or (II) is particularly preferable.
  • R 5 to R 16 represent a hydrogen atom, a monovalent atom or a monovalent atomic group
  • (R 9 , R 10 ), (R 11 , R 12 ), ( At least one set of R 13 , R 14 ) and (R 15 , R 16 ) represents a group formed together to form a group represented by the following formula (III), and M represents a metal atom. Represent.
  • R 1 to R 4 represent a hydrogen atom or an alkyl group having 10 or less carbon atoms, and at least one of the groups (R 1 , R 2 ) and (R 3 , R 4 ) is both It is an alkyl group having 10 or less carbon atoms.
  • R 17 to R 20 each represents a hydrogen atom, a monovalent atom or a monovalent atomic group.
  • R 5 to R 8 represent a monovalent atom or a monovalent atomic group.
  • the monovalent atoms and monovalent atomic groups that form R 5 to R 8 are arbitrary. However, R 5 to R 8 each have a small steric hindrance because the porphyrin ring is distorted and the planarity is hardly lowered, and the atoms or atomic groups themselves are unlikely to inhibit the overlap of ⁇ -conjugated systems. A group is preferred.
  • suitable atoms or atomic groups as R 5 to R 8 include a hydrogen atom, a halogen atom, and a monovalent organic group.
  • R 5 to R 8 include hydrogen atom; halogen atom such as fluorine atom, chlorine atom and bromine atom; alkyl group such as methyl group, ethyl group, propyl group and butyl group, vinyl group and propanyl. And monovalent organic groups such as alkenyl groups such as hexenyl groups.
  • a hydrogen atom, a fluorine atom, and a chlorine atom are particularly preferable.
  • these alkyl groups and alkenyl groups may be substituted with a halogen atom such as fluorine or chlorine, or a substituent such as an alkyl group, other than carbon bonded to the porphyrin ring.
  • R 9 to R 16 each represent a monovalent atom or a monovalent atomic group.
  • examples of the monovalent atomic group include a monovalent organic group.
  • At least one set of (R 9 , R 10 ), (R 11 , R 12 ), (R 13 , R 14 ) and (R 15 , R 16 ), preferably 2 sets or more, more preferably 4 sets Are formed together to form a group represented by the formula (III) (bicyclo group having a bicyclo structure represented by the formula (III)).
  • R 1 to R 4 represent a hydrogen atom or an alkyl group.
  • R 1 ⁇ R 4 is an alkyl group, low molecular weight ethylene derivative desorbed, due to the high vapor pressure, since it is easy to remove from the system eliminated, the R 1 ⁇ R 4 It is preferable that the number of carbon atoms is small. Therefore, the carbon number of the alkyl group is usually 10 or less, preferably 6 or less, more preferably 3 or less.
  • R 1 to R 4 are alkyl groups
  • the alkyl groups may be linear or have a branched chain. Examples of the case where R 1 to R 4 are alkyl groups include methyl group, ethyl group, propyl group, n-butyl group, i-butyl group and the like.
  • these alkyl groups may be used individually by 1 type, and may use 2 or more types together by arbitrary combinations and a ratio.
  • R 1 to R 4 are an alkyl group
  • the alkyl group may form a ring and may have a substituent.
  • the substituent for R 1 to R 4 is arbitrary, and examples thereof include a halogen atom such as a fluorine atom or a chlorine atom.
  • these substituents may be used individually by 1 type, and may use 2 or more types together by arbitrary combinations and a ratio.
  • At least one set of (R 1 , R 2 ) and (R 3 , R 4 ) is an alkyl group having 10 or less carbon atoms.
  • the alkyl group having 10 or less carbon atoms may be linear or may have a branched chain. Moreover, it may have a substituent and may form a ring.
  • by having two alkyl group substituents having 10 or less carbon atoms on one carbon in the bicyclo structure it is possible to increase the solubility of the bicycloporphyrin compound in various organic solvents. .
  • R 17 to R 20 each represent a monovalent atom or a monovalent atomic group.
  • the monovalent atom or monovalent atomic group to be R 17 to R 20 is arbitrary.
  • R 17 to R 20 are steric hindrances because it is difficult to inhibit overlap between ⁇ -conjugated molecules for expressing the characteristics of the obtained organic semiconductor. Having a small size and a small substituent are preferred.
  • R 17 to R 20 are monovalent atoms include a hydrogen atom; a halogen atom such as a fluorine atom, a chlorine atom, or a bromine atom.
  • R 17 to R 20 are a monovalent atomic group
  • a monovalent organic group is preferable.
  • the monovalent organic group include a methyl group, an ethyl group, a propyl group, an isopropyl group, an n-butyl group, a sec-butyl group, an n-heptyl group, etc.
  • An optionally substituted linear or branched alkenyl group having 2 to 18 carbon atoms; an optionally substituted cyclic alkenyl group having 3 to 18 carbon atoms such as a cyclopentenyl group and a cyclohexenyl group; propynyl A linear or branched alkynyl group having 2 to 18 carbon atoms which may be substituted, such as a group, a hexynyl group; a 2-thienyl group, a 2-pyridyl group, a 4-piperidyl group
  • Optionally substituted heterocyclic group
  • An optionally substituted aralkyl group having 7 to 20 carbon atoms having 7 to 20 carbon atoms; a methoxy group, an ethoxy group, an n-propoxy group, an isopropoxy group, an n-butoxy group, a sec-butoxy group, a tert-butoxy group, or the like; Linear or branched alkoxy group having 1 to 18 carbon atoms which may be substituted; linear or branched alkenyl group having 3 to 18 carbon atoms which may be substituted, such as propenyloxy group, butenyloxy group, pentenyloxy group, etc.
  • Oxy group substitution such as methylthio group, ethylthio group, n-propylthio group, n-butylthio group, sec-butylthio group, tert-butylthio group, etc. It is like a good linear or branched alkylthio group having 1 to 18 carbon atoms also be.
  • the monovalent atomic group includes a nitro group; a nitroso group; a cyano group; an isocyano group; a cyanato group; an isocyanato group; a thiocyanato group; an isothiocyanato group; a mercapto group; A carboxyl group; an acyl group represented by —COR 24 ; an amino group represented by —NR 25 R 26 ; an acylamino group represented by —NHCOR 27; a carbamate group represented by —NHCOOR 28 ; and —COOR 29 A carboxylic acid ester group represented by —OCOR 30 ; an acyloxy group represented by —OCOR 31 R; a carbamoyl group represented by —CONR 31 R 32; a sulfonyl group represented by —SO 2 R 33 ; and —SO 2 NR 34 R 35 .
  • a sulfamoyl group represented by the formula, a sulfonate group represented by —SO 3 R 36 , —N A sulfonamide group represented by HSO 2 R 37 and a sulfinyl group represented by —SOR 38 are also included.
  • R 24 , R 27 , R 28 , R 29 , R 30 , R 33 , R 36 , R 37 and R 38 each represents an optionally substituted hydrocarbon group or an optionally substituted heterocyclic group.
  • R 25 , R 26 , R 31 , R 32 , R 34 and R 35 represent any of a hydrogen atom, an optionally substituted hydrocarbon group and an optionally substituted heterocyclic group.
  • Examples of the hydrocarbon group represented by R 24 to R 38 include linear or branched alkyl groups, cyclic alkyl groups, linear or branched alkenyl groups, cyclic alkenyl groups, aralkyl groups, and aryl groups. It is done. Among these, a linear or branched alkyl group having 1 to 18 carbon atoms such as a methyl group, an ethyl group, a propyl group, an isopropyl group, an n-butyl group, a sec-butyl group, a tert-butyl group, and an n-heptyl group is preferable.
  • a cyclic alkyl group having 3 to 18 carbon atoms such as a cyclopropyl group, a cyclopentyl group, a cyclohexyl group and an adamantyl group, a linear or branched alkenyl group having 2 to 18 carbon atoms such as a vinyl group, a propenyl group and a hexenyl group; C6-C18 cyclic alkenyl group such as pentenyl group and cyclohexenyl group, C7-C20 aralkyl group such as benzyl group and phenethyl group, phenyl group, tolyl group, xylyl group, mesityl group etc. Up to 18 aryl groups.
  • the heterocyclic group represented by R 24 to R 38 may be a saturated heterocyclic ring such as 4-piperidyl group, morpholino group, 2-morpholinyl group, piperazyl group, 2-furyl group, 2-pyridyl group, 2-thiazolyl group.
  • An aromatic heterocycle such as a group or 2-quinolyl group may be used. These may contain a plurality of heteroatoms, may further have a substituent, and may have any bonding position.
  • Preferred examples of the heterocyclic ring include a 5- to 6-membered saturated heterocyclic ring, a 5- to 6-membered monocyclic ring, and an aromatic heterocyclic ring thereof.
  • an ethylene derivative (ethylene compound) that is eliminated during the production of an organic semiconductor (crystallization heat treatment) is usually a gas or liquid at a normal pressure of 200 ° C., preferably at normal temperature and normal pressure.
  • a gas is used.
  • R 17 to R 20 may be substituted with any substituent.
  • substituents include an alkoxy group having 1 to 10 carbon atoms such as a methoxy group, an ethoxy group, an n-propoxy group, an isopropoxy group, an n-butoxy group, a sec-butoxy group, and a tert-butoxy group; Alkoxyalkoxy groups having 2 to 12 carbon atoms such as methoxy group, ethoxymethoxy group, propoxymethoxy group, ethoxyethoxy group, propoxyethoxy group, methoxybutoxy group; methoxymethoxymethoxy group, methoxymethoxyethoxy group, methoxyethoxymethoxy group, ethoxy An alkoxyalkoxyalkoxy group having 3 to 15 carbon atoms such as a methoxymethoxy group and an ethoxyethoxymethoxy group; an aryl group having 6 to 12 carbon atoms such as a phenyl
  • heterocyclic groups such as 2-thienyl group, 2-pyridyl group, 4-piperidyl group, morpholino group; cyano group; nitro group; hydroxyl group; amino group; N, N-dimethylamino group
  • An alkylamino group having 1 to 10 carbon atoms such as N, N-diethylamino group; an alkylsulfonylamino group having 1 to 6 carbon atoms such as methylsulfonylamino group, ethylsulfonylamino group and n-propylsulfonylamino group; fluorine atom A halogen atom such as a chlorine atom or a bromine atom; an alkoxycarbonyl group having 2 to 7 carbon atoms such as a carboxyl group, a methoxycarbonyl group, an ethoxycarbonyl group, an n-propoxycarbonyl group, an isopropoxycarbonyl
  • any one of a hydrogen atom, a halogen atom, and a monovalent organic group is preferable.
  • preferred ones include: hydrogen atom; halogen atom such as fluorine atom, chlorine atom, bromine atom; alkyl group such as methyl group, ethyl group, propyl group, butyl group, vinyl group, propanyl group, hexenyl group, etc.
  • monovalent organic groups such as alkenyl groups.
  • a hydrogen atom, a fluorine atom, and a chlorine atom are particularly preferable.
  • R 9 to R 16 that does not form the bicyclo group represented by the formula (III) may be any monovalent atom or monovalent atomic group.
  • R 17 to R are less likely to inhibit the overlap between molecules of the ⁇ -conjugated system for expressing the characteristics of the obtained organic semiconductor. Similar to 20 , those having small steric hindrance and having a small substituent are preferred.
  • R 9 to R 16 that do not form the bicyclo group represented by the formula (III) include those similar to R 17 to R 20 described above.
  • R 9 to R 16 which do not form the bicyclo group represented by the formula (III) may be substituted with any substituent as long as the effects of the present invention are not significantly impaired.
  • Specific examples of the substituent include the same groups as those exemplified as the substituents for R 17 to R 20 described above.
  • M represents a metal atom.
  • M for example, a single metal atom such as Cu, Zn, Mg, Ni, Co, or Fe; a trivalent or higher metal such as AlCl, TiO, FeCl, or SiCl 2 is bonded to another element to be divalent.
  • M is preferably any one selected from the group consisting of Cu, Zn and Ni.
  • Cu and Zn have good semiconductor characteristics.
  • Ni is particularly preferable when the bicyclo group is not substituted with an alkyl group, since the solubility is particularly low, and the substitution with an alkyl group in the bicyclo group improves the solubility in particular.
  • Porphyrins having a heat conversion type bicyclo structure are usually converted to the following formula (VII) to formula (VIII) (the ethylene compound is removed) by being heated to 150 ° C. or higher, particularly about 150 to 250 ° C.
  • M in the above formula represents a metal atom, and the same metal as M described above is preferable.
  • the bicycloporphyrin compound forms a very large crystal and becomes a semiconductor film exhibiting high mobility. Therefore, when the above-described field effect transistor having a preferable channel length is formed, charge injection between the electrode and the semiconductor layer tends to be a bottleneck for improving mobility.
  • Bicycloporphyrin compounds have a low ionization potential. In particular, when a metal element is present at the center of the porphyrin ring, it is considered that an electronic interaction with oxygen and an oxidation reaction are likely to occur.
  • the field effect transistor of the present invention can be used for electronic devices, photoelectric devices and the like.
  • the field effect transistor of the present invention can be preferably used for an electronic device.
  • Specific examples of the electronic device include a display element, an electronic tag, an electromagnetic wave, and a pressure sensor.
  • the ionization potential was measured with an ionization potential measuring apparatus (PCR-101, manufactured by OPTEL).
  • PCR-101 manufactured by OPTEL
  • the work in this example was performed in a clean room at 23 ° C. and a humidity of 50-60%, including the measurement of physical properties.
  • Example 1 ⁇ First Step: Formation of Gate Insulating Film> As shown in FIG. 1, a 300 nm-thick thermal silicon oxide film was formed as the gate insulating film 2 on the surface of a conductive n-type silicon wafer that also served as the substrate and the gate electrode 1.
  • the gate insulating film capacitance (Ci) is 1.15 ⁇ 10 ⁇ 4 F / m 2 when the dielectric constant is 3.9.
  • a polymethylglutarimide (PMGI) resist (SF-9 manufactured by Kayaku Microchem Co., Ltd.) is spin-coated on the thermally oxidized silicon film to a thickness of 0.5 ⁇ m and heated at 180 ° C. for 5 minutes to form a resist. A film was formed. Further, a negative photoresist (ZPN-1150 manufactured by Nippon Zeon Co., Ltd.) was spin-coated on this resist film to a thickness of 4 ⁇ m and heated at 80 ° C. for 180 seconds. Thereafter, the film was exposed for 40 seconds and heated at 110 ° C. for 120 seconds. Thereafter, development was performed with an organic alkali developer (NPD-18 manufactured by Nagase ChemteX Corporation) to obtain a resist pattern.
  • PMGI polymethylglutarimide
  • Mo was deposited by sputtering so as to have a thickness of 100 nm. Thereafter, unnecessary Mo was removed along with the two-layer resist pattern by a lift-off method, thereby forming the source electrode 3 and the drain electrode 4 having inclined end faces.
  • the inclination angle (sandwich angle) ⁇ of this end face was 1 ° when measured by 50,000 times cross-sectional observation with an SEM.
  • the channel length and channel width between the source electrode 3 and the drain electrode 4 were 11 ⁇ m and 500 ⁇ m, respectively.
  • ⁇ Third step removal of oxide film on electrode surface>
  • the substrate after the second step was subjected to ultrasonic cleaning in acetone for 5 minutes, and then ultrasonic cleaning was performed in ultrapure water for 5 minutes to remove the MoO x layer on the Mo surface.
  • ⁇ 4th process Formation of an organic-semiconductor layer> Subsequently, in a glove box filled with an N 2 atmosphere, M of the above formula (VII) is Cu, and a porphyrin derivative having a heat conversion type bicyclo structure that causes a reverse Diels-Alder reaction by heating is obtained in an amount of 0. A 7% by weight chloroform (Wako Pure Chemical Industries, ⁇ Pure) solution was spin-coated, converted and crystallized by heating at 210 ° C. for 20 minutes to form an organic semiconductor layer, and a field effect transistor was produced. .
  • M of the above formula (VII) is Cu
  • a porphyrin derivative having a heat conversion type bicyclo structure that causes a reverse Diels-Alder reaction by heating is obtained in an amount of 0.
  • a 7% by weight chloroform (Wako Pure Chemical Industries, ⁇ Pure) solution was spin-coated, converted and crystallized by heating at 210 ° C. for 20 minutes to form an organic
  • this substrate was subjected to ultrasonic cleaning in the same manner as in the third step described above, and transferred to a glove box (oxygen concentration less than 1 ppm, dew point minus less than 65 ° C.) filled with an N 2 atmosphere within 1 minute.
  • the substrate was dried by heating on a hot plate at 210 ° C. for 20 minutes.
  • the substrate was opened to the atmosphere, placed in an ionization potential measuring device within 1 minute, and pressure reduction was started.
  • the ionization potential on the electrode surface was measured to be 4.6 eV, and the surface oxide film was removed.
  • a glove box oxygen concentration less than 1 ppm, dew point minus less than 65 ° C.
  • mobility is the output characteristics of the produced semiconductor element in dry nitrogen, using “Agilent 4155c Semiconductor Parameter Analyzer”, the drain voltage is ⁇ 30 V, the gate voltage was measured under the condition of + 10V to ⁇ 30V, and I d sat was obtained using the following formula, and was obtained from the slope of the straight line between ⁇ I d sat and V g .
  • I d sat is the drain current
  • W is the channel width
  • C i is the capacitance of the gate insulating film
  • L is the channel length
  • ⁇ sat is the mobility
  • V g is the gate voltage
  • V th is the threshold voltage. is there.
  • the mobility of the four field-effect transistors manufactured as described above (up to the fourth step) was measured, and the average was 2.2 cm 2 / V ⁇ s.
  • Example 1 A field effect transistor was fabricated in the same manner as in Example 1 except that ultrasonic cleaning with ultrapure water in the third step was not performed and the MoO x layer was not removed. Specifically, as the third step, the substrate after the second step is subjected to ultrasonic cleaning in acetone for 5 minutes and then ultrasonically cleaned in IPA (isopropyl alcohol) for 5 minutes. Was transferred into a glove box (oxygen concentration less than 1 ppm, dew point minus less than 65 ° C.) filled with N 2 atmosphere and heated on a hot plate at 210 ° C. for 20 minutes to dry the substrate.
  • IPA isopropyl alcohol
  • Example 1 In Example 1, after the IPA cleaning in the third step, the sample was left in an air atmosphere in a clean room for 3 hours to regenerate the MoO x layer on the Mo electrode surface, and then the IPA cleaning was performed again. Thus, a field effect transistor was produced.
  • a Mo film similar to that of the electrode after the completion of the third step was produced, and its ionization potential was measured to be 5.3 eV, and an oxide layer was formed on the surface of the Mo electrode.
  • the Mo film for measuring the ionization potential is formed on a glass substrate by sputtering to form a Mo film having a thickness of 100 nm under the same conditions as in the second step, followed by ultrasonic cleaning in acetone for 5 minutes.
  • Example 2 In Example 1, after the IPA cleaning in the third step, the MoO x layer was regenerated on the Mo electrode surface by heating in an air atmosphere clean room at 150 ° C. for 5 minutes, and then the IPA cleaning was performed again. A field effect transistor was fabricated in the same manner as in Example 1.
  • the average was 1.5 cm 2 / V ⁇ s.
  • a Mo film similar to that of the electrode after the completion of the third step was produced, and its ionization potential was measured to be 5.3 eV, and an oxide layer was formed on the surface of the Mo electrode. I understood.
  • the Mo film for measuring the ionization potential is formed on a glass substrate by sputtering to form a Mo film having a thickness of 100 nm under the same conditions as in the second step, followed by ultrasonic cleaning in acetone for 5 minutes.
  • the ionization potential of the surface of the Mo thin film left in a clean room for 1 hour and 30 minutes is 5.2 eV
  • the ionization potential of the surface of the Mo thin film left still for 3 hours is 5.3 eV. It was recognized that the oxidation of the Mo electrode surface further progressed.
  • the ionization potential on the surface of the Mo thin film was 5.3 eV, and it was recognized that oxidation was promoted by heating.
  • the substrate was subjected to UV / O 3 treatment for 5 minutes, the surface of the Mo thin film was oxidized and the ionization potential was 5.3 eV.
  • Example 2 In the fourth step of Example 1, the organic semiconductor layer was formed in the same manner as in Example 1 except that pentacene (manufactured by Tokyo Chemical Industry Co., Ltd., vacuum sublimation purified product) was vacuum-deposited with a thickness of 100 nm. Produced. The mobility of the manufactured field effect transistor was measured and found to be 0.063 cm 2 / V ⁇ s.
  • pentacene manufactured by Tokyo Chemical Industry Co., Ltd., vacuum sublimation purified product
  • the mobility of the manufactured field effect transistor was measured and found to be 0.063 cm 2 / V ⁇ s.
  • Comparative Example 3 In the fourth step of Comparative Example 1, the organic semiconductor layer was formed in the same manner as in Comparative Example 1 except that pentacene (manufactured by Tokyo Chemical Industry Co., Ltd., vacuum sublimation purified product) was vacuum deposited with a thickness of 100 nm. Produced. The mobility of the manufactured field effect transistor was measured and found to be 0.10 cm 2 / V ⁇ s.
  • pentacene manufactured by Tokyo Chemical Industry Co., Ltd., vacuum sublimation purified product
  • Example 4 In the fourth step of Example 1, the organic semiconductor layer was formed by spin-coating a 1% by weight chloroform (Wure Pure Chemical Industries, ⁇ Pure) solution of poly-3-hexylthiophene (ALDRICH) at 120 ° C. A field effect transistor was produced in the same manner as in Example 1 except that the heating was performed for 60 minutes. The mobility of the produced field effect transistor was measured and found to be 0.00033 cm 2 / V ⁇ s.
  • Comparative Example 5 In the fourth step of Comparative Example 1, the organic semiconductor layer was formed by spin-coating a 1% by weight chloroform ( ⁇ Pure) product of poly-3-hexylthiophene (manufactured by ALDRICH) at 120 ° C. A field effect transistor was produced in the same manner as in Comparative Example 1 except that the heating was performed for 60 minutes. The mobility of the manufactured field effect transistor was measured and found to be 0.00083 cm 2 / V ⁇ s.

Abstract

　本発明は、高い移動度を持つ電界効果トランジスタを提供することを目的とする。本発明は、基板と、該基板上に形成された安価な金属よりなるソース電極３及びドレイン電極４と、アヌレン構造の有機半導体層６とを有するボトムコンタクト型電界効果トランジスタであって、該ソース電極３及びドレイン電極４の少なくとも一方の該有機半導体層６と接する表面に酸化膜が不存在であることを特徴とする電界効果トランジスタに関する。該電界効果トランジスタは、基板上にそれぞれ金属よりなるソース電極３及びドレイン電極４を形成する工程と、アヌレン構造の有機半導体層６を形成する工程とを有するボトムコンタクト型電界効果トランジスタの製造方法において、該ソース電極３及びドレイン電極４を形成した後、各電極３、４の少なくとも一方の表面から酸化膜５を除去する酸化膜除去処理を行うことにより製造される。

Description

電界効果トランジスタ、その製造方法及びそれを有する電子デバイス
　本発明は、電界効果トランジスタに係り、特にアヌレン構造の有機半導体層を有する電界効果トランジスタに関する。また、本発明は、この電界効果トランジスタの製造方法及びこの電界効果トランジスタを有する電子デバイスに関する。
　従来、電界効果トランジスタなどの電子デバイスは、蒸着法、ＰＶＤ（物理蒸着法）、ＣＶＤ（化学蒸着法）などの高真空下での素子作製プロセスを経て製造されている。しかしながら、高真空下での素子作製プロセスは、高価な製造設備を必要とすると共に、製造工程での消費エネルギーが多い。
　これに対し、塗布法により半導体層を形成する塗布プロセスは、大面積の電子デバイスであっても比較的簡易な設備によって製造することができると共に、製造工程での消費エネルギーも少ない。
　ところで、電界効果トランジスタの電極／半導体界面に生じるコンタクト抵抗は、電極表面のイオン化ポテンシャル（仕事関数）の影響を受けることが報告されている。そのため、電界効果トランジスタのソース電極及びドレイン電極としては、通常、イオン化ポテンシャル（仕事関数）の高いＡｕやＰｔが用いられている。しかしながら、ＡｕやＰｔは、高価であるなどの課題を有している。
　ソース及びドレイン電極の材質については、ＡｕやＰｔ以外の材質を用いた例も報告されている。電界効果トランジスタのソース及びドレインは、通常、酸化されやすい環境で作製される。ここで、ＡｕやＰｔ以外の金属を用いた場合、酸化膜が形成されることにより電界効果トランジスタの移動度が高くなることが知られている。具体的には、半導体として、ポリフェニレンビニレンを用いた場合について、ソース電極及びドレイン電極として、Ｍｏ電極表面にＭｏＯｘ層を形成したものを用いることにより、移動度が向上し、そのばらつきも小さくなること（特許文献１参照）が報告されている。また、半導体として、ペンタセンを用いた場合について、ソース電極及びドレイン電極として、Ｎｉ電極表面にＮｉＯｘ層を形成したものを用いることにより、移動度が向上すること（特許文献２参照）などが報告されている。
　一方、電界効果トランジスタの有機半導体としては、ポルフィリン、フタロシアニンなどのアヌレン系の半導体が知られており、アヌレン系の半導体を用いた場合についても、このように安価でありながら、移動度が高い電界効果トランジスタが求められている。また、このような電界効果トランジスタを簡便に製造できる製造方法が求められている。
日本国特開２００５－３２７７９７号公報 日本国特開２００８－１０６７６号公報
　本発明は上記の課題に鑑みて創案されたものであり、アヌレン系半導体を用いた場合について、安価でありながら、移動度が高い、電界効果トランジスタと、その簡便な製造方法と、この電界効果トランジスタを用いた電子デバイスを提供することを目的とする。
　本発明者らは、上記目的を達成するために種々の検討を重ねた結果、高い移動度を持つ電界効果トランジスタを見出し、本発明を完成させるに至った。
　すなわち、本発明の要旨は、下記に示すとおりである。
（１）　基板と、該基板上に形成されたソース電極及びドレイン電極と、アヌレン構造の有機半導体層とを有するボトムコンタクト型電界効果トランジスタであって、該ソース電極及び該ドレイン電極を構成する金属が標準電極電位１．１０Ｖ以下の金属又は該金属の合金よりなり、該ソース電極及びドレイン電極の少なくとも一方の該有機半導体層と接する表面に酸化膜が不存在である電界効果トランジスタ。
（２）　基板と、該基板上に形成されたソース電極及びドレイン電極と、アヌレン構造の有機半導体層とを有するボトムコンタクト型電界効果トランジスタであって、該ソース電極及び該ドレイン電極を構成する金属が、Ａｕ及びＰｔ以外の金属又は該金属の合金よりなり、該ソース電極及びドレイン電極の少なくとも一方の該有機半導体層と接する表面に酸化膜が不存在である電界効果トランジスタ。
（３）　前記酸化膜が不存在であるとは、前記電極の表面のイオン化ポテンシャルと、当該電極を構成する金属が純金属である場合におけるイオン化ポテンシャルとの差又は当該電極を構成する合金が純合金である場合におけるイオン化ポテンシャルとの差が、各々が０．７ｅＶ未満であることを意味する、前記（１）又は（２）に記載の電界効果トランジスタ。
（４）　前記ソース電極及び前記ドレイン電極を構成する金属が白金族以外の金属又は該金属の合金であることを特徴とする前記（１）ないし（３）のいずれか１に記載の電界効果トランジスタ。
（５）　前記白金族以外の金属がＭｇ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｓｅ、Ｎｂ、Ｍｏ、Ａｇ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔａ及びＷからなる群より選ばれる一種以上である前記（４）に記載の電界効果トランジスタ。
（６）　前記ソース電極及び前記ドレイン電極の互いに対峙する側の端面は、該端面と前記基板の板面との挟角がそれぞれ９０°未満の傾斜面となっている前記（１）ないし（５）のいずれか１に記載の電界効果トランジスタ。
（７）　前記ソース電極と前記ドレイン電極との最短距離が０．１～２０μｍである前記（１）ないし（６）のいずれか１に記載の電界効果トランジスタ。
（８）　基板上にそれぞれ金属又は合金よりなるソース電極及びドレイン電極を形成する工程と、アヌレン構造の有機半導体層を形成する工程とを有するボトムコンタクト型電界効果トランジスタの製造方法であって、該ソース電極及び該ドレイン電極を形成した後、少なくとも一方の電極の表面から酸化膜を除去する酸化膜除去処理を行い、その後、前記有機半導体層を形成する電界効果トランジスタの製造方法。
（９）　前記酸化膜除去処理は、表面に酸化膜を有した電極に対し、酸化膜が可溶である液を接触させて酸化膜を溶解除去する処理である前記（８）に記載の電界効果トランジスタの製造方法。
（１０）　前記酸化膜が水溶性であり、前記液は水である前記（９）に記載の電界効果トランジスタの製造方法。
（１１）　前記液は酸性である前記（９）に記載の電界効果トランジスタの製造方法。
（１２）　前記液はアルカリ性である前記（９）に記載の電界効果トランジスタの製造方法。
（１３）　前記ソース電極及び前記ドレイン電極を形成するに際し、該ソース電極及び該ドレイン電極の互いに対峙する側の端面と基板の板面との挟角がそれぞれ９０°未満の傾斜角となるように形成する前記（８）ないし（１２）のいずれか１に記載の電界効果トランジスタの製造方法。
（１４）　前記（８）ないし（１３）のいずれか１に記載の製造方法により製造される電界効果トランジスタの製造方法。
（１５）　前記（１）ないし（７）及び（１４）のいずれか１に記載の電界効果トランジスタを有する電子デバイス。
　本発明により提供される電界効果トランジスタは、電極（ソース電極、ドレイン電極）を構成する金属が廉価な金属又は廉価な金属の合金であるにも関わらず、アヌレン構造の有機半導体層と接する表面に酸化膜が不存在であるため、電界効果トランジスタの移動度が高い。また、このようにソース電極及びドレイン電極の表面に酸化膜が存在しないところから、Ｏｆｆ電流や閾値電圧を小さくする効果も期待できる。
図１（ａ）及び図１（ｂ）は、本発明の一実施形態に係る電界効果トランジスタの製造方法を示す断面図である。
　以下、本発明についてさらに詳細に説明する。
　ここで“重量％”及び“重量ｐｐｍ”と、“質量％”及び“質量ｐｐｍ”とは、それぞれ同義である。また、単に“ｐｐｍ”と記載した場合は、“重量ｐｐｍ”のことを示す。
　本発明の電界効果トランジスタは、少なくとも基板、アヌレン構造の有機半導体層、ソース電極及びドレイン電極を有するボトムコンタクト型の電界効果トランジスタであって、該ソース電極及び該ドレイン電極を構成する金属の少なくとも一方の表面に酸化膜が不存在であることを特徴とするものである。
　以下に、かかる本発明の実施の形態に係るボトムコンタクト型電界効果トランジスタと、その製造方法の概略を、図面を用いて説明する。図１（ａ）及び図１（ｂ）はボトムコンタクト・ボトムゲート型電界効果トランジスタ及びその製造方法の一例を示しており、図１（ａ）の通り、ゲート電極１上にゲート絶縁膜２を形成し、該ゲート絶縁膜２上にソース電極３とドレイン電極４を形成する。次いで、このソース電極３及びドレイン電極４が表面酸化されて形成された酸化膜５を除去し、その後、図１（ｂ）の通り、アヌレン構造の有機半導体層６を形成する。
　なお、ゲート電極１は、基板上に形成してもよい。また、導電性ｎ型シリコンウェハー等に基板とゲート電極を兼ねさせてもよい。また、本発明のボトムコンタクト型電界効果トランジスタは、ソース及び／又はドレイン電極上に有機半導体層が形成されていればよく、ソース電極とドレイン電極のどちらか一方のみが有機半導体層上に形成されているトップ・ボトムコンタクト型等の電界効果トランジスタであってもよい。また、ゲート電極はボトムゲート型でもトップゲート型でも良く、ソース電極及びドレイン電極の上下にゲート電極を有するデュアルゲート型電界効果トランジスタであってもよい。
［基板］
　基板としては、ガラス、石英等の無機材料；ポリイミド膜、ポリエステル膜、ポリエチレン膜、ポリフェニレンスルフィド膜、ポリパラキシレン膜等の絶縁性プラスチック及び無機材料、金属・合金板、絶縁性プラスチックを組み合わせたハイブリッド材料等の基板が使用可能である。なお、前述の通り、導電性ｎ型シリコンウェハー等よりなる基板をゲート電極としてもよい。
［ゲート電極］
　ゲート電極としては、導電性ｎ型Ｓｉウェハーのほか、Ａｕ、Ｔａ、Ａｌ、Ｃｕ、Ｃｒ、Ｍｏ、Ｗ、Ｔｉ、Ａｇ、Ｐｄ等の金属膜、これらの金属の合金膜、これらの金属又は合金の積層膜などが挙げられるが、これに限定されない。また、ゲート電極は、ＰＥＤＯＴ：ＰＳＳのような導電性高分子や、Ａｇ及びＡｕ等の金属のナノパーティクルを含んだペーストであっても良い。
　ゲート電極が薄膜である場合、その膜厚は、１ｎｍ以上が好ましく、５０ｎｍ以上が更に好ましく、また、一方、１０００ｎｍ以下が好ましく、５００ｎｍ以下が更に好ましい。
［ゲート絶縁膜］
　ゲート絶縁膜としては、具体的には、ポリイミド、ポリビニルフェノール、ポリビニルアルコール、ポリシスセスキオキサン、ポリシラザン、パーヒドロポリシラザン、エポキシ等の絶縁性ポリマーを塗布及び焼成して形成した膜等が挙げられる。また、ゲート絶縁膜は、ＣＶＤやスパッター法によって形成したＳｉＯ２やＳｉＮｘの膜、酸化アルミニウム、酸化タンタルの膜等を用いても良い。ゲート電極にタンタルやアルミニウム等を用いている場合は、ゲート電極にＵＶ処理、オゾン処理、陽極酸化処理等の処理を施すことにより、ゲート電極表面に形成される酸化タンタルや酸化アルミニウム等の膜をゲート絶縁膜としてもよい。また、ゲート絶縁膜の表面を、ＨＭＤＳ等のシランカップリング剤によって表面処理して、この表面処理膜をゲート絶縁膜としてもよい。また、シリコン基板を酸素雰囲気下で加熱することにより形成される熱酸化膜をゲート絶縁膜としてもよい。
［ソース電極、ドレイン電極］
　ソース電極及びドレイン電極を構成する金属には、標準電極電位が１．１０Ｖ以下の金属又は該金属の合金が用いられる。すなわち、ソース電極及びドレイン電極を構成する金属は、１種類の金属でも、２種類以上の金属の合金でもよい。また、該「金属の合金」は、本発明で規定する特定の金属を主成分とする合金を言う。ここで、「主成分」とは、電極を構成する全金属における重量の割合が最も多いことを意味する。なお、ソース電極とドレイン電極を構成する金属は、同一材料である方が簡便に作製できるため好ましいが、ソース電極とドレイン電極を構成する金属は、異なる材料であっても構わない。
　本発明に係るソース電極及びドレイン電極を構成する金属又は合金の標準電極電位は、－５．００Ｖ以上であるのが好ましく、－３．００Ｖ以上であるのが更に好ましい。ここで、標準電極電位が１．１０Ｖ以下である金属には、Ａｕ及びＰｔが含まれない。すなわち、本発明の電界効果トランジスタは、ソース電極及びドレイン電極に高価なＡｕやＰｔを用いなくても高移動度な電界効果トランジスタを得ることができる。
　標準電極電位は、電気化学反応（電極反応）において、標準状態で且つ平衡状態となっている時の電極の電位であり、標準水素電極の電位を基準（０Ｖ）として表す。標準電極電位は、サイクリックボルタンメトリーにより、測定することができる。なお、代表的な金属（純金属）の標準電極電位は、各々以下のとおりである。Ｃａ（－２．８４Ｖ）、Ｍｇ（－２．３５６Ｖ）、Ｂｅ（－１．９７Ｖ）、Ａｌ（－１．６７６Ｖ）、Ｔｉ（－１．６３Ｖ）、Ｚｒ（－１．５５Ｖ）、Ｍｎ（－１．１８Ｖ）、Ｚｎ（－０．７６３Ｖ）、Ｃｒ（－０．７４Ｖ）、Ｆｅ（－０．４４Ｖ）、Ｃｏ（－０．２７７Ｖ）、Ｎｉ（－０．２５７Ｖ）、Ｍｏ（－０．２Ｖ）、Ｓｎ（－０．１３８Ｖ）、Ｐｂ（－０．１２６Ｖ）、Ｃｕ（＋０．３３７Ｖ）、Ａｇ（＋０．７９９Ｖ）、Ｐｄ（＋０．９１５Ｖ）、Ｐｔ（＋１．１８８Ｖ）、Ａｕ（＋１．５２Ｖ）。
　ソース電極及びドレイン電極を構成する金属は、入手が容易で安価であること等から、白金族（Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ）以外の金属が好ましい。これらのうち、ソース電極及びドレイン電極を構成する金属としては、Ｍｇ、Ｔｉ、Ｖ、Ｃｒ、Ｍｇ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｓｅ、Ｎｂ、Ｍｏ、Ａｇ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔａ、Ｗ等がその酸化物が導電性を有することから好ましい。そして、本発明に係るソース電極及びドレイン電極は、Ｍｏ又はＭｏを主成分とする合金が最も好ましい。
　ソース電極及びドレイン電極を構成する金属又は合金のイオン化ポテンシャルは、半導体層がｐ型である場合は、高い方が好ましいが、半導体層がｎ型である場合は、低い方が好ましい。具体的には、後述のイオン化ポテンシャル測定装置により測定したイオン化ポテンシャルが、ｐ型半導体では４．５ｅＶ以上であるのが好ましく、４．６ｅＶ以上であるのが更に好ましく、また、一方、ｎ型半導体では５．３ｅＶ以下であるのが好ましく、５．０ｅＶ以下であるのが好ましい。なお、上述の方法により測定された各金属（純金属）のイオン化ポテンシャルは、各々以下のとおりである。Ｍｇ（３．６６ｅＶ）、Ｔｉ（４．３３ｅＶ）、Ｖ（４．３ｅＶ）、Ｃｒ（４．５ｅＶ）、Ｍｎ（４．１ｅＶ）、Ｆｅ（４．５ｅＶ）、Ｃｏ（５．０ｅＶ）、Ｎｉ（５．１５ｅＶ）、Ｃｕ（４．６５ｅＶ）、Ｚｎ（４．３３ｅＶ）、Ｇａ（４．２ｅＶ）、Ｇｅ（５．０ｅＶ）、Ｓｅ（５．９ｅＶ）、Ｎｂ（４．３ｅＶ）、Ｍｏ（４．６ｅＶ）、Ａｇ（４．２６ｅＶ）、Ｉｎ（４．１２ｅＶ）、Ｓｎ（４．４２ｅＶ）、Ｓｂ（４．５５ｅＶ）、Ｔａ（４．２５ｅＶ）、Ｗ（４．５５ｅＶ）、Ａｕ（５．１ｅＶ）、Ｐｔ（５．６５ｅＶ）。
　電極表面の酸化膜を水との接触により除去しやすことから、該電極は、表面に水溶性の酸化膜を形成する金属又は合金であることが好ましい。具体的には、該酸化膜の２５℃における水に対する溶解度が１μｇ／ｄｍ３以上であることが好ましく、１ｍｇ／ｄｍ３以上であることが更に好ましい。水と接触させることによりその酸化膜を除去できることから好ましい金属としては、具体的には、Ｍｇ、Ｖ、Ｚｎ、Ｇｅ、Ｓｅ、Ｍｏ、Ａｇなどが挙げられる。これらの金属の酸化物の２５℃における水に対する溶解度は、各々以下の通りである。すなわち、ＭｇＯ：０．０８６ｇ／ｄｍ３、Ｖ２Ｏ５：１０ｇ／ｄｍ３、ＺｎＯ：１．６ｇ／ｄｍ３、Ｇｅ２Ｏ３：５．２ｇ／ｄｍ３、ＳｅＯ２：３８４ｇ／ｄｍ３、ＭｏＯ３：１．０６６ｇ／ｄｍ３、Ａｇ２Ｏ：０．０２５ｇ／ｄｍ３である。
　本発明に係るソース電極及びドレイン電極における上述の好ましい金属の合計重量（割合）は、通常５０重量％以上、好ましくは７０重量％以上、更に好ましくは８０重量％以上、特に好ましくは９０重量％以上、最も好ましくは１００重量％であるのがよい。
　ソース電極及びドレイン電極の膜厚は、断線が起こり難く、配線抵抗が低い点では厚い方が好ましいが、生産速度やコストの点では薄い方が好ましい。具体的には、ソース電極及びドレイン電極の膜厚は、１ｎｍ以上であるのが好ましく、５０ｎｍ以上であるのが更に好ましく、また、一方、１０００ｎｍ以下であるのが好ましく、５００ｎｍ以下であるのが更に好ましい。ソース電極とドレイン電極の組成及び膜厚は、同一であっても異なっていても構わないが、形成の容易さの点では、同一とするのが好ましい。
　本発明の電界効果トランジスタにおいては、該ソース電極及びドレイン電極の互いに対峙する側の端面は、該端面と前記基板の板面との挟角θがそれぞれ９０°未満の傾斜面となっていることが好ましい。
　このように電極端面を傾斜面とすることにより、塗布型の半導体層を有する電界効果トランジスタの移動度を向上させることができる。また、電極端面を傾斜面とすることにより、塗布型の半導体層を有する電界効果トランジスタの移動度のばらつきを小さくすることができる。これは、端面を傾斜面とすることにより、半導体層を塗布法により形成する時に、半導体層と電極が隙間なく接合されるようになり、また、半導体層形成後の結晶化や加熱による半導体層の収縮における電極と半導体層間の空隙生成を抑制することができるためと推定される。また、ソース電極及びドレイン電極の該端面を傾斜面とした場合、各電極の先端部に電界が集中し、ソース電極から半導体層への電荷注入が促進されることにより、表面酸化膜の除去によるイオン化ポテンシャル（仕事関数）の低下に由来する注入抵抗の上昇を抑制する（補う）事ができると推定される。
　本発明において前記挟角θは、チャネル長方向に平行でかつ基板に対して垂直な断面において、各電極の先端部と、チャネル領域に面した各電極側面の底面から高さ１０ｎｍにおける点とを結んだ直線が、ゲート絶縁膜平面となす角度と定義される。具体的には、電極断面をＳＥＭ写真で撮影することにより、各電極の先端部と、上記各電極側の底から高さ１０ｎｍにおける点とを設定し、上記角度を測定することができる。ＳＥＭ写真の倍率は、挟角θを計測できれば特に制限は無いが、５万倍以上が好ましい。
　上記の挟角θは、上述の理由から小さいことが好ましく、具体的には、７０°以下であるのが更に好ましく、４５°以下であるのが特に好ましく、３０°以下であるのが最も好ましい。但し、また、一方で、侠角θは、０．１°以上であるのが好ましく、０．５°以上であるのが更に好ましく、１°以上であるのが特に好ましい。
　なお、「チャネル領域」とは、対向するソース電極とドレイン電極との間に挟まれる領域を言い、「チャネル長」とは、ソース電極とドレイン電極間の最短距離を言い、「チャネル長方向」とは、ソース電極とドレイン電極を結ぶ方向を言う。
　本発明では、チャネル長（ソース電極とドレイン電極間の最短距離）は、印加電圧に対する電流量の点では短い方が好ましい。一方で、特性のばらつきが生じ難く、閾値電圧やオフ電流を低くする点では、チャネル長は長い方が好ましい。具体的には、チャネル長は、０．１μｍ以上であるのが好ましく、１μｍ以上であるのが更に好ましく、また、一方、２０μｍ以下であるのが好ましく、１０μｍ以下であるのが更に好ましい。
［ソース電極及びドレイン電極を形成する工程］
　このように対峙する端面が傾斜したソース電極及びドレイン電極は、例えば、以下（ａ）～（ｆ）の方法等で形成することができる。（ａ）感光性を持たない下層レジスト上にフォトレジストを成膜し、露光後の現像時間を制御することによって上層のフォトレジストが庇のように張り出した形状を形成させた２層レジストを使用したリフトオフ法。（ｂ）単体でオーバーハング形状を作ることができるフォトレジストを用いたリフトオフ法。（ｃ）等方性のエッチング液を使用したウェットエッチング法。（ｄ）等方性のエッチングガスを使用したドライエッチング法。（ｅ）フォトレジストの末端をテーパー形状にしたり、レジストの膜減りを利用したドライエッチング法。（ｆ）インクの粘度及びゲート絶縁膜の表面エネルギー等を制御したインクジェット法等の印刷法等。
　ここで、上述の（ａ）及び（ｂ）の方法の場合、挟角θは、リフトオフレジストの形状および電極材料の成膜方法および成膜条件等を変えることにより制御することができる。また、上述の（ｃ）～（ｅ）の方法の場合、挟角θは、エッチングガスおよびエッチング液の組成等を変更することにより制御することができる。上述の（ｆ）の方法の場合、印刷プロセスにおいて、導電性インクの表面張力および粘性、絶縁膜の表面エネルギー等を制御することにより、挟角θを制御することができる。
　なお、（ａ）～（ｆ）の方法は、通常、大気雰囲気下で行なう工程を含むため、ソース電極及びドレイン電極が酸化されやすい金属の場合、通常、電極表面に酸化膜が形成される。特に、大気下でのベークや、ＵＶ／Ｏ３処理やＯ２プラズマ処理を使用したレジストの剥離工程を含む場合、電極表面は完全酸化された状態になりやすい。
［ソース電極及びドレイン電極表面の酸化膜除去処理］
　本発明の電界効果トランジスタの製造方法は、ソース電極及びドレイン電極を形成した後、各電極の少なくとも一方の表面から酸化膜を除去する酸化膜除去処理を行ない、その後、有機半導体層を形成する。酸化膜除去処理は、本発明の優れた効果が発現し易いことから、ソース電極に対して行なうことが好ましく、ソース電極とドレイン電極の両電極に対して行なうことが特に好ましい。
　金属及び合金は、酸化されるとそのイオン化ポテンシャルが上昇する。本発明においてソース電極及びドレイン電極の表面に酸化膜が不存在であるとは、ソース電極及びドレイン電極の表面のイオン化ポテンシャルと、当該電極を構成する金属が純金属である場合におけるイオン化ポテンシャルとの差又は当該電極を構成する合金が純合金である場合におけるイオン化ポテンシャルとの差が小さいことにより確認できる。なお、本発明においては、酸化されていない金属を純金属、酸化されていない合金を純合金とする。そして、該イオン化ポテンシャルの差は、具体的には、０．７ｅＶ未満であるのが好ましく、０．５ｅＶ以下であるのが更に好ましく、０．３ｅＶ以下であるのが特に好ましい。
　また、電極表面のイオン化ポテンシャル（ＩＰｓ）、該電極を構成する金属又は合金が純金属又は純合金である場合のイオン化ポテンシャル（ＩＰｍ）、及び該電極を構成する金属又は純合金が完全酸化された場合のイオン化ポテンシャル（ＩＰｏｘ）について、（ＩＰｓ－ＩＰｍ）／（ＩＰｏｘ－ＩＰｍ）が１．０未満であることが好ましく、０．７以下であることが更に好ましく、０．４以下であることが特に好ましい。
　イオン化ポテンシャルの測定は、光電子放出測定によって行うことができる。本発明におけるイオン化ポテンシャルは、イオン化ポテンシャル測定装置（ＯＰＴＥＬ社製、ＰＣＲ－１０１）によって測定した値とする。
　本発明の電界効果トランジスタは、このように、ソース電極及びドレイン電極の表面に酸化膜が不存在であることにより、電界効果トランジスタの移動度が高い。また、本発明の電界効果トランジスタは、ソース電極及びドレイン電極の表面に酸化膜が不存在であることにより、Ｏｆｆ電流や閾値電圧も小さくなることが期待される。
　ソース電極から有機半導体層への正孔の移動は、ソース電極のイオン化ポテンシャルが大きく、有機半導体層のイオン化ポテンシャルが小さいほど起こり易い。また、上述のとおり、金属は、通常、酸化によりそのイオン化ポテンシャルが大きくなる。そこで、ソース電極が酸化されると、電界効果トランジスタの移動度は高くなると考えられていた。それにも関わらず、本発明の電界効果トランジスタにおいて、ソース電極及びドレイン電極の表面に酸化膜が存在しないことにより、このような効果の発現が期待される理由は、以下のように推定される。
　図１で、ソース電極３やドレイン電極４の表面に酸化膜５があると、ソース電極３やドレイン電極４の導電性が低下して抵抗層となってしまう。また、酸化膜５が水溶性である等、大気に対して不安定である場合、酸化膜５の成分の有機半導体層６への溶出によるドーピング効果のために、移動度の低下、Ｏｆｆ電流や閾値電圧の上昇などを引き起こすと考えられる。更に、酸化膜５の表面に「Ｍ（金属又は合金）－ＯＨ基」の様な極性基が生じると、これによる電荷のトラップの発生やＨ２Ｏの吸着により、電極表面における半導体の結晶性が低下して、移動度の低下、ヒステリシスや閾値電圧のシフト、Ｓ値の悪化などを引き起こすことが考えられる。
　特に、ソース電極３及びドレイン電極４の端面が傾斜面形状である場合、電極表面に酸化膜５が存在すると、電界集中が生じると共に、チャンネル長が短いときには電圧勾配が急峻となるなどして、表面酸化膜に由来する不純物によって短チャンネル効果が生じ易くなると考えられる。これに対し、ソース電極３及びドレイン電極４の表面の酸化膜５を除去することにより、電極表面に酸化膜が存在しない状態で有機半導体層６を形成することにより、短チャンネル効果を抑制することが可能になるものと推定される。
　このソース電極及びドレイン電極表面から酸化膜を除去することにより得られる効果は、後述の実施例で示すとおり、アヌレン構造の有機半導体層を用いた場合に特異的に認められる。その理由は、以下のように推定される。
　先ず、アヌレン構造の有機半導体層を用いた場合、ソース電極及びドレイン電極の表面に酸化膜が存在することによる優れた効果より、上述の酸化膜が存在することによるデメリットが上回っていると考えられる。
　ソース電極及びドレイン電極の表面に酸化膜が存在すると、半導体の電極側界面の結晶性が低下して、導電性が下がり、移動度が低下する可能性がある。アヌレン構造は、対称性が高く、広い分子平面を有するため、このような現象が起こり易いと考えられる。なお、半導体材料として、後述の塗布変換型の材料を用いた場合、結晶化時に溶媒が殆ど存在しないため、他の塗布型の半導体材料を用いた場合と比較して、酸化膜の有無による電極表面の環境の変化が結晶性に与える影響が大きくなる可能性もあるため、本発明に係る有機半導体層は、塗布変換型の材料であることが好ましいと考えられる。
　また、電極－有機半導体層間の界面電気二重層が影響していることも考えられる。通常、電極と半導体が接すると、半導体から電極に電子が移動し、電気二重層が生成され、半導体と電極との間に電荷注入に対する障壁ができる。特に、電極表面に吸電子的な酸素が付加した酸化物になっている場合、半導体から電極への電子の移動が促進され、電気二重層形成による電荷注入障壁が大きくなりやすいと推定される。ここで、アヌレン構造の有機半導体は、一般的に電子供与性が高く、分子間の相互作用が強いため、更に界面電気ニ重層が厚く（電荷注入障壁が高く）なりやすいと考えられるため、アヌレン構造の有機半導体層を用いた場合、ソース電極及びドレイン電極表面から酸化膜を除去する効果が大きく現れると考えられる。
　酸化膜除去処理の方法としては、ウェットプロセス及びドライプロセスなどの各種方法が利用可能である。酸化膜除去処理の方法及びその処理条件は、ソース電極及びドレイン電極の材料や、基板、ゲート絶縁膜などの周辺材料等に合わせて選択される。これらの方法のうち、安価で処理速度が速いことから、酸化膜が可溶な液体と接触させることにより表面酸化膜を溶解除去する方法（ウェットプロセス）が好ましい。
　ウェットプロセスで用いる溶解液は、酸化膜が除去できれば酸性、中性、アルカリ性の何れでもよい。また、酸及びアルカリは無機物でも有機物でもよい。電極表面に生じた酸化膜が酸溶解性である場合は、酸性の溶解液を用いることが好ましく、電極表面に生じた酸化膜がアルカリ溶解性である場合は、アルカリ性の溶解液を用いることが好ましい。具体的には、酸としては、例えば、フッ酸、塩酸、臭化水素酸、硝酸、硫酸、燐酸、ホウ酸、亜硫酸、クロム酸、次亜塩素酸、シアン化水素酸、フッ化珪素酸、などの無機酸、及びギ酸、酢酸、プロピオン酸、酪酸、吉草酸、カプロン酸、トリフルオロ酢酸、シュウ酸、クエン酸、ホスホン酸などの有機酸などを用いることができる。また、アルカリとしては、アンモニア、水酸化ナトリウム、水酸化カリウム、炭酸ナトリウム、炭酸カリウム、炭酸水素ナトリウム、珪酸ナトリウム、臭素酸アルカリなどの無機アルカリ、及びＴＭＡＨ（水酸化テトラメチルアンモニウム）、トリエチルアミン、モノエタノールアミン、ピリジンなどの有機アルカリなどを用いることができる。
　酸又はアルカリの濃度は、他の部材に悪影響が無く、除去したい酸化膜を除去することができれば特に制限は無いが、通常０．００１ｍｍｏｌ・ｄｍ－３～３０ｍｏｌ・ｄｍ－３とする。
　また、酸化膜が水溶性である場合は、水での除去が可能であり、このような場合、酸化物を常温ないし加温した水と接触させること等によって溶解除去可能である。酸化物が水溶性の金属としては、例えば、Ｍｇ、Ｖ、Ｚｎ、Ｇｅ、Ｓｅ、Ｍｏ及びＡｇなどが挙げられる。なお、水との接触は、含水有機溶媒との接触でもよい。
　また、酸化膜除去のための溶解液には、溶解した酸化膜の再付着防止などの為に、アルコールや界面活性剤、キレート剤などの添加剤を加えても良い。
　ドライプロセスで酸化膜を除去する場合は、除去したい金属又は合金酸化物の種類に応じたエッチングガスを使用して行なうなどすればよい。
　本発明においては、酸化膜の除去は、電極表面のイオン化ポテンシャル測定によって確認される。また、酸化膜除去後、できるだけ表面酸化膜が再生成されていない状態において有機半導体層の形成を行うことが好ましい。なお、大気中において酸化膜を除去処理する場合、再酸化によって酸化膜が生成してしまうので、酸化膜除去後、できるだけ短時間で有機半導体層を形成するのが好ましい。また、酸化膜の除去は、不活性雰囲気下又は真空下において行うのが好ましく、酸化膜の除去から有機半導体層の成膜まで一貫して不活性雰囲気下又は真空下でするのが更に好ましい。　
［有機半導体層］
　本発明の電界効果トランジスタの有機半導体としては、ポルフィリン、フタロシアニン等のアヌレン構造のものが用いられる。本発明の電界効果トランジスタの有機半導体としては、ポルフィリンが好ましい。有機半導体はｐ型、ｎ型のいずれでもよいが、本発明の優れた効果がより発現し易いことから、ｐ型が好ましい。有機半導体層の膜厚は、半導体特性の安定性点では厚い方が好ましいが、オフ電流が低い点では、薄い方が好ましい。具体的には、有機半導体層の膜厚は、１ｎｍ以上であるのが好ましく、１０ｎｍ以上であるのが更に好ましく、また、一方、５００ｎｍ以下であるのが好ましく、２００ｎｍ以下であるのが更に好ましい。
　有機半導体層の形成方法としては、真空プロセス、塗布プロセスなどの各種の方法を採用可能であるが、塗布法によって半導体層が形成されることが好ましい。塗布法によって半導体層を形成することにより、真空プロセスによる半導体層の形成に比べ、低コストで電界効果トランジスタを製造することができる。また、真空蒸着法により半導体層を形成した場合に比べ、半導体の結晶化に対する下地の影響が小さくなり、絶縁膜上とソース電極及びドレイン電極上における結晶成長の違いが縮小する。そのため、ソース電極及びドレイン電極をテーパー形状とすることにより、ソース電極及びドレイン電極とゲート絶縁膜間に跨った結晶成長が促進され、電荷注入に重要な電極の先端部と有機半導体層との間に空隙が生じ難くなる。
　塗布法としては、スピンコート、インクジェット、ノズルプリント、ディップコート、エアロゾルジェット印刷、マイクロコンタクトプリント、ディップペン法、スクリーン印刷、凸版印刷、凹版印刷、グラビアオフセット印刷等の方法が挙げられる。具体的には、特に以下の（ｇ）と（ｈ）の方法が好ましい。（ｇ）半導体を含む塗布液を塗布し、乾燥後半導体層とする方法。（ｈ）半導体の前駆体を含有する塗布液を塗布し、その後半導体に変換して半導体層とする方法。（ｇ）の方法においては、溶媒の乾燥と共に結晶化が生じる為、溶媒の乾燥条件等により結晶成長に変化が生じ易い。一方、（ｈ）の方法は一旦前駆体の膜を形成した後に、結晶化を起こす為、結晶化条件を一定にし易く、均一な結晶膜を得易いという利点がある。
　（ｈ）の半導体の前駆体とは、変換することによって半導体特性を有する化合物である。前駆体としては、具体的には、加熱もしくは光照射により逆ディールス・アルダー反応を起こす熱・光変換型のビシクロ構造を有するアヌレン化合物などが挙げられる。好ましくは加熱により逆ディールス・アルダー反応を起こす熱変換型のビシクロ構造を有するアヌレン化合物であり、中でもビシクロポルフィリン化合物が好ましい。
＜ビシクロポルフィリン化合物＞
　ビシクロポルフィリン化合物としては、特に、下記式（Ｉ）又は（ＩＩ）で表わされる構造を有するビシクロポルフィリン化合物が好ましい。
Figure JPOXMLDOC01-appb-C000001
（式（Ｉ）及び（ＩＩ）中、Ｒ５～Ｒ１６は水素原子又は１価の原子又は１価の原子団を表わし、（Ｒ９，Ｒ１０）、（Ｒ１１，Ｒ１２）、（Ｒ１３，Ｒ１４）及び（Ｒ１５，Ｒ１６）のうちの少なくとも一つの組は一体となって下記式（ＩＩＩ）で表される基を形成したものを表わす。また、Ｍは金属原子を表わす。
Figure JPOXMLDOC01-appb-C000002
　式（ＩＩＩ）中、Ｒ１～Ｒ４は水素原子又は炭素数１０以下のアルキル基を表わし、（Ｒ１，Ｒ２）及び（Ｒ３，Ｒ４）のうちの少なくとも一つの組はどちらも炭素数１０以下のアルキル基である。また、Ｒ１７～Ｒ２０は水素原子又は１価の原子又は１価の原子団を表わす。）
　式（Ｉ）、（ＩＩ）中、Ｒ５～Ｒ８は、１価の原子又は１価の原子団を表わす。Ｒ５～Ｒ８となる１価の原子及び１価の原子団は、任意である。ただし、Ｒ５～Ｒ８は、各々ポルフィリン環が歪んで平面性が低下し難く、その原子又は原子団自体がπ共役系の重なりを阻害する原因になり難いことから、立体的な障害が小さな基であるのが好ましい。Ｒ５～Ｒ８として好適な原子又は原子団としては、例えば、水素原子、ハロゲン原子及び１価の有機基などが挙げられる。Ｒ５～Ｒ８として好ましいものの具体例を挙げると、水素原子；フッ素原子、塩素原子、臭素原子等のハロゲン原子；メチル基、エチル基、プロピル基、ブチル基等のアルキル基、ビニル基、プロパニル基、ヘキセニル基等のアルケニル基などの１価の有機基などが挙げられる。中でも、特に水素原子、フッ素原子、塩素原子が好ましい。この際、これらのアルキル基及びアルケニル基は、ポルフィリン環に結合している炭素以外は、フッ素、塩素等のハロゲン原子、アルキル基等の置換基で置換されていてもよい。
　式（Ｉ）、（ＩＩ）中、Ｒ９～Ｒ１６は、１価の原子又は１価の原子団を表わす。この際、１価の原子団としては、例えば、１価の有機基等が挙げられる。（Ｒ９，Ｒ１０）、（Ｒ１１，Ｒ１２）、（Ｒ１３，Ｒ１４）及び（Ｒ１５，Ｒ１６）のうちの少なくとも一つの組、好ましくは２組以上、さらに好ましくは４組が、一体となって式（ＩＩＩ）で表される基（式（ＩＩＩ）で表わされるビシクロ構造を有するビシクロ基）を形成したものを表わす。
　式（ＩＩＩ）において、Ｒ１～Ｒ４は、水素原子又はアルキル基を表わす。ここで、Ｒ１～Ｒ４がアルキル基である場合、脱離するエチレン誘導体の分子量が小さく、蒸気圧が高いために、脱離して系外に除去し易いことから、Ｒ１～Ｒ４の炭素数は少ないのが好ましい。したがって、当該アルキル基の炭素数は、通常１０以下、好ましくは６以下、より好ましくは３以下である。
　また、Ｒ１～Ｒ４がアルキル基である場合、当該アルキル基は直鎖状でもよく、分岐鎖を有していてもよい。Ｒ１～Ｒ４がアルキル基である場合の例を挙げると、メチル基、エチル基、プロピル基、ｎ－ブチル基、ｉ－ブチル基等が挙げられる。なお、これらのアルキル基は、１種を単独で用いてもよく、２種以上を任意の組み合わせ及び比率で併用しても良い。
　さらに、Ｒ１～Ｒ４がアルキル基である場合、当該アルキル基は環を形成していてもよく、置換基を有していてもよい。Ｒ１～Ｒ４の置換基としては任意であるが、例えば、フッ素原子や塩素原子等のハロゲン原子などが挙げられる。なお、これらの置換基は１種を単独で用いてもよく、２種以上を任意の組み合わせ及び比率で併用しても良い。
　ただし、（Ｒ１，Ｒ２）及び（Ｒ３，Ｒ４）のうちの少なくとも一つの組は、どちらも炭素数１０以下のアルキル基である。この際、炭素数１０以下のアルキル基は、直鎖状でもよく、分岐鎖を有していてもよい。また、置換基を有していてもよく、環を形成してもよい。このように、ビシクロ構造中の１つの炭素に炭素数１０以下のアルキル基置換基を２個有することにより、多様な有機溶媒に対してビシクロポルフィリン化合物の溶解性を高めることが可能となっている。
　また、式（ＩＩＩ）において、Ｒ１７～Ｒ２０は１価の原子又は１価の原子団を表わす。Ｒ１７～Ｒ２０となる１価の原子又は１価の原子団は任意である。ただし、ビシクロポルフィリン化合物から有機半導体を製造した場合に、得られる有機半導体の特性を発現するためのπ共役系の分子間の重なりを阻害し難いことから、Ｒ１７～Ｒ２０は立体的な障害が小さく、置換基が小さいものが好ましい。
　Ｒ１７～Ｒ２０が１価の原子である場合の具体例としては、水素原子；フッ素原子、塩素原子、臭素原子等のハロゲン原子などが挙げられる。
　Ｒ１７～Ｒ２０が１価の原子団である場合、１価の有機基が好ましい。１価の有機基の具体例としては、メチル基、エチル基、プロピル基、イソプロピル基、ｎ－ブチル基、ｓｅｃ－ブチル基、ｎ－へプチル基等の、置換されていても良い炭素数１～１８の直鎖又は分岐のアルキル基；シクロプロピル基、シクロペンチル基、シクロヘキシル基、アダマンチル基等の、置換されていても良い炭素数３～１８の環状アルキル基；ビニル基、プロペニル基、ヘキセニル基等の、置換されていても良い炭素数２～１８の直鎖又は分岐のアルケニル基；シクロペンテニル基、シクロヘキセニル基等の、置換されていても良い炭素数３～１８の環状アルケニル基；プロピニル基、ヘキシニル基等の、置換されていても良い炭素数２～１８の直鎖又は分岐のアルキニル基；２－チエニル基、２－ピリジル基、４－ピペリジル基、モルホリノ基等の、置換されていても良い複素環基；フェニル基、トリル基、キシリル基、メシチル基等の、置換されていても良い炭素数６～１８のアリール基；ベンジル基、フェネチル基等の、置換されていても良い炭素数７～２０のアラルキル基；メトキシ基、エトキシ基、ｎ－プロポキシ基、イソプロポキシ基、ｎ－ブトキシ基、ｓｅｃ－ブトキシ基、ｔｅｒｔ－ブトキシ基等の、置換されていても良い炭素数１～１８の直鎖又は分岐のアルコキシ基；プロペニルオキシ基、ブテニルオキシ基、ペンテニルオキシ基等の、置換されていても良い炭素数３～１８の直鎖又は分岐のアルケニルオキシ基；メチルチオ基、エチルチオ基、ｎ－プロピルチオ基、ｎ－ブチルチオ基、ｓｅｃ－ブチルチオ基、ｔｅｒｔ－ブチルチオ基等の、置換されていても良い炭素数１～１８の直鎖又は分岐のアルキルチオ基などが挙げられる。
　また、１価の原子団としては、ニトロ基；ニトロソ基；シアノ基；イソシアノ基；シアナト基；イソシアナト基；チオシアナト基；イソチオシアナト基；メルカプト基；ヒドロキシ基；ヒドロキシアミノ基；ホルミル基；スルホン酸基；カルボキシル基；－ＣＯＲ２４で表されるアシル基、－ＮＲ２５Ｒ２６で表されるアミノ基、－ＮＨＣＯＲ２７で表されるアシルアミノ基、－ＮＨＣＯＯＲ２８で表されるカーバメート基、－ＣＯＯＲ２９で表されるカルボン酸エステル基、－ＯＣＯＲ３０で表されるアシルオキシ基、－ＣＯＮＲ３１Ｒ３２で表されるカルバモイル基、－ＳＯ２Ｒ３３で表されるスルホニル基、－ＳＯ２ＮＲ３４Ｒ３５で表されるスルファモイル基、－ＳＯ３Ｒ３６で表されるスルホン酸エステル基、－ＮＨＳＯ２Ｒ３７で表されるスルホンアミド基、－ＳＯＲ３８で表されるスルフィニル基も挙げられる。ここでＲ２４、Ｒ２７、Ｒ２８、Ｒ２９、Ｒ３０、Ｒ３３、Ｒ３６、Ｒ３７及びＲ３８は置換されていても良い炭化水素基又は置換されていても良い複素環基を表わし、Ｒ２５、Ｒ２６、Ｒ３１、Ｒ３２、Ｒ３４及びＲ３５は水素原子、置換されていても良い炭化水素基及び置換されていても良い複素環基のうちいずれかを表わす。
　このＲ２４～Ｒ３８で表される炭化水素基とは、例えば、直鎖又は分岐のアルキル基、環状アルキル基、直鎖又は分岐のアルケニル基、環状アルケニル基、アラルキル基、アリール基などが挙げられる。中でも好ましくは、メチル基、エチル基、プロピル基、イソプロピル基、ｎ－ブチル基、ｓｅｃ－ブチル基、ｔｅｒｔ－ブチル基、ｎ－ヘプチル基等の炭素数１～１８の直鎖又は分岐のアルキル基、シクロプロピル基、シクロペンチル基、シクロヘキシル基、アダマンチル基等の炭素数３～１８の環状アルキル基、ビニル基、プロペニル基、ヘキセニル基等の炭素数２～１８の直鎖又は分岐のアルケニル基、シクロペンテニル基、シクロヘキセニル基等の炭素数３～１８の環状アルケニル基、ベンジル基、フェネチル基等の炭素数７～２０のアラルキル基、フェニル基、トリル基、キシリル基、メシチル基等の炭素数６～１８のアリール基が挙げられる。
　またＲ２４～Ｒ３８で表される複素環基は、４－ピペリジル基、モルホリノ基、２－モルホリニル基、ピペラジル基等の飽和複素環でも、２－フリル基、２－ピリジル基、２－チアゾリル基、２－キノリル基等の芳香族複素環でも良い。これらは複数のヘテロ原子を含んでいても、さらに置換基を有していても良く、また結合位置も問わない。複素環として好ましい構造のものは、５～６員環の飽和複素環、５～６員環の単環及びその２縮合環の芳香族複素環である。
　Ｒ１７～Ｒ２０としては、有機半導体の製造（結晶化熱処理）の際に脱離するエチレン誘導体（エチレン化合物）が、通常は常圧２００℃、好ましくは常温常圧において、通常は気体又は液体、好ましくは気体となるものが好ましい。
　さらに、Ｒ１７～Ｒ２０は、任意の置換基で置換されていても良い。置換基の具体例を挙げると、メトキシ基、エトキシ基、ｎ－プロポキシ基、イソプロポキシ基、ｎ－ブトキシ基、ｓｅｃ－ブトキシ基、ｔｅｒｔ－ブトキシ基等の炭素数１～１０のアルコキシ基；メトキシメトキシ基、エトキシメトキシ基、プロポキシメトキシ基、エトキシエトキシ基、プロポキシエトキシ基、メトキシブトキシ基等の炭素数２～１２のアルコキシアルコキシ基；メトキシメトキシメトキシ基、メトキシメトキシエトキシ基、メトキシエトキシメトキシ基、エトキシメトキシメトキシ基、エトキシエトキシメトキシ基等の炭素数３～１５のアルコキシアルコキシアルコキシ基；フェニル基、トリル基、キシリル基等の炭素数６～１２のアリール基（これらは任意の置換基でさらに置換されていても良い。）；フェノキシ基、トリルオキシ基、キシリルオキシ基、ナフチルオキシ基等の炭素数６～１２のアリールオキシ基；アリルオキシ基、ビニルオキシ基等の炭素数２～１２のアルケニルオキシ基などが例示される。
　さらに、他の置換基として、２－チエニル基、２－ピリジル基、４－ピペリジル基、モルホリノ基等の複素環基；シアノ基；ニトロ基；ヒドロキシル基；アミノ基；Ｎ，Ｎ－ジメチルアミノ基、Ｎ，Ｎ－ジエチルアミノ基等の炭素数１～１０のアルキルアミノ基；メチルスルホニルアミノ基、エチルスルホニルアミノ基、ｎ－プロピルスルホニルアミノ基等の炭素数１～６のアルキルスルホニルアミノ基；フッ素原子、塩素原子、臭素原子等のハロゲン原子；カルボキシル基、メトキシカルボニル基、エトキシカルボニル基、ｎ－プロポキシカルボニル基、イソプロポキシカルボニル基、ｎ－ブトキシカルボニル等の炭素数２～７のアルコキシカルボニル基；メチルカルボニルオキシ基、エチルカルボニルオキシ基、ｎ－プロピルカルボニルオキシ基、イソプロピルカルボニルオキシ基、ｎ－ブチルカルボニルオキシ基等の炭素数２～７のアルキルカルボニルオキシ基；メトキシカルボニルオキシ基、エトキシカルボニルオキシ基、ｎ－プロポキシカルボニルオキシ基、イソプロポキシカルボニルオキシ基、ｎ－ブトキシカルボニルオキシ基等の炭素数２～７のアルコキシカルボニルオキシ基なども挙げられる。なお、これらの置換基は、１種を単独で用いてもよく、２種以上を任意の組み合わせ及び比率で併用しても良い。
　立体的な障害が小さく、小さな置換基を有するものとする観点からは、上述したＲ１７～Ｒ２０の中でも、例えば、水素原子、ハロゲン原子及び１価の有機基のいずれかが好ましい。好ましいものの具体例を挙げると、水素原子；フッ素原子、塩素原子、臭素原子等のハロゲン原子；メチル基、エチル基、プロピル基、ブチル基等のアルキル基、ビニル基、プロパニル基、ヘキセニル基等のアルケニル基などの１価の有機基などが挙げられる。中でも、特に水素原子、フッ素原子、塩素原子が好ましい。
　また、Ｒ９～Ｒ１６のうち、式（ＩＩＩ）で表されるビシクロ基を形成しないものは、１価の原子又は１価の原子団であれば、任意である。ただし、本発明のビシクロポルフィリン化合物から有機半導体を製造した場合に、得られる有機半導体の特性を発現するためのπ共役系の分子間の重なりを阻害する可能性が低いことから、Ｒ１７～Ｒ２０と同様に、立体的な障害が小さく、小さな置換基を有するものが好ましい。
　Ｒ９～Ｒ１６のうち、式（ＩＩＩ）で表されるビシクロ基を形成しないものの例を挙げると、上述のＲ１７～Ｒ２０と同様のものが挙げられる。また、Ｒ９～Ｒ１６のうち式（ＩＩＩ）で表されるビシクロ基を形成しないものは、本発明の効果を著しく損なわない限り任意の置換基で置換されていても良い。その置換基の具体例としては、上述のＲ１７～Ｒ２０の置換基として例示したものと同様の基が挙げられる。
　式（ＩＩ）において、Ｍは金属原子を表わす。Ｍとしては、例えば、Ｃｕ、Ｚｎ、Ｍｇ、Ｎｉ、Ｃｏ、Ｆｅ等の単一金属原子；ＡｌＣｌ、ＴｉＯ、ＦｅＣｌ、ＳｉＣｌ２等の３価以上の金属と他の元素とが結合して２価になっている原子団などが挙げられる。中でも、Ｍとしては、Ｃｕ、Ｚｎ及びＮｉからなる群より選ばれるいずれか１種が好ましい。特にＣｕ及びＺｎは半導体特性が良好である。また、Ｎｉは、ビシクロ基にアルキル基が置換していない場合、特に溶解性が低く、ビシクロ基にアルキル基を置換することで特に溶解性が向上するので特に好ましい。
　特に好適なビシクロポルフィリン化合物を式（ＩＶ）～（ＶＩ）に例示する。なお、以下の例示物ではＲ１＝Ｒ２＝Ｍｅ（Ｍｅはメチル基を表わす）、Ｒ３＝Ｒ４＝Ｈの例を示しているが、Ｒ１及びＲ２は、メチル基と類似の基でもよい。メチル基と類似の基としては、メチル基より鎖長の長いアルキル基や枝分かれしたアルキル基、アルコキシ基などが挙げられる。なお、これらの置換基は、１種を単独で用いてもよく、２種以上を任意の組み合わせ及び比率で併用しても良い。また、合成上、（Ｒ１，Ｒ２）と（Ｒ３，Ｒ４）とが入れ替わったものも生じ、メチル基で置換された位置の異なる異性体あるいはそれらの混合物も合成時には得られる。
Figure JPOXMLDOC01-appb-C000003
　熱変換型のビシクロ構造を有するポルフィリンは、通常１５０℃以上、とりわけ１５０～２５０℃程度に加熱されることにより、例えば以下の式（ＶＩＩ）から式（ＶＩＩＩ）の様に変換（エチレン化合物が脱離）され、結晶化し、高い移動度を有したアヌレン構造の有機半導体膜となる。
Figure JPOXMLDOC01-appb-C000004
　上記式中のＭは、金属原子を表し、上述のＭと同様な金属が好ましい。
　ビシクロポルフィリン化合物は、非常に大きな結晶を形成し、高い移動度を示す半導体膜となる。そのため、上述の好ましいチャンネル長の電界効果トランジスタを形成した場合、電極－半導体層間の電荷注入が移動度向上のボトルネックとなり易い。また、ビシクロポルフィリン化合物はイオン化ポテンシャルが低く、特にポルフィリン環の中心に金属元素を有する場合、酸素との電子的相互作用や、酸化反応が生じ易いと考えられる。また、ソース電極及びドレイン電極の表面に酸化層が存在することにより、ソース電極及びドレイン電極と接する半導体が酸素と反応又は電子的相互作用することによって、低移動度又は低導電性となり、電界効果トランジスタの移動度を低下させることも考えられる。しかし、ソース電極及びドレイン電極表面の酸化層を除去することにより、移動度の低下を防止することができると考えられる。
［電界効果トランジスタの用途］
　本発明の電界効果トランジスタは、電子デバイス、光電デバイスなどに利用することができる。本発明の電界効果トランジスタは、好ましくは電子デバイスに利用することができる。電子デバイスの具体例としては、表示素子、電子タグ、電磁波および圧力センサー等が挙げられる。
　以下、実施例及び比較例について説明する。なお、以下の実施例及び比較例において、イオン化ポテンシャルはイオン化ポテンシャル測定装置（ＯＰＴＥＬ社製、ＰＣＲ－１０１）によって測定した。また、この実施例における作業は、物性測定も含め、２３℃、湿度５０～６０％のクリーンルーム内で行った。
［実施例１］
＜第１工程：ゲート絶縁膜の形成＞
　図１のように、基板とゲート電極１を兼ねた導電性ｎ型シリコンウェハーの表面に、ゲート絶縁膜２として膜厚３００ｎｍの熱酸化シリコン膜を形成した。ゲート絶縁膜容量（Ｃｉ）は、誘電率を３．９とした場合、１．１５×１０－４Ｆ／ｍ２である。
＜第２工程：ソース電極及びドレイン電極の形成＞
　次に、熱酸化シリコン膜上にポリメチルグルタルイミド（ＰＭＧＩ）レジスト（化薬マイクロケム株式会社製ＳＦ－９）を０．５μｍの厚さにスピンコートし、１８０℃、５分間加熱してレジスト膜を形成した。さらに、このレジスト膜上にネガ型のフォトレジスト（日本ゼオン株式会社社製ＺＰＮ－１１５０）を厚さ４μｍにスピンコートし、８０℃、１８０秒加熱した。その後、４０秒露光し、１１０℃、１２０秒加熱した。その後、有機アルカリ現像液（ナガセケムテックス社製ＮＰＤ－１８）によって現像し、レジストのパターンを得た。
　得られた２層レジストのパターン上に、Ｍｏを厚さ１００ｎｍとなるようにスパッター法によって成膜した。その後、リフトオフ法により上記２層レジストパターンごと、不要なＭｏを除去することによって、端面が傾斜したソース電極３及びドレイン電極４を形成した。この端面の傾斜角（挟角）θをＳＥＭによる５万倍の断面観察で測定したところ、１°であった。なお、ソース電極３及びドレイン電極４間のチャンネル長とチャンネル幅は、各々１１μｍと５００μｍであった。
＜第３工程：電極表面の酸化膜の除去＞
　この第２工程まで終えた基板に対し、アセトン中で５分間超音波洗浄を行った後、Ｍｏ表面のＭｏＯｘ層を除去するために、超純水中において５分間超音波洗浄を行い、ＩＰＡ（イソプロピルアルコール）中で５分間超音波洗浄を行い、１分以内にＮ２雰囲気で満たされたグローブボックス（酸素濃度１ｐｐｍ未満、露点マイナス６５℃未満）内に移し、ホットプレート上で２１０℃、２０分間加熱し、基板を乾燥させた。
＜第４工程：有機半導体層の形成＞
　次いで、Ｎ２雰囲気で満たされたグローブボックス中で引き続き、前記式（ＶＩＩ）においてＭがＣｕである、加熱により逆ディールス・アルダー反応を起こす熱変換型のビシクロ構造を有したポルフィリン誘導体の０．７重量％クロロホルム（和光純薬工業株式会社製、∞Ｐｕｒｅ）溶液をスピンコートし、２１０℃、２０分間の加熱により変換および結晶化させて、有機半導体層を形成し、電界効果トランジスタを作製した。
＜イオン化ポテンシャルの測定＞
　ガラス基板上にＭｏを厚さ１００ｎｍとなるように、上述の第２工程と同一条件でスパッター法によって成膜し、その表面のイオン化ポテンシャルを測定したところ、５．３ｅＶであった。純Ｍｏのイオン化ポテンシャルが４．６ｅＶである（Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ，Ｖｏｌ．４８，Ｎｏ．１１，Ｎｏｖｅｍｂｅｒ　１９７７．Ｈｅｒｂｅｒｔ　Ｂ．Ｍｉｃｈａｅｌｓｏｎ参照）こと及びＭｏＯ３のイオン化ポテンシャルが５．３ｅＶである（ＡＰＰＬＩＥＤ　ＰＨＹＳＩＣＳ　ＬＥＴＴＥＲＳ　８８，　０７３５０８　（２００６）参照）ことから、上述の第２工程でも電極表面が、空気中の酸素によって表面が酸化を受けたことによりＭｏＯｘ層が生成し、イオン化ポテンシャルが上昇していることが間接的に確認された。
　また、この基板に対し、上述の第３工程と同様に、超音波洗浄を行い、１分以内にＮ２雰囲気で満たされたグローブボックス（酸素濃度１ｐｐｍ未満、露点マイナス６５℃未満）内に移し、ホットプレート上で２１０℃、２０分間加熱し、基板を乾燥させた。この基板を大気解放し、１分以内にイオン化ポテンシャル測定装置に設置し、減圧を開始して、電極表面のイオン化ポテンシャルを測定したところ、４．６ｅＶであり、表面酸化膜が除去されていることが認められた。
＜移動度の測定＞
　また、下記の実施例及び比較例において、「移動度」は、作製した半導体素子の出力特性を乾燥窒素中において、「Ａｇｉｌｅｎｔ４１５５ｃ半導体パラメータアナライザー」を使用して、ドレイン電圧が－３０Ｖで、ゲート電圧が＋１０Ｖ～－３０Ｖでの条件で測定し、下記式を用いてＩｄ ｓａｔを求め、√Ｉｄ ｓａｔとＶｇの直線の傾きから求めた。
Figure JPOXMLDOC01-appb-M000005
　ここで、Ｉｄ ｓａｔはドレイン電流、Ｗはチャンネル幅、Ｃｉはゲート絶縁膜の電気容量、Ｌはチャンネル長、μｓａｔは移動度、Ｖｇはゲート電圧であり、Ｖｔｈは閾値電圧である。
　上記のように（第４工程まで終了）して作製した４個の電界効果トランジスタについて、その移動度を測定したところ、平均２．２ｃｍ２／Ｖ・ｓであった。
［比較例１］
　実施例１において、第３工程における超純水による超音波洗浄を行わず、ＭｏＯｘ層を除去しなかったこと以外は同様にして電界効果トランジスタを作製した。具体的には、第３工程として、第２工程まで終えた基板に対し、アセトン中で５分間超音波洗浄を行った後、ＩＰＡ（イソプロピルアルコール）中で５分間超音波洗浄を行い、１分以内にＮ２雰囲気で満たされたグローブボックス（酸素濃度１ｐｐｍ未満、露点マイナス６５℃未満）内に移し、ホットプレート上で２１０℃、２０分間加熱し、基板を乾燥させた。
　上記のように（第４工程まで終了）して作製した４個の電界効果トランジスタについて、その移動度を測定したところ、平均１．５ｃｍ２／Ｖ・ｓであった。
　また、以下のように、この第３工程終了後の電極と同様のＭｏ膜を作製し、そのイオン化ポテンシャルを測定したところ、５．３ｅＶであり、Ｍｏ電極表面の酸化層はＩＰＡ洗浄では除去されないことが確認された。イオン化ポテンシャル測定用のＭｏ膜は、ガラス基板上に、スパッター法により、上述の第２工程と同一条件でＭｏを厚さ１００ｎｍとなるように成膜した後、アセトン中で５分間超音波洗浄を行った後、ＩＰＡ（イソプロピルアルコール）中で５分間超音波洗浄を行い、１分以内にＮ２雰囲気で満たされたグローブボックス（酸素濃度１ｐｐｍ未満、露点マイナス６５℃未満）内に移し、ホットプレート上で２１０℃、２０分間加熱し、基板を乾燥させることにより作製した。
［参考例１］
　実施例１において、第３工程における前記ＩＰＡ洗浄後に、クリーンルーム内の空気雰囲気に３時間静置し、Ｍｏ電極表面にＭｏＯｘ層を再生成させ、その後、再度ＩＰＡ洗浄を行ったこと以外は同様にして、電界効果トランジスタを作製した。
　上記のようにして作製した４個の電界効果トランジスタについて、その移動度を測定したところ、平均１．３ｃｍ２／Ｖ・ｓであった。
　また、以下のように、この第３工程終了後の電極と同様のＭｏ膜を作製し、そのイオン化ポテンシャルを測定したところ、５．３ｅＶであり、Ｍｏ電極表面に酸化層が形成されていることが分かった。イオン化ポテンシャル測定用のＭｏ膜は、ガラス基板上に、スパッター法により、上述の第２工程と同一条件でＭｏを厚さ１００ｎｍとなるように成膜した後、アセトン中で５分間超音波洗浄を行い、超純水中において５分間超音波洗浄を行い、ＩＰＡ（イソプロピルアルコール）中での５分間超音波洗浄を行ってから、空気雰囲気に３時間静置し、再度、ＩＰＡ（イソプロピルアルコール）中で５分間超音波洗浄を行い、１分以内にＮ２雰囲気で満たされたグローブボックス（酸素濃度１ｐｐｍ未満、露点マイナス６５℃未満）内に移し、ホットプレート上で２１０℃、２０分間加熱し、基板を乾燥させることにより作製した。
［参考例２］
　実施例１において、第３工程における前記ＩＰＡ洗浄後、空気雰囲気のクリーンルーム内において１５０℃、５分間加熱してＭｏ電極表面にＭｏＯｘ層を再生成させ、その後、再度ＩＰＡ洗浄を行ったこと以外は実施例１と同様にして、電界効果トランジスタを作製した。
　上記のようにして作製した４個の電界効果トランジスタについて、その移動度を測定したところ、平均１．５ｃｍ２／Ｖ・ｓであった。
　また、以下のように、この第３工程終了後の電極と同様のＭｏ膜を作製し、そのイオン化ポテンシャルを測定したところ、５．３ｅＶであり、Ｍｏ電極表面に酸化層が形成されていることが分かった。イオン化ポテンシャル測定用のＭｏ膜は、ガラス基板上に、スパッター法により、上述の第２工程と同一条件でＭｏを厚さ１００ｎｍとなるように成膜した後、アセトン中で５分間超音波洗浄を行い、超純水中において５分間超音波洗浄を行い、ＩＰＡ（イソプロピルアルコール）中で５分間超音波洗浄を行ってから、空気雰囲気中で１５０℃、５分間加熱した後、再度、ＩＰＡ（イソプロピルアルコール）中で５分間超音波洗浄を行い、１分以内にＮ２雰囲気で満たされたグローブボックス（酸素濃度１ｐｐｍ未満、露点マイナス６５℃未満）内に移し、ホットプレート上で２１０℃、２０分間加熱し、基板を乾燥させることにより作製した。
［考察］
　Ｍｏ電極表面にＭｏＯｘ層が存在している比較例１及び参考例１～２に比べ、表面に酸化膜が不存在である実施例１は移動度が高かった。
［参考例３］
　Ｍｏ電極表面の大気中の酸素による酸化を明らかにする為に、スパッターでガラス基板上に１００ｎｍのＭｏ薄膜を形成し、そのイオン化ポテンシャル測定を行ったところ、成膜直後のＭｏ薄膜表面のイオン化ポテンシャルは４．６ｅＶであった。一方、クリーンルーム内に３０分間静置したＭｏ薄膜表面のイオン化ポテンシャルは５．０ｅＶであり、空気中の酸素によってＭｏ電極表面の酸化が進行していることが認められた。また、クリーンルーム内に１時間３０分間静置したＭｏ薄膜表面のイオン化ポテンシャルは５．２ｅＶであり、３時間静置したＭｏ薄膜表面のイオン化ポテンシャルは５．３ｅＶであり、各々、空気中の酸素によってＭｏ電極表面の酸化が更に進行していることが認められた。
　また、成膜直後のＭｏ薄膜を１５０℃、５分間加熱したところ、Ｍｏ薄膜表面のイオン化ポテンシャルは５．３ｅＶになっており、加熱によって酸化が促進されることが認められた。また、基板にＵＶ／Ｏ３処理を５分間行った場合もＭｏ薄膜表面は酸化され、イオン化ポテンシャルは５．３ｅＶになった。
　これらの酸化されたＭｏ薄膜を超純水中で５分間超音波洗浄したところ、Ｍｏ薄膜表面のイオン化ポテンシャルは４．６ｅＶになった。このことから、Ｍｏ表面に形成される酸化膜は、水洗浄により除去可能であることが認められた。
［比較例２］
　実施例１の第４工程において、有機半導体層の形成をペンタセン（東京化成工業株式会社製、真空昇華精製品）を厚み１００ｎｍで真空蒸着した以外は実施例１と同様にして、電界効果トランジスタを作製した。作製した電界効果トランジスタについて、その移動度を測定したところ、０．０６３ｃｍ２／Ｖ・ｓであった。
［比較例３］
　比較例１の第４工程において、有機半導体層の形成をペンタセン（東京化成工業株式会社製、真空昇華精製品）を厚み１００ｎｍで真空蒸着した以外は比較例１と同様にして、電界効果トランジスタを作製した。作製した電界効果トランジスタについて、その移動度を測定したところ、０．１０ｃｍ２／Ｖ・ｓであった。
［考察］
　有機半導体層がペンタセンである場合、Ｍｏ電極表面にＭｏＯｘ層が存在している比較例３に比べ、表面に酸化膜が不存在である比較例２の移動度が低かった。
［比較例４］
　実施例１の第４工程において、有機半導体層の形成をポリ－３－ヘキシルチオフェン（ＡＬＤＲＩＣＨ製）の１重量％クロロホルム（和光純薬工業株式会社製、∞Ｐｕｒｅ）溶液をスピンコートし、１２０℃、６０分間の加熱させることにより行なった以外は実施例１と同様にして、電界効果トランジスタを作製した。作製した電界効果トランジスタについて、その移動度を測定したところ、０．０００３３ｃｍ２／Ｖ・ｓであった。
［比較例５］
　比較例１の第４工程において、有機半導体層の形成をポリ－３－ヘキシルチオフェン（ＡＬＤＲＩＣＨ製）の１重量％クロロホルム（和光純薬工業株式会社製、∞Ｐｕｒｅ）溶液をスピンコートし、１２０℃、６０分間の加熱させることにより行なった以外は比較例１と同様にして、電界効果トランジスタを作製した。作製した電界効果トランジスタについて、その移動度を測定したところ、０．０００８３ｃｍ２／Ｖ・ｓであった。
［考察］
　有機半導体層がポリ－３－ヘキシルチオフェンである場合、Ｍｏ電極表面にＭｏＯｘ層が存在している比較例５に比べ、表面に酸化膜が不存在である比較例４の移動度が低かった。
　本発明を詳細に、また特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは、当業者にとって明らかである。
　本出願は２０１０年１２月２２日出願の日本特許出願（特願２０１０－２８６２６１）に基づくものであり、その内容はここに参照として取り込まれる。
　１　ゲート電極
　２　ゲート絶縁膜
　３　ソース電極
　４　ドレイン電極
　５　酸化膜
　６　有機半導体層

Claims (15)

  1. 　基板と、該基板上に形成されたソース電極及びドレイン電極と、アヌレン構造の有機半導体層とを有するボトムコンタクト型電界効果トランジスタであって、
    　該ソース電極及び該ドレイン電極を構成する金属が、標準電極電位１．１０Ｖ以下の金属又は該金属の合金よりなり、
    　該ソース電極及びドレイン電極の少なくとも一方の該有機半導体層と接する表面に酸化膜が不存在である電界効果トランジスタ。
  2. 　基板と、該基板上に形成されたソース電極及びドレイン電極と、アヌレン構造の有機半導体層とを有するボトムコンタクト型電界効果トランジスタであって、
    　該ソース電極及び該ドレイン電極を構成する金属が、Ａｕ及びＰｔ以外の金属又は該金属の合金よりなり、
    　該ソース電極及びドレイン電極の少なくとも一方の該有機半導体層と接する表面に酸化膜が不存在である電界効果トランジスタ。
  3. 　前記酸化膜が不存在であるとは、前記電極の表面のイオン化ポテンシャルと当該電極を構成する金属が純金属である場合におけるイオン化ポテンシャルとの差、及び前記電極の表面のイオン化ポテンシャルと当該電極を構成する合金が純合金である場合におけるイオン化ポテンシャルとの差が、各々０．７ｅＶ未満であることを意味する、請求項１又は２に記載の電界効果トランジスタ。
  4. 　前記ソース電極及び前記ドレイン電極を構成する金属が白金族以外の金属又は該金属の合金である請求項１ないし３のいずれか１項に記載の電界効果トランジスタ。
  5. 　前記白金族以外の金属がＭｇ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｇａ、Ｇｅ、Ｓｅ、Ｎｂ、Ｍｏ、Ａｇ、Ｉｎ、Ｓｎ、Ｓｂ、Ｔａ及びＷからなる群より選ばれる一種以上である請求項４に記載の電界効果トランジスタ。
  6. 　前記ソース電極及び前記ドレイン電極の互いに対峙する側の端面は、該端面と前記基板の板面との挟角がそれぞれ９０°未満の傾斜面となっている請求項１ないし５のいずれか１項に記載の電界効果トランジスタ。
  7. 　前記ソース電極と前記ドレイン電極との最短距離が０．１～２０μｍである請求項１ないし６のいずれか１項に記載の電界効果トランジスタ。
  8. 　基板上にそれぞれ金属又は合金よりなるソース電極及びドレイン電極を形成する工程と、アヌレン構造の有機半導体層を形成する工程とを有するボトムコンタクト型電界効果トランジスタの製造方法であって、
    　該ソース電極及び該ドレイン電極を形成した後、少なくとも一方の電極の表面から酸化膜を除去する酸化膜除去処理を行い、その後、前記有機半導体層を形成する電界効果トランジスタの製造方法。
  9. 　前記酸化膜除去処理は、表面に酸化膜を有した電極に対し、酸化膜が可溶である液を接触させて酸化膜を溶解除去する処理である請求項８に記載の電界効果トランジスタの製造方法。
  10. 　前記酸化膜が水溶性であり、前記液は水である請求項９に記載の電界効果トランジスタの製造方法。
  11. 　前記液は酸性である請求項９に記載の電界効果トランジスタの製造方法。
  12. 　前記液はアルカリ性である請求項９に記載の電界効果トランジスタの製造方法。
  13. 　前記ソース電極及び前記ドレイン電極を形成するに際し、該ソース電極及び該ドレイン電極の互いに対峙する側の端面と基板の板面との挟角がそれぞれ９０°未満の傾斜角となるように形成する請求項８ないし１２のいずれか１項に記載の電界効果トランジスタの製造方法。
  14. 　請求項８ないし１３のいずれか１項に記載の製造方法により製造される電界効果トランジスタ。
  15. 　請求項１ないし７及び１４のいずれか１項に記載の電界効果トランジスタを有する電子デバイス。
PCT/JP2011/079419 2010-12-22 2011-12-19 電界効果トランジスタ、その製造方法及びそれを有する電子デバイス WO2012086609A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2011800623134A CN103270581A (zh) 2010-12-22 2011-12-19 场效应晶体管、其制造方法及具有该场效应晶体管的电子器件
EP11850611.2A EP2657960A1 (en) 2010-12-22 2011-12-19 Field-effect transistor, process for producing the same, and electronic device including the same
JP2012549808A JPWO2012086609A1 (ja) 2010-12-22 2011-12-19 電界効果トランジスタ、その製造方法及びそれを有する電子デバイス
US13/925,268 US20130277661A1 (en) 2010-12-22 2013-06-24 Field-effect transistor, process for producing the same, and electronic device including the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010286261 2010-12-22
JP2010-286261 2010-12-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/925,268 Continuation US20130277661A1 (en) 2010-12-22 2013-06-24 Field-effect transistor, process for producing the same, and electronic device including the same

Publications (1)

Publication Number Publication Date
WO2012086609A1 true WO2012086609A1 (ja) 2012-06-28

Family

ID=46313878

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/079419 WO2012086609A1 (ja) 2010-12-22 2011-12-19 電界効果トランジスタ、その製造方法及びそれを有する電子デバイス

Country Status (5)

Country Link
US (1) US20130277661A1 (ja)
EP (1) EP2657960A1 (ja)
JP (1) JPWO2012086609A1 (ja)
CN (1) CN103270581A (ja)
WO (1) WO2012086609A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058448A (ja) * 2014-09-05 2016-04-21 Dic株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ及びトランジスタアレイ
WO2020031404A1 (ja) * 2018-08-08 2020-02-13 株式会社ニコン トランジスタの製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730119A (ja) * 1993-07-09 1995-01-31 Toshiba Corp 液晶表示装置用薄膜トランジスタの製造方法
JP2005327797A (ja) 2004-05-12 2005-11-24 Matsushita Electric Ind Co Ltd 有機電界効果トランジスタおよびその製造方法
JP2007524241A (ja) * 2004-02-09 2007-08-23 サムスン エレクトロニクス カンパニー リミテッド 薄膜トランジスタ表示板及びその製造方法
JP2008010676A (ja) 2006-06-29 2008-01-17 Victor Co Of Japan Ltd 有機薄膜トランジスタ
JP2008060117A (ja) * 2006-08-29 2008-03-13 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法
JP2009536439A (ja) * 2006-05-10 2009-10-08 エルジー・ケム・リミテッド 有機電子素子の製造方法およびそれによって製造された有機電子素子
JP2010034394A (ja) * 2008-07-30 2010-02-12 Idemitsu Kosan Co Ltd 有機薄膜トランジスタ
JP2010286261A (ja) 2009-06-09 2010-12-24 Shizuoka Prefecture 測定方法、及び、装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6667215B2 (en) * 2002-05-02 2003-12-23 3M Innovative Properties Method of making transistors
EP2194582A4 (en) * 2007-09-26 2012-01-04 Idemitsu Kosan Co ORGANIC THIN FILM TRANSISTOR
JP5833439B2 (ja) * 2009-04-10 2015-12-16 三菱化学株式会社 電界効果トランジスタ、その製造方法及びそれを用いた電子デバイス
WO2012085987A1 (ja) * 2010-12-24 2012-06-28 パナソニック株式会社 半導体トランジスタの製造方法、並びに該方法で製造した半導体トランジスタを用いた駆動回路、該駆動回路と表示素子とを含んでなる画素回路、該画素回路が行列状に配置された表示パネル、及び該パネルを備えた表示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730119A (ja) * 1993-07-09 1995-01-31 Toshiba Corp 液晶表示装置用薄膜トランジスタの製造方法
JP2007524241A (ja) * 2004-02-09 2007-08-23 サムスン エレクトロニクス カンパニー リミテッド 薄膜トランジスタ表示板及びその製造方法
JP2005327797A (ja) 2004-05-12 2005-11-24 Matsushita Electric Ind Co Ltd 有機電界効果トランジスタおよびその製造方法
JP2009536439A (ja) * 2006-05-10 2009-10-08 エルジー・ケム・リミテッド 有機電子素子の製造方法およびそれによって製造された有機電子素子
JP2008010676A (ja) 2006-06-29 2008-01-17 Victor Co Of Japan Ltd 有機薄膜トランジスタ
JP2008060117A (ja) * 2006-08-29 2008-03-13 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法
JP2010034394A (ja) * 2008-07-30 2010-02-12 Idemitsu Kosan Co Ltd 有機薄膜トランジスタ
JP2010286261A (ja) 2009-06-09 2010-12-24 Shizuoka Prefecture 測定方法、及び、装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
APPLIED PHYSICS LETTERS, vol. 88, 2006, pages 073508
HERBERT B. MICHAELSON, JOURNAL OF APPLIED PHYSICS, vol. 48, no. 11, November 1977 (1977-11-01)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058448A (ja) * 2014-09-05 2016-04-21 Dic株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ及びトランジスタアレイ
US10193068B2 (en) 2014-09-05 2019-01-29 Dis Corporation Method of manufacturing a specifically dimensioned thin film transistor, thin film transistor, and transistor array
WO2020031404A1 (ja) * 2018-08-08 2020-02-13 株式会社ニコン トランジスタの製造方法
TWI726290B (zh) * 2018-08-08 2021-05-01 日商尼康股份有限公司 電晶體之製造方法
JPWO2020031404A1 (ja) * 2018-08-08 2021-08-12 株式会社ニコン トランジスタの製造方法
JP7127685B2 (ja) 2018-08-08 2022-08-30 株式会社ニコン トランジスタの製造方法
US11522145B2 (en) 2018-08-08 2022-12-06 Nikon Corporation Method for manufacturing transistor comprising removal of oxide film

Also Published As

Publication number Publication date
US20130277661A1 (en) 2013-10-24
JPWO2012086609A1 (ja) 2014-05-22
CN103270581A (zh) 2013-08-28
EP2657960A1 (en) 2013-10-30

Similar Documents

Publication Publication Date Title
JP5833439B2 (ja) 電界効果トランジスタ、その製造方法及びそれを用いた電子デバイス
JP2017503336A (ja) 低接触抵抗薄膜トランジスタ
JP2007013138A (ja) 有機簿膜トランジスタの製造方法及びこれによって製造された有機薄膜トランジスタ
KR101958990B1 (ko) 유기 박막 트랜지스터 및 그 제조 방법
JP5205763B2 (ja) 有機薄膜トランジスタ
Bharti et al. High performance and electro-mechanical stability in small molecule: polymer blend flexible organic field-effect transistors
JP2007150156A (ja) トランジスタおよびその製造方法
WO2016152090A1 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び薄膜トランジスタを用いた画像表示装置
WO2012086609A1 (ja) 電界効果トランジスタ、その製造方法及びそれを有する電子デバイス
EP2871684B1 (en) Thin film transistor, method of manufacturing the same, and electronic device including the thin film transistor
TWI392095B (zh) 有機薄膜電晶體陣列面板及其製造方法
JP5948742B2 (ja) 有機電子デバイス用組成物、有機電子デバイスの作製方法、有機電子デバイス及び電界効果トランジスタ
US7648852B2 (en) Low-voltage organic thin film transistor and fabrication method thereof
JP2004083650A (ja) 有機半導体材料及びそれを用いる薄膜トランジスタ素子
KR102277814B1 (ko) 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자
WO2022181707A1 (ja) 無機／有機ハイブリッド相補型半導体デバイス及びその製造方法
KR20090067728A (ko) 유기 박막 트랜지스터 및 그 제조방법
WO2022181706A1 (ja) 非化学量論組成を有する化合物用封止材及びその製造方法
JP2011003753A (ja) 電界効果トランジスタ
JP5948741B2 (ja) 有機電子デバイス用組成物、有機電子デバイスの作製方法、有機電子デバイス及び電界効果トランジスタ
JP2012256784A (ja) 有機半導体素子の製造方法および有機半導体素子
JP5754126B2 (ja) 有機半導体用混合物、並びに、有機電子デバイスの作製方法及び有機電子デバイス
JP5644065B2 (ja) 電界効果トランジスタ
JP2011003755A (ja) 電界効果トランジスタ
JP2008311637A (ja) 有機薄膜トランジスタ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11850611

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012549808

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE