KR101958990B1 - 유기 박막 트랜지스터 및 그 제조 방법 - Google Patents

유기 박막 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR101958990B1
KR101958990B1 KR1020120047548A KR20120047548A KR101958990B1 KR 101958990 B1 KR101958990 B1 KR 101958990B1 KR 1020120047548 A KR1020120047548 A KR 1020120047548A KR 20120047548 A KR20120047548 A KR 20120047548A KR 101958990 B1 KR101958990 B1 KR 101958990B1
Authority
KR
South Korea
Prior art keywords
self
assembled monolayer
precursor
forming
source electrode
Prior art date
Application number
KR1020120047548A
Other languages
English (en)
Other versions
KR20130123983A (ko
Inventor
정지영
김주영
김혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120047548A priority Critical patent/KR101958990B1/ko
Priority to US13/670,001 priority patent/US8999748B2/en
Publication of KR20130123983A publication Critical patent/KR20130123983A/ko
Application granted granted Critical
Publication of KR101958990B1 publication Critical patent/KR101958990B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H10K10/476Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

기판 위에 게이트 전극, 게이트 절연체, 소스 전극 및 드레인 전극을 차례로 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극 위에 제1 자기조립단층 전구체로부터 제1 자기조립단층을 형성하는 단계, 상기 게이트 절연체 위에 상기 제1 자기조립단층 전구체와 다른 제2 자기조립단층 전구체로부터 제2 자기조립단층을 형성하는 단계, 그리고 상기 제1 자기조립단층과 상기 제2 자기조립단층 위에 유기 반도체를 형성하는 단계를 포함하고, 상기 제1 자기조립단층을 형성하는 단계와 상기 제2 자기조립단층을 형성하는 단계는 단일 용기 내에서 동시에 또는 순차적으로 수행하는 유기 박막 트랜지스터의 제조 방법 및 상기 방법으로 제조된 유기 박막 트랜지스터와 이를 포함하는 표시 장치에 관한 것이다.

Description

유기 박막 트랜지스터 및 그 제조 방법{ORGANIC THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING THE SAME}
유기 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display, OLED display), 전기 영동 표시 장치(electrophoretic display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극과 그 사이에 들어 있는 전기 광학 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.
한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기 광학 활성층은 이 전기 신호를 광학 신호로 변환함으로써 영상을 표시한다.
평판 표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line)이 평판 표시 장치에 구비된다.
이러한 박막 트랜지스터 중에서, 규소(Si)와 같은 무기 반도체 대신 유기 반도체를 포함하는 유기 박막 트랜지스터(organic thin film transistor, OTFT)에 대한 연구가 활발히 이루어지고 있다.
유기 박막 트랜지스터는 유기 물질의 특성상 섬유(fiber) 또는 필름(film)과 같은 형태로 만들 수 있어서 가요성 표시 장치(flexible display device)의 핵심 소자로 주목받고 있다.
유기 박막 트랜지스터는 유기 반도체와 금속 전극 사이의 접촉 저항 및 채널 특성이 전하 이동 특성을 결정하는데 중요하다.
일 구현예는 단순한 공정으로 유기 반도체와 금속 전극 사이의 접촉 저항을 낮추는 동시에 채널 특성을 개선할 수 있는 유기 박막 트랜지스터의 제조 방법을 제공한다.
다른 구현예는 상기 방법으로 제조된 유기 박막 트랜지스터를 제공한다.
일 구현예에 따르면, 기판 위에 게이트 전극, 게이트 절연체, 소스 전극 및 드레인 전극을 차례로 형성하는 단계, 상기 소스 전극 및 상기 드레인 전극 위에 제1 자기조립단층 전구체로부터 제1 자기조립단층을 형성하는 단계, 상기 게이트 절연체 위에 상기 제1 자기조립단층 전구체와 다른 제2 자기조립단층 전구체로부터 제2 자기조립단층을 형성하는 단계, 그리고 상기 제1 자기조립단층과 상기 제2 자기조립단층 위에 유기 반도체를 형성하는 단계를 포함하고, 상기 제1 자기조립단층을 형성하는 단계와 상기 제2 자기조립단층을 형성하는 단계는 단일 용기 내에서 동시에 또는 순차적으로 수행하는 유기 박막 트랜지스터의 제조 방법을 제공한다.
상기 제1 자기조립단층을 형성하는 단계와 상기 제2 자기조립단층을 형성하는 단계는 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체에 상기 제1 자기조립단층 전구체와 상기 제2 자기조립단층 전구체의 혼합 용액을 공급하는 단계를 포함할 수 있다.
상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체에 상기 혼합 용액을 공급하는 단계는 침지(dipping) 또는 스핀 코팅으로 수행할 수 있다.
상기 혼합 용액은 상기 제1 자기조립단층 전구체와 상기 제2 자기조립단층 전구체의 농도를 다르게 포함할 수 있다.
상기 제1 자기조립단층을 형성하는 단계와 상기 제2 자기조립단층을 형성하는 단계는 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체에 상기 제1 자기조립단층 전구체 및 상기 제2 자기조립단층 전구체 중 어느 하나를 포함하는 제1 용액을 공급하는 단계, 그리고 상기 제1 용액에 상기 제1 자기조립단층 전구체 및 상기 제2 자기조립단층 전구체 중 다른 하나를 추가로 첨가한 제2 용액을 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체에 공급하는 단계를 포함할 수 있다.
상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체에 상기 제1 용액 및 상기 제2 용액을 공급하는 단계는 침지 방법으로 수행할 수 있다.
상기 제1 자기조립단층을 형성하는 단계와 상기 제2 자기조립단층을 형성하는 단계는 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체에 상기 제1 자기조립단층 전구체 및 상기 제2 자기조립단층 전구체 중 어느 하나를 공급하는 단계, 그리고 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체에 상기 제1 자기조립단층 전구체 및 상기 제2 자기조립단층 전구체 중 다른 하나를 공급하는 단계를 포함할 수 있다.
상기 제1 자기조립단층 전구체 및 상기 제2 자기조립단층 전구체를 공급하는 단계는 스핀 코팅으로 수행할 수 있다.
상기 제1 자기조립단층을 형성하는 단계와 상기 제2 자기조립단층을 형성하는 단계는 상기 게이트 절연체, 상기 소스 전극 및 상기 드레인 전극에 상기 제1 자기조립단층 전구체와 상기 제2 자기조립단층 전구체를 기상 형태로 동시에 공급하는 단계를 포함할 수 있다.
상기 제1 자기조립단층을 형성하는 단계와 상기 제2 자기조립단층을 형성하는 단계는 상기 게이트 절연체, 상기 소스 전극 및 드레인 전극에 상기 제1 자기조립단층 전구체 및 상기 제2 자기조립단층 전구체 중 어느 하나를 기상 형태로 공급하는 단계, 그리고 상기 게이트 절연체, 상기 소스 전극 및 드레인 전극에 상기 제1 자기조립단층 전구체 및 상기 제2 자기조립단층 전구체 중 다른 하나를 기상 형태로 추가로 공급하는 단계를 포함할 수 있다.
상기 제1 자기조립단층 전구체는 티올계 화합물, 티오아세틸계 화합물, 디설파이드계 화합물 또는 이들의 조합을 포함할 수 있다.
상기 제1 자기조립단층 전구체는 불소 함유 티올계 화합물을 포함할 수 있다.
상기 제2 자기조립단층 전구체는 하기 화학식 1로 표현되는 화합물을 포함할 수 있다.
[화학식 1]
X-Y-Z
상기 화학식 1에서,
X는 -SiX1X2X3 , -COOH, -SOOH, -PO3H, -SO3H2, -COCl, -PO3H, -SO2Cl, -OPOCl2, -POCl2 또는 이들의 조합이고, 여기서 X1, X2 및 X3는 각각 독립적으로 수소, 치환 또는 비치환된 C1 내지 C20 알콕시기, 히드록시기 또는 할로겐기이고,
Y는 -(CH2)n- (n은 0 내지 30의 정수) 또는 -(CF2)m- (m은 0 내지 30의 정수) 또는 이들의 조합이고,
Z는 수소, 히드록시기, 치환 또는 비치환된 C1 내지 C20 알킬기, 치환 또는 비치환된 C6 내지 C20 아릴기, 치환 또는 비치환된 C1 내지 C20 할로알킬기, 할로겐기, 티올기, 아민기, 니트로기 또는 이들의 조합이다.
다른 구현예에 따르면, 상술한 방법으로 제조된 유기 박막 트랜지스터를 제공한다.
또 다른 구현예에 따르면, 상기 유기 박막 트랜지스터를 포함하는 표시 장치를 제공한다.
공정을 단순화하면서도, 유기 반도체와 금속 전극 사이의 접촉 저항을 낮추는 동시에 채널 특성을 개선할 수 있다.
도 1은 일 구현예에 따른 유기 박막 트랜지스터를 도시한 단면도이고,
도 2 및 도 3은 도 1의 유기 박막 트랜지스터의 제조 방법을 도시한 개략도이고,
도 4 내지 도 10은 제1 자기 조립 단층과 제2 자기 조립 단층을 형성하는 방법을 도시한 개략도이고,
도 11 내지 도 13은 각각 실시예 2와 비교예 1, 2에 따른 유기 박막 트랜지스터의 접촉 저항 특성을 보여주는 그래프이다.
이하, 첨부한 도면을 참조하여 본 발명의 구현예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현 예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 일 구현예에 따른 유기 박막 트랜지스터에 대하여 설명한다.
도 1은 일 구현예에 따른 유기 박막 트랜지스터를 도시한 단면도이다.
투명한 유리, 실리콘 또는 플라스틱 따위로 만들어진 기판(110) 위에 게이트 전극(124)이 형성되어 있다.
게이트 전극(124)은 게이트 신호를 전달하는 게이트선(도시하지 않음)과 연결되어 있다.
게이트 전극(124) 위에는 게이트 절연체(140)가 형성되어 있다.
게이트 절연체(140)는 유기 물질, 무기 물질 또는 이들의 조합으로 만들어질 수 있으며, 유기 물질의 예로는 폴리비닐알코올(polyvinyl alcohol)계 화합물, 폴리이미드(polyimide)계 화합물, 폴리아크릴(polyacryl)계 화합물, 폴리스티렌(polystyrene)계 화합물, 벤조시클로부탄(benzocyclobutane, BCB) 따위의 용해성 고분자 화합물을 들 수 있고, 무기 물질의 예로는 질화규소(SiNx), 산화알루미늄(Al2O3) 및 산화규소(SiO2)를 들 수 있으며, 단일막 또는 2층 이상의 적층막일 수 있다.
게이트 절연체(140) 위에는 소스 전극(173) 및 드레인 전극(175)이 형성되어 있다.
소스 전극(173) 및 드레인 전극(175)은 게이트 전극(124)을 중심으로 마주하고 있다. 소스 전극(173)은 데이터 신호를 전달하는 데이터선(도시하지 않음)과 전기적으로 연결되어 있다.
소스 전극(173) 및 드레인 전극(175)은 금(Au), 구리(Cu), 니켈(Ni), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 또는 이들의 합금 중에서 선택된 적어도 하나의 금속을 포함할 수 있다.
소스 전극(173) 및 드레인 전극(175) 위에는 각각 제1 자기 조립 단층(161)이 형성되어 있다.
제1 자기 조립 단층(161)은 금속에 대하여 친화성을 가지는 일단 또는 양단을 가지는 자기 조립 단층 전구체(이하 '제 자기 조립 단층 전구체'라 한다)로부터 만들어질 수 있다.
상기 제1 자기 조립 단층 전구체는 예컨대 티올계 화합물, 티오아세틸계 화합물, 디설파이드계 화합물 또는 이들의 조합을 포함할 수 있다.
예컨대 상기 제1 자기조립단층 전구체는 하기 그룹 1에 나열된 화합물을 들 수 있으나, 이에 한정되는 것은 아니다.
[그룹 1]
Figure 112012035855575-pat00001
상기 제1 자기조립단층 전구체는 예컨대 상기 그룹 1에 도시된 펜타플루오로벤젠티올(pentafluorobenzenethiol)과 같이 불소 함유 티올계 화합물을 포함할 수 있다.
소스 전극(173)과 드레인 전극(175) 사이에 노출되어 있는 게이트 절연체(140)의 상부에는 제2 자기 조립 단층(162)이 형성되어 있다.
제2 자기 조립 단층(162)은 절연체에 대하여 친화성을 가지는 일단 또는 양단을 가지는 자기 조립 단층 전구체(이하 '제2 자기 조립 단층 전구체'라 한다)로부터 만들어질 수 있다. 제2 자기 조립 단층 전구체는 상기 제1 자기 조립 단층 전구체와 다른 물질일 수 있다.
상기 제2 자기 조립 단층 전구체는 예컨대 하기 화학식 1로 표현되는 화합물을 포함할 수 있다.
[화학식 1]
X-Y-Z
상기 화학식 1에서,
X는 -SiX1X2X3, -COOH, -SOOH, -PO3H, -SO3H2, -COCl, -PO3H, -SO2Cl, -OPOCl2, -POCl2 또는 이들의 조합이고, 여기서 X1, X2 및 X3는 각각 독립적으로 수소, 치환 또는 비치환된 C1 내지 C20 알콕시기, 히드록시기 또는 할로겐기이고,
Y는 -(CH2)n- (n은 0 내지 30의 정수) 또는 -(CF2)m- (m은 0 내지 30의 정수) 또는 이들의 조합이고,
Z는 수소, 히드록시기, 치환 또는 비치환된 C1 내지 C20 알킬기, 치환 또는 비치환된 C6 내지 C20 아릴기, 치환 또는 비치환된 C1 내지 C20 할로알킬기, 할로겐기, 티올기, 아민기, 니트로기 또는 이들의 조합이다.
예컨대 상기 제2 자기조립단층 전구체는 하기 그룹 2에 나열된 화합물을 들 수 있으나, 이에 한정되는 것은 아니다.
[그룹 2]
Figure 112012035855575-pat00002
소스 전극(173), 드레인 전극(175) 및 게이트 절연체(140) 위에는 유기 반도체(154)가 형성되어 있다.
유기 반도체(154)는 펜타센(pentacene)과 그 전구체, 테트라벤조포피린(tetrabenzoporphyrin)과 그 유도체, 폴리페닐렌비닐렌(polyphenylenevinylene)과 그 유도체, 폴리플러렌(polyfluorene)과 그 유도체, 폴리티닐렌비닐렌(polythienylenevinylene)과 그 유도체, 폴리티오펜(polythiophene)과 그 유도체, 폴리티아졸(polythiazol)과 그 유도체, 폴리티에노티오펜(polythienothiophene)과 그 유도체, 폴리아릴아민(polyarylamine)과 그 유도체, 프탈로시아닌(phthalocyanine)과 그 유도체, 금속화 프탈로시아닌(metallized phthalocyanine) 또는 그의 할로겐화 유도체, 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA) 또는 이들의 이미드 유도체, 페릴렌(perylene) 또는 코로넨(coronene)과 그들의 치환기를 포함하는 유도체와 이들의 공중합체 중에서 선택된 적어도 하나로 만들어질 수 있다.
제1 자기 조립 단층(161)은 유기 반도체(154)와 소스 전극(173) 사이 및 유기 반도체(154)와 드레인 전극(175) 사이에서 전하 주입층으로서 역할을 하여 이들 사이의 접촉 저항을 낮추고 전하 이동성을 높일 수 있다.
제2 자기 조립 단층(162)은 유기 반도체(154)와 게이트 절연체(140) 사이에 형성되어 유기 반도체 물질의 분자 정렬도를 향상시켜 박막 트랜지스터의 채널이 형성되는 부분의 결함(defects)을 줄일 수 있고 전하 이동도를 개선할 수 있다.
이하 상기 유기 박막 트랜지스터의 제조 방법에 대하여 도 2 내지 도 10을 도 1과 함께 참고하여 설명한다.
도 2 및 도 3은 도 1의 유기 박막 트랜지스터의 제조 방법을 도시한 개략도이고, 도 4 내지 도 10은 제1 자기 조립 단층과 제2 자기 조립 단층을 형성하는 방법을 도시한 개략도이다.
먼저 도 2를 참고하면, 기판(110) 위에 도전층을 스퍼터링 따위로 적층한 후 사진 식각하여 게이트 전극(124)을 형성한다. 이어서 게이트 전극(124) 위에 예컨대 스핀 코팅 또는 화학 기상 증착 방법에 의하여 게이트 절연체(140)를 형성한다. 이어서 게이트 절연체(140) 위에 도전층을 스퍼터링 따위로 적층한 후 사진 식각하여 소스 전극(173) 및 드레인 전극(175)을 형성한다.
다음 게이트 절연체(140), 소스 전극(173) 및 드레인 전극(175)의 표면을 전처리(pre-treatment)할 수 있다. 상기 전처리는 게이트 절연체(140), 소스 전극(173) 및 드레인 전극(175)의 표면이 후술하는 제1 자기 조립 단층(161) 및 제2 자기 조립 단층(162)의 전구체들과 용이하게 반응하도록 활성화하는 단계이다. 상기 전처리는 생략할 수도 있다.
다음 도 3을 참고하면, 소스 전극(173) 및 드레인 전극(175) 위에 제1 자기 조립 단층(161)을 형성하고 게이트 절연체(140) 위에 제2 자기 조립 단층(162)을 형성한다. 제1 자기 조립 단층(161)과 제2 자기 조립 단층(162)은 단일 용기(one-pot) 내에서 동시에 또는 순차적으로 형성될 수 있다. 이에 대해서는 후술한다.
다음 도 1을 참고하면, 제1 자기 조립 단층(161) 및 제2 자기 조립 단층(162) 위에 유기 반도체(154)를 형성한다. 유기 반도체(154)는 화학기상증착과 같은 건식 공정 또는 스핀 코팅, 잉크젯과 같은 용액 공정으로 형성할 수 있다.
이하 제1 자기 조립 단층(161) 및 제2 자기 조립 단층(162)을 형성하는 방법에 대하여 설명한다.
제1 자기 조립 단층(161)과 제2 자기 조립 단층(162)은 단일 용기 내에서 동시에 또는 순차적으로 형성될 수 있다. 도 4를 참고하면, 소스 전극(173), 드레인 전극(175) 및 게이트 절연체(140) 위에 제1 자기조립단층 전구체(161a)와 제2 자기조립단층 전구체(162a)를 함께 공급하면, 제1 자기조립 단층 전구체(161a)와 제2 자기조립단층 전구체(162a)는 각각 자기 정렬에 의해 소스 전극(173) 및 드레인 전극(175) 위에 제1 자기조립단층 전구체(161a)가 정렬되고 게이트 절연체(140) 위에 제2 자기조립단층 전구체(162a)가 정렬될 수 있다.
이와 같이 제1 자기 조립 단층(161)과 제2 자기 조립 단층(162)을 단일 용기 내에서 동시에 또는 순차적으로 형성함으로써, 공정을 단순화할 수 있다. 또한 제1 자기 조립 단층(161)과 제2 자기 조립 단층(162)을 별도의 단계에 의해 각각 형성하는 경우, 상술한 전처리에 의해 소스 전극(173)과 드레인 전극(175) 표면에 형성되는 금속 산화물 위에 제2 자기 조립 단층(162)용 전구체가 우선적으로 반응할 수 있는데, 본 구현예에 따르면 이를 방지할 수 있다.
제1 자기 조립 단층(161)과 제2 자기 조립 단층(162)을 동시에 형성하는 방법으로는 소스 전극(173), 드레인 전극(175) 및 게이트 절연체(140)에 상기 제1 자기조립단층 전구체(161a)와 상기 제2 자기조립단층 전구체(162a)의 혼합 용액을 공급하는 방법을 사용할 수 있다.
상기 혼합 용액은 제1 자기조립단층 전구체(161a), 제2 자기조립단층 전구체(162a) 및 용매를 포함한다.
제1 자기조립단층 전구체(161a)와 제2 자기조립단층 전구체(162a)는 동일한 농도로 포함될 수도 있고 다른 농도로 포함될 수도 있다. 예컨대 제1 자기조립단층 전구체(161a)와 제2 자기조립단층 전구체(162a)의 반응 속도가 다른 경우, 반응 속도가 빠른 전구체는 반응 속도가 느린 전구체보다 적게 포함될 수 있다.
상기 용매는 제1 자기조립단층 전구체(161a)와 제2 자기조립단층 전구체(162a)를 동시에 용해할 수 있으면 특히 한정되지 않으며, 예컨대 헥산, 사이클로헥산, 톨루엔, 크실렌, 메시틸렌 또는 이들의 조합을 들 수 있다.
상기 혼합 용액은 제1 자기조립단층 전구체(161a)와 제2 자기조립단층 전구체(162a)를 하나의 용매에서 혼합하여 사용할 수도 있고, 제1 자기조립단층 전구체(161a)와 제2 자기조립단층 전구체(162a)를 각각의 용매에 녹인 후 이들을 혼합하여 사용할 수도 있다.
상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체에 상기 혼합 용액을 공급하는 단계는 예컨대 침지(dipping) 방법으로 수행할 수 있다.
도 5는 침지 방법으로 제1 자기 조립 단층(161)과 제2 자기 조립 단층(162)을 동시에 형성하는 예를 보여주는 개략도이다.
도 5를 참고하면, 단일 용기(50) 내에 혼합 용매(210)가 채워져 있고 혼합 용액(210) 내에 도 2에 도시된 소스 전극, 드레인 전극 및 게이트 절연체가 형성되어 있는 기판(100a)이 침지되어 있다.
이에 따라 도 4와 같이, 제1 자기조립 단층 전구체(161a)는 소스 전극(173)과 드레인 전극(175) 위에 각각 자기 정렬되고 제2 자기조립 단층 전구체(162a)는 게이트 절연체(140) 위에 자기 정렬될 수 있다.
상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체에 상기 혼합 용액을 공급하는 단계는 예컨대 스핀코팅 방법으로 수행할 수 있다. 예컨대 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체 위에 상기 혼합 용액을 스핀코팅한 후 건조할 수 있다. 이에 따라 제1 자기조립 단층 전구체와 제2 자기조립단층 전구체의 자기 정렬에 의해 소스 전극과 드레인 전극 위에 제1 자기조립단층이 형성되고 게이트 절연체 위에 제2 자기조립단층이 형성될 수 있다.
제1 자기 조립 단층(161)과 제2 자기 조립 단층(162)을 동시에 형성하는 방법으로 소스 전극(173), 드레인 전극(175) 및 게이트 절연체(140)에 상기 제1 자기조립단층 전구체와 상기 제2 자기조립단층 전구체를 기상(gas phase) 형태로 동시에 공급하는 방법을 사용할 수 있다.
도 6은 기상 증착 방법으로 제1 자기 조립 단층(161)과 제2 자기 조립 단층(162)을 동시에 형성하는 예를 보여주는 개략도이다.
도 6을 참고하면, 챔버와 같은 단일 용기(60) 내에 도 2에 도시된 소스 전극, 드레인 전극 및 게이트 절연체가 형성되어 있는 기판(100a)을 배치한 후, 기상 형태의 제1 자기조립단층 전구체(161a)와 제2 자기조립단층 전구체(162a)를 동시에 공급할 수 있다.
상기 기상 형태로 공급하는 방법으로는 예컨대 상온 상압 하에서 기화된 증기(vapor)를 이용하는 방법, 제1 자기조립단층 전구체(161a)와 제2 자기조립단층 전구체(162a)에 열을 가해 발생한 증기를 이용하는 방법 또는 진공 용기 내에서 기화된 증기를 이용하는 방법 등을 사용할 수 있으나, 이에 한정되지 않는다. 이에 따라 도 4와 같이, 제1 자기조립 단층 전구체(161a)는 소스 전극(173)과 드레인 전극(175) 위에 자기 정렬되고 제2 자기조립단층 전구체(162a)는 게이트 절연체(140) 위에 자기 정렬될 수 있다.
제1 자기 조립 단층(161)과 제2 자기 조립 단층(162)는 단일 용기 내에서 순차적으로 형성될 수 있다. 즉, 소스 전극(173), 드레인 전극(175) 및 게이트 절연체(140) 위에 제1 자기조립단층 전구체(161a) 및 제2 자기조립단층 전구체(162a) 중 어느 하나를 먼저 공급한 후, 제1 자기조립단층 전구체(161a) 및 제2 자기조립단층 전구체(162a) 중 다른 하나를 공급하면, 제1 자기조립 단층 전구체(161a)와 제2 자기조립단층 전구체(162a)의 자기 정렬에 의해 도 4와 같이 제1 자기조립단층 전구체(161a)는 소스 전극(173) 및 드레인 전극(175) 위에 자기 정렬되고 제2 자기조립단층 전구체(162a)는 게이트 절연체(140) 위에 자기 정렬될 수 있다.
제1 자기 조립 단층(161)과 제2 자기 조립 단층(162)을 순차적으로 형성하는 방법으로는 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체에 상기 제1 자기조립단층 전구체 및 상기 제2 자기조립단층 전구체 중 어느 하나를 포함하는 제1 용액을 공급하는 단계, 그리고 상기 제1 용액에 상기 제1 자기조립단층 전구체 및 상기 제2 자기조립단층 전구체 중 다른 하나를 추가로 첨가한 제2 용액을 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체에 공급하는 단계에 의해 수행하는 방법을 들 수 있다.
상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체에 상기 제1 용액 및 제2 용액을 공급하는 단계는 예컨대 침지 방법으로 수행할 수 있다.
도 7 및 도 8은 침지 방법으로 제1 자기 조립 단층(161)과 제2 자기 조립 단층(162)을 순차적으로 형성하는 예를 보여주는 개략도이다.
도 7을 참고하면, 단일 용기(50) 내에 제1 자기조립단층 전구체(161a)를 포함하는 제1 용액(220)이 채워져 있고 제1 용액(220) 내에 소스 전극(173), 드레인 전극(175) 및 게이트 절연체(140)가 형성되어 있는 기판(100a)이 침지되어 있다. 이에 따라, 제1 자기조립단층 전구체(161a)는 소스 전극(173)과 드레인 전극(175) 위에 자기 정렬될 수 있다.
이어서, 도 8을 참고하면, 제1 용액(220)에 제2 자기조립단층 전구체(162a)를 첨가하면, 제2 자기조립단층 전구체(162a)는 게이트 절연체(140) 위에 자기 정렬될 수 있다.
도 7 및 도 8에서는 제1 자기조립단층 전구체(161a)를 먼저 공급한 후 제2 자기조립단층 전구체(162a)를 추가로 공급하는 예를 보였지만, 이에 한정되지 않고 제2 자기조립단층 전구체(162a)를 먼저 공급한 후 제1 자기조립단층 전구체(161a)를 추가로 공급할 수도 있다.
제1 자기 조립 단층(161)과 제2 자기 조립 단층(162)을 순차적으로 형성하는 다른 예로 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체에 상기 제1 자기조립단층 전구체 및 상기 제2 자기조립단층 전구체 중 어느 하나를 공급하는 단계, 그리고 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체에 상기 제1 자기조립단층 전구체 및 상기 제2 자기조립단층 전구체 중 다른 하나를 공급하는 단계에 의해 수행하는 방법을 들 수 있다.
상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체에 상기 제1 자기조립단층 전구체 및 상기 제2 자기조립단층 전구체를 공급하는 단계는 예컨대 스핀 코팅 방법으로 수행할 수 있다. 예컨대 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체 위에 액상 형태의 상기 제1 자기조립단층 전구체 및 상기 제2 자기조립단층 전구체 중 어느 하나를 스핀코팅한 후 건조할 수 있다. 이어서 액상 형태의 상기 제1 자기조립단층 전구체 및 상기 제2 자기조립단층 전구체 중 다른 하나를 스핀코팅한 후 건조할 수 있다. 그러나 액상 형태의 전구체 대신 고상 형태의 전구체를 용매에 녹인 용액을 사용할 수도 있다.
제1 자기 조립 단층(161)과 제2 자기 조립 단층(162)을 순차적으로 형성하는 또 다른 예로 소스 전극(173), 드레인 전극(175) 및 게이트 절연체(140)에 상기 제1 자기조립단층 전구체 및 상기 제2 자기조립단층 전구체 중 어느 하나를 기상 형태로 공급하는 단계, 그리고 소스 전극(173), 드레인 전극(175) 및 게이트 절연체(140)에 상기 제1 자기조립단층 전구체 및 상기 제2 자기조립단층 전구체 중 다른 하나를 기상 형태로 추가로 공급하는 단계에 의해 수행하는 방법을 들 수 있다.
도 9 및 도 10은 기상 증착 방법으로 제1 자기 조립 단층(161)과 제2 자기 조립 단층(162)을 순차적으로 형성하는 예를 보여주는 개략도이다.
도 9를 참고하면, 챔버와 같은 단일 용기(60) 내에 소스 전극(173), 드레인 전극(175) 및 게이트 절연체(140)가 형성되어 있는 기판(100a)을 배치한 후, 기상 형태의 제1 자기조립단층 전구체(161a)를 공급한다. 이에 따라 제1 자기조립단층 전구체(161a)는 소스 전극(173)과 드레인 전극(175) 위에 자기 정렬될 수 있다.
이어서 도 10을 참고하면, 단일 용기(60) 내에 기상 형태의 제2 자기조립단층 전구체(162a)를 연속적으로 공급한다. 이에 따라 제2 자기조립단층 전구체(162a)는 게이트 절연체(140) 위에 자기 정렬될 수 있다.
도 9 및 도 10에서는 제1 자기조립단층 전구체(161a)를 먼저 공급한 후 제2 자기조립단층 전구체(162a)를 공급하는 예를 보였지만 이에 한정되지 않고 제2 자기조립단층 전구체(162a)를 먼저 공급한 후 제1 자기조립단층 전구체(161a)를 공급할 수도 있다.
상술한 바와 같이, 소스 전극과 드레인 전극 위에 형성되는 제1 자기조립단층과 게이트 절연체 위에 형성되는 제2 자기조립단층을 단일 용기 내에서 동시에 또는 순차적으로 형성함으로써 공정을 단순화하면서도 유기 반도체와 금속 전극 사이의 접촉 저항을 낮추고 채널 특성을 개선할 수 있다.
상기 유기 박막 트랜지스터는 다양한 표시 장치에 적용될 수 있다. 상기 표시 장치는 예컨대 액정 표시 장치, 유기 발광 표시 장치, 전기 영동 표시 장치 등 일 수 있으며, 이에 한정되지 않는다.
이하 실시예를 통하여 상술한 본 발명의 구현예를 보다 상세하게 설명한다. 다만 하기의 실시예는 단지 설명의 목적을 위한 것이며 본 발명의 범위를 제한하는 것은 아니다.
유기 박막 트랜지스터의 제조
실시예 1
유리 기판 위에 몰리브덴(Mo)을 스퍼터링으로 적층한 후 패터닝하여 게이트 전극을 형성한다. 상기 게이트 전극 위에 산화규소 막을 화학기상증착을 통해 300nm 두께로 적층하여 게이트 절연체를 형성한 후, 그 위에 금(Au)을 사용하여 소스 전극 및 드레인 전극을 형성한다.
이어서 펜타플루오로벤젠티올(pentafluorobenzenethiol, PFBTh) 1mmol과 옥타데실트리클로로실란(octadecyltrichlorosilane, ODTS) 5mmol을 톨루엔 1000ml에 녹여 혼합 용액을 준비한다.
이어서 상기 혼합 용액에 상기 게이트 절연체, 소스 전극 및 드레인 전극이 형성되어 있는 기판을 40 분 동안 침지한 후 꺼내어 에틸 알코올을 사용하여 세정한다. 이어서 120℃에서 열처리하여 상기 소스 전극 및 상기 드레인 전극 위에 펜타플루오로벤젠티올로 만들어진 자기 조립 단층을 형성하고 상기 게이트 절연체 위에 옥타데실트리클로로실란으로 만들어진 자기 조립 단층을 형성한다.
이어서 상기 자기 조립 단층 위에 폴리(디도데실-쿼터티오펜-알트-디도데실바이트아졸(poly(didodecyl-quarterthiophene-alt-didodecylbithiazole)을 잉크젯 프린팅한 후 건조하여 유기 반도체를 형성한다.
실시예 2
펜타플루오로벤젠티올(PFBTh)과 옥타데실트리클로로실란(ODTS)을 각각 5mmol로 포함하여 혼합 용액을 준비한 것을 제외하고는, 실시예 1과 동일한 방법으로 유기 박막 트랜지스터를 제조한다.
실시예 3
펜타플루오로벤젠티올(PFBTh)과 옥타데실트리클로로실란(ODTS)을 각각 10mmol과 5mmol로 포함하여 혼합 용액을 준비한 것을 제외하고는, 실시예 1과 동일한 방법으로 유기 박막 트랜지스터를 제조한다.
비교예 1
상기 혼합 용액 대신 옥타데실트리클로로실란(ODTS) 5mmol을 포함하는 용액을 사용하여 게이트 절연체 위에만 자기조립단층을 형성한 것을 제외하고는 실시예 1과 동일한 방법으로 유기 박막 트랜지스터를 제조한다.
비교예 2
상기 혼합 용액을 사용하여 게이트 절연체, 소스 전극 및 드레인 전극 위에 동시에 자기조립단층을 형성하는 대신, 옥타데실트리클로로실란(ODTS) 5mmol을 포함하는 용액을 사용하여 게이트 절연체 위에 자기조립단층을 먼저 형성한 후 펜타플루오로벤젠티올(PFBTh) 1mmol을 포함하는 용액을 사용하여 소스 전극 및 드레인 전극 위에 자기조립단층을 형성하는 것을 제외하고는 실시예 1과 동일한 방법으로 유기 박막 트랜지스터를 제조한다.
평가 1
실시예 1 내지 3과 비교예 1 및 2에 따른 유기 박막 트랜지스터의 접촉각 특성을 평가하였다.
접촉각 특성 평가는 DSA10(KRUSS 사)을 이용하여 static sessile drop method로 측정한다.
그 결과는 표 1과 같다.
소스전극(드레인전극)(Au)
실시예 1 75.4°
실시예 2 80.2°
실시예 3 86.0°
비교예 1 99.2°
비교예 2 86.7°
표 1을 참고하면, 실시예 1 내지 3에 따른 유기 박막 트랜지스터는 비교예 1, 2에 따른 유기 박막 트랜지스터와 비교하여 접촉각이 낮은 것을 알 수 있다.
평가 2
실시예 1 내지 3과 비교예 1 및 2에 따른 유기 박막 트랜지스터의 전하 이동도를 평가하였다. 전하 이동도는 Semiconductor Analyzer(4200-SCS, KEITHLEY 사 제조)를 사용하여 평가하였다.
그 결과는 표 2와 같다.
전하이동도(㎠/Vs)
실시예 1 0.255
실시예 2 0.263
실시예 3 0.251
비교예 1 0.258
비교예 2 0.272
표 2를 참고하면, 실시예 1 내지 3에 따른 유기 박막 트랜지스터는 비교예 1, 2에 따른 유기 박막 트랜지스터와 유사한 정도의 전하이동도를 가지는 것을 알 수 있다. 이로부터 실시예 1 내지 3에 따른 유기 박막 트랜지스터는 공정을 단순화하면서도 전하이동도에는 크게 영향을 미치지 않는 것을 확인할 수 있다.
평가 3
실시예 2와 비교예 1, 2에 따른 유기 박막 트랜지스터의 접촉 저항(ohmic contact) 특성을 평가하였다.
접촉 저항 특성은 Semiconductor Analyzer(4200-SCS, KEITHLEY 사 제조)를 사용하여 평가하였다.
도 11 내지 도 13은 각각 실시예 2와 비교예 1, 2에 따른 유기 박막 트랜지스터의 접촉 저항 특성을 보여주는 그래프이다.
도 11 내지 도 13을 참고하면, 실시예 2에 따른 유기 박막 트랜지스터는 비교예 1, 2에 따른 유기 박막 트랜지스터와 비교하여 양호한 접촉 저항 특성을 나타냄을 알 수 있다.
이상에서 본 발명의 바람직한 실시 예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판 124: 게이트 전극
140: 게이트 절연체 154: 유기 반도체
161, 162: 자기 조립 단층 161a: 제1 자기조립단층 전구체
162a: 제2 자기조립단층 전구체
173: 소스 전극 175: 드레인 전극

Claims (15)

  1. 기판 위에 게이트 전극, 게이트 절연체, 소스 전극 및 드레인 전극을 차례로 형성하는 단계,
    상기 소스 전극 및 상기 드레인 전극 위에 제1 자기조립단층 전구체로부터 제1 자기조립단층을 형성하는 단계,
    상기 게이트 절연체 위에 상기 제1 자기조립단층 전구체와 다른 제2 자기조립단층 전구체로부터 제2 자기조립단층을 형성하는 단계, 그리고
    상기 제1 자기조립단층과 상기 제2 자기조립단층 위에 유기 반도체를 형성하는 단계
    를 포함하고,
    상기 제1 자기조립단층을 형성하는 단계와 상기 제2 자기조립단층을 형성하는 단계는 단일 용기 내에서 동시에 또는 순차적으로 수행하고,
    상기 제1 자기조립단층을 형성하는 단계와 상기 제2 자기조립단층을 형성하는 단계는
    상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체에 상기 제1 자기조립단층 전구체와 상기 제2 자기조립단층 전구체의 혼합 용액을 공급하는 단계
    를 포함하는 유기 박막 트랜지스터의 제조 방법.
  2. 삭제
  3. 제1항에서,
    상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체에 상기 혼합 용액을 공급하는 단계는 침지(dipping) 또는 스핀 코팅으로 수행하는 유기 박막 트랜지스터의 제조 방법.
  4. 제1항에서,
    상기 혼합 용액은 상기 제1 자기조립단층 전구체와 상기 제2 자기조립단층 전구체의 농도를 다르게 포함하는 유기 박막 트랜지스터의 제조 방법.
  5. 기판 위에 게이트 전극, 게이트 절연체, 소스 전극 및 드레인 전극을 차례로 형성하는 단계,
    상기 소스 전극 및 상기 드레인 전극 위에 제1 자기조립단층 전구체로부터 제1 자기조립단층을 형성하는 단계,
    상기 게이트 절연체 위에 상기 제1 자기조립단층 전구체와 다른 제2 자기조립단층 전구체로부터 제2 자기조립단층을 형성하는 단계, 그리고
    상기 제1 자기조립단층과 상기 제2 자기조립단층 위에 유기 반도체를 형성하는 단계
    를 포함하고,
    상기 제1 자기조립단층을 형성하는 단계와 상기 제2 자기조립단층을 형성하는 단계는 단일 용기 내에서 동시에 또는 순차적으로 수행하고,
    상기 제1 자기조립단층을 형성하는 단계와 상기 제2 자기조립단층을 형성하는 단계는
    상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체에 상기 제1 자기조립단층 전구체 및 상기 제2 자기조립단층 전구체 중 어느 하나를 포함하는 제1 용액을 공급하는 단계, 그리고
    상기 제1 용액에 상기 제1 자기조립단층 전구체 및 상기 제2 자기조립단층 전구체 중 다른 하나를 추가로 첨가한 제2 용액을 상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체에 공급하는 단계
    를 포함하는 유기 박막 트랜지스터의 제조 방법.
  6. 제5항에서,
    상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체에 상기 제1 용액 및 상기 제2 용액을 공급하는 단계는 침지 방법으로 수행하는 유기 박막 트랜지스터의 제조 방법.
  7. 제1항에서,
    상기 제1 자기조립단층을 형성하는 단계와 상기 제2 자기조립단층을 형성하는 단계는
    상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체에 상기 제1 자기조립단층 전구체 및 상기 제2 자기조립단층 전구체 중 어느 하나를 공급하는 단계, 그리고
    상기 소스 전극, 상기 드레인 전극 및 상기 게이트 절연체에 상기 제1 자기조립단층 전구체 및 상기 제2 자기조립단층 전구체 중 다른 하나를 연속적으로 공급하는 단계
    를 포함하는 유기 박막 트랜지스터의 제조 방법.
  8. 제7항에서,
    상기 제1 자기조립단층 전구체 및 상기 제2 자기조립단층 전구체를 연속적으로 공급하는 단계는 스핀 코팅으로 수행하는 유기 박막 트랜지스터의 제조 방법.
  9. 제1항에서,
    상기 제1 자기조립단층을 형성하는 단계와 상기 제2 자기조립단층을 형성하는 단계는
    상기 게이트 절연체, 상기 소스 전극 및 상기 드레인 전극에 상기 제1 자기조립단층 전구체와 상기 제2 자기조립단층 전구체를 기상 형태로 동시에 공급하는 단계
    를 포함하는 유기 박막 트랜지스터의 제조 방법.
  10. 삭제
  11. 제1항에서,
    상기 제1 자기조립단층 전구체는 티올계 화합물, 티오아세틸계 화합물, 디설파이드계 화합물 또는 이들의 조합을 포함하는 유기 박막 트랜지스터의 제조 방법.
  12. 제11항에서,
    상기 제1 자기조립단층 전구체는 불소 함유 티올계 화합물을 포함하는 유기 박막 트랜지스터의 제조 방법.
  13. 제1항에서,
    상기 제2 자기조립단층 전구체는 하기 화학식 1로 표현되는 화합물을 포함하는 유기 박막 트랜지스터의 제조 방법:
    [화학식 1]
    X-Y-Z
    상기 화학식 1에서,
    X는 -SiX1X2X3, -COOH, -SOOH, -PO3H, -SO3H2, -COCl, -PO3H, -SO2Cl, -OPOCl2, -POCl2 또는 이들의 조합이고, 여기서 X1, X2 및 X3는 각각 독립적으로 수소, 치환 또는 비치환된 C1 내지 C20 알콕시기, 히드록시기 또는 할로겐기이고,
    Y는 -(CH2)n- (n은 0 내지 30의 정수) 또는 -(CF2)m- (m은 0 내지 30의 정수) 또는 이들의 조합이고,
    Z는 수소, 히드록시기, 치환 또는 비치환된 C1 내지 C20 알킬기, 치환 또는 비치환된 C6 내지 C20 아릴기, 치환 또는 비치환된 C1 내지 C20 할로알킬기, 할로겐기, 티올기, 아민기, 니트로기 또는 이들의 조합이다.
  14. 제1항, 제3항 내지 제9항 및 제11항 내지 제13항 중 어느 한 항에 따라 제조된 유기 박막 트랜지스터.
  15. 제14항에 따른 유기 박막 트랜지스터를 포함하는 표시 장치.
KR1020120047548A 2012-05-04 2012-05-04 유기 박막 트랜지스터 및 그 제조 방법 KR101958990B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120047548A KR101958990B1 (ko) 2012-05-04 2012-05-04 유기 박막 트랜지스터 및 그 제조 방법
US13/670,001 US8999748B2 (en) 2012-05-04 2012-11-06 Organic thin film transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120047548A KR101958990B1 (ko) 2012-05-04 2012-05-04 유기 박막 트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130123983A KR20130123983A (ko) 2013-11-13
KR101958990B1 true KR101958990B1 (ko) 2019-03-15

Family

ID=49511851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120047548A KR101958990B1 (ko) 2012-05-04 2012-05-04 유기 박막 트랜지스터 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8999748B2 (ko)
KR (1) KR101958990B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3108518A1 (en) * 2014-02-19 2016-12-28 Merck Patent GmbH Methoxyaryl surface modifier and organic electronic devices comprising such methoxyaryl surface modifier
JP6546400B2 (ja) * 2015-02-05 2019-07-17 株式会社ジャパンディスプレイ 表示装置
CN105140261B (zh) * 2015-07-28 2018-09-11 京东方科技集团股份有限公司 有机薄膜晶体管及其制备方法、阵列基板及显示装置
KR20170059199A (ko) * 2015-11-20 2017-05-30 삼성전자주식회사 유기 박막 트랜지스터의 제조방법, 유기 박막 트랜지스터, 그리고 박막의 표면 처리 장치
US10366878B2 (en) 2016-05-06 2019-07-30 Applied Materials, Inc. Selective deposition through formation of self-assembled monolayers
KR102654168B1 (ko) * 2016-06-09 2024-04-03 삼성디스플레이 주식회사 액정표시장치 및 그 제조 방법
KR20180046257A (ko) * 2016-10-27 2018-05-08 삼성전자주식회사 박막 트랜지스터 제조 방법, 박막 트랜지스터, 및 이를 포함하는 전자 소자
KR102091427B1 (ko) * 2018-10-08 2020-04-23 한밭대학교 산학협력단 유기반도체의 전하 주입과 추출 향상을 위한 비대칭 유기반도체층과 전극의 결합 구조와 그 유기전자소자 제조방법
CN113488592B (zh) * 2021-06-21 2023-03-10 西安理工大学 一种基于pfbt蒸发法的有机场效应晶体管制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090155964A1 (en) * 2007-12-14 2009-06-18 Industrial Technology Research Institute Methods for fabricating an electronic device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101157270B1 (ko) * 2006-02-17 2012-06-15 삼성전자주식회사 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터
JP2007311677A (ja) * 2006-05-22 2007-11-29 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法、有機薄膜トランジスタ
KR101151159B1 (ko) * 2006-09-19 2012-06-01 삼성전자주식회사 포스페이트계 자기조립단분자막을 포함하는 유기 박막트랜지스터 및 그 제조방법
KR20080040119A (ko) 2006-11-02 2008-05-08 삼성전자주식회사 디클로로포스포릴기를 함유하는 자기조립단분자막 형성화합물을 이용한 유기박막 트랜지스터의 제조방법
KR101325665B1 (ko) * 2006-12-21 2013-11-05 엘지디스플레이 주식회사 어레이 기판 및 그 제조 방법
WO2009100757A1 (en) 2008-02-12 2009-08-20 Abb Research Ltd Surface modified electrical insulation system
KR101508780B1 (ko) * 2008-09-18 2015-04-03 삼성전자주식회사 유기 박막 트랜지스터의 제조방법 및 그에 의해 제조된 유기 박막 트랜지스터
KR101077941B1 (ko) 2009-02-16 2011-10-28 한양대학교 산학협력단 티올기-함유 유기 분자의 자기조립 단분자막 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090155964A1 (en) * 2007-12-14 2009-06-18 Industrial Technology Research Institute Methods for fabricating an electronic device

Also Published As

Publication number Publication date
KR20130123983A (ko) 2013-11-13
US8999748B2 (en) 2015-04-07
US20130292650A1 (en) 2013-11-07

Similar Documents

Publication Publication Date Title
KR101958990B1 (ko) 유기 박막 트랜지스터 및 그 제조 방법
US7553706B2 (en) TFT fabrication process
KR100647710B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치
JP5124520B2 (ja) 薄膜トランジスタ
US8222073B2 (en) Fabricating TFT having fluorocarbon-containing layer
JP2009152355A (ja) 有機薄膜トランジスタの製造方法、及び有機薄膜トランジスタ
WO2010015833A1 (en) Surface treated substrates for top gate organic thin film transistors
US20100078639A1 (en) Thin film semiconductor device fabrication method and thin film semiconductor device
EP2117059B1 (en) Organic Thin Film Transistors
KR102450399B1 (ko) 박막 트랜지스터, 그 제조 방법, 그리고 상기 박막 트랜지스터를 포함하는 전자 장치
KR20120080060A (ko) 유기 박막 트랜지스터 및 그 제조 방법과 상기 유기 박막 트랜지스터를 포함하는 전자 소자
JP5031584B2 (ja) 有機薄膜トランジスタ
US7309876B2 (en) Organic semiconductor having polymeric and nonpolymeric constituents
US20170149002A1 (en) Method of manufacturing organic thin film transistor, organic thin film transistor, and device of treating surface of thin film
KR102259939B1 (ko) 절연체 표면 개질용 조성물, 절연체의 표면 개질 방법, 절연체, 및 박막 트랜지스터
US20180123064A1 (en) Method of manufacturing thin film transistor, thin film transistor, and electronic device comprising the thin film transistor
US10727426B2 (en) Thin film transistor, method of manufacturing the same, and electronic device including the same
US8106387B2 (en) Organic thin film transistors
KR102277814B1 (ko) 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자
KR20090067728A (ko) 유기 박막 트랜지스터 및 그 제조방법
US9018622B2 (en) Method for manufacturing organic semiconductor element
KR101941685B1 (ko) 유기 반도체 소자 및 그 제조 방법
KR20090092079A (ko) 유기 박막 트랜지스터의 제조방법
JP2007110007A (ja) 有機電界効果トランジスタ
KR101272331B1 (ko) 유기 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant