TWI726290B - 電晶體之製造方法 - Google Patents

電晶體之製造方法 Download PDF

Info

Publication number
TWI726290B
TWI726290B TW108107766A TW108107766A TWI726290B TW I726290 B TWI726290 B TW I726290B TW 108107766 A TW108107766 A TW 108107766A TW 108107766 A TW108107766 A TW 108107766A TW I726290 B TWI726290 B TW I726290B
Authority
TW
Taiwan
Prior art keywords
metal layer
manufacturing
substrate
layer
oxide film
Prior art date
Application number
TW108107766A
Other languages
English (en)
Other versions
TW202008470A (zh
Inventor
小泉翔平
Original Assignee
日商尼康股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商尼康股份有限公司 filed Critical 日商尼康股份有限公司
Publication of TW202008470A publication Critical patent/TW202008470A/zh
Application granted granted Critical
Publication of TWI726290B publication Critical patent/TWI726290B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明提供一種電晶體之製造方法，其係底閘極型電晶體之製造方法，且包括如下步驟：於設置於具有閘極電極之基板10之絕緣體層20上，形成第一金屬層32；於第一金屬層32上塗佈光阻劑，藉由光微影法將第一金屬層32圖案化；氧化膜去除步驟，其係將形成於經圖案化之第一金屬層32上之氧化膜26去除；及藉由於第一金屬層32之上形成第二金屬層42，而形成源極電極及汲極電極。

Description

電晶體之製造方法
本發明係關於一種電晶體之製造方法。
電晶體係作為半導體元件之一種而使用。電晶體根據其構造面可分類為閘極電極配置於半導體層下側之構造即底閘極型、及閘極電極配置於半導體層上側之構造即頂閘極型等。
作為與此相關之技術，專利文獻1中揭示一種底閘極型薄膜電晶體，其係具有基板、閘極電極配線、閘極絕緣膜、成為通道之第1半導體層、成為第1及第2接觸層之第2半導體層、及源極或汲極電極配線，且於相對源極或汲極電極配線露出之第2半導體層之露出部形成有絕緣性半導體層之構成。為了獲得良好之電晶體性能，例如較佳為半導體層與源極、汲極電極之間之接觸電阻較低。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2013-105873號公報
本發明之第一態樣係一種電晶體之製造方法，其係底閘極型電晶體之製造方法，且包括如下步驟：於設置於具有閘極電極之基板之絕緣體層上、或設置於具有閘極電極及絕緣體層之基板之半導體層上形成第一金屬層；於第一金屬層上塗佈光阻劑，藉由光微影法將第一金屬層圖案化；氧化膜去除步驟，其係將形成於經圖案化之第一金屬層上之氧化膜去除；及藉由於第一金屬層之上形成第二金屬層，而形成源極電極及汲極電極。
本發明之第二態樣係一種電晶體之製造方法，其係頂閘極型電晶體之製造方法，且包括如下步驟：於基板上、或設置於基板之半導體層上形成第一金屬層；於第一金屬層上塗佈光阻劑，藉由光微影法將第一金屬層圖案化；氧化膜去除步驟，其係將形成於經圖案化之第一金屬層上之氧化膜去除；及藉由於第一金屬層之上形成第二金屬層，而形成源極電極及汲極電極。
以下，詳細地對用以實施本發明之形態（以下，簡稱為「本實施形態」）進行說明。以下之本實施形態係用以說明本發明之例示，且無意將本發明限定於以下內容。又，於以下之實施形態中，為方便起見，於存在必要時，分割成各實施形態進行說明，但除特別明示之情形以外，該等並非彼此無關者，而存在一者為另一者之一部分或全部之變形例、詳情、補充說明等關係。
又，於以下實施形態中，於提及要素之數量等（包含個數、數值、量、範圍等）之情形時，除特別明示之情形及原理上明確地限定於既定數量之情形等以外，並不限定於該既定數量，既定數量以上、以下皆可。進而，於以下實施形態中，其構成要素（亦包含要素步驟等）除特別明示之情形及認為原理上明確為必須之情形等以外，無庸置疑並非必須者。
同樣地，於以下實施形態中，於提及構成要素等之形狀、位置關係等時，除特別明示之情形及認為原理上明確並非如此之情形等以外，包括實質上近似或類似該形狀等者等。此情形對於上述數值及範圍亦相同。
進而，於用以說明實施形態之全部圖中，對相同構件原則上標註相同符號，且省略其重複說明。又，存在為了容易理解圖式而即便俯視圖亦標註影線之情形。
＜底閘極型電晶體之製造方法＞ 第1實施形態係底閘極型電晶體之製造方法，該製造方法包括如下步驟： （1）於設置於具有閘極電極之基板之絕緣體層上、或設置於具有閘極電極（G電極）及絕緣體層之基板之半導體層上，形成第一金屬層； （2）於第一金屬層上塗佈光阻劑，藉由光微影法將第一金屬層圖案化； （3）氧化膜去除步驟，其係將形成於經圖案化之第一金屬層上之氧化膜去除；及 （4）於氧化膜去除步驟之後，藉由於第一金屬層之上形成第二金屬層，而形成源極電極（S電極）及汲極電極（D電極）。
以下，對於（1）步驟，以於設置於具有閘極電極之基板之絕緣體層上形成金屬膜12作為第一金屬層之情形（底閘極-底接觸型電晶體）為一例進行說明，但亦可依據以下所示之方法，實施於設置於具有閘極電極及絕緣體層之基板之半導體層上形成第一金屬層之情形（底閘極-頂接觸型電晶體）。
圖1~圖8係用於本實施形態之底閘極型電晶體之製造方法之說明之概念圖。
圖1（A）~（D）係表示於基板10上形成閘極電極之步驟之概念圖。
（（1）步驟） 首先，於基板10上形成隨後構成閘極電極之金屬膜12。基板10可具有透光性，亦可不具有透光性。作為基板10之材料，例如可列舉：玻璃、石英玻璃、矽、氮化矽、不鏽鋼等無機物、或丙烯酸樹脂、聚碳酸酯樹脂、聚對苯二甲酸乙二酯（PET）、聚對苯二甲酸丁二酯（PBT）、聚萘二甲酸乙二酯（PEN）等聚酯樹脂、聚乙烯樹脂、聚丙烯樹脂、乙烯-乙烯基共聚物樹脂、聚氯乙烯樹脂、纖維素樹脂、聚醯胺樹脂、聚醯亞胺樹脂、聚碳酸酯樹脂、聚苯乙烯樹脂、乙酸乙烯酯樹脂等有機物。
又，於使用與所謂之卷對卷製程對應之可撓性基板之情形時，基板10之厚度及剛性（楊氏模數）於通過曝光裝置等之搬送路徑時，於基板10上不產生因屈曲引起之折痕或不可逆之皺褶之範圍即可，作為基板10之材料，較佳為PET、PEN、聚醯亞胺等。而且，基板10之厚度較佳為25 μm~200 μm。
基板10有時於對其實施之處理中受熱，故較佳為選定由熱膨脹係數不明顯大之材質所構成者。例如，可藉由將無機填料混合至樹脂膜而抑制熱膨脹係數。無機填料例如亦可為氧化鈦、氧化鋅、氧化鋁、氧化矽等。
又，基板10可為藉由浮式法等製造之厚度為100 μm左右之極薄玻璃之單層體，亦可為於該極薄玻璃貼合有上述樹脂膜、箔等而成之積層體。
作為金屬膜12之材料，只要是能夠形成於基板10上之材料即可，例如可列舉銅、金、鎳、鋁等。對基板10上之形成無特別限定，例如可藉由蒸鍍、鍍覆、濺鍍等方法進行（參照圖1（A））。於藉由鍍覆形成金屬膜12之情形時，可藉由無電解鍍覆進行。金屬膜12成為構成下述閘極電極者。
（（2）步驟） 繼而，如圖1（B）所示，於金屬膜12之上形成正型光阻劑14。光阻劑14可藉由於金屬膜12上塗佈光阻劑材料並進行預烘烤而形成。繼而，於光阻劑14之上配置對應於既定圖案形成有開口部18之光罩16。此時，光罩16可接觸於光阻劑14配置，亦可不接觸光阻劑14而設置既定空隙地配置。接著，藉由經由光罩16照射紫外線光（UV光）而將光阻劑14曝光。
接著，藉由浸漬於顯影液（例如，氫氧化四甲基銨（TMAH）等），而如圖1（C）所示，將被照射UV光之部分（被曝光之部分）之光阻劑14溶解去除。
其後，藉由使金屬膜12接觸蝕刻液，而將未形成光阻劑14之部分之金屬膜12去除。接著，對殘留之光阻劑14照射UV光，並再次與顯影液接觸，藉此自基板上將光阻劑14去除。藉此，如圖1（D）所示，獲得以成為與閘極電極對應之既定圖案之方式形成之金屬膜12。此外，亦可於去除光阻劑14後進行用以去除殘存之顯影液之乾燥步驟。再者，該乾燥步驟可為熱處理之乾燥，亦可為自然乾燥。
圖2（A）~（C）係表示於基板10上形成絕緣體層20之步驟之概念圖。
繼而，如圖2（A）所示，將絕緣體層20形成於基板10上。絕緣體層20例如由具有絕緣性之光硬化型樹脂所構成。作為此種光硬化型樹脂，例如可列舉UV光硬化型丙烯酸樹脂、UV光硬化型環氧樹脂、UV光硬化型烯-硫醇樹脂、UV光硬化型聚矽氧樹脂等。藉由使用光硬化型樹脂，亦可利用UV光之照射進行絕緣體層20之圖案化。此外，作為絕緣體層20之材料，不限於光硬化型樹脂，亦可使用熱硬化型樹脂，且不限於樹脂材料，亦可使用氧化膜等，但以下，對於使用光硬化型樹脂形成絕緣體層20之情形進行說明。
其後，如圖2（B）所示，於絕緣體層20上經由形成有既定圖案之光罩22（使欲形成絕緣體層20之區域與開口部24對應之光罩）對絕緣體層20照射UV光。其結果，UV光所照射之區域（欲形成絕緣體層20之區域）之絕緣體層20硬化。藉由使用此種光罩，可選擇性地使絕緣體層20硬化，但亦可藉由利用直接成像型曝光裝置選擇性地直接照射UV光而使絕緣體層20硬化。此外，於照射UV光之後，追加用以促進UV光所照射之區域之化學反應之熱處理則更佳。
接著，如圖2（C）所示，藉由以顯影液將未被UV光照射之部分溶解去除，形成與光罩開口部24對應之圖案之絕緣體層20。即，殘留照射UV光而硬化之部分之絕緣體層20。顯影後，亦可根據需要進一步進行熱處理（後烘烤）。藉此，能夠抑制顯影液之殘存，從而可使絕緣體層20之性能穩定化。
藉由以上步驟，可於成為閘極電極之金屬膜12上形成絕緣體層20。此外，根據抑制閘極電極（G電極）與源極、汲極電極（SD電極）之間之電流之洩漏之觀點，絕緣體層20之厚度較佳為數100 nm。絕緣體層20之厚度可藉由樹脂之濃度或塗佈條件而控制。又，亦可藉由利用印刷法等使光硬化型樹脂或熱硬化型樹脂等材料圖案化而形成絕緣體層20。因此，若為具有絕緣性之能夠塗佈之材料即可適用。
圖3（A）~（C）係表示將氧化膜去除之步驟之概念圖。
（（3）步驟） 此處，如圖3（A）所示，存在氧化膜26形成於絕緣體層20之開口部等之情形。由此，如圖3（B）所示，於絕緣體層20及基板10之表面形成鍍覆基底膜28之後，如圖3（C）所示，將氧化膜26去除。
首先，於絕緣體層20及基板10之表面形成鍍覆基底膜28。鍍覆基底膜28係使後述無電解鍍覆步驟變得容易者。鍍覆基底膜28例如可藉由塗佈於具有一級胺基或二級胺基之矽烷偶合劑（胺分子）中添加有溶劑之胺溶液而形成。即，該情形之鍍覆基底膜28包含胺系矽烷偶合劑。此種鍍覆基底膜28能夠良好地捕捉後述鍍覆觸媒。
作為塗佈之方法，可使用旋轉塗佈、浸塗、噴塗、輥塗、毛刷塗裝、軟版印刷、網版印刷等通常已知之方法。塗佈後，藉由熱處理使溶劑揮發，形成鍍覆基底膜28。
繼而，將氧化膜26去除。氧化膜26係上述金屬膜12之氧化膜，且形成於開口部等之表面。例如，於使用銅膜作為金屬膜12之情形時，於開口部等形成有氧化銅。於通常之製造步驟中，有時會進行後烘烤、及鍍覆處理後或洗淨後之乾燥處理等，認為因此種處理中之加熱而形成氧化膜26。因此，於上述步驟中，可藉由圖2（C）中形成絕緣體層20後之後烘烤而生成氧化膜26。
該氧化膜26使金屬之離子化增加難度，於後述鍍覆步驟中成為阻礙鍍覆之原因。因此，藉由預先將氧化膜26去除，可進行良好之鍍覆之析出，從而能夠獲得動作穩定性優異之電晶體。此外，本實施形態中之氧化膜26中亦包含所謂之鈍態被膜等，此種被膜亦可能成為氧化膜去除步驟之對象。
氧化膜26之去除例如可採用利用酸洗等化學手法去除之方法、利用研磨等物理手法去除之方法等。該等方法中，較佳為利用化學手法去除之方法，更佳為利用酸洗之方法。於酸洗之情形時，較佳為使用將作為目標之氧化膜溶解且不浸蝕其他基板上成分者作為洗淨液。
去除氧化膜26之酸洗步驟例如可藉由將基板10脫脂洗淨或水洗後，浸漬於酸洗液中，其後進行水洗、中和處理、乾燥處理等而實施。作為酸洗液，可使用過氧二硫酸銨水溶液、硫酸等酸性溶液等。該等之中，根據溶解性之觀點，較佳為過氧二硫酸銨水溶液。如圖3（C）所示，將氧化膜26去除後，形成於氧化膜26之上之鍍覆基底膜亦同時被去除。
圖4（A）、（B）係表示進行無電解鍍覆之步驟之概念圖。
首先，如圖4（A）所示，於鍍覆基底膜28之上賦予鍍覆觸媒30。鍍覆觸媒30係用於無電解鍍覆之觸媒，例如可使用鈀（Pd）等。例如，於使用鈀作為鍍覆觸媒30之情形時，可將包含鈀之觸媒溶液作為鍍覆觸媒30賦予至鍍覆基底膜28之上。
繼而，如圖4（B）所示，於鍍覆觸媒30之上形成無電解鍍覆膜32作為第一金屬層。作為無電解鍍覆膜32之具體例，可列舉無電解鍍鎳、無電解鍍銅等。於進行無電解鍍鎳之情形時，可採用鎳-磷（Ni-P）鍍覆、鎳-硼（Ni-B）鍍覆、其他複合鍍覆等。例如，藉由將基板整體浸漬於鎳-磷等之無電解鍍覆液，可於鍍覆觸媒30之表面使金屬離子還原析出。如圖4（B）所示，於形成無電解鍍覆膜32後，亦可進行用以使殘存之無電解鍍覆液乾燥之熱處理。
此外，如上所述，伴隨氧化膜26之去除，形成於氧化膜26之上之鍍覆基底膜亦同時被去除。因此，鍍覆觸媒30之賦予係於金屬膜12（例如銅膜）之露出部分中不存在鍍覆基底膜之狀態下進行。然而，例如，於使用鈀（Pd）作為鍍覆觸媒30之情形時，接觸之銅（Cu）之離子化傾向大於鈀（Pd），能夠使鈀良好地附著於銅膜上，故即便無鍍覆基底膜，亦可對露出之金屬膜12上賦予鍍覆觸媒30。因此，於隨後之無電解鍍覆步驟中，亦於金屬膜12之露出部分能夠良好地形成無電解鍍覆膜32。又，於金屬膜12為離子化傾向小於鍍覆觸媒之材質之情形時，若於金屬膜12之露出部分不形成鍍覆基底膜28，則鍍覆觸媒30之賦予會變得困難，但若使用此種材料（例如金），則即便進行熱處理，金屬膜12上亦不形成氧化膜26，故無需此處之氧化膜去除步驟。因此，於以金等材料形成金屬膜12之情形時，於整面賦予鍍覆觸媒30後，直接進行無電解鍍覆步驟即可。
圖5（A）~（C）係表示進行光微影之步驟之概念圖。
首先，如圖5（A）所示，於無電解鍍覆膜32之上形成正型光阻劑34，於其上經由對應於既定圖案形成有開口部38之光罩36（使欲形成無電解鍍覆膜32之區域與光罩36對應之光罩）照射UV光。其結果，UV光所照射之區域（欲去除無電解鍍覆膜32之區域）之光阻劑34變得可溶於顯影液。
接著，如圖5（B）所示，藉由以顯影液將UV光所照射之部分溶解去除，而形成形成有與光罩36對應之既定圖案之光阻劑34。
繼而，藉由使無電解鍍覆膜32與蝕刻液接觸，而將未形成光阻劑34之部分之無電解鍍覆膜32去除。接著，對殘留之光阻劑34照射UV光，再次與顯影液接觸，藉此，自基板上將光阻劑34去除。藉此，如圖5（C）所示，可獲得與對閘極電極施加電壓之配線、源極電極、汲極電極各自對應之無電解鍍覆膜32a、32b、32c。再者，於將光阻劑34去除後，亦可進行用以使殘存之顯影液乾燥之熱處理。
藉由以上步驟，可將對閘極電極施加電壓之配線與源極、汲極電極形成於基板10之上。於光微影法中，亦可藉由利用印刷法等使光硬化型樹脂或熱硬化型樹脂等材料圖案化而形成。
圖6（A）~（C）係表示對無電解鍍覆膜32a、32b、32c進行無電解鍍金之步驟之概念圖。
如圖6（A）所示，於鍍覆無電解鍍覆膜32a、32b、32c之表面形成有氧化膜40。氧化膜40可於上述圖4（B）中形成無電解鍍覆膜32後，進行用以使殘存之無電解鍍覆液乾燥之熱處理之情形時形成。又，氧化膜40可於圖5（C）中去除光阻劑34後，進行用以使殘存之顯影液乾燥之熱處理之情形時形成。由於氧化膜40成為阻礙無電解鍍金之原因，故如圖6（B）所示，將氧化膜40去除。
氧化膜40之去除可使用與上述氧化膜26之去除相同之手法。即，可採用酸洗等化學手法或磨石研磨等物理手法。該等之中，較佳為化學手法，更佳為酸洗。於酸洗之情形時，較佳為使用將作為目標之氧化膜溶解且不浸蝕其他基板上成分者作為洗淨液。
去除氧化膜40之酸洗步驟係與上述氧化膜26之去除相同地，可藉由脫脂洗淨、水洗、對酸洗液之浸漬、其後之水洗、中和處理、乾燥處理等而進行。作為用於氧化膜40之去除之酸洗液，較佳為過氧二硫酸銨水溶液、硫酸等。
（（4）步驟） 繼而，使基板10浸漬於置換鍍金浴後，浸漬於還原鍍金浴，藉此，如圖6（C）所示，以無電解鍍金膜42被覆無電解鍍覆膜32a、32b、32c之表面。即，源極電極由無電解鍍覆膜32b及形成於其上之無電解鍍金膜42所構成，汲極電極由無電解鍍覆膜32c及形成於其上之無電解鍍金膜42所構成。
第二金屬層（無電解鍍金膜42）中使用之金屬材料之功函數與半導體層44之形成材料中用於電子移動之分子軌道之能階之能階差較佳為小於第一金屬層（無電解鍍覆膜32）中使用之金屬材料之功函數與分子軌道之能階之能階差。
因構成電極之金屬材料之功函數與有機半導體等半導體之HOMO（Highest Occupied Molecular Orbital：最高佔據分子軌道）（或LUMO（Lowest Unoccupied Molecular Orbital：最低未占分子軌道）能階之差而產生半導體與金屬配線之間之接觸電阻（肖特基電阻），可藉由滿足上述條件而抑制該接觸電阻。
此處，只要無特別說明，則本說明書中「半導體層之形成材料中用於電子移動之分子軌道之能階」於半導體層為p型半導體之情形時係指HOMO之能階，於半導體層為n型半導體之情形時係指LUMO之能階。
作為根據上述觀點之較佳例，例如可列舉於將稠五苯等HOMO能階較高之有機半導體層形成於源極、汲極電極之表面之情形時，使用以金被覆表面之源極電極及汲極電極。此處，作為一例，例示了以金被覆之情形，但只要以具有適於有機半導體材料之HOMO/LUMO能階之功函數之金屬材料被覆即可。
藉由以上步驟，形成源極、汲極電極。根據該方法，能夠將可能於電晶體製作中途之熱處理步驟中形成之金屬上之氧化膜去除，故能夠於該金屬上良好地進行無電解鍍覆。
再者，於上述態樣中，於步驟上，亦於無電解鍍覆膜32a（對閘極電極施加電壓之配線）形成有無電解鍍金膜42，但無電解鍍金膜42係為降低源極、汲極電極與半導體層之接觸電阻而設置之構成，亦可不必設置於無電解鍍覆膜32a上。
圖7（A）、（B）、圖8（A）、（B）係表示進行半導體層之圖案化之步驟之概念圖。
（半導體層44之形成） 首先，如圖7（A）所示，於形成有金屬膜12（閘極電極）、絕緣體層20、無電解鍍覆膜32（源極、汲極電極）之基板10上形成半導體層44。
半導體層44可為有機半導體，亦可為無機半導體。於半導體層44為有機半導體層之情形時，例如可使用酞菁銅(CuPc)、稠五苯、紅螢烯、稠四苯、6,13-雙(三異丙基矽烷基乙炔基)稠五苯（TIPS稠五苯）等可溶性稠五苯、聚(3-己基噻吩-2,5-二基)（P3HT）等有機半導體聚合物、C60 等富勒烯類等作為材料。
該等之中，根據可溶於如甲苯之有機溶劑且於濕式步驟中能夠形成有機半導體層之觀點，較佳為TIPS稠五苯等可溶性稠五苯、或P3HT等有機半導體聚合物。將該等有機半導體之材料溶解於有機溶劑（甲苯等）所得之有機半導體溶液塗佈於基板10上後，進行加熱使溶劑蒸發（揮發），藉此，能夠容易地形成有機半導體層。有機半導體層之形成可採用濕式法、昇華法、轉印法等。以下，對於使用有機半導體作為半導體層44之情形之態樣進行說明。
（感光性水溶樹脂層46之形成） 繼而，將感光性水溶樹脂層46形成於半導體層44之上。此處，對感光性水溶樹脂層46之形成步驟之一例進行說明。首先，塗佈包含第1樹脂、藉由UV光使第1樹脂硬化之光聚合起始劑（第1光聚合起始劑）、及溶解第1樹脂及光聚合起始劑之第1溶劑之第1保護層溶液（第1溶液），於半導體層44之表面形成感光性水溶樹脂層46。
於半導體層44為有機半導體層之情形時，存在若於其圖案形成中使用有機溶劑，則有機半導體層亦被有機溶劑侵蝕之情形。其原因在於，構成有機半導體層之有機半導體聚合物等可溶於有機溶劑等。根據此種觀點，於圖案形成中，較佳為使用上述感光性水溶樹脂層46。因感光性水溶樹脂層46具有水溶性，故可使用水溶性溶劑（例如，參照上述第一溶劑）進行光照射後之圖案去除而非使用有機溶劑，因而能夠防止有機半導體層被侵蝕，從而能夠形成精密之圖案。又，根據相同之觀點，亦可使用對氟系溶劑具有溶解性之感光性樹脂。因此，作為第1樹脂，例如可使用對水或氟系溶劑具有溶解性之樹脂（水溶性樹脂、氟系溶劑溶解性樹脂），作為第1溶劑，例如可使用水、氟系溶劑等。
使用水溶性樹脂作為第1樹脂，且使用水作為第1溶劑之情形時之感光性水溶樹脂層46之水接觸角例如為62度。此外，於第1樹脂或第1溶劑具有光聚合起始劑之性質之情形時，形成感光性水溶樹脂層46之溶液亦可不包含光聚合起始劑。
接著，如圖7（B）所示，經由對應於既定圖案形成有開口50之光罩48，對感光性水溶樹脂層46照射UV光。其結果，UV光所照射之區域（欲殘留半導體層44之區域）之感光性水溶樹脂層46硬化。藉由使用上述光罩，可選擇性地使感光性水溶樹脂層46硬化，但亦可藉由利用直接成像型曝光裝置選擇性地直接照射UV光而使感光性水溶樹脂層硬化。
繼而，如圖8（A）所示，以第1溶劑（水、氟系溶劑等）使未被UV光照射之部分溶解而去除，藉此，形成既定圖案之感光性水溶樹脂層46。即，殘留照射UV光而硬化之部分之感光性水溶樹脂層46。殘留感光性水溶樹脂層46之區域包含源極電極與汲極電極之間之區域。
作為構成該感光性水溶樹脂層46之材料，例如可使用以水將東洋合成工業公司製造之「BIOSURFINE（註冊商標）-AWP-MRH」稀釋至3 wt%者。
（半導體層44之圖案化形成） 繼而，將形成有具有既定圖案之感光性水溶樹脂層46之基板10浸漬於能夠溶解半導體層44之有機溶劑（例如，使用TIPS稠五苯作為有機半導體層之材料之情形時為甲苯等），藉此，如圖8（B）所示，將感光性水溶樹脂層46作為光罩，將未被感光性水溶樹脂層46覆蓋之部分、即露出部分之半導體層44溶解去除。藉此，成為於源極電極與汲極電極之間形成有半導體層44之狀態，從而能夠獲得作為目標之半導體層44。
殘留之感光性水溶樹脂層46作為電晶體之鈍化層發揮功能。雖未圖示，但為了提高鈍化之功能，亦可進而根據需要，以覆蓋半導體層44與感光性水溶樹脂層46之方式設置保護層。此外，自使露出之部分之半導體層44溶解之有機溶劑中，藉由溶劑蒸餾去除回收有機半導體成分，藉此，亦可作為有機半導體之材料再利用。
此外，此處對使用感光性水溶樹脂層46將半導體層44圖案化之方法進行了說明，但將半導體層44圖案化之方法並不限於此，可使用公知之方法。例如，如圖6（C）所示，於形成源極電極及汲極電極後，亦可設置光阻劑層。接著，藉由光微影步驟，與欲形成半導體層之部分對應地於光阻劑層形成開口部，於該開口部形成半導體層，將光阻劑層去除，藉此，亦可獲得形成為所需之圖案之半導體層。
於本實施形態之製造方法中，如上所述，藉由進行去除氧化膜26、40等之步驟（氧化膜去除步驟），能夠抑制對基板10之零件形成或鍍覆步驟中產生異常。根據該觀點，本實施形態之製造方法可良好地適用於減成法之電晶體之製造方法。其原因在於，減成法係藉由將利用光微影法形成於基板上之金屬膜中之多餘區域去除，而達成所需之金屬配線，且使被處理物浸漬於顯影液或蝕刻液等溶液之步驟較多。使被處理物浸漬於該溶液後，進行用以使殘存之溶液乾燥之熱處理，因此時之熱處理而可能於金屬上形成氧化膜，但於本實施形態之製造方法中，可藉由氧化膜去除步驟將該等氧化膜去除，因此，即便於利用減成法圖案化所得之金屬上，亦可繼續良好地進行鍍覆。
以上，作為底閘極型電晶體之一例，以底閘極-底接觸型電晶體之製造例為中心進行了說明，但根據本實施形態，當然亦可依據上述手法，製造底閘極-頂接觸型電晶體。
＜頂閘極型電晶體＞ 本實施形態之頂閘極型電晶體之製造方法包括如下步驟： （1）於基板上、或設置於基板之半導體層上形成第一金屬層； （2）於第一金屬層上塗佈光阻劑，藉由光微影法而將第一金屬層圖案化； （3）將形成於經圖案化之第一金屬層上之氧化膜去除之氧化膜去除步驟；及 （4）於氧化膜去除步驟之後，藉由於第一金屬層之上形成第二金屬層而形成源極電極（S電極）及汲極電極（D電極）。
以下，對於步驟（1），以於基板上形成無電解鍍覆膜56作為第一金屬層之情形（製造頂閘極-底接觸型電晶體之情形）為一例進行說明，但亦可依據以下所示之方法，實施於設置於基板之半導體層上形成第一金屬層之情形（製造頂閘極-頂接觸型電晶體之情形）。此外，對於與第一實施形態中說明之內容重複者，省略說明，只要無特別說明，當然亦可適當採用第一實施形態之內容。
圖9~圖13係用於本實施形態之頂閘極型電晶體之製造方法之說明之概念圖。
圖9（A）~（C）係表示進行無電解鍍覆之步驟之概念圖。
（（1）步驟） 首先，如圖9（A）所示，於基板10上形成鍍覆基底膜52。鍍覆基底膜52係使無電解鍍覆變得容易者，且可使用與上述鍍覆基底膜28相同者。例如，可藉由塗佈於矽烷偶合劑中添加有溶劑之胺溶液等而形成。
接著，如圖9（B）所示，於鍍覆基底膜52之上形成鍍覆觸媒54。鍍覆觸媒54係用於無電解鍍覆者，且可使用與上述鍍覆觸媒30相同者。例如，可使用鈀等。
繼而，如圖9（C）所示，於其上形成無電解鍍覆膜56作為第一金屬層。無電解鍍覆膜56可藉由無電解鍍覆而形成，且可使用與上述無電解鍍覆膜32相同者。例如，藉由將基板整體浸漬於鎳-磷等無電解鍍覆液，可於鍍覆觸媒54之表面使金屬離子還原析出。將該析出之金屬圖案化而成為源極、汲極電極（SD電極）。
圖10（A）~（C）、圖11（A）~（C）係表示藉由進行光微影之步驟而形成源極電極及汲極電極，進而形成半導體層為止之步驟之概念圖。
（（2）步驟） 首先，如圖10（A）所示，於無電解鍍覆膜56之上形成正型光阻劑58，且於其上經由對應於既定圖案形成有開口部62之光罩60（使欲去除無電解鍍覆膜56之區域與開口部62對應之光罩）照射UV光。其結果，UV光所照射之區域（欲去除無電解鍍覆膜56之區域）之光阻劑58變得可溶於顯影液。
接著，藉由浸漬於顯影液（例如，氫氧化四甲基銨（TMAH）等），而如圖10（B）所示，將UV光所照射之部分（被曝光之部分）之光阻劑58溶解去除。
其後，藉由使無電解鍍覆膜56與蝕刻液接觸，將未形成光阻劑58之部分之無電解鍍覆膜56去除。接著，對殘留之光阻劑58照射UV光，再次與顯影液接觸，藉此，自基板上將光阻劑58去除。 藉此，獲得以成為與源極電極、及汲極電極對應之既定圖案之方式形成之無電解鍍覆膜56a、56b。此外，於將光阻劑58去除後，亦可進行用以去除殘存之顯影液之乾燥步驟。該乾燥步驟可為熱處理之乾燥，亦可為自然乾燥。
於光微影法中，亦可藉由利用印刷法等使光硬化型樹脂或熱硬化型樹脂等材料圖案化而形成。
（（3）步驟） 接著，於進行用以去除殘存之顯影液之熱處理之情形時，如圖10（C）所示，導致氧化膜64形成於無電解鍍覆膜56a、56b之表面。此處，以與氧化膜40之去除相同之手法將氧化膜64去除（參照圖11（A））。
（（4）步驟） 繼而，使基板10浸漬於置換鍍金浴後，浸漬於還原鍍金浴，藉此，如圖11（B）所示，以無電解鍍金膜66被覆無電解鍍覆膜56a、56b之表面。藉此，可獲得由無電解鍍覆膜56a及形成於其上之無電解鍍金膜66所構成之源極電極、及由無電解鍍覆膜56b及形成於其上之無電解鍍金膜66所構成之汲極電極。
第二金屬層（無電解鍍金膜66）中使用之金屬材料之功函數與下述半導體層68之形成材料中用於電子移動之分子軌道之能階之能階差較佳為小於第一金屬層（無電解鍍覆膜56）中使用之金屬材料之功函數與分子軌道之能階之能階差。
因構成電極之金屬材料之功函數與有機半導體等半導體之HOMO（Highest Occupied Molecular Orbital：最高佔據分子軌道）（或LUMO（Lowest Unoccupied Molecular Orbital：最低未占分子軌道）能階之差，而產生半導體與金屬配線之間之接觸電阻（肖特基電阻），因此，藉由滿足上述條件，能夠抑制該接觸電阻。
於將稠五苯等HOMO能階較高之有機半導體層形成於源極、汲極電極之表面之情形時，期望使用表面以金被覆之源極電極及汲極電極。此外，於本實施形態中，設置為以金被覆，但較佳為以具有適於有機半導體材料之HOMO/LUMO能階之功函數之金屬材料被覆。
藉由以上步驟，形成源極、汲極電極。根據該方法，由於能夠將可能於電晶體製作中途之熱處理步驟中形成之金屬上之氧化膜去除，故能夠於該金屬上良好地進行無電解鍍覆。
（半導體層68之形成） 繼而，如圖11（C）所示地形成半導體層68。即，於形成有無電解鍍覆膜56a、56b（源極、汲極電極）之基板10上形成半導體層68。
半導體層68可採用與上述半導體層44相同者。例如，可將半導體層68作為有機半導體層，使用以TIPS稠五苯(6,13-雙(三異丙基矽烷基乙炔基)稠五苯)為代表之可溶性稠五苯、或P3HT(聚(3-己基噻吩-2,5-二基))等有機半導體聚合物等有機半導體。因該等可溶於甲苯等有機溶劑，故將有機半導體溶解於有機溶劑而成之有機半導體溶液塗佈於基板10上後，進行加熱使溶劑蒸發（揮發），藉此，能夠容易地形成有機半導體層。半導體層68可藉由與上述半導體層44相同之方法而形成。
圖12（A）~（B）係表示進行光微影之步驟之概念圖。
（絕緣體層70之形成） 首先，如圖12（A）所示，將絕緣體層70形成於基板10上。絕緣體層70可採用與上述絕緣體層20相同者。例如，作為具有絕緣性之光硬化型樹脂，可使用UV光硬化型丙烯酸樹脂、UV光硬化型環氧樹脂、UV光硬化型烯-硫醇樹脂、UV光硬化型聚矽氧樹脂等。
其後，如圖12（B）所示，於絕緣體層70上經由對應於既定圖案形成有開口部74之光罩72（使欲形成絕緣體層70之區域與開口部74對應之光罩）對絕緣體層70照射UV光。其結果，UV光所照射之區域（欲形成絕緣體層70之區域）之絕緣體層70硬化。可藉由如此使用光罩而選擇性地使絕緣體層70硬化，但亦可藉由利用直接成像型曝光裝置選擇性地直接照射UV光而使絕緣體層70硬化。此外，此時，追加用以促進UV光所照射之區域之化學反應之熱處理則更佳。
圖13（A）~（B）係表示於基板上形成金屬膜之步驟之概念圖。
如圖13（A）所示，以顯影液將絕緣體層70之未被UV光照射之部分溶解去除，藉此，形成與開口部74對應之圖案之絕緣體層70。即，殘留照射UV光而硬化之部分之絕緣體層70。
藉由以上步驟，可於成為源極、汲極電極之無電解鍍覆膜56上形成絕緣體層70。此外，根據抑制閘極電極與源極、汲極電極之間之漏電之觀點，絕緣體層70之厚度較佳為數100 nm。絕緣體層70之厚度可藉由樹脂之濃度或塗佈條件而控制。又，亦可藉由利用印刷法等使光硬化型樹脂或熱硬化型樹脂等材料圖案化而形成絕緣體層70。因此，只要具有絕緣性之能夠塗佈之材料便可適用。
（金屬膜76之形成） 接著，如圖13（B）所示，於絕緣體層70之上形成金屬膜76。金屬膜76係構成閘極電極者，且可採用與上述金屬膜12相同者。例如，作為金屬膜76，可藉由蒸鍍銅而於絕緣體層70上形成銅膜。
進而，雖未圖示，但亦可根據需要，藉由與第一實施形態相同之光微影法，以成為與閘極電極對應之既定圖案之方式形成金屬膜76。進而，亦可設置保護層。
作為光微影法中之具體例，例如，於金屬膜76之上形成正型光阻劑。光阻劑可藉由於金屬膜76上塗佈光阻劑材料進行預烘烤而形成。繼而，於光阻劑之上配置對應於既定圖案形成有開口部之光罩。接著，藉由經由光罩照射紫外線光（UV光）進行曝光。此外，此時，追加用以促進UV光所照射之區域之化學反應之熱處理則更佳。
其後，藉由浸漬於顯影液（例如TMAH等），將UV光所照射之部分（被曝光之部分）之光阻劑溶解去除。藉此，可以成為與閘極電極對應之既定圖案之方式，形成金屬膜76。
以上，作為頂閘極型電晶體之一例，對頂閘極-底接觸型電晶體之製造例進行了說明，但根據本實施形態，毋庸置疑，亦可依據上述手法，製造頂閘極-頂接觸型電晶體。 [實施例]
繼而，對本發明之實施例及比較例進行說明。本發明並不限定於該等實施例。基於以下手法，製作底閘極型有機電晶體（參照圖1~圖8），且評價其特性。
＜利用減成法之有機電晶體之製作＞
（閘極電極之形成） 基板中使用聚對苯二甲酸乙二酯（PET；「COSMOSHINE A4100」（平滑面），東洋紡織公司製造）。於基板整面以成為厚度150 nm之方式蒸鍍Cu後，於105℃下進行30分鐘熱處理。接著，藉由浸塗對基板整面塗佈「Sumi光阻劑（PFI-34A6）」溶液後，於105℃下進行5分鐘預烘烤。
繼而，經由光罩將i線以320 mJ/cm2 對基板進行照射後，於105℃下進行5分鐘曝光後烘烤（PEB）。其後，使基板於2.38%TMAH水溶液中浸漬60秒，使光阻劑顯影。水洗後，使基板於蝕刻液中浸漬60秒，進行Cu膜之圖案化。蝕刻液中使用10 wt%過氧二硫酸銨水溶液。繼而，對基板整面以照射強度320 mJ/cm2 照射i線後，使基板浸漬於乙醇及丙酮溶劑，進行超聲波處理，藉此，進行光阻劑剝離。
接著，使基板浸漬於2-丙醇，實施超聲波處理後，於120℃下進行10分鐘熱處理，藉此，於基板上形成Cu膜配線（閘極電極（G電極））。
（絕緣體層之形成） 繼而，進行絕緣體層之形成。對具有G電極之基板進行2.4分鐘紫外線照射及臭氧處理（UV/O3 處理），洗淨基板表面。接著，準備環氧樹脂系光阻劑溶液作為絕緣體層之前驅物溶液。具體而言，準備以「SU-8」（日本化藥公司製造）之固形物成分成為15 wt%之方式以環己酮稀釋「SU-83005」（日本化藥公司製造），對「SU-8」固形物成分添加0.05 wt%之「Surflon651」（AGC清美化學公司製造）而成者。藉由浸塗（上拉速度1 mm/s）對基板上塗佈該前驅物溶液。塗佈後，於120℃下進行10分鐘預烘烤。
其後，經由光罩以240 mJ/cm2 之照射強度照射i線。曝光後，於120℃下進行1小時熱處理後，使基板浸漬於丙二醇1-單甲醚2-乙酸酯（PGMEA）溶劑，進行塗膜之顯影。水洗後，於120℃下進行3小時熱處理，於基板上形成絕緣體層（閘極絕緣層）。
（源極、汲極電極之形成） 進而，形成對源極、汲極電極（SD電極）及閘極電極施加電壓之配線。首先，於形成有閘極絕緣層之基板上進行3分鐘UV/O3 處理，使基板表面活性化。繼而，藉由浸塗（上拉速度1.2 mm/s）於基板上塗佈0.5 wt%之3-(2-胺基乙基胺基)丙基三甲氧基矽烷甲基異丁基酮溶液。
其後，於120℃下進行15分鐘熱處理後，使基板浸漬於2.5 wt%之過氧二硫酸銨水溶液，藉此，將露出之Cu表面之氧化膜去除。水洗後，使基板於Pd水溶液（「Mel plate activator 7331」，Meltex公司製造）中浸漬1分鐘後，使基板於無電解鍍Ni浴（「NI-867」，Meltex公司製造）中以74℃浸漬1分鐘，於基板整面形成無電解鍍Ni膜。進行水洗與乾燥（120℃，10分鐘）後，藉由浸塗（上拉速度1 mm/s）於基板上塗佈「Sumi光阻劑」。接著，形成光阻劑層後，經由光罩以200 mJ/cm2 之照射強度照射i線。
繼而，使基板於2.38%之TMAH水溶液中浸漬60秒，使光阻劑顯影。水洗後，使基板於蝕刻液中以60℃浸漬15秒，進行無電解鍍Ni膜之圖案化。無電解鍍Ni膜之蝕刻液中使用分別以10:1:1:2之質量比混合磷酸、硝酸、乙酸及水而成者。水洗後，對整面照射i線後，使基板依序浸漬於乙醇、丙酮，進行光阻劑剝離。水洗後，於120℃下進行10分鐘熱處理。其後，為去除無電解鍍Ni表面上出現之氧化膜，而使基板於2.5 wt%之過氧二硫酸銨水溶液中浸漬10秒。接著，使基板於置換鍍Au浴（「SUPER MAX#255」，N.E.CHEMCAT公司製造）中以72℃浸漬5分鐘，於還原鍍Au浴（「SUPER MAX#880」，N.E.CHEMCAT公司製造）中以60℃浸漬2分鐘，將無電解鍍Ni表面進行Au被覆。
鍍Au後，將基板進行水洗，浸漬於2-丙醇，進行超聲波處理。接著，於120℃下進行90分鐘熱處理，於基板上形成對SD電極及G電極施加電壓之配線。
（有機半導體層之形成） 最後，將有機半導體層形成於基板上。首先，於具有SD電極之基板上進行4分鐘UV/O3 處理，使基板表面活性化。繼而，藉由浸塗（上拉速度1 mm/s）於基板上塗佈0.5 wt%之三甲氧基矽烷苯基矽烷甲苯溶液。塗佈後，於105℃下進行10分鐘熱處理後，使基板於1 wt%之五氟化苯硫酚乙醇溶液中浸漬8分鐘，進行SD電極表面之修飾。
繼而，藉由浸塗，對基板整面塗佈有機半導體溶液。有機半導體溶液使用以TIPS稠五苯成為1.0 wt%且聚苯乙烯成為0.5 wt%之方式藉由甲苯稀釋而成之溶液。於浸塗中，反覆進行以上拉速度30 mm/s上拉1 mm並保持10秒，塗佈半導體溶液。
於該塗佈後，對基板整面旋轉塗佈4 wt%之「BIOSURFINE（註冊商標）-AWP」（東洋合成公司製造）水溶液。旋轉塗佈係以轉速1500 rpm進行30秒。繼而，經由光罩以80 mJ/cm2 之照射強度照射i線。曝光後，使基板浸漬於純水，且追加超聲波，藉此，進行「BIOSURFINE（註冊商標）-AWP」膜之顯影。繼而，使基板浸漬於甲苯，進行半導體層之圖案化。最後，藉由於105℃下進行28小時熱處理，而獲得有機電晶體。
＜有機電晶體之特性評價＞ 所得之有機電晶體之通道寬度為500 μm，通道長度為40 μm，對於基板上之各構件，未確認到外觀上之缺陷。又，以測試機計測閘極電極與源極、汲極電極之間之導通後，未確認到漏電流。
繼而，對於所得之有機電晶體特性，使用半導體參數分析器（4145B，橫河惠普公司製造）進行評價。圖14係表示有機電晶體之傳輸特性之曲線圖，圖15係表示有機電晶體之輸出特性之曲線圖。對有機電晶體之閘極電極施加0~40V之閘極電壓，對源極、汲極間施加0~50V之電壓，使電流流動。有機電晶體之遷移率為0.4 cm2 /Vs。再者，圖14中之橫向箭頭表示圖中之實線與虛線分別以哪個縱軸為基準。由圖14、15之結果可知，本實施例中製作之電晶體良好地動作。
10‧‧‧基板 12，76‧‧‧金屬膜（閘極電極） 14，34，58‧‧‧光阻劑 16，22，36，48，60，72‧‧‧光罩 18，24，38，50，62，74‧‧‧開口部 20，70‧‧‧絕緣體層 26，40，64‧‧‧氧化膜 28，52‧‧‧鍍覆基底膜 30，54‧‧‧鍍覆觸媒 32，32a，32b，32c，56，56a，56b‧‧‧無電解鍍覆膜（第一金屬層） 42，66‧‧‧無電解鍍金膜（第二金屬層） 44，68‧‧‧半導體層 46‧‧‧感光性水溶樹脂層
圖1（A）~（D）係用於本實施形態之底閘極型電晶體之製造方法之說明之概念圖，且係表示於基板上形成閘極電極之步驟之概念圖。 圖2（A）~（C）係用於本實施形態之底閘極型電晶體之製造方法之說明之概念圖，且係表示於基板上形成絕緣體層之步驟之概念圖。 圖3（A）~（C）係用於本實施形態之底閘極型電晶體之製造方法之說明之概念圖，且係表示將氧化膜去除之步驟之概念圖。 圖4（A）、（B）係用於本實施形態之底閘極型電晶體之製造方法之說明之概念圖，且係表示進行無電解鍍覆之步驟之概念圖。 圖5（A）~（C）係用於本實施形態之底閘極型電晶體之製造方法之說明之概念圖，且係表示進行光微影之步驟之概念圖。 圖6（A）~（C）係用於本實施形態之底閘極型電晶體之製造方法之說明之概念圖，且係表示進行無電解鍍金之步驟之概念圖。 圖7（A）、（B）係用於本實施形態之底閘極型電晶體之製造方法之說明之概念圖，且係表示進行半導體層之圖案化之步驟之概念圖。 圖8（A）、（B）係用於本實施形態之底閘極型電晶體之製造方法之說明之概念圖，且係表示進行半導體層之圖案化之步驟之概念圖。 圖9（A）~（C）係用於本實施形態之頂閘極型電晶體之製造方法之說明之概念圖，且係表示進行無電解鍍覆之步驟之概念圖。 圖10（A）~（C）係用於本實施形態之頂閘極型電晶體之製造方法之說明之概念圖，且係表示進行光微影之步驟之概念圖。 圖11（A）~（C）係用於本實施形態之頂閘極型電晶體之製造方法之說明之概念圖，且係表示於基板上形成半導體層之步驟之概念圖。 圖12（A）、（B）係用於本實施形態之頂閘極型電晶體之製造方法之說明之概念圖，且係表示進行光微影之步驟之概念圖。 圖13（A）、（B）係用於本實施形態之頂閘極型電晶體之製造方法之說明之概念圖，且係表示於基板上形成金屬膜之步驟之概念圖。 圖14係表示實施例之電晶體之傳輸特性之曲線圖。 圖15係表示實施例之電晶體之輸出特性之曲線圖。
10‧‧‧基板
12‧‧‧金屬膜(閘極電極)
20‧‧‧絕緣體層
26‧‧‧氧化膜
28‧‧‧鍍覆基底膜

Claims (18)

  1. 一種電晶體之製造方法，其係底閘極型電晶體之製造方法，且包括如下步驟： 於設置於具有閘極電極之基板之絕緣體層上、或設置於具有閘極電極及絕緣體層之基板之半導體層上，形成第一金屬層； 於上述第一金屬層上塗佈光阻劑，藉由光微影法將上述第一金屬層圖案化； 將形成於經圖案化之上述第一金屬層上之氧化膜去除之氧化膜去除步驟；及 於氧化膜去除步驟之後，藉由於上述第一金屬層之上形成第二金屬層，而形成源極電極及汲極電極。
  2. 如請求項1所述之電晶體之製造方法，其中 於將上述第一金屬層圖案化之步驟之後，進行使上述基板乾燥之乾燥步驟，且 於上述乾燥步驟之後，進行上述氧化膜去除步驟。
  3. 如請求項1或2所述之電晶體之製造方法，其中 上述第一金屬層係藉由第一無電解鍍覆而形成。
  4. 如請求項1或2所述之電晶體之製造方法，其中 上述第二金屬層係藉由第二無電解鍍覆而形成。
  5. 如請求項1或2所述之電晶體之製造方法，其中 上述第一金屬層之金屬材料為鎳-磷。
  6. 如請求項1或2所述之電晶體之製造方法，其中 上述第二金屬層之金屬材料為金。
  7. 如請求項1或2所述之電晶體之製造方法，其中 上述第二金屬層中使用之金屬材料之功函數與上述半導體層之形成材料中用於電子移動之分子軌道之能階之能階差小於上述第一金屬層中使用之金屬材料之功函數與上述分子軌道之能階之能階差。
  8. 如請求項1或2所述之電晶體之製造方法，其中 於上述氧化膜去除步驟中，藉由使經圖案化之上述第一金屬層與酸性溶液接觸，將上述氧化膜去除。
  9. 如請求項1或2所述之電晶體之製造方法，其中上述半導體層由有機半導體所構成。
  10. 一種電晶體之製造方法，其係頂閘極型電晶體之製造方法，且包括如下步驟： 於基板上、或設置於基板之半導體層上形成第一金屬層； 於上述第一金屬層上塗佈光阻劑，藉由光微影法將上述第一金屬層圖案化； 將形成於經圖案化之上述第一金屬層上之氧化膜去除之氧化膜去除步驟；及 於上述氧化膜去除步驟之後，藉由於上述第一金屬層之上形成第二金屬層，而形成源極電極及汲極電極。
  11. 如請求項10所述之電晶體之製造方法，其中 於將上述第一金屬層圖案化之步驟之後，進行使上述基板乾燥之乾燥步驟，且 於上述乾燥步驟之後，進行將上述氧化膜去除之步驟。
  12. 如請求項10或11所述之電晶體之製造方法，其中 上述第一金屬層係藉由第一無電解鍍覆而形成。
  13. 如請求項10或11所述之電晶體之製造方法，其中 上述第二金屬層係藉由第二無電解鍍覆而形成。
  14. 如請求項10或11所述之電晶體之製造方法，其中 上述第一金屬層之金屬材料為鎳-磷。
  15. 如請求項10或11所述之電晶體之製造方法，其中 上述第二金屬層之金屬材料為金。
  16. 如請求項10或11所述之電晶體之製造方法，其中 上述第二金屬層中使用之金屬材料之功函數與上述半導體層之形成材料中用於電子移動之分子軌道之能階之能階差小於上述第一金屬層中使用之金屬材料之功函數與上述分子軌道之能階之能階差。
  17. 如請求項10或11所述之電晶體之製造方法，其中 於上述氧化膜去除步驟中，藉由使經圖案化之上述第一金屬層與酸性溶液接觸，將上述氧化膜去除。
  18. 如請求項10或11所述之電晶體之製造方法，其中上述半導體層由有機半導體所構成。
TW108107766A 2018-08-08 2019-03-08 電晶體之製造方法 TWI726290B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP2018-148987 2018-08-08
JP2018148987 2018-08-08

Publications (2)

Publication Number Publication Date
TW202008470A TW202008470A (zh) 2020-02-16
TWI726290B true TWI726290B (zh) 2021-05-01

Family

ID=69413460

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108107766A TWI726290B (zh) 2018-08-08 2019-03-08 電晶體之製造方法

Country Status (4)

Country Link
US (1) US11522145B2 (zh)
JP (1) JP7127685B2 (zh)
TW (1) TWI726290B (zh)
WO (1) WO2020031404A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202318568A (zh) * 2021-07-30 2023-05-01 日商尼康股份有限公司 金屬配線的製造方法、電晶體的製造方法及金屬配線
TWI790168B (zh) * 2022-05-11 2023-01-11 天光材料科技股份有限公司 圖案化半導體層之方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324368A (ja) * 2005-05-18 2006-11-30 Dainippon Printing Co Ltd 薄膜トランジスタ搭載パネル及びその製造方法
JP2010040897A (ja) * 2008-08-07 2010-02-18 Sony Corp 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
WO2012086609A1 (ja) * 2010-12-22 2012-06-28 三菱化学株式会社 電界効果トランジスタ、その製造方法及びそれを有する電子デバイス
WO2013176247A1 (ja) * 2012-05-25 2013-11-28 株式会社ニコン トランジスタの製造方法およびトランジスタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136702A (en) 1999-11-29 2000-10-24 Lucent Technologies Inc. Thin film transistors
JP2002064101A (ja) * 2000-08-21 2002-02-28 Casio Comput Co Ltd クロム層を有する配線の形成方法
JP4117002B2 (ja) * 2005-12-02 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
US8021916B2 (en) 2008-09-01 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
GB2467357B (en) 2009-01-30 2011-09-21 Cambridge Display Tech Ltd Organic thin film transistors
RU2013102912A (ru) * 2010-06-24 2014-07-27 Мерк Патент Гмбх Способ модифицирования электродов в органическом элекронном устрйстве
US9735177B2 (en) * 2013-08-23 2017-08-15 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same and display device
JP6629866B2 (ja) * 2015-09-02 2020-01-15 富士フイルム株式会社 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、有機半導体組成物、有機半導体膜および有機半導体膜の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324368A (ja) * 2005-05-18 2006-11-30 Dainippon Printing Co Ltd 薄膜トランジスタ搭載パネル及びその製造方法
JP2010040897A (ja) * 2008-08-07 2010-02-18 Sony Corp 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
WO2012086609A1 (ja) * 2010-12-22 2012-06-28 三菱化学株式会社 電界効果トランジスタ、その製造方法及びそれを有する電子デバイス
WO2013176247A1 (ja) * 2012-05-25 2013-11-28 株式会社ニコン トランジスタの製造方法およびトランジスタ

Also Published As

Publication number Publication date
TW202008470A (zh) 2020-02-16
JP7127685B2 (ja) 2022-08-30
JPWO2020031404A1 (ja) 2021-08-12
US20210226143A1 (en) 2021-07-22
US11522145B2 (en) 2022-12-06
WO2020031404A1 (ja) 2020-02-13

Similar Documents

Publication Publication Date Title
TWI628719B (zh) 電晶體之製造方法及電晶體
US7582896B2 (en) Integrated circuit comprising an organic semiconductor, and method for the production of an integrated circuit
JP6394691B2 (ja) 配線パターンの製造方法およびトランジスタの製造方法
JP2010532559A (ja) 自己整合型有機薄膜トランジスタ及びその製造方法
TWI524565B (zh) Production method of transistor and transistor
TWI726290B (zh) 電晶體之製造方法
JP2007324201A (ja) 有機薄膜トランジスタを有する半導体装置の製造方法
WO2017016236A1 (en) Orangic thin film transistor, display substrate and display apparatus having the same, and fabricating method thereof
JP6245272B2 (ja) 配線パターンの製造方法およびトランジスタの製造方法
US10510460B2 (en) Composition, laminate, method of manufacturing laminate, transistor, and method of manufacturing transistor
US6635409B1 (en) Method of strengthening photoresist to prevent pattern collapse
KR101533822B1 (ko) 플렉스블 유기 전계 효과 트랜지스터의 제조 방법
WO2013176247A1 (ja) トランジスタの製造方法およびトランジスタ
JP6274112B2 (ja) 組成物、積層体、積層体の製造方法、トランジスタおよびトランジスタの製造方法
TWI702309B (zh) 配線圖案之製造方法、導電膜之製造方法、及電晶體之製造方法
US20080230771A1 (en) Thin film transistor and method for manufacturing the same
KR100668291B1 (ko) 유기물 전도체막의 미세 패터닝 방법, 이로부터 형성된미세 패턴화된 유기물 전도체막 및 이를 적용한 유기 박막트랜지스터
CN117761978A (zh) 一种高分辨率的光学镀膜图形化加工工艺
JPS60247948A (ja) 半導体装置の製造方法
JPH09199473A (ja) ポリイミド系樹脂膜パターンの形成法
KR20070041129A (ko) 박막 트랜지스터 제조방법
JP2010034126A (ja) 有機ｔｆｔの製造方法、及び有機ｔｆｔ