JP2016058448A - 薄膜トランジスタの製造方法、薄膜トランジスタ及びトランジスタアレイ - Google Patents

薄膜トランジスタの製造方法、薄膜トランジスタ及びトランジスタアレイ Download PDF

Info

Publication number
JP2016058448A
JP2016058448A JP2014181522A JP2014181522A JP2016058448A JP 2016058448 A JP2016058448 A JP 2016058448A JP 2014181522 A JP2014181522 A JP 2014181522A JP 2014181522 A JP2014181522 A JP 2014181522A JP 2016058448 A JP2016058448 A JP 2016058448A
Authority
JP
Japan
Prior art keywords
electrode
film transistor
thin film
drain electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014181522A
Other languages
English (en)
Other versions
JP6393937B2 (ja
Inventor
朋子 岡本
Tomoko Okamoto
朋子 岡本
矢次　健一
Kenichi Yatsugi
健一 矢次
嘉則 片山
Yoshinori Katayama
嘉則 片山
憲二郎 福田
Kenjiro Fukuda
憲二郎 福田
大介 熊木
Daisuke Kumaki
大介 熊木
時任　静士
Shizuo Tokito
静士 時任
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamagata University NUC
DIC Corp
Original Assignee
Yamagata University NUC
DIC Corp
Dainippon Ink and Chemicals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamagata University NUC, DIC Corp, Dainippon Ink and Chemicals Co Ltd filed Critical Yamagata University NUC
Priority to JP2014181522A priority Critical patent/JP6393937B2/ja
Priority to US14/844,322 priority patent/US10193068B2/en
Publication of JP2016058448A publication Critical patent/JP2016058448A/ja
Application granted granted Critical
Publication of JP6393937B2 publication Critical patent/JP6393937B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/488—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising a layer of composite material having interpenetrating or embedded materials, e.g. a mixture of donor and acceptor moieties, that form a bulk heterojunction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/40—Organosilicon compounds, e.g. TIPS pentacene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/657—Polycyclic condensed heteroaromatic hydrocarbons
    • H10K85/6576—Polycyclic condensed heteroaromatic hydrocarbons comprising only sulfur in the heteroaromatic polycondensed ring system, e.g. benzothiophene

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】短チャネル薄膜トランジスタの製造方法、薄膜トランジスタ及びトランジスタアレイの提供。
【解決手段】ソース電極及びドレイン電極を形成するためのインキ画線部が設けられ、かつ離型性を有する被転写部材を用いて、支持体に転写印刷して画線部を形成し、前記画線部を焼成して、導電体からなるソース電極及び導電体からなるドレイン電極を形成する工程を含み、かつ、前記で得られたソース電極及びドレイン電極と、半導体層、絶縁体層及び導電体からなるゲート電極とが積層されてなる薄膜トランジスタの製造方法において、製造される薄膜トランジスタの積層断面において、焼成後に、前記ソース電極及び前記ドレイン電極のうち電極幅が狭い電極における最も幅狭な部分の電極幅をＡ、チャンネル長をＬとしたときに、Ｌ／Ａ≧０．０５の条件を満たすように、前記インキ画線部を設けるＬ＜５μｍの薄膜トランジスタの製造方法。
【選択図】図１

Description

本発明は、薄膜トランジスタの製造方法、並びに当該製造方法で得られた薄膜トランジスタ及びトランジスタアレイに関する。
ソース電極及びドレイン電極と、半導体層、絶縁体層及び導電体からなるゲート電極とが積層されたトランジスタは、液晶ディスプレイ、電子ペーパー、エレクトロルミネッセンス（ＥＬ）表示装置、ＲＦ−ＩＤタグ等への活用が期待されている。
これら用途に向けたトランジスタは、従来、電極や半導体層を、蒸着やスパッタリングの様なドライプロセスの形成工程を経て製造されてきた。近年、トランジスタの高密度化、小型化、生産性向上がより強く求められる様になっており、蒸着法等を採用した場合に必須となる、大掛かりで高価な真空設備が不要なトランジスタの製造方法が検討されてきた。最近では、より低温で作業が可能であるためエネルギー消費を抑制し、生産性を高めることもでき、かつ、より高密度化及び小型化が可能な、印刷法等のウエットプロセスが注目を浴びている。
この様なウエットプロセスとしては、例えば、ボトムゲートボトムコンタクト型（ＢＧＢＣ型）構造を有するトランジスタの製造方法として、ポリカーボネートフィルム上に、ナノ銀インキをスピンコート塗布し焼成してゲート電極を形成し；ゲート電極上にゲート絶縁層を形成し；ゲート絶縁層上にナノ銀インキを凸版反転印刷して、ソース電極及びドレイン電極に対応する画線部を形成し；該画線部を焼成してソース電極及びドレイン電極を形成し；更にソース電極及びドレイン電極上に半導体層を形成する方法が知られている（特許文献１参照）。
しかしながら、特許文献１に記載された、ウエットプロセスで得たトランジスタは、チャネル長（Ｌ）が５０μｍと極めて大きく、それが当時の技術的水準の限界であった。現在の要求水準に鑑みると、例えば、高速応答性に優れた集積回路では、そこに用いるトランジスタにおける当該チャネル長Ｌを大幅に小さくする、即ち、短チャネル化が必要である。
ところが、転写印刷を使うウエットプロセスにおいて、短チャネル化を達成できるトランジスタの製造方法は具体的に知られていない。
国際公開第２０１０／０１０７９１号
したがって、本発明が解決しようとする課題は、転写印刷を使って、高速応答性に優れた集積回路を得るのに好適な、短チャネルの薄膜トランジスタ、具体的には、チャネル長Ｌが５μｍ未満の薄膜トランジスタを製造するための、最適な製造方法を提供することにある。
本発明者らは上記課題を解決すべく、鋭意研究の結果、トランジスタを構成するソース電極及びドレイン電極のうち電極幅が狭い電極における最も幅狭な部分の電極幅と、チャネル長とを特定の関係を満足させる様にすることで、上記課題を解決できることを見出し、本発明を完成するに至った。
すなわち本発明は、ソース電極及びドレイン電極を形成するためのインキ画線部が設けられ、かつ離形性を有する被転写部材を用いて、支持体に転写印刷して画線部を形成し、前記画線部を焼成して、導電体からなるソース電極及び導電体からなるドレイン電極を形成する工程を含み、かつ、前記で得られたソース電極及びドレイン電極と、半導体層、絶縁体層及び導電体からなるゲート電極とが積層されてなる薄膜トランジスタの製造方法において、製造される薄膜トランジスタの積層断面において、焼成後に、前記ソース電極及び前記ドレイン電極のうち電極幅が狭い電極における最も幅狭な部分の電極幅をＡ、チャネル長をＬとしたときに、Ｌ／Ａ≧０．０５の条件を満たすように、前記インキ画線部を設けることを特徴とする、Ｌ＜５μｍの薄膜トランジスタの製造方法を提供する。
本発明の薄膜トランジスタの製造方法によれば、ソース電極及びドレイン電極のうち電極幅が狭い電極における最も幅狭な部分の電極幅をＡ、チャネル長をＬとしたときに、Ｌ／Ａ≧０．０５となる様にインキ画線部を設けるので、高速応答性に優れた集積回路を得るのに適した、Ｌ＜５μｍの短チャネル薄膜トランジスタを生産性高く製造できるという格別顕著な技術的効果を奏する。
ＢＧＢＣ型トランジスタの断面図である。 電極幅Ａと、チャネル長Ｌと、電極厚みとを説明する図である。
本発明は、ソース電極及びドレイン電極を形成するためのインキ画線部が設けられ、かつ離型性を有する被転写部材を用いて、支持体に転写印刷して画線部を形成し、前記画線部を焼成して、導電体からなるソース電極及び導電体からなるドレイン電極を形成する工程を含み、かつ、
前記で得られたソース電極及びドレイン電極と、半導体層、絶縁体層及び導電体からなるゲート電極とが積層されてなる薄膜トランジスタの製造方法において、
製造される薄膜トランジスタの積層断面において、焼成後に、前記ソース電極及び前記ドレイン電極のうち電極幅が狭い電極における最も幅狭な部分の電極幅をＡ、チャンネル長をＬとしたときに、Ｌ／Ａ≧０．０５の条件を満たすように、前記インキ画線部を設けることを特徴とする、Ｌ＜５μｍの薄膜トランジスタの製造方法に関する。
本発明において薄膜トランジスタとは、ソース電極及び同ドレイン電極と、半導体層、絶縁体層及び導電体からなるゲート電極とが任意の順に積層されたトランジスタである。薄膜トランジスタは、通常、支持体となる基板を含めない厚さが０．２〜３μｍである。
本発明における薄膜トランジスタとしては、例えば、トップゲートボトムコンタクト構造（ＴＧＢＣ型）、ボトムゲートボトムコンタクト構造（ＢＧＢＣ型）、ボトムゲートトップコンタクト構造（ＢＧＴＣ型）及びトップゲートトップコンタクト構造（ＴＧＴＣ型）のいずれの薄膜トランジスタであっても良い。図１に、ＢＧＢＣ型トランジスタの断面図を示す。
上記の薄膜トランジスタ構造のうち、ＴＧＢＣ型はチャネル形成部におけるソース電極・ドレイン電極と半導体との接触面積を広げ、電荷注入効率を向上させることができるため、ＢＧＢＣ型構造では難しかった、例えば、電界効果移動度の様なトランジスタ特性の向上が期待できる。
本発明における薄膜トランジスタは、導電体からなるソース電極及びドレイン電極と、半導体層と、絶縁体層と、導電体からなるゲート電極とを、トランジスタの機能が発現する様に、基板上に、任意の順序で積層することで容易に製造することができる。
本発明の特徴は、薄膜トランジスタにおけるソース電極及びドレイン電極を特定の製造方法で製造することにある。この特定の製造方法とは、蒸着の様な乾式法でソース電極やドレイン電極を形成するのではなく、湿式（ウエット）にて製造する方法である。
本発明の薄膜トランジスタに適用できる基板に制限は無く、例えば、シリコン、絶縁層となるよう表面を酸化シリコン化した熱酸化膜シリコン、ガラス、絶縁層を形成したステンレス等の金属薄板；ポリカーボネート（ＰＣ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリイミド（ＰＩ）、ポリエーテルスルフォン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、液晶ポリマー（ＬＣＰ）、ポリパラキシリレン、セルロース等のプラスチックフィルム；これらプラスチックフィルムにガスバリヤー層、ハードコート層等を付与した複合フィルム等が使用できる。なかでも、トランジスタのフレキシブル化の観点から、基板としてはプラスチックフィルムを好適に使用できる。また上記基板の厚みに制限はないが、柔軟性や軽量化の点で、厚さが１５０μｍ未満であることが好ましい。
本発明の薄膜トランジスタの製造方法では、ソース電極及びドレイン電極を形成するために、それらに対応するインキ画線部が設けられた、離形性を有する被転写部材を用いて、支持体に転写印刷して画線部を形成し、該画線部を焼成して、導電体からなるソース電極及び同ドレイン電極を形成する工程が、必須工程として含まれる。
以下、「ソース電極及びドレイン電極を形成するために、それらに対応するインキ画線部が設けられた、離形性を有する被転写部材」を「インキ画線部形設被転写部材」と言い、「ソース電極及びドレイン電極を形成するための、それらに対応するインキ画線部」を、「電極形成用インキ画線部」と言うことがある。
上記した印刷によりソース電極及びドレイン電極を形成する方法は、蒸着等の乾式によりソース電極及びドレイン電極を得る方法に比べて、高価な真空装置が必要なく、設備投資も含めた生産コストの劇的な低減が可能となる。また、プロセスの低温化が可能であり、また基板としてプラスチック基板を用いることができることから、ユビキタス時代の必須アイテム、すなわち、フレキシブル性及び低コストの実現の上で好ましい。
本発明の上記した様な印刷方法に代表される、湿式でソース電極及びドレイン電極を形成する薄膜トランジスタの製造方法では、上記画線部は、焼成することで導電体を形成するインク（以下、「導電性インク」という）から形成される。本発明で用いる導電性インクとしては、公知慣用のインクがいずれも使用できるが、例えば、導電性金属粒子や導電性高分子などの導電性材料を溶媒（分散媒）に溶解又は分散させたインクを用いることができる。
導電性金属粒子としては、例えば、金、銀、銅、ニッケル、亜鉛、アルミニウム、カルシウム、マグネシウム、鉄、白金、パラジウム、スズ、クロム、鉛、等の金属粒子や、銀／パラジウム等のこれら金属の合金；酸化銀、有機銀、有機金等の比較的低温で熱分化して導電性金属を与える熱分解性金属化合物；酸化亜鉛（ＺｎＯ）、酸化インジュウムスズ（ＩＴＯ）等の導電性金属酸化物粒子等を用いることができる。
導電性高分子としては、例えば、ポリエチレンジオキシチオフェン／ポリスチレンスルホン酸（ＰＥＤＯＴ／ＰＳＳ）、ポリアニリン等を用いることができる。さらにカーボンナノチューブ等の炭素系の導電材料も用いることができる。
溶媒（分散媒）の種類は、特に制限はないが、導電性材料を溶解または分散できる水又は有機溶剤を適宜選択できる。具体的には、例えば、水；脂肪族炭化水素系、芳香族炭化水素系、アルコール系、ケトン系、エーテル系、エステル系などの各種有機溶剤及びこれら分子内水素の一部又は全部をフッ素化したものが使用できる。これらは、一種のみで用いてもよく、二種以上を併用することもできる。
導電性インクには、前記導電性材料や溶媒（分散媒）の他、必要に応じて、樹脂等のバインダー成分、酸化防止剤、皮膜形成促進のための各種触媒、シリコーン系界面活性剤、フッ素系界面活性剤の様な各種界面活性剤、レベリング剤、離型促進剤等を添加できる。
導電性インクは、オキセタン化合物、エポキシ化合物、ビニルエーテル化合物の様なカチオン重合性化合物や、ビニル基や（メタ）アクリロイル基を含有する化合物の様なラジカル重合性化合物を混合して、熱硬化性インクとすることもでき、紫外線や電子線の様な活性エネルギー線硬化性インクとすることもできる。しかしながら、この様な重合性化合物は、重合後に膨張収縮して体積変化を起こしうることから、非重合性化合物を用いることが好ましい。
上記導電性材料としては、より狭い線幅で任意の画線を形成でき、かつ、より低温での焼成で導電体を形成できることから、ｎｍオーダーの導電性材料の粒子を用いることが好ましい。
この様なｎｍオーダーの導電性金属粒子を用いてインクを調製するに当たっては、室温付近では比較的安定であるが、１５０℃以下といった比較的低温での焼成で導電体を形成できる、バインダー成分で被覆された導電性金属粒子を用いることが好ましい。バインダー成分は導電性金属粒子の保護剤または分散剤として機能するものであっても良い。この様なバインダー成分として用いることができる材料としては、上記した様な硬化性が無い熱可塑性樹脂が好ましく、例えば、直鎖状又は分岐状のポリエチレンイミン、同ポリエチレンイミン−ポリアルキレングリコール共重合体、これらのＮ−オキシド化誘導体、これらのＮ−アセチル化誘導体、ポリビニル−２−ピロリドンの様なカチオン系樹脂や、ポリアルキレングルコールモノ（メタ）アクリレート／（メタ）アクリロイルオキシアルキルアシッドホスフェート共重合体の様なアニオン系樹脂、アルカンチオール類、アルキルアミン類を挙げることができる。
本発明の薄膜トランジスタの製造方法としては、上記した通り、ソース電極及びドレイン電極を形成するために、インキ画線部形設被転写部材を用いて、支持体に転写印刷を行い、転写された支持体上の画線部を焼成するため、この工程を連続して遂行するのに適した導電性インクを用いることが好ましい。
インキ画線部形設被転写部材を用いて、支持体に転写印刷する方法としては、例えば、グラビアオフセット印刷法と、凸版反転印刷法とが挙げられる。
グラビアオフセット印刷法は、ソース電極及びドレイン電極の画線に対応する（画線と同じパターンを有する）凹部が形成されたグラビア版と、離形性を有する被転写部材とが用いられ、グラビア版の凹部に導電性インクを充填する工程と、凹部に充填された導電性インクを、離形性を有する被転写部材の表面に転移してインキ画線部形設被転写部材を得る工程と、当該被転写部材に移ったインキ画線部を支持体上に転写する工程とを備えた印刷方法である。
一方、凸版反転印刷法は、ソース電極及びドレイン電極の反転パターンに対応する凸部が形成された凸版と、離形性を有する被転写部材とが用いられる。導電性インクを該被転写部材の表面全面に塗布する工程と、当該凸版を、当該被転写部材上の塗布された導電性インク面に押圧して、ソース電極及びドレイン電極の反転パターンに対応するインキ部分を凸版上に転移・除去する工程と、凸版で押圧された反転パターンが除去されることにより、ソース電極及びドレイン電極に対応するインキ画線部が形成された被転写部材を用いて、基板等の支持体上に転写印刷をする工程と、を備えた印刷方法である。
すなわち、本方法では、凸版は、所望のインキ画線部の反転パターンの凸部を有する。これにより、ソース電極及びドレイン電極の反転パターンに対応するインキ部分を凸版上に転移することで、凸版で押圧されなかった、ソース電極及びドレイン電極に対応する画線部が被転写部材上に残留する。被転写部材は離形性を有していることから、ソース電極及びドレイン電極に対応する画線が設けられた、離形性を有している被転写部材を、基板等の支持体と接触させることで、支持体に当該画線部が転写される。
本発明の薄膜トランジスタの製造方法における、ソース電極及びドレイン電極に対応した導電性インクによる画線部を形成する印刷方法としては、より狭い線幅かつより膜厚が薄いインキ画線部が形成できることから、グラビアオフセット印刷法に比べれば、凸版反転印刷法の方が好ましい。
ソース電極及びドレイン電極に対応した導電性インクによる画線部は、例えば、オーブンで加熱する、遠赤外線を照射して焼成する等により、導電体からなるソース電極及び同ドレイン電極を形成する。この焼成により導電性インクに含有された揮発性成分は、導電体から除去される。また、バインダー成分が分解する場合には、バインダー成分も形成された導電体中から消失する。しかしながら、導電性材料に比べてバインダー成分が極少量である場合には、焼成前後で、導電性インクの画線部と、焼成後に得られる導電体の画線部とで、画線部の膜厚や形状には変化が起こらない。焼成前後で、画線部の膜厚減少や形状変化が大きいと見込まれる場合には、これらの変化を見込んで、インキ画線部をより厚膜で形成する、版形状を変更する等することで、導電体として意図した膜厚かつ形状のソース電極及びドレイン電極を得ることができる。
本発明では、薄膜トランジスタの積層断面において、焼成後に、ソース電極及びドレイン電極のうち電極幅が狭い電極の最も幅が狭い部分の電極幅をＡとし、チャネル長をＬとした時、Ｌ／Ａ≧０．０５となる様に、上記インキ画線部が設けられる。なお、本発明において、薄膜トランジスタの積層断面とは、図２に示すような、ソース電極及びドレイン電極の双方の断面が共に表出する断面をいう。図２では便宜上、ソース電極及びドレイン電極４は、絶縁体層２の上に形成されているが、電極の下層はこれに限られるものではない。また、電極の上層は図示省略している。
一般的に、薄膜トランジスタのソース電極及びドレイン電極は、その積層断面で見た時は、同一形状となるように設計される場合が多いので、その様な場合には、電極幅としては、ソース電極とドレイン電極のどちらの電極幅をもって電極幅Ａとしても良い。しかしながら、両者の電極幅が異なる場合には、いずれか一方の、電極幅がより狭い方の電極を選択して、かつ測定可能な複数の積層断面における電極の最も幅狭な部分の電極幅をもって、電極幅Ａとする。
こうして、電極幅をＡとし、チャネル長をＬとした時、焼成後のＬ／Ａ≧０．０５となる様に、好ましくはＬ／Ａ＝０．１〜１．０となるようにインキ画線部を設けることにより、チャネル長Ｌが５μｍ未満である極めて短いチャネル長、好ましくは１〜３μｍとなる様に電極を設けることができ、高速応答性に優れた集積回路等を得るのに最適な薄膜トランジスタが得られる。
インキ画線部形設被転写部材を用いて支持体に転写印刷し、電極形成用インキ画線部を形成する上記方法によれば、薄膜トランジスタの積層断面における、焼成後の、ソース電極及びドレイン電極の電極厚みが同一となり、かつ、極めて薄い膜厚のソース電極及びドレイン電極を形成することが極めて容易となる。
また、インキ画線形設被転写部材を用いて支持体に転写印刷し、電極形成用インキ画線部を形成する上記方法によれば、薄膜トランジスタの積層断面における、採用した電極幅Ａが厚み方向で相違することがなく、転写異常のない、矩形の電極形状を持ったソース電極及びドレイン電極が得られる。このようなソース電極及びドレイン電極を有する薄膜トランジスタは、駆動した際に、移動度や閾値電圧のバラツキがより少ない薄膜トランジスタとなる。
具体的には、ソース電極及びドレイン電極の電極厚みが同一であり、そのいずれもが１００ｎｍ以下、好ましくは３０〜８０ｎｍといった極めて厚みが薄い導電体からなり、凹型、凸型といった異常のない、適正な電極形状のソース電極及びドレイン電極が容易に得られる。その結果、このようなトランジスタは高速応答性に優れた集積回路等を得るのに最適であるばかりでなく、上層の半導体層の膜厚や結晶の均一性が向上し、薄膜トランジスタとして駆動した際に、移動度や閾値電圧のバラツキがより少ない薄膜トランジスタとなる。この様な優れた特徴は、スクリーン印刷法やインクジェット印刷法の様な、従来の印刷方法では到底達し得ない、上記した転写印刷の特徴である。
電極幅Ａは、測定可能な複数の積層断面における各電極幅において、それらの最大値と最小値との間に差がないものが最も好ましいが、この差は１μｍ以下、中でも０．５μｍ以下であることが、移動度や閾値電圧のバラツキを抑制できる点で好ましい。
図２の断面図には図示されていないが、ソース電極とドレイン電極は、それぞれ、図面の手前方向から奥行方向に向かって形成されている。チャネル長Ｌは、図面の手前方向から奥行方向に向かってのどこの断面を対象に測定しても良いが、中でも、複数の測定断面の個々のチャネル長Ｌが、いずれも同一であることが最も好ましい。複数の測定断面における個々のチャネル長Ｌ１、Ｌ２、Ｌ３・・・をそれぞれ測定することで、複数の測定断面の個々のチャネル長のバラツキに相当する、標準偏差σを求めることができる。この標準偏差σは０．５μｍ以下であることが好ましく、小さければ小さいほど（ゼロに近いほど）好ましい。
ソース電極及びドレイン電極を、例えば、前記した様な凸版反転印刷法で得る場合には、ソース電極及びドレイン電極の画線以外に代表される非画線部に対応する凸部（凸状）が形成された凸版が、導電性インキが塗布された、離形性を有する被転写部材の表面全面に押圧されて、上記非画線部として代表的な、焼成前のチャネルに相当する部分が凸版上に転移され除去される。すなわち、この凸部（凸状）の塔頂における上底の長さが、焼成後のチャネル長Ｌに対応しているため、上記同様に凸部塔頂上底長が＜５μｍであり、複数の測定断面における個々の凸部（凸状）の塔頂におけるそれぞれの上底の長さを同一とすることで、例えば、図２の断面図における手前方向から奥行方向における、複数の測定断面の個々のチャネル長のバラツキを効果的に抑制することが出来る。これらの標準偏差σは、上記したのと同様に０．５μｍ以下であることが好ましく、小さければ小さいほど（ゼロに近いほど）好ましい。このσ値は０．５μｍ以下、中でも、０．５μｍ以下であってかつチャネル長に期待するよりも、より小さいσ値、具体的には０．０５〜０．２μｍを有する、凸部（凸状）の塔頂における上底の長さ＜５μｍの凸版を用いることが好ましい。尚、この凸部（凸状）の塔頂における上底の長さは、上記したのと同様に測定することが出来る。
本発明の薄膜トランジスタのソース及びドレイン電極上に、少なくともソース及びドレイン電極の一部を囲うように形成された隔壁層を設けることで、上層の半導体層の成膜領域を限定し、素子毎のソース及びドレイン電極と半導体層のオーバーラップ幅のバラツキを抑えることができる。オーバーラップ幅のバラツキを抑制することで、薄膜トランジスタとして駆動した際には、移動度や閾値電圧のバラツキがより少ない薄膜トランジスタを得ることができる。特に、半導体層をウエットプロセスで成膜する場合には、半導体インクがソース及びドレイン電極上で不均一に濡れ広がりやすいため、半導体層の成膜前に予め隔壁層を設けておくことが好ましい。
上記の隔壁層に用いられる材料としては、絶縁性を有する材料を含んでいれば制限はなく、公知慣用の有機、無機材料を用いることができるが、隔壁層として機能させた際に半導体層の成膜領域を制御しやすい点で、撥液性の材料が好ましい。また、隔壁層の形成方法としては任意の方法を採用し得るが、隔壁層に対応するインキ画線部が設けられた、離形性を有する被転写部材をソース及びドレイン電極が形成された支持体に転写印刷して形成する方法が、高精細な隔壁層が得られる点で好ましい。
本発明の薄膜トランジスタのソース及びドレイン電極は必要に応じて表面処理をすることで、半導体層への電荷注入効率を向上させることができる。表面処理材料としては、例えば、ベンゼンチオール、クロロベンゼンチオール、ブロモベンゼンチオール、フルオロベンゼンチオール、ペンタフルオロベンゼンチオール、ペンタクロロベンゼンチオール、トリフルオロベンゼンチオール、ビフェニルチオール、フルオレンチオール、ニトロベンゼンチオール、２−メルカプト−５−ニトロベンズイミダゾール、パーフルオロデカンチオール、４−トリフルオロメチル−２，３，５，６−テトラフルオロチオフェノール、５−クロロ−２−メルカプトベンゾイミダゾール等のチオール化合物；ジフェニルジスルフィド等のジスルフィド化合物；ジフェニルスルフィド等のスルフィド化合物；長鎖フルオロアルキルシラン等のシランカップリング剤；モリブデン酸化物、バナジウム酸化物、タングステン酸化物、レニウム酸化物等の金属酸化物などを使用することができる。中でも電極表面と化学的に結合可能な官能基を有するものが好ましい。
薄膜トランジスタのソース及びドレイン電極の表面処理方法としては、公知慣用の、乾式、湿式のいずれのプロセスでも形成させることができるが、製造コストの劇的な低減が期待できる点で、スピンコート法、バーコート法、スリットコート法、ディップコート法、スプレーコート法、ディスペンサー法、インクジェット法等のウエットプロセスが好ましい。
上記の様にして得られた、前記で得られたソース電極及び同ドレイン電極に対して、半導体層、絶縁体層、導電体からなるゲート電極を、トランジスタとして機能する様に、任意の方法で積層することで、薄膜トランジスタとすることができる。
薄膜トランジスタの半導体層に用いられる半導体材料としては、有機、無機の半導体材料が適用できる。有機半導体材料としては、例えば、低分子有機半導体して、フタロシアニン誘導体、ポリフィリン誘導体、ナフタレンテトラカルボン酸ジイミド誘導体、フラーレン誘導体、ペンタセンおよびペンタセントリイソプロピルシリル（ＴＩＰＳ）ペンタセン等のアセン系化合物、各種ペンタセン前駆体、アントラセン、ペリレン、ピレン、フェナントレン、コロネン等の多環芳香族化合物およびその誘導体、オリゴチオフェンおよびその誘導体、チアゾール誘導体、フラーレン誘導体、ジナフトチオフェン系化合物、カーボンナノチューブ等の炭素系化合物、その他、ベンゾチエノベンゾチオフェン等のチオフェン、フェニレン、ビニレン等を組み合わせた各種低分子半導体の一種以上およびこれら共重合体が好適に使用できる。
また、高分子化合物として、ポリチオフェン、ポリ（３−ヘキシルチオフェン）（Ｐ３ＨＴ）、ＰＱＴ−１２等のポリチオフェン系高分子、Ｂ１０ＴＴＴ、ＰＢ１２ＴＴＴ、ＰＢ１４ＴＴＴ等のチオフェン−チエノチオフェン共重合体、Ｆ８Ｔ２等のフルオレン系高分子、その他、パラフェニレンビニレン等のフェニレンビニレン系高分子、ポリトリアリールアミン等のアリールアミン系高分子等が好適に使用できる。また、これら有機半導体材料に加え、加熱処理やＥＢ、Ｘｅフラッシュランプ等のエネルギー線照射により無機半導体へと改質可能な溶液溶解性のＳｉ半導体前駆体、ＩＧＺＯ、ＹＧＺＯ，ＺｎＯ等の酸化物半導体の前駆対等が適用できる。
薄膜トランジスタの半導体層に用いられる半導体材料としては、より低温かつ簡便に半導体層を形成することができ、取扱いが容易であることから、無機半導体よりも有機半導体の方が好ましい。有機半導体の中でも、自己凝集性が高く、結晶構造を取り易いものが、より優れたトランジスタ特性を発揮することができるので好ましい。
有機及び無機半導体材料のインク化に適用可能な溶剤は、常温もしくは多少の加熱で該半導体材料を溶解でき、適度の揮発性を有し、溶剤揮発後に有機半導体薄膜を形成できればよく、例えば、トルエン、キシレン、クロロホルム、クロロベンゼン類、シクロヘキシルベンゼン、テトラリン、Ｎ−メチル−２−ピロリドン、ジメチルスルホキシド、イソホロン、スルホラン、テトラヒドロフラン、メシチレン、アニソール、ナフタレン誘導体、ベンゾニトリル、アミルベンゼン、γブチルラクトン、アセトン、メチルエチルケトン等の有機溶剤を用いることができる。
また、これら溶液にインク特性の向上を目的として、ポリスチレン、ポリメチルメタクリレート等のポリマーやシリコーン系やフッ素系の界面活性剤等の表面エネルギー調整剤を添加することもできる。特に結晶性半導体溶液へのフッ素系界面活性剤は、インク特性の向上効果のみならず、インクの乾燥により形成した半導体膜の特性、例えば薄膜トランジスタの移動度の向上等が期待できることから、好適に使用できる。
薄膜トランジスタの絶縁体層に用いられる絶縁体材料としては、絶縁性を有する材料を含んでいれば制限はなく、例えば、ポリパラキシリレン樹脂、ポリスチレン樹脂、ポリカーボネート樹脂、ポリビニルアルコール樹脂、ポリ酢酸ビニル樹脂、ポリスルホン樹脂、ポリアクリロニトリル系樹脂、メタクリル系樹脂、ポリ塩化ビニリデン系樹脂、フッ素系樹脂、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、ポリビニルピロリドン系樹脂、ポリシアネート樹脂、ポリオレフィン樹脂、ポリテルペン樹脂、ポリフッ化ビニリデン、ポリテトラフルオロエチレン等のフッ素系樹脂、（メタ）アクリル樹脂、ジアリルフタレート樹脂、メラミン樹脂、ウレタン樹脂、ポリエステル樹脂、アルキッド樹脂等の有機膜を形成する樹脂や、加水分解および必要に応じて加熱処理により無機皮膜を形成する、シラン化合物、シラザン化合物、マグネシウムアルコキシド化合物、アルミニウムアルコキシド化合物、タンタルアルコキシド化合物、イオン性液体、イオン性ゲルが使用できる。又、これら単体又は２種類以上を併用してもよく、必要に応じてジルコニア、二酸化珪素、酸化アルミニウム、酸化チタン、酸化タンタル等の酸化物、ＳｒＴｉＯ３、ＢａＴｉＯ３等の強誘電性酸化物、窒化珪素、窒化アルミニウム等の窒化物、硫化物、フッ化物等の誘電体微粒子を分散させることができる。
絶縁体材料のインク化に適用可能な溶剤に制限はなく、例えば水、炭化水素系、アルコール系、ケトン系、エーテル系、エステル系、グリコールエーテル系、フッ素系などの各種有機溶剤が使用できる。また必要に応じて、酸化防止剤、レベリング剤、離型促進剤、皮膜形成促進のための各種触媒を使用することができる。
この半導体層及び後記する絶縁体層、ゲート電極は、公知慣用の、乾式、湿式のいずれのプロセスでも形成させることができる。具体的には、真空蒸着法、分子線エピタキシャル成長法、イオンクラスタービーム法、イオンプレーティング法、スパッタリング法、大気圧プラズマ法、ＣＶＤ法に代表されるドライプロセスや、以下に例示する様な印刷法等のウエットプロセスが適用できる。特に、ウエットプロセスは、製造コストの劇的な低減が期待できることから本発明の好ましい実施形態である。ウエットプロセスとして、例えば、インクジェット印刷法、スクリーン印刷法、スピンコート法、バーコート法、スリットコート法、ディップコート法、スプレーコート法、グラビア印刷法、フレキソ印刷法、グラビアオフセット印刷法、凸版オフセット印刷法、凸版反転印刷法等が用いられる。
印刷法により半導体層を形成させる場合、それに用いる半導体インクは、公知慣用の各種半導体材料を溶媒に溶解又は分散させることにより調製することができる。
印刷法により、ゲート絶縁膜の様な絶縁体層を形成させる場合、それに用いる絶縁体インクは、公知慣用の各種絶縁体材料を溶媒に溶解又は分散させることにより調製することができる。
絶縁体層表面は、トランジスタ特性の向上のために、例えば、ヘキサメチルジシラザン（ＨＭＤＳ）、オクチルトリクロロシラン（ＯＴＳ−８）、オクタデシルトリクロロシラン、（ＯＴＳ−１８）、ドデシルトリクロロシラン（ＤＴＳ）、フッ素置換オクタトリクロロシラン（ＰＦＯＴＳ）、β−フェネチルトリクロロシラン等の各種シランカップリング剤でＳＡＭ（自己組織膜）処理を行うことができる。
また、上記ＳＡＭ処理を行った絶縁体層と半導体層との界面の親和性が不充分である場合には、それを良好にし、かつトランジスタ特性を向上させるために、必要であれば、フッ素系界面活性剤等を用いることができる。
印刷法により、ゲート電極を形成する場合、それに用いる導電性インクとしては、ソース電極及びドレイン電極を形成するために用いることができる、上記各種の導電性材料を含有する導電性インクをいずれも使用できる。ゲート電極と、ソース電極やドレイン電極とは、電極の形成に当たって、異なる導電性材料を用いた導電性インクを組み合わせて使用することもできる。ゲート電極に対応するインキ画線部は、ソース電極及びドレイン電極を形成させるのと同様に焼成を行うことで、導電体からなるゲート電極とすることができる。
本発明の薄膜トランジスタの半導体層、絶縁層、ゲート電極の厚みは、特に制限されるものではないが、半導体層の厚みは半導体結晶の均一性を向上させバラツキの少ないトランジスタ特性が得られる点で２０〜１００ｎｍが好ましい。絶縁層の厚みはＯＮ／ＯＦＦ値のバラツキを抑えられる点で５〜１５００ｎｍが好ましい。ゲート電極の厚みは、フレキシブル基材への追従性が良い点で５０〜１０００ｎｍが好ましい。
本発明の薄膜トランジスタは必要であれば最上層に保護膜層を形成することができる。保護膜層を設けることで外気の影響を最小限にでき、薄膜トランジスタの電気的特性を安定化することができる。保護膜層に用いられる保護膜材料としては、加熱、光、電子線等により改質処理により、光、酸素、水、イオン等のバリヤー性に優れた膜が形成できるものであれば良く、例えば、上記絶縁体材料と同様の材料が使用できる。保護膜層をウエットプロセスで形成する場合、適用できる溶剤に制限は無く、上記した樹脂を溶解又は分散させるものであれば良い。また必要に応じて、保護膜材料には、シリコーン系およびフッ素系の各種界面活性剤を添加することができる。
本発明の薄膜トランジスタは、任意の製造方法で製造することができるが、例えば、インキ画線部形設被転写部材を用いて、支持体に転写印刷して得られたインキ画線部を焼成して、導電体からなるソース電極及び同ドレイン電極を形成するが、更に、薄膜トランジスタを形成する各層、即ち、半導体層、絶縁体層及びゲート電極の形成をいずれも印刷で行うことにより、より生産性が高く、かつ高速応答性に優れた集積回路等を容易に製造できる薄膜トランジスタが得られる。更に、こうして得られた薄膜トランジスタは、複数個を集積化することでトランジスタアレイとすることが出来る。
（凸版反転印刷法による電極の作製）
平均粒子径がナノメートルオーダーの銀粒子が、均一に液媒体に分散させられた導電性インク（ＤＩＣ株式会社製ＲＡＧＴ−２５、以下、「ナノ粒子銀インク」という）を、フィルム上にシリコーンゴム層を形成した透明ブランケットのシリコーンゴム面にスリットコーターにより均一に塗布し、タックが残る程度に乾燥させた。その後、ガラスのウエットエッチングにより得た、ソース電極及びドレイン電極やゲート電極等の所望するパターンのネガパターン（反転パターンの凸部）を形成した、凸状の鋭角部分（エッジ）の精度に優れたガラス凸版を、該ナノ粒子銀インク均一塗布面に押し当てて不要な部分（非画線部）を除去した。ブランケット上に残存したパターンを、所定の大きさにカットした基材上に軽く押し付け、所望するパターンを基材上に転写した。尚、この凸版の、複数の測定断面における個々の凸部（凸状）の塔頂におけるそれぞれの上底の長さは、いずれも０．７μｍ近傍の範囲にあり、これらの標準偏差σも０．３μｍ以下であった。
（形状の評価）
上記で得られたソース電極及びドレイン電極の部分を顕微観察し、形状を以下の基準に従って評価した。
◎： 線の直線性に特に優れ、ソース電極−ドレイン電極間に接触箇所なし
○： 線の直線性に優れ、ソース電極−ドレイン電極間に接触箇所なし
×： 線の直線性に劣り、ソース電極−ドレイン電極間に接触箇所あり
（半導体パラメータ特性評価）
以下に示す薄膜トランジスタのテスト素子を作成し、その特性評価を行った。Ｉｄ−Ｖｇ、Ｉｄ−Ｖｄ特性を半導体パラメータ測定装置（ケースレー社製４２００）を用いて測定し、電界効果移動度、ＯＮ／ＯＦＦ値を周知の方法より算出した。
（実施例１）
ＴＧＢＣ構造を有する薄膜トランジスタのテスト素子を以下の手順で作成し評価した。
（１）ソース電極及びドレイン電極の形成：厚さ０．７ｍｍの無アルカリガラス上に上記ナノ粒子銀インクを用い、凸版反転印刷法による電極の作製に従って、チャネル長０．７μｍ、チャネル幅３００μｍ、電極幅１０μｍとなる様にソース電極及びドレイン電極パターンを形成し、クリーンオーブン中で１８０℃３０分焼成し、厚さ７０ｎｍの銀電極を形成した。
（２）電極の表面処理：ペンタフルオロベンゼンチオールのイソプロピルアルコール３０ｍｍｏｌ／Ｌ溶液中に上記ソース電極及びドレイン電極基板を５分間浸漬させた後に、イソプロピルアルコールで洗浄、エアーガンで乾燥させた。
（３）半導体層の形成：有機半導体２，８−ジフルオロ−５，１１−ビス（トリエチルシリルエチニル）アントラジチオフェンのメシチレン２重量％溶液に、ポリスチレンを
０．５ｗｔ％添加し、インクジェット法により先に形成したソース電極及びドレイン電極の上に半導体層を形成した。
（４）絶縁層の形成：ポリパラキシリレン樹脂（日本パリレン社製、商品名パリレン−C）をソース電極及びドレイン電極、半導体層が形成された支持体上にCVD法により化学蒸着し、厚さ１０００ｎｍの絶縁層を形成した。
（５）ゲート電極の形成：インクジェット用の導電性銀インクを用い、先に形成した絶縁層上にインクジェット印刷法によりゲート電極パターンを形成し、ホットプレート上で１２０℃３０分焼成し、厚さ１５０ｎｍの銀電極を形成した。
（比較例１）
ソース電極及びドレイン電極の形成方法において、電極幅５０μｍとなる様にして得られた厚さ７０ｎｍの銀電極を用いることに変更した以外は実施例１と同様の方法で薄膜トランジスタのテスト素子を作成し評価した。
（実施例２）
ソース電極及びドレイン電極の形成方法において、電極幅５μｍとなる様にして得られた厚さ７０ｎｍの銀電極を用いることに変更した以外は実施例１と同様の方法で薄膜トランジスタのテスト素子を作成し評価した。
（実施例３）
ソース電極及びドレイン電極の形成方法を以下に変更した以外は実施例１と同様の方法で薄膜トランジスタのテスト素子を作成し評価した。
ソース電極及びドレイン電極の形成：厚さ０．７ｍｍの無アルカリガラス上に上記ナノ粒子銀インクを用い凸版反転印刷法による電極の作製に従って、チャネル長１μｍ、チャネル幅５００μｍ、電極幅１５μｍとなる様にソース電極及びドレイン電極パターンを形成し、クリーンオーブン中で１８０℃３０分焼成し、厚さ７０ｎｍの銀電極を形成した。
（実施例４）
ソース電極及びドレイン電極の形成方法を以下に変更した以外は実施例１と同様の方法で薄膜トランジスタのテスト素子を作成し評価した。
ソース電極及びドレイン電極の形成：厚さ０．７ｍｍの無アルカリガラス上に上記ナノ粒子銀インクを用い凸版反転印刷法による電極の作製に従って、チャネル長４μｍ、チャネル幅１０００μｍ、電極幅４０μｍとなる様にソース電極及びドレイン電極パターンを形成し、クリーンオーブン中で１８０℃３０分焼成し、厚さ７０ｎｍの銀電極を形成した。
（比較例２）
ＢＧＢＣ型構造を有する薄膜トランジスタのテスト素子を以下の手順で作成し評価した。
（１）ゲート電極の形成：厚さ０．７ｍｍの無アルカリガラス上に上記ナノ粒子銀インクを用い、上記凸版反転印刷法による電極の作製に従って、ゲート電極パターンを形成し、クリーンオーブン中で１８０℃３０分焼成し、厚さ１５０ｎｍの銀電極を形成した。
（２）絶縁層の形成：ポリパラキシリレン樹脂（日本パリレン社製、商品名パリレン−C）をソース電極及びドレイン電極、半導体層が形成された支持体上にCVD法により化学蒸着し、厚さ５００ｎｍの絶縁層を形成した。
（３）ソース電極及びドレイン電極の形成：上記ナノ粒子銀インクを用い、上記凸版反転印刷法による電極の作製に従って、チャネル長５０μｍ、チャネル幅５００μｍとなる様にソース電極及びドレイン電極パターンに相当するインキ画素部を形成し、クリーンオーブン中で１８０℃３０分焼成し、厚さ７０ｎｍの銀電極を形成した。
（４）電極の表面処理：ペンタフルオロベンゼンチオールのイソプロピルアルコール３０ｍｍｏｌ／Ｌ溶液中に上記ソース電極及びドレイン電極基板を５分間浸漬させた後に、イソプロピルアルコールで洗浄、エアーガンで乾燥させた。
（５）半導体層の形成：有機半導体２，８−ジフルオロ−５，１１−ビス（トリエチルシリルエチニル）アントラジチオフェンのメシチレン２重量％溶液に、ポリスチレンを
０．５ｗｔ％添加し、インクジェット印刷法により、先に形成したソース電極及びドレイン電極のチャネル上に半導体層を形成した。
ソース電極及びドレイン電極にて測定した、チャネル長Ｌ、電極幅Ａ、Ｌ／Ａ、チャネル形状、チャネル長の標準偏差σＬ、および得られたトランジスタ特性を表１に示す。
尚、上記実験は、いずれも、焼成後のソース電極及びドレイン電極の電極幅が同一となる様に反転印刷の条件が選択されていることから、焼成後かつ上層の半導体層形成前の、一方の電極であるソース電極を選択し、その積層断面の手前方向から奥行方向の任意の５断面を対象に電極幅を測定し、その最も狭い電極幅値をもって、電極幅Ａとした。チャネル長Ｌについては、ソース電極において電極幅を測定した当該５断面に対応する各チャネルを対象にそれらの長さを測定し、それらの測定値から標準偏差σを求めた。
Figure 2016058448
実施例１と比較例１との対比からわかる通り、凸版反転印刷法を工夫して採用すると、ＴＧＢＣ型薄膜トランジスタでも、チャネル長Ｌ＜５μｍにおいて、チャネル長Ｌ／電極幅Ａ＝０．０５近傍を境にその内外で、電界効果移動度やＯＮ／ＯＦＦ値が劇的に変化しており、Ｌ／Ａ≧０．０５を満たしていないと、優れた電界効果移動度やＯＮ／ＯＦＦ値が得られないこと明らかである。また、実施例１と比較例２との対比からわかる通り、Ｌ／Ａ≧０．０５であっても、チャネル長Ｌが従来の様に大きいＢＧＢＣ型薄膜トランジスタでは、やはり優れた電界効果移動度が得られないこと明らかである。
本発明の薄膜トランジスタの製造方法によれば、チャネル長Ｌが５μｍ未満の薄膜トランジスタが容易に得られるので、例えば、高速応答性に優れた集積回路を容易に製造することができる。
１ 基板、２ 絶縁体層、３、Ｇ ゲート電極、４ ソース電極・ドレイン電極、５ 半導体層、Ｓ ソース電極、Ｄ ドレイン電極、Ａ 電極幅、Ｌ チャネル幅

Claims (8)

  1. ソース電極及びドレイン電極を形成するためのインキ画線部が設けられ、かつ離型性を有する被転写部材を用いて、支持体に転写印刷して画線部を形成し、前記画線部を焼成して、導電体からなるソース電極及び導電体からなるドレイン電極を形成する工程を含み、かつ、
    前記で得られたソース電極及びドレイン電極と、半導体層、絶縁体層及び導電体からなるゲート電極とが積層されてなる薄膜トランジスタの製造方法において、
    製造される薄膜トランジスタの積層断面において、焼成後に、前記ソース電極及び前記ドレイン電極のうち電極幅が狭い電極における最も幅狭な部分の電極幅をＡ、チャンネル長をＬとしたときに、Ｌ／Ａ≧０．０５の条件を満たすように、前記インキ画線部を設けることを特徴とする、Ｌ＜５μｍの薄膜トランジスタの製造方法。
  2. 前記ソース電極及びドレイン電極を形成するためのインキ画線部が設けられ、かつ、離型性を有する被転写部材が、前記画線部の反転パターンである凸部が形成された凸版と、離型性を有する被転写部材とを用いて、
    導電性インキを、前記被転写部材の表面全面に塗布する工程と、
    前記凸版を、当該被転写部材上の塗布された導電性インキ面に押圧する工程とから得られるものであって、
    凸版で押圧された非画線部が除去されることにより、ソース電極及びドレイン電極に対応する画線部が形成された被転写部材である、請求項１記載の薄膜トランジスタの製造方法。
  3. 薄膜トランジスタの積層断面における、焼成後の、前記ソース電極及び前記ドレイン電極の電極厚みが同一となり、かつ、前記ソース電極及び前記ドレイン電極の電極厚みが、いずれも１００ｎｍ以下となるように、前記インキ画線部を形成する、請求項１記載の薄膜トランジスタの製造方法。
  4. チャネル長Ｌの標準偏差が、０．５μｍ以下である、請求項１記載の薄膜トランジスタの製造方法。
  5. 半導体層、絶縁体層及びゲート電極の形成を、いずれも印刷で行う、請求項１記載の薄膜トランジスタの製造方法。
  6. 半導体層が有機半導体からなる、請求項１記載の薄膜トランジスタの製造方法。
  7. 請求項１〜６のいずれか一項記載の薄膜トランジスタの製造方法で得られた薄膜トランジスタ。
  8. 請求項１〜６のいずれか一項記載の薄膜トランジスタの製造方法で得られた薄膜トランジスタの複数個を集積化させたトランジスタアレイ。
JP2014181522A 2014-09-05 2014-09-05 薄膜トランジスタの製造方法、薄膜トランジスタ及びトランジスタアレイ Expired - Fee Related JP6393937B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014181522A JP6393937B2 (ja) 2014-09-05 2014-09-05 薄膜トランジスタの製造方法、薄膜トランジスタ及びトランジスタアレイ
US14/844,322 US10193068B2 (en) 2014-09-05 2015-09-03 Method of manufacturing a specifically dimensioned thin film transistor, thin film transistor, and transistor array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014181522A JP6393937B2 (ja) 2014-09-05 2014-09-05 薄膜トランジスタの製造方法、薄膜トランジスタ及びトランジスタアレイ

Publications (2)

Publication Number Publication Date
JP2016058448A true JP2016058448A (ja) 2016-04-21
JP6393937B2 JP6393937B2 (ja) 2018-09-26

Family

ID=55438328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014181522A Expired - Fee Related JP6393937B2 (ja) 2014-09-05 2014-09-05 薄膜トランジスタの製造方法、薄膜トランジスタ及びトランジスタアレイ

Country Status (2)

Country Link
US (1) US10193068B2 (ja)
JP (1) JP6393937B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015083307A1 (ja) * 2013-12-03 2015-06-11 国立大学法人山形大学 金属薄膜の製造方法及び導電構造
JP6368865B2 (ja) * 2015-10-14 2018-08-01 富士フイルム株式会社 有機半導体デバイス用電極材料、電極パターンの形成方法および有機薄膜トランジスタ
US10515896B2 (en) * 2017-08-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for semiconductor device and methods of fabrication thereof

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294653A (ja) * 2005-04-05 2006-10-26 Canon Inc 有機薄膜トランジスタおよびその製造方法
JP2008108874A (ja) * 2006-10-25 2008-05-08 Konica Minolta Holdings Inc 有機薄膜トランジスタ
US20080251844A1 (en) * 2007-04-16 2008-10-16 Sony Corporation Method for forming pattern, method for manufacturing semiconductor device and semiconductor device
JP2008263038A (ja) * 2007-04-11 2008-10-30 Canon Inc パターン形成方法および電子デバイスの製造方法
US20090027580A1 (en) * 2007-07-27 2009-01-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP2009283862A (ja) * 2008-05-26 2009-12-03 Hitachi Ltd 薄膜トランジスタ装置およびその製造方法
WO2010113931A1 (ja) * 2009-03-31 2010-10-07 Dic株式会社 有機半導体インキ組成物及びこれを用いた有機半導体パターン形成方法
JP2011228679A (ja) * 2010-03-31 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
US20120138940A1 (en) * 2010-12-01 2012-06-07 Seiko Epson Corporation Thin-film transistor forming substrate, semiconductor device, and electric apparatus
WO2012086609A1 (ja) * 2010-12-22 2012-06-28 三菱化学株式会社 電界効果トランジスタ、その製造方法及びそれを有する電子デバイス
JP2012212747A (ja) * 2011-03-31 2012-11-01 Fujifilm Corp 薄膜トランジスタの製造装置およびその製造方法
JP2014145832A (ja) * 2013-01-28 2014-08-14 Toppan Printing Co Ltd 薄膜トランジスタアレイ及び保護素子並びに画像表示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2373095A (en) * 2001-03-09 2002-09-11 Seiko Epson Corp Patterning substrates with evaporation residues
EP2312637A4 (en) 2008-07-22 2013-08-07 Dainippon Ink & Chemicals ORGANIC TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294653A (ja) * 2005-04-05 2006-10-26 Canon Inc 有機薄膜トランジスタおよびその製造方法
JP2008108874A (ja) * 2006-10-25 2008-05-08 Konica Minolta Holdings Inc 有機薄膜トランジスタ
JP2008263038A (ja) * 2007-04-11 2008-10-30 Canon Inc パターン形成方法および電子デバイスの製造方法
US20080251844A1 (en) * 2007-04-16 2008-10-16 Sony Corporation Method for forming pattern, method for manufacturing semiconductor device and semiconductor device
JP2008270245A (ja) * 2007-04-16 2008-11-06 Sony Corp パターン形成方法および半導体装置の製造方法ならびに半導体装置
US20090027580A1 (en) * 2007-07-27 2009-01-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP2009055008A (ja) * 2007-07-27 2009-03-12 Semiconductor Energy Lab Co Ltd 液晶表示装置及び電子機器
JP2009283862A (ja) * 2008-05-26 2009-12-03 Hitachi Ltd 薄膜トランジスタ装置およびその製造方法
WO2010113931A1 (ja) * 2009-03-31 2010-10-07 Dic株式会社 有機半導体インキ組成物及びこれを用いた有機半導体パターン形成方法
US20120100667A1 (en) * 2009-03-31 2012-04-26 Dic Corporation Organic semiconductor ink composition and method for forming organic semiconductor pattern using the same
JP2011228679A (ja) * 2010-03-31 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
US20120138940A1 (en) * 2010-12-01 2012-06-07 Seiko Epson Corporation Thin-film transistor forming substrate, semiconductor device, and electric apparatus
JP2012119532A (ja) * 2010-12-01 2012-06-21 Seiko Epson Corp 薄膜トランジスタ形成用基板、半導体装置、電気装置
WO2012086609A1 (ja) * 2010-12-22 2012-06-28 三菱化学株式会社 電界効果トランジスタ、その製造方法及びそれを有する電子デバイス
US20130277661A1 (en) * 2010-12-22 2013-10-24 Mitsubishi Chemical Corporation Field-effect transistor, process for producing the same, and electronic device including the same
JP2012212747A (ja) * 2011-03-31 2012-11-01 Fujifilm Corp 薄膜トランジスタの製造装置およびその製造方法
JP2014145832A (ja) * 2013-01-28 2014-08-14 Toppan Printing Co Ltd 薄膜トランジスタアレイ及び保護素子並びに画像表示装置

Also Published As

Publication number Publication date
JP6393937B2 (ja) 2018-09-26
US20160072068A1 (en) 2016-03-10
US10193068B2 (en) 2019-01-29

Similar Documents

Publication Publication Date Title
Li et al. Coffee-ring defined short channels for inkjet-printed metal oxide thin-film transistors
JP6393936B2 (ja) 薄膜トランジスタ、トランジスタアレイ、薄膜トランジスタの製造方法及びトランジスタアレイの製造方法
CN101595568B (zh) 薄膜半导体装置的制作方法及薄膜半导体装置
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
US20180175297A1 (en) Screen Printing Systems and Techniques for Creating Thin-Film Transistors Using Separated Carbon Nanotubes
JP6887806B2 (ja) 薄膜トランジスタおよびその製造方法
JP6393937B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ及びトランジスタアレイ
JP5066846B2 (ja) 有機トランジスタおよびその製造方法
Lai et al. Combining inkjet printing and chemical vapor deposition for fabricating low voltage, organic field-effect transistors on flexible substrates
JP2009246342A (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP6050400B2 (ja) 有機電子デバイスを製造する方法および有機電子デバイス
KR20130079393A (ko) 유기 반도체막 및 그 제조 방법, 그리고 콘택트 프린트용 스탬프
Chai et al. Solution-processed organic field-effect transistors using directed assembled carbon nanotubes and 2, 7-dioctyl [1] benzothieno [3, 2-b][1] benzothiophene (C8-BTBT)
JP2018037486A (ja) 薄膜トランジスタの製造方法
Lee et al. Optimized ink-jet printing condition for stable and reproducible performance of organic thin film transistor
JP5671911B2 (ja) 薄膜トランジスタアレイ及び画像表示装置並びに薄膜トランジスタアレイの製造方法
JP2010087118A (ja) 薄膜パターンの形成方法、並びに、圧電素子および表示素子の製造方法
JP2010219447A (ja) 有機トランジスタ用インク、有機トランジスタの電極及びその形成方法並びに有機トランジスタ
JP2019153653A (ja) 有機半導体装置
JP5071643B2 (ja) 電子装置の製造方法
JP2012169404A (ja) 薄膜トランジスタの製造方法
JP5098159B2 (ja) 薄膜トランジスタの製造方法
JP6369098B2 (ja) 薄膜トランジスタの製造方法
JP2006237197A (ja) 薄膜トランジスタの製造方法
Kim et al. Characterization of 6, 13-bis (triisopropylsilylethynyl) pentacene organic thin film transistors fabricated using pattern-induced confined structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180724

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180808

R150 Certificate of patent or registration of utility model

Ref document number: 6393937

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees