JP2007524241A - 薄膜トランジスタ表示板及びその製造方法 - Google Patents

薄膜トランジスタ表示板及びその製造方法 Download PDF

Info

Publication number
JP2007524241A
JP2007524241A JP2006552058A JP2006552058A JP2007524241A JP 2007524241 A JP2007524241 A JP 2007524241A JP 2006552058 A JP2006552058 A JP 2006552058A JP 2006552058 A JP2006552058 A JP 2006552058A JP 2007524241 A JP2007524241 A JP 2007524241A
Authority
JP
Japan
Prior art keywords
gate insulating
electrode
semiconductor layer
insulating film
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2006552058A
Other languages
English (en)
Inventor
リュ，ミン−ソン
リ，ヨン−ウク
チョイ，テ−ヨン
キム，ボ−スン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007524241A publication Critical patent/JP2007524241A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B43/00—Washers or equivalent devices; Other devices for supporting bolt-heads or nuts
    • F16B43/002—Washers or equivalent devices; Other devices for supporting bolt-heads or nuts with special provisions for reducing friction
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05D—HINGES OR SUSPENSION DEVICES FOR DOORS, WINDOWS OR WINGS
    • E05D11/00—Additional features or accessories of hinges
    • E05D11/02—Lubricating arrangements
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05D—HINGES OR SUSPENSION DEVICES FOR DOORS, WINDOWS OR WINGS
    • E05D5/00—Construction of single parts, e.g. the parts for attachment
    • E05D5/10—Pins, sockets or sleeves; Removable pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05Y—INDEXING SCHEME RELATING TO HINGES OR OTHER SUSPENSION DEVICES FOR DOORS, WINDOWS OR WINGS AND DEVICES FOR MOVING WINGS INTO OPEN OR CLOSED POSITION, CHECKS FOR WINGS AND WING FITTINGS NOT OTHERWISE PROVIDED FOR, CONCERNED WITH THE FUNCTIONING OF THE WING
    • E05Y2800/00—Details, accessories and auxiliary operations not otherwise provided for
    • E05Y2800/40—Protection
    • E05Y2800/43—Protection against wear
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Abstract

本発明は、基板１１０、基板上に形成されているゲート電極１２４、基板及びゲート電極を覆っているゲート絶縁膜１４０、ゲート絶縁膜上に形成されているソース電極１７３及びドレイン電極１７５、ゲート絶縁膜、ソース電極、及びドレイン電極上に形成されている半導体層１５０、半導体層、ソース電極、ドレイン電極及びゲート絶縁膜を覆っている保護膜１８０を含み、ゲート絶縁膜及び保護膜はパリレンからなる薄膜トランジスタ表示板を提供する。

Description

本発明は薄膜トランジスタ表示板及びその製造方法に関する。
液晶表示装置は、現在最も広く使用されている平板表示装置のうちの一つであって、電界生成電極が形成されている二枚の表示板及びその間に挿入されている液晶層からなり、電極に電圧を印加して液晶層の液晶分子を再配列させることによって、液晶層を通過する光の透過率を調節する表示装置である。
液晶表示装置の中でも、現在最も広く使用されているものは、電界生成電極が二枚の表示板に各々形成されているものである。この中でも、一方の表示板には複数の画素電極が行列形態に配列されており、他方の表示板には一つの共通電極が表示板の全面を覆っている構造の液晶表示装置が主流である。前記液晶表示装置における画像の表示は、各画素電極に別途の電圧を印加することによって行われる。このために、画素電極に印加される電圧をスイッチングするための三端子素子である薄膜トランジスタを各画素電極に連結して、この薄膜トランジスタを制御するための信号を伝達するゲート線及び画素電極に印加される電圧を伝達するデータ線を表示板に設置する。
このような液晶表示装置用表示板は、複数の導電層及び絶縁層が積層された層状構造からなる。ゲート線、データ線及び画素電極は、互いに異なる導電層（以下、各々ゲート導電体、データ導電体及び画素導電体とする）に形成されて、絶縁層で分離されていて、下から順に配置されるのが一般的である。
このような液晶表示装置用表示板に使用される基板としては、ガラス基板が一般的であるが、フレキシブル薄膜トランジスタ表示板を製造する場合には、基板としてプラスチックが使用される。
このようなフレキシブル薄膜トランジスタ表示板の製造工程において、最も問題となる工程は、高温工程である化学気相蒸着（ＣＶＤ）工程及び熱硬化工程である。
つまり、ゲート絶縁膜に使用する窒化膜（ＳｉＮｘ）、非晶質半導体層、または有機絶縁膜の蒸着工程及び熱硬化工程には、高温が要求される。
フレキシブル薄膜トランジスタ表示板のプラスチック基板としては、一般に、ポリエーテルスルホン（ＰＥＳ）、ありライト（Arylite）、配向膜フィルムであるキャプトーン（Kaptone）などが使用されている。このようなプラスチック基板は、耐熱性は優れているが、熱膨張係数（ＣＴＥ）がシリコン（Ｓｉ）に比べて非常に劣っている。
したがって、高温工程を行う場合、プラスチック基板及び窒化膜（ＳｉＮｘ）、非晶質半導体層または有機絶縁膜の間の熱膨張係数の差によって発生するストレスによって、基板が極度に曲がったり、薄膜が浮き上がる現象が発生しやすい問題点がある。
本発明は、室温で蒸着されるパリレンによってゲート絶縁膜及び保護膜を形成する、薄膜トランジスタ表示板及びその製造方法を提供する。
本発明は、基板、前記基板上に形成されているゲート電極、前記基板及び前記ゲート電極を覆っているゲート絶縁膜、前記ゲート絶縁膜上に形成されているソース電極及びドレイン電極、前記ゲート絶縁膜、ソース電極及びドレイン電極上に形成されている半導体層、前記半導体層、ソース電極、ドレイン電極、及びゲート絶縁膜を覆っている保護膜を含み、前記ゲート絶縁膜及び保護膜の少なくとも１つはパリレンからなる薄膜トランジスタ表示板を提供する。
前記基板は、プラスチック、ガラス及び金属膜の中から選択されるいずれか一つとしてもよい。前記半導体層は有機半導体層またはシリコン半導体層としてもよい。
前記保護膜上に形成され、前記ドレイン電極の一部を露出する保護膜の接触孔を通じて前記ドレイン電極と連結されている画素電極をさらに含んでもよい。
また、本発明は、基板上にゲート電極を形成し、前記基板上に前記ゲート電極を覆うゲート絶縁膜を形成し、前記ゲート絶縁膜上にソース電極及びドレイン電極を形成し、前記ソース電極及びドレイン電極の一部を覆う半導体層を形成し、前記ゲート絶縁膜、ソース電極、ドレイン電極及び半導体層を覆う保護膜を形成する工程を含み、前記ゲート絶縁膜及び保護膜の少なくとも１つはパリレンからなる薄膜トランジスタ表示板の製造方法を提供する。
ここで、前記ゲート絶縁膜及び保護膜は、化学気相蒸着方法でパリレンによって形成することができる。
また、本発明は、基板、前記基板上に形成されているゲート電極、前記基板及び前記ゲート電極を覆っているゲート絶縁膜、前記ゲート絶縁膜上の前記ゲート電極に対応する位置に形成されている半導体層、前記半導体層の一部と接触し、前記ゲート絶縁膜上に形成され、互いに所定の間隔で離隔しているソース電極及びドレイン電極、前記半導体層、ゲート絶縁膜、ソース電極、及びドレイン電極を覆っている保護膜を含み、前記ゲート絶縁膜及び保護膜の少なくとも１つはパリレンからなる薄膜トランジスタ表示板を提供する。
本発明は、基板、前記基板上に形成され、互いに所定の間隔で離隔しているソース電極及びドレイン電極、前記ソース電極及びドレイン電極を覆っている半導体層、前記基板及び半導体層を覆っているゲート絶縁膜、前記ゲート絶縁膜上に形成され、前記ソース電極及びドレイン電極の間に対応する位置に形成されているゲート電極、前記ゲート絶縁膜及びゲート電極を覆っている保護膜を含み、前記ゲート絶縁膜及び保護膜の少なくとも１つはパリレンからなる薄膜トランジスタ表示板を提供する。
薄膜トランジスタ表示板は、前記保護膜上に形成されていて、前記ドレイン電極の一部を露出する保護膜及びゲート絶縁膜の接触孔を通じて前記ドレイン電極と連結されている画素電極をさらに含んでもよい。
以下、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように、本発明の実施例について、添付した図面を参照して詳細に説明する。しかし、本発明は多様な相異した形態で実現でき、ここで説明する実施例に限定されない。
図面では、各層及び領域を明確に表現するために、厚さを拡大して示した。明細書全体を通して類似した部分については、同一な図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“真上に”ある場合だけでなく、その中間に他の部分がある場合も意味する。反対に、ある部分が他の部分の“真上に”あるとする時、これはその中間に他の部分がない場合を意味する。
それでは、本発明の実施例による薄膜トランジスタ表示板及びその製造方法について、図面を参照して詳細に説明する。
図１は本発明の第１実施例による薄膜トランジスタ表示板の配置図であり、図２は本発明の第１実施例による薄膜トランジスタ表示板の断面図であって、図１のＩＩ−ＩＩ’線に沿って切断して示した断面図である。
図１及び図２に示したように、本発明の第１実施例による薄膜トランジスタ表示板は、基板１１０上に金属パターンのゲート線１２１、１２４、１２９が形成されている。基板は、プラスチック、ガラス、または金属膜からなることができ、本発明の第１実施例では、プラスチック基板を基準にして説明する。
ゲート線１２１は、横方向に長く形成されていて、ゲート信号を伝達し、ゲート線１２１の一部は上または下に突出して複数のゲート電極１２４を構成する。そして、ゲート線の一側端部１２９は、外部回路から走査信号の印加を受けて外部回路と接続するために、幅が拡張されている。
ゲート線１２１は、比抵抗が低い銀（Ａｇ）や銀合金などの銀系金属、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属などからなる導電膜を含み、このような導電膜に加えて、他の物質、特にＩＴＯまたはＩＺＯとの物理的、化学的、電気的接触特性が優れているクロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、及びこれらの合金［例：モリブデン−タングステン（ＭｏＷ）合金］などからなる他の導電膜を含む多層膜構造からなることもできる。下部膜及び上部膜の組み合わせの例としては、クロム／アルミニウム−ネオジム（Ｎｄ）合金がある。
ゲート線１２１の側面は傾いていて、傾斜角は基板１１０の表面に対して約３０−８０゜の範囲である。
ゲート線１２１上にパリレン（Ｐａｒｙｌｅｎｅ）からなるゲート絶縁膜１４０が形成されている。
パリレンは、ポリパラキシリレン（poly(para−xylylene）の略語であって、真空中で化学気相蒸着（ＣＶＤ）工程によって形成される高分子物質である。
このようなパリレンの構造が、化学式１〜化学式３に示されている。
Figure 2007524241
Figure 2007524241
Figure 2007524241
化学式１はダイマー状態のパリレンであり、化学式２はモノマー状態のパリレンであり、化学式３はポリマー状態のパリレンである。
このようなパリレンは、光透過率が９５％であり、表１及び表２に示されているように、ガス透過率及び水分透過率が非常に低いという長所がある。
Figure 2007524241
Figure 2007524241
ここで、パリレンＮは、パリレンのベンゼン環の置換基としてＨを有する。パリレンＣは、パリレンの置換基としてＣｌを有するものであり、パリレンＤは、パリレンの置換基として２つのＣｌを有するものである。下記の化学式４〜６には、パリレンＮ、パリレンＣ、パリレンＤがそれぞれ示されている。
Figure 2007524241
Figure 2007524241
Figure 2007524241
パリレンＮは、誘電率が非常に低く、誘電体強度が高いので、絶縁膜に適しており、温度の上昇による誘電定数の増加も非常に少ない。また、形成された被膜は人体に無害なので、医療機器のコーティングに適している。そして、パリレンＣは、電気、機械的特性が優れているだけでなく、水分及び腐蝕ガス透過率が非常に低い。また、ピンホールのない均一なコーティングが可能であるので、耐腐食性及び耐化学性が要求されるコーティングに適している。パリレンＤは、高温での使用が要求される材料のコーティングに非常に適している。
パリレンは、コーティングの均一度が非常に優れており、１０００Å〜数ｕｍまでコーティングの厚さを調節することが容易であり、表３に示したように、誘電率が非常に低くて、絶縁膜としての特性が優れている。
Figure 2007524241
パリレンは、高分子化されると、現存する全ての有機溶媒にほとんど溶解されず、耐薬品性が優れている。
パリレンポリマーは、室温で蒸着することができるので、熱によるストレスがなく、ドライコーティング工程を行うことができるため、溶媒が必要ないので、環境に優しいという長所がある。また、添加剤を用いないので、ガスが発生せず、特にシリコン半導体を利用した薄膜トランジスタ表示板の製造に適している。工程が単純なので、製造単価の低価格化が可能である。
ゲート絶縁膜１４０上には、各々データ線１７１及びドレイン電極１７５が形成されている。
データ線１７１は、主に縦方向にのびてゲート線１２１と交差して、データ電圧を伝達する。各データ線１７１からドレイン電極１７５に向かってのびた複数の枝がソース電極１７３を構成する。一対のソース電極１７３及びドレイン電極１７５は、互いに分離されていて、ゲート電極１２４に対して互いに反対側に位置する。ドレイン電極１７５は、拡張及び延長されて後述する画素電極１９０と重畳する拡張部１７６を含む。ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は、後述する半導体層１５０のチャンネル部１５４と共に薄膜トランジスタ（ＴＦＴ）を構成し、薄膜トランジスタのチャネルは、ソース電極１７３及びドレイン電極１７５の間のチャンネル部１５４に形成される。
データ線の一側端部１７９は、外部回路からイメージ信号の印加を受け、外部回路と接触するために、幅が拡張されている。
データ線１７１及びドレイン電極１７５も、銀系金属またはアルミニウム系金属などからなる導電膜を含み、このような導電膜に加えて、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）及びこれらの合金などからなる他の導電膜を含む多層膜構造からなることができる。
データ線１２１及びドレイン電極１７５の側面も傾いていて、傾斜角は基板１１０表面に対して約３０−８０゜の範囲である。
ソース電極１７３及びドレイン電極１７５の間に、露出されたゲート絶縁膜１４０、ソース電極１７３及びドレイン電極１７５を覆う半導体層１５０が形成されている。
このような半導体層１５０はシリコン半導体層または有機半導体層でありうる。
シリコン半導体層１５０である場合には、水素化非晶質シリコン（非晶質シリコンは略称でａ−Ｓｉとする）からなり、このような水素化非晶質シリコンの上部には、シリサイドまたはｎ型不純物が高濃度にドーピングされているｎ+水素化非晶質シリコンからなる複数の線状及び島型抵抗性接触部材が形成される。
一方、有機半導体層１５０である場合には、テトラセン（tetracene）またはペンタセン（pentacene）の置換基を含む誘導体や、チオフェン環（thiophenering）の２、５位置を通じて４〜８個が連結されたオリゴチオフェン（oligothiophene）でありうる。
また、有機半導体層１５０は、ペリレンテトラカルボキシリックジアンハイドライド（ＰＴＣＤＡ）またはそのイミド誘導体や、ナフタレンテトラカルボキシリックジアンハイドライド（ＮＴＣＤＡ）またはそのイミド誘導体でありうる。
有機半導体層１５０は、金属化フタロシアニンまたはそのハロゲン化誘導体や、ペリレンまたはコロエン及びその置換基を含む誘導体でありうる。ここで、金属化フタロシアニンに添加される金属としては、銅、コバルト、亜鉛とすることができる。
また、有機半導体層１５０は、チエニレン及びビニレンのコオリゴマーまたはコポリマーでありうる。また、有機半導体層１５０は、チオフェンでありうる。
有機半導体層１５０は、ペリレンまたはコロエン及びそれらの置換基を含む誘導体でありうる。
また、有機半導体層１５０は、このような誘導体の芳香族またはヘテロ芳香族環に炭素数１〜３０個の炭化水素鎖を１個以上含む誘導体でありうる。
保護膜１８０は、このような半導体層１５０、ソース電極１７３、ドレイン電極１７５及びゲート絶縁膜１４０を覆っている。このような保護膜１８０には、ドレイン電極の一部１７６、つまり拡張部１７６を露出する接触孔１８３が形成されている。このような保護膜１８０はパリレンとすることができる。
保護膜１８０上には、接触孔１８３を通じてドレイン電極１７５と連結される画素電極１９０が形成されている。
前記のような本発明による薄膜トランジスタ表示板の製造方法を、以下で詳細に説明する。
図３Ａ〜図３Ｅは本発明の第１実施例による薄膜トランジスタ表示板の製造方法を説明するための図面である。
まず、図３Ａに示したように、基板１１０上にゲート電極１２４を形成する。この時に使用される透明な絶縁基板１１０としては、ガラス、シリコン、またはプラスチックがある。ゲート電極１２４は、絶縁基板１１０上に金(Ａｕ)などの導電層を蒸着し、これをフォトエッチングによってパターニングして形成する。
次に、図３Ｂに示したように、絶縁基板及びゲート電極上にゲート絶縁膜１４０を形成する。ゲート絶縁膜１４０は、化学気相蒸着方法（ＣＶＤ）でパリレンを蒸着して形成する。
つまり、化学気相蒸着装置の昇華部内で、ダイマー状態のパリレンは、温度の上昇によって気体状態のダイマーに昇華される（蒸発）。
昇華された気体状態のダイマーは、高温の熱分解領域を通過して気体状態のモノマーに分解される（熱分解）。
気体状態のモノマーは、化学気相蒸着装置の蒸着部に移動して、蒸着しようとする基板の表面にポリマー状態で蒸着される（重合）。
従来のように、１５０℃程度の温度で化学気相蒸着方法で窒化膜（ＳｉＮｘ）を蒸着してゲート絶縁膜１４０を形成する場合、プラスチック基板上に形成されたゲート絶縁膜は、ストレスによって浮き上がるようになる。
これを防止するために、有機ゲート絶縁膜を使用することもあるが、大部分の有機絶縁膜は、スピンコーティング法で、２００℃以上の硬化温度、１時間以上の硬化時間で形成されるため、プラスチック基板や下部機能性粘着剤に影響を与えやすいという短所があった。
本発明では、パリレンを利用して化学気相蒸着方法でゲート絶縁膜を形成する場合には、プラスチック基板上にパリレンを室温で蒸着するため、基板及びゲート絶縁膜の間にストレスが発生せず、下部粘着剤にダメージを有さない。
次に、図３Ｃに示したように、ゲート絶縁膜１４０上にソース電極１７３、ドレイン電極１７５及び拡張部１７６を形成する。これは、金（Ａｕ）などの導電層を真空熱蒸着で形成した後、フォトエッチングによってパターニングして形成する。
次に、図３Ｄに示したように、ソース電極１７３及びドレイン電極１７５の間に露出されたゲート絶縁膜１４０、ソース電極１７３及びドレイン電極１７５を覆う半導体層１５０を形成する。このような半導体層１５０はシリコン半導体層または有機半導体層でありうる。
続いて、図３Ｅに示したように、半導体層１５０、ソース電極、ドレイン電極及びゲート絶縁膜を覆う保護膜１８０を積層し、フォトエッチングによってドレイン電極の拡張部１７６が露出されるように接触孔１８３を形成する。
次に、図２に示したように、拡張部１７６及び接触孔１８３を通じて連結される画素電極１９０が保護膜１８０上に形成される。
従来のように、半導体層としてペンタセンなどのような有機半導体層を形成する場合には、保護膜として有機絶縁膜を形成したが、保護膜の形成時にソルベントが保護膜に浸透したり、保護膜の硬化時に保護膜にクラックが発生する場合が多かった。
しかし、本発明の第１実施例による薄膜トランジスタの製造方法によって保護膜をパリレンで熱硬化なしに形成するので、溶媒が保護膜に浸透する現象や熱収縮によるクラックの発生を防止することができる。
また、パリレンはフェニル環内の置換基の変更が容易であるので、有機半導体の場合、分子配向に適した分子を形成することができる。
保護膜は、低誘電率の有機絶縁膜であるので、超高開口率構造の薄膜トランジスタ表示板を製造することができる。
本発明の第２実施例による薄膜トランジスタ表示板が図１及び図４に示されている。ここで、前記図面と同一な図面符号は同一な機能を行う同一な部材を示す。
図１は本発明の第２実施例による薄膜トランジスタ表示板の配置図であり、図４は本発明の第２実施例による薄膜トランジスタ表示板の断面図であって、図１のＩＩ−ＩＩ’線に沿って切断して示した断面図である。
図１及び図４に示したように、本発明の第２実施例による薄膜トランジスタ表示板は、基板１１０上に金属パターンのゲート線１２１、１２４、１２９が形成されている。基板は、プラスチック、ガラスまたは金属膜からなることができ、本発明の第２実施例では、プラスチック基板を基準にして説明する。
ゲート線１２１は、横方向に長く形成されていて、ゲート信号を伝達し、ゲート線１２１の一部は上または下に突出して複数のゲート電極１２４を構成する。そして、ゲート線の一側端部１２９は、外部からゲート信号の印加を受けてゲート線１２１に伝達するために、幅が拡張されている。
ゲート線１２１は、比抵抗が低い銀（Ａｇ）や銀合金などの銀系金属、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属などからなる導電膜を含み、このような導電膜に加えて、他の物質、特にＩＴＯまたはＩＺＯとの物理的、化学的、電気的接触特性が優れているクロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、及びこれらの合金［例：モリブデン−タングステン（ＭｏＷ）合金］などからなる他の導電膜を含む多層膜構造からなることもできる。下部膜及び上部膜の組み合わせの例としては、クロム／アルミニウム−ネオジム（Ｎｄ）合金がある。
ゲート線１２１の側面は傾いていて、傾斜角は基板１１０の表面に対して約３０−８０゜の範囲である。
ゲート線１２１上にパリレンからなるゲート絶縁膜１４０が形成されている。
パリレンは、ポリ(パラ)キシリレンの略語であって、真空中で化学気相蒸着（ＣＶＤ）工程によって形成される高分子物質である。
ゲート絶縁膜１４０上には、ゲート電極１２４に対応する位置に半導体層１５０が形成されている。
このような半導体層１５０はシリコン半導体層または有機半導体層でありうる。
シリコン半導体層１５０である場合には、水素化非晶質シリコン非晶質シリコンは略称でａ−Ｓｉとする）などからなり、このような水素化非晶質シリコンの上部には、シリサイドまたはｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質からなる複数の線状及び島型抵抗性接触部材が形成される。
そして、有機半導体層１５０である場合には、テトラセンまたはペンタセンの置換基を含む誘導体や、チオフェン環の２、５位置を通じて４〜８個が連結されたオリゴチオフェンでありうる。
また、有機半導体層１５０は、ペリレンテトラカルボキシリクジアンハイドライド（ＰＴＣＤＡ）またはそのイミド誘導体や、ナフタレンテトラカルボキシリクジアンハイドライド（ＮＴＣＤＡ）またはそのイミド誘導体でありうる。
また、有機半導体層１５０は、金属化フタロシアニンまたはそのハロゲン化誘導体や、ペリレンまたはコロエン及びその置換基を含む誘導体でありうる。ここで、金属化フタロシアニンに添加される金属としては、銅、コバルト、亜鉛などが好ましい。
また、有機半導体層１５０は、チエニレン及びビニレンのコオリゴマーまたはコポリマーでありうる。また、有機半導体層１５０は、チオフェンでありうる。
また、有機半導体層１５０は、ペリレンまたはコロエン及びそれらの置換基を含む誘導体でありうる。
また、有機半導体層１５０は、このような誘導体の芳香族またはヘテロ芳香族環に炭素数１〜３０個の炭化水素鎖を１個以上含む誘導体でありうる。
半導体層１５０の一部と接触して、半導体層１５０の一部及びゲート絶縁膜１４０上にデータ線１７１及びドレイン電極１７５が形成されている。
データ線１７１は、主に縦方向にのびてゲート線１２１と交差して、データ電圧を伝達する。各データ線１７１からドレイン電極１７５に向かってのびた複数の枝がソース電極１７３を構成する。一対のソース電極１７３及びドレイン電極１７５は、互いに分離されていて、ゲート電極１２４に対して互いに反対側に位置する。ドレイン電極１７５は、拡張及び延長されて後述する画素電極１９０と重畳する拡張部１７６を含む。ゲート電極１２４、ソース電極１７３、及びドレイン電極１７５は、後述する半導体層１５０のチャンネル部１５４と共に薄膜トランジスタ（ＴＦＴ）を構成し、薄膜トランジスタのチャネルは、ソース電極１７３及びドレイン電極１７５の間のチャンネル部１５４に形成される。
データ線の一側端部１７９は、外部からゲート信号の印加を受けてデータ線１７１に伝達するために、幅が拡張されている。
データ線１７１及びドレイン電極１７５も、銀系金属またはアルミニウム系金属などからなる導電膜を含み、このような導電膜に加えて、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、及びこれらの合金などからなる他の導電膜を含む多層膜構造からなることができる。データ線１７１及びドレイン電極１７５の側面も傾いていて、傾斜角は基板１１０表面に対して約３０−８０゜の範囲である。
保護膜１８０が、半導体層１５０、ソース電極１７３、ドレイン電極１７５、及びゲート絶縁膜１４０を覆っている。このような保護膜１８０には、ドレイン電極の一部１７６、つまり拡張部１７６を露出する接触孔１８３が形成されている。このような保護膜１８０はパリレンからなるのが好ましい。
保護膜１８０上には、接触孔１８３を通じてドレイン電極１７５と連結される画素電極１９０が形成されている。
本発明の第３実施例による薄膜トランジスタ表示板が図１及び図５に示されている。ここで、前記図面と同一な図面符号は同一な機能を行う同一な部材を示す。
図１は本発明の第３実施例による薄膜トランジスタ表示板の配置図であり、図５は本発明の第３実施例による薄膜トランジスタ表示板の断面図であって、図１のＩＩ−ＩＩ’線に沿って切断して示した断面図である。
図１及び図５に示したように、本発明の第３実施例による薄膜トランジスタ表示板は、基板１１０上にデータ線１７１及びドレイン電極１７５が形成されている。基板１１０は、プラスチック、ガラス、または金属膜からなることができ、本発明の第３実施例では、プラスチック基板を基準にして説明する。
データ線１７１は、主に縦方向にのびてゲート線１２１と交差して、データ電圧を伝達する。各データ線１７１からドレイン電極１７５に向かってのびた複数の枝がソース電極１７３を構成する。一対のソース電極１７３及びドレイン電極１７５は、互いに分離されていて、ゲート電極１２４に対して互いに反対側に位置する。ドレイン電極１７５は、拡張及び延長されて後述する画素電極１９０と重畳する拡張部１７６を含む。ゲート電極１２４、ソース電極１７３、及びドレイン電極１７５は、後述する半導体層１５０のチャンネル部１５４と共に薄膜トランジスタ（ＴＦＴ）を構成し、薄膜トランジスタのチャネルは、ソース電極１７３及びドレイン電極１７５の間のチャンネル部１５４に形成される。
データ線の一側端部１７９は、外部からゲート信号の印加を受けてデータ線１７１に伝達するために、幅が拡張されている。
データ線１７１及びドレイン電極１７５は、銀系金属またはアルミニウム系金属などからなる導電膜を含み、このような導電膜に加えて、クロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、及びこれらの合金などからなる他の導電膜を含む多層膜構造からなることができる。データ線１７１及びドレイン電極１７５の側面は傾いていて、傾斜角は基板１１０の表面に対して約３０−８０゜の範囲である。
ソース電極１７３及びドレイン電極１７５の間に露出された基板１１０、ソース電極１７３、及びドレイン電極１７５上に半導体層１５０が形成されている。
このような半導体層１５０はシリコン半導体層または有機半導体層でありうる。
シリコン半導体層１５０である場合には、水素化非晶質シリコン非晶質シリコンは略称でａ−Ｓｉとする）などからなり、このような水素化非晶質シリコンの上部には、シリサイドまたはｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質からなる複数の線状及び島型抵抗性接触部材が形成される。
そして、有機半導体層１５０である場合には、テトラセンまたはペンタセンの置換基を含む誘導体や、チオフェン環の２、５位置を通じて４〜８個が連結されたオリゴチオフェンでありうる。
また、有機半導体層１５０は、ペリレンテトラカルボキシリクジアンハイドライド（ＰＴＣＤＡ）またはそのイミド誘導体や、ナフタレンテトラカルボキリシクジアンハイドライド（ＮＴＣＤＡ）またはそのイミド誘導体でありうる。
また、有機半導体層１５０は、金属化フタロシアニンまたはそのハロゲン化誘導体や、ペリレンまたはコロエン及びその置換基を含む誘導体でありうる。ここで、金属化フタロシアニンに添加される金属としては、銅、コバルト、亜鉛などが好ましい。
また、有機半導体層１５０は、チエニレン及びビニレンのコオリゴマーまたはコポリマーでありうる。また、有機半導体層１５０は、チオフェンでありうる。
また、有機半導体層１５０は、ペリレンまたはコロエン及びそれらの置換基を含む誘導体でありうる。
また、有機半導体層１５０は、このような誘導体の芳香族またはヘテロ芳香族環に炭素数１〜３０個の炭化水素鎖を１個以上含む誘導体でありうる。
このような基板１１０、ソース電極１７３、ドレイン電極１７５、及び半導体層１５０上には、パリレンからなるゲート絶縁膜１４０が形成されている。
パリレンは、ポリ(パラキリシレン)の略語であって、真空中で化学気相蒸着（ＣＶＤ）工程によって形成される高分子物質である。
ゲート絶縁膜１４０上には、金属パターンのゲート線１２１、１２４、１２９が形成されている。
ゲート線１２１は、横方向に長く形成されていて、ゲート信号を伝達し、ゲート線１２１の一部は上または下に突出してゲート電極１２４を構成する。このようなゲート電極１２４は、ソース電極１７３及びドレイン電極１７５の間に対応する位置に形成されている。そして、ゲート線の一側端部１２９は、外部からゲート信号の印加を受けてゲート線１２１に伝達するために、幅が拡張されている。
ゲート線１２１は、比抵抗が低い銀（Ａｇ）や銀合金などの銀系金属、アルミニウム（Ａｌ）やアルミニウム合金などのアルミニウム系金属などからなる導電膜を含み、このような導電膜に加えて、他の物質、特にＩＴＯまたはＩＺＯとの物理的、化学的、電気的接触特性が優れているクロム（Ｃｒ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、及びこれらの合金［例：モリブデン−タングステン（ＭｏＷ）合金］などからなる他の導電膜を含む多層膜構造からなることもできる。下部膜及び上部膜の組み合わせの例としては、クロム／アルミニウム−ネオジム（Ｎｄ）合金がある。
ゲート線１２１の側面も傾いていて、傾斜角は基板１１０の表面に対して約３０−８０゜の範囲である。
ゲート線１２１及びゲート絶縁膜１４０上には、保護膜１８０が形成されている。このような保護膜１８０及びゲート絶縁膜１４０には、ドレイン電極の一部１７６、つまり拡張部１７６を露出する接触孔１８３が形成されている。このような保護膜１８０はパリレンからなるのが好ましい。
保護膜１８０上には、接触孔１８３を通じてドレイン電極１７５と連結される画素電極１９０が形成されている。
以上で、本発明の好ましい実施例について詳細に説明したが、当該技術分野における通常の知識を有する者であれば、前記から多様な変形及び均等な異なる実施例が可能であるということを理解することができる。したがって、本発明の権利範囲は前記に限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態も、本発明の権利範囲に属する。
本発明の第１〜第３実施例による薄膜トランジスタ表示板の配置図である。 本発明の第１実施例による薄膜トランジスタ表示板の断面図であって、図１のＩＩ−ＩＩ’線に沿って切断して示した断面図である。 本発明の第１実施例による薄膜トランジスタ表示板を製造する段階を示した図面である。 本発明の第１実施例による薄膜トランジスタ表示板を製造する段階を示した図面である。 本発明の第１実施例による薄膜トランジスタ表示板を製造する段階を示した図面である。 本発明の第１実施例による薄膜トランジスタ表示板を製造する段階を示した図面である。 本発明の第１実施例による薄膜トランジスタ表示板を製造する段階を示した図面である。 本発明の第２実施例による薄膜トランジスタ表示板の断面図であって、図１のＩＩ−ＩＩ’線に沿って切断して示した断面図である。 本発明の第３実施例による薄膜トランジスタ表示板の断面図であって、図１のＩＩ−ＩＩ’線に沿って切断して示した断面図である。

Claims (9)

  1. 基板、
    前記基板上に形成されているゲート電極、
    前記基板及び前記ゲート電極を覆っているゲート絶縁膜、
    前記ゲート絶縁膜上に形成されているソース電極及びドレイン電極、
    前記ゲート絶縁膜、ソース電極、及びドレイン電極上に形成されている半導体層、
    前記半導体層、ソース電極、ドレイン電極、及びゲート絶縁膜を覆っている保護膜を含み、
    前記ゲート絶縁膜及び保護膜の少なくとも１つはパリレンからなる薄膜トランジスタ表示板。
  2. 前記基板は、プラスチック、ガラス及び金属膜の中から選択されるいずれか一つの材料からなる請求項１に記載の薄膜トランジスタ表示板。
  3. 前記半導体層は、有機半導体層またはシリコン半導体層からなる請求項１に記載の薄膜トランジスタ表示板。
  4. 前記保護膜上に形成され、前記ドレイン電極の一部を露出する保護膜の接触孔を通じて前記ドレイン電極と連結されている画素電極をさらに含む請求項１に記載の薄膜トランジスタ表示板。
  5. 基板上にゲート電極を形成し、
    前記基板上の前記ゲート電極を覆うゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にソース電極及びドレイン電極を形成し、
    前記ソース電極及びドレイン電極の一部を覆う半導体層を形成し、
    前記ゲート絶縁膜、ソース電極、ドレイン電極及び半導体層を覆う保護膜を形成する工程を含み、
    前記ゲート絶縁膜及び保護膜の少なくとも１つはパリレンからなる薄膜トランジスタ表示板の製造方法。
  6. 前記ゲート絶縁膜及び保護膜は、化学気相蒸着法でパリレンを形成する請求項１に記載のトランジスタ表示板の製造方法。
  7. 基板、
    前記基板上に形成されているゲート電極、
    前記基板及び前記ゲート電極を覆っているゲート絶縁膜、
    前記ゲート絶縁膜上の前記ゲート電極に対応する位置に形成されている半導体層、
    前記半導体層の一部と接触し、前記ゲート絶縁膜上に形成され、互いに所定の間隔で離隔しているソース電極及びドレイン電極、
    前記半導体層、ゲート絶縁膜、ソース電極、及びドレイン電極を覆っている保護膜を含み、
    前記ゲート絶縁膜及び保護膜の少なくとも１つはパリレンからなる薄膜トランジスタ表示板。
  8. 基板、
    前記基板上に形成され、互いに所定の間隔で離隔しているソース電極及びドレイン電極、
    前記ソース電極及びドレイン電極を覆っている半導体層、
    前記基板及び半導体層を覆っているゲート絶縁膜、
    前記ゲート絶縁膜上に形成され、前記ソース電極及びドレイン電極の間に対応する位置に形成されているゲート電極、
    前記ゲート絶縁膜及びゲート電極を覆っている保護膜を含み、
    前記ゲート絶縁膜及び保護膜の少なくとも１つはパリレンからなる薄膜トランジスタ表示板。
  9. 前記保護膜上に形成され、前記ドレイン電極の一部を露出する保護膜及びゲート絶縁膜の接触孔を通じて前記ドレイン電極と連結されている画素電極をさらに含む請求項８に記載の薄膜トランジスタ表示板。
JP2006552058A 2004-02-09 2005-02-07 薄膜トランジスタ表示板及びその製造方法 Abandoned JP2007524241A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040008346A KR20050080276A (ko) 2004-02-09 2004-02-09 박막 트랜지스터 표시판 및 그 제조 방법
PCT/KR2005/000380 WO2005076367A1 (en) 2004-02-09 2005-02-07 Thin film transistor array panel and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2007524241A true JP2007524241A (ja) 2007-08-23

Family

ID=34836710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006552058A Abandoned JP2007524241A (ja) 2004-02-09 2005-02-07 薄膜トランジスタ表示板及びその製造方法

Country Status (4)

Country Link
US (1) US20080283833A1 (ja)
JP (1) JP2007524241A (ja)
KR (1) KR20050080276A (ja)
WO (1) WO2005076367A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115944A (ja) * 2005-10-21 2007-05-10 Victor Co Of Japan Ltd 有機薄膜トランジスタ
JP2011108694A (ja) * 2009-11-12 2011-06-02 Dainippon Printing Co Ltd 有機半導体素子
CN102379042A (zh) * 2009-04-10 2012-03-14 三菱化学株式会社 场效应晶体管、其制造方法以及使用了该场效应晶体管的电子器件
WO2012086609A1 (ja) * 2010-12-22 2012-06-28 三菱化学株式会社 電界効果トランジスタ、その製造方法及びそれを有する電子デバイス
JP2017139491A (ja) * 2007-12-03 2017-08-10 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5062435B2 (ja) * 2006-02-27 2012-10-31 株式会社村田製作所 電界効果トランジスタ
JP2007243048A (ja) * 2006-03-10 2007-09-20 Sony Corp 有機半導体素子及び有機半導体薄膜
JP4887848B2 (ja) * 2006-03-15 2012-02-29 セイコーエプソン株式会社 回路基板、電気光学装置および電子機器
CN100394270C (zh) * 2006-04-20 2008-06-11 友达光电股份有限公司 液晶显示器下基板的制作方法
KR101244584B1 (ko) * 2006-05-02 2013-03-25 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR100792712B1 (ko) * 2006-05-24 2008-01-11 경희대학교 산학협력단 유기 박막 트랜지스터의 보호막 형성방법
US7863612B2 (en) * 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US8497494B2 (en) * 2006-11-24 2013-07-30 Lg Display Co., Ltd. Thin film transistor and array substrate for liquid crystal display device comprising organic insulating material
JP5396709B2 (ja) * 2007-12-11 2014-01-22 セイコーエプソン株式会社 薄膜トランジスタ、電気光学装置および電子機器
KR100974887B1 (ko) * 2007-12-17 2010-08-11 한국전자통신연구원 폴리머 보호막이 형성된 투명 박막 트랜지스터 및 이의제조 방법
TWI544263B (zh) 2011-11-02 2016-08-01 元太科技工業股份有限公司 陣列基板及其製造方法
WO2020132679A1 (en) * 2018-12-21 2020-06-25 Khodagholy Dion Internal-ion gated electrochemical transistors
CN114035711B (zh) * 2021-10-22 2023-08-08 上海交通大学 外触发触控传感阵列及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177475A (en) * 1990-12-19 1993-01-05 Xerox Corporation Control of liquid crystal devices
US6211928B1 (en) * 1996-03-26 2001-04-03 Lg Electronics Inc. Liquid crystal display and method for manufacturing the same
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
JP4019868B2 (ja) * 2002-09-11 2007-12-12 セイコーエプソン株式会社 電気光学装置及び電子機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115944A (ja) * 2005-10-21 2007-05-10 Victor Co Of Japan Ltd 有機薄膜トランジスタ
JP2017139491A (ja) * 2007-12-03 2017-08-10 株式会社半導体エネルギー研究所 半導体装置
CN102379042A (zh) * 2009-04-10 2012-03-14 三菱化学株式会社 场效应晶体管、其制造方法以及使用了该场效应晶体管的电子器件
US8969871B2 (en) 2009-04-10 2015-03-03 Mitsubishi Chemical Corporation Field-effect transistor, processes for producing the same, and electronic device using the same
JP2011108694A (ja) * 2009-11-12 2011-06-02 Dainippon Printing Co Ltd 有機半導体素子
WO2012086609A1 (ja) * 2010-12-22 2012-06-28 三菱化学株式会社 電界効果トランジスタ、その製造方法及びそれを有する電子デバイス
CN103270581A (zh) * 2010-12-22 2013-08-28 三菱化学株式会社 场效应晶体管、其制造方法及具有该场效应晶体管的电子器件

Also Published As

Publication number Publication date
WO2005076367A1 (en) 2005-08-18
US20080283833A1 (en) 2008-11-20
KR20050080276A (ko) 2005-08-12

Similar Documents

Publication Publication Date Title
JP2007524241A (ja) 薄膜トランジスタ表示板及びその製造方法
KR101379616B1 (ko) 계면특성이 향상된 유기박막트랜지스터 및 그의 제조방법
JP5124520B2 (ja) 薄膜トランジスタ
TWI373865B (en) Organic thin film transistor array panel and manufacturing method thereof
KR101364275B1 (ko) 히드록시기 포함 폴리머를 포함하는 유기 절연체 조성물 및이를 이용한 절연막 및 유기박막 트랜지스터
WO2009084584A1 (ja) 半導体薄膜の形成方法および薄膜半導体装置の製造方法
KR20070014579A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP5132880B2 (ja) 有機薄膜トランジスタ表示板及びその製造方法
JP2006005352A (ja) 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法
TWI382540B (zh) Thin film semiconductor device and field effect transistor
JP2005079549A (ja) 有機薄膜トランジスタ
JP6191235B2 (ja) 有機トランジスタ及びその製造方法
US20070278492A1 (en) Thin film transistor array panel and method of manufacturing the same
JP6363496B2 (ja) 有機半導体インク、有機半導体膜、並びに、有機半導体素子及びその製造方法
Leydecker et al. Solution-processed field-effect transistors based on dihexylquaterthiophene films with performances exceeding those of vacuum-sublimed films
JP5630364B2 (ja) 有機半導体素子の製造方法および有機半導体素子
JP5761841B2 (ja) フェノール性水酸基含有芳香族ポリアミド樹脂を含有する絶縁層を有する有機半導体素子並びにその製造方法
JP5310567B2 (ja) 薄膜トランジスタ及びその製造方法
KR20060077735A (ko) 유기 반도체를 이용한 박막 트랜지스터 표시판
KR20080072339A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101051075B1 (ko) 유기박막 트랜지스터 어레이 및 그 제조방법
KR20080045845A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
WO2016042924A1 (ja) トランジスタ、および、トランジスタの製造方法
KR20080026236A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080016192A (ko) 유기 박막 트랜지스터 표시판 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080201

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20090519