JP6191235B2 - 有機トランジスタ及びその製造方法 - Google Patents

有機トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP6191235B2
JP6191235B2 JP2013105765A JP2013105765A JP6191235B2 JP 6191235 B2 JP6191235 B2 JP 6191235B2 JP 2013105765 A JP2013105765 A JP 2013105765A JP 2013105765 A JP2013105765 A JP 2013105765A JP 6191235 B2 JP6191235 B2 JP 6191235B2
Authority
JP
Japan
Prior art keywords
gate insulating
insulating layer
electrode
organic semiconductor
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013105765A
Other languages
English (en)
Other versions
JP2014229643A (ja
Inventor
直之 金井
直之 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013105765A priority Critical patent/JP6191235B2/ja
Publication of JP2014229643A publication Critical patent/JP2014229643A/ja
Application granted granted Critical
Publication of JP6191235B2 publication Critical patent/JP6191235B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、有機半導体を用いた有機トランジスタ及びその製造方法に関する。
有機半導体を用いる有機エレクトロニクスは、フレキシブルデバイスなどを製造するための次世代技術として大きく注目されている。すでに製品化された有機電界発光ダイオード(OLED)に加えて、アクティブマトリクス用スイッチング素子を用途とする有機電界効果トランジスタ(OFET)の研究開発が近年大きく進展している。
有機電界効果トランジスタの性能は、現在ディスプレイに多く使用されているアモルファスシリコン薄膜電界効果トランジスタの特性を凌駕しており、実用化に向けデバイス特性と長期安定性をさらに向上させるため技術開発が行われている。
フレキシブルな有機電界効果トランジスタを可能にする有機トランジスタのゲート絶縁膜としては、一般的には高分子絶縁材料が使われることが多い。しかしながら比誘電率が小さいため、膜厚が厚くなってしまうと注入キャリア量が小さくなり低電圧駆動が難しくなってしまう。そのため、高分子絶縁材料を薄膜形成して低電圧駆動することが報告されている(非特許文献1)。また、イオン液体を用いて高い静電容量を有するゲート絶縁膜の報告もされている(特許文献1)。ただ、イオン液体を用いた場合では1V以下での駆動が可能となっているが、デバイスとしては、液体漏れなどの恐れがある。そこで、イオン液体を高分子に担持させてイオンゲルとし、これをゲル状ゲート絶縁膜として用いる方法が報告されている(非特許文献2)。
国際公開第2009/087793号
M. P. Walser, W. L. Kalb, T. Mathis, and B. Batlogg「Low-voltage organic transistors and inverters with ultra-thin fluoropolymergate dielectric」APPLIED PHYSICS LETTERS 95, 233301(2009) Jiyoul Lee, Loren G. Kaake, Jeong Ho Cho, X.-Y. Zhu, Timothy P. Lodge, and C. Daniel Frisbie 「Ion Gel-Gated Polymer Thin-Film Transistors: Operating Mechanism and Characterization of Gate Dielectric Capacitance, Switching Speed, and Stability」J. Phys. Chem. C, 113(20), pp8972-8981 (2009)
しかしながら、高分子絶縁材料を薄膜形成する方法では、パーティクルの影響などでゲート電極とソース・ドレイン電極間で短絡する可能性が大きくなってしまう問題があった。また、イオンゲルを用いたゲート絶縁層では、イオン液体分子が有機半導体層に拡散してしまうという問題があった。また、イオン液体によって有機半導体材料の溶出がおきてしまうという問題もあった。
本発明は上記問題点に鑑みてなされたものであり、その目的は、イオンゲルからなるゲート絶縁層を用いたときにも優れたトランジスタ性能を発揮できる有機トランジスタを提供することにある。
上記目的を達成するため、本発明の有機トランジスタは、支持基板上に所定の間隔を隔てて形成されたソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極上に形成された有機半導体層と、前記有機半導体層上に形成された固体ゲート絶縁層と、前記固体ゲート絶縁層上に形成されたイオンゲルからなるゲート絶縁層と、前記イオンゲルからなるゲート絶縁層上にゲート電極を備えていることを特徴とする。
また本発明の有機トランジスタは、支持基板上に形成されたゲート電極と、前記ゲート電極上に形成されたイオンゲルからなるゲート絶縁層と、別の支持基板上に所定の間隔を隔てて形成されたソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極上に形成された有機半導体層と、前記有機半導体層上に形成された固体ゲート絶縁層とを備え、前記イオンゲルからなるゲート絶縁層と前記固体ゲート絶縁層とが対向に張り合わされて形成されていることを特徴とする。
本発明の有機トランジスタにおいては、前記固体ゲート絶縁層の比誘電率が4以下であることが好ましい。
一方、本発明の有機トランジスタの製造方法は、支持基板上に所定の間隔を隔ててソース電極及びドレイン電極を形成する工程と、前記ソース電極及び前記ドレイン電極上に有機半導体層を形成する工程と、前記有機半導体層上に固体ゲート絶縁層を形成する工程と、前記固体ゲート絶縁層上にイオンゲルからなるゲート絶縁層を形成する工程と、前記イオンゲルからなるゲート絶縁層上にゲート電極を形成する工程を含むことを特徴とする。
また本発明の有機トランジスタの製造方法は、支持基板上にゲート電極を形成する工程と、前記ゲート電極上にイオンゲルからなるゲート絶縁層を形成する工程と、別の支持基板上に所定の間隔を隔ててソース電極及びドレイン電極を形成する工程と、前記ソース電極及び前記ドレイン電極上に有機半導体層を形成する工程と、前記有機半導体層上に固体ゲート絶縁層を形成する工程と、前記イオンゲルからなるゲート絶縁層と前記固体ゲート絶縁層とを対向に張り合わせる工程を含むことを特徴とする。
本発明の有機トランジスタの製造方法においては、前記固体ゲート絶縁層の比誘電率が4以下であることが好ましい。
本発明の有機トランジスタ及びその製造方法によれば、有機半導体層とイオンゲルからなるゲート絶縁層の間に固体ゲート絶縁層を配設した構成のため、イオンゲル中のイオン液体と有機半導体材料が直接接することがなく、イオン液体分子の有機半導体層への拡散や、イオン液体による有機半導体材料の溶出を防止することができる。また、比較的比誘電率が低い固体ゲート絶縁層を用いることで、比較的比誘電率が高いイオンゲルからなるゲート絶縁層の強い分極によるトラップの影響を低減することができる。よって、イオンゲルからなるゲート絶縁層を用いて、低電圧駆動が可能で安定性に優れたトランジスタ性能を発揮できる有機トランジスタを提供することができる。
本発明の有機トランジスタの一実施形態の概略図である。 本発明の有機トランジスタの他の実施形態の概略図である。 本発明の有機トランジスタの製造方法における、ソース・ドレイン電極形成工程を示す概略図である。 本発明の有機トランジスタの製造方法における、有機半導体層形成工程を示す概略図である。 本発明の有機トランジスタの製造方法における、固体ゲート絶縁層形成工程を示す概略図である。 本発明の有機トランジスタの製造方法における、イオンゲルからなるゲート絶縁層形成工程を示す概略図である。 本発明の有機トランジスタの製造方法における、ゲート電極形成工程を示す概略図である。 本発明の有機トランジスタの製造方法の他の実施形態を説明する概略図である。
以下、図面を参照しつつ、本発明の有機トランジスタ及びその製造方法の実施形態について説明する。
図1には、本発明の有機トランジスタの一実施形態を示す。この実施形態の有機トランジスタは、トップゲート型のデバイス構造をなしている。すなわち、支持基板1上に所定の間隔を隔ててソース電極2及びドレイン電極3が形成され、ソース電極2及びドレイン電極3上に有機半導体層4、有機半導体層4上に固体ゲート絶縁層5、固体ゲート絶縁層5上に、イオンゲルからなるゲート絶縁層6、イオンゲルからなるゲート絶縁層6上に、ゲート電極7が直接形成されている。
また、図2には、本発明の有機トランジスタの他の実施形態を示す。この実施形態の有機トランジスタは、ゲート電極7が最表面に現れておらず支持基板8に覆われている点において、図1に示す有機トランジスタとは相違している。すなわち、支持基板1上に所定の間隔を隔ててソース電極2及びドレイン電極3が形成され、ソース電極2及びドレイン電極3上に形成された有機半導体層4と、有機半導体層4上に形成された固体ゲート絶縁層5とを備えている。また、別途支持基板8上にゲート電極7が形成され、ゲート電極7上に形成されたイオンゲルからなるゲート絶縁層を備えている。そして、支持基板1上の固体ゲート絶縁層と支持基板8上のイオンゲルからなるゲート絶縁層6とが対向に張り合わされて形成されている。
支持基板1,8としては、後述するプロセスに対する耐久性を有するものであればよく、例えば、ガラス基板や、PET(ポリエチレンテレフタレート)フィルム、PEN(ポリエチレンナフタレート)フィルム、PC(ポリカーボネート)フィルム、PES(ポリエーテルスルホン)フィルムなどの各種フィルム基板などが挙げられる。
ソース電極2及びドレイン電極3の電極材料としては、電極として用いるのに十分導電性を有する、金、銀、アルミニウム、銅、チタン、クロム、ニッケルなどの各種金属材料を使用できる。
ソース電極2及びドレイン電極3の厚さは、用途により適宜調整できる。例えば、20〜200nmが好ましく、20〜100nmがより好ましい。200nmを超えると、プロセス時間を要する傾向となる。20nm未満であると、配線抵抗が大きくなる傾向となる。
ソース電極2及びドレイン電極3との間の距離(チャネル長)Lは、例えば、100μm以下が好ましく、50μm以下がより好ましい。チャネル長を短くすることで、高応答性や、素子の高集積化などが可能となる。ただし、一般的にチャネル長を短くする作製プロセスは困難となる傾向となる。
有機半導体層4の有機半導体材料としては、従来公知のものを用いることができる。例えば、ペンタセン、ルブレン、6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン(TIPS-ペンタセン)などのP型低分子有機半導体材料、N,N'-1H,1H-perfluorobutyl dicyanoperylenediimide(PDIF-CN2)などのN型低分子半導体材料、ポリ−3−ヘキシルチオフェン(P3HT)、ポリ(2,5−ビス(3−ヘキサデシルチオフェン−2−イル)チエノ[3,2−b]チオフェン)(PBTTT)などのP型高分子有機半導体材料などを用いることができる。
有機半導体層4の膜厚は、例えば、10〜200nmが好ましく、20〜100nmがより好ましい。200nmを超えると、成膜に時間を要し、プロセス時間が嵩む傾向となる。10nm未満であると、有機半導体材料がアイランド状となり膜形成ができていない場合があり、また、特性が悪くなる可能性がある。
固体ゲート絶縁層5は、十分な絶縁性を有する、高分子材料もしくは無機材料で形成される。固体ゲート絶縁層5は、後述する理由から、比誘電率が4以下の高分子絶縁材料もしくは無機絶縁材料で形成されることが好ましい。固体ゲート絶縁層5を構成する高分子絶縁材料の具体例としては、例えば、PMMA(ポリメチルメタクリレート、比誘電率 4)、ポリスチレン(比誘電率 2.5)、パラキシリレン系ポリマー、アモルファスフッ素樹脂などが挙げられる。パラキシリレン系ポリマーとしては、例えば、日本パリレン合同会社製の「パリレンC」(商品名、比誘電率 2.7)などを用いることができる。アモルファスフッ素樹脂としては、例えば、旭硝子株式会社から市販されている、「Cytop」(商品名、比誘電率 2.1)、デュポン株式会社から市販されている「テフロン(登録商標)AF」(商品名、比誘電率 1.9)などを用いることができる。無機絶縁材料の具体例としては、SiO(比誘電率 3.9)などを用いることができる。
固体ゲート絶縁層5の膜厚は、1〜20nmが好ましく、5〜10nmがより好ましい。膜厚が薄すぎると後述するイオン液体の拡散を防止することができなくなり、膜厚が厚すぎると静電容量が小さくなり、有機半導体層4に注入されるキャリア量が少なくなる傾向となる。
固体ゲート絶縁層5の比誘電率を低くする必要性は、移動度を高くするためである。後述するイオンゲルからならゲート絶縁層6の単位面積当たりの静電容量は、10μF/cm程度であるから実効膜厚1nmを考慮すると比誘電率はおよそ10程度となり比誘電率は高い。一般的にゲート絶縁層の比誘電率が低い方が移動度は高くなる傾向にある。そのため、有機半導体層4と比誘電率が高いイオンゲルからなるゲート絶縁層6の間に比誘電率が低い固体ゲート絶縁層5を配設することは高性能なデバイスを作成するうえで有利となる。
また、比誘電率が低い固体ゲート絶縁層5のみをゲート絶縁層として用いることも考えられる。しかしながら低電圧駆動するためには注入キャリア量を多くする必要があり、そのためには膜厚を薄くする必要があるが、同時にリークもしやすくなるためデバイスの作成が困難となる可能性が高い。
本発明によれば、イオンゲルからなるゲート絶縁層6と固体ゲート絶縁層5を積層させることにより、固体ゲート絶縁層5を薄膜化してもデバイス形成可能であり、イオンゲル中のイオン液体の有機半導体層4への拡散を防止でき、イオン液体による有機半導体材料の溶出の防止も可能となる。
ゲート絶縁層6を構成するイオンゲルは、カチオン及びアニオンから構成され常温で液体であるイオン液体と、それをゲル化するための高分子材料からなる。
イオン液体としては、イミダゾリウム系カチオン、ピリジニウム系カチオン、ピペリジニウム系カチオン、アンモニウム系カチオンなどのカチオンと、ホスホネート系アニオンその他のアニオンとから構成されるものなどを用いることができるが、分子サイズが大きい方が拡散防止の観点から好ましい。例えば、1−エチル−3−メチルイミダゾリウム メチルホスホネート、N, N, N−トリメチル−N−プロピルアンモニウム、N−メチル−N−プロピルピペリジニウム ビストリフルオロメタンスルフォニルイミド(PP13 TFSI)、1−エチル−3−メチルイミダゾリウム ビストリフルオロメタンスルフォニルイミド(EMIM TFSI)、1−エチル−3−メチルイミダゾリウム ビスフルオロスルフォニルイミド(EMIM FSI)などを用いることができる。
イオン液体をゲル化するための高分子材料としては、各種の共重合体ポリマーなどを用いることができる。例えば、ポリ(スチレン−b−メチルメタクリレート−b−スチレン)トリブロック共重合体(PS−PMMA−PS)、ポリ(スチレン−b−エチレンオキシド−b−スチレン)トリブロック共重合体(PS−PEO-PS)、ポリ(ビニリデンフルオリド−co−ヘキサフルオロプロピレン)共重合体(PVdF-HEP)などを用いることができる。
イオンゲルからなるゲート絶縁層6の形成方法は、特に限定されないが、例えば上記イオン液体と上記高分子材料とを十分な有機溶媒(アセトン、エチルアセテートなど)に溶解させ、適当な支持基板上にスピンコート法などの塗布法で膜形成を行い、適当な温度で加熱し、用いた有機溶媒を取り除くことで形成することができる。
イオンゲルからなるゲート絶縁層6の膜厚は、例えば、1〜100μmが好ましく、1〜10μmがより好ましい。1μm未満だと膜形成が難しく平坦な膜ができにくく、100μmを超えると電界がかかりにくい傾向となる。
ゲート電極7の電極材料としては、電極として用いるのに十分な導電性を有する、金、銀、アルミニウム、銅、チタン、クロム、ニッケルなどの各種金属材料を使用できる。
ゲート電極7の厚さは、用途により適宜調整できる。例えば、20〜200nmが好ましく、20〜100nmがより好ましい。200nmを超えると、プロセス時間を要する傾向となる。20nm未満であると、配線抵抗が大きくなる傾向となる。
次に、本発明の有機トランジスタの製造方法について、図3〜7を参照しつつ説明する。
まず、図3に示すように、支持基板1上にソース電極2及びドレイン電極3を形成する(ソース・ドレイン電極形成工程)。ソース電極2及びドレイン電極3の形成方法は、従来公知の方法に準じて行えばよく、例えば、上述した電極材料を用いて、マスク蒸着法(抵抗加熱蒸着法)、スパッタ法、電子ビーム蒸着法、インクジェット法、スクリーン印刷、スピンコート法などにより行なうことができる。インクジェット法、スクリーン印刷などの印刷法、又はスピンコート法などの塗布法の場合には、銀インクなどの金属ナノ粒子インクを用いることができる。また、電極材料で導体膜を形成した上にフォトリソ法で電極パターンを形成してもよい。
次に、図4に示すように、支持基板1のソース電極2及びドレイン電極3が形成された側の面に有機半導体層4を形成する(有機半導体層形成工程)。有機半導体層4の形成方法は、従来公知の方法に準じて行えばよく、例えば、上述した有機半導体材料を用いて、抵抗加熱蒸着法、PVT法(フィジカル・ベーパー・トランスポート法)、スピンコート法、インクジェット法などにより行うことができる。特に高分子有機半導体材料は、抵抗加熱蒸着法及びPVT法では形成できないので、スピンコート法などの塗布法や、インクジェット法などの印刷法により形成することが好ましい。
次に、図5に示すように、有機半導体層4上に固体ゲート絶縁層5を形成する(固体ゲート絶縁層形成工程)。固体ゲート絶縁層5の形成方法は、従来公知の方法に準じて行えばよく、例えば、上述した高分子絶縁材料では、スピンコート法、スリットコート法、ディップコート法などの各種塗布方法により行なうことができる。パラキシリレン系ポリマーであるパリレンに関しては、化学蒸着法(CVD法)によりコンフォーマルコーティングが可能で下地形状によらずコーティングすることができる。また、無機絶縁材料であるSiOでは、原子層堆積法(ALD法)によって形成できる。なお、スパッタ法などの方法では、有機半導体にダメージを与えてしまい特性低下してしまうため本発明の有機トランジスタの製造方法では用いない。
次に、図6に示すように、固体ゲート絶縁層5上にイオンゲルからなるゲート絶縁層6を形成する(イオンゲルからなるゲート絶縁層形成工程)。イオンゲルからなるゲート絶縁層6の形成は、特に限定されないが、例えば、イオンゲルを上述したように別の支持基板上に作成して、それをはがして用いて、固体ゲート絶縁層5上に接するように載置して配設することにより行うことができる。
次に、図7に示すように、イオンゲルからなるゲート絶縁層6上にゲート電極7を形成する(ゲート電極形成工程)。ゲート電極7の形成は、従来公知の方法に準じて行えばよく、例えば、上述した電極材料を用いて、マスク蒸着法(抵抗加熱蒸着法)、スパッタ法、電子ビーム蒸着法、インクジェット法、スクリーン印刷、スピンコート法などにより行なうことができる。インクジェット法、スクリーン印刷などの印刷法、又はスピンコート法などの塗布法の場合には、銀インクなどの金属ナノ粒子インクを用いることができる。
このようにして、本発明の有機トランジスタ(トップゲート構造のデバイス、図1参照)を製造できる。
次に、本発明の有機トランジスタの製造方法の他の実施形態について、図8を参照しつつ説明する。
図8に示すように、この実施形態では、まず、支持基板1上には、上述した方法により、ソース電極2及びドレイン電極3、有機半導体層4、固体ゲート絶縁層5をそれぞれ形成する。一方、別の支持基板8上に、上述した支持基板上への電極形成方法によりゲート電極7を形成する。次いで、イオン液体と高分子材料とを十分な有機溶媒(アセトン、エチルアセテートなど)に溶解させ、上記ゲート電極7上に、スピンコート法などの塗布法で膜形成を行い、適当な温度で加熱し、用いた有機溶媒を取り除くことで、イオンゲルからなるゲート絶縁層6を形成する。そして、ソース電極2及びドレイン電極3、有機半導体層4、及び固体ゲート絶縁層5が形成された支持基板1と、ゲート電極7及びイオンゲルからなるゲート絶縁層6が形成された支持基板8とを、固体ゲート絶縁層5とイオンゲルからなるゲート絶縁層6とが接するようにして張り合わせる。このようにして、本発明の有機トランジスタ(支持基板1,8に挟まれた構造のデバイス、図2参照)を製造できる。
以下に実施例を挙げて本発明を更に具体的に説明するが、これらの実施例は本発明の範囲を限定するものではない。
<実施例1>
以下の工程により、有機トランジスタを製造した。
支持基板としては、10mm×10mm×0.7mm厚の石英ガラスを用いた。この石英ガラスを抵抗加熱蒸着装置に装着し、Auをマスク蒸着して膜厚30nm、チャネル長50μmのソース・ドレイン電極を形成した。
次に、別途PVT法で形成した、ペンタセン(シグマ アルドリッチ ジャパン株式会社製:昇華精製を二回実施)の単結晶(膜厚:60nm)を、支持基板上に形成したソース・ドレイン電極に接するように載置して配設し、有機半導体層を形成した。
次に、高分子絶縁材料として日本パリレン合同会社製の「パリレンC」(商品名、比誘電率 2.7)を用い、有機半導体層上に、パリレンコータ(CVD法)により、膜厚5nmの固体ゲート絶縁層を形成した。
次に、別途形成した膜厚10μmのイオンゲルを、固体ゲート絶縁層上に配設してイオンゲルからなるゲート絶縁層を形成した。なお、イオンゲルは、イオン液体としてEMIM TFSIと高分子材料としてPS-PMMA-PSをエチルアセテート中に溶解させ(高分子材料:イオン液体:溶媒が重量比で1:5:15)、その後、別の石英基板上にスピンコートして100℃で加熱してエチルアセテートを除去することにより作成し、その石英基板よりはがして用いた。
次に、上記イオンゲルからなるゲート絶縁層を形成した支持基板を抵抗加熱蒸着装置に装着し、イオンゲルからなるゲート絶縁層上に膜厚30nmのAuをマスク蒸着して、ゲート電極を形成して、有機トランジスタを製造した。
<実施例2>
実施例1において、有機半導体層の有機半導体材料をペンタセンからP3HTに変更し、ソース・ドレイン電極を形成した支持基板上にスピンコート法により膜厚100nmに膜形成した以外は実施例1と同様にして、有機トランジスタを製造した。
<実施例3>
固体ゲート絶縁層の形成までは実施例1と同様にした。別な石英ガラスを抵抗加熱蒸着装置に装着し、膜厚30nmのAuをマスク蒸着して、ゲート電極を形成した。
次に、イオン液体としてEMIM TFSIと高分子材料としてPS-PMMA-PSをエチルアセテート中に溶解させ、その後、ゲート電極を形成した石英ガラス上にスピンコートして100℃で加熱してエチルアセテートを除去してイオンゲルからなるゲート絶縁層を形成した。膜厚は10μmであった。
次に固体ゲート絶縁層を形成した石英ガラスと、イオンゲルからなるゲート絶縁層を形成した石英ガラスを上下対向させ、張り合わせて、有機トランジスタを製造した。
<比較例1>
実施例1において、固体ゲート絶縁層を形成しなかったこと以外は、実施例1と同様にして、有機トランジスタを製造した。
<比較例2>
実施例1において、イオンゲルからなるゲート絶縁層を形成しなかったこと以外は、実施例1と同様にして、有機トランジスタを製造した。
<比較例3>
実施例2において、固体ゲート絶縁層を形成しなかったこと以外は、実施例1と同様にして、有機トランジスタを製造した。
[評価]
実施例1〜3、比較例1〜3の有機薄膜トランジスタについて、移動度を測定した。なお、移動度は半導体パラメータ測定装置(Agilent社製)で測定されたゲート電圧−ドレイン電流特性より求めた。ON電流はゲート電圧をかけたときのソース・ドレイン電流、OFF電流は0Vのゲート電圧時のソース・ドレイン電流である。結果を表1にまとめて記す。

その結果、イオンゲルからなるゲート絶縁層のみを備えた、比較例1の有機トランジスタでは、ゲート電圧の掃引によってペンタセンが溶解してしまい特性が測定できなかった。また、固体ゲート絶縁層のみを備えた、比較例2の有機トランジスタでは、固体ゲート絶縁層の膜厚が5nmと薄いためリークしてしまい特性が測定できなかった。それに対して、実施例1、3の有機トランジスタは、移動度と100Hz時のON/OFF電流比が良好であった。
この理由としては、イオンゲルと有機半導体層の間に、固体ゲート絶縁層を形成することにより、イオンゲル中のイオン液体と有機半導体層が直接接しないためペンタセンが溶出しなかったためであると考えられた。また、各層を順次積層して製造した実施例1の有機トランジスタと、各層を別々の石英ガラスに分けて形成して、それらを張り合わせて製造した実施例3の有機トランジスタとは、それらの特性に違いがなく、どちらも優れた有機トランジスタの形成が可能であった。
また、実施例2と比較例3の結果から、有機半導体層の有機半導体材料としてP3HTを用いた場合においても、固体ゲート絶縁層を備えた、実施例2の有機トランジスタのほうが、イオンゲルからなるゲート絶縁層のみを備えた、比較例3の有機トランジスタより、移動度と100Hz時のON/OFF電流比に優れていた。
この理由としては、固体ゲート絶縁層がイオン液体のP3HTへの拡散を防止したため、100Hz時のON/OFF電流比が優れていたと考えられた。また、比誘電率が低い固体ゲート絶縁層を用いることで、比誘電率が高いイオンゲルからなるゲート絶縁層の強い分極によるトラップの影響を低減できたため移動度が優れていたと考えられた。
1、8:支持基板
2:ソース電極
3:ドレイン電極
4:有機半導体層
5:固体ゲート絶縁層
6:イオンゲルからなるゲート絶縁層
7:ゲート電極

Claims (4)

  1. 支持基板上に所定の間隔を隔てて形成されたソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極上に形成された有機半導体層と、前記有機半導体層上に形成された比誘電率が4以下である固体ゲート絶縁層と、前記固体ゲート絶縁層上に形成されたイオンゲルからなるゲート絶縁層と、前記イオンゲルからなるゲート絶縁層上にゲート電極を備えていることを特徴とする有機トランジスタ。
  2. 支持基板上に形成されたゲート電極と、前記ゲート電極上に形成されたイオンゲルからなるゲート絶縁層と、別の支持基板上に所定の間隔を隔てて形成されたソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極上に形成された有機半導体層と、前記有機半導体層上に形成された比誘電率が4以下である固体ゲート絶縁層とを備え、前記イオンゲルからなるゲート絶縁層と前記固体ゲート絶縁層とが対向に張り合わされて形成されていることを特徴とする有機トランジスタ。
  3. 支持基板上に所定の間隔を隔ててソース電極及びドレイン電極を形成する工程と、前記ソース電極及び前記ドレイン電極上に有機半導体層を形成する工程と、前記有機半導体層上に比誘電率が4以下である固体ゲート絶縁層を形成する工程と、前記固体ゲート絶縁層上にイオンゲルからなるゲート絶縁層を形成する工程と、前記イオンゲルからなるゲート絶縁層上にゲート電極を形成する工程を含むことを特徴とする有機トランジスタの製造方法。
  4. 支持基板上にゲート電極を形成する工程と、前記ゲート電極上にイオンゲルからなるゲート絶縁層を形成する工程と、別の支持基板上に所定の間隔を隔ててソース電極及びドレイン電極を形成する工程と、前記ソース電極及び前記ドレイン電極上に有機半導体層を形成する工程と、前記有機半導体層上に比誘電率が4以下である固体ゲート絶縁層を形成する工程と、前記イオンゲルからなるゲート絶縁層と前記固体ゲート絶縁層とを対向に張り合わせる工程を含むことを特徴とする有機トランジスタの製造方法。

JP2013105765A 2013-05-20 2013-05-20 有機トランジスタ及びその製造方法 Expired - Fee Related JP6191235B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013105765A JP6191235B2 (ja) 2013-05-20 2013-05-20 有機トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013105765A JP6191235B2 (ja) 2013-05-20 2013-05-20 有機トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014229643A JP2014229643A (ja) 2014-12-08
JP6191235B2 true JP6191235B2 (ja) 2017-09-06

Family

ID=52129268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013105765A Expired - Fee Related JP6191235B2 (ja) 2013-05-20 2013-05-20 有機トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP6191235B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101653097B1 (ko) * 2015-02-25 2016-09-01 동국대학교 산학협력단 이온겔이 포함된 게이트 절연막 및 이를 포함한 박막트랜지스터
KR20160112030A (ko) * 2015-03-17 2016-09-28 동국대학교 산학협력단 듀얼게이트 박막트랜지스터
JP6540324B2 (ja) * 2015-07-23 2019-07-10 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
CN117580368B (zh) * 2024-01-16 2024-04-19 中国人民解放军国防科技大学 一种电解质栅晶体管人工突触及其制备方法和应用

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6674121B2 (en) * 2001-12-14 2004-01-06 The Regents Of The University Of California Method and system for molecular charge storage field effect transistor
WO2003052841A1 (en) * 2001-12-19 2003-06-26 Avecia Limited Organic field effect transistor with an organic dielectric
JP2007214326A (ja) * 2006-02-09 2007-08-23 Central Res Inst Of Electric Power Ind 有機半導体素子
FI20070063A0 (fi) * 2007-01-24 2007-01-24 Ronald Oesterbacka Orgaaninen kenttävaikutustransistori
GB2449926A (en) * 2007-06-08 2008-12-10 Seiko Epson Corp Method for manufacturing an electrolyte pattern
FI20075767A0 (fi) * 2007-10-30 2007-10-30 Canatu Oy Pinnoite ja sähkölaitteita jotka käsittävät tätä
WO2009087793A1 (ja) * 2008-01-11 2009-07-16 National Institute Of Japan Science And Technology Agency 電界効果トランジスタ、電界効果トランジスタの製造方法、中間体及び第2中間体
JP5605705B2 (ja) * 2008-04-30 2014-10-15 国立大学法人大阪大学 縦型電界効果トランジスタ
JP2009269007A (ja) * 2008-05-12 2009-11-19 Sumitomo Chemical Co Ltd イオン液体内包カプセル
JP5633804B2 (ja) * 2010-11-26 2014-12-03 独立行政法人産業技術総合研究所 ペロブスカイト型の複合酸化物をチャンネル層とする電界効果トランジスタ及びその製造方法と、これを利用したメモリ素子
JP2012200634A (ja) * 2011-03-24 2012-10-22 Honda Motor Co Ltd イオン液体内包物集合体及びその製造方法
JP5598410B2 (ja) * 2011-04-11 2014-10-01 大日本印刷株式会社 有機半導体素子の製造方法および有機半導体素子

Also Published As

Publication number Publication date
JP2014229643A (ja) 2014-12-08

Similar Documents

Publication Publication Date Title
Chabinyc et al. Lamination method for the study of interfaces in polymeric thin film transistors
CA2612033C (en) Organic thin film transistor with dual layer electrodes
EP1732150A1 (en) Organic thin film transistors with multilayer electrodes
TW200522362A (en) Thin film transistor array panel using organic semiconductor and a method for manufacturing the same
JP2011517075A (ja) 有機薄膜トランジスタ
TW200843118A (en) Ambipolar transistor design
Yadav et al. Amorphous strontium titanate film as gate dielectric for higher performance and low voltage operation of transparent and flexible organic field effect transistor
CN101257092B (zh) 一种有机薄膜晶体管及其制备方法
JP6191235B2 (ja) 有機トランジスタ及びその製造方法
TW201244199A (en) Thin-film device, method of manufacturing the same, and method of manufacturing image display apparatus
Na et al. Nanodroplet-embedded semiconducting polymer layers for electrochemically stable and high-conductance organic electrolyte-gated transistors
CN101262042B (zh) 有机晶体管、其制造方法及电子设备
EP2117059B1 (en) Organic Thin Film Transistors
TW201640684A (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
Kalita et al. Large-scale molecular packing and morphology-dependent high performance organic field-effect transistor by symmetrical naphthalene diimide appended with methyl cyclohexane
KR20160112030A (ko) 듀얼게이트 박막트랜지스터
TWI382540B (zh) Thin film semiconductor device and field effect transistor
JP2005159360A (ja) 有機薄膜トランジスター
Keum et al. Control of the molecular order and cracks of the 6, 13-bis (triisopropylsilylethynyl)-pentacene on a polymeric insulator by anisotropic solvent drying
Chen et al. Facile peeling method as a post-remedy strategy for producing an ultrasmooth self-assembled monolayer for high-performance organic transistors
KR20170041064A (ko) 박막 트랜지스터, 그 제조 방법, 그리고 상기 박막 트랜지스터를 포함하는 전자 장치
CN103283026B (zh) 电子器件
US10741767B2 (en) Organic thin film transistor, and fabricating method thereof
TWI450429B (zh) 有機薄膜電晶體及其製造方法
KR102277814B1 (ko) 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170724

R150 Certificate of patent or registration of utility model

Ref document number: 6191235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees