KR101653097B1 - 이온겔이 포함된 게이트 절연막 및 이를 포함한 박막트랜지스터 - Google Patents

이온겔이 포함된 게이트 절연막 및 이를 포함한 박막트랜지스터 Download PDF

Info

Publication number
KR101653097B1
KR101653097B1 KR1020150026592A KR20150026592A KR101653097B1 KR 101653097 B1 KR101653097 B1 KR 101653097B1 KR 1020150026592 A KR1020150026592 A KR 1020150026592A KR 20150026592 A KR20150026592 A KR 20150026592A KR 101653097 B1 KR101653097 B1 KR 101653097B1
Authority
KR
South Korea
Prior art keywords
insulating film
vdf
gate insulating
ionic liquid
hfp
Prior art date
Application number
KR1020150026592A
Other languages
English (en)
Inventor
노용영
Original Assignee
동국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동국대학교 산학협력단 filed Critical 동국대학교 산학협력단
Priority to KR1020150026592A priority Critical patent/KR101653097B1/ko
Priority to PCT/KR2016/001666 priority patent/WO2016137165A1/ko
Application granted granted Critical
Publication of KR101653097B1 publication Critical patent/KR101653097B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/125Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H01L27/3274
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 이온겔이 포함된 게이트 절연막 및 이를 포함한 박막트랜지스터에 관한 것으로, 박막트랜지스터를 구성하는 게이트 절연막에 있어서, 상기 게이트 절연막은 불소계 절연고분자 및 이온성 액체를 혼합하여 구성되며, 특히 상기 게이트 절연막은 P(VDF-TrFE)에 P(VDF-HFP) 및 이온성 액체를 혼합하여 구성되되, 상기 P(VDF-TrFE)에 P(VDF-HFP) 및 이온성 액체가 혼합되는 비율은 99:1 내지 98:2 부피비인 것을 특징으로 하는 게이트 절연막 및 이를 포함한 박막트랜지스터를 제공한다.

Description

이온겔이 포함된 게이트 절연막 및 이를 포함한 박막트랜지스터 {Gate insulating film comprised ion gel and Thin-film transistor using the same}
본 발명은 박막트랜지스터에 관한 것으로써, 보다 상세하게는 절연막에 이온겔이 포함된 게이트 절연막 및 이를 포함한 박막트랜지스터에 관한 것이다.
최근 들어 휠 수 있는 디스플레이(flexible display)가 많은 관심을 받고 있다. 사람들은 어디서나 가지고 다닐 수 있으면서도 좀 더 큰 화면을 원하기 때문에 접거나 구부리거나, 말수 있는 디스플레이의 개발이 요구되고 있다. 여기에 늘어나기까지 한다면 그 어플리케이션은 인체 또는 의류에 부착 가능한 혹은 더욱 무궁무진한 곳에 적용가능하게 늘어난다. 특히 신체에 부착할 수 있는 전자소자는 신축성이 요구되어서 이에 사용되는 재료도 신축성이 뛰어난 소재에 개발이 필요하다.
유기박막트랜지스터는 차세대 디스플레이 장치의 구동소자로서 활발한 연구가 진행되고 있을 뿐 아니라 개별물품단위의 인식에 응용될 수 있는 RFID (Radio Frequency Identification Tag, 무선인식단말소자) 태그 제작에도 응용될 수 있을 것으로 기대된다. 유기박막트랜지스터는 반도체층으로 실리콘막 대신에 유기반도체막를 사용하는 것으로, 유기막의 재료에 따라 올리코티오펜(oligothiophene), 펜타센(pentacene) 등과 같은 저분자 유기물 박막트랜지스터와 폴리티오펜(polythiophene) 계열 등과 같은 고분자 유기물 박막트랜지스터로 분류된다.
도 1은 종래의 유기박막트랜지스터 중 탑게이트 버텀컨택을 도시한 단면도이다. 도시된 바와 같이 기판(10) 상에 서로 이격된 소스/드레인 전극(20)이 형성되어 있고, 상기 소스/드레인 전극(20)을 포함하는 기판 전면에 걸쳐 유기반도체층(30)이 형성되어 있다. 상기 유기반도체층(30) 상에 게이트 절연막이(40) 형성되어 있고, 상기 게이트 절연막(40) 일부 상에 게이트 전극(50)을 형성한다.
이와 같은 구조를 갖는 종래의 유기박막트랜지스터는 휘어지고 구부러지는 플라스틱 기판 등에서 제조가 가능 하였으나 유기반도체층과 유기절연막층에 탄성이 거의 없고 단단한 형태로 형성되어있어 늘리거나 접었을 경우에 소자가 작동하지 않거나 유기반도체층이나 절연막층이 찢어지는 문제점이 발생한다. 따라서, 다양웨어러블 디바이스에 적용하기 위해서는 신축성을 지닌 절연막의 개발이 절실히 요구된다.
한편, 유기절연막은 용액공정을 통해서 비교적 저가에 절연방법의 형성이 가능하여 다양한 전자소자의 절연막으로 폭넓게 적용되고 있다. 이러한 유기절연막은 적용되는 용도에 따라서 다양한 종류의 고분자 재료가 사용되고 있으며 일반적으로 용도에 따라서 요구되는 물성이 조금씩 차이가 있다.
이중 트랜지스터의 게이트 절연막으로 요구되는 물성은 높은 절연특성과 높은 유전상수(dielectric constant)이다. 게이트 절연막은 트랜지스터내에서 반도체층과 게이트 전극사이에 존재하여 게이트 전극의 전류가 반도체층으로 직접 흐르지 못하도록 하는 높은 절연특성을 보유해야 한다. 이때 절연막을 통해서 게이트 전극에서 반도체층으로 흐르는 전류를 게이트 누설전류라고 한다. 게이트 누설전류가 많을수록 제조된 전자회로의 소비전력이 높아지며, 회로가 제 기능으로 작동하지 않을 가능성이 높아진다.
또한 게이트 전극에서 인가된 전압에 대해서 상대적으로 많은 량의 전류가 반도체층에서 유도되도록 높은 dielectric constant 가 필요하게 된다. 특히 상기한 유기절연막은 무기절연막에 비해서 상대적으로 유연한 특성을 지녀서 차세대 플렉서블 디스플레이나 전자회로의 구현에 유리한 특성을 보유하고 있어서 최근에 활발히 연구되고 있다.
다만 고분자로 이루어진 유기절연막은 비교적 낮은 dielectric constant를 보유하고 있어서 이로인한 낮은 축전용량(capacitance)으로 상대적으로 트랜지스터의 구동전압을 낮추는데 한계를 지니게 된다. 축전용량(capacitance)을 높이기 위한 한가지 방안으로 얇은 두께의 절연막을 적용하면 되지만 고분자의 경우 박막에 많은 양의 air void와 pinhole을 보유하고 있고 밀도도 낮아서 얇은 두께로 원하는 절연물성을 확보하기는 쉽지 않다.
따라서 유연 디스플레이나 유연 전자소자에 적용될 유연 트랜지스터의 구동전압을 효과적으로 낮추기 위해서 높은 dielectric constant와 높은 절연특성을 동시에 보유한 유연한 유기절연막에 대한 소재 및 공정기술에 대한 많은 연구 개발이 필요하다.
최근에 다양한 이온과 고분자 절연체를 함유하여 이온의 이동을 통해서 이온쌍극자를 통해서 게이트 절연막의 특성을 부여한 이온겔 절연막이 매우 높은 유전상수(dielectric constant) 및 축전용량(capacitance)을 통해서 트랜지스터의 구동전압을 효과적으로 낮추어준다는 다수의 보고가 있었다.
하지만 이러한 절연막은 구동전압은 효과적으로 낮출 수 있으나 이온의 이동을 통해서 쌍극자층(electrical double layer)를 형성하고 이를 통해서 전하를 유도하므로 구동속도가 현저히 낮아서 실제 상용적인 응용되지 못한 실정이다. 또한 이온의 함류량이 많아서 트랜지스터 이동도의 효과적 향상을 저하시키는 측면이 있다. 기존의 이온겔 절연막은 보통 매우 높은 이온의 함유량을 요구하는데 비해서 실제 쌍극자층을 형성하는데 참여하는 이온의 양은 이중 30 내지 50% 정도로 작고 나머지는 서로 뭉쳐서 이온 클러스터(ion cluster) 집합체(aggregates)를 형성하여 이온 전도도 향상에 기여하지 않는다.
따라서 적절한 고분자 매트릭스의 사용을 통해서 이온을 잘 분산시키고 클러스터(cluster) 형성을 막게 되면 매우 작은 양의 이온으로도 충분히 우수한 유전상수 및 축전용량을 얻을 수 있을 것으로 판단되며, 또한 구동속도 향상도 가능할 것으로 여겨진다.
이에 따라 구동속도 및 축전용량이 우수하면서, 이동도 향상이 우수한 트랜지스터의 개발이 요구되었다.
미국공개특허 제2008-0191200호, 한국공개특허 제2012-0034349호
상기 문제점을 해결하기 위해 본 발명의 목적은 구동전압 및 소비전력이 우수한 트랜지스터를 제공하는 데 있다.
본 발명의 다른 목적은 이온겔의 게이트 절연막에서 이온과 고분자매트릭스간 혼합성을 향상시킨 고분자 매트릭스 소재를 제시하여 일반 박막트랜지스터 보다 전하이동도가 매우 우수한 트랜지스터를 제공하는 데 있다.
본 발명의 또 다른 목적은 상기의 신규 절연막 소재로 인해서 구동속도가 높은 트랜지스터를 제공하는 데 있다.
상기 목적을 달성하기 위해 본 발명은 박막트랜지스터를 구성하는 게이트 절연막에 있어서, 상기 게이트 절연막은 불소계 절연고분자 및 이온성 액체를 혼합하여 구성되되, 상기 불소계 절연고분자는 P(VDF-TrFE) 및 P(VDF-HFP)인 것을 특징으로 하는 박막트랜지스터용 게이트 절연막을 제공한다.
또한 본 발명은 P(VDF-TrFE)에 P(VDF-HFP) 및 이온성 액체가 혼합되는 비율은 99:1 내지 98:2 부피비인 것을 특징으로 하는 박막트랜지스터용 게이트 절연막을 제공한다.
또한 본 발명의 상기 이온성 액체는 [EMI][TFSA] 또는 [EMI][TFSI]인 것을 특징으로 하는 박막트랜지스터용 게이트 절연막을 제공한다.
또한 본 발명의 상기 게이트 절연막은 이온겔 형태로 형성된 것을 특징으로 하는 박막트랜지스터용 게이트 절연막을 제공한다.
또한 본 발명의 상기 P(VDF-HFP) 및 이온성 액체의 혼합비율은 1:3 내지 1:5 부피비인 것을 특징으로 하는 박막트랜지스터용 게이트 절연막을 제공한다.
또한 본 발명은 기판; 상기 기판 상에 위치한 서로 이격되어 위치하는 소스/드레인 전극; 상기 소스/드레인 전극을 포함하는 기판 전면에 걸쳐 위치한 반도체 활성층; 상기 반도체 활성층 상의 전면에 위치하는 게이트 절연막; 상기 게이트 절연막 상에 위치한 게이트 전극을 포함하되, 상기 게이트 절연막은 불소계 절연고분자 및 이온성 액체를 혼합하여 구성되되, 상기 불소계 절연고분자는 P(VDF-TrFE) 및 P(VDF-HFP)인 것을 특징으로 하는 박막트랜지스터를 제공한다.
또한 본 발명은 P(VDF-TrFE)에 P(VDF-HFP) 및 이온성 액체가 혼합되는 비율은 99:1 내지 98:2 부피비인 것을 특징으로 하는 박막트랜지스터를 제공한다.
또한 본 발명의 상기 이온성 액체는 [EMI][TFSA] 또는 [EMI][TFSI]인 것을 특징으로 하는 박막트랜지스터를 제공한다.
또한 본 발명의 상기 게이트 절연막은 이온겔 형태로 형성된 것을 특징으로 하는 박막트랜지스터를 제공한다.
또한 본 발명은 상기 P(VDF-HFP) 및 이온성 액체의 혼합비율은 1:3 내지 1:5 부피비인 것을 특징으로 하는 박막트랜지스터를 제공한다.
본 발명에 따른 이온겔이 포함된 게이트 절연막 및 이들을 포함한 박막트랜지스터는 기존의 고분자 절연막보다 구동전압 및 소비전력은 약 1/10수준으로 낮출 수 있다.
또한, 본 발명에 따른 이온겔이 포함된 게이트 절연막 및 이들을 포함한 박막트랜지스터는 전하 이동도를 기존의 트랜지스터보다 약 200배 향상되고, 기존의 이온겔 트랜지스터보다 약 20배 향상시키는 효과가 있으며, 이를 통해서 구동속도가 향상된 트랜지스터를 제공하는 효과가 있다.
또한, 본 발명에 따른 이온겔이 포함된 게이트 절연막 및 이들을 포함한 박막트랜지스터는 축전용량이 월등히 우수한 효과가 있다.
도 1은 종래의 유기박막트랜지스터 중 탑게이트 버텀컨택을 도시한 단면도이다.
도 2는 본 발명의 일실시예에 따른 박막트랜지스터의 제조 공정도를 나타낸 것이다.
도 3은 본 발명의 일실시예에 따른 게이트 절연막의 성분인 이온겔에 대한 SEM 사진을 나타낸 것이다.
도 4는 실시예 1, 2 및 비교예 1, 2의 전이곡선(transfer curve)을 나타낸 것이다.
도 5는 실시예 1 및 실시예 2와 비교예 1의 주파수 변화에 따른 축전용량을 나타낸 것이다.
도 6은 실시예 3 및 실시예 4의 전이곡선(transfer curve)을 나타낸 것이다.
이하 본 발명에 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다. 우선, 도면들 중, 동일한 구성요소 또는 부품들은 가능한 한 동일한 참조부호를 나타내고 있음에 유의하여야 한다. 본 발명을 설명함에 있어, 관련된 공지기능 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.
본 명세서에서 사용되는 정도의 용어 “약”, “실질적으로” 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본 발명의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다.
도 2는 본 발명의 일실시예에 따른 박막트랜지스터의 제조 공정도를 나타낸 것이다.
본 발명은 탑게이트 형태의 유기박막트랜지스터는 기판을 제공하고, 상기 기판 상에 서로 이격되어 위치하는 소스/드레인 전극을 형성시킨 후, 상기 소스/드레인 전극을 덮도록 기판 전면에 걸쳐 위치한 반도체 활성층을 형성하고, 상기 반도체 활성층 상의 전면에 게이트 절연막을 형서하고, 상기 게이트 절연막 상에 위치한 게이트 전극을 형성하는 단계로 구성되되, 상기 게이트 절연막은 P(VDF-TrFE)에 P(VDF-HFP) 및 이온성 액체를 혼합하여 구성되되, 상기 P(VDF-TrFE)에 P(VDF-HFP) 및 이온성 액체가 혼합되는 비율은 99:1 내지 98:2 부피비인 것을 특징으로 한다.
도 2를 참조하면, 기판을 제공하고, 상기 기판 상에 서로 이격되어 있는 소스/드레인 전극을 형성한다.
상기 기판으로는 실리콘 웨이퍼, 유리 기판이나, 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리이미드(polyimide), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate) 등의 플라스틱 필름이 코팅된 유기 기판을 사용할 수 있다.
상기 소스/드레인 전극은 Au, Al, Ag, Mg, Ca, Yb, Cs-ITO 또는 이들의 합금 중에서 선택되는 단일층으로 형성될 수 있으며, 기판과의 접착성을 향상시키기 위하여 Ti, Cr 또는 Ni과 같은 접착 금속층을 더욱 포함하여 다중층으로 형성될 수 있다. 또한 그라핀(graphene), 카본나노튜브(CNT), PEDOT:PSS 전도성 고분자 실버나노와이어(silver nanowire) 등을 이용하여 기존의 금속보다 탄성에 더욱 유연한 소자를 제조할 수 있으며 위 물질들을 잉크로 사용하여 잉크젯 프린팅 또는 스프레이 등의 인쇄공정을 이용하여 소스/드레인 전극을 제조할 수 있다. 이러한 인쇄공정을 통해서 소스/드레인 전극을 형성하며 진공공정을 배제할 수 있어서 제조비용의 절감효과를 기대할 수 있다.
상기 소스/드레인 전극을 포함하는 기판 전면에 걸쳐 반도체 활성층을 형성할 수 있다.
상기 반도체 활성층은 N형 유기반도체 또는 P형 유기반도체를 사용할 수도 있다. 상기 N형 유기반도체는 아센계 물질, 완전 불화된 아센계 물질, 부분 불화된 아센계 물질, 부분 불화된 올리고티오펜(oligothiophene)계 물질, 플러렌(fullerene)계 물질, 치환기를 갖는 플러렌계 물질, 완전 불화된 프탈로시아닌(phthalocyanine)계 물질, 부분 불화된 프탈로시아닌계 물질, 페릴렌 테트라카르복실릭 디이미드(perylene tetracarboxylic diimide)계 물질, 페릴렌 테트라카르복실 디안하이드라이드(perylene tetracarboxylic dianhydride)계 물질, 나프탈렌 테트라카르복실릭 디이미드(naphthalene tetracarboxylic diimide)계 물질 또는 나프탈렌 테트라카르복실릭 디안하이드라이드(naphthalene tetracarboxylic dianhydride)계 물질 중에서 어느 하나를 포함하는 것이 바람직하다. 여기서 상기 아센(acene)계 물질은 안트라센, 테트라센, 펜타센, 페릴렌 또는 코노렌 중에서 선택될 수 있다.
또한 상기 P형 유기반도체는 아센(acene), 폴리-티에닐렌비닐렌(poly-thienylenevinylene), 폴리-3-헥실티오펜(poly-3-hexylthiophen), 알파-헥사티에닐렌(α-hexathienylene), 나프탈렌(naphthalene), 알파-6-티오펜(α-6-thiophene), 알파-4-티오펜 (α-4-thiophene), 루브렌(rubrene), 폴리티오펜(polythiophene), 폴리파라페닐렌비닐렌 (polyparaphenylenevinylene), 폴리파라페닐렌(polyparaphenylene), 폴리플로렌(polyfluorene), 폴리티오펜비닐렌(polythiophenevinylene), 폴리티오펜-헤테로고리방향족 공중합체(polythiophene-heterocyclicaromatic copolymer), 트리아릴아민(triarylamine)을 포함하는 물질 또는 이들의 유도체 중에서 선택될 수 있는 데, 여기서 상기 아센족 물질은 펜타센(pentacene), 페릴렌(perylene), 테트라센(tetracene) 또는 안트라센(anthracene) 중에서 어느 하나이다.
상기 반도체 활성층을 포함하는 기판 전면에 걸쳐서는 게이트 절연막을 형성할 수 있다.
상기 게이트 절연막은 P(VDF-TrFE)에 P(VDF-HFP) 및 이온성 액체를 혼합하여 구성되는 것이 특징이다. 상기 게이트 절연막은 불소계 절연고분자 용액에 이온성 액체가 혼합되어 이온겔이 형성된 게이트 절연막으로 형성된다.
상기 불소계 절연고분자로는 P(VDF-TrFE) 및 P(VDF-HFP)이 이용되었는 데, 이는 절연막으로의 역할을 하기도 하지만 이온성 액체성분이 절연막 형성시 분산되도록 하는 역할을 할 수 있다.
특히 본 발명에서는 기존의 이온겔 절연막에 P(VDF-TrFE)를 다수 첨가하여 이온의 분산성을 향상시켜서 매우 소량의 이온 함유량으로도 효과적인 절연특성 및 유전상수를 얻을 수 있게 하였다.
또한, 상기 이온성 액체는 [EMI][TFSA] 또는 [EMI][TFSI]인 것이 바람직하다. 상기 이온성 액체의 역할은 많은 전하량을 공급해 줄 수 있는 역할을 한다.
그러나, 상기 이온성 액체가 게이트 절연막에 많이 공급되는 경우에는 많은 전하량을 공급해주는 데 반해, 전자의 이동도가 떨어지는 단점이 있다.
이에 따라 이온성 액체를 공급하여 이온겔층이 형성되는 경우 이온성 액체의 적절한 혼합이 중요하다고 볼 수 있다.
본 발명에서 상기 게이트 절연막은 이온겔 형태로 형성되는 데, 상기 P(VDF-TrFE)에 P(VDF-HFP) 및 이온성 액체가 혼합되는 비율은 99:1 내지 98:2 부피비인 것이 바람직하다. 상기 범위에서 혼합될 때 이동도가 향상되어 구동속도가 월등히 우수해지며, 또한 구동전압이 현저히 낮아지는 효과가 있다.
또한, 상기 P(VDF-HFP) 및 이온성 액체의 혼합비율은 1:3 내지 1:5 부피비인 것이 바람직하다. 상기 범위로 이온겔을 제조시 P(VDF-TrFE)와 혼합이 잘 이루어지는 동시에 이온의 분산성을 향상시킬 수 있는 효과가 있다.
도 3은 본 발명의 일실시예에 따른 게이트 절연막의 성분인 이온겔에 대한 SEM 사진을 나타낸 것이다.
도 3을 참조하면, 이온성 액체가 겔 형태로 이온겔이 형성되어 절연막을 형성시에 잘 분산되어 있는 모습을 확인할 수 있다.
또한, 상기 게이트 절연막상 일부영역에는 고진공챔버에서 박막 증착 혹은 잉크젯 인쇄등을 통해서 게이트 전극을 형성할 수 있다. 상기 게이트 전극은 알루미늄(Al), 알루미늄 합금(Al-alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo-alloy), 실버나노와이어(silver nanowire), 갈륨인듐유태틱(gallium indium eutectic), PEDOT;PSS 중에서 선택되는 어느 하나로 형성할 수 있다. 상기 게이트 전극은 위 물질들을 잉크로 사용하여 잉크젯 프린팅 또는 스프레이 등의 인쇄공정을 이용하여 게이트 전극을 제조할 수 있다. 이러한 인쇄공정을 통해서 게이트 전극을 형성하며 진공공정을 배제할 수 있어서 제조비용의 절감효과를 기대할 수 있다.
이로써 본 발명의 일실시예에 따른 박막트랜지스터를 완성될 수 있다.
이하, 본 발명의 실시예에 대하여 자세히 설명한다.
실시예 1
박막트랜지스터를 제조하는 데 있어, 기판; 상기 기판 상에 소스/드레인 전극; 상기 소스/드레인 전극을 포함하는 기판 전면에 걸쳐 위치한 반도체 활성층; 상기 혼합 활성층 상의 전면에 형성되는 게이트 절연막; 상기 게이트 절연막 상에 위치한 게이트 전극을 포함하도록 하여 박막트랜지스터를 제조하였다.
이때, 기판으로는 유리기판을 이용하였으며, 기판 상에 인쇄 공정을 통해서 소스/드레인 전극을 형성하였다. 이 후 반도체 활성층을 형성하는 데 P3HT 만을 이용하여 제조하였다.
게이트 절연막의 제조는 다음과 같다.
이온겔을 제조할 수 있는 데, poly(vinylidene fluoride-co-hexafluoropropylene) (P(VDF-HFP)) 및 이온성 액체인 1-Ethyl-3-methylimidazolium bis(trifluoromethylsulfonyl)amide [EMI][TFSA]를 acetone 용매에 고분자, 이온성 액체 및 용매가 1:4:7인 부피비로 혼합한다. 이 용액을 80℃의 핫플레이트(hot plate) 위에서 6시간동안 가열하여 용매에 상기 재료가 완전히 용해되고 혼합되도록 하여 이온겔을 제조하였다.
다음으로 P(VDF-TrFE) 용액을 제조할 수 있는 데, poly(vinylidenefluoride-trifluoroethylene) (P(VDF-TrFE) (솔베이 회사 제품, 70:30 mol% random copolymer)를 metyl ethyl ketone에 30mg/ml 농도로 녹인다. 그후에 80℃에서 상기와 같이 핫플레이트(hot plate) 위에 놓고 고분자가 완전히 용해되도록 하였다.
제조된 P(VDF-TrFE)용액에 이온겔을 혼합하였는 데, 혼합되는 비율은 P(VDF-TrFE):이온겔 = 99:1의 부피비로 하여 혼합하였으며, 80℃의 핫플레이트에 2-3시간동안 가열하여 혼합이 완전히 이루어지도록 한다. 혼합된 용액을 2000 rpm으로 60초간 스핀코팅을 실시하여 유리기판 위에서 박막을 형성하고, 이를 80℃에서 1시간동안 핫플레이트 열처리를 하여 잔류 용매를 완전히 제거하여, 게이트 절연막을 제조하였다. 이때 열처리를 질소가스가 충진된 글로브박스 안에서 수행하여 공기나 수분의 노출을 최소화 하여 이온겔을 형성하였으며, 이를 이용하여 게이트 절연막을 제조하였다.
이후 게이트 전극을 알루미늄(Al)으로 형성하여 박막트랜지스터를 완성하였다.
실시예 2
실시예 1과 동일하게 실시하되,
게이트 절연막에서 P(VDF-TrFE)에 P(VDF-HFP) 및 [EMI][TFSA]가 혼합되는 비율은 98:2 부피비로 하여 게이트 절연막을 제조하였다.
실시예 3
실시예 1과 동일하게 박막트랜지스터를 제조하되,
반도체 활성층을 형성하는 데 IGZO를 이용하여 제조하였다.
여기서 IGZO의 제조는 다음과 같다.
IGZO 전구용액은 In(Ⅲ) 질산염 수화물 (indium(Ⅲ) nitrate hydrate), Ga(Ⅲ) 질산염 수화물 (gallium(Ⅲ) nitrate hydrate), Zn(Ⅲ) 질산염 수화물 (zinc(Ⅲ) nitrate hydrate)를 이용하여 0.1M 전구체 용액 제조할 수 있다. 0.1M의 금속 전구체는 무수의 2-메톡시에탄올에 녹여 제조되는 데, 이는 실온에서 2시간 동안 마그네틱 바에 의해 저어져서 제조될 수 있다.
IGZO 전구용액은 In : Ga : Zn = 6:1:3의 부피비율로 혼합 후 사용하었다. 실온에서 약 2시간 동안 마그네틱 바에 의해 혼합한 후 사용한다.
실시예 4
실시예 3과 동일하게 박막트랜지스터를 제조하되,
게이트 절연막에서 P(VDF-TrFE)에 P(VDF-HFP) 및 [EMI][TFSA]가 혼합되는 비율은 98:2 부피비로 하여 게이트 절연막을 제조하였다.
비교예 1
실시예 1과 동일하게 실시하되,
게이트 절연막은 단독의 P(VDF-TrFE)를 이용하여 제조하였다.
비교예 2
실시예 1과 동일하게 실시하되,
게이트 절연막에서 P(VDF-TrFE)에 P(VDF-HFP) 및 [EMI][TFSA]가 혼합되는 비율은 97:3 부피비로 하여 게이트 절연막을 제조하였다.
도 4는 실시예 1, 2 및 비교예 1, 2의 전이곡선(transfer curve)을 나타낸 것이며, 아래의 표 1은 실시예 1, 2 및 비교예 1, 2에서 제조된 트랜지스터의 성능을 비교한 것이다.
Ci(μF/㎠) μhmax (㎠/V.s) μhavg (㎠/V.s) VT (V)
실시예1 (99:1) 3.6 5.53 3.83 -1.7±0.02
실시예2 (98:2) 5.12 33.64 28.67 -1.02±0.06
비교예1 0.0368 0.32 0.24 -8.69±2.74
비교예2 (97:3) 0.56 0.015 0.004 N.A.
여기서 Ci는 축전용량, μhmax는 최대 이동도, μhavg는 평균이동도, 및 VT는 문턱전압을 나타낸 것이다.
실시예 1 (99:1) 및 실시예 2(98:2)의 경우에는 이온을 포함하지 않은 비교예 1에 비해서 구동전압이 30V에서 1.5V 수준으로 약 20배 정도 낮아졌다. 또한 문턱전압도 같은 수준으로 낮아졌다. 이는 소비 전력이 약 20배 정도 낮아지는 효과가 있다고 볼 수 있다.
하지만 이온의 함량이 너무 높아지면 트랜지스터의 성능이 오히려 저하된다. 이온의 함량이 높은 비교예 2 (97:3)의 경우 구동전압에서는 실시예 1과 2의 경우와 크게 차이는 없으나, 이동도의 경우 실시예 1이 5.53 cm2/VS 이고 실시예 2가 28.67 cm2/VS로 크게 향상되는 것에 비해서 비교예 1의 경우 0.32 cm2/VS 이고 비교예 2의 경우 이온의 함량이 증가하면서 이온 클러스터의 형성을 통해서 0.015 cm2/VS 로 매우 낮아지는 것을 확인할 수 있다.
이에 따라, 좋은 성능의 트랜지스터를 제조하려면 이온 함량의 적절한 조절이 필요하다.
또한, 실시예 1과 실시예 2의 이온겔 절연막이 매우 높은 축적용량을 보여주는 것을 나타낸다. 실시예 1 (99:1) 및 실시예 2(98:2)의 축적용량은 각각 3.6uF/cm2과 5.12 uF/cm2의 매우 높은 전하의 축척용량을 보이는 반면에 이온이 함유되지 않은 비교예 1의 경우 축전용량이 0.0368 uF/cm2과 이온?량이 늘어난 비교예 2 (97:3)의 절연막은 축전용량이 0.56uF/cm2으로 낮다.
도 5는 실시예 1 및 실시예 2와 비교예 1의 주파수 변화에 따른 축전용량을 나타낸 것이다.
다양한 주파수에 따른 축전용량도 실시예 1과 2의 경우 높은 주파수에서 보다 높은 축전용량을 보여줘서 이온이 함유 되지 않은 비교예 1에 비해서도 트랜지스터 속도가 높을 것으로 예상할 수 있다.
도 6은 실시예 3 및 실시예 4의 전이곡선(transfer curve)을 나타낸 것이다.
실시예 3 및 실시예 4의 경우 구동전압이 2.0V 수준이며, 문턱전압도 같은 수준으로 낮아졌음을 확인할 수 있다.
또한, 이동도의 경우 실시예 3이 28.80 cm2/VS 이고 실시예 4가 17.03 cm2/VS 로 이동도도 우수함을 알 수 있다.
이는 유기반도체만이 아닌 IGZO의 다른 반도체 재료에도 이온성 액체를 소량 함유 시켜 구동전압, 이동도 등이 우수한 트랜지스터를 제조할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어서 명백할 것이다.

Claims (10)

  1. 박막트랜지스터를 구성하는 게이트 절연막에 있어서,
    상기 게이트 절연막은 불소계 절연고분자 및 이온성 액체를 혼합하여 구성되되,
    상기 불소계 절연고분자는 P(VDF-TrFE) 및 P(VDF-HFP)이며,
    P(VDF-TrFE)에 P(VDF-HFP) 및 이온성 액체가 혼합되는 비율은 99:1 내지 98:2 부피비인 것을 특징으로 하는 박막트랜지스터용 게이트 절연막.
  2. 삭제
  3. 제1항에 있어서,
    상기 이온성 액체는 [EMI][TFSA] 또는 [EMI][TFSI]인 것을 특징으로 하는 박막트랜지스터용 게이트 절연막.
  4. 제1항에 있어서,
    상기 게이트 절연막은 이온겔 형태로 형성된 것을 특징으로 하는 박막트랜지스터용 게이트 절연막.
  5. 제1항에 있어서,
    상기 P(VDF-HFP) 및 이온성 액체의 혼합비율은 1:3 내지 1:5 부피비인 것을 특징으로 하는 박막트랜지스터용 게이트 절연막.
  6. 기판;
    상기 기판 상에 위치한 서로 이격되어 위치하는 소스/드레인 전극;
    상기 소스/드레인 전극을 포함하는 기판 전면에 걸쳐 위치한 반도체 활성층;
    상기 반도체 활성층 상의 전면에 위치하는 게이트 절연막;
    상기 게이트 절연막 상에 위치한 게이트 전극;
    을 포함하되,
    상기 게이트 절연막은 불소계 절연고분자 및 이온성 액체를 혼합하여 구성되되, 상기 불소계 절연고분자는 P(VDF-TrFE) 및 P(VDF-HFP)이며,
    P(VDF-TrFE)에 P(VDF-HFP) 및 이온성 액체가 혼합되는 비율은 99:1 내지 98:2 부피비인 것을 특징으로 하는 박막트랜지스터.
  7. 삭제
  8. 제6항에 있어서,
    상기 이온성 액체는 [EMI][TFSA] 또는 [EMI][TFSI]인 것을 특징으로 하는 박막트랜지스터.
  9. 제6항에 있어서,
    상기 게이트 절연막은 이온겔 형태로 형성된 것을 특징으로 하는 박막트랜지스터.
  10. 제6항에 있어서,
    상기 P(VDF-HFP) 및 이온성 액체의 혼합비율은 1:3 내지 1:5 부피비인 것을 특징으로 하는 박막트랜지스터.
KR1020150026592A 2015-02-25 2015-02-25 이온겔이 포함된 게이트 절연막 및 이를 포함한 박막트랜지스터 KR101653097B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150026592A KR101653097B1 (ko) 2015-02-25 2015-02-25 이온겔이 포함된 게이트 절연막 및 이를 포함한 박막트랜지스터
PCT/KR2016/001666 WO2016137165A1 (ko) 2015-02-25 2016-02-19 고체전해질이 포함된 게이트 절연막 및 이를 포함한 박막트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150026592A KR101653097B1 (ko) 2015-02-25 2015-02-25 이온겔이 포함된 게이트 절연막 및 이를 포함한 박막트랜지스터

Publications (1)

Publication Number Publication Date
KR101653097B1 true KR101653097B1 (ko) 2016-09-01

Family

ID=56789662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150026592A KR101653097B1 (ko) 2015-02-25 2015-02-25 이온겔이 포함된 게이트 절연막 및 이를 포함한 박막트랜지스터

Country Status (2)

Country Link
KR (1) KR101653097B1 (ko)
WO (1) WO2016137165A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110061519A (ko) * 2011-04-15 2011-06-09 성균관대학교산학협력단 박막 트랜지스터 내에 집적된 유기 초전기 센서 및 그 제조방법
JP2014229643A (ja) * 2013-05-20 2014-12-08 富士電機株式会社 有機トランジスタ及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101201891B1 (ko) * 2009-03-26 2012-11-16 한국전자통신연구원 투명 비휘발성 메모리 박막 트랜지스터 및 그의 제조 방법
KR20130053097A (ko) * 2011-11-15 2013-05-23 한밭대학교 산학협력단 인쇄기술을 이용한 낸드 플래시 유기메모리 및 이의 제조방법
KR101963229B1 (ko) * 2011-12-05 2019-03-29 삼성전자주식회사 접을 수 있는 박막 트랜지스터

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110061519A (ko) * 2011-04-15 2011-06-09 성균관대학교산학협력단 박막 트랜지스터 내에 집적된 유기 초전기 센서 및 그 제조방법
JP2014229643A (ja) * 2013-05-20 2014-12-08 富士電機株式会社 有機トランジスタ及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
S.K.Hwang 외 5명, 'Organic one-transistor-type nonvolatile memory gated with thin ionic liquid-polymer film for low voltage operation,' ACS Applied materials and interfaces (2014.10.14.)* *
곽승연, 'Synthesis and Characterization of Fluorinated Hybrid Materials for Application to Gate Insuloatr in Organic Thin Film Transistors,' KAIST 석사학위논문 (2008) *

Also Published As

Publication number Publication date
WO2016137165A1 (ko) 2016-09-01

Similar Documents

Publication Publication Date Title
Sun et al. Materials for Printable, Transparent, and Low‐Voltage Transistors
US7682867B2 (en) Organic thin-film transistor and manufacturing method thereof
Baeg et al. Controlled charge transport by polymer blend dielectrics in top-gate organic field-effect transistors for low-voltage-operating complementary circuits
US9368737B2 (en) Multi-layer gate dielectric field-effect transistor and manufacturing process thereof
US8134145B2 (en) Organic electronic device
EP1732150A1 (en) Organic thin film transistors with multilayer electrodes
US8748873B2 (en) Electronic device with dual semiconducting layer
JP2005286329A (ja) 有機電界効果トランジスタ、それを具備する平板ディスプレイ装置、及び有機電界効果トランジスタの製造方法
KR20090040199A (ko) 다층 바이폴라 전계효과 트랜지스터 및 그의 제조방법
JP4938974B2 (ja) 有機薄膜トランジスター
KR20160112030A (ko) 듀얼게이트 박막트랜지스터
JP2009253142A (ja) 半導体素子及びその製造方法と、該半導体素子を備えた電子デバイス
US9997709B2 (en) Method for manufacturing transistor according to selective printing of dopant
US7928181B2 (en) Semiconducting polymers
JP2007273594A (ja) 電界効果トランジスタ
KR102073763B1 (ko) 유기절연막 조성물, 유기절연막의 형성방법, 및 상기 유기절연막을 포함하는 유기박막트랜지스터
Khound et al. Hybrid La2O3-cPVP dielectric for organic thin film transistor applications
JP2004055649A (ja) 有機薄膜トランジスタ及びその製造方法
EP2157119B1 (en) Electronic device comprising semiconducting polymers
KR101653097B1 (ko) 이온겔이 포함된 게이트 절연막 및 이를 포함한 박막트랜지스터
Patowary et al. Fabrication and electrical characterization of organic field-effect transistor based on CSA doped PANi-Ta 2 O 5 nanocomposite
KR101720626B1 (ko) 폴리이미드 및 폴리비닐알콜을 포함하는 이중층 유기 절연체 및 이를 이용한 박막 트랜지스터
JP2004103638A (ja) 有機トランジスタ素子
Al Naim et al. Organic solvents as gate media for thin-film transistors
Nketia-Yawson et al. High-mobility amorphous PTB7 organic transistors enabled by high-capacitance electrolyte dielectric

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 4