WO2011135888A1 - 半導体発光素子、半導体発光素子の保護膜及びその作製方法 - Google Patents

半導体発光素子、半導体発光素子の保護膜及びその作製方法 Download PDF

Info

Publication number
WO2011135888A1
WO2011135888A1 PCT/JP2011/052813 JP2011052813W WO2011135888A1 WO 2011135888 A1 WO2011135888 A1 WO 2011135888A1 JP 2011052813 W JP2011052813 W JP 2011052813W WO 2011135888 A1 WO2011135888 A1 WO 2011135888A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
protective film
semiconductor light
sin
thickness
Prior art date
Application number
PCT/JP2011/052813
Other languages
English (en)
French (fr)
Inventor
加福　秀考
西森　年彦
尚夫 河▲崎▼
Original Assignee
三菱重工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱重工業株式会社 filed Critical 三菱重工業株式会社
Priority to EP11774673A priority Critical patent/EP2565945A1/en
Priority to KR1020127022724A priority patent/KR20120120389A/ko
Priority to US13/582,225 priority patent/US20130049063A1/en
Publication of WO2011135888A1 publication Critical patent/WO2011135888A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified
    • Y10T428/24975—No layer or component greater than 5 mils thick

Definitions

  • the present invention relates to a semiconductor light emitting device, a protective film for the semiconductor light emitting device, and a method for manufacturing the same.
  • a white LED Light Emitting Diode
  • the protective film Since migration accelerates when Ag reacts with moisture, migration can be suppressed by using a protective film that protects Ag from moisture in the LED element, which is effective in improving the reliability of high-power elements.
  • the protective film is required to have high light transmittance so that light generated in the element can be efficiently extracted outside the element.
  • FIG. 5 the LED element structure of Patent Document 1 is shown in FIG.
  • reference numeral 61 denotes a substrate
  • 62 denotes an n-type semiconductor layer
  • 63 denotes an active layer
  • 64 denotes a p-type semiconductor layer
  • 65 denotes a p-electrode
  • 66 denotes a p-pad
  • 67 denotes an n-electrode
  • 68 denotes an n-pad
  • 71 is a SiN film
  • 72 is a SiO film.
  • the p electrode 65 has a multilayer structure made of Ag / Ni / Pt.
  • the arrow in a figure has shown the mode of the transmitted light.
  • a highly waterproof SiN film 71 is used only on the periphery of the p-electrode 65 as a protective film, and then an SiO film 72 is formed on the entire surface.
  • the SiN film 71 is formed only at the periphery of the p-electrode 65, a process of removing a part of the SiN 71 film on the whole is required before the SiO film 72 is formed, and the film formation cost is reduced. Get higher.
  • Ag in the p-electrode 65 diffuses to the side surface of the semiconductor, migration is likely to proceed because the SiO film 72 is not waterproof.
  • the light transmittance of the SiN film 71 is lower than that of the SiO film 72. Therefore, the transmittance is reduced around the p-electrode 65, and the light extraction efficiency to the outside is reduced.
  • FIG. 6 the same components as those in FIG. Moreover, the arrow in a figure has shown the mode of the transmitted light.
  • Reference numeral 81 denotes a SiN film.
  • a highly waterproof SiN film 81 is used for the entire element as a protective film.
  • the SiN film 81 having a low transmittance since the entire element is covered with the SiN film 81 having a low transmittance, the light extraction efficiency from the element to the outside is lowered. Further, since the SiN film 81 generally has a lower withstand voltage than the SiO film, it is necessary to increase the film thickness in order to ensure insulation, and it takes time to form the film and the film formation cost increases.
  • the present invention has been made in view of the above problems, and an object thereof is to provide a semiconductor light emitting device that satisfies all of high migration prevention, high transmittance, and low film formation cost, a protective film for the semiconductor light emitting device, and a method for manufacturing the same. To do.
  • the protective film of the semiconductor light emitting device according to the first invention for solving the above-described problems is, In a semiconductor light emitting device having a plurality of semiconductor layers formed on a substrate and a plurality of electrode portions to be electrodes of the plurality of semiconductor layers, a protective film for protecting the semiconductor light emitting device, As the protective film, a first protective film covering the periphery of the plurality of semiconductor layers and the plurality of electrode portions, and a second protective film covering the periphery of the first protective film,
  • the first protective film is silicon nitride having a thickness of 35 nm or more
  • the second protective film is silicon oxide thicker than the film thickness of the first protective film.
  • the protective film of the semiconductor light emitting element according to the second invention for solving the above-described problems is In the protective film of the semiconductor light emitting element according to the first invention, Furthermore, while providing a third protective film covering the periphery of the second protective film, The third protective film is silicon nitride having a thickness of 35 nm or more.
  • a protective film of a semiconductor light emitting element according to a third invention for solving the above-described problems is
  • the second protective film is made of silicon oxide having a Si—OH bond amount of 1.3 ⁇ 10 21 [pieces / cm 3 ] or less in the film, and the film thickness of the first protective film in this case is 17.5 nm or more.
  • a protective film of a semiconductor light emitting element according to a fourth invention for solving the above-described problems is In the protective film of the semiconductor light emitting device according to any one of the first to third inventions, At least one of the plurality of electrode portions is made of a metal containing silver.
  • a semiconductor light emitting device for solving the above-described problems is as follows.
  • a protective film for a semiconductor light emitting device according to any one of the first to fourth inventions is used.
  • a manufacturing method of a protective film of a semiconductor light emitting element according to a sixth invention for solving the above-described problems is as follows.
  • a method for producing a protective film for protecting the semiconductor light emitting device As the protective film, a first protective film covering the periphery of the plurality of semiconductor layers and the plurality of electrode portions, and a second protective film covering the periphery of the first protective film, Forming the first protective film from silicon nitride having a thickness of 35 nm or more;
  • the second protective film is formed of silicon oxide thicker than the thickness of the first protective film.
  • a manufacturing method of a protective film of a semiconductor light emitting element according to a seventh invention for solving the above-described problem is as follows.
  • a third protective film is provided to cover the periphery of the second protective film, and is formed from silicon nitride having a thickness of 35 nm or more.
  • a manufacturing method of a protective film of a semiconductor light emitting element according to an eighth invention for solving the above-described problems is as follows.
  • the second protective film is formed of silicon oxide having a Si—OH bond amount of 1.3 ⁇ 10 21 [pieces / cm 3 ] or less in the film, and the film thickness of the first protective film in this case Is 17.5 nm or more.
  • a manufacturing method of a protective film of a semiconductor light emitting element according to a ninth invention for solving the above-described problems is as follows.
  • At least one of the plurality of electrode portions is made of a metal containing silver.
  • a semiconductor light emitting device can satisfy all of high migration prevention, high transmittance, and low film formation cost, and a high luminance structure is realized.
  • substrate 12 n-type semiconductor layer 13 active layer 14 p-type semiconductor layer 15 p-electrode (electrode part) 16 p pad (electrode part) 17 n electrode (electrode part) 18 n pad (electrode part) 31, 41, 51 SiN film (first protective film) 32, 42, 52 SiO film (second protective film) 43, 53 SiN film (third protective film)
  • FIG. 1 is a cross-sectional view showing the element structure of the LED of this example.
  • the arrows in the figure indicate the state of transmitted light.
  • FIG. 2 is a graph showing the relationship between waterproofness and film thickness in a SiN film described later.
  • the LED of this embodiment includes an n-type semiconductor layer 12 made of n-type GaN, an active layer 13 made of a multiple quantum well structure in which GaN and InGaN are alternately stacked, and a p-type made of p-type GaN on a substrate 11 made of sapphire.
  • This is an element structure of a semiconductor layer in which type semiconductor layers 14 are sequentially stacked.
  • the n-type semiconductor layer 12 and the p-type semiconductor layer 14 have a structure including an n-type contact layer and a p-type contact layer, respectively.
  • a part of the stacked p-type semiconductor layer 14, active layer 13, and n-type semiconductor layer 12 is removed by etching to expose the n-type contact layer of the n-type semiconductor layer 12, and the exposed portion.
  • W / Pt is sequentially stacked from the semiconductor layer side to form the n-electrode 17.
  • a p-electrode 15 is formed by sequentially stacking Ag / Ni / Pt from the semiconductor layer side.
  • a p-pad 16 made of Au is formed on the p-electrode 15, and an n-pad 18 made of Au is formed on the n-electrode 17.
  • the p electrode 15 and the p pad 16, and the n electrode 17 and the n pad 18 are used as electrode portions for the stacked semiconductor layers, respectively.
  • the semiconductor layer n-type semiconductor layer 12, active layer 13 and p-type semiconductor layer 14
  • electrode portion p-electrode 15 and p-type semiconductor layer 14, except for the openings for bumps in the p-pad 16 and n-pad 18.
  • a SiN film 31 first protective film made of insulating SiN is laminated so as to cover the periphery of the p pad 16, the n electrode 17 and the n pad 18), and then the periphery of the SiN film 31 is formed.
  • a SiO film 32 (second protective film) made of insulating SiO is laminated so as to cover it.
  • a protective film having a two-layer structure in which the first layer is the SiN film 31 and the second layer is the SiO film 32 is formed.
  • the first layer is the SiN film 31 and the second layer is the SiO film 32.
  • SiN film 31 and SiO film 32 are formed by a plasma CVD method, and in particular, a plasma CVD method (apparatus) using high-density plasma is suitable. It should be noted that other methods such as sputtering (apparatus), vacuum deposition (apparatus), etc. can be used as long as the same SiN film and SiO film can be formed.
  • the protective film made of SiN has high waterproofness, but has a problem of low transmittance and inferior withstand voltage.
  • the SiN film 31 is formed to have a film thickness that can maintain the waterproof property, and the SiO film 32 having a high transmittance and a high withstand voltage is provided on the outside of the SiN film 31 although the waterproof property is inferior.
  • the structure is a laminated structure.
  • the relationship between the waterproof property and the film thickness in the SiN film 31 will be described with reference to the graph of FIG.
  • the waterproof property in FIG. 2 means that as a sample, a SiN film to be evaluated and a SiO film with a large amount of moisture in the film are sequentially formed on a cobalt-iron film. By measuring the degradation, the waterproof property of the SiN film to be evaluated is evaluated. Here, the SiN film formed by the plasma CVD method was evaluated.
  • the thickness of the SiN film 31 is set to 35 nm or more so that waterproofness can be obtained.
  • the total film thickness of the SiO film 32 and the SiN film 31 is set to a film thickness that can physically protect the element, that is, a film thickness that does not damage the semiconductor layer of the element. Specifically, the total film thickness is set to 400 to 1000 nm used in general LEDs. At this time, the thickness of the SiO film 32 is larger than the thickness of the SiN film 31.
  • the SiN film 31 since the entire element is covered with the SiN film 31 except for a very small part (pad opening), moisture can be prevented from entering the inside of the p-side electrode 15 on the side wall of the element. Ag migration can be suppressed, and high migration prevention can be obtained. Further, since it is not necessary to increase the thickness of the SiN film 31 and the etching is not necessary, the film forming cost can be suppressed.
  • Example 2 and Example 3 described later are also shown.
  • the migration preventing property in this example is higher than that of the conventional example 1 because the entire device is covered with the SiN film 31, and the reliability of the device is improved.
  • the transmittance in this example is compared under the conditions of a film thickness of 500 nm and a light wavelength of 350 nm (the film thickness of the SiN film 31 of this example is 35 nm, and its transmittance is 90%).
  • the transmittance is 99.3%. This is higher than Conventional Example 2 and is substantially equivalent to Conventional Example 1 (when the transmittance near the p electrode is also taken into consideration), and the light extraction efficiency is improved.
  • the film formation cost in this embodiment is that the dielectric breakdown voltage is high and the entire thickness of the protective film can be reduced by the lamination of the SiO film 32, so that the conventional example 1 in which the etching process is required and the conventional example 2 in which the film thickness is increased. It is lower.
  • FIG. 3 is a cross-sectional view showing the element structure of the LED of this example.
  • the same reference numerals are given to the same components as those shown in the first embodiment (see FIG. 1), and duplicate descriptions are omitted.
  • the arrow in a figure has shown the mode of the transmitted light.
  • the element structure of the semiconductor layer has the same configuration as the LED shown in Example 1 (see FIG. 1). Further, as in the first embodiment, a protective film is formed so as to cover the periphery of the semiconductor layer and the electrode portion except for the openings for the bumps in the p pad 16 and the n pad 18. The structure of the film is different from that of Example 1.
  • a SiN film 41 (first protective film) made of insulating SiN
  • an SiO film 42 (second protective film) made of insulating SiO
  • an insulating film (third protective film) made of SiN
  • the SiN film 41, the SiO film 42, and the SiN film 43 are formed by a plasma CVD method, and a plasma CVD method (apparatus) using high-density plasma is particularly suitable. It should be noted that other methods such as sputtering (apparatus), vacuum deposition (apparatus), etc. can be used as long as the same SiN film and SiO film can be formed.
  • the protective film made of SiN has high waterproofness, but has a problem of low transmittance and inferior withstand voltage.
  • the protective film made of SiO is easy to pass water and is easy to hold, so if the film once contains a lot of moisture, it becomes a moisture supply source, and a protective film made of SiN is formed inside it.
  • the film thickness is small, there is a problem that water penetrates into the element side through the protective film although it is slight.
  • the SiN film 41 has a film thickness of 35 nm or more that can maintain waterproofness, and the outer side of the SiN film 41 is inferior in waterproofness but has a transmittance.
  • a SiO film 42 having a high withstand voltage is stacked, and a SiN film 43 having a film thickness of 35 nm or more that can maintain waterproofness is stacked outside the SiO film 42.
  • the total film thickness of the SiO film 42 and the SiN film 41 and the SiN film 43 is set to a film thickness that can physically protect the element, that is, a film thickness that does not damage the semiconductor layer of the element. Specifically, the total film thickness is set to 400 to 1000 nm used in general LEDs. At this time, the thickness of the SiO film 42 is larger than the thickness of the SiN films 41 and 43.
  • the SiN film 41 since the entire element is covered with the SiN film 41 except for a very small part (pad opening), moisture can be prevented from entering the inside of the p-side electrode 15 at the side wall of the element. Ag migration can be suppressed, and high migration prevention can be obtained. Further, in this embodiment, since the SiN film 43 is further provided outside the SiO film 42, moisture entering the protective film, in particular, the inside of the SiO film 42 can be reduced. It is possible to reduce the moisture that enters the water. As a result, it was possible to further improve the migration prevention property as compared with Example 1. Further, it is not necessary to increase the film thickness of the SiN films 41 and 43 as in the prior art, and the etching is unnecessary, so that the film formation cost can be suppressed.
  • the migration preventing property in this example is higher than that in Conventional Example 1 and higher than that in Example 1, and the reliability of the device is further improved.
  • the transmittance in this embodiment is compared under the conditions where the film thickness is 500 nm and the light wavelength is 350 nm (the film thickness of the SiN films 41 and 43 in this embodiment is 35 nm, and the transmittance is 90%).
  • the transmittance is 98.5%.
  • this transmittance is slightly lower than that of Example 1, it is higher than that of Conventional Example 2 and is substantially the same as that of Conventional Example 1 (when the transmittance in the vicinity of the p electrode is also taken into consideration), and the light extraction efficiency is improved.
  • the thickness of the SiN films 41 and 43 having low transmittance is smaller than the thickness of the entire protective film, and the thickness of the SiO film 42 having high transmittance is large. This is because a high transmittance can be obtained.
  • the film formation cost in this embodiment is slightly higher than that of the first embodiment.
  • the protective film as a whole has a high withstand voltage due to the lamination of the SiO film 42, and the protective film. Since the entire thickness can be reduced, it is lower than Conventional Example 1 that requires an etching process and Conventional Example 2 that increases the film thickness.
  • FIG. 4 is a cross-sectional view showing the element structure of the LED of this example.
  • the same reference numerals are given to the same components as those shown in the first embodiment (see FIG. 1), and duplicate descriptions are omitted.
  • the arrow in a figure has shown the mode of the transmitted light.
  • the element structure of the semiconductor layer has the same configuration as the LED shown in Example 1 (see FIG. 1). Further, as in the first embodiment, a protective film is formed so as to cover the periphery of the semiconductor layer and the electrode portion except for the openings for the bumps in the p pad 16 and the n pad 18. The structure of the film is different from that of Example 1. Furthermore, the film quality of the SiO film is different from that of Example 2.
  • an SiN film 51 (first protective film) made of insulating SiN
  • an SiO film 52 made of SiO (insulating and having a small amount of moisture in the film)
  • second film A protective film) and a SiN film 53 (third protective film) made of insulating SiN are sequentially stacked. That is, a protective film having a three-layer structure in which the first layer is a SiN film 51, the second layer is a SiO film 52, and the third layer is a SiN film 53 is formed.
  • the first layer is a SiN film 51
  • the second layer is a SiO film 52
  • the third layer is a SiN film 53
  • the SiN film 51, the SiO film 52, and the SiN film 53 are formed by a plasma CVD method, and a plasma CVD method (apparatus) using high-density plasma is particularly suitable. It should be noted that other methods such as sputtering (apparatus), vacuum deposition (apparatus), etc. can be used as long as the same SiN film and SiO film can be formed.
  • the protective film made of SiN has high waterproofness, but has a problem of low transmittance and inferior withstand voltage.
  • the protective film made of SiO is easy to pass water and is easy to hold, so if the film once contains a lot of moisture, it becomes a moisture supply source, and a protective film made of SiN is formed inside it.
  • the film thickness is small, there is a problem that water penetrates into the semiconductor layer side through the protective film although it is slight.
  • an SiO film with a small amount of moisture in the film is used as the SiO film 52. That is, the amount of Si—OH bonds (determined from the peak area of Si—OH bonds generated around 3738 cm ⁇ 1) of the SiO film was 1.3 ⁇ 10 21 [pieces] by IR analysis (infrared analysis). / Cm 3 ], the moisture content in the film shows a sufficiently low value even in the measurement by thermal desorption spectroscopy (TDS). Table 2 below shows a comparison between the normal SiO film used in Examples 1 and 2 and the low moisture content SiO film used in this example.
  • the amount of Si—OH bonds and the amount of water in a normal SiO film are 2.6 ⁇ 10 21 [pieces / cm 3 ], whereas in the low-moisture SiO film of this example, both of them are 1 ⁇ 2 It has become the amount.
  • Example 2 since the SiN film 43 is provided in the third layer, almost no water intrudes into the SiO film 42 from the outside. However, since the SiO film 42 originally contains a lot of water, The thickness of the first layer SiN film 41 that prevents moisture diffusion to the element side could not be reduced. On the other hand, as shown in Table 2, the moisture content in the film of the SiO film in this example is 1 ⁇ 2 that of a normal SiO film, and therefore, the SiN film 51 that prevents moisture diffusion to the element side. 2, specifically, the minimum film thickness of 35 nm capable of maintaining the waterproof property described in FIG. 2 can be reduced to 17.5 nm, which is a half of the minimum film thickness. Can be obtained.
  • a three-layer structure is formed in which a SiO film 52 having a high transmittance and a high withstand voltage is laminated outside the SiN film 51 and a SiN film 53 is laminated outside the SiO film 52. Since the moisture content in the SiO film 52 is small, the SiN film 51 has a thickness of 17.5 nm or more as described above. Further, as described with reference to FIG. 2, a SiN film 53 having a film thickness of 35 nm or more that can maintain waterproofness is laminated on the outside of the SiO film 52.
  • the total film thickness of the SiN film 51, the SiO film 52, and the SiN film 53 is a film thickness that can physically protect the element, that is, a film thickness that does not damage the semiconductor layer of the element.
  • the total film thickness is set to 400 to 1000 nm used in general LEDs.
  • the thickness of the SiO film 52 is larger than the thickness of the SiN films 51 and 53.
  • the entire element is covered with the SiN film 51 except for a very small part (pad opening), so that moisture can be prevented from entering the inside of the p-side electrode 15 on the side wall of the element. Ag migration can be suppressed, and high migration prevention can be obtained.
  • the SiN 51 is thinner than the SiN film 41 of the second embodiment.
  • the amount of moisture in the SiO film 52 itself is low, and the SiN film 53 is further provided on the outside thereof, so that moisture entering the protective film, particularly, the inside of the SiO film 52 is reduced. Therefore, moisture entering the element side can be reduced.
  • Example 1 it was possible to further improve the migration prevention property as compared with Example 1. Further, it is not necessary to increase the thickness of the SiN films 51 and 53 as in the prior art, and the etching is not required, so that the film formation cost can be suppressed.
  • the migration preventing property in this example is higher than that in Conventional Example 1 and higher than that in Example 1, and the reliability of the device is further improved.
  • the transmittance in this example is compared under the conditions of a film thickness of 500 nm and a light wavelength of 350 nm (the film thickness of the SiN films 51 and 53 of this example is 35 nm, and the transmittance is 90%).
  • This transmittance is slightly lower than that of Example 1, but is slightly higher than that of Example 2 and higher than that of Conventional Example 2 and is substantially equivalent to that of Conventional Example 1 (when the transmittance in the vicinity of the p electrode is also taken into consideration).
  • the light extraction efficiency is improved. This is because, like the first and second embodiments, the SiN films 51 and 53 having low transmittance are thinner than the entire protective film, and the SiO film 52 having high transmittance is thick. This is because high transmittance can be obtained in the entire membrane.
  • the deposition cost in this embodiment is slightly higher than that of the first embodiment since the SiN film 53 is further laminated, but is slightly lower than that of the second embodiment because the thickness of the SiN film 51 is thin. Since the protective film as a whole has a high withstand voltage and the thickness of the entire protective film can be reduced by the lamination of the SiO film 52, it is lower than Conventional Example 1 that requires an etching process and Conventional Example 2 that increases the film thickness. Yes.
  • each semiconductor layer may be a nitride semiconductor composed of group III atoms such as In, Al, and Ga and group V atoms N.
  • the active layer 13 is not limited to a multiple quantum well structure, and may be a single quantum well structure or a strained quantum well structure.
  • the substrate 11 is not limited to a sapphire substrate, but may be a GaN substrate.
  • each semiconductor layer is manufactured by a known manufacturing method such as metal organic chemical vapor deposition (MOVPE: Metal-Organic-Vapor-Phase Epitaxy) or metal-organic chemical vapor deposition (MOCVD: Metal-Organic Chemical-Vapor-Deposition). Can be used.
  • MOVPE Metal-Organic-Vapor-Phase Epitaxy
  • MOCVD Metal-organic chemical vapor deposition
  • the p electrode 15 has a multilayer structure, but may include a metal other than Ni and Pt as long as it contains a metal such as Ag or Cu that may migrate.
  • the manufacturing method can use a well-known manufacturing method, for example, sputtering method, a vacuum evaporation method, etc., It forms in a desired pattern by the lift-off method after lamination
  • a multilayer structure in which upper and lower layers such as an Ag layer are composed of other metals has been used. Since the entire element is covered, migration of Ag or the like can be sufficiently suppressed without necessarily adopting such a sand structure.
  • the p pad 16, the n electrode 17, and the n pad 18 have a single layer structure or a multilayer structure, and the manufacturing method is the same as the p electrode 15, for example, a known manufacturing method such as sputtering or vacuum deposition. For example, a desired pattern is formed by a lift-off method after stacking.
  • silicon nitride is typically Si 3 N 4 , and may be expressed as Si x N y depending on the composition ratio, but here, for simplicity of description, it is described as SiN. did.
  • a representative example of silicon oxide is SiO 2 , which may be expressed as Si x O y depending on the composition ratio. .
  • the present invention is applied to a semiconductor light emitting device, and is particularly suitable for a white LED.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

　高いマイグレーション防止性、高い透過率、低い成膜コストの全てを満たす半導体発光素子、半導体発光素子の保護膜及びその作製方法を提供する。そのため、基板(11)上に形成された複数の半導体層(12～14)と、複数の半導体層(12～14)の電極となる電極部(15,16)及び電極部(17,18)とを有する半導体発光素子において、その保護膜として、複数の半導体層(12～14)、電極部(15,16)及び電極部(17,18)の周囲を膜厚３５ｎｍ以上の窒化珪素からなるＳｉＮ膜(31)で被覆し、ＳｉＮ膜(31)の周囲をＳｉＮ膜(31)の膜厚より厚い酸化珪素からなるＳｉＯ膜(32)で被覆する。

Description

半導体発光素子、半導体発光素子の保護膜及びその作製方法
　本発明は、半導体発光素子、半導体発光素子の保護膜及びその作製方法に関する。
　半導体発光素子として、省エネで長寿命を実現できる白色ＬＥＤ（Light Emitting Diode）は、新しい屋内・屋外照明材料として期待されている。
特開２００６－０４１４０３号公報 特開２００７－１８９０９７号公報
　現在、省エネと長寿命を両立できる白色ＬＥＤは、省電力タイプに限られている。そのため、低消費電力で長寿命なメリットを生かしつつ、既存照明の置き換えをするには、低出力のＬＥＤチップを複数個使用しなければならず、コストが高くなる原因となっていた。
　照明の使用ＬＥＤチップ数を減らすには、１チップあたりの光出力を上げる必要がある。しかしながら、素子に大電力を投入すると、電極部に用いられているＡｇのマイグレーションが加速され、短絡が発生しやすくなり、素子の信頼性が低下する。よって、高出力素子で信頼性を得るためには、Ａｇのマイグレーションを抑制する必要がある。
　Ａｇは水分と反応することでマイグレーションが加速するので、Ａｇを水分から守る保護膜をＬＥＤ素子に用いると、マイグレーションが抑制でき、高出力素子の信頼性改善に有効である。一方、この保護膜には、素子内で発生した光を効率よく素子外部まで取り出せるように、高い光透過性が求められる。
　ここで、従来例１として、特許文献１のＬＥＤ素子構造を図５に示して、その問題点を説明する。なお、図５中、符号６１は基板、６２はｎ型半導体層、６３は活性層、６４はｐ型半導体層、６５はｐ電極、６６はｐパッド、６７はｎ電極、６８はｎパッド、７１はＳｉＮ膜、７２はＳｉＯ膜である。このｐ電極６５は、Ａｇ／Ｎｉ／Ｐｔからなる多層構造である。又、図中の矢印は、透過光の様子を示している。
　図５に示す従来のＬＥＤ素子構造においては、保護膜として、防水性の高いＳｉＮ膜７１をｐ電極６５の周辺部にのみ用い、その後、全体にＳｉＯ膜７２を成膜している。上記素子構造においては、ＳｉＮ膜７１をｐ電極６５の周辺部のみ形成するため、ＳｉＯ膜７２を成膜する前に、全体についたＳｉＮ７１膜を一部除去する工程が必要となり、成膜コストが高くなる。又、ｐ電極６５中のＡｇが半導体側面まで拡散した場合、ＳｉＯ膜７２では防水性が低いため、マイグレーションが進行し易い。又、一般的に、ＳｉＮ膜７１はＳｉＯ膜７２より光の透過率が低いため、ｐ電極６５の周辺で透過率が低くなり、外部への光取出し効率が低下する。
　又、従来例２として、特許文献２のＬＥＤ素子構造を図６に示して、その問題点を説明する。なお、図６において、図５と同等の構成については同じ符号を付す。又、図中の矢印は、透過光の様子を示している。但し、符号８１はＳｉＮ膜である。
　図６に示す従来のＬＥＤ素子構造においては、保護膜として、素子全体に防水性の高いＳｉＮ膜８１を用いている。上記素子構造においては、素子全体が透過率の低いＳｉＮ膜８１で覆われているため、素子から外部への光取出し効率が低下する。又、ＳｉＮ膜８１は、一般的に、ＳｉＯ膜よりも絶縁耐圧が低いため、絶縁性を確保するには膜厚を厚くする必要があり、成膜に時間がかかり成膜コストが高くなる。
　このように、従来のＬＥＤ素子構造においては、高いマイグレーション防止性、高い透過率、低い成膜コストの全てを満たすことが困難であり、高輝度構造の実現には課題があった。
　本発明は上記課題に鑑みなされたもので、高いマイグレーション防止性、高い透過率、低い成膜コストの全てを満たす半導体発光素子、半導体発光素子の保護膜及びその作製方法を提供することを目的とする。
　上記課題を解決する第１の発明に係る半導体発光素子の保護膜は、
　基板上に形成された複数の半導体層と、前記複数の半導体層の電極となる複数の電極部とを有する半導体発光素子において、当該半導体発光素子を保護する保護膜であって、
　前記保護膜として、前記複数の半導体層及び前記複数の電極部の周囲を被覆する第１の保護膜と、前記第１の保護膜の周囲を被覆する第２の保護膜とを設けると共に、
　前記第１の保護膜を、膜厚３５ｎｍ以上の窒化珪素とし、
　前記第２の保護膜を、前記第１の保護膜の膜厚より厚い酸化珪素としたことを特徴とする。
　上記課題を解決する第２の発明に係る半導体発光素子の保護膜は、
　上記第１の発明に記載の半導体発光素子の保護膜において、
　更に、前記第２の保護膜の周囲を被覆する第３の保護膜を設けると共に、
　前記第３の保護膜を、膜厚３５ｎｍ以上の窒化珪素としたことを特徴とする。
　上記課題を解決する第３の発明に係る半導体発光素子の保護膜は、
　上記第２の発明に記載の半導体発光素子の保護膜において、
　前記第２の保護膜を、膜中のＳｉ－ＯＨ結合量が１．３×１０21［個／ｃｍ3］以下の酸化珪素とすると共に、当該場合の前記第１の保護膜の膜厚を、１７．５ｎｍ以上としたことを特徴とする。
　上記課題を解決する第４の発明に係る半導体発光素子の保護膜は、
　上記第１～第３のいずれか１つの発明に記載の半導体発光素子の保護膜において、
　前記複数の電極部の少なくとも１つが銀を含有する金属からなることを特徴とする。
　上記課題を解決する第５の発明に係る半導体発光素子は、
　上記第１～第４のいずれか１つの発明に記載の半導体発光素子の保護膜を用いたことを特徴とする。
　上記課題を解決する第６の発明に係る半導体発光素子の保護膜の作製方法は、
　基板上に形成された複数の半導体層と、前記複数の半導体層の電極となる複数の電極部とを有する半導体発光素子において、当該半導体発光素子を保護する保護膜の作製方法であって、
　前記保護膜として、前記複数の半導体層及び前記複数の電極部の周囲を被覆する第１の保護膜と、前記第１の保護膜の周囲を被覆する第２の保護膜とを設け、
　前記第１の保護膜を、膜厚３５ｎｍ以上の窒化珪素から形成し、
　前記第２の保護膜を、前記第１の保護膜の膜厚より厚い酸化珪素から形成することを特徴とする。
　上記課題を解決する第７の発明に係る半導体発光素子の保護膜の作製方法は、
　上記第６の発明に記載の半導体発光素子の製造方法において、
　更に、前記第２の保護膜の周囲を被覆する第３の保護膜を設け、膜厚３５ｎｍ以上の窒化珪素から形成することを特徴とする。
　上記課題を解決する第８の発明に係る半導体発光素子の保護膜の作製方法は、
　上記第７の発明に記載の半導体発光素子の製造方法において、
　前記第２の保護膜を、膜中のＳｉ－ＯＨ結合量が１．３×１０21［個／ｃｍ3］以下の酸化珪素から形成すると共に、当該場合の前記第１の保護膜の膜厚を、１７．５ｎｍ以上とすることを特徴とする。
　上記課題を解決する第９の発明に係る半導体発光素子の保護膜の作製方法は、
　上記第６～第８のいずれか１つの発明に記載の半導体発光素子の製造方法において、
　前記複数の電極部の少なくとも１つが銀を含有する金属からなることを特徴とする。
　本発明によれば、半導体発光素子において、高いマイグレーション防止性、高い透過率、低い成膜コストの全てを満たすことができ、高輝度構造が実現する。
本発明に係る半導体発光素子の実施形態の一例（実施例１）として、その素子構造を示す断面図である。 図１に示した半導体発光素子のＳｉＮ膜における防水性と膜厚との関係を示すグラフである。 本発明に係る半導体発光素子の実施形態の他の一例（実施例２）として、その素子構造を示す断面図である。 本発明に係る半導体発光素子の実施形態の他の一例（実施例３）として、その素子構造を示す断面図である。 従来のＬＥＤ素子構造を示す断面図である。 従来の他のＬＥＤ素子構造を示す断面図である。
　１１　基板
　１２　ｎ型半導体層
　１３　活性層
　１４　ｐ型半導体層
　１５　ｐ電極（電極部）
　１６　ｐパッド（電極部）
　１７　ｎ電極（電極部）
　１８　ｎパッド（電極部）
　３１、４１、５１　ＳｉＮ膜（第１の保護膜）
　３２、４２、５２　ＳｉＯ膜（第２の保護膜）
　４３、５３　ＳｉＮ膜（第３の保護膜）
　以下、本発明に係る半導体発光素子、半導体発光素子の保護膜及びその作製方法について、その実施形態のいくつかを図１～図４を参照して説明する。なお、以下に示す実施例では、半導体発光素子としてＬＥＤを用いた例について説明する。
（実施例１）
　図１は、本実施例のＬＥＤの素子構造を示す断面図である。図中の矢印は、透過光の様子を示している。又、図２は、後述するＳｉＮ膜における防水性と膜厚との関係を示すグラフである。
　本実施例のＬＥＤは、サファイアからなる基板１１上に、ｎ型ＧａＮからなるｎ型半導体層１２、ＧａＮとＩｎＧａＮを交互に積層した多重量子井戸構造からなる活性層１３、ｐ型ＧａＮからなるｐ型半導体層１４が順次積層された半導体層の素子構造である。なお、ｎ型半導体層１２、ｐ型半導体層１４は、各々、ｎ型コンタクト層、ｐ型コンタクト層を含む構造となっている。
　そして、積層されたｐ型半導体層１４、活性層１３及びｎ型半導体層１２の一部を、エッチングにより除去することにより、ｎ型半導体層１２のｎ型コンタクト層を露出し、その露出した部分に、半導体層側からＷ／Ｐｔを順次積層して、ｎ電極１７を形成する。一方、ｐ型半導体層１４のｐ型コンタクト層の上面には、半導体層側からＡｇ／Ｎｉ／Ｐｔ順次積層して、ｐ電極１５を形成している。又、バンプ形成のため、ｐ電極１５上には、Ａｕからなるｐパッド１６を形成し、ｎ電極１７上には、Ａｕからなるｎパッド１８を形成している。このように、ｐ電極１５及びｐパッド１６、そして、ｎ電極１７及びｎパッド１８を、各々、積層した半導体層に対する電極部としている。
　上述した素子構造において、ｐパッド１６及びｎパッド１８におけるバンプのための開口部を除き、半導体層（ｎ型半導体層１２、活性層１３及びｐ型半導体層１４）及び電極部（ｐ電極１５及びｐパッド１６、ｎ電極１７及びｎパッド１８）の周囲を被覆するように、絶縁性を有するＳｉＮからなるＳｉＮ膜３１（第１の保護膜）を積層し、次に、ＳｉＮ膜３１の周囲を被覆するように、絶縁性を有するＳｉＯからなるＳｉＯ膜３２（第２の保護膜）を積層している。つまり、第１層目をＳｉＮ膜３１、第２層目をＳｉＯ膜３２とした２層構造の保護膜を形成している。このように、Ａｇを含有するｐ電極１５の周囲だけでなく、素子全体の周囲を、ＳｉＮ膜３１及びＳｉＯ膜３２の２層構造により保護する構造となる。
　これらのＳｉＮ膜３１、ＳｉＯ膜３２は、プラズマＣＶＤ法で形成されており、特に、高密度プラズマを用いたプラズマＣＶＤ法（装置）が好適である。なお、同様のＳｉＮ膜、ＳｉＯ膜を形成できれば、他の方法、例えば、スパッタリング法（装置）、真空蒸着法（装置）等を用いることもできる。
　前述したように、ＳｉＮからなる保護膜は、防水性は高いが、透過率が低く、絶縁耐圧が劣るという問題がある。
　そこで、本実施例においては、ＳｉＮ膜３１を、防水性を保てる膜厚とすると共に、このＳｉＮ膜３１の外側に、防水性は劣るが、透過率が高く、絶縁耐圧が高いＳｉＯ膜３２を積層する構造としている。
　ここで、図２のグラフを参照して、ＳｉＮ膜３１における防水性と膜厚の関係を説明する。なお、図２における防水性とは、サンプルとして、コバルト－鉄の膜上に、評価対象のＳｉＮ膜、膜中水分量の多いＳｉＯ膜を順次形成し、形成したサンプルにおいて、コバルト－鉄の磁化劣化を測定することで、評価対象のＳｉＮ膜の防水性を評価したものである。ここでは、プラズマＣＶＤ法により形成したＳｉＮ膜を評価した。
　図２のグラフに示すように、ＳｉＮ膜の膜厚が３５ｎｍ未満の場合は、膜厚が薄くなるに従って、防水性が低下しているが、ＳｉＮ膜の膜厚が３５ｎｍ以上の場合は、防水性が良好であることがわかる。従って、本実施例では、ＳｉＮ膜３１の膜厚を、防水性が得られる３５ｎｍ以上としている。
　又、ＳｉＯ膜３２は、ＳｉＮ膜３１との合計の膜厚が、素子を物理的に保護可能な膜厚、つまり、素子の半導体層に傷をつけさせない膜厚としている。具体的には、合計の膜厚を、一般的なＬＥＤで使用されている４００～１０００ｎｍとしている。このとき、ＳｉＯ膜３２の膜厚は、ＳｉＮ膜３１の膜厚より厚くしている。
　上記素子構造においては、ごく一部（パッド開口部）を除き、素子全体がＳｉＮ膜３１に覆われているので、素子の側壁において、内部への水分の侵入を防いで、ｐ電極１５中のＡｇのマイグレーションを抑制することができ、高いマイグレーション防止性が得られる。又、ＳｉＮ膜３１の膜厚を厚くする必要もなく、そのエッチングも不要であるので、成膜コストを抑えることができる。
　マイグレーション防止性、透過率、成膜コスト及び高輝度構造の実現性について、前述した従来例１、従来例２と比較すると、表１に示すようになる。なお、表１においては、後述する実施例２、実施例３も併記している。
Figure JPOXMLDOC01-appb-T000001
　表１に示すように、本実施例におけるマイグレーション防止性は、素子全体がＳｉＮ膜３１に覆われているので、従来例１より高く、素子の信頼性が向上する。
　又、本実施例における透過率は、膜厚５００ｎｍ、光の波長３５０ｎｍの条件で比較した場合（本実施例のＳｉＮ膜３１の膜厚は３５ｎｍ、その透過率９０％）、その保護膜全体の透過率は９９．３％である。これは、従来例２より高く、従来例１と略同等であり（ｐ電極付近の透過率も考慮した場合）、光取出し効率が改善する。
　又、本実施例における成膜コストは、ＳｉＯ膜３２の積層により、絶縁耐圧が高く、保護膜全体の厚みを薄くできるので、エッチング工程が必要な従来例１や膜厚が厚くなる従来例２より、低くなっている。
　このように、本実施例では、高いマイグレーション防止性と高い透過率、そして、低い成膜コストの全てをみたすことが可能となり、高輝度構造の実現性が従来と比べ向上した。
（実施例２）
　図３は、本実施例のＬＥＤの素子構造を示す断面図である。なお、図３において、実施例１（図１参照）で示した構成と同等の構成については同じ符号を付し、重複する説明は省略する。又、図中の矢印は、透過光の様子を示している。
　本実施例のＬＥＤは、半導体層の素子構造は、実施例１（図１参照）で示したＬＥＤと同等の構成である。又、実施例１と同様に、ｐパッド１６及びｎパッド１８におけるバンプのための開口部を除き、半導体層及び電極部の周囲を被覆するように、保護膜を形成しているが、この保護膜の構成が、実施例１とは相違する。
　具体的には、保護膜として、絶縁性を有するＳｉＮからなるＳｉＮ膜４１（第１の保護膜）と、絶縁性を有するＳｉＯからなるＳｉＯ膜４２（第２の保護膜）と、絶縁性を有するＳｉＮからなるＳｉＮ膜４３（第３の保護膜）とを順次積層している。つまり、第１層目をＳｉＮ膜４１、第２層目をＳｉＯ膜４２、第３層目をＳｉＮ膜４３とした３層構造の保護膜を形成している。このように、Ａｇを含有するｐ電極１５の周囲だけでなく、素子全体の周囲を、ＳｉＮ膜４１、ＳｉＯ膜４２及びＳｉＮ膜４３の３層構造により保護する構造となる。
　これらのＳｉＮ膜４１、ＳｉＯ膜４２及びＳｉＮ膜４３は、プラズマＣＶＤ法で形成されており、特に、高密度プラズマを用いたプラズマＣＶＤ法（装置）が好適である。なお、同様のＳｉＮ膜、ＳｉＯ膜を形成できれば、他の方法、例えば、スパッタリング法（装置）、真空蒸着法（装置）等を用いることもできる。
　前述したように、ＳｉＮからなる保護膜は、防水性は高いが、透過率が低く、絶縁耐圧が劣るという問題がある。又、ＳｉＯからなる保護膜は、元々水を通しやすく、更に、保持もしやすいため、膜中に一度水分を多く含むと、水分の供給源となり、その内側にＳｉＮからなる保護膜を形成しても、その膜厚が薄いと、僅かではあるが、保護膜を透過して、素子側に水が浸入する問題がある。
　そこで、本実施例においては、図２で説明したように、ＳｉＮ膜４１を、防水性を保てる膜厚３５ｎｍ以上とすると共に、このＳｉＮ膜４１の外側に、防水性は劣るが、透過率が高く、絶縁耐圧が高いＳｉＯ膜４２を積層し、更に、ＳｉＯ膜４２の外側に、防水性を保てる膜厚３５ｎｍ以上のＳｉＮ膜４３を積層する構造としている。
　又、ＳｉＯ膜４２は、ＳｉＮ膜４１及びＳｉＮ膜４３との合計の膜厚が、素子を物理的に保護可能な膜厚、つまり、素子の半導体層に傷をつけさせない膜厚としている。具体的には、合計の膜厚を、一般的なＬＥＤで使用されている４００～１０００ｎｍとしている。このとき、ＳｉＯ膜４２の膜厚は、ＳｉＮ膜４１、４３の膜厚より厚くしている。
　上記素子構造においては、ごく一部（パッド開口部）を除き、素子全体がＳｉＮ膜４１に覆われているので、素子の側壁において、内部への水分の侵入を防いで、ｐ電極１５中のＡｇのマイグレーションを抑制することができ、高いマイグレーション防止性が得られる。更に、本実施例の場合、ＳｉＯ膜４２の外側に更にＳｉＮ膜４３を設けているので、保護膜内部、特に、ＳｉＯ膜４２の内部に侵入する水分を低減することができ、そのため、素子側に侵入する水分を低減することができる。その結果、実施例１に比べて、更に、マイグレーション防止性を向上させることができた。又、ＳｉＮ膜４１、４３の膜厚を従来のように厚くする必要もなく、そのエッチングも不要であるので、成膜コストを抑えることができる。
　そして、表１に示すように、本実施例におけるマイグレーション防止性は、従来例１より高く、又、実施例１よりも高く、素子の信頼性が更に向上する。
　又、本実施例における透過率は、膜厚５００ｎｍ、光の波長３５０ｎｍの条件で比較した場合（本実施例のＳｉＮ膜４１、４３の膜厚は３５ｎｍ、その透過率９０％）、保護膜全体の透過率は９８．５％である。この透過率は、実施例１より若干下がっているが、従来例２より高く、従来例１と略同等であり（ｐ電極付近の透過率も考慮した場合）、光取出し効率が改善する。これは、実施例１と同様に、透過率の低いＳｉＮ膜４１、４３の膜厚が保護膜全体の膜厚に対し薄く、透過率の高いＳｉＯ膜４２の膜厚が厚いため、保護膜全体で高い透過率を得ることができるからである。
　又、本実施例における成膜コストは、ＳｉＮ膜４３を更に積層するので、実施例１よりは若干高くなるが、保護膜全体としては、ＳｉＯ膜４２の積層により、絶縁耐圧が高く、保護膜全体の厚みを薄くできるので、エッチング工程が必要な従来例１や膜厚が厚くなる従来例２より、低くなっている。
　このように、本実施例では、高いマイグレーション防止性と高い透過率、そして、低い成膜コストの全てをみたすことが可能となり、高輝度構造の実現性が従来と比べ向上した。
（実施例３）
　図４は、本実施例のＬＥＤの素子構造を示す断面図である。なお、図４において、実施例１（図１参照）で示した構成と同等の構成については同じ符号を付し、重複する説明は省略する。又、図中の矢印は、透過光の様子を示している。
　本実施例のＬＥＤは、半導体層の素子構造は、実施例１（図１参照）で示したＬＥＤと同等の構成である。又、実施例１と同様に、ｐパッド１６及びｎパッド１８におけるバンプのための開口部を除き、半導体層及び電極部の周囲を被覆するように、保護膜を形成しているが、この保護膜の構成が、実施例１とは相違する。更に、実施例２とは、ＳｉＯ膜の膜質が相違する。
　具体的には、保護膜として、絶縁性を有するＳｉＮからなるＳｉＮ膜５１（第１の保護膜）と、絶縁性を有し、膜中水分量が少ないＳｉＯからなるＳｉＯ膜５２（第２の保護膜）と、絶縁性を有するＳｉＮからなるＳｉＮ膜５３（第３の保護膜）とを順次積層している。つまり、第１層目をＳｉＮ膜５１、第２層目をＳｉＯ膜５２、第３層目をＳｉＮ膜５３とした３層構造の保護膜を形成している。このように、Ａｇを含有するｐ電極１５の周囲だけでなく、素子全体の周囲を、ＳｉＮ膜５１、ＳｉＯ膜５２及びＳｉＮ膜５３の３層構造により保護する構造となる。
　これらのＳｉＮ膜５１、ＳｉＯ膜５２及びＳｉＮ膜５３は、プラズマＣＶＤ法で形成されており、特に、高密度プラズマを用いたプラズマＣＶＤ法（装置）が好適である。なお、同様のＳｉＮ膜、ＳｉＯ膜を形成できれば、他の方法、例えば、スパッタリング法（装置）、真空蒸着法（装置）等を用いることもできる。
　前述したように、ＳｉＮからなる保護膜は、防水性は高いが、透過率が低く、絶縁耐圧が劣るという問題がある。又、ＳｉＯからなる保護膜は、元々水を通しやすく、更に、保持もしやすいため、膜中に一度水分を多く含むと、水分の供給源となり、その内側にＳｉＮからなる保護膜を形成しても、その膜厚が薄いと、僅かではあるが、保護膜を透過して、半導体層側に水が浸入する問題がある。
　そこで、本実施例においては、ＳｉＮ膜５１、ＳｉＯ膜５２及びＳｉＮ膜５３の３層構造において、ＳｉＯ膜５２として、膜中水分量が少ないＳｉＯ膜を用いている。即ち、ＳｉＯ膜として、Ｓｉ－ＯＨ結合量（３７３８ｃｍ-1付近に発生するＳｉ－ＯＨ結合のピーク面積から求めた）が、ＩＲ分析（赤外線分析）の測定により、１．３×１０21［個／ｃｍ3］以下となる膜質とすれば、昇温脱離ガス分析（ＴＤＳ：Thermal Desorption Spectroscopy）の測定でも、膜中の水分量は十分低い値を示す。下記表２に、実施例１、実施例２で用いた通常のＳｉＯ膜と本実施例で用いる低水分量のＳｉＯ膜との比較を示す。通常のＳｉＯ膜のＳｉ－ＯＨ結合量及び水分量は、２．６×１０21［個／ｃｍ3］であるのに対して、本実施例の低水分ＳｉＯ膜では、共に、その１／２の量となっている。
Figure JPOXMLDOC01-appb-T000002
　実施例２においては、第３層にＳｉＮ膜４３を設けているので、ＳｉＯ膜４２への外部からの水侵入はほとんどなくなったが、ＳｉＯ膜４２はもともと水分を多く含むため、ＳｉＯ膜４２から素子側への水分拡散を防止する第１層のＳｉＮ膜４１の膜厚を薄くすることができなかった。これに対して、表２に示すように、本実施例でのＳｉＯ膜の膜中水分量は、通常のＳｉＯ膜の１／２となるので、素子側への水分拡散を防止するＳｉＮ膜５１を薄くすること、具体的には、図２で説明した防水性を保てる最低膜厚３５ｎｍを、その１／２である１７．５ｎｍとすることができ、これにより、実施例２より高い透過率を得ることができる。
　そして、本実施例においても、ＳｉＮ膜５１の外側に透過率が高く、絶縁耐圧が高いＳｉＯ膜５２を積層し、更に、ＳｉＯ膜５２の外側にＳｉＮ膜５３を積層する３層構造としているが、ＳｉＯ膜５２の膜中水分量が少ないので、ＳｉＮ膜５１を、上述したように、膜厚１７．５ｎｍ以上としている。更に、ＳｉＯ膜５２の外側に、図２で説明したように、防水性を保てる膜厚３５ｎｍ以上のＳｉＮ膜５３を積層する構造としている。
　又、ＳｉＮ膜５１、ＳｉＯ膜５２及びＳｉＮ膜５３との合計の膜厚が、素子を物理的に保護可能な膜厚、つまり、素子の半導体層に傷をつけさせない膜厚としており、具体的には、合計の膜厚を、一般的なＬＥＤで使用されている４００～１０００ｎｍとしている。このとき、ＳｉＯ膜５２の膜厚は、ＳｉＮ膜５１、５３の膜厚より厚くしている。
　上記素子構造においては、ごく一部（パッド開口部）を除き、素子全体がＳｉＮ膜５１に覆われているので、素子の側壁において、内部への水分の侵入を防いで、ｐ電極１５中のＡｇのマイグレーションを抑制することができ、高いマイグレーション防止性が得られる。本実施例の場合、ＳｉＮ５１の膜厚は、実施例２のＳｉＮ膜４１より薄いが、上述したように、ＳｉＯ膜５２自体の膜中水分が少ないので、十分に高いマイグレーション防止性が得られる。更に、本実施例の場合、ＳｉＯ膜５２自体の膜中水分量が低く、その外側に更にＳｉＮ膜５３を設けているので、保護膜内部、特に、ＳｉＯ膜５２の内部に侵入する水分を低減することができ、そのため、素子側に侵入する水分を低減することができる。その結果、実施例１に比べて、更に、マイグレーション防止性を向上させることができた。又、ＳｉＮ膜５１、５３の膜厚を従来のように厚くする必要もなく、そのエッチングも不要であるので、成膜コストを抑えることができる。
　そして、表１に示すように、本実施例におけるマイグレーション防止性は、従来例１より高く、又、実施例１よりも高く、素子の信頼性が更に向上する。
　又、本実施例における透過率は、膜厚５００ｎｍ、光の波長３５０ｎｍの条件で比較した場合（本実施例のＳｉＮ膜５１、５３の膜厚は３５ｎｍ、その透過率９０％）、保護膜全体の透過率は９８．９％である。この透過率は、実施例１より若干下がっているが、実施例２より若干高く、又、従来例２より高く、従来例１と略同等であり（ｐ電極付近の透過率も考慮した場合）、光取出し効率が改善する。これは、実施例１、２と同様に、透過率の低いＳｉＮ膜５１、５３の膜厚が保護膜全体の膜厚に対し薄く、透過率の高いＳｉＯ膜５２の膜厚が厚いため、保護膜全体で高い透過率を得ることができるからである。
　又、本実施例における成膜コストは、ＳｉＮ膜５３を更に積層するので、実施例１よりは若干高くなるが、ＳｉＮ膜５１の膜厚が薄いので、実施例２よりは若干低い。保護膜全体としては、ＳｉＯ膜５２の積層により、絶縁耐圧が高く、保護膜全体の厚みを薄くできるので、エッチング工程が必要な従来例１や膜厚が厚くなる従来例２より、低くなっている。
　このように、本実施例では、高いマイグレーション防止性と高い透過率、そして、低い成膜コストの全てをみたすことが可能となり、高輝度構造の実現性が従来と比べ向上した。
　なお、上記実施例１～３において、ＬＥＤの半導体層の材料、構成は、上述した構成に限らず、他の材料、構成でもよい。例えば、各半導体層は、III族原子であるＩｎ、Ａｌ、Ｇａ等とＶ族原子であるＮとからなる窒化物半導体等でもよい。又、活性層１３は、多重量子井戸構造に限らず、単一の量子井戸構造や歪量子井戸構造等でもよい。又、基板１１も、サファイア基板に限らず、ＧａＮ基板などでもよい。又、各半導体層の製造方法も、公知の製造方法、例えば、有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）や有機金属化学気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）等を用いることができる。
　又、ｐ電極１５は多層構造となっているが、マイグレーションのおそれがあるＡｇ、Ｃｕ等の金属を含んでいれば、Ｎｉ、Ｐｔ以外の他の金属を含む構成でもよい。又、その製造方法は、公知の製造方法、例えば、スパッタリング法や真空蒸着法等を用いることができ、積層後、例えば、リフトオフ法によって、所望のパターンに形成している。従来は、Ａｇ等のマイグレーションを考慮して、Ａｇ層等の上下の層を他の金属で構成する多層構造（サンドイッチ構造）とすることがあったが、上記実施例１～３の保護膜で素子全体を覆っているので、このようなサンド構造を必ずしも採用しなくても、Ａｇ等のマイグレーションを十分に抑制可能である。
　又、ｐパッド１６、ｎ電極１７、ｎパッド１８は、単層構造又は多層構造となっており、その製造方法は、ｐ電極１５と同様に、公知の製造方法、例えば、スパッタリング法や真空蒸着法等を用いることができ、積層後、例えば、リフトオフ法によって、所望のパターンに形成している。
　なお、窒化珪素は、代表的なものとして、Ｓｉ3Ｎ4があり、その組成比に応じて、ＳｉxＮyと表記することもあるが、ここでは表記を簡単にするため、ＳｉＮと記載した。同様に、酸化珪素は、代表的なものとして、ＳｉＯ2があり、その組成比に応じて、ＳｉxＯyと表記することもあるが、ここでは表記を簡単にするため、ＳｉＯと記載した。
　本発明は、半導体発光素子に適用するものであり、特に、白色ＬＥＤに好適なものである。

Claims (9)

  1. 　基板上に形成された複数の半導体層と、前記複数の半導体層の電極となる複数の電極部とを有する半導体発光素子において、当該半導体発光素子を保護する保護膜であって、
    　前記保護膜として、前記複数の半導体層及び前記複数の電極部の周囲を被覆する第１の保護膜と、前記第１の保護膜の周囲を被覆する第２の保護膜とを設けると共に、
    　前記第１の保護膜を、膜厚３５ｎｍ以上の窒化珪素とし、
    　前記第２の保護膜を、前記第１の保護膜の膜厚より厚い酸化珪素としたことを特徴とする半導体発光素子の保護膜。
  2. 　請求項１に記載の半導体発光素子の保護膜において、
    　更に、前記第２の保護膜の周囲を被覆する第３の保護膜を設けると共に、
    　前記第３の保護膜を、膜厚３５ｎｍ以上の窒化珪素としたことを特徴とする半導体発光素子の保護膜。
  3. 　請求項２に記載の半導体発光素子の保護膜において、
    　前記第２の保護膜を、膜中のＳｉ－ＯＨ結合量が１．３×１０21［個／ｃｍ3］以下の酸化珪素とすると共に、当該場合の前記第１の保護膜の膜厚を、１７．５ｎｍ以上としたことを特徴とする半導体発光素子の保護膜。
  4. 　請求項１から請求項３のいずれか１つに記載の半導体発光素子の保護膜において、
    　前記複数の電極部の少なくとも１つが銀を含有する金属からなることを特徴とする半導体発光素子の保護膜。
  5. 　請求項１から請求項４のいずれか１つに記載の半導体発光素子の保護膜を用いたことを特徴とする半導体発光素子。
  6. 　基板上に形成された複数の半導体層と、前記複数の半導体層の電極となる複数の電極部とを有する半導体発光素子において、当該半導体発光素子を保護する保護膜の作製方法であって、
    　前記保護膜として、前記複数の半導体層及び前記複数の電極部の周囲を被覆する第１の保護膜と、前記第１の保護膜の周囲を被覆する第２の保護膜とを設け、
    　前記第１の保護膜を、膜厚３５ｎｍ以上の窒化珪素から形成し、
    　前記第２の保護膜を、前記第１の保護膜の膜厚より厚い酸化珪素から形成することを特徴とする半導体発光素子の保護膜の作製方法。
  7. 　請求項６に記載の半導体発光素子の保護膜の作製方法において、
    　更に、前記第２の保護膜の周囲を被覆する第３の保護膜を設け、膜厚３５ｎｍ以上の窒化珪素から形成することを特徴とする半導体発光素子の保護膜の作製方法。
  8. 　請求項７に記載の半導体発光素子の保護膜の作製方法において、
    　前記第２の保護膜を、膜中のＳｉ－ＯＨ結合量が１．３×１０21［個／ｃｍ3］以下の酸化珪素から形成すると共に、当該場合の前記第１の保護膜の膜厚を、１７．５ｎｍ以上とすることを特徴とする半導体発光素子の保護膜の作製方法。
  9. 　請求項６から請求項８のいずれか１つに記載の半導体発光素子の保護膜の作製方法において、
    　前記複数の電極部の少なくとも１つが銀を含有する金属からなることを特徴とする半導体発光素子の保護膜の作製方法。
PCT/JP2011/052813 2010-04-28 2011-02-10 半導体発光素子、半導体発光素子の保護膜及びその作製方法 WO2011135888A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP11774673A EP2565945A1 (en) 2010-04-28 2011-02-10 Semiconductor light-emitting element, protective film for semiconductor light-emitting element, and process for production of the protective film
KR1020127022724A KR20120120389A (ko) 2010-04-28 2011-02-10 반도체 발광 소자, 반도체 발광 소자의 보호막 및 그 제작 방법
US13/582,225 US20130049063A1 (en) 2010-04-28 2011-02-10 Semiconductor light-emitting element, protective film for semiconductor light-emitting element, and process for production of the protective film

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-104442 2010-04-28
JP2010104442A JP2011233783A (ja) 2010-04-28 2010-04-28 半導体発光素子、半導体発光素子の保護膜及びその作製方法

Publications (1)

Publication Number Publication Date
WO2011135888A1 true WO2011135888A1 (ja) 2011-11-03

Family

ID=44861209

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/052813 WO2011135888A1 (ja) 2010-04-28 2011-02-10 半導体発光素子、半導体発光素子の保護膜及びその作製方法

Country Status (6)

Country Link
US (1) US20130049063A1 (ja)
EP (1) EP2565945A1 (ja)
JP (1) JP2011233783A (ja)
KR (1) KR20120120389A (ja)
TW (1) TW201228036A (ja)
WO (1) WO2011135888A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150129924A1 (en) * 2012-02-21 2015-05-14 Nichia Corporation Semiconductor light emitting element and method for producing the same
JP2019208056A (ja) * 2019-07-29 2019-12-05 日機装株式会社 半導体発光素子
US11217728B2 (en) 2018-05-29 2022-01-04 Nikkiso Co., Ltd. Semiconductor light emitting element and method of manufacturing semiconductor light emitting element

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016105056A1 (de) * 2016-03-18 2017-09-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US10505072B2 (en) * 2016-12-16 2019-12-10 Nichia Corporation Method for manufacturing light emitting element
DE102018101815A1 (de) * 2018-01-26 2019-08-01 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
CN109037407B (zh) * 2018-08-03 2024-04-23 厦门乾照光电股份有限公司 半导体发光芯片及其制造方法
CN113284999B (zh) * 2021-03-29 2022-06-14 华灿光电(苏州）有限公司 发光二极管芯片及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240535A (ja) * 1994-02-28 1995-09-12 Kyocera Corp 薄膜パターンの形成方法
JPH0856056A (ja) * 1994-04-06 1996-02-27 At & T Corp ＳｉＯ▲ｘ▼層を含む製品及びその製品の作製法
JP2001160650A (ja) * 1999-09-24 2001-06-12 Sanyo Electric Co Ltd 半導体発光素子
JP2005310937A (ja) * 2004-04-20 2005-11-04 Hitachi Cable Ltd 発光ダイオードアレイ
JP2006041403A (ja) 2004-07-29 2006-02-09 Nichia Chem Ind Ltd 半導体発光素子
JP2007189097A (ja) 2006-01-13 2007-07-26 Nichia Chem Ind Ltd 半導体発光素子

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69433926T2 (de) * 1993-04-28 2005-07-21 Nichia Corp., Anan Halbleitervorrichtung aus einer galliumnitridartigen III-V-Halbleiterverbindung
JP3292044B2 (ja) * 1996-05-31 2002-06-17 豊田合成株式会社 ｐ伝導形３族窒化物半導体の電極パッド及びそれを有した素子及び素子の製造方法
US6936859B1 (en) * 1998-05-13 2005-08-30 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III nitride compound
EP1168539B1 (en) * 1999-03-04 2009-12-16 Nichia Corporation Nitride semiconductor laser device
US20020017652A1 (en) * 2000-08-08 2002-02-14 Stefan Illek Semiconductor chip for optoelectronics
US6445007B1 (en) * 2001-03-19 2002-09-03 Uni Light Technology Inc. Light emitting diodes with spreading and improving light emitting area
JP2003031840A (ja) * 2001-07-11 2003-01-31 Hitachi Cable Ltd 発光ダイオードアレイ
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
JP3795007B2 (ja) * 2002-11-27 2006-07-12 松下電器産業株式会社 半導体発光素子及びその製造方法
US6744196B1 (en) * 2002-12-11 2004-06-01 Oriol, Inc. Thin film LED
KR100593886B1 (ko) * 2003-06-24 2006-07-03 삼성전기주식회사 질화갈륨계 반도체 발광소자의 제조방법
US7601553B2 (en) * 2003-07-18 2009-10-13 Epivalley Co., Ltd. Method of manufacturing a gallium nitride semiconductor light emitting device
US7166483B2 (en) * 2004-06-17 2007-01-23 Tekcore Co., Ltd. High brightness light-emitting device and manufacturing process of the light-emitting device
JP2007288089A (ja) * 2006-04-20 2007-11-01 Opnext Japan Inc 光素子および光モジュール
JP4172515B2 (ja) * 2006-10-18 2008-10-29 ソニー株式会社 発光素子の製造方法
TWI344709B (en) * 2007-06-14 2011-07-01 Epistar Corp Light emitting device
JP5057398B2 (ja) * 2008-08-05 2012-10-24 シャープ株式会社 窒化物半導体発光素子およびその製造方法
KR101081135B1 (ko) * 2010-03-15 2011-11-07 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
JP2011233784A (ja) * 2010-04-28 2011-11-17 Mitsubishi Heavy Ind Ltd 半導体発光素子、半導体発光素子の保護膜及びその作製方法
TW201145614A (en) * 2010-06-03 2011-12-16 Toshiba Kk Method for manufacturing light-emitting device and light-emitting device manufactured by the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240535A (ja) * 1994-02-28 1995-09-12 Kyocera Corp 薄膜パターンの形成方法
JPH0856056A (ja) * 1994-04-06 1996-02-27 At & T Corp ＳｉＯ▲ｘ▼層を含む製品及びその製品の作製法
JP2001160650A (ja) * 1999-09-24 2001-06-12 Sanyo Electric Co Ltd 半導体発光素子
JP2005310937A (ja) * 2004-04-20 2005-11-04 Hitachi Cable Ltd 発光ダイオードアレイ
JP2006041403A (ja) 2004-07-29 2006-02-09 Nichia Chem Ind Ltd 半導体発光素子
JP2007189097A (ja) 2006-01-13 2007-07-26 Nichia Chem Ind Ltd 半導体発光素子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150129924A1 (en) * 2012-02-21 2015-05-14 Nichia Corporation Semiconductor light emitting element and method for producing the same
US9837579B2 (en) * 2012-02-21 2017-12-05 Nichia Corporation Semiconductor light emitting element and method for producing the same
US11217728B2 (en) 2018-05-29 2022-01-04 Nikkiso Co., Ltd. Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
JP2019208056A (ja) * 2019-07-29 2019-12-05 日機装株式会社 半導体発光素子
JP7023899B2 (ja) 2019-07-29 2022-02-22 日機装株式会社 半導体発光素子

Also Published As

Publication number Publication date
TW201228036A (en) 2012-07-01
EP2565945A1 (en) 2013-03-06
JP2011233783A (ja) 2011-11-17
US20130049063A1 (en) 2013-02-28
KR20120120389A (ko) 2012-11-01

Similar Documents

Publication Publication Date Title
WO2011135888A1 (ja) 半導体発光素子、半導体発光素子の保護膜及びその作製方法
JP5857786B2 (ja) 半導体発光素子の製造方法
EP2270881B1 (en) Light-emitting element and a production method therefor
CN102169940B (zh) 半导体发光元件
US8502193B2 (en) Light-emitting device and fabricating method thereof
US9099627B2 (en) Method for producing group III nitride semiconductor light-emitting device
US8673677B2 (en) Method for producing group III nitride semiconductor light emitting element
JP2006041403A (ja) 半導体発光素子
WO2007055202A1 (ja) 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
WO2014045883A1 (ja) Ｌｅｄ素子及びその製造方法
CN110491980B (zh) 一种紫外led芯片及其制备方法
US20050017253A1 (en) Nitride-based compound semiconductor light-emitting device and method of fabricating the same
TW202044616A (zh) 半導體發光元件以及半導體發光元件的製造方法
JP2007214569A (ja) フリップチップ型の発光素子
JP5327976B2 (ja) 半導体発光素子の製造方法
JP6125176B2 (ja) 高透過率保護膜作製方法および半導体発光素子の製造方法
TW201034252A (en) Light emitting device
KR101234376B1 (ko) 반도체 발광 소자, 반도체 발광 소자의 보호막 및 그 제작 방법
WO2011135889A1 (ja) 半導体発光素子、半導体発光素子の保護膜及びその作製方法
TWI505502B (zh) 發光二極體及其製造方法
KR101220407B1 (ko) 반도체 발광 소자
US20130092955A1 (en) Light emitting diode and fabricating method thereof
JP2010147097A (ja) 半導体素子および半導体素子の製造方法
US20120181570A1 (en) Semiconductor light emitting device and fabrication method thereof
TWI584493B (zh) 發光二極體及其製作方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11774673

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20127022724

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2011774673

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13582225

Country of ref document: US