KR101234376B1 - 반도체 발광 소자, 반도체 발광 소자의 보호막 및 그 제작 방법 - Google Patents

반도체 발광 소자, 반도체 발광 소자의 보호막 및 그 제작 방법 Download PDF

Info

Publication number
KR101234376B1
KR101234376B1 KR1020120003231A KR20120003231A KR101234376B1 KR 101234376 B1 KR101234376 B1 KR 101234376B1 KR 1020120003231 A KR1020120003231 A KR 1020120003231A KR 20120003231 A KR20120003231 A KR 20120003231A KR 101234376 B1 KR101234376 B1 KR 101234376B1
Authority
KR
South Korea
Prior art keywords
film
protective film
light emitting
semiconductor light
emitting element
Prior art date
Application number
KR1020120003231A
Other languages
English (en)
Other versions
KR20120084259A (ko
Inventor
도시히또 후지와라
도시히꼬 니시모리
세이지 니시까와
유우이찌 가와노
다다시 시마즈
Original Assignee
미츠비시 쥬고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미츠비시 쥬고교 가부시키가이샤 filed Critical 미츠비시 쥬고교 가부시키가이샤
Publication of KR20120084259A publication Critical patent/KR20120084259A/ko
Application granted granted Critical
Publication of KR101234376B1 publication Critical patent/KR101234376B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은, 높은 마이그레이션 방지성과 수소 블록성을 양립하는 반도체 발광 소자, 반도체 발광 소자의 보호막 및 그 제작 방법을 제공한다.
이를 해결하기 위하여, 기판(11) 상에 형성된 복수의 반도체층(12 내지 14)과, 복수의 반도체층(12 내지 14)의 전극이 되는 전극부(15, 16) 및 전극부(17, 18)를 갖는 반도체 발광 소자에 있어서, 그 보호막으로서, 복수의 반도체층(12 내지 14), 전극부(15, 16) 및 전극부(17, 18)의 주위를, 막 중의 Si-H 결합량이 1.0×1020[개/㎤] 이하인 질화규소로 이루어지는 SiN막(21)으로 피복한다.

Description

반도체 발광 소자, 반도체 발광 소자의 보호막 및 그 제작 방법{SEMICONDUCTOR LIGHT EMITTING DEVICE, PROTECT FILM FOR SEMICONDUCTOR LIGHT EMITTING DEVICE AND MANUFACTURING METHOD FOR THE SAME}
본 발명은, 반도체 발광 소자, 반도체 발광 소자의 보호막 및 그 제작 방법에 관한 것이다.
반도체 발광 소자로서, 에너지 절약 및 장수명을 실현할 수 있는 백색 LED(Light Emitting Diode)는, 새로운 옥내·옥외 조명 재료로서 기대되고 있다.
일본 특허 공개 제2006-041403호 공보 일본 특허 공개 제2007-189097호 공보
현재, 에너지 절약과 장수명을 양립할 수 있는 백색 LED는, 전력 절약 타입에 한정되어 있다. 그로 인해, 저소비 전력과 장수명의 장점을 살리면서, 기존 조명의 치환을 위해서는, 저 출력의 LED 칩을 복수개 사용해야 하므로, 비용이 높아지는 원인으로 되었다.
조명의 사용 LED 칩 수를 저감시키기 위해서는, 1칩당 광출력을 올릴 필요가 있다. 그러나, LED 소자에는, 고 출력화를 위해 대전력을 투입하면, 발열이 증가하고, 발열이 증가하면 발광 효율이 저하한다는, 발열과 발광 효율 저하의 악순환이 있어, 최종적으로는 열에 의해 소자가 파괴되거나, 효율이 저하되고, 수명도 짧아진다는 문제가 있다. 열에 의해 수명이 짧아지는 것은, 소자를 고온에서 사용하면, 전극부에 사용되고 있는 Ag의 이온 마이그레이션이 가속되어, 단락에 의한 소자 고장이 발생하기 쉬워지기 때문이다.
또, Ag는 수분과 반응함으로써도 마이그레이션이 가속한다. 그로 인해, Ag를 수분으로부터 지키는 보호막을 LED 소자에 사용하면, 마이그레이션을 억제할 수 있어, 고 출력 소자의 신뢰성 개선에 유효하다. 한편, 이 보호막에는, 소자 내에서 발생한 광을 효율적으로 소자 외부까지 취출할 수 있도록, 높은 광 투과성이 요구된다. 왜냐하면, 투입한 전력 중, 최종적으로 밖으로 나오는 광 이외는 모두 열이 되어, 소자 온도를 상승시키기 때문이다. 따라서, 보호막의 광 투과율이 높으면, 광 취출 효율이 올라가, 전류 투입량도 적게 할 수 있어, 소자의 효율을 올릴 수 있다. 또, 발열이나 마이그레이션에 의한 소자 고장을 억제하는 것도 가능하다.
또한, 수소(H, H+ 등도 포함한다)에 의해 LED 소자가 열화되는 것을 알고 있다. 이것은, 활성층의 한쪽측에 있는 p형 GaN에 보호막 중에 포함되는 수소가 확산되어, 캐리어가 수소에 빼앗겨, p형 GaN의 저항이 높아짐으로써 발광이 약해져 버리기 때문이다. 또한, LED 소자의 프로세스에서는, 반도체와 금속의 콘택트 저항을 저감시키기 위해, 수소를 포함하는 분위기 하에서 어닐 처리를 실시하고 있어, 수소가 혼입되기 쉬운 환경에 노출된다.
여기서, 종래예 1로서, 특허문헌 1의 LED 소자 구조를 도 8에 도시하고, 그 문제점을 설명한다. 또한, 도 8 중, 부호 61은 사파이어 기판, 62는 n형 GaN으로 이루어지는 n형 반도체층, 63은 활성층, 64는 p형 GaN으로 이루어지는 p형 반도체층, 65는 p 전극, 66은 p 패드, 67은 n 전극, 68은 n 패드, 71은 SiN막, 72는 SiO막이다. 이 p 전극(65)은, Ag/Ni/Pt로 이루어지는 다층 구조이다. 또한, 도면 중의 화살표는, 투과광의 모습을 나타내고 있다.
도 8에 도시하는 종래의 LED 소자 구조에 있어서는, 보호막으로서, 방수성이 높은 SiN막(71)을 p 전극(65)의 주변부에만 사용하고, 그 후, 전체에 SiO막(72)을 성막하고 있다. 상기 소자 구조에 있어서는, p 전극(65) 중의 Ag가 반도체 측면까지 확산된 경우, SiO막(72)에서는 방수성이 낮기 때문에, 마이그레이션이 진행되기 쉽다. 또, 일반적으로 SiN막(71)은 SiO막(72)보다 광의 투과율이 낮기 때문에, p 전극(65)의 주변에서 투과율이 낮아져, 외부에 대한 광 취출 효율이 저하한다. 또한, 보호막(SiN막(71), SiO막(72)) 중에 포함되는 수소가 확산되어, p형 GaN으로 이루어지는 p형 반도체층(64)의 저항을 높게 한다. 또, LED 소자의 프로세스에서는, 수소를 포함하는 분위기 하에서 어닐 처리가 실시되기 때문에, 수소가 혼입되기 쉬워, 이 수소가 확산되어, p형 반도체층(64)의 저항을 높게 한다.
또한, 종래예 2로서, 특허문헌 2의 LED 소자 구조를 도 9에 도시하고, 그 문제점을 설명한다. 또한, 도 9에 있어서, 도 8과 동등한 구성에 대해서는 동일한 부호를 부여한다. 또한, 도면 중의 화살표는 투과광의 모습을 나타내고 있다. 단, 부호 81은 SiN막이다.
도 9에 도시한 종래의 LED 소자 구조에 있어서는, 보호막으로서, 소자 전체에 방수성이 높은 SiN막(81)을 사용하고 있다. 상기 소자 구조에 있어서는, 소자 전체가 투과율이 낮은 SiN막(81)으로 덮여 있기 때문에, 소자로부터 외부로의 광 취출 효율이 저하한다. 또, 보호막(SiN막(81)) 중에 포함되는 수소가 확산되어, p형 GaN으로 이루어지는 p형 반도체층(64)의 저항을 높게 한다. 또, LED 소자의 프로세스에서는, 수소를 포함하는 분위기 하에서 어닐 처리가 실시되기 때문에, 수소가 혼입되기 쉬워, 이 수소가 확산되어, p형 반도체층(64)의 저항을 높게 한다. 특히, 통상의 조건에서 형성되는 SiN막(81)은, 막이 치밀하지 않아, 수소가 투과되기 쉽다.
이와 같이, 종래의 LED 소자 구조에 있어서는, 수소가 LED 소자 내부에 도달해 버려, 높은 마이그레이션 방지성과 수소 블록성의 양립이 곤란했다.
본 발명은 상기 과제를 감안하여 이루어진 것으로, 높은 마이그레이션 방지성과 수소 블록성을 양립하는 반도체 발광 소자, 반도체 발광 소자의 보호막 및 그 제작 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하는 제1 발명에 관한 반도체 발광 소자의 보호막은,
기판 상에 형성된 복수의 반도체층과, 상기 복수의 반도체층의 전극이 되는 복수의 전극부를 갖는 반도체 발광 소자에 있어서, 당해 반도체 발광 소자를 보호하는 보호막이며,
상기 보호막으로서, 상기 복수의 반도체층 및 상기 복수의 전극부의 주위를 피복하는 제1 보호막을 형성하는 동시에,
상기 제1 보호막을, 막 중의 Si-H 결합량이 1.0×1020[개/㎤] 이하인 질화규소로 한 것을 특징으로 한다.
상기 과제를 해결하는 제2 발명에 관한 반도체 발광 소자의 보호막은,
상기 제1 발명에 기재된 반도체 발광 소자의 보호막에 있어서,
상기 제1 보호막의 주위를 피복하는 제2 보호막을 더 형성하는 동시에,
상기 제1 보호막을, 막 두께 10㎚ 이상으로 하고,
상기 제2 보호막을, 산화규소로 한 것을 특징으로 한다.
상기 과제를 해결하는 제3 발명에 관한 반도체 발광 소자의 보호막은,
상기 제2 발명에 기재된 반도체 발광 소자의 보호막에 있어서,
상기 제2 보호막의 주위를 피복하는 제3 보호막을 더 형성하는 동시에,
상기 제3 보호막을, 상기 제1 보호막과 동일하게, 막 중의 Si-H 결합량이 1.0×1020[개/㎤] 이하인 질화규소로 하는 동시에, 당해 막 두께를 10㎚ 이상으로 한 것을 특징으로 한다.
상기 과제를 해결하는 제4 발명에 관한 반도체 발광 소자의 보호막은,
상기 제1 내지 제3 중 어느 한 발명에 기재된 반도체 발광 소자의 보호막에 있어서,
상기 복수의 반도체층 중 적어도 1개를 p형 GaN으로 이루어지는 반도체층으로 하는 것을 특징으로 한다.
상기 과제를 해결하는 제5 발명에 관한 반도체 발광 소자의 보호막은,
상기 제1 내지 제4 중 어느 한 발명에 기재된 반도체 발광 소자의 보호막에 있어서,
상기 복수의 전극부 중 적어도 1개가 은을 함유하는 금속으로 이루어지는 것을 특징으로 한다.
상기 과제를 해결하는 제6 발명에 관한 반도체 발광 소자는,
상기 제1 내지 제4 중 어느 한 발명에 기재된 반도체 발광 소자의 보호막을 사용한 것을 특징으로 한다.
상기 과제를 해결하는 제7 발명에 관한 반도체 발광 소자의 보호막의 제작 방법은,
기판 상에 형성된 복수의 반도체층과, 상기 복수의 반도체층의 전극이 되는 복수의 전극부를 갖는 반도체 발광 소자에 있어서, 당해 반도체 발광 소자를 보호하는 보호막의 제작 방법이며,
상기 보호막으로서, 상기 복수의 반도체층 및 상기 복수의 전극부의 주위를 피복하는 제1 보호막을 형성하고, 막 중의 Si-H 결합량이 1.0×1020[개/㎤] 이하인 질화규소로 형성하는 것을 특징으로 한다.
상기 과제를 해결하는 제8 발명에 관한 반도체 발광 소자의 보호막의 제작 방법은,
상기 제7 발명에 기재된 반도체 발광 소자의 보호막의 제작 방법에 있어서,
상기 제1 보호막을, 막 두께 10㎚ 이상으로 하는 동시에,
상기 제1 보호막의 주위를 피복하는 제2 보호막을 더 형성하고, 산화규소로 형성하는 것을 특징으로 한다.
상기 과제를 해결하는 제9 발명에 관한 반도체 발광 소자의 보호막의 제작 방법은,
상기 제8 발명에 기재된 반도체 발광 소자의 보호막의 제작 방법에 있어서,
상기 제2 보호막의 주위를 피복하는 제3 보호막을 더 형성하고, 상기 제1 보호막과 동일하게, 막 중의 Si-H 결합량이 1.0×1020[개/㎤] 이하인 질화규소로 형성하는 동시에, 당해 막 두께를 10㎚ 이상으로 하는 것을 특징으로 한다.
상기 과제를 해결하는 제10 발명에 관한 반도체 발광 소자의 보호막의 제작 방법은,
상기 제7 내지 제9 중 어느 한 발명에 기재된 반도체 발광 소자의 제조 방법에 있어서,
상기 복수의 반도체층 중 적어도 1개를 p형 GaN으로 이루어지는 반도체층으로 형성하는 것을 특징으로 한다.
상기 과제를 해결하는 제11 발명에 관한 반도체 발광 소자의 보호막의 제작 방법은,
상기 제7 내지 제10 중 어느 한 발명에 기재된 반도체 발광 소자의 제조 방법에 있어서,
상기 복수의 전극부 중 적어도 1개가 은을 함유하는 금속으로 이루어지는 것을 특징으로 한다.
본 발명에 따르면, 반도체 발광 소자에 있어서, 종래 불가능했던 높은 마이그레이션 방지성과 수소 블록성의 양립이 가능하게 되어, 소자의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명에 관한 반도체 발광 소자의 실시 형태의 일례(실시예 1)로서, 그 소자 구조를 도시하는 단면도.
도 2는 도 1에 도시한 반도체 발광 소자의 SiN막을 형성하는 플라즈마 처리 장치의 구성도.
도 3은 SiN막에 있어서의 막 중 수소량(Si-H 결합량)과 스트레스 변화량의 관계를 나타내는 그래프.
도 4는 SiN막에 있어서의 막 중 수소량(Si-H 결합량)과 투과율의 관계를 나타내는 그래프.
도 5는 본 발명에 관한 반도체 발광 소자의 실시 형태의 일례(실시예 2)로서, 그 소자 구조를 도시하는 단면도.
도 6은 본 발명에 관한 반도체 발광 소자의 SiN막과 종래의 SiN막에 있어서, 그 방수성과 막 두께의 관계를 나타내는 그래프.
도 7은 본 발명에 관한 반도체 발광 소자의 실시 형태의 다른 일례(실시예 3)로서, 그 소자 구조를 도시하는 단면도.
도 8은 종래의 LED 소자 구조를 도시하는 단면도.
도 9는 종래의 다른 LED 소자 구조를 도시하는 단면도.
이하, 본 발명에 관한 반도체 발광 소자, 반도체 발광 소자의 보호막 및 그 제작 방법에 대해, 그 실시 형태의 몇개를 도 1 내지 도 7을 참조하여 설명한다. 또한, 이하에 기재하는 실시예에서는, 반도체 발광 소자로서 LED를 사용한 예에 대해 설명한다.
(실시예 1)
도 1은, 본 실시예의 LED의 소자 구조를 도시하는 단면도이다. 또, 도면 중의 화살표는, 투과광의 모습을 나타내고 있다.
본 실시예의 LED는, 사파이어로 이루어지는 기판(11) 상에 n형 GaN으로 이루어지는 n형 반도체층(12), GaN과 InGaN을 교대로 적층한 다중 양자 웰 구조로 이루어지는 활성층(13), p형 GaN으로 이루어지는 p형 반도체층(14)이 순차 적층된 반도체층의 소자 구조이다. 또한, n형 반도체층(12), p형 반도체층(14)은, 각각 n형 콘택트층, p형 콘택트층을 포함하는 구조로 되어 있다.
그리고, 적층된 p형 반도체층(14), 활성층(13) 및 n형 반도체층(12)의 일부를, 에칭에 의해 제거함으로써, n형 반도체층(12)의 n형 콘택트층을 노출시키고, 그 노출된 부분에, 반도체층측부터 W/Pt를 순차 적층하여, n 전극(17)을 형성한다. 한편, p형 반도체층(14)의 p형 콘택트층의 상면에는, 반도체층측부터 Ag/Ni/Pt 순차 적층하여, p 전극(15)을 형성하고 있다. 또, 범프 형성을 위하여, p 전극(15) 상에는 Au로 이루어지는 p 패드(16)를 형성하고, n 전극(17) 상에는 Au로 이루어지는 n 패드(18)를 형성하고 있다. 이와 같이, p 전극(15) 및 p 패드(16), 그리고, n 전극(17) 및 n 패드(18)를, 각각 적층한 반도체층에 대한 전극부로 하고 있다.
상술한 소자 구조에 있어서, p 패드(16) 및 n 패드(18)에 있어서의 범프를 위한 개구부를 제외하고, 반도체층(n형 반도체층(12), 활성층(13) 및 p형 반도체층(14)) 및 전극부(p 전극(15) 및 p 패드(16), n 전극(17) 및 n 패드(18)) 주위를 피복하도록, SiN막(21)(제1 보호막)을 적층하고 있다. 이 SiN막(21)은, 절연성을 갖고, 수소 블록성이 높은 SiN으로 이루어지고, 이 1개의 층으로 보호막을 형성하고 있다. 이와 같이, Ag를 함유하는 p 전극(15)의 주위뿐만 아니라, 소자 전체의 주위를 SiN막(21)에 의해 보호하는 구조로 한다.
전술한 바와 같이, SiN으로 이루어지는 보호막은, 통상 방수성은 높지만, 수소 블록성이 떨어진다는 문제가 있다.
따라서, 본 실시예에서는, 후술하는 플라즈마 CVD(Chemical Vapor Deposition) 장치, 성막 조건을 사용하여, SiN막(21)의 성막을 행함으로써, 방수성이 높고, 수소 블록성도 높은 막질로 할 수 있다.
우선, SiN막(21)을 형성할 때에 사용하는 플라즈마 CVD 장치에 대해, 도 2를 참조하여, 그 구성을 설명한다. 도 2는, SiN막(21)을 형성하는 플라즈마 CVD 장치의 일례를 나타내고 있지만, 후술하는 바와 같이, Si-H 결합량을 적게 하여, 방수성이 높고, 수소 블록성도 높은 막질로 하거나, 나아가, 투과율, 절연 내압의 개선도 도모하거나 하고 싶은 경우에는 도 2에 도시하는 플라즈마 CVD 장치를 사용하여, SiN막(21)을 형성하는 것이 바람직하다. 단, Si-H 결합량을 적게 하여, 방수성이 높고, 수소 블록성도 높은 막질의 SiN막을 형성할 수 있으면, 다른 플라즈마 CVD 장치를 적용해도 좋은데, 예를 들어 고밀도 플라즈마를 사용한 플라즈마 CVD 장치 등이 적합하다.
도 2에 도시한 바와 같이, 플라즈마 CVD 장치(100)는, 높은 진공도를 유지하는 진공 용기(101)를 구비하고 있다. 이 진공 용기(101)는, 통 형상 용기(102)와 천장판(103)으로 이루어지고, 통 형상 용기(102)의 상부에 천장판(103)을 설치함으로써, 외기로부터 밀폐된 공간을 형성하고 있다. 진공 용기(101)에는, 진공 용기(101)의 내부를 진공 상태로 하는 진공 장치(104)가 설치되어 있다.
천장판(103)의 상부에는 플라즈마를 생성시키는 RF 안테나(105)가 설치되어 있다. 이 RF 안테나(105)에는, 정합기(106)를 개재하여 고주파 전원인 RF 전원(107)이 접속되어 있다. 즉, RF 전원(107)으로부터 공급된 RF 파워는 RF 안테나(105)에 의해 플라즈마에 공급된다.
통 형상 용기(102)의 측벽의 상부에는, 성막하는 막의 원료가 되는 원료 가스나 불활성 가스를 진공 용기(101) 내에 공급하는 가스 공급관(108)이 설치되어 있다. 가스 공급관(108)에는 원료 가스나 불활성 가스의 공급량을 제어하는 가스 공급량 제어기가 설치되어 있다. 본 실시예에서는, 원료 가스로서, SiH4, N2 등을, 불활성 가스로서, Ar 등을 공급하고 있다. 이들 가스의 공급에 의해, 진공 용기(101)의 내부 상방에는 SiH4, N2 및 Ar 등의 플라즈마가 생성되게 된다.
통 형상 용기(102) 내의 하방에는, 성막 대상인 기판(109)을 보유 지지하는 기판 지지대(110)가 설치되어 있다. 이 기판 지지대(110)는, 기판(109)을 보유 지지하는 기판 보유 지지부(111)와, 이 기판 보유 지지부(111)를 보유 지지하는 지지축(112)에 의해 구성되어 있다. 기판 보유 지지부(111)의 내부에는 가열을 위한 히터(113)가 설치되어 있고, 이 히터(113)는 히터 제어 장치(114)에 의해 온도가 조정되고 있다. 이에 의해, 플라즈마 처리 중인 기판(109)의 온도를, 예를 들어 50 내지 400℃로 제어할 수 있다. 또한, 기판 보유 지지부(111)에는, 기판(109)을 정전기력으로 유지하는 정전 척 기구를 설치해도 좋다.
지지축(112)에는, 상하 구동 기구(도시 생략)가 설치되어 있고, 도 2에 도시한 바와 같이, 고밀도의 플라즈마 영역으로부터 기판(109)을 이격하는 것, 즉 고밀도 플라즈마의 영향을 받지 않는 위치에 기판(109)을 배치 가능하게 되어 있다. 구체적으로는, 기판 보유 지지부(111)는, 천장판(103)의 하면으로부터의 거리가 5cm 내지 30cm로 되는 위치로 이동 가능한데, 예를 들어 생성된 플라즈마 중심으로부터 10cm 이상 이격된 위치에 기판(109)을 배치한다. 이러한 배치로 함으로써, 후술하는 도 3의 그래프로 도시한 바와 같이, 막 중 수소량(Si-H 결합량)이 적어, 스트레스 변화량이 작은 SiN막, 즉 수소 블록성이 높은 SiN막을 형성하는 것이 가능하게 된다.
그리고, 상술한 플라즈마 CVD 장치(100)에는, RF 전원(107)에 의한 RF 파워와, 진공 장치(104)에 의한 압력과, 히터 제어 장치(114)에 의한 기판 온도와, 가스 공급량 제어기에 의한 가스 공급량과, 상하 구동 기구에 의한 기판 위치를, 각각 제어 가능한 주 제어 장치(119)가 설치되어 있다. 여기서, 도 2 중의 일점쇄선은, 주 제어 장치(119)로부터 RF 전원(107), 진공 장치(104), 히터 제어 장치(114), 가스 공급량 제어기에 제어 신호를 송신하기 위한 신호선을 의미하고 있다.
상술한 플라즈마 CVD 장치(100)에 있어서, 주 제어 장치(119)에 의해, 성막 온도, RF 파워, 가스 공급량을 후술하는 성막 조건에서 제어함으로써, 방수성이 높고, 수소 블록성도 높은 SiN막(21)의 성막이 가능하게 된다.
따라서, 이어서, SiN막(21)의 성막 조건에 대하여 설명한다. 본 실시예에 있어서, SiN막(21)은, RF 파워: 3.0kW, SiH4: 30sccm, N2: 800sccm, 압력: 25mTorr로 성막을 행했다. 이때, 기판(109)에 바이어스는 인가하지 않는다.
또한, 이 성막 조건은 일례이며, 이하의 성막 조건의 범위로 하면, 도 3에 도시한 바와 같은, 수소 확산이 없는 특성을 얻을 수 있다.
성막 온도: 50℃ 내지 400℃
SiH4 및 N2의 총 유량에 대한 RF 파워: 7W/sccm 이하
가스 유량비: SiH4/(SiH4+N2)=0.036 내지 0.33
바이어스 인가: 없음
성막 조건을 바꾸어 SiN막을 성막하고, 그 SiN막의 막 중 수소량(Si-H 결합량)과 스트레스 변화량의 관계를 측정한 것이, 도 3에 도시하는 그래프이다.
도 3에 있어서, SiN막 중의 수소량은 IR 분석(적외선 분석, 예를 들어 FTIR 등)에 의해 확인했다. 구체적으로는, 2140cm-1 부근에 발생하는 Si-H 결합의 피크 면적으로부터 구한 Si-H 결합량을, 막 중 수소량(Si-H 결합량)으로 하여 측정했다. 또, SiN막의 스트레스 변화량은, 응력 측정 장치(예를 들어, KLA-Tencor제, FLX-2320)에 의해 확인했다. 구체적으로는, 응력 측정 장치 내의 히터에 의해, SiN막 성막 후의 기판을 상온→450℃까지 승온하다가, 450℃에서 1시간 유지한 후에 상온까지 강하시켜, 그 사이의 응력의 변화를 측정하고, 이것을 스트레스 변화량으로 했다.
도 3에 도시한 바와 같이, 스트레스 변화량은 막 중 수소량(Si-H 결합량)과 상관이 있어, 막 중 수소량(Si-H 결합량)이 많으면 스트레스 변화량도 크고, 반대로, 막 중 수소량(Si-H 결합량)이 적으면 스트레스 변화량도 작고, 막 중 수소량(Si-H 결합량)이 1×1020[개/㎤] 이하인 경우에는 스트레스 변화량이 제로가 된다. 이것은, SiN막 중의 수소(특히, Si-H 결합의 수소)가 적은 경우, 막질이 치밀하여, 수소의 이동(투과)을 억제하기 때문에, 측정 시의 어닐 처리에 의해 이탈한 수소가 적어지고, 막응력의 변화도 작아지기 때문이다. 즉, SiN막의 스트레스 변화는, 막 중으로부터의 수소의 탈리가 주요인이며, 스트레스 변화량이 제로이면, 수소 확산이 없다고 할 수 있다.
상기 측정의 결과, SiN막의 막 중 수소량(Si-H 결합량)이 1×1020[개/㎤] 이하이면, 스트레스 변화량이 제로이며, 수소 확산이 없는 치밀한 막이라고 할 수 있다. 이와 같이, 본 실시예에서는, SiN막의 막 중 수소량(Si-H 결합량)을 1×1020[개/㎤] 이하로 함으로써, 종래의 SiN막에서는 불가능한 수소 블록성을, SiN막만으로 가능하게 하고 있다.
또, 본 실시예에서 기재하는 플라즈마 CVD 장치로 성막한 SiN막의 막 중 수소량(Si-H 결합량)은, 도 4의 그래프 중의 실험예에 나타낸 바와 같이, SiN막의 투과율에도 상관이 있어, Si-H 결합량을 적게 하면, 투과율이 높아지는 성질도 있다. 이것은, 일반적인 플라즈마 CVD 장치로 성막한 SiN막(도 4의 그래프 중의 비교예)과 비교하여, 막 중의 수소, 즉 불순물이 적기 때문이며, 그로 인해, 막 자체의 소광 계수 k가 0.005 이하로 매우 낮아, 그 결과, 높은 투과율이 얻어지고 있다고 생각된다.
그 외에, 본 실시예에서 기재하는 플라즈마 CVD 장치에 있어서는, 상술한 바와 같이, 고밀도 플라즈마를 생성 가능한 동시에, 고밀도의 플라즈마 영역으로부터 기판(109)을 이격할 수 있으므로, 플라즈마 데미지도 낮게 억제할 수 있어, 일반적인 플라즈마 CVD 장치로 성막한 SiN막과 비교하여, 절연 내압을 높게 할 수도 있다.
또, SiN막(21)의 막 두께는, 소자를 물리적으로 보호 가능한 막 두께, 즉 소자의 반도체층에 흠집을 발생시키지 않는 막 두께로 하고 있으며, 구체적으로는, 일반적인 LED에서 사용되고 있는 400 내지 1000㎚로 하고 있다. 이러한 범위의 막 두께에 있어서, SiN막(21)은, 후술하는 도 6으로부터 알 수 있는 바와 같이, 충분한 방수성을 갖고 있다.
따라서, 도 1에 도시한 소자 구조에 있어서는, 극히 일부(패드 개구부)를 제외하고, 소자 전체가 상기 특성, 막 두께를 갖는 SiN막(21)에 덮여 있으므로, 소자의 측벽에 있어서, 내부에 대한 수분의 침입을 방지하여, p 전극(15) 중의 Ag의 마이그레이션을 억제할 수 있어, 높은 마이그레이션 방지성이 얻어진다.
또, SiN막(21)은 수소 블록성도 높으므로, p형 GaN으로 이루어지는 p형 반도체층(14)의 고저항화를 방지하여, LED 소자의 열화를 방지할 수 있다. 또, 수소를 포함하는 분위기 하에서 어닐 처리를 실시하는 경우에도 수소의 소자 내부에 대한 침입을 SiN막(21)에 의해 방지할 수 있다.
그 외에, 종래의 SiN막과 비교하여, SiN막(21)은 막 자체의 투과율이 높고, 절연 내압도 높으므로, 보호막으로서의 투과율, 절연 내압이 향상되어, 그 결과, SiN막(21)의 막 두께를 두껍게 할 필요도 없고, 그 에칭도 불필요하므로, 성막 비용을 억제할 수 있다. 한편, 종래예 1에서는, SiN막(71)을 p 전극(65)의 주변부만 형성하기 때문에, SiO막(72)을 성막하기 전에 전체적으로 부착된 SiN(71)막을 일부 제거하는 공정이 필요해져, 성막 비용이 높아지고, 또, 종래예 2에서는 SiN막(81)은, 일반적으로 SiO막보다 절연 내압이 낮기 때문에, 절연성을 확보하기 위해서는 막 두께를 두껍게 할 필요가 있어, 성막에 시간이 걸리고 성막 비용이 높아진다.
수소 블록성, 마이그레이션 방지성, 투과율 및 절연 내성에 대해, 이상의 결과를 정리하여, 전술한 종래예 1, 종래예 2와 비교하면, 표 1에 나타낸 바와 같이 된다. 또한, 표 1에 있어서는, 후술하는 실시예 2, 실시예 3도 병기하고 있다.
Figure 112012002622818-pat00001
(주 1): p 전극 부근은 SiN막이 있기 때문에 80 내지 90％
표 1에 나타낸 바와 같이, 본 실시예에 있어서의 수소 블록성은, SiN막(21)이 치밀하므로, 종래예 1, 종래예 2보다 높다. 또, 본 실시예에 있어서의 마이그레이션 방지성은, 소자 전체가 SiN막(21)에 덮여 있으므로, 종래예 1보다 높고, 종래예 2와 동등하다. 이 결과, 소자의 신뢰성이 향상한다.
본 실시예에 있어서의 투과율(막 두께 500㎚, 광의 파장 350㎚의 조건에서 비교)에 대해서는, 종래예 2와 동일 정도 혹은 그 이상이다. 또, 본 실시예에 있어서의 절연 내압에 대해서는, 종래예 2보다 높기 때문에, SiN막(21)의 막 두께를 두껍게 할 필요는 없고, 그 에칭도 불필요하므로, 에칭 공정이 필요한 종래예 1이나 막 두께가 두꺼워지는 종래예 2보다 성막 비용을 억제할 수 있다.
이와 같이, 본 실시예에서는, 높은 마이그레이션 방지성과 수소 블록성을 양립하는 것이 가능하게 되어, 그 결과, LED 소자의 신뢰성을 향상시킬 수 있다.
(실시예 2)
도 5는, 본 실시예의 LED의 소자 구조를 도시하는 단면도이다. 또한, 도 5에 있어서, 실시예 1(도 1 참조)에 기재된 구성과 동등한 구성에 대해서는 동일한 부호를 부여하고, 중복되는 설명은 생략한다. 또, 도면 중의 화살표는, 투과광의 모습을 나타내고 있다.
본 실시예의 LED에 있어서, 반도체층의 소자 구조는, 실시예 1(도 1 참조)에서 기재한 LED와 동등한 구성이다. 또, 실시예 1과 마찬가지로, p 패드(16) 및 n 패드(18)에 있어서의 범프를 위한 개구부를 제외하고, 반도체층 및 전극부 주위를 피복하도록 보호막을 형성하고 있지만, 이 보호막의 구성이 실시예 1과는 상이하다.
구체적으로는, 보호막으로서 절연성을 갖고, 수소 블록성이 높은 SiN으로 이루어지는 SiN막(31)(제1 보호막)과, 절연성을 갖는 SiO로 이루어지는 SiO막(32)( 제2 보호막)을 순차 적층하고 있다. 즉, 제1층째를 SiN막(31), 제2층째를 SiO막(32)으로 한 2층 구조의 보호막을 형성하고 있다. 이와 같이, Ag를 함유하는 p 전극(15)의 주위뿐만 아니라, 소자 전체의 주위를, SiN막(31) 및 SiO막(32)의 2층 구조에 의해 보호하는 구조로 된다.
이들 SiN막(31), SiO막(32) 중, SiN막(31)은, 실시예 1에서 설명한 플라즈마 CVD 장치 및 성막 조건에 의해 형성되어 있다. 한편, SiO막(32)은, 도 2에 도시한 바와 같은 플라즈마 CVD 장치이어도 좋지만, 다른 플라즈마 CVD 장치이어도 좋은데, 역시 고밀도 플라즈마를 사용한 플라즈마 CVD 장치가 적합하다. 또한, 마찬가지의 SiO막을 형성할 수 있으면, 다른 장치, 예를 들어 스퍼터링 장치, 진공 증착 장치 등을 사용할 수도 있다.
전술한 바와 같이, SiN으로 이루어지는 보호막은, 통상 방수성은 높지만, 투과율이 낮아, 수소 블록성이 떨어진다는 문제가 있다. 또, 실시예 1에서 기재한 SiN막은, 방수성, 수소 블록성은 높지만, 투과율, 절연 내압은 SiO막과 같이 높지는 않아, 개선의 여지가 있다.
따라서, 본 실시예에서는, SiN막(31)을 실시예 1에서 설명한 바와 같이, Si-H 결합량을 적게 하여, 수소 블록성을 높게 하고 있다. 또한, 이 SiN막(31)의 외측에, 투과율이 높고, 절연 내압이 높은 SiO막(32)을 적층하는 구조로 하는 동시에, 이 SiO막(32)의 막 두께를 SiN막(31)보다 두껍게 하고 있다. 이러한 구성으로 함으로써, 투과율, 절연 내압을 향상시키고 있다. 단, SiO막(32)에는 원래 물을 통과하기 쉽고, 유지하기 쉽다는 성질이 있어, 한번 수분을 많이 포함하면 수분의 공급원이 되어, 소자측에 수분이 침입할 우려가 있다.
그로 인해, 본 실시예에서는, SiN막(31)을, 방수성을 유지할 수 있는 막 두께로 하고 있다. 여기서, 도 6의 그래프를 참조하여, SiN막(31)에 있어서의 방수성과 막 두께의 관계를 설명한다. 도 6에서는, 비교예로서 일반적인 플라즈마 CVD 장치에 의해 성막한 SiN에 있어서의 방수성과 막 두께의 그래프를 점선으로 병기했다. 또한, 도 6에 있어서의 방수성이란, 샘플로서, 코발트-철의 막 상에, 평가 대상의 SiN막, 막 중 수분량이 많은 SiO막을 순차 형성하고, 형성한 샘플에 있어서, 코팔트-철의 자화 열화를 측정함으로써, 평가 대상의 SiN막의 방수성을 평가한 것이다.
도 6의 그래프에 도시한 바와 같이, 비교예에서는, SiN막의 막 두께가 35㎚ 미만인 경우는 막 두께가 얇아짐에 따라, 방수성이 저하하고 있지만, SiN막의 막 두께가 35㎚ 이상인 경우는 방수성이 양호한 것을 알았다. 한편, 본 실시예에서는, SiN막의 막 두께가 10㎚ 미만인 경우는 막 두께가 얇아짐에 따라, 방수성이 저하하고 있지만, SiN막의 막 두께가 10㎚ 이상인 경우는 방수성이 양호한 것을 알았다. 이와 같이, 비교예에서는 35㎚ 이상이 아니면, 양호한 방수성은 얻지 못하였지만, 본 실시예에서는 SiN막(31)의 막 두께를 10㎚ 이상으로 함으로써 양호한 방수성을 얻을 수 있다. 즉, SiN막(31)에 있어서, 10㎚ 이상이 방수성을 유지할 수 있는 막 두께로 된다.
이와 같이, SiO막(32)의 내측에 치밀한 SiN막(31)을 형성하여, 방수성을 유지하는 막 두께로 하고 있으므로, 특히, SiO막(32)으로부터 공급되는 수분을 블록하여, LED 소자에 대한 수분의 침입을 저감시키고 있다.
또, SiO막(32)은, SiN막(31)과의 합계의 막 두께가, 소자를 물리적으로 보호가능한 막 두께, 즉 소자의 반도체층에 흠집을 발생시키지 않는 막 두께로 하고 있다. 구체적으로는, 합계의 막 두께를, 일반적인 LED에서 사용되고 있는 400 내지 1000㎚로 하고 있다.
도 5에 도시한 소자 구조에 있어서는, 극히 일부(패드 개구부)를 제외하고, 소자 전체가 상기 특성, 막 두께를 갖는 SiN막(31)에 덮여 있으므로, 소자의 측벽에 있어서, 내부에 대한 수분의 침입을 방지하여, p 전극(15) 중의 Ag의 마이그레이션을 억제할 수 있어, 높은 마이그레이션 방지성이 얻어진다.
또, SiN막(31)은, 수소 블록성도 높으므로, p형 GaN으로 이루어지는 p형 반도체층(14)의 고저항화를 방지하여, LED 소자의 열화를 방지할 수 있다. 또, 수소를 포함하는 분위기 하에서 어닐 처리를 실시하는 경우에도 수소의 소자 내부에 대한 침입을 SiN막(31)에 의해 방지할 수 있다.
또한, 투과율이 높고, 절연 내압이 높은 SiO막(32)을, SiN막(31)보다 두꺼운 막 두께로 적층하고 있으므로, SiN막뿐인 경우와 비교하여, 보호막 전체의 투과율, 보호막 전체의 절연 내압이 향상된다. 또한, SiN막(31)의 막 두께를 두껍게 할 필요도 없고, 그 에칭도 불필요하므로, 성막 비용을 억제할 수 있다.
따라서, 표 1에 나타낸 바와 같이, 본 실시예에 있어서의 수소 블록성은, SiN막(31)이 치밀하므로, 종래예 1, 종래예 2보다 높다. 또, 본 실시예에 있어서의 마이그레이션 방지성은, 소자 전체가 SiN막(31)에 덮여 있으므로, 종래예 1보다 높다. 이 결과, 소자의 신뢰성이 향상한다.
또, 본 실시예에 있어서의 투과율은, 막 두께 500㎚, 광의 파장 350㎚의 조건에서 비교한 경우(단, 본 실시예의 SiN막(31)의 막 두께는 10㎚, 그 투과율 99.97％), 그 보호막 전체의 투과율은 99.97％이다. 이 투과율은, 종래예 1(p 전극 부근의 투과율도 고려한 경우)와 대략 동등하고, 종래예 2, 실시예 1보다 높아, 광 취출 효율이 개선되어 있다. 이것은, 투과율이 낮은 SiN막(31)의 막 두께가 보호막 전체의 막 두께에 대하여 얇고, 투과율이 높은 SiO막(32)의 막 두께가 두껍기 때문에, 보호막 전체에서 높은 투과율을 얻을 수 있기 때문이다.
이와 같이, 본 실시예에서는, 높은 마이그레이션 방지성과 수소 블록성을 양립할 수 있고, 그리고, 높은 투과율을 달성할 수도 있어, 그 결과, LED 소자의 신뢰성을 향상시키는 동시에, 고휘도 구조를 실현할 수 있다.
(실시예 3)
도 7은, 본 실시예의 LED의 소자 구조를 도시하는 단면도이다. 또한, 도 7에 있어서, 실시예 1(도 1 참조)에서 기재한 구성과 동등한 구성에 대해서는 동일한 부호를 부여하고, 중복되는 설명은 생략한다. 또, 도면 중의 화살표는, 투과광의 모습을 나타내고 있다.
본 실시예의 LED에 있어서, 반도체층의 소자 구조는, 실시예 1(도 1 참조)에서 기재한 LED와 동등한 구성이다. 또, 실시예 1과 마찬가지로, p 패드(16) 및 n 패드(18)에 있어서의 범프를 위한 개구부를 제외하고, 반도체층 및 전극부 주위를 피복하도록, 보호막을 형성하고 있지만, 이 보호막의 구성이, 실시예 1, 실시예 2와는 상이하다.
구체적으로는, 보호막으로서 절연성을 갖고, 수소 블록성이 높은 SiN으로 이루어지는 SiN막(41)(제1 보호막)과, 절연성을 갖는 SiO로 이루어지는 SiO막(42)( 제2 보호막)과, 절연성을 갖고, 수소 블록성이 높은 SiN으로 이루어지는 SiN막(43)(제3 보호막)을 순차 적층하고 있다. 즉, 제1층째를 SiN막(41), 제2층째를 SiO막(42), 제3층째를 SiN막(43)으로 한 3층 구조의 보호막을 형성하고 있다. 이와 같이, Ag를 함유하는 p 전극(15)의 주위뿐만 아니라, 소자 전체의 주위를, SiN막(41), SiO막(42) 및 SiN막(43)의 3층 구조에 의해 보호하는 구조로 된다.
이들 SiN막(41), SiO막(42) 및 SiN막(43) 중, SiN막(41, 43)은, 실시예 1에서 설명한 플라즈마 CVD 장치 및 성막 조건에 의해 형성되어 있다. 한편, SiO막(42)은, 도 2에 도시한 바와 같은 플라즈마 CVD 장치이어도 좋지만, 다른 플라즈마 CVD 장치이어도 좋고, 역시 고밀도 플라즈마를 사용한 플라즈마 CVD 장치가 적합하다. 또한, 마찬가지의 SiO막을 형성할 수 있으면, 다른 장치, 예를 들어 스퍼터링 장치, 진공 증착 장치 등을 사용할 수도 있다.
전술한 바와 같이, SiN으로 이루어지는 보호막은, 통상 방수성은 높지만, 투과율이 낮아, 수소 블록성이 떨어진다는 문제가 있다. 또한, 실시예 1에서 기재한 SiN막(21)은, 방수성, 수소 블록성은 높지만, 투과율, 절연 내압은 SiO막과 같이 높지는 않아, 개선의 여지가 있다. 또, 실시예 2에서 기재한 SiN막(31), SiO막(32)으로 이루어지는 2층 구조의 보호막은, SiN막(31)에 방수성, 수소 블록성이 있다고는 해도 SiO막(32)의 성질로서, 막 중에 한번 수분을 많이 포함하면 수분의 공급원이 되고, 또, 수소의 공급원이 될 가능성도 있어, 장기적인 시간의 경과와 함께, 얼마 안되지만 수분, 수소가 소자측에 침입할 우려가 있다.
따라서, 본 실시예에서는, SiN막(41)을, 실시예 1에서 설명한 바와 같이, Si-H 결합량을 적게 하여, 수소 블록성을 높게 하는 동시에, 실시예 2(도 6)에서 설명한 바와 같이, 방수성을 유지할 수 있는 막 두께 10㎚ 이상으로 하고 있다. 또한, 이 SiN막(41)의 외측에, 방수성은 떨어지지만, 투과율이 높고, 절연 내압이 높은 SiO막(42)을 적층하는 동시에, 이 SiO막(42)의 막 두께를 SiN막(41)보다 두껍게 하고 있다. 이러한 구성으로 함으로써, 투과율, 절연 내압을 향상시키고 있다. 또한, SiO막(42)의 외측에, 수소 블록성이 높아, 방수성을 유지할 수 있는 막 두께 10㎚ 이상의 SiN막(43)을 적층하는 구조로 하고 있다.
이와 같이, SiO막(42)의 내측에 치밀한 SiN막(41)을 형성하여, 방수성을 유지하는 막 두께로 하고 있으므로, 특히, SiO막(42)으로부터 공급되는 수분, 수소를 블록하는 동시에, SiO막(42)의 외측에 치밀한 SiN막(43)을 형성하여, 방수성을 유지하는 막 두께로 하고 있으므로, 외부로부터 SiO막(42)에 대한 수분, 수소의 침입을 블록하여, LED 소자에 대한 수분, 수소의 침입을 저감시키고 있다.
또, SiO막(42)은, SiN막(41) 및 SiN막(43)의 합계의 막 두께가, 소자를 물리적으로 보호 가능한 막 두께, 즉 소자의 반도체층에 흠집을 발생시키지 않는 막 두께로 하고 있다. 구체적으로는 합계의 막 두께를, 일반적인 LED에서 사용되고 있는 400 내지 1000㎚로 하고 있다.
도 7에 도시한 소자 구조에 있어서는, 극히 일부(패드 개구부)를 제외하고, 소자 전체가 상기 특성, 막 두께를 갖는 SiN막(41)에 덮여 있으므로, 소자의 측벽에 있어서, 내부에 대한 수분의 침입을 방지하여, p 전극(15) 중의 Ag의 마이그레이션을 억제할 수 있어, 높은 마이그레이션 방지성이 얻어진다. 또한, 본 실시예의 경우, SiO막(42)의 외측에 SiN막(43)을 더 형성하고 있으므로, 보호막 내부, 특히, SiO막(42)의 내부에 침입하는 수분을 저감시킬 수 있고, 그로 인해, 소자측에 침입하는 수분을 저감시킬 수 있다. 그 결과, 실시예 2에 비하여, 마이그레이션 방지성을 더 향상시킬 수 있었다.
또, SiN막(41, 43)은, 수소 블록성도 높으므로, p형 GaN으로 이루어지는 p형 반도체층(14)의 고저항화를 방지하여, LED 소자의 열화를 방지할 수 있다. 또, 수소를 포함하는 분위기 하에서 어닐 처리를 실시하는 경우에도 수소의 소자 내부에 대한 침입을 SiN막(41, 43)에 의해 이중으로 방지할 수 있다.
또한, 투과율이 높고, 절연 내압이 높은 SiO막(42)을, SiN막(41, 43)보다 두꺼운 막 두께로 적층하고 있으므로, SiN막뿐인 경우와 비교하여, 보호막 전체의 투과율, 보호막 전체의 절연 내압이 향상한다. 또한, SiN막(41, 43)의 막 두께를 종래와 같이 두껍게 할 필요도 없고, 그 에칭도 불필요하므로, 성막 비용을 억제할 수 있다.
따라서, 표 1에 나타낸 바와 같이, 본 실시예에 있어서의 수소 블록성은, SiN막(41, 43)이 치밀하고, 이중으로 적층되어 있으므로, 종래예 1, 종래예 2보다 높고, 또한 실시예 2보다 높아진다. 또, 본 실시예에 있어서의 마이그레이션 방지성은, 소자 전체가 SiN막(41)에 덮여 있고, SiO막(42)이 SiN막(43)에 더 덮여 있으므로, 종래예 1보다 높고, 또 실시예 2보다도 높다. 이 결과, 소자의 신뢰성이 더욱 향상한다.
또, 본 실시예에 있어서의 투과율은, 막 두께 500㎚, 광의 파장 350㎚의 조건에서 비교한 경우(단, 본 실시예의 SiN막(41, 43)의 막 두께는 10㎚, 그 투과율 99.97％), 보호막 전체의 투과율은 99.94％이다. 이 투과율은, 종래예 1(p 전극 부근의 투과율도 고려한 경우), 실시예 2와 대략 동등하고, 종래예 2, 실시예 1보다 높아, 광 취출 효율이 개선되어 있다. 이것은, 실시예 2와 마찬가지로, 투과율이 낮은 SiN막(41, 43)의 막 두께가 보호막 전체의 막 두께에 대하여 얇고, 투과율이 높은 SiO막(42)의 막 두께가 두껍기 때문에, 보호막 전체적으로 높은 투과율을 얻을 수 있기 때문이다.
이와 같이, 본 실시예에서는, 높은 마이그레이션 방지성과 수소 블록성을 양립할 수 있고, 그리고, 높은 투과율을 달성할 수도 있어, 그 결과, LED 소자의 신뢰성을 더 향상시키는 동시에 고휘도 구조를 실현할 수 있다.
또한, 상기 실시예 1 내지 3에 있어서, LED의 반도체층의 재료, 구성은, 적어도 1개의 반도체층이, 수소에 의해 고저항화되는 p형 GaN을 포함하는 구성이면, 상술한 구성에 한하지 않고, 다른 재료, 구성이어도 좋다. 예를 들어, 활성층(13)은, III족 원자인 In, Al, Ga 등과 V족 원자인 N으로 이루어지는 질화물 반도체 등이어도 좋고, 또, 다중 양자 웰 구조에 한하지 않고, 단일의 양자 웰 구조나 왜곡 양자 웰 구조 등이어도 좋다. 또, 기판(11)도 사파이어 기판에 한하지 않고, GaN기판 등이어도 좋다. 또, 각 반도체층의 제조 방법도, 공지의 제조 방법, 예를 들어 유기 금속 기상 성장(MOVPE: Metal Organic Vapor Phase Epitaxy)이나 유기 금속 화학 기상 성장법(MOCVD: Metal Organic Chemical Vapor DepoSition) 등을 사용할 수 있다.
또, p 전극(15)은 다층 구조로 되어 있지만, 마이그레이션의 우려가 있는 Ag, Cu 등의 금속을 포함하고 있으면, Ni, Pt 이외의 다른 금속을 포함하는 구성이어도 좋다. 또, 그 제조 방법은, 공지의 제조 방법, 예를 들어 스퍼터링법이나 진공 증착법 등을 사용할 수 있고, 적층 후, 예를 들어 리프트 오프법에 의해, 원하는 패턴으로 형성하고 있다. 종래는, Ag 등의 마이그레이션을 고려하여, Ag층 등의 상하의 층을 다른 금속으로 구성하는 다층 구조(샌드위치 구조)로 하는 경우가 있었지만, 상기 실시예 1 내지 4의 보호막으로 소자 전체를 덮고 있으므로, 이러한 샌드 구조를 반드시 채용하지 않아도, Ag 등의 마이그레이션을 충분히 억제하는 것이 가능하다.
또, p 패드(16), n 전극(17), n 패드(18)는, 단층 구조 또는 다층 구조로 되어 있고, 그 제조 방법은, p 전극(15)과 마찬가지로, 공지의 제조 방법, 예를 들어 스퍼터링법이나 진공 증착법 등을 사용할 수 있어, 적층 후, 예를 들어 리프트 오프법에 의해, 원하는 패턴으로 형성하고 있다.
또한, 질화규소는, 대표적인 것으로서 Si3N4가 있고, 그 조성비에 따라, SixNy로 표기하기도 하지만, 여기에서는 표기를 간단하게 하기 위해, SiN으로 기재했다. 마찬가지로, 산화규소는, 대표적인 것으로서 SiO2가 있고, 그 조성비에 따라, SixOy로 표기하기도 하지만, 여기에서는 표기를 간단하게 하기 위해, SiO로 기재했다.
<산업상 이용가능성>
본 발명은, 반도체 발광 소자에 적용하는 것이며, 특히 백색 LED에 적합한 것이다.
11: 기판
12: n형 반도체층
13: 활성층
14: p형 반도체층
15: p 전극(전극부)
16: p 패드(전극부)
17: n 전극(전극부)
18: n 패드(전극부)
21, 31, 41: SiN막(제1 보호막)
32, 42: SiO막(제2 보호막)
43: SiN막(제3 보호막)

Claims (11)

  1. 기판 상에 형성된 복수의 반도체층과, 상기 복수의 반도체층의 전극이 되는 복수의 전극부를 갖는 반도체 발광 소자에 있어서, 당해 반도체 발광 소자를 보호하는 보호막이며,
    상기 보호막으로서, 상기 복수의 반도체층 및 상기 복수의 전극부의 주위를 피복하는 제1 보호막을 형성하는 동시에,
    상기 제1 보호막을, 막 중의 Si-H 결합량이 1.0×1020[개/㎤] 이하인 질화규소로 한 것을 특징으로 하는 반도체 발광 소자의 보호막.
  2. 제1항에 있어서, 상기 제1 보호막의 주위를 피복하는 제2 보호막을 더 형성하는 동시에,
    상기 제1 보호막을, 막 두께 10㎚ 이상으로 하고,
    상기 제2 보호막을, 산화규소로 한 것을 특징으로 하는 반도체 발광 소자의 보호막.
  3. 제2항에 있어서, 상기 제2 보호막의 주위를 피복하는 제3 보호막을 더 형성하는 동시에,
    상기 제3 보호막을, 상기 제1 보호막과 동일하게, 막 중의 Si-H 결합량이 1.0×1020[개/㎤] 이하인 질화규소로 하는 동시에, 당해 막 두께를 10㎚ 이상으로 한 것을 특징으로 하는 반도체 발광 소자의 보호막.
  4. 제3항에 있어서, 상기 복수의 반도체층 중 적어도 1개를 p형 GaN으로 이루어지는 반도체층으로 하는 것을 특징으로 하는 반도체 발광 소자의 보호막.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 복수의 전극부 중 적어도 1개가 은을 함유하는 금속으로 이루어지는 것을 특징으로 하는 반도체 발광 소자의 보호막.
  6. 제1항 내지 제4항 중 어느 한 항에 기재된 반도체 발광 소자의 보호막을 사용한 것을 특징으로 하는 반도체 발광 소자.
  7. 기판 상에 형성된 복수의 반도체층과, 상기 복수의 반도체층의 전극이 되는 복수의 전극부를 갖는 반도체 발광 소자에 있어서, 당해 반도체 발광 소자를 보호하는 보호막의 제작 방법이며,
    상기 보호막으로서, 상기 복수의 반도체층 및 상기 복수의 전극부의 주위를 피복하는 제1 보호막을 형성하고, 막 중의 Si-H 결합량이 1.0×1020[개/㎤] 이하인 질화규소로 형성하는 것을 특징으로 하는 반도체 발광 소자의 보호막의 제작 방법.
  8. 제7항에 있어서, 상기 제1 보호막을, 막 두께 10㎚ 이상으로 하는 동시에,
    상기 제1 보호막의 주위를 피복하는 제2 보호막을 더 형성하고, 산화규소로 형성하는 것을 특징으로 하는 반도체 발광 소자의 보호막의 제작 방법.
  9. 제8항에 있어서, 상기 제2 보호막의 주위를 피복하는 제3 보호막을 더 형성하고, 상기 제1 보호막과 동일하게, 막 중의 Si-H 결합량이 1.0×1020[개/㎤] 이하인 질화규소로 형성하는 동시에, 당해 막 두께를 10㎚ 이상으로 하는 것을 특징으로 하는 반도체 발광 소자의 보호막의 제작 방법.
  10. 제9항에 있어서, 상기 복수의 반도체층 중 적어도 1개를 p형 GaN으로 이루어지는 반도체층으로 형성하는 것을 특징으로 하는 반도체 발광 소자의 보호막의 제작 방법.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서, 상기 복수의 전극부 중 적어도 1개가 은을 함유하는 금속으로 이루어지는 것을 특징으로 하는 반도체 발광 소자의 보호막의 제작 방법.
KR1020120003231A 2011-01-19 2012-01-11 반도체 발광 소자, 반도체 발광 소자의 보호막 및 그 제작 방법 KR101234376B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-008417 2011-01-19
JP2011008417A JP2012151261A (ja) 2011-01-19 2011-01-19 半導体発光素子、半導体発光素子の保護膜及びその作製方法

Publications (2)

Publication Number Publication Date
KR20120084259A KR20120084259A (ko) 2012-07-27
KR101234376B1 true KR101234376B1 (ko) 2013-02-18

Family

ID=46715249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120003231A KR101234376B1 (ko) 2011-01-19 2012-01-11 반도체 발광 소자, 반도체 발광 소자의 보호막 및 그 제작 방법

Country Status (3)

Country Link
JP (1) JP2012151261A (ko)
KR (1) KR101234376B1 (ko)
TW (1) TW201234662A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103814160B (zh) * 2012-08-30 2018-09-14 日本碍子株式会社 复合基板、其制造方法、13族元素氮化物构成的功能层的制造方法以及功能元件
JP2015082612A (ja) * 2013-10-23 2015-04-27 旭化成株式会社 窒化物発光素子および窒化物発光素子の製造方法
US11195975B2 (en) 2018-06-12 2021-12-07 Ostendo Technologies, Inc. Device and method for III-V light emitting micropixel array device having hydrogen diffusion barrier layer
JP7307662B2 (ja) 2019-10-31 2023-07-12 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041403A (ja) * 2004-07-29 2006-02-09 Nichia Chem Ind Ltd 半導体発光素子
KR20080073320A (ko) * 2005-12-07 2008-08-08 소니 가부시끼 가이샤 표시 장치
JP2009188422A (ja) * 2009-04-14 2009-08-20 Stanley Electric Co Ltd 半導体発光素子
KR20100133932A (ko) * 2002-05-17 2010-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100310103B1 (ko) * 1999-01-05 2001-10-17 윤종용 반도체 장치의 제조 방법
JP3406250B2 (ja) * 1999-08-30 2003-05-12 日本エー・エス・エム株式会社 窒化珪素系膜の成膜方法
JP3723434B2 (ja) * 1999-09-24 2005-12-07 三洋電機株式会社 半導体発光素子
JP3998403B2 (ja) * 2000-06-21 2007-10-24 株式会社東芝 半導体装置及びその製造方法
JP2005286135A (ja) * 2004-03-30 2005-10-13 Eudyna Devices Inc 半導体装置および半導体装置の製造方法
JP4543732B2 (ja) * 2004-04-20 2010-09-15 日立電線株式会社 発光ダイオードアレイ
JP4455381B2 (ja) * 2005-03-28 2010-04-21 住友電工デバイス・イノベーション株式会社 半導体装置およびその製造方法、容量素子およびその製造方法、並びにｍｉｓ型半導体装置およびその製造方法。
JP2007189097A (ja) * 2006-01-13 2007-07-26 Nichia Chem Ind Ltd 半導体発光素子
JP5345328B2 (ja) * 2008-02-22 2013-11-20 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP5069597B2 (ja) * 2008-03-27 2012-11-07 富士フイルム株式会社 ガスバリアフィルムの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100133932A (ko) * 2002-05-17 2010-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2006041403A (ja) * 2004-07-29 2006-02-09 Nichia Chem Ind Ltd 半導体発光素子
KR20080073320A (ko) * 2005-12-07 2008-08-08 소니 가부시끼 가이샤 표시 장치
JP2009188422A (ja) * 2009-04-14 2009-08-20 Stanley Electric Co Ltd 半導体発光素子

Also Published As

Publication number Publication date
TW201234662A (en) 2012-08-16
KR20120084259A (ko) 2012-07-27
JP2012151261A (ja) 2012-08-09

Similar Documents

Publication Publication Date Title
US8502193B2 (en) Light-emitting device and fabricating method thereof
CN101990714B (zh) 发光器件和用于制造发光器件的方法
WO2011135888A1 (ja) 半導体発光素子、半導体発光素子の保護膜及びその作製方法
US8373152B2 (en) Light-emitting element and a production method therefor
US9099627B2 (en) Method for producing group III nitride semiconductor light-emitting device
WO2014045883A1 (ja) Ｌｅｄ素子及びその製造方法
WO2007055202A1 (ja) 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
JP2006041403A (ja) 半導体発光素子
WO2007060931A1 (ja) 窒化物半導体素子
JPWO2016163083A1 (ja) 窒化物半導体発光素子
WO2008072681A1 (ja) 化合物半導体発光素子及びその製造方法
WO2014073139A1 (ja) 紫外半導体発光素子およびその製造方法
KR101234376B1 (ko) 반도체 발광 소자, 반도체 발광 소자의 보호막 및 그 제작 방법
TW202002326A (zh) 用於具有氫擴散障蔽層之三五族發光微像素陣列裝置之裝置及方法
US20120244653A1 (en) Method for producing group iii nitride semiconductor light emitting element
JP2015082612A (ja) 窒化物発光素子および窒化物発光素子の製造方法
JP6125176B2 (ja) 高透過率保護膜作製方法および半導体発光素子の製造方法
WO2011135889A1 (ja) 半導体発光素子、半導体発光素子の保護膜及びその作製方法
WO2005060013A1 (ja) 半導体発光素子およびその製法
JP2005051137A (ja) 半導体装置の製造方法及び半導体装置
JP2009200150A (ja) ＺｎＯ系半導体素子とその製造方法及び光半導体素子
JP5818031B2 (ja) Ｌｅｄ素子
JP6362016B2 (ja) 半導体発光素子及びその製造方法
JP6361722B2 (ja) 発光装置の製造方法
KR20120135818A (ko) 발광소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee