JPH07240535A - 薄膜パターンの形成方法 - Google Patents
薄膜パターンの形成方法Info
- Publication number
- JPH07240535A JPH07240535A JP5520994A JP5520994A JPH07240535A JP H07240535 A JPH07240535 A JP H07240535A JP 5520994 A JP5520994 A JP 5520994A JP 5520994 A JP5520994 A JP 5520994A JP H07240535 A JPH07240535 A JP H07240535A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- positive resist
- thin film
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】 基板上１のＬＥＤ２を覆う窒化シリコン膜４
を酸化シリコン膜５により覆い、この酸化シリコン膜５
に塗布したポジレジスト２０の一部分を感光させる。こ
のポジレジスト２０の感光部分を現像により除去して形
成したレジストパターンを用いたエッチング工程によ
り、前記窒化シリコン膜４と酸化シリコン膜５とを貫通
するコンタクトホール９のパターンを形成する。このパ
ターン形成後に残存したポジレジスト２０の一部分を感
光させ、このポジレジスト２０の感光部分を現像により
除去してレジストパターンを形成する。そのレジストパ
ターンを用いたリフトオフ工程によりＬＥＤ２に接続す
る電極６のパターンを形成する。 【効果】 薄膜パターンの形成工程を簡略化できる。
を酸化シリコン膜５により覆い、この酸化シリコン膜５
に塗布したポジレジスト２０の一部分を感光させる。こ
のポジレジスト２０の感光部分を現像により除去して形
成したレジストパターンを用いたエッチング工程によ
り、前記窒化シリコン膜４と酸化シリコン膜５とを貫通
するコンタクトホール９のパターンを形成する。このパ
ターン形成後に残存したポジレジスト２０の一部分を感
光させ、このポジレジスト２０の感光部分を現像により
除去してレジストパターンを形成する。そのレジストパ
ターンを用いたリフトオフ工程によりＬＥＤ２に接続す
る電極６のパターンを形成する。 【効果】 薄膜パターンの形成工程を簡略化できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体ディバイス等に
おいて所望の薄膜パターンを形成する方法に関する。
おいて所望の薄膜パターンを形成する方法に関する。
【０００２】
【従来の技術】図６に示す半導体発光装置は、シリコン
基板１０１の一方の主面１０１ａに列をなして形成され
た複数のメサ形状のＬＥＤ１０２のアレイを備え、例え
ばページプリンタの感光ドラムの露光用光源として用い
られる。
基板１０１の一方の主面１０１ａに列をなして形成され
た複数のメサ形状のＬＥＤ１０２のアレイを備え、例え
ばページプリンタの感光ドラムの露光用光源として用い
られる。
【０００３】各ＬＥＤ１０２は薄膜状のエピタキシャル
層をパターニングすることで構成される。そのエピタキ
シャル層１０３は、ｎ+ 型半導体シリコン基板１の一方
の主面１ａに化合物半導体結晶を成長させることで形成
される。そのエピタキシャル層は、バッハァー層１０３
ａ、ｎ形半導体層１０３ｂ、ｐ形半導体層１０３ｃおよ
び高濃度に不純物をドープされたｐ+ 形半導体層１０３
ｄとで構成できる。各ＬＥＤ１０２はパッシベーション
膜として窒化シリコン（ＳｉＮX ）膜１０４により覆わ
れている。その窒化シリコン膜１０４を貫通するコンタ
クトホール１０９を介しｐ+ 形半導体層１０３ｄに接続
する個別電極１０６が、その窒化シリコン膜１０４上に
形成される。また、そのシリコン基板１０１の他方の主
面１０１ｂに接続する共通電極１０７が形成される。各
電極１０６、１０７は、例えば、半導体結晶との結合力
が強いクロム（Ｃｒ）層と、熱圧着性に優れ外部端子と
の接続が容易な金（Ａｕ）層とから構成できる。
層をパターニングすることで構成される。そのエピタキ
シャル層１０３は、ｎ+ 型半導体シリコン基板１の一方
の主面１ａに化合物半導体結晶を成長させることで形成
される。そのエピタキシャル層は、バッハァー層１０３
ａ、ｎ形半導体層１０３ｂ、ｐ形半導体層１０３ｃおよ
び高濃度に不純物をドープされたｐ+ 形半導体層１０３
ｄとで構成できる。各ＬＥＤ１０２はパッシベーション
膜として窒化シリコン（ＳｉＮX ）膜１０４により覆わ
れている。その窒化シリコン膜１０４を貫通するコンタ
クトホール１０９を介しｐ+ 形半導体層１０３ｄに接続
する個別電極１０６が、その窒化シリコン膜１０４上に
形成される。また、そのシリコン基板１０１の他方の主
面１０１ｂに接続する共通電極１０７が形成される。各
電極１０６、１０７は、例えば、半導体結晶との結合力
が強いクロム（Ｃｒ）層と、熱圧着性に優れ外部端子と
の接続が容易な金（Ａｕ）層とから構成できる。
【０００４】図５は、上記エピタキシャル層をメサ形状
に成形すると共に、光を遮蔽するｐ+ 形半導体層１０３
ｄの大きさを個別電極１０６との接続に必要な最小限の
大きさにすることで、ＬＥＤ１０２のパターンを形成す
る工程を示すものである。まず、図５の（１）に示すよ
うに、シリコン基板１０１の一方の主面１０１ａに形成
されたエピタキシャル層１０３にポジレジスト１１０を
塗布する。次に、図５の（２）に示すように、そのポジ
レジスト１１０の一部分をマスク１１１を介し紫外線を
照射することで露光して感光させる。次に、図５の
（３）に示すように、そのポジレジスト１１０の感光部
分を現像により除去してレジストパターンを形成する。
次に、図５の（４）に示すように、そのレジストパター
ンを用いたエッチング工程によりエピタキシャル層１０
３の不要部分を除去してメサ形状のエピタキシャル層１
０３のパターンを形成する。次に、図５の（５）に示す
ように、そのパターン形成後に残存したポジレジスト１
１０を除去する。次に、図５の（６）に示すように、そ
のメサ形状のエピタキシャル層１０３に新たなポジレジ
スト１１０′を塗布する。次に、図５の（７）に示すよ
うに、そのポジレジスト１１０′の一部分をマスク１１
１′を介し紫外線を照射することで露光して感光させ
る。次に、図５の（８）に示すように、そのポジレジス
ト１１０′の感光部分を現像により除去してレジストパ
ターンを形成する。次に、図５の（９）に示すように、
そのレジストパターンを用いたエッチング工程によりｐ
+ 形半導体層１０３ｄを不要部分の除去により個別電極
１０６との接続に必要な最小限の大きさにする。次に、
図５の（１０）に示すように、そのパターン形成後に残
存したポジレジスト１１０′を除去する。
に成形すると共に、光を遮蔽するｐ+ 形半導体層１０３
ｄの大きさを個別電極１０６との接続に必要な最小限の
大きさにすることで、ＬＥＤ１０２のパターンを形成す
る工程を示すものである。まず、図５の（１）に示すよ
うに、シリコン基板１０１の一方の主面１０１ａに形成
されたエピタキシャル層１０３にポジレジスト１１０を
塗布する。次に、図５の（２）に示すように、そのポジ
レジスト１１０の一部分をマスク１１１を介し紫外線を
照射することで露光して感光させる。次に、図５の
（３）に示すように、そのポジレジスト１１０の感光部
分を現像により除去してレジストパターンを形成する。
次に、図５の（４）に示すように、そのレジストパター
ンを用いたエッチング工程によりエピタキシャル層１０
３の不要部分を除去してメサ形状のエピタキシャル層１
０３のパターンを形成する。次に、図５の（５）に示す
ように、そのパターン形成後に残存したポジレジスト１
１０を除去する。次に、図５の（６）に示すように、そ
のメサ形状のエピタキシャル層１０３に新たなポジレジ
スト１１０′を塗布する。次に、図５の（７）に示すよ
うに、そのポジレジスト１１０′の一部分をマスク１１
１′を介し紫外線を照射することで露光して感光させ
る。次に、図５の（８）に示すように、そのポジレジス
ト１１０′の感光部分を現像により除去してレジストパ
ターンを形成する。次に、図５の（９）に示すように、
そのレジストパターンを用いたエッチング工程によりｐ
+ 形半導体層１０３ｄを不要部分の除去により個別電極
１０６との接続に必要な最小限の大きさにする。次に、
図５の（１０）に示すように、そのパターン形成後に残
存したポジレジスト１１０′を除去する。
【０００５】図４は、前記個別電極１０６のパターンを
形成する工程を示すものである。まず、図４の（１）に
示すように、基板１０１上のＬＥＤ１０２を窒化シリコ
ン膜１０４により覆う。次に、図４の（２）に示すよう
に、その窒化シリコン膜１０４にポジレジスト１２０を
塗布する。次に、図４の（３）に示すように、そのポジ
レジスト１２０の一部分をマスク１２１を介し紫外線を
照射することで露光して感光させる。次に、図４の
（４）に示すように、そのポジレジスト１１０の感光部
分を現像により除去してレジストパターンを形成する。
また、必要に応じてポストベークを行ない、窒化シリコ
ン膜１０４とポジレジスト１１０との密着性を向上す
る。次に、図４の（５）に示すように、そのレジストパ
ターンを用いたエッチング工程により窒化シリコン膜１
０４を貫通するコンタクトホール１０９のパターンを形
成する。次に、図４の（６）に示すように、そのパター
ン形成後に残存したポジレジスト１２０を除去する。次
に、図４の（７）に示すように、その窒化シリコン膜１
０４上およびコンタクトホール１０９を介し露出するｐ
+形半導体層１０３ｄ上とに個別電極材料１０６′を薄
膜状に形成する。次に、図４の（８）に示すように、そ
の個別電極材料１０６′上に新たなポジレジスト１２
０′を塗布する。次に、図４の（９）に示すように、そ
のポジレジスト１２０′の一部分をマスク１２１′を介
し紫外線を照射することで露光して感光させる。次に、
図４の（１０）に示すように、そのポジレジスト１２
０′の感光部分を現像により除去してレジストパターン
を形成する。また、必要に応じてポストベークを行な
い、窒化シリコン膜１０４とポジレジスト１１０との密
着性を向上する。次に、図４の（１１）に示すように、
そのレジストパターンを用いたエッチング工程により個
別電極材料１０６′の不要部分を除去して個別電極１０
６のパターンを形成する。次に、図４の（１２）に示す
ように、そのパターン形成後に残存したポジレジスト１
２０′を除去する。
形成する工程を示すものである。まず、図４の（１）に
示すように、基板１０１上のＬＥＤ１０２を窒化シリコ
ン膜１０４により覆う。次に、図４の（２）に示すよう
に、その窒化シリコン膜１０４にポジレジスト１２０を
塗布する。次に、図４の（３）に示すように、そのポジ
レジスト１２０の一部分をマスク１２１を介し紫外線を
照射することで露光して感光させる。次に、図４の
（４）に示すように、そのポジレジスト１１０の感光部
分を現像により除去してレジストパターンを形成する。
また、必要に応じてポストベークを行ない、窒化シリコ
ン膜１０４とポジレジスト１１０との密着性を向上す
る。次に、図４の（５）に示すように、そのレジストパ
ターンを用いたエッチング工程により窒化シリコン膜１
０４を貫通するコンタクトホール１０９のパターンを形
成する。次に、図４の（６）に示すように、そのパター
ン形成後に残存したポジレジスト１２０を除去する。次
に、図４の（７）に示すように、その窒化シリコン膜１
０４上およびコンタクトホール１０９を介し露出するｐ
+形半導体層１０３ｄ上とに個別電極材料１０６′を薄
膜状に形成する。次に、図４の（８）に示すように、そ
の個別電極材料１０６′上に新たなポジレジスト１２
０′を塗布する。次に、図４の（９）に示すように、そ
のポジレジスト１２０′の一部分をマスク１２１′を介
し紫外線を照射することで露光して感光させる。次に、
図４の（１０）に示すように、そのポジレジスト１２
０′の感光部分を現像により除去してレジストパターン
を形成する。また、必要に応じてポストベークを行な
い、窒化シリコン膜１０４とポジレジスト１１０との密
着性を向上する。次に、図４の（１１）に示すように、
そのレジストパターンを用いたエッチング工程により個
別電極材料１０６′の不要部分を除去して個別電極１０
６のパターンを形成する。次に、図４の（１２）に示す
ように、そのパターン形成後に残存したポジレジスト１
２０′を除去する。
【０００６】
【発明が解決しようとする課題】上記従来のＬＥＤパタ
ーンや個別電極パターンといった薄膜パターンの形成工
程は、レジストを２回塗布する必要があって工程が多く
複雑なものである。
ーンや個別電極パターンといった薄膜パターンの形成工
程は、レジストを２回塗布する必要があって工程が多く
複雑なものである。
【０００７】本発明は、上記技術的課題を解決すること
のできる薄膜パターンの形成方法を提供することを目的
とする。
のできる薄膜パターンの形成方法を提供することを目的
とする。
【０００８】
【課題を解決するための手段】本件第１発明は、薄膜に
塗布したポジレジストの一部分を露光により感光させ、
このポジレジストの感光部分を現像により除去して形成
したレジストパターンを用いたエッチングにより薄膜パ
ターンの形成を行ない、このパターン形成後に残存した
ポジレジストの一部分を露光により感光させ、このポジ
レジストの感光部分を現像により除去して形成したレジ
ストパターンを用いたリフトオフ工程により薄膜パター
ンの形成を行なうことを特徴とする薄膜パターンの形成
方法である。
塗布したポジレジストの一部分を露光により感光させ、
このポジレジストの感光部分を現像により除去して形成
したレジストパターンを用いたエッチングにより薄膜パ
ターンの形成を行ない、このパターン形成後に残存した
ポジレジストの一部分を露光により感光させ、このポジ
レジストの感光部分を現像により除去して形成したレジ
ストパターンを用いたリフトオフ工程により薄膜パター
ンの形成を行なうことを特徴とする薄膜パターンの形成
方法である。
【０００９】本件第２発明は、薄膜に塗布したポジレジ
ストの一部分を感光させ、このポジレジストの感光部分
を現像により除去して形成したレジストパターンを用い
て薄膜パターンの形成を行ない、このパターン形成後に
残存したポジレジストの一部分を感光させ、このポジレ
ジストの感光部分を現像により除去して形成したレジス
トパターンを用いて薄膜パターンの形成を行なうことを
特徴とする薄膜パターンの形成方法である。
ストの一部分を感光させ、このポジレジストの感光部分
を現像により除去して形成したレジストパターンを用い
て薄膜パターンの形成を行ない、このパターン形成後に
残存したポジレジストの一部分を感光させ、このポジレ
ジストの感光部分を現像により除去して形成したレジス
トパターンを用いて薄膜パターンの形成を行なうことを
特徴とする薄膜パターンの形成方法である。
【００１０】
【作用】本件発明の薄膜パターンの形成方法によれば、
１回のレジストの塗布で異なる２つのレジストパターン
を形成するので、薄膜パターンの形成工程を簡略化で
き、また、本件発明の半導体発光装置を製造することが
できる。例えば、基板上のＬＥＤを窒化シリコン膜によ
り覆い、この窒化シリコン膜を酸化シリコン膜により覆
い、この酸化シリコン膜に塗布したポジレジストの一部
分を感光させ、このポジレジストの感光部分を現像によ
り除去して形成したレジストパターンを用いたエッチン
グにより、前記窒化シリコン膜と酸化シリコン膜とを貫
通してコンタクトホールのパターンを形成し、このパタ
ーン形成後に残存したポジレジストの一部分を感光さ
せ、このポジレジストの感光部分を現像により除去して
形成したレジストパターンを用いたリフトオフ工程によ
りＬＥＤに接続する電極のパターンを形成することで、
半導体発光装置が製造される。
１回のレジストの塗布で異なる２つのレジストパターン
を形成するので、薄膜パターンの形成工程を簡略化で
き、また、本件発明の半導体発光装置を製造することが
できる。例えば、基板上のＬＥＤを窒化シリコン膜によ
り覆い、この窒化シリコン膜を酸化シリコン膜により覆
い、この酸化シリコン膜に塗布したポジレジストの一部
分を感光させ、このポジレジストの感光部分を現像によ
り除去して形成したレジストパターンを用いたエッチン
グにより、前記窒化シリコン膜と酸化シリコン膜とを貫
通してコンタクトホールのパターンを形成し、このパタ
ーン形成後に残存したポジレジストの一部分を感光さ
せ、このポジレジストの感光部分を現像により除去して
形成したレジストパターンを用いたリフトオフ工程によ
りＬＥＤに接続する電極のパターンを形成することで、
半導体発光装置が製造される。
【００１１】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００１２】図１に示す半導体発光装置は、シリコン基
板１の一方の主面１ａに列をなして形成された複数のメ
サ形状のＬＥＤ２のアレイを備え、例えばページプリン
タの感光ドラムの露光用光源として用いられる。
板１の一方の主面１ａに列をなして形成された複数のメ
サ形状のＬＥＤ２のアレイを備え、例えばページプリン
タの感光ドラムの露光用光源として用いられる。
【００１３】各ＬＥＤ２は薄膜状のエピタキシャル層を
パターニングすることで構成される。そのエピタキシャ
ル層３は、ｎ+ 型半導体シリコン基板１の一方の主面１
ａに例えばガリウム砒素（ＧａＡｓ）、ガリウム砒素リ
ン（ＧａＡｓＰ）、ガリウムリン（ＧａＰ）、アルミニ
ウムガリウム砒素（ＡｌＧａＡｓ）等の化合物半導体結
晶を有機金属気相エピタキシー等により成長させること
で形成される。そのエピタキシャル層は、バッハァー層
３ａ、ｎ形半導体層３ｂ、ｐ形半導体層３ｃおよび高濃
度に不純物をドープされたｐ+ 形半導体層３ｄとで構成
できる。各ＬＥＤ２はパッシベーション膜として窒化シ
リコン（ＳｉＮX ）膜４と酸化シリコン膜（ＳｉＯ2 ）
５により覆われている。その窒化シリコン膜４と酸化シ
リコン膜５とを貫通するコンタクトホール９を介しｐ+
形半導体層３ｄに接続する個別電極６が、その酸化シリ
コン膜５上に形成される。また、シリコン基板１の他方
の主面１ｂに接続する共通電極７が形成される。各電極
６、７は、例えば、半導体結晶との結合力が強いクロム
（Ｃｒ）層と、熱圧着性に優れ外部端子との接続が容易
な金（Ａｕ）層とから構成できる。
パターニングすることで構成される。そのエピタキシャ
ル層３は、ｎ+ 型半導体シリコン基板１の一方の主面１
ａに例えばガリウム砒素（ＧａＡｓ）、ガリウム砒素リ
ン（ＧａＡｓＰ）、ガリウムリン（ＧａＰ）、アルミニ
ウムガリウム砒素（ＡｌＧａＡｓ）等の化合物半導体結
晶を有機金属気相エピタキシー等により成長させること
で形成される。そのエピタキシャル層は、バッハァー層
３ａ、ｎ形半導体層３ｂ、ｐ形半導体層３ｃおよび高濃
度に不純物をドープされたｐ+ 形半導体層３ｄとで構成
できる。各ＬＥＤ２はパッシベーション膜として窒化シ
リコン（ＳｉＮX ）膜４と酸化シリコン膜（ＳｉＯ2 ）
５により覆われている。その窒化シリコン膜４と酸化シ
リコン膜５とを貫通するコンタクトホール９を介しｐ+
形半導体層３ｄに接続する個別電極６が、その酸化シリ
コン膜５上に形成される。また、シリコン基板１の他方
の主面１ｂに接続する共通電極７が形成される。各電極
６、７は、例えば、半導体結晶との結合力が強いクロム
（Ｃｒ）層と、熱圧着性に優れ外部端子との接続が容易
な金（Ａｕ）層とから構成できる。
【００１４】図２は、上記エピタキシャル層をメサ形状
に成形すると共に、光を遮蔽するｐ + 形半導体層３ｄの
大きさを個別電極６との接続に必要な最小限の大きさに
することで、ＬＥＤ２のパターンを形成する工程を示す
ものである。まず、図２の（１）に示すように、シリコ
ン基板１の一方の主面１ａに形成されたエピタキシャル
層３にポジレジスト１０を塗布する。次に、図２の
（２）に示すように、そのポジレジスト１０の一部分を
マスク１１を介し紫外線を照射することで露光して感光
させる。次に、図２の（３）に示すように、そのポジレ
ジスト１０の感光部分を現像により除去してレジストパ
ターンを形成する。次に、図２の（４）に示すように、
そのレジストパターンを用いたエッチング工程によりエ
ピタキシャル層３の不要部分を除去してメサ形状のエピ
タキシャル層３のパターンを形成する。次に、図２の
（５）に示すように、そのパターン形成後に残存したポ
ジレジスト１０の一部分をマスク１１′を介し紫外線を
照射することで露光して感光させる。次に、図２の
（６）に示すように、そのポジレジスト１０の感光部分
を現像により除去してレジストパターンを形成する。次
に、図２の（７）に示すように、そのレジストパターン
を用いたエッチング工程によりｐ+ 形半導体層３ｄを不
要部分の除去により個別電極６との接続に必要な最小限
の大きさにする。次に、図２の（８）に示すように、そ
のパターン形成後に残存したポジレジスト１０を除去す
る。
に成形すると共に、光を遮蔽するｐ + 形半導体層３ｄの
大きさを個別電極６との接続に必要な最小限の大きさに
することで、ＬＥＤ２のパターンを形成する工程を示す
ものである。まず、図２の（１）に示すように、シリコ
ン基板１の一方の主面１ａに形成されたエピタキシャル
層３にポジレジスト１０を塗布する。次に、図２の
（２）に示すように、そのポジレジスト１０の一部分を
マスク１１を介し紫外線を照射することで露光して感光
させる。次に、図２の（３）に示すように、そのポジレ
ジスト１０の感光部分を現像により除去してレジストパ
ターンを形成する。次に、図２の（４）に示すように、
そのレジストパターンを用いたエッチング工程によりエ
ピタキシャル層３の不要部分を除去してメサ形状のエピ
タキシャル層３のパターンを形成する。次に、図２の
（５）に示すように、そのパターン形成後に残存したポ
ジレジスト１０の一部分をマスク１１′を介し紫外線を
照射することで露光して感光させる。次に、図２の
（６）に示すように、そのポジレジスト１０の感光部分
を現像により除去してレジストパターンを形成する。次
に、図２の（７）に示すように、そのレジストパターン
を用いたエッチング工程によりｐ+ 形半導体層３ｄを不
要部分の除去により個別電極６との接続に必要な最小限
の大きさにする。次に、図２の（８）に示すように、そ
のパターン形成後に残存したポジレジスト１０を除去す
る。
【００１５】図３は、前記個別電極６のパターンを形成
する工程を示すものである。まず、図３の（１）に示す
ように、基板１上のＬＥＤ２を窒化シリコン膜４と酸化
シリコン膜５とにより覆う。その窒化シリコン膜４はＳ
ｉＨ4 とＮＨ3 とを原料として（他にＨ2 やＮ2 を加え
てもよい）プラズマＣＶＤにより形成できる。この窒化
シリコン膜４の形成を行なった反応容器内でそのＮＨ3
をＮ2 Ｏに置換するだけで酸化シリコン膜５の形成を行
なうことができる。その酸化シリコン膜５の厚さは数百
Å程度でよい。次に、図３の（２）に示すように、その
窒化シリコン膜４と酸化シリコン膜５にポジレジスト２
０を塗布する。この際、酸化シリコン膜５とポジレジス
ト２０との間にヘキサメチルジシラザン（ＨＭＤＳ）を
介在させ、酸化シリコン膜５とポジレジスト２０との密
着性を向上させるのが好ましい。次に、図３の（３）に
示すように、そのポジレジスト２０の一部分をマスク２
１を介し紫外線を照射することで露光して感光させる。
次に、図３の（４）に示すように、そのポジレジスト１
０の感光部分を現像により除去してレジストパターンを
形成する。次に、図３の（５）に示すように、そのレジ
ストパターンを用いたエッチング工程により窒化シリコ
ン膜４と酸化シリコン膜５とを貫通するコンタクトホー
ル９のパターンを形成する。なお、そのエッチングはＮ
Ｈ4 ＦとＨＦとを適当比で混合したバッファードフッ酸
（ＢＨＦ）により行なうことができる。次に、図３の
（６）に示すように、そのパターン形成後に残存したポ
ジレジスト２０の一部分をマスク２１′を介し紫外線を
照射することで露光して感光させる。次に、図３の
（７）に示すように、そのポジレジスト２０の感光部分
を現像により除去してレジストパターンを形成する。次
に、図３の（８）に示すように、その酸化シリコン膜５
上およびコンタクトホール９を介し露出するｐ+ 形半導
体層３ｄ上とに個別電極材料６′を薄膜状に形成する。
次に、図３の（９）に示すように、そのレジストパター
ンを用いたリフトオフ工程により残存したポジレジスト
２０と共に個別電極材料６′の不要部分を除去して個別
電極６のパターンを成形する。
する工程を示すものである。まず、図３の（１）に示す
ように、基板１上のＬＥＤ２を窒化シリコン膜４と酸化
シリコン膜５とにより覆う。その窒化シリコン膜４はＳ
ｉＨ4 とＮＨ3 とを原料として（他にＨ2 やＮ2 を加え
てもよい）プラズマＣＶＤにより形成できる。この窒化
シリコン膜４の形成を行なった反応容器内でそのＮＨ3
をＮ2 Ｏに置換するだけで酸化シリコン膜５の形成を行
なうことができる。その酸化シリコン膜５の厚さは数百
Å程度でよい。次に、図３の（２）に示すように、その
窒化シリコン膜４と酸化シリコン膜５にポジレジスト２
０を塗布する。この際、酸化シリコン膜５とポジレジス
ト２０との間にヘキサメチルジシラザン（ＨＭＤＳ）を
介在させ、酸化シリコン膜５とポジレジスト２０との密
着性を向上させるのが好ましい。次に、図３の（３）に
示すように、そのポジレジスト２０の一部分をマスク２
１を介し紫外線を照射することで露光して感光させる。
次に、図３の（４）に示すように、そのポジレジスト１
０の感光部分を現像により除去してレジストパターンを
形成する。次に、図３の（５）に示すように、そのレジ
ストパターンを用いたエッチング工程により窒化シリコ
ン膜４と酸化シリコン膜５とを貫通するコンタクトホー
ル９のパターンを形成する。なお、そのエッチングはＮ
Ｈ4 ＦとＨＦとを適当比で混合したバッファードフッ酸
（ＢＨＦ）により行なうことができる。次に、図３の
（６）に示すように、そのパターン形成後に残存したポ
ジレジスト２０の一部分をマスク２１′を介し紫外線を
照射することで露光して感光させる。次に、図３の
（７）に示すように、そのポジレジスト２０の感光部分
を現像により除去してレジストパターンを形成する。次
に、図３の（８）に示すように、その酸化シリコン膜５
上およびコンタクトホール９を介し露出するｐ+ 形半導
体層３ｄ上とに個別電極材料６′を薄膜状に形成する。
次に、図３の（９）に示すように、そのレジストパター
ンを用いたリフトオフ工程により残存したポジレジスト
２０と共に個別電極材料６′の不要部分を除去して個別
電極６のパターンを成形する。
【００１６】上記ＬＥＤ２のパターン形成工程および個
別電極６のパターン形成工程といった薄膜パターンの形
成工程においては、それぞれ１回のレジスト１０、２０
の塗布で異なる２つのレジストパターンを形成するの
で、各パターンの形成工程を簡略化できる。上記工程に
より製造された半導体発光装置においては、ＬＥＤ２を
覆う窒化シリコン膜４は電極材料との密着性がよい酸化
シリコン膜５に覆われ、その酸化シリコン膜５上に個別
電極６が形成されているので、個別電極６の剥離を防止
できる。また、窒化シリコン膜４が酸化シリコン膜５に
覆われることで、窒化シリコン膜４の膜質を厚く（５０
００Å程度）緻密にできる。すなわち、ＬＥＤ２のパッ
シベーション膜が窒化シリコン膜４のみであると、レジ
スト材料との密着性が悪いため、窒化シリコン膜４が１
０００Å程度以下であったり緻密度が低くエッチングレ
ートが大きい場合を除き、レジスト２０を一回目に露光
して現像した後にポストベークを行ない、レジスト２０
と窒化シリコン膜４との密着性の向上を図ることが必要
になる。しかし、ポストベークを行なうと１回目の露光
では感光しなかった部分が感光性を失ってしまい、２回
目の露光を行なっても異なるレジストパターンを形成す
ることができなくなる。これに対し、窒化シリコン膜４
を酸化シリコン膜５により覆い、酸化シリコン膜５とポ
ジレジスト２０との間にヘキサメチルジシラザンを介在
させ、ヘキサメチルジシラザンのＣＨ3基と酸化シリコ
ン膜５の酸素とを結合させることで、酸化シリコン膜５
とポジレジスト２０との密着性を向上できるので、窒化
シリコン膜４が厚く緻密であってもポストベークを不要
とできる。なお、ポジレジストとしては、例えば東京応
化工業株式会社製の商標名ＯＦＰＲ８００、ＯＦＰＲ５
０００や富士ハント製のＨＰＲ１１８２等を用いること
ができるが、特に限定されるものではない。
別電極６のパターン形成工程といった薄膜パターンの形
成工程においては、それぞれ１回のレジスト１０、２０
の塗布で異なる２つのレジストパターンを形成するの
で、各パターンの形成工程を簡略化できる。上記工程に
より製造された半導体発光装置においては、ＬＥＤ２を
覆う窒化シリコン膜４は電極材料との密着性がよい酸化
シリコン膜５に覆われ、その酸化シリコン膜５上に個別
電極６が形成されているので、個別電極６の剥離を防止
できる。また、窒化シリコン膜４が酸化シリコン膜５に
覆われることで、窒化シリコン膜４の膜質を厚く（５０
００Å程度）緻密にできる。すなわち、ＬＥＤ２のパッ
シベーション膜が窒化シリコン膜４のみであると、レジ
スト材料との密着性が悪いため、窒化シリコン膜４が１
０００Å程度以下であったり緻密度が低くエッチングレ
ートが大きい場合を除き、レジスト２０を一回目に露光
して現像した後にポストベークを行ない、レジスト２０
と窒化シリコン膜４との密着性の向上を図ることが必要
になる。しかし、ポストベークを行なうと１回目の露光
では感光しなかった部分が感光性を失ってしまい、２回
目の露光を行なっても異なるレジストパターンを形成す
ることができなくなる。これに対し、窒化シリコン膜４
を酸化シリコン膜５により覆い、酸化シリコン膜５とポ
ジレジスト２０との間にヘキサメチルジシラザンを介在
させ、ヘキサメチルジシラザンのＣＨ3基と酸化シリコ
ン膜５の酸素とを結合させることで、酸化シリコン膜５
とポジレジスト２０との密着性を向上できるので、窒化
シリコン膜４が厚く緻密であってもポストベークを不要
とできる。なお、ポジレジストとしては、例えば東京応
化工業株式会社製の商標名ＯＦＰＲ８００、ＯＦＰＲ５
０００や富士ハント製のＨＰＲ１１８２等を用いること
ができるが、特に限定されるものではない。
【００１７】なお、本発明は上記実施例に限定されな
い。例えば、ＴＦＴアクティブマトリクス液晶表示装置
において、画素電極を覆う絶縁膜にコンタクトホールの
パターンを形成し、そのコンタクトホールを介し画素電
極に接続するＴＦＴのドレイン電極のパターンを形成す
る工程においても、本発明の薄膜パターンの形成方法を
利用することができる。
い。例えば、ＴＦＴアクティブマトリクス液晶表示装置
において、画素電極を覆う絶縁膜にコンタクトホールの
パターンを形成し、そのコンタクトホールを介し画素電
極に接続するＴＦＴのドレイン電極のパターンを形成す
る工程においても、本発明の薄膜パターンの形成方法を
利用することができる。
【００１８】
【発明の効果】本件発明方法によれば薄膜パターンの形
成工程を簡略化できる。
成工程を簡略化できる。
【図１】本発明の実施例の半導体発光装置の（１）は構
成説明用断面図、（２）は構成説明用平面図
成説明用断面図、（２）は構成説明用平面図
【図２】本発明の実施例のＬＥＤパターンの形成工程の
説明図
説明図
【図３】本発明の実施例の電極パターンの形成工程の説
明図
明図
【図４】従来例の電極パターンの形成工程の説明図
【図５】従来例のＬＥＤパターンの形成工程の説明図
【図６】本発明の実施例の半導体発光装置の（１）は構
成説明用断面図、（２）は構成説明用平面図
成説明用断面図、（２）は構成説明用平面図
１ 基板 ２ ＬＥＤ ４ 窒化シリコン膜 ５ 酸化シリコン膜 ６ 個別電極 ９ コンタクトホール １０、２０ ポジレジスト
Claims (2)
- 【請求項１】 薄膜に塗布したポジレジストの一部分を
露光により感光させ、このポジレジストの感光部分を現
像により除去して形成したレジストパターンを用いたエ
ッチングにより薄膜パターンの形成を行ない、このパタ
ーン形成後に残存したポジレジストの一部分を露光によ
り感光させ、このポジレジストの感光部分を現像により
除去して形成したレジストパターンを用いたリフトオフ
工程により薄膜パターンの形成を行なうことを特徴とす
る薄膜パターンの形成方法。 - 【請求項２】 薄膜に塗布したポジレジストの一部分を
感光させ、このポジレジストの感光部分を現像により除
去して形成したレジストパターンを用いて薄膜パターン
の形成を行ない、このパターン形成後に残存したポジレ
ジストの一部分を感光させ、このポジレジストの感光部
分を現像により除去して形成したレジストパターンを用
いて薄膜パターンの形成を行なうことを特徴とする薄膜
パターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5520994A JPH07240535A (ja) | 1994-02-28 | 1994-02-28 | 薄膜パターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5520994A JPH07240535A (ja) | 1994-02-28 | 1994-02-28 | 薄膜パターンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07240535A true JPH07240535A (ja) | 1995-09-12 |
Family
ID=12992259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5520994A Pending JPH07240535A (ja) | 1994-02-28 | 1994-02-28 | 薄膜パターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07240535A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6670104B2 (en) | 2000-07-03 | 2003-12-30 | Nec Lcd Technologies, Ltd. | Pattern forming method and method of manufacturing thin film transistor |
| US6891871B1 (en) | 1999-09-24 | 2005-05-10 | Sanyo Electric Co., Ltd. | Semiconductor light emitting device |
| WO2011135888A1 (ja) * | 2010-04-28 | 2011-11-03 | 三菱重工業株式会社 | 半導体発光素子、半導体発光素子の保護膜及びその作製方法 |
| WO2011135889A1 (ja) * | 2010-04-28 | 2011-11-03 | 三菱重工業株式会社 | 半導体発光素子、半導体発光素子の保護膜及びその作製方法 |
-
1994
- 1994-02-28 JP JP5520994A patent/JPH07240535A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6891871B1 (en) | 1999-09-24 | 2005-05-10 | Sanyo Electric Co., Ltd. | Semiconductor light emitting device |
| US6670104B2 (en) | 2000-07-03 | 2003-12-30 | Nec Lcd Technologies, Ltd. | Pattern forming method and method of manufacturing thin film transistor |
| WO2011135888A1 (ja) * | 2010-04-28 | 2011-11-03 | 三菱重工業株式会社 | 半導体発光素子、半導体発光素子の保護膜及びその作製方法 |
| WO2011135889A1 (ja) * | 2010-04-28 | 2011-11-03 | 三菱重工業株式会社 | 半導体発光素子、半導体発光素子の保護膜及びその作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5523590A (en) | LED array with insulating films | |
| JPH0460343B2 (ja) | ||
| JPH07240535A (ja) | 薄膜パターンの形成方法 | |
| US20070295977A1 (en) | Optical semiconductor device and method of manufacturing the same | |
| JP2720635B2 (ja) | 半導体発光素子の製造方法 | |
| JPH06252440A (ja) | 半導体発光装置 | |
| JPH0638429B2 (ja) | 薄膜電界効果トランジスタとその製造方法 | |
| KR100648214B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JP2002026393A (ja) | 半導体発光素子およびそれを用いた表示装置 | |
| JP3701102B2 (ja) | Ｌｅｄアレイ | |
| US5196369A (en) | Method of producing a light emitting diode array device | |
| JPH05327013A (ja) | 発光ダイオードアレイ | |
| JPH02152283A (ja) | 発光ダイオードアレイの製造方法 | |
| KR100311463B1 (ko) | 플레이티드히트씽크제조방법 | |
| KR890004988B1 (ko) | 발광소자 어레이의 전극 형성방법 | |
| JPH02113524A (ja) | 発光素子の製造方法 | |
| KR900004969B1 (ko) | 광소자 어레이의 전극 형성방법 | |
| JP2752535B2 (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2555305Y2 (ja) | 発光ダイオードアレイ | |
| JP2002164579A (ja) | 半導体発光装置 | |
| KR100297098B1 (ko) | 반도체소자의필드산화막형상방법 | |
| JPH0677531A (ja) | 半導体発光素子及びその製造方法 | |
| JP2765603B2 (ja) | 電流狭窄型発光ダイオードおよびその製造方法 | |
| JPH05144732A (ja) | 半導体量子井戸構造体を有する半導体装置の製法 | |
| JPH0513733A (ja) | 半導体装置、及びその製造方法 |