JPH02113524A - 発光素子の製造方法 - Google Patents

発光素子の製造方法

Info

Publication number
JPH02113524A
JPH02113524A JP63266050A JP26605088A JPH02113524A JP H02113524 A JPH02113524 A JP H02113524A JP 63266050 A JP63266050 A JP 63266050A JP 26605088 A JP26605088 A JP 26605088A JP H02113524 A JPH02113524 A JP H02113524A
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor substrate
light
resist
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63266050A
Other languages
English (en)
Inventor
Satoru Kikuchi
悟 菊池
Akira Hagino
萩野 晃
Noriyuki Shige
重 則幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP63266050A priority Critical patent/JPH02113524A/ja
Publication of JPH02113524A publication Critical patent/JPH02113524A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/185Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only horizontal cavities, e.g. horizontal cavity surface-emitting lasers [HCSEL]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、発光素子、特に発光ダイオード素子の製造方
法に関する。
〔従来の技術〕
表示装置用あるいは光通信用の発光源の一つとして、発
光ダイオード(発光ダイオード素子)が多用されている
。光通信用の発光源としての発光ダイオードは、特に光
伝送に使用される光ファイバとの光結合効率を高めるこ
とが要請されている。
発光ダイオード素子(発光ダイオードチップ)構造につ
いては、たとえば、オーム社発行「光フアイバ通信入門
、1986年6月30日発行、P103〜P104に記
載されている。この文献には、光ファイバへの光の結合
効率を上昇させるため、発光ダイオードの出射面に球レ
ンズを付加したり、あるいは発光ダイオードの半導体表
面(主面)をレンズ状に形成して光の結合効率を高めた
例が記載されている。また、日立評論社発行「日立評論
J 19B3年第10号、昭和58年10月25日発行
P49〜P52には、光ファイバとの光結合効率を向上
させるために、発光ダイオードチップ(以下単にチップ
とも称する。)自体を半球(ドーム)状に形成したいわ
ゆるドームチップの例が紹介されている。このドームチ
ップでは、発光径が30μm1 ドーム半径が200t
1mとなっている。
〔発明が解決しようとする課題〕
発光ダイオード装置において光出力を高めるための構造
の一つとして、前記文献にも記載されているように、発
光ダイオードチップの表面(発光面側)に半球状レンズ
を形成するものがある。光の反射という観点からするな
らば、平坦な面から光を発光させるチップ構造にあって
は、たとえば、GaA1Asからなる発光ダイオード素
子の場合、GaA1Asと空気との界面に対して17度
以上の角度で入射して来る光は、外に取り出せず、チッ
プ内に反射してしまう、これに対して、GaAAAsの
発光面側を半球状レンズとすると、チップ内部で発生さ
れた光の殆どをチップの外に取り出すことができる。
一方、顧客要求の一つとして、外部光学系との結合性向
上から発光径の小さいものや輝度の高いもの、光出力の
高いものが要求され始めている。
本発明の目的は、半導体基板の発光面側に所望の半球状
レンズを再現性良く形成する技術を提供することにある
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔課題を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、本発明では、半導体基板の主面に多層成長層
を形成した後、前記多層成長層の一部に電流狭窄用の拡
散領域を形成しかつ多層成長層の表面にアノード電極を
形成する。その後、前記半導体基板を裏返し半導体基板
の裏面、すなわち、発光面側に中央が円形に抜けたカソ
ード電極を形成する。つぎに、前記円形に抜けた電極を
ネガレジストで保護した後、前記半導体基板の裏面側に
ポジレジストを塗布しかつプロキシミティ露光法におけ
る光回り込み現象の利用および現像処理によって前記円
形に抜けた領域に中央が盛り上がった半球状レジスト部
を形成する。さらに、前記半導体基板の裏面をドライエ
ツチングによってエツチングして前記円形に抜けた電極
のその円形部分に100μm半径の半球状レンズを形成
する。
〔作用〕
上記した手段によれば、本発明の発光ダイオードチップ
の製造方法によれば、半導体基板の発光面側にホトレジ
ストの回り込み露光によりレジスト半球部を形成し、こ
のレジスト半球部を投影するようなエツチングによって
半導体基板の発光面側に100μm半径と小さな半球状
レンズを再現性良く製造することができる。したがって
、本発明の発光ダイオードチップは、チップ内の発光領
域から発光されかつチップの発光面側に進む光の殆どを
半球状レンズによってチップ外に放出することから光出
力を高くすることができるとともに、半球状レンズの径
が小さいことから輝度も向上する。
〔第1実施例〕 以下図面を参照して本発明の一実施例について説明する
第1図は本発明の第1実施例による発光ダイオード素子
の製造方法を示すフローチャート、第2図は同じく発光
ダイオード素子を示す断面図、第3図〜第10図は同じ
く発光ダイオード素子の製造における各工程でのワーク
であるウェハを示す断面図であって、第3図は半導体基
板の主面に多層成長層が形成された状態を示す断面図、
第4図は前記多層成長層の表層部に拡散領域が形成され
た状態を示すウェハの断面図、第5図は前記半導体基板
の主面にアノード電極を形成しかつ半導体基板の裏面に
中央が円形に抜けたカソード電極が形成された状態を示
すウェハの断面図、第6図は前記カソード電極が設けら
れた半導体基板の発光面側にネガレジストが設けられか
つ露光された状態を示すウェハの断面図、第7図は前記
ネガレジストが現像された状態を示すウェハの断面図、
第8図は前記半導体基板の発光面側にポジレジストが設
けられかつプロキシミティ露光法で露光された状態を示
すウェハの断面図、第9図は前記ポジレジストが現像さ
れて半球状レジスト部が形成された状態を示すウェハの
断面図、第10図は前記半導体基板の発光面側がドライ
エツチングされて半球状レンズが形成された状態を示す
ウェハの断面図である。また、第11図は本発明および
従来の発光ダイオード素子の光出力特性を示すグラフ、
第12図は不純物濃度に対する光の透過率および電圧の
相関を示すグラフである。
この実施例では発光ダイオード素子(発光ダイオードチ
ップ)は、第1図のフローチャートに示されるように、
多層成長層形成、拡散領域形成。
アノード電極形成、カソード電掻形成、カソード電掻上
へのネガレジスト形成、ポジレジストによるレジスト半
球部形成、半球状レンズ形成と連続する工程を経て製造
される。製造された発光ダイオードチップ1(以下、単
にチップlとも称する。
)は、第2図に示される構造となっている8発光ダイオ
ードチップ1は、同図に示されるように、n形のGaA
1As (Ga+−++ A’D−x As ;混晶比
x−0,05)からなる半導体基板(基板)2を主体と
して形成されている。すなわち、基板2の主面、同図で
は主面は下面となっているが、この主面上には、n形G
aAuAs層3.p形GaAs@4.p形GaA1As
層5. n形GaAsN6が順次積層形成されて多層成
長117が設けられている。また、この発光ダイオード
チップ1はその厚さが1100IIとなるとともに、−
辺が400μmとなる矩形体となっている。また、前記
基板2はその不純物濃度がI X l O”c+ffi
”〜5XIO”cm−’程度となっている。
これは1、発光ダイオードチップ1が、第12図のグラ
フに示されるように、順方向電圧を1.5v程度にでき
るとともに、放出する光の透過率も75%程度と高くと
れることによる。このグラフは、基板2の不純物濃度(
NA −No  ; c m−’)に対する光の透過率
(%)および電圧(v+’ )との相関を実験的に求め
たグラフであるが、基板2の不純物濃度をIXIOlf
fcm−3〜5X10”cm4としておけば、光の透過
率を高くかつ電圧を低くできることがわかる。
前記n形GaAuAs層3は、Ga、−、All。
Asとなり、混晶比)I−0,3となる2μm〜3μm
程度の厚さの層となっている。また、前記p形GaAs
層4は゛活性N4ともなって数100人の厚さとなり、
一部は光を発光する領域となる。
また、前記p形GaAJIAs層5は、Ga1.、II
A立mAsとなり、混晶比z=0.3となる2μm〜3
μm程度の厚さの層となっている。また、前記nY3G
aAs層6は1μm程度の厚さとなっている。
一方、前記基板2の主面表層部、すなわち、n形GaA
s層6からp形GaAlAs15の表層部に至る領域に
は、点々が施されて示される直径aが略60umのn形
の拡散層8が設けられている。この拡散層8は′r!1
2it狭窄の働きをするようになっている。そして、基
板2の主面、すなわち同図では下面となる面には、下層
がCrからなり上層がAuとなる1μm〜2μm程度の
厚さのアノード電8i9が設けられている。
他方、前記基板2の主面とは逆となる裏面、すなわち、
同図では上面となる発光面側10の中央には、直径すが
たとえば150tImとなる領域に、周辺部分が前記発
光面倒10の表面よりも沈んだ構造となる半球状レンズ
11が設けられている。
この半球状レンズ11はその半径が100μmとなる半
球状レンズとなっている。この半球状レンズ11の光軸
は前記拡散層8の略中心部分と一敗している。さらに、
この半球状レンズ11の周囲の基板2の表面には、最下
層がAuGeN+となり、最上層がAuからなるAuG
eN 1−Pd −AuからなるlIJm〜2μm程度
の厚さのカソード電極12が設けられている。
このような発光ダイオードチップ1にあっては、アノー
ド電極9およびカソード電極12に所定の電圧を印加さ
せると、活性層4ともなるpmGaAs層4の拡散層8
に対応する領域から光13を発光する。この光13は、
発光ダイオードチップ1の半球状レンズ11からチップ
外に放出される。
したがって、発光領域から発光された光13を半球状レ
ンズ11によって無駄なくチップ外に取り出し、チップ
1の前方に進行させることができるため、光出力が増大
する。第11図は本発明による発光ダイオードチップお
よび従来のドームチップならびに光学レンズを有しない
矩形状チップにおける光出力特性を示すグラフである。
本発明の発光ダイオ−トチ?プは略ドームチップと同様
に高い光出力特性を示す、なお、ドームチップは研磨に
よってドームを形成するため、ドームの曲率半径は小さ
くとも加工上200μm程度が限度である。
また、前記半球状レンズ11はレンズの曲率半径が10
0μmと小さいことから、光13は細く絞られるため、
光13の放出角度を、たとえば100度と小さくできる
。この結果、この発光ダイオードチップ1と外部光学系
との結合もドームチップよりも容易になる。
さらに、この発光ダイオードチップ1は、発光領域から
発光された光の絞り込みおよびチンブl外への光取り出
し効率が増大するため、輝度が増大する。
つぎに、本発明による発光ダイオードチップ1の製造方
法について、第3図〜第1O図を参照しながら説明する
最初に第3図に示されるように、ウェハ(半導体薄板)
15を用意する。このウェハ15は、厚さが400μm
程度のn形のGaAs層16と、このGaAs層16の
主面に形成された150μm程度の厚さのn形のGaA
jLAs層17とからなっている。このようなウェハ1
5を基にして製造される発光ダイオードチップlの半導
体基板2は、前記GaAuAs層17部分で構成される
すなわち、発光ダイオードチップlの製造の段階で、前
記GaAs層I6は除去され、かつGaAlAs層17
は研磨されて薄くなり半導体基板2となる。したがって
、前記GaA1As層17の不純物濃度は、第12図の
グラフに示されているように、順方向電圧を1.5V程
度にするとともに、放出する光の透過率も75%程度と
高くとれることから、I X 10”cm−”〜5X 
10I?cmコとなっている。また、前記GaA1As
層17は、混晶比Xが0.05となるn形c a l−
11A fL、Asによって形成されている。
このようなウェハ15は、第3図に示されるように、そ
の主面に液相エピタキシャル成長によって順次所望の層
が設けられて多層成長層7が形成される。すなわち、前
記ウェハ15のGaAflAS層17上には層温7上y
が0. 3となるGa。
、AJL、Asからなる厚さ2μm〜3μm程度のnY
3GaAuAs層3が設けられるとともに、このn形G
aAlAs層3上には厚さが数100人となる活性層4
ともなるp形GaAs層4が設けられる。また、このp
形CaAs層4上には、混晶比2が0. 3となるn形
のGa +−s A l m A Sからなるp形Ga
A吏As層5が2μm〜3μm程度の厚さに形成される
。さらに、このp形GaAlAs層5の上には、1μm
程度の厚さのn形GaAs層6が形成される。これらn
形GaA1As層3. P形GaAs114.p形Ga
AlAs層5.n形GaAs層6によって多層成長層7
が構成される。なお、ウェハ15とは、前記GaAs層
16およびGaA吏As層17そのものを、また、この
GaA1As層17上に設けられる多層成長層7や絶縁
膜等を含むものを、さらにはGaAs層16等が除去さ
れた状態のものをも呼称することにする。
つぎに、第4図に示されるように、前記ウェハ15の主
面に常用のホトリソグラフィによって部分的に絶縁W4
18が設けられる。この結果、ウェハ15の主面におい
て前記絶縁膜18が設けられない領域、すなわち、円形
の拡散孔19が形成される。その後、このウェハ15は
拡散ソースとなる亜鉛とAs粉末とともにアンプルに真
空封入され、たとえば、600 ’C〜700°Cの温
度で所定時間拡散処理が施される。この実施例では拡散
はn形GaAs層6を越えてp形G a A n A 
s Ji5の表層部に達するように行われる。この結果
、直径aのp形の拡散層8が形成されることになる。
この実施例の場合では拡散層8は60μmの直径に形成
される。なお、拡散層8は図中点々が施されて示されて
いる。
つぎに、第5図に示されるように、前記絶縁膜18は除
去される。その後、ウェハ15の主面全域に下層がCr
で上層がAuからなる厚さ1μm〜2μmのアノード電
極9が形成される。
つぎに、前記ウェハ15の裏面が研磨され、GaAs層
16が除去されるとともに、GaAiAS層17も薄く
研磨される。この結果、ウェハ15はポリッシング等の
鏡面研階工程を経て100μm程度の厚さに形成される
これ以後、前記ウェハ15の裏面、すなわち、最終的に
光を発光する面となる発光面倒10に加工処理が施され
る。したがって、第5図以降では、ウェハ15はウェハ
15の主面の裏面である発光面倒10を上とした状態で
示す、また、薄く形成されたGaAuAs層17を、以
後半導体基板(基板)2と称する。
つぎに、前記ウェハ15の発光面側IOに蒸着によって
順次AuGeNi、Cr、Auが形成される。また、こ
のAuGeNi−Cr−Auからなる層は、第5図に示
されるように、常用のホトリソグラフィによってエツチ
ング処理されて、直径がbとなる半球状レンズ形成用孔
20を有するカソード電8i12が形成される。前記半
球状レンズ形成用孔20は前記拡散層8にそれぞれ対応
して設けられる。したがって、拡散層8の中心部分と半
球状レンズ形成用孔20の中心は、同図の二点鎖線で示
されるように略一致している。この実施例では、前記半
球状レンズ形成用孔20の直径すは150μmとなって
いる。
つぎに、前記ウェハ15のG a A 、l A s層
17の裏面である図では上面となる発光面側10上には
、その全域にネガティブレジスト(ネガレジスト)が5
μm程度の厚さに塗布される。そして、このネガレジス
ト膜21上には、第6図に示されるように、ホトマスク
22が密着状態で重ねられ、矢印で示される光23によ
って露光処理される。
なお、クロスハツチングで示される領域が光23を遮断
する非透光領域24である。この非透光領域24は前記
半球状レンズ形成用孔20に対応している。
つぎに、ネガレジスト11!21は現像処理される。
この結果、第7図に示されるように、半導体基板2の発
光面側10の表面に設けられたカソード電極12はネガ
レジスト膜21によって被われるとともに、半球状レン
ズ形成用孔20部分の発光面側10はネガレジスト膜2
1に被われることなく露出する。この部分的なネガレジ
スト膜21は、後工程のプロキシミティ露光時、前記半
球状レンズ形成用孔20に対面する領域がホトマスクと
の間に広い間隔を生じさせるために設けられる。
つぎに、第8図に示されるように、前記半導体基板2の
発光面倒10の全域にはポジティブレジスト(ポジレジ
スト)が6〜8μmの厚さに塗布される、そして、この
ポジレジスト膜25は、500〜1000μmと所定の
クリアランスCを有して配設されたホトマスク26によ
るプロキシミティ露光法によって露光(感光)される、
前記ホトマスク26にあって、前記半球状レンズ形成用
孔20に対応する領域が、クロスハツチングで示される
ように光を透過しない非透光領域27となっている。こ
の結果、前記半球状レンズ形成用孔20から外れるポジ
レジスト膜25の領域部分は、ホトマスク26を透過し
た光2日によって感光される。また、前記半球状レンズ
形成用孔20上のポジレジスト膜25の表面とホトマス
ク26の下面との間に発生するクリアランスdは、前記
Cなるクリアランスにカソード電極12の厚さとネガレ
ジストWA21の厚さを加算した数値となる。そして、
このクリアランスdが発生する半球状レンズ形成用孔2
0には、二点鎖線で示されるように光が回り込む、この
回り込み光29は、半球状レンズ形成用孔200周辺部
で最も多く中央に向かうにつれて弱(なる、したがって
、感光されたポジレジスト@25を現像することによっ
て、第9図に示されるように、前記半球状レンズ形成用
孔20の半導体基板2上には、上面が半球状となるレジ
スト半球部30が形成される。
つぎに、前記ウェハ15の上面をドライエツチングする
。ドライエツチングは塩素系による反応性ドライエツチ
ングによって行なわれ、前記レジスト半球部30がなく
なるまで行なわれる。このとき、半球状レンズ形成用孔
20は150μm直径となっていることから、曲率半径
100μmの半球面を得るには、たとえばウェハ温度2
5°Cの場合、エッチレートはレジスト/GaAs=1
15であるから、およそレジスト層の厚さを6.6μm
としておけばよい、この結果、第10図に示されるよう
に半球状レンズ形成用孔20の部分はエツチングされて
曲率半径100μmの半球状レンズ11が形成される。
その後、前記ウェハ15は樅横に分断され、第1図に示
されるような400μm口の発光ダイオードチップ1が
多数製造される。
このような製造方法によれば、制御311性の良いホト
リソグラフィ技術、プロキシミティ露光技術。
ドライエンチング技術によって精度良(かつ再現性良く
発光ダイオードチップlを製造できるため、品質が安定
した発光ダイオードチップ1を低コストで製造すること
ができる。
つぎに、このような発光ダイオードチップ1を製造する
他の方法について説明する。
(第2実施例〕 第13図は本発明の第2実施例による発光ダイオード素
子の製造方法を示すフローチャート、第14図は同じく
発光ダイオード素子を示す断面図、第15図〜第20図
は同じく発光ダイオード素子の製造における各工程での
ワークであるウェハを示す断面図であって、第15図は
基板の発光面側の中央に円形状の台座が形成された状態
を示すウェハの断面図、第16図は前記カソード電極保
護用のネガレジストが設けられかつ露光された状態を示
すウェハの断面図、第17図は前記カソード電極上にネ
ガレジストが形成された状態を示すウェハの断面図、第
18図は前記半導体基板の発光面側にポジレジストが塗
布された状態を示すウェハの断面図、第19図は前記ポ
ジレジストが回転処理されてポジレジストによって半球
状レジスト部が形成された状態を示すウェハの断面図、
第20図は前記半導体基板の発光面側に半球状レンズが
形成された状態を示すウェハの断面図である。
この実施例では発光ダイオードチップ35は、第13図
のフローチャートに示されるように、多層成長層形成、
拡散領域形成、アノード電極形成台座形成、カソード電
極形成、カソード電極上へのネガレジスト形成、ポジレ
ジストによるレジスト半球部形成、半球状レンズ形成と
連続する工程を経て製造される。製造された発光ダイオ
ードチップ35は、第14図に示される構造となってい
る。すなわち、この構造は、前記実施例の場合は半球状
レンズ11がカソード電極12に対して引っ込んだ構造
となっているのに対して、この第2実施例の構造では、
半球状レンズがカソード電極よりも突出した構造となっ
ている。この点以外では、第2実施例の発光ダイオード
チップ35も前記第1実施例のものと各部の構成寸法な
らびに不純物濃度等は全く同じである。したがって、各
部の共通部分は前記実施例と同様の名称および符号を使
用することにする。
ここで、闇単に発光ダイオードチップ35の構造につい
て説明する。
発光ダイオードチップ35は、第14図に示されるよう
に、n形のGaA1As (Ga+−y AlI3 A
s ;混晶比x=0.05)からなる半導体基板2の土
面、同図では下となる面に順次多層成長117を有する
とともに、裏面となる同図では上面となっている発光面
倒10の中央には、直径すがたとえば150μmとなる
領域に曲率半径が100μmとなる半球状レンズ11を
有している。そして、この突出した半球状レンズ11の
周辺部分は平坦となり、この平坦部分に下層がCrで上
層がAuからなるカッ−と電極12を存している。
また、前記多層成長N7は基板2の主面に順次重なるn
形GaAuAsJi3.P形G a A s 114 
p形GaAlAs層5.n形GaAs層6によって構成
されている。そして、前記第1実施例と同様に前記多層
成長層7の表層の中心部分に、前記p形GaAuAs層
5の途中迄延在する直径60μmのP形の拡散層8が設
けられている。また、この多層成長層7の表面にはAu
GeN1−−Pd−Auからなるアノード電橋9が形成
されている。
このような発光ダイオードチップ35にあっては、アノ
ード電極9およびカソード電極12に所定の電圧を印加
させると、活性層4ともなるp形G a A s ii
 4の拡散N8に対応する領域から光13を発光する。
この先13は、発光ダイオードチップ35の半球状レン
ズ11からチップ外に放出される。したがって、発光領
域から発光された光13を半球状レンズ11によって無
駄なくチップ外に取り出し、チップ1の前方に進行させ
ることができるため、光出力が増大する。また、前記半
球状レンズ11はレンズの曲率半径が100μmと小さ
いことから、光13は細く絞られるため、光13の放出
角度が前記第1実施例同様に小さくできる。この結果、
この発光ダイオードチップ35と外部光学系との結合も
容易になる。さらに、この発光ダイオードチップ35は
、発光領域から発光された光の絞り込みおよびチップ外
への光取り出し効率が増大するため、輝度が増大する。
つぎに、本発明による発光ダイオードチップ30の製造
方法について、第15図〜第20図を参照しながら説明
する。
この実施例では、第13図のフローチャートで示される
ように、前半の製造工程は第1実施例と同様であること
から、前半の工程の説明は省略し、ウェハ15の一面に
アノード電極9が形成されかつウェハ15が研磨されて
薄くなった状態から説明する。すなわち、第15図は1
00μmの厚さとなったウェハ15の半導体基板2の発
光面倒10に、常用のホトリソグラフィによって150
μm直径で高さが10μmとなる円形状の台座36が形
成された状態を示す。この台座36が半球状レンズ形成
領域37となる。また、前記台座36以外の半導体基板
2の発光面倒10には、厚さ1μm〜2μmのAuGe
N 1−Cr−Auからなるカソード電極12が形成さ
れている。なお、前記台座36の中心と拡散N8の中心
は、同図の二点鎖線で示されるように略一致している。
つぎに、ウェハ15の半導体基板2の発光面側lO上に
は、第16図に示されるように、その全域にネガティブ
レジスト(ネガレジスト)が5μm〜6μm程度の厚さ
に塗布される。そして、このネガレジスト膜3日上には
、第16図に示されるように、ホトマスク39が密着状
態で重ねられ、矢印で示される光40によって露光処理
される。
なお、クロスハンチングで示される領域が光40を遮断
する非透光領域41である。この非透光領域41は前記
台座36に対応している。
つぎに、ネガレジスト膜38は現像処理される。
この結果、第17図に示されるように、台座36上のネ
ガレジスト膜38は除去される。すなわち、台座36上
のネガレジスト膜38は除去され、カソード電極12上
にはネガレジスト膜38が残留する。前記カソード電極
12上のネガレジスト膜38の上面は台座36の上面よ
りも数μm低く形成される。
つぎに、第18図に示されるように、前記ウェハ15の
発光面倒10の全体には、ポジティブレジスト(ポジレ
ジスト)が塗布されeなる厚さ、たとえば6μm〜8μ
mの厚さのポジレジスト膜42が形成される。前記ポジ
レジスト膜42は粘度が100cpとなっている。
つぎに、前記ウェハ15は前記レジスl布時または直後
にスピンナ等によって高速で回転させられる。ウェハ1
5は2000〜4000rpmで回転させられると、ポ
ジレジスト膜42の粘度が100cpとなっていること
から、また、台座36が突出していることから表面張力
によって、第19図に示されるように、台座36上に丘
状に盛り上がったレジスト半球部30が形成される。
このレジスト半球部30の上面は周囲のネガレジスト膜
38の上面よりも高くなりかつ数μmの段差が付いてい
ることから、台座36上にはfなる高さのレジスト半球
部30が形成されることになる。レジスト半球部30の
高さ[は、たとえば6〜8μmの高さとなる。
つぎに、前記ウェハ15の上面をドライエツチングする
。ドライエツチングは、前記第1実施例と同様に塩素系
による反応性ドライエツチングによって行なわれ、前記
レジスト半球部30がなくなるまで行なわれる。このと
き、台座36は150μm直径となっていることから、
曲率半径100μmの半球面を得るには、たとえばウェ
ハ温度25°Cの場合、エッチレートはレジスト/Ga
As = 1 / 5であるから、およそレジスト層の
厚さを6.6μmとしておけばよい。この結果、第20
図に示されるように、台座36、すなわち、半球状レン
ズ形成領域37の部分はエツチングされて曲率半径10
0μmの半球状レンズ11が形成される。その後、前記
ウェハ15は縦横に分断され、第14図に示されるよう
な400μm口の発光ダイオードチップ35が多数製造
される。
このような製造方法によれば、制御性の良いホトリソグ
ラフィ技術、スピンナー塗布技術9 ドライエツチング
技術によって精度良くかつ再現性良く発光ダイオードチ
ップ35を製造できるため、品質が安定した発光ダイオ
ードチップ35を低コストで製造することができる。
これら実施例によれば、つぎのような効果が得られる。
(1)本発明の第1実施例による発光素子の製造方法に
よれば、半導体基板の発光面側に半球状レンズ形成用孔
を設けた後、この半球状レンズ形成用孔部分を周囲のカ
ソード電極上にネガレジスト膜を設けることによって、
その後全域に塗布されたポジレジスト膜を前記半球状レ
ンズ形成用孔に対応する領域だけ低くし、プロキシミテ
ィ露光法時この半球状レンズ形成用孔上のポジレジスト
膜への露光光の回り込みを利用してレジスト半球部を形
成するとともに、このレジスト半球部を投影するように
してドライエツチングによって曲率半径の小さい半球状
レンズを形成する方法となっていることから、それぞれ
制御性の良い確立された技術の使用により、再現性良く
品質の安定した発光ダイオードチップを高歩留りに製造
できるという効果が得られる。
(2)本発明の第2実施例による発光素子の製造方法に
よれば、半導体基板の発光面側に台座を設けた後、この
台座の周囲の高さをネガレジスト膜で形成する際前記台
座よりもわずかに低くし、その後半導体基板の発光面側
全体に所望の粘度を有するポジレジスト膜を塗布しかつ
所望の回転数で回転させることによって前記台座上に中
央が盛り上がったレジスト半球部を形成するとともに、
このレジスト半球部を投影するようにしてドライエツチ
ングによって曲率半径の小さい半球状レンズを形成する
方法となっていることから、それぞれ制御性の良い確立
された技術の使用により、再現性良く品質の安定した発
光ダイオードチップを高歩留りに製造できるという効果
が得られる。
(3)本発明によって製造された発光ダイオードチップ
は、基板の発光面側に半球状レンズが設けられているこ
とから、発光領域から発光された光はこの半球状レンズ
部分で屈折されてチップの前方へ進むようになっている
ため、発光領域から発光された光を半球状レンズにより
無駄なくチップ外に取り出し、チップの前方に進行させ
ることができるため、光出力が増大するという効果が得
られる。
(4)本発明の発光ダイオードチップにあっては、前記
半球状レンズはレンズの曲率半径が100μmと小さい
ことから、光は細(絞られるため、光の放出角度を小さ
くできるという効果が得られる。
(5)上記(4)により、本発明の発光ダイオードチッ
プは光の放出角度を小さくできるため、この発光ダイオ
ードチップと外部光学系との結合も容易になるという効
果が得られる。
(6)本発明の発光ダイオードチップは、発光領域から
発光された光の絞り込みおよびチップ外への光取り出し
効率が増大するため、輝度が増大するという効果が得ら
れる。
(7)上記(1)〜(6)により、本発明によれば、輝
度が高く前方向光出力の高い発光ダイオードチップを再
現性良く安価に提供できるという相乗効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である発光ダイオードチッ
プの製造技術に適用した場合について説明したが、それ
に限定されるものではなく、半導体レーザ素子にも適用
できる。また、本発明は原理的には受光素子にも適用で
きる。
本発明は少なくとも発光、受光を伴う光素子には適用で
きる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
本発明の発光ダイオードチップの製造方法によれば、半
導体基板の発光面側にホトレジストの回り込み露光によ
りレジスト半球部を形成し、このレジスト半球部を投影
するようなエツチングによって半導体基板の発光面側に
100μm半径と小さな半球状レンズを再現性良く製造
することができる。
【図面の簡単な説明】
第1図は本発明の第1実施例による発光ダイオード素子
の製造方法を示すフローチャート、第2図は同じく発光
ダイオード素子を示す断面図、 第3図は同じく発光ダイオード素子の製造に使用される
半導体薄板(ウェハ)の主面に多層成長層が形成された
状態を示す断面図、 第4図は同じく前記多層成長層の表層部に拡散領域が形
成された状態を示すウェハの断面図、第5図は同じく前
記半導体基板の主面にアノード’isを形成しかつ半導
体基板の裏面に中央が円形に抜けたカソード電極が形成
された状態を示すウェハの断面図、 第6図は同じく前記カソード電極が設けられた半導体基
板の発光面側にネガレジストが設けられかつ露光された
状態を示すウェハの断面図、第7図は同じく前記ネガレ
ジストが現像された状態を示すウェハの断面図、 第8図は同じく前記半導体基板の発光面側にポジレジス
トが設けられかつプロキシミティ露光法で露光された状
態を示すウェハの断面図、第9図は同じく前記ポジレジ
ストが現像されて半球状レジスト部が形成された状態を
示すウェハの断面図、 第10図は同じく前記半導体基板の発光面側がドライエ
ツチングされて半球状レンズが形成された状態を示すウ
ェハの断面図、 第11図は本発明および従来の発光ダイオード素子の光
出力特性を示すグラフ、 第12図は不純物濃度に対する光の透過率および電圧の
相関を示すグラフ、 第13図は本発明の第2実施例による発光ダイオード素
子の製造方法を示すフローチャート、第14図は同じく
発光ダイオード素子を示す断面図、 第15図は同じく基板の発光面側の中央に円形状の台座
が形成された状態を示すウェハの断面図、第16図は同
じく前記カソード電極保護用のネガレジストが設けられ
かつ露光された状態を示すウェハの断面図、 第17図は同じく前記カソード電極上にネガレジストが
形成された状態を示すウェハの断面図、第18図は同じ
く前記半導体基板の発光面側にポジレジストが塗布され
た状態を示すウェハの断面図、 第19図は同じ(前記ポジレジストが回転処理されてポ
ジレジストによって半球状レジスト部が形成された状態
を示すウェハの断面図、第20図は同じ(前記半導体基
板の発光面側に半球状レンズが形成された状態を示すウ
ェハの断面図である。 1・・・発光ダイオードチップ(チップ)、2・・・基
板(半導体基板)、3・・・n形GaAlAstl、4
・−−P形GaAs層、s”’p形GaA1As層、6
−n形GaAs層、7・・・多層成長層、8・・・拡散
層、9・・・カソード電極、10・・・発光面側、11
・・・半球状レンズ、12・・・アノード電極、13・
・・光、15・・・ウェハ(半導体Elり、16・・−
C;aAs層、17・・・GaA吏As層、18・・・
絶縁膜、19・・・拡散孔、20・・・半球状レンズ形
成用孔、21・・・ネガレジスト膜、22・・・ホトマ
スク、23・・・光、24・・・非透光領域、25・・
・ポジレジスト膜、26・・・ホトマスク、27・・・
非透光領域、2日・・・光、29・・・回り込み光、3
0・・・レジスト半球部、35・・・発光ダイオードチ
ップ、36・・・台座、37・・・半球状レンズ形成領
域、38・・・ネガレジスト膜、39・・・ホトマスク
、40・・・光、41・・・非透光領域、42・・・ポ
ジレジスト膜。 第  1 図 ゝ6 第  7 図 21−8力゛レジ−ストL更 22−J・トマス7 第 図 26 3+トマス2 3Q−レン゛スト宇デ禾郵 第 図 第 図 第 図

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板の一部が半球状レンズとなる発光素子の
    製造方法であって、前記半導体基板の主面に多層成長層
    を形成する工程と、前記多層成長層の表層部に部分的に
    拡散領域を設ける工程と、前記半導体基板の主面に電極
    を形成する工程と、前記半導体基板の裏面の発光面側に
    中央が円形に抜ける電極を形成する工程と、前記円形に
    抜けた電極を被うようにレジストで被う工程と、前記半
    導体基板の発光面側の裏面に前記レジストとは感光型が
    異なるレジストを設ける工程と、プロキシミティ露光法
    で前記感光型が異なるレジストを露光させた後このレジ
    ストを現像してレジスト半球部を形成する工程と、前記
    レジスト半球部をマスクとして半導体基板の発光面側に
    半球状レンズを形成する工程とを有することを特徴とす
    る発光素子の製造方法。 2、半導体基板の一部が半球状レンズとなる発光素子の
    製造方法であって、前記半導体基板の主面に多層成長層
    を形成する工程と、前記多層成長層の表層部に部分的に
    拡散領域を設ける工程と、前記半導体基板の主面に電極
    を形成する工程と、前記半導体基板の裏面の発光面側を
    エッチングして中央に円形の台座を形成する工程と、前
    記台座周囲の半導体基板の発光面側に電極を設ける工程
    と、前記電極をレジストで被う工程と、前記半導体基板
    の発光面側全域に前記レジストとは感光型が異なるレジ
    ストを塗布する工程と、前記半導体基板を回転させて前
    記感光型が異なるレジストによって中央が盛り上がった
    レジスト半球部を前記台座上に形成する工程と、前記半
    導体基板の発光面側をドライエッチングして前記台座部
    分を半球状レンズに形成する工程とを有することを特徴
    とする発光素子の製造方法。 3、前記台座の周囲に設けられるレジストの上面は前記
    台座の上面よりも低く形成されることを特徴とする特許
    請求の範囲第2項記載の発光素子の製造方法。
JP63266050A 1988-10-24 1988-10-24 発光素子の製造方法 Pending JPH02113524A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63266050A JPH02113524A (ja) 1988-10-24 1988-10-24 発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63266050A JPH02113524A (ja) 1988-10-24 1988-10-24 発光素子の製造方法

Publications (1)

Publication Number Publication Date
JPH02113524A true JPH02113524A (ja) 1990-04-25

Family

ID=17425691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63266050A Pending JPH02113524A (ja) 1988-10-24 1988-10-24 発光素子の製造方法

Country Status (1)

Country Link
JP (1) JPH02113524A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309468A (en) * 1991-05-15 1994-05-03 Fujitsu Limited Laser diode for producing an output optical beam in a direction substantially perpendicular to epitaxial layers
WO2001080322A3 (de) * 2000-04-19 2002-03-28 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip und verfahren zu dessen herstellung
WO2003105243A1 (en) * 2002-06-04 2003-12-18 Kopin Corporation High-efficiency light-emitting diodes
JP2007234990A (ja) * 2006-03-02 2007-09-13 Toyota Central Res & Dev Lab Inc 微小光学素子およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309468A (en) * 1991-05-15 1994-05-03 Fujitsu Limited Laser diode for producing an output optical beam in a direction substantially perpendicular to epitaxial layers
WO2001080322A3 (de) * 2000-04-19 2002-03-28 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip und verfahren zu dessen herstellung
US7026657B2 (en) 2000-04-19 2006-04-11 Osram Gmbh High radiance led chip and a method for producing same
US7306960B2 (en) 2000-04-19 2007-12-11 Osram Gmbh High radiance LED chip and a method for producing same
WO2003105243A1 (en) * 2002-06-04 2003-12-18 Kopin Corporation High-efficiency light-emitting diodes
JP2007234990A (ja) * 2006-03-02 2007-09-13 Toyota Central Res & Dev Lab Inc 微小光学素子およびその製造方法

Similar Documents

Publication Publication Date Title
JP2783210B2 (ja) 面発光型ダイオード
JP4147073B2 (ja) 発光ダイオードの製造方法
CN110729282B (zh) 一种Micro-LED显示芯片及其制备方法
EP1551064A2 (en) Light emitting device and manufacturing method thereof.
JPH06326353A (ja) 閉空洞ledとその製造方法
TW541725B (en) Semiconductor-chip for an optoelectronics and its production method
US6631152B2 (en) Surface emitting semiconductor laser and method of manufacturing the same
US7009214B2 (en) Light-emitting device with a current blocking structure and method for making the same
JPS59205774A (ja) 半導体発光素子
JPH02113524A (ja) 発光素子の製造方法
JP2970545B2 (ja) モノリシックレンズの製造方法
JP4191566B2 (ja) 電流ブロック構造を有する発光ダイオードおよびその製造方法
JPH08255933A (ja) レンズ一体型半導体発光素子及びその製造方法
JPH07263743A (ja) 発光ダイオード
JPH0738146A (ja) 半導体発光装置
JP2885463B2 (ja) 発光ダイオードアレイの製造方法
JPH01293579A (ja) 発光素子およびその製造方法
JPS61280686A (ja) 半導体発光素子およびその製造方法
CN117913195B (zh) 一种反极性红光led芯片及其制作方法
JPH07240535A (ja) 薄膜パターンの形成方法
JPH09326511A (ja) 光半導体素子およびその製造方法
JPS60130873A (ja) 発光半導体装置
KR890003418B1 (ko) 반도체 발광다이오우드의 제조방법
JPH08255931A (ja) 半導体発光素子の製法
JPH0586076B2 (ja)