JP2885463B2 - 発光ダイオードアレイの製造方法 - Google Patents
発光ダイオードアレイの製造方法Info
- Publication number
- JP2885463B2 JP2885463B2 JP8473190A JP8473190A JP2885463B2 JP 2885463 B2 JP2885463 B2 JP 2885463B2 JP 8473190 A JP8473190 A JP 8473190A JP 8473190 A JP8473190 A JP 8473190A JP 2885463 B2 JP2885463 B2 JP 2885463B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- semiconductor layer
- emitting diode
- diode array
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 238000009792 diffusion process Methods 0.000 claims description 45
- 239000004065 semiconductor Substances 0.000 claims description 39
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 28
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 7
- 239000010408 film Substances 0.000 description 24
- 230000008569 process Effects 0.000 description 10
- 229910004205 SiNX Inorganic materials 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 6
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 5
- 238000003486 chemical etching Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002893 slag Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2258—Diffusion into or out of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/099—LED, multicolor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Led Devices (AREA)
Description
本発明は、発光ダイオードアレイ、特に複数の発光ダ
イオードアレイが同一基板上に密接配置され光学プリン
タの印字光源などに用いられる不純物拡散型発光ダイオ
ードアレイの製造方法に関する。
イオードアレイが同一基板上に密接配置され光学プリン
タの印字光源などに用いられる不純物拡散型発光ダイオ
ードアレイの製造方法に関する。
複数のpn接合あるいはpin接合発光ダイオードが同一
基板上に密接に配置されて成る発光ダイオードアレイ
は、各発光ダイオードを電気的に制御することにより比
較的容易に画像情報等を処理することができる利点を有
しており、このためその改良と共に種種の応用が考えら
れている。 例えば、情報の出力機器としてのプリンタにおいて
は、近年の情報化社会の到来に伴い情報量の増大だけで
なく取り扱う情報の質も文書のみからグラフ、図、写真
等の画像情報を含むものへと変化して来ていることに対
処すべく、より高速、高密度化が要求されているが、こ
の課題を解決すべく発光ダイオードアレイを光源として
用いることが知られている。 すなわち、ノンインパクトな光学プリンタとしては、
光源にレーザを用いたレーザプリンタおよび光源に発光
ダイオードアレイを用いたLEDプリンタが知られてい
る。前者のレーザプリンタではレーザビームの走査に回
動可能なポリゴンミラー等の機械的な機構とこれに対応
した繁雑な光学系を必要とするのに対し、後者のLEDプ
リンタでは複数の発光ダイオードからなる発光ダイオー
ドアレイの各発光ダイオード（以下「発光エレメント」
という）を電気的に制御して駆動すればよく、このため
機械的な動作部が不要で簡単な等倍率アレイレンズを光
学系に用いればよく、レーザプリンタに比べて小型、高
速かつ高信頼化が可能になるという利点を有している。 第７図に従来のLEDプリンタ用のGaAsp系発光ダイオー
ドアレイの断面図を示す。なお、簡略化のため、２個の
発光エレメントのみ図示してある。 図において、各発光エレメントは、n-GaAs基板61上に
n-GaAsP層62（約50μｍ厚）をVPE法により積層し、さら
にSiN膜64をマスクとしてZn拡散を行いZn拡散領域63
（約２μｍ厚）を形成することにより構成され、n-GaAs
P層62とZn拡散領域63との界面がpn接合面となり発光エ
レメントとなる。そして、ｐ−電極66およびｎ−電極67
を形成し、その後反射防止用SiN膜65をコーティングす
る。このSiN膜65のうち発光エレメントから離れた領域
の部分はその後除去されてｐ−電極66のボンディングパ
ッドが形成される。 このような発光ダイオードアレイを作製する製造プロ
セスにおいては、Zn拡散プロセスが鍵となり拡散領域の
性質が発光エレメントの特性を決定する。従来のZn拡散
プロセスにおいては、２ゾーン以上の領域の温度を独立
に制御できる拡散炉内で、拡散源となるZnAsxの温度を
調節することにより雰囲気中のZnの蒸気圧を制御して試
料表面のZn濃度を制御し、かつ拡散される試料の温度を
それとは別に制御してZnが拡散される速度を変化させて
いた。 また従来の他の発光ダイオードアレイの製造方法とし
て、拡散源となるZnO膜等の薄膜を試料上に予め堆積し
ておき、この上にZnやAsの抜けを防止するためにSiOやS
iNxの保護膜を被せ、これを炉内で加熱することにより
拡散させる方法も試みられている（例えば、参考文献:
A.Shima,T.Kamizato,A.Takami,S.Karakida,K.Isshiki,
H.matsubara,and H.Kumeda,Extended Abstruct of the
21st Conference on Solid State Devices and Materia
ls,Tokyo,1989,pp.345-348）。
基板上に密接に配置されて成る発光ダイオードアレイ
は、各発光ダイオードを電気的に制御することにより比
較的容易に画像情報等を処理することができる利点を有
しており、このためその改良と共に種種の応用が考えら
れている。 例えば、情報の出力機器としてのプリンタにおいて
は、近年の情報化社会の到来に伴い情報量の増大だけで
なく取り扱う情報の質も文書のみからグラフ、図、写真
等の画像情報を含むものへと変化して来ていることに対
処すべく、より高速、高密度化が要求されているが、こ
の課題を解決すべく発光ダイオードアレイを光源として
用いることが知られている。 すなわち、ノンインパクトな光学プリンタとしては、
光源にレーザを用いたレーザプリンタおよび光源に発光
ダイオードアレイを用いたLEDプリンタが知られてい
る。前者のレーザプリンタではレーザビームの走査に回
動可能なポリゴンミラー等の機械的な機構とこれに対応
した繁雑な光学系を必要とするのに対し、後者のLEDプ
リンタでは複数の発光ダイオードからなる発光ダイオー
ドアレイの各発光ダイオード（以下「発光エレメント」
という）を電気的に制御して駆動すればよく、このため
機械的な動作部が不要で簡単な等倍率アレイレンズを光
学系に用いればよく、レーザプリンタに比べて小型、高
速かつ高信頼化が可能になるという利点を有している。 第７図に従来のLEDプリンタ用のGaAsp系発光ダイオー
ドアレイの断面図を示す。なお、簡略化のため、２個の
発光エレメントのみ図示してある。 図において、各発光エレメントは、n-GaAs基板61上に
n-GaAsP層62（約50μｍ厚）をVPE法により積層し、さら
にSiN膜64をマスクとしてZn拡散を行いZn拡散領域63
（約２μｍ厚）を形成することにより構成され、n-GaAs
P層62とZn拡散領域63との界面がpn接合面となり発光エ
レメントとなる。そして、ｐ−電極66およびｎ−電極67
を形成し、その後反射防止用SiN膜65をコーティングす
る。このSiN膜65のうち発光エレメントから離れた領域
の部分はその後除去されてｐ−電極66のボンディングパ
ッドが形成される。 このような発光ダイオードアレイを作製する製造プロ
セスにおいては、Zn拡散プロセスが鍵となり拡散領域の
性質が発光エレメントの特性を決定する。従来のZn拡散
プロセスにおいては、２ゾーン以上の領域の温度を独立
に制御できる拡散炉内で、拡散源となるZnAsxの温度を
調節することにより雰囲気中のZnの蒸気圧を制御して試
料表面のZn濃度を制御し、かつ拡散される試料の温度を
それとは別に制御してZnが拡散される速度を変化させて
いた。 また従来の他の発光ダイオードアレイの製造方法とし
て、拡散源となるZnO膜等の薄膜を試料上に予め堆積し
ておき、この上にZnやAsの抜けを防止するためにSiOやS
iNxの保護膜を被せ、これを炉内で加熱することにより
拡散させる方法も試みられている（例えば、参考文献:
A.Shima,T.Kamizato,A.Takami,S.Karakida,K.Isshiki,
H.matsubara,and H.Kumeda,Extended Abstruct of the
21st Conference on Solid State Devices and Materia
ls,Tokyo,1989,pp.345-348）。
しかしながら、このような従来の気相拡散を用いた発
光ダイオードアレイの製造方法では、拡散炉で多くのAs
を用いるため反応管が汚れやすくその管理が大変なこ
と、２ゾーンの温度制御が容易でないこと、結晶表面か
らのAs抜けを防止するためにAs圧をかける必要があるこ
と等のため、その製造プロセスが極めて複雑なものとな
っていた。また、通常発光エレメントの発光効率が最大
となる不純物濃度はpn接合付近で１×1018cm-3程度であ
るが、上記従来の製造方法では、拡散されたZnの濃度が
通常1019〜1020cm-3と極めて高くなってしまい、そのた
め著しい発光効率の低下を招いていた。 また上記の拡散源となるZnO膜等の薄膜を試料上に予
め堆積しておきこの上にZnやAsの抜けを防止するために
SiOやSiNxの保護膜を被せこれを炉内で加熱することに
より拡散させる、という従来の他の製造方法によれば、
As雰囲気を用いる必要や２ゾーン以上の温度制御が不要
となる等の利点はあるが、拡散源や保護膜を堆積する工
程が増えてしまうことや、拡散しようとする不純物が拡
散源の構成元素であるため本質的に拡散する不純物の表
面濃度が高くなり低いZn濃度を得ることができず発光エ
レメントの発光効率を上げることができない、という問
題があった。 本発明は、このような上記従来の発光ダイオードアレ
イの製造方法の問題点に鑑みてなされたものであり、発
光ダイオードアレイの製造プロセスにおける不純物の拡
散プロセスを簡略化して製造歩留まりや製品の均一性を
向上させると同時にpn接合部の不純物濃度を低減するこ
とにより発光エレメントの発光効率を向上させることが
できる発光ダイオードアレイの製造方法を提供すること
を目的とする。
光ダイオードアレイの製造方法では、拡散炉で多くのAs
を用いるため反応管が汚れやすくその管理が大変なこ
と、２ゾーンの温度制御が容易でないこと、結晶表面か
らのAs抜けを防止するためにAs圧をかける必要があるこ
と等のため、その製造プロセスが極めて複雑なものとな
っていた。また、通常発光エレメントの発光効率が最大
となる不純物濃度はpn接合付近で１×1018cm-3程度であ
るが、上記従来の製造方法では、拡散されたZnの濃度が
通常1019〜1020cm-3と極めて高くなってしまい、そのた
め著しい発光効率の低下を招いていた。 また上記の拡散源となるZnO膜等の薄膜を試料上に予
め堆積しておきこの上にZnやAsの抜けを防止するために
SiOやSiNxの保護膜を被せこれを炉内で加熱することに
より拡散させる、という従来の他の製造方法によれば、
As雰囲気を用いる必要や２ゾーン以上の温度制御が不要
となる等の利点はあるが、拡散源や保護膜を堆積する工
程が増えてしまうことや、拡散しようとする不純物が拡
散源の構成元素であるため本質的に拡散する不純物の表
面濃度が高くなり低いZn濃度を得ることができず発光エ
レメントの発光効率を上げることができない、という問
題があった。 本発明は、このような上記従来の発光ダイオードアレ
イの製造方法の問題点に鑑みてなされたものであり、発
光ダイオードアレイの製造プロセスにおける不純物の拡
散プロセスを簡略化して製造歩留まりや製品の均一性を
向上させると同時にpn接合部の不純物濃度を低減するこ
とにより発光エレメントの発光効率を向上させることが
できる発光ダイオードアレイの製造方法を提供すること
を目的とする。
本発明に係る発光ダイオードアレイの製造方法は、基
板上の所望位置に複数の発光ダイオードが形成されて成
る発光ダイオードアレイの製造方法において、基板上に
少なくとも第１の導電型を有する第１の半導体層とこれ
と異なる第２の導電型を有し拡散源となる不純物を高濃
度に添加した第２の半導体層を結晶成長で積層する工程
と、前記積層した第２の半導体層のうち発光ダイオード
が形成される位置に対応する島状の領域以外の部分をエ
ッチングにより除去する工程と、前記島状の領域を拡散
源として不純物を前記第１の半導体層に拡散させてpn接
合を形成する工程とを含むことを特徴とするものであ
る。 また本発明は、、前記pn接合を形成する工程後、前記
島状の領域のうち電極とのオーミック接触をとる領域を
残してそれ以外の部分をエッチングにより除去する工程
を有することを特徴とするものである。 また、前記第１の半導体層をn-GaAsで形成し、第２の
半導体層をp+-GaAsで形成してもよい。 また、前記第１の半導体層をn-AlGaAsで形成し、第２
の半導体層をp+-GaAsで形成してもよい。 また、前記第１の半導体層をn-AlGaAsで形成し、第２
の半導体層をp+-AlGaAsで形成してもよい。 さらに、前記第１の半導体層をn-GaAsで形成し、第２
の半導体層をp+-AlGaAsで形成してもよい。
板上の所望位置に複数の発光ダイオードが形成されて成
る発光ダイオードアレイの製造方法において、基板上に
少なくとも第１の導電型を有する第１の半導体層とこれ
と異なる第２の導電型を有し拡散源となる不純物を高濃
度に添加した第２の半導体層を結晶成長で積層する工程
と、前記積層した第２の半導体層のうち発光ダイオード
が形成される位置に対応する島状の領域以外の部分をエ
ッチングにより除去する工程と、前記島状の領域を拡散
源として不純物を前記第１の半導体層に拡散させてpn接
合を形成する工程とを含むことを特徴とするものであ
る。 また本発明は、、前記pn接合を形成する工程後、前記
島状の領域のうち電極とのオーミック接触をとる領域を
残してそれ以外の部分をエッチングにより除去する工程
を有することを特徴とするものである。 また、前記第１の半導体層をn-GaAsで形成し、第２の
半導体層をp+-GaAsで形成してもよい。 また、前記第１の半導体層をn-AlGaAsで形成し、第２
の半導体層をp+-GaAsで形成してもよい。 また、前記第１の半導体層をn-AlGaAsで形成し、第２
の半導体層をp+-AlGaAsで形成してもよい。 さらに、前記第１の半導体層をn-GaAsで形成し、第２
の半導体層をp+-AlGaAsで形成してもよい。
上記手段によれば、第１の半導体層と拡散源となる不
純物を高濃度に添加した第２の半導体層を結晶成長で積
層する工程と、前記第２の半導体層のうち発光ダイオー
ドが形成される位置に対応する島状の領域以外の部分を
エッチング除去する工程とを主なプロセスとして前記不
純物を前記第１の半導体層に拡散させることができるの
で、従来のように不純物の拡散のために気相の拡散プロ
セスや新たに拡散源となるZnO膜を堆積するプロセス等
の複雑な工程を介在させる必要がなくなる。 また、前記不純物の拡散源となる島状の領域は、不純
物を高濃度に添加した第２の半導体層を選択的にエッチ
ングにより除去することにより形成しているので、前記
第２の半導体層の結晶成長時にこれに添加される不純物
の濃度を制御することによって、第１の半導体層の拡散
領域への不純物の拡散濃度を精密に制御することが可能
となる。 また前記拡散源となる不純物を高濃度に添加した第２
の半導体層はそれ自身金属的性質を有するので、場合に
よっては前記島状の領域から不純物を第１の半導体層に
拡散させた後、前記島状の領域のうち電極とのオーミッ
接触をとる領域を残してそれ以外の部分をエッチングに
より除去することにより、発光領域のオーミック接触を
とることが容易となる。
純物を高濃度に添加した第２の半導体層を結晶成長で積
層する工程と、前記第２の半導体層のうち発光ダイオー
ドが形成される位置に対応する島状の領域以外の部分を
エッチング除去する工程とを主なプロセスとして前記不
純物を前記第１の半導体層に拡散させることができるの
で、従来のように不純物の拡散のために気相の拡散プロ
セスや新たに拡散源となるZnO膜を堆積するプロセス等
の複雑な工程を介在させる必要がなくなる。 また、前記不純物の拡散源となる島状の領域は、不純
物を高濃度に添加した第２の半導体層を選択的にエッチ
ングにより除去することにより形成しているので、前記
第２の半導体層の結晶成長時にこれに添加される不純物
の濃度を制御することによって、第１の半導体層の拡散
領域への不純物の拡散濃度を精密に制御することが可能
となる。 また前記拡散源となる不純物を高濃度に添加した第２
の半導体層はそれ自身金属的性質を有するので、場合に
よっては前記島状の領域から不純物を第１の半導体層に
拡散させた後、前記島状の領域のうち電極とのオーミッ
接触をとる領域を残してそれ以外の部分をエッチングに
より除去することにより、発光領域のオーミック接触を
とることが容易となる。
【実施例】 以下、図面を参照して本発明の好適な実施例を説明す
る。 第１図は本発明の第１実施例により製造されるGaAs発
光ダイオードアレイの断面模式図である。第１図に示す
発光ダイオードアレイでは、n-GaAs基板１上にn-GaAs2
（約50μｍ厚）が積層され、さらにSiNx膜６をマスクと
するZn拡散により島状のZn拡散領域５（厚さ約２μｍ）
が形成されている。このn-GaAs2とZn拡散領域５との界
面がpn接合面となり発光エレメントとなっている。また
ｐ−電極８およびｎ−電極９が形成され、さらに反射防
止用にコーティングされたSiN膜７のうち発光エレメン
トから離れた領域が除去されてｐ−電極８のボンディン
グパッドが形成されている。なお符号３はエッチング停
止層となるn-AlGaAs、符号４はｐ−電極９とのオートミ
ック接触をとるためのp+-GaAsである。 次に第２図（ａ）−（ｆ）に基づいて上記第１実施例
のGaAs発光ダイオードアレイの製造プロセスを説明す
る。まず第２図（ａ）に示すように、n-GaAs基板１上に
n-GaAs2（Ｓ濃度＝５×1017cm-3,20μｍ厚），n-Al0.3G
a0.7As3（Ｓ濃度＝５×1017cm-3,200Å厚），およびp+-
GaAs14（Zn濃度＝1020cm-3,1.5μｍ厚）をMOCVD法を用
いて積層する。そして第２図（ｂ）に示すように、フォ
トリソグラフィ法により、p+-GaAs14を、その発光エレ
メントが形成される位置に対応する領域のみ残すように
化学エッチングして島状の領域24を形成する。その際、
NH4OH,H2O2とH2Oを混合したエッチャントを用いること
により、n-Al0.3Ga0.7As3をエッチング停止層としてp+-
GaAs14を選択的に除去することができ、プロセスの均一
性を極めて良好とすることができる。その後プラズマCV
D法により、SiNx膜20を、島状の領域24およびn-Al0.3Ga
0.7As3の保護膜としてそれらの全面に成膜し、さらにこ
の積層体を炉内で600-800℃の温度で加熱することによ
り、n-GaAs2内にZn拡散領域５を形成する。その後第２
図（ｃ）に示すように、フォトリソグラフィ法により、
プラズマエッチングを用いて、SiNx膜20（第２図（ｂ）
参照）のうち島状のp+-GaAs領域24を覆う部分を除去
し、島状の領域24を覆う部分以外の領域６のみを残すよ
うにする。そして、NH4OH,H2O2とH2Oを混合したエッチ
ャントを用いて島状の領域24をその厚さが0.1-0.2μｍ
になるまでエッチングする。その後第２図（ｄ）に示す
ように、ｐ−電極８（第１図参照）を形成するためのA1
28を蒸着により形成し、その上にフォトリソグラフィ法
を用いて、発光領域のオーミック接触をとる領域および
SiNx膜６上の発光領域外への配線とボンディングパッド
となる領域にフォトレジスト29を形成する。その後第２
図（ｅ）に示すように、リン酸系の化学エッチャントあ
るいはドライエッチングを用いて、オーミック接触をと
る領域以外のA128を除去してｐ−電極８を形成する。さ
らにNH4OH,H2O2とH2Oを混合したエッチャントを用い
て、島状の領域（p+-GaAs）24（第２図（ｄ）参照）の
うちオーミック接触をとる領域４以外の部分を除去す
る。またフォトレジスト29（第２図（ｄ）参照）も除去
する。最後に第２図（ｆ）に示すように、プラズマCVD
法により，反射防止膜となるSiNx膜７（1190）を全面に
成膜する。そしてn-GaAs基板１の裏面を研磨した後、Au
Ge/Ni/Auを蒸着し熱処理によってｎ−電極９を形成す
る。その際この熱処理により、ｎ側のA18およびp+-GaAs
4間にも良好なオーミック接触をとることができる。そ
の後ボンディングパッドとなる領域を形成するため、フ
ォトリソグラフィ法によりプラズマエッチングを用いて
SiNx膜７を選択的に除去し、ワイヤボンドを行うA18の
表面を露出させる。 以上のように本実施例によれば、従来のように不純物
を拡散させるために管理の困難な気相の拡散プロセスや
新たに拡散源となるZnO膜等を堆積するプロセスを行う
必要がなくなり、管理の比較的容易なMOCVD法と化学エ
ッチングを主なプロセスとして極めて簡単にZn拡散を行
うことができる。また、p+-GaAs14をMOCVD法によって積
層する（第２図（ａ）参照）工程中にp+-GaAs14に添加
するZnの濃度を精密に制御することができるので、p+-G
aAs14中のZn濃度を従来より低い1020cm-3程度にするこ
とができる。よってn-GaAs2内のZn拡散領域５のZn濃度
を、発光効率が最適となる1018cm-3程度に制御すること
ができる。さらに、前記Zn拡散源となる島状の領域24
は、それ自身金属的性質を有しているので、これをエッ
チャントを用いて除去するとき電極とのオーミック接触
をとる領域の部分を残すことにより、容易にオーミック
電極をとることができる。なお以上の第１実施例の中
で、ZnドープGaAs14を島状の領域24に形成して選択的に
拡散を行うことが本発明の本質的な部分であり、結晶成
長法やエッチングの方法は種種の変更が可能であること
は言うまでもない。また、不純物についても、Zn以外に
Be,Mg,Cdなどを用いることが可能である。さらに、基板
や下地の半導体層をｐ型としてS,Se,Te等を高濃度にド
ープした半導体層からｎ型の不純物を選択的に拡散させ
ることも可能である。 次に第３図は本発明の第２実施例に係るGaAs発光ダイ
オードアレイの製造方法を説明するための断面模式図で
ある。なお第３図中第１図および第２図と共通する部分
には第１図および第２図におけると同一の符号を付して
いる。この第２実施例では、第２図の（ｂ）に示す工程
まで第１実施例と同様に行った後、第２図（ｂ）中のSi
Nx膜20,島状の領域（p+-GaAs）24、n-Al0.3Ga0.7As3を
順次エッチングにより除去する。ここで、例えば最後の
n-Al0.3Ga0.7As3はHF系の化学ッチングを用いれば下地
のn-GaAs2をエッチング停止層として選択的にエッチン
グすることができる。次に反射防止膜と配線と半導体の
絶縁をとるSiNx膜31（1190厚）を全面に形成する。その
後フォトリソグラフィ法により発光エレメント上のｐ−
電極となる部分のフォトレジストを抜き、AuZnを全面に
蒸着した後リフトオフにより前記フォトレジストを抜い
た部分のみAuZn32を残す。この後裏面のｎ−電極９を蒸
着し、熱処理によりｐ−電極とｎ−電極９のオーミック
接触を形成する。そして最後に配線とボンディングパッ
ドとなる領域にAu膜33を形成して完成する。 また第４図は本発明の第３実施例に係るAlGaAs発光ダ
イオードアレイの製造方法を説明するための断面模式図
である。この第３実施例では、n-GaAs基板１上にn-Al
0.25Ga0.75As42（Si濃度＝５×1017cm-3,15μｍ厚）お
よびp+-GaAs4（Zn濃度＝1020cm-3,1.5μｍ厚）をMOCVD
法を用いて積層している。その後第１実施例と同様の工
程を用いて、島状に形成したp+-GaAs4からn-AlGaAs42中
へZnを拡散し発光ダイオードアレイを製作する。ここで
第１および第２実施例と異なるのは、島状のp+-GaAs4を
形成するエッチングの際に他のエッチング停止層を用い
ることなく、n-AlGaAs42との界面でエッチングを停止で
きることである。 また第５図は本発明の第４実施例に係るAlGaAs発光ダ
イオードアレイの製造方法を説明するための断面模式図
である。この第４実施例では、n-GaAs基板１上にn-Al
0.2Ga0.8As52（Ｓ濃度＝８×1017cm-3,15μｍ厚）、n-G
aAs（Ｓ濃度＝８×1017cm-3,0.1μｍ厚）およびp+-Al
0.3Ga0.7As（Zn濃度＝1020cm-3,2.0μｍ厚）をMOCVD法
を用いて積層する。その後、HF系の化学エッチングによ
りn-GaAsを停止層としてp+-AlGaAsを選択的に除去して
発光エレメントの形成位置に対応する島状の領域を形成
する。そして拡散プロセスの後、Zn拡散によりｐ型とな
ったp-GaAs53をオーミック接触をとるために残してい
る。 さらに第６図は本発明の第５実施例に係るAlGaAs発光
ダイオードアレイの製造方法を説明するための断面模式
図である。この第５実施例では、n-GaAs基板１上にn-Ga
As（Si濃度＝３×1017cm-3,20μｍ厚）55およびp+-Al
0.3Ga0.7As（Zn濃度＝５×1019cm-3,2μｍ厚）をLPE法
を用いて積層する。その後、HF系の化学エッチングによ
りn-GaAsをエッチング停止層としてp+-Al0.3Ga0.7Asを
選択的に除去して発光エレメントの形成位置に対応する
島状の領域を形成する。そして拡散プロセスの後、拡散
に用いたp+-Al0.3Ga0.7Asを除去し、Zn拡散によりｐ型
となったp-GaAs56表面にオーミック電極を形成する。
る。 第１図は本発明の第１実施例により製造されるGaAs発
光ダイオードアレイの断面模式図である。第１図に示す
発光ダイオードアレイでは、n-GaAs基板１上にn-GaAs2
（約50μｍ厚）が積層され、さらにSiNx膜６をマスクと
するZn拡散により島状のZn拡散領域５（厚さ約２μｍ）
が形成されている。このn-GaAs2とZn拡散領域５との界
面がpn接合面となり発光エレメントとなっている。また
ｐ−電極８およびｎ−電極９が形成され、さらに反射防
止用にコーティングされたSiN膜７のうち発光エレメン
トから離れた領域が除去されてｐ−電極８のボンディン
グパッドが形成されている。なお符号３はエッチング停
止層となるn-AlGaAs、符号４はｐ−電極９とのオートミ
ック接触をとるためのp+-GaAsである。 次に第２図（ａ）−（ｆ）に基づいて上記第１実施例
のGaAs発光ダイオードアレイの製造プロセスを説明す
る。まず第２図（ａ）に示すように、n-GaAs基板１上に
n-GaAs2（Ｓ濃度＝５×1017cm-3,20μｍ厚），n-Al0.3G
a0.7As3（Ｓ濃度＝５×1017cm-3,200Å厚），およびp+-
GaAs14（Zn濃度＝1020cm-3,1.5μｍ厚）をMOCVD法を用
いて積層する。そして第２図（ｂ）に示すように、フォ
トリソグラフィ法により、p+-GaAs14を、その発光エレ
メントが形成される位置に対応する領域のみ残すように
化学エッチングして島状の領域24を形成する。その際、
NH4OH,H2O2とH2Oを混合したエッチャントを用いること
により、n-Al0.3Ga0.7As3をエッチング停止層としてp+-
GaAs14を選択的に除去することができ、プロセスの均一
性を極めて良好とすることができる。その後プラズマCV
D法により、SiNx膜20を、島状の領域24およびn-Al0.3Ga
0.7As3の保護膜としてそれらの全面に成膜し、さらにこ
の積層体を炉内で600-800℃の温度で加熱することによ
り、n-GaAs2内にZn拡散領域５を形成する。その後第２
図（ｃ）に示すように、フォトリソグラフィ法により、
プラズマエッチングを用いて、SiNx膜20（第２図（ｂ）
参照）のうち島状のp+-GaAs領域24を覆う部分を除去
し、島状の領域24を覆う部分以外の領域６のみを残すよ
うにする。そして、NH4OH,H2O2とH2Oを混合したエッチ
ャントを用いて島状の領域24をその厚さが0.1-0.2μｍ
になるまでエッチングする。その後第２図（ｄ）に示す
ように、ｐ−電極８（第１図参照）を形成するためのA1
28を蒸着により形成し、その上にフォトリソグラフィ法
を用いて、発光領域のオーミック接触をとる領域および
SiNx膜６上の発光領域外への配線とボンディングパッド
となる領域にフォトレジスト29を形成する。その後第２
図（ｅ）に示すように、リン酸系の化学エッチャントあ
るいはドライエッチングを用いて、オーミック接触をと
る領域以外のA128を除去してｐ−電極８を形成する。さ
らにNH4OH,H2O2とH2Oを混合したエッチャントを用い
て、島状の領域（p+-GaAs）24（第２図（ｄ）参照）の
うちオーミック接触をとる領域４以外の部分を除去す
る。またフォトレジスト29（第２図（ｄ）参照）も除去
する。最後に第２図（ｆ）に示すように、プラズマCVD
法により，反射防止膜となるSiNx膜７（1190）を全面に
成膜する。そしてn-GaAs基板１の裏面を研磨した後、Au
Ge/Ni/Auを蒸着し熱処理によってｎ−電極９を形成す
る。その際この熱処理により、ｎ側のA18およびp+-GaAs
4間にも良好なオーミック接触をとることができる。そ
の後ボンディングパッドとなる領域を形成するため、フ
ォトリソグラフィ法によりプラズマエッチングを用いて
SiNx膜７を選択的に除去し、ワイヤボンドを行うA18の
表面を露出させる。 以上のように本実施例によれば、従来のように不純物
を拡散させるために管理の困難な気相の拡散プロセスや
新たに拡散源となるZnO膜等を堆積するプロセスを行う
必要がなくなり、管理の比較的容易なMOCVD法と化学エ
ッチングを主なプロセスとして極めて簡単にZn拡散を行
うことができる。また、p+-GaAs14をMOCVD法によって積
層する（第２図（ａ）参照）工程中にp+-GaAs14に添加
するZnの濃度を精密に制御することができるので、p+-G
aAs14中のZn濃度を従来より低い1020cm-3程度にするこ
とができる。よってn-GaAs2内のZn拡散領域５のZn濃度
を、発光効率が最適となる1018cm-3程度に制御すること
ができる。さらに、前記Zn拡散源となる島状の領域24
は、それ自身金属的性質を有しているので、これをエッ
チャントを用いて除去するとき電極とのオーミック接触
をとる領域の部分を残すことにより、容易にオーミック
電極をとることができる。なお以上の第１実施例の中
で、ZnドープGaAs14を島状の領域24に形成して選択的に
拡散を行うことが本発明の本質的な部分であり、結晶成
長法やエッチングの方法は種種の変更が可能であること
は言うまでもない。また、不純物についても、Zn以外に
Be,Mg,Cdなどを用いることが可能である。さらに、基板
や下地の半導体層をｐ型としてS,Se,Te等を高濃度にド
ープした半導体層からｎ型の不純物を選択的に拡散させ
ることも可能である。 次に第３図は本発明の第２実施例に係るGaAs発光ダイ
オードアレイの製造方法を説明するための断面模式図で
ある。なお第３図中第１図および第２図と共通する部分
には第１図および第２図におけると同一の符号を付して
いる。この第２実施例では、第２図の（ｂ）に示す工程
まで第１実施例と同様に行った後、第２図（ｂ）中のSi
Nx膜20,島状の領域（p+-GaAs）24、n-Al0.3Ga0.7As3を
順次エッチングにより除去する。ここで、例えば最後の
n-Al0.3Ga0.7As3はHF系の化学ッチングを用いれば下地
のn-GaAs2をエッチング停止層として選択的にエッチン
グすることができる。次に反射防止膜と配線と半導体の
絶縁をとるSiNx膜31（1190厚）を全面に形成する。その
後フォトリソグラフィ法により発光エレメント上のｐ−
電極となる部分のフォトレジストを抜き、AuZnを全面に
蒸着した後リフトオフにより前記フォトレジストを抜い
た部分のみAuZn32を残す。この後裏面のｎ−電極９を蒸
着し、熱処理によりｐ−電極とｎ−電極９のオーミック
接触を形成する。そして最後に配線とボンディングパッ
ドとなる領域にAu膜33を形成して完成する。 また第４図は本発明の第３実施例に係るAlGaAs発光ダ
イオードアレイの製造方法を説明するための断面模式図
である。この第３実施例では、n-GaAs基板１上にn-Al
0.25Ga0.75As42（Si濃度＝５×1017cm-3,15μｍ厚）お
よびp+-GaAs4（Zn濃度＝1020cm-3,1.5μｍ厚）をMOCVD
法を用いて積層している。その後第１実施例と同様の工
程を用いて、島状に形成したp+-GaAs4からn-AlGaAs42中
へZnを拡散し発光ダイオードアレイを製作する。ここで
第１および第２実施例と異なるのは、島状のp+-GaAs4を
形成するエッチングの際に他のエッチング停止層を用い
ることなく、n-AlGaAs42との界面でエッチングを停止で
きることである。 また第５図は本発明の第４実施例に係るAlGaAs発光ダ
イオードアレイの製造方法を説明するための断面模式図
である。この第４実施例では、n-GaAs基板１上にn-Al
0.2Ga0.8As52（Ｓ濃度＝８×1017cm-3,15μｍ厚）、n-G
aAs（Ｓ濃度＝８×1017cm-3,0.1μｍ厚）およびp+-Al
0.3Ga0.7As（Zn濃度＝1020cm-3,2.0μｍ厚）をMOCVD法
を用いて積層する。その後、HF系の化学エッチングによ
りn-GaAsを停止層としてp+-AlGaAsを選択的に除去して
発光エレメントの形成位置に対応する島状の領域を形成
する。そして拡散プロセスの後、Zn拡散によりｐ型とな
ったp-GaAs53をオーミック接触をとるために残してい
る。 さらに第６図は本発明の第５実施例に係るAlGaAs発光
ダイオードアレイの製造方法を説明するための断面模式
図である。この第５実施例では、n-GaAs基板１上にn-Ga
As（Si濃度＝３×1017cm-3,20μｍ厚）55およびp+-Al
0.3Ga0.7As（Zn濃度＝５×1019cm-3,2μｍ厚）をLPE法
を用いて積層する。その後、HF系の化学エッチングによ
りn-GaAsをエッチング停止層としてp+-Al0.3Ga0.7Asを
選択的に除去して発光エレメントの形成位置に対応する
島状の領域を形成する。そして拡散プロセスの後、拡散
に用いたp+-Al0.3Ga0.7Asを除去し、Zn拡散によりｐ型
となったp-GaAs56表面にオーミック電極を形成する。
以上のように本発明によれば、従来のように不純物を
拡散させるために管理の困難な気相の拡散プロセスや新
たに拡散源となるZnO膜等を堆積するプロセスを行う必
要がなくなり、管理の比較的容易な結晶成長とエッチン
グを主なプロセスとして極めて簡単に不純物を拡散させ
てpn接合を形成することができる。よって拡散型発光ダ
イオードアレイの製造プロセスを簡略化して製造歩留ま
りや製品の均一性を向上させることができる。 また、第２の導電型を有し拡散源となる不純物を高濃
度に添加した第２の半導体層は、その不純物の濃度を結
晶成長時に精密に制御することができるので、添加する
不純物の濃度を従来に比べて低くすることができる。よ
って第１の半導体層内の不純物の拡散領域の不純物濃度
を、発光効率が最適となる1018cm-3程度に制御すること
ができる。 さらに、前記拡散源となる不純物を高純度に添加した
第２の半導体層はそれ自身金属的性質を有するので、前
記島状の領域から不純物を第１の半導体層に拡散させた
後、前記島状の領域のうち電極とのオーミッ接触をとる
領域を残してそれ以外の部分をエッチングにより除去す
ることにより、オーミック電極をとることが極めて容易
となる。
拡散させるために管理の困難な気相の拡散プロセスや新
たに拡散源となるZnO膜等を堆積するプロセスを行う必
要がなくなり、管理の比較的容易な結晶成長とエッチン
グを主なプロセスとして極めて簡単に不純物を拡散させ
てpn接合を形成することができる。よって拡散型発光ダ
イオードアレイの製造プロセスを簡略化して製造歩留ま
りや製品の均一性を向上させることができる。 また、第２の導電型を有し拡散源となる不純物を高濃
度に添加した第２の半導体層は、その不純物の濃度を結
晶成長時に精密に制御することができるので、添加する
不純物の濃度を従来に比べて低くすることができる。よ
って第１の半導体層内の不純物の拡散領域の不純物濃度
を、発光効率が最適となる1018cm-3程度に制御すること
ができる。 さらに、前記拡散源となる不純物を高純度に添加した
第２の半導体層はそれ自身金属的性質を有するので、前
記島状の領域から不純物を第１の半導体層に拡散させた
後、前記島状の領域のうち電極とのオーミッ接触をとる
領域を残してそれ以外の部分をエッチングにより除去す
ることにより、オーミック電極をとることが極めて容易
となる。
第１図は本発明の第１実施例により製造されたGaAs系発
光ダイオードアレイの断面模式図、第２図（ａ）−
（ｆ）はそれぞれ第１実施例の各工程を説明するための
断面模式図、第３図は本発明の第２実施例を説明するた
めのGaAs系発光ダイオードアレイの断面模式図、第４図
は本発明の第３実施例を説明するためのAlGaAs系発光ダ
イオードアレイの断面模式図、第５図は本発明の第４実
施例を説明するためのAlGaAs系発光ダイオードアレイの
断面模式図、第６図は本発明の第５実施例を説明するた
めのAlGaAs系発光ダイオードアレイの断面模式図、第７
図は従来の発光ダイオードアレイの製造方法を説明する
ためのGaAsP系発光ダイオードアレイの断面模式図であ
る。 1:n-GaAs基板、２、55:n-GaAs、5:Zn拡散領域、14:p+-G
aAs、24:島状の領域、42、52:n-AlGaAs、
光ダイオードアレイの断面模式図、第２図（ａ）−
（ｆ）はそれぞれ第１実施例の各工程を説明するための
断面模式図、第３図は本発明の第２実施例を説明するた
めのGaAs系発光ダイオードアレイの断面模式図、第４図
は本発明の第３実施例を説明するためのAlGaAs系発光ダ
イオードアレイの断面模式図、第５図は本発明の第４実
施例を説明するためのAlGaAs系発光ダイオードアレイの
断面模式図、第６図は本発明の第５実施例を説明するた
めのAlGaAs系発光ダイオードアレイの断面模式図、第７
図は従来の発光ダイオードアレイの製造方法を説明する
ためのGaAsP系発光ダイオードアレイの断面模式図であ
る。 1:n-GaAs基板、２、55:n-GaAs、5:Zn拡散領域、14:p+-G
aAs、24:島状の領域、42、52:n-AlGaAs、
Claims (6)
- 【請求項１】基板上の所望位置に複数の発光ダイオード
が形成されて成る発光ダイオードアレイの製造方法にお
いて、 基板上に少なくとも第１の導電型を有する第１の半導体
層とこれと異なる第２の導電型を有し拡散源となる不純
物を高濃度に添加した第２の半導体層を結晶成長で積層
する工程と、 前記積層した第２の半導体層のうち発光ダイオードが形
成される位置に対応する島状の領域以外の部分をエッチ
ングにより除去する工程と、 前記島状の領域を拡散源として前記不純物を前記第１の
半導体層に拡散させてpn接合を形成する工程と を含むことを特徴とする発光ダイオードアレイの製造方
法。 - 【請求項２】請求項１記載の発光ダイオードアレイの製
造方法において、前記pn接合を形成する工程後、前記島
状の領域のうち電極とのオーミック接触をとる領域を残
してそれ以外の部分をエッチングにより除去する工程を
含むことを特徴とする方法。 - 【請求項３】請求項１記載の発光ダイオードアレイの製
造方法において、第１の半導体層をn-GaAsで形成し、第
２の半導体層をp+-GaAsで形成したことを特徴とする方
法。 - 【請求項４】請求項１記載の発光ダイオードアレイの製
造方法において、第１の半導体層をn-AlGaAsで形成し、
第２の半導体層をp+-GaAsで形成したことを特徴とする
方法。 - 【請求項５】請求項１記載の発光ダイオードアレイの製
造方法において、第１の半導体層をn-AlGaAsで形成し、
第２の半導体層をp+-AlGaAsで形成したことを特徴とす
る方法。 - 【請求項６】請求項１記載の発光ダイオードアレイの製
造方法において、第１の半導体層をn-GaAsで形成し、第
２の半導体層をp+-AlGaAsで形成したことを特徴とする
方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8473190A JP2885463B2 (ja) | 1990-03-30 | 1990-03-30 | 発光ダイオードアレイの製造方法 |
| US07/676,652 US5196369A (en) | 1990-03-30 | 1991-03-28 | Method of producing a light emitting diode array device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8473190A JP2885463B2 (ja) | 1990-03-30 | 1990-03-30 | 発光ダイオードアレイの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03283677A JPH03283677A (ja) | 1991-12-13 |
| JP2885463B2 true JP2885463B2 (ja) | 1999-04-26 |
Family
ID=13838840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8473190A Expired - Fee Related JP2885463B2 (ja) | 1990-03-30 | 1990-03-30 | 発光ダイオードアレイの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5196369A (ja) |
| JP (1) | JP2885463B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5449926A (en) * | 1994-05-09 | 1995-09-12 | Motorola, Inc. | High density LED arrays with semiconductor interconnects |
| US7368316B2 (en) * | 1999-04-23 | 2008-05-06 | The Furukawa Electric Co., Ltd. | Surface-emission semiconductor laser device |
| US7881359B2 (en) * | 1999-04-23 | 2011-02-01 | The Furukawa Electric Co., Ltd | Surface-emission semiconductor laser device |
| JP6943114B2 (ja) * | 2017-09-26 | 2021-09-29 | 沖電気工業株式会社 | 発光サイリスタ、光プリントヘッド、及び画像形成装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3817798A (en) * | 1971-11-19 | 1974-06-18 | Ibm | Method of forming integrated semiconductor devices with iii-v compounds |
| JPS512393A (ja) * | 1974-06-24 | 1976-01-09 | Hitachi Ltd | |
| DE3105786A1 (de) * | 1981-02-17 | 1982-09-02 | Siemens AG, 1000 Berlin und 8000 München | Herstellung von lumineszenz- oder laserdioden mit intern begrenzter leuchtflaeche |
| US4755485A (en) * | 1986-05-27 | 1988-07-05 | Hewlett-Packard Company | Method of making light-emitting diodes |
-
1990
- 1990-03-30 JP JP8473190A patent/JP2885463B2/ja not_active Expired - Fee Related
-
1991
- 1991-03-28 US US07/676,652 patent/US5196369A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03283677A (ja) | 1991-12-13 |
| US5196369A (en) | 1993-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5739552A (en) | Semiconductor light emitting diode producing visible light | |
| US6495862B1 (en) | Nitride semiconductor LED with embossed lead-out surface | |
| TW577178B (en) | High efficient reflective metal layer of light emitting diode | |
| JP4147073B2 (ja) | 発光ダイオードの製造方法 | |
| JP2010080817A (ja) | 発光素子 | |
| JPH04264781A (ja) | 発光ダイオードアレイ | |
| JPH04343484A (ja) | 発光ダイオードアレイ | |
| JP2898347B2 (ja) | 発光ダイオードアレイ | |
| JP3198016B2 (ja) | 発光ダイオードアレイ及びその製造方法 | |
| US7166865B2 (en) | Semiconductor light emitting device and method for manufacturing same | |
| US4950622A (en) | Method for manufacturing a surface emitting type AlGaAs/GaAs semiconductor laser diode | |
| US6864514B2 (en) | Light emitting diode | |
| JP2885463B2 (ja) | 発光ダイオードアレイの製造方法 | |
| JP2006148059A (ja) | アレイ型発光ダイオード | |
| JPH0497575A (ja) | 発光ダイオードアレイ | |
| JP3602929B2 (ja) | ３族窒化物半導体発光素子 | |
| JP4341623B2 (ja) | 発光素子及びその製造方法 | |
| CN213519957U (zh) | Micro-LED芯片结构及Micro-LED发光组件 | |
| JP2000196139A (ja) | 半導体発光素子の製造方法 | |
| CN112599554A (zh) | 一种微型发光二极管垂直芯片结构、其制备方法及应用 | |
| WO2019216308A1 (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
| JP2004247435A (ja) | 半導体発光素子 | |
| JPH0770756B2 (ja) | 発光ダイオードアレイの製造方法 | |
| JPH11168239A (ja) | 窒化ガリウム系化合物半導体発光素子 | |
| JPH0677531A (ja) | 半導体発光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |