JPH03283677A - 発光ダイオードアレイの製造方法 - Google Patents

発光ダイオードアレイの製造方法

Info

Publication number
JPH03283677A
JPH03283677A JP2084731A JP8473190A JPH03283677A JP H03283677 A JPH03283677 A JP H03283677A JP 2084731 A JP2084731 A JP 2084731A JP 8473190 A JP8473190 A JP 8473190A JP H03283677 A JPH03283677 A JP H03283677A
Authority
JP
Japan
Prior art keywords
light emitting
semiconductor layer
region
emitting diode
diode array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2084731A
Other languages
English (en)
Other versions
JP2885463B2 (ja
Inventor
Toshiro Hayakawa
利郎 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eastman Kodak Japan Ltd
Original Assignee
Eastman Kodak Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eastman Kodak Japan Ltd filed Critical Eastman Kodak Japan Ltd
Priority to JP8473190A priority Critical patent/JP2885463B2/ja
Priority to US07/676,652 priority patent/US5196369A/en
Publication of JPH03283677A publication Critical patent/JPH03283677A/ja
Application granted granted Critical
Publication of JP2885463B2 publication Critical patent/JP2885463B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258Diffusion into or out of AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/099LED, multicolor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明は、発光ダイオードアレイ、特に複数の発光ダイ
オードアレイが同一基板上に密接配置され光学プリンタ
の印字光源などに用いられる不純物拡散型発光ダイオー
ドアレイの製造方法に関する。
【従来の技術】
複数のpn接合あるいはpin接合発光ダイオードが同
一基板上に密接に配置されて成る発光ダイオードアレイ
は、各発光ダイオードを電気的に制御することにより比
較的容易に画像情報等を処理することができる利点を有
しており、このためその改良と共に積極の応用が考えら
れている。 例えば、情報の出力機器としてのプリンタにおいては、
近年の情報化社会の到来に伴い情報量の増大だけでなく
取り扱う情報の質も文書のみからグラフ、図、写真等の
画像情報を含むものへと変化して米ていることに対旭す
べく、より高速、高密度化が要求されているが、この課
題を解決すべく発光ダイオードアレイを光源として用い
ることが知られている。 すなわち、ノンインパクトな光学プリンタとしては、光
源にレーザを用いたレーザプリンタおよび光源に発光ダ
イオードアレイを用いたLEDプリンタが知られている
。前者のレーザプリンタではレーザビームの走査に回動
可能なポリゴンミラー等の機械的な機構とこれに対応し
た繁雑な光学系を必要とするのに対し、後者のLEDプ
リンタでは複数の発光ダイオードからなる発光ダイオー
ドアレイの各発光ダイオード(以下「発光エレメント」
という)を電気的に制御して駆動すればよく、このため
機械的な動作部が不要で簡単な等倍率アレイレンズを光
学系に用いればよく、レーザプリンタに比べて小型、高
速かつ高信頼化が可能になるという利点を有している。 第7図に従来のLEDプリンタ用のGaAsp系発光ダ
イオードアレイの断面図を示す。なお、簡略化のため、
2個の発光エレメントのみ図示しである。 図において、各発光エレメントは、n−GaAS基板6
1上にn−GaAsP層62(約62Q厚)をVPE法
により積層し、さらにSiN膜64をマスクとしてZn
拡散を行いZn拡散領域63(約2I厚)を形成するこ
とにより構成され、n−GaAsP層62と約62散領
域63との界面がpn接合面となり発光エレメントとな
る。そして、p−電極66およびn−電極67を形成し
、その後反射防止用SiN膜65をコーティングする。 このSiN膜65のうち発光エレメントから離れた領域
の部分はその後除去されてp−電極66のポンディング
パッドが形成される。 このような発光ダイオードアレイを作製する製造プロセ
スにおいては、Zn拡散プロセスが鍵となり拡散領域の
性質が発光エレメントの特性を決定する。従来のZn拡
散プロセスにおいては、2ゾ一ン以上の領域の温度を独
立に制御できる拡散炉内で、拡散源となるZnAsxの
温度を調節することにより雰囲気中のZnの蒸気圧を制
御して試料表面のZn濃度を制御し、かつ拡散される試
料の温度をそれとは別に制御してZnが拡散される速度
を変化させていた。 また従来の他の発光ダイオードアレイの製造方法として
、拡散源となるZnO膜等の薄膜を試料上に予め堆積し
ておき、この上に2れやAsの抜けを防止するためにS
iOやSiNxの保護膜を被せ、これを炉内で加熱する
ことにより拡散させる方法も試みられている(例えば、
参考文献:A。 5hiss、  T、Kssixalo、A、Taka
mi、  S、Karak4da、  K。 l5sbiki、  fl、mitsmbara、  
amd  11.Kaaeda、  Exleaded
^bslr+cl  of  lke  Hsl  C
talereace  on  5olidSL1會t
 Devices and Malerisls、 T
@ky+、 1111. pp。 345−341)。
【発明が解決しようとする課題】
しかしながら、このような従来の気相拡散を用いた発光
ダイオードアレイの製造方法では、拡散炉で多くのAs
を用いるため反応管が汚れやすくその管理が大変なこと
、2ゾーンの温度制御が容易でないこと、結晶表面から
のAs抜けを防止するためにAs圧をかける必要がある
こと等のため、その製造プロセスが極めて複雑なものと
なっていた。また、通常発光エレメントの発光効率が最
大となる不純物濃度はpn接合付近でlXl0”cm−
’程度であるが、上記従来の製造方法では、拡散された
Znの濃度が通常10 ”〜10 ”c m−’と極め
て高くなってしまい、そのため著しい発光効率の低下を
招いていた。 また上記の拡散源となるZnO膜等の薄膜を試料上に予
め堆積しておきこの上にZnやAsの抜けを防止するた
めにSiOやSiNxの保護膜を被せこれを炉内で加熱
することにより拡散させる、という従来の他の製造方法
によれば、As雰囲気を用いる必要や2ゾ一ン以上の温
度制御が不要となる等の利点はあるが、拡散源や保護膜
を堆積する工程が増えてしまうことや、拡散しようとす
る不純物が拡散源の構成元素であるため本質的に拡散す
る不純物の表面濃度が高くなり低いZn濃度を得ること
ができず発光エレメントの発光効率を上げることができ
ない、という問題があった。 本発明は、このような上記従来の発光ダイオードアレイ
の製造方法の問題点に鑑みてなされたものであり、発光
ダイオードアレイの製造プロセスにおける不純物の拡散
プロセスを簡略化して製造歩留まりや製品の均一性を向
上させると同時にpn接合部の不純物濃度を低減するこ
とにより発光エレメントの発光効率を向上させることが
できる発光ダイオードアレイの製造方法を提供すること
を目的とする。
【課題を解決するための手段】
本発明に係る発光ダイオードアレイの製造方法は、基板
上の所望位置に複数の発光ダイオードが形成されて成る
発光ダイオードアレイの製造方法において、基板上に少
なくとも第1の導電型を有する第1の半導体層とこれと
異なる第2の導電型を有し拡散源となる不純物を高濃度
に添加した第2の半導体層を結晶成長で積層する工程と
、前記積層した第2の半導体層のうち発光ダイオードが
形成される位置に対応する島状の領域以外の部分をエツ
チングにより除去する工程と、前記島状の領域を拡散源
として不純物を前記第1の半導体層に拡散させてpn接
合を形成する工程とを含むことを特徴とするものである
。 また本発明は1、前記pn接合を形成する工程後、前記
島状の領域のうち電極とのオーミック接触をとる領域を
残してそれ以外の部分をエツチングにより除去する工程
を有することを特徴とするものである。 また、前記第1の半導体層をn−GaAsで形成し、第
2の半導体層をp”−GaAsで形成してもよい。 また、前記第1の半導体層をn−AlGaAsで形成し
、第2の半導体層をp”−GaAsで形成してもよい。 また、前記第1の半導体層をn−AlGaAsで形成し
、第2の半導体層をp”−AlGaAsで形成してもよ
い。 さらC巳、前記第1の半導体層をn−GaAsで形成し
、第2の半導体層をp”−AlGaAsで形成してもよ
い。
【作用】
上記手段によれば、第1の半導体層と拡散源となる不純
物を高濃度に添加した第2の半導体層を結晶成長で積層
する工程と、前記第2の半導体層のうち発光ダイオード
が形成される位置に対応する島状の領域以外の部分をエ
ツチング除去する工程とを主なプロセスとして前記不純
物を前記第1の半導体層に拡散させることができるので
、従来のように不純物の拡散のために気相の拡散プロセ
スや新たに拡散源となるZnO膜を堆積するプロセス等
の複雑な工程を介在させる必要がなくなる。 また、前記不純物の拡散源となる島状の領域は、不純物
を高濃度に添加した第2の半導体層を選択的にエツチン
グにより除去することにより形成しているので、前記第
2の半導体層の結晶成長時にこれに添加される不純物の
濃度を制御することによって、第1の半導体層の拡散領
域への不純物の拡散濃度を精密に制御することが可能と
なる。 また前記拡散源となる不純物を高濃度に添加した第2の
半導体層はそれ自身金属的性質を有するので、場合によ
っては前記島状の領域から不純物を第1の半導体層に拡
散させた後、前記島状の領域のうち電極とのオーミツ接
触をとる領域を残してそれ以外の部分をエツチングによ
り除去することにより、発光領域のオーミック接触をと
ることが容易となる。
【9!施例】 以下、図面を参照して本発明の好適な実施例を説明する
。 第1図は本発明の第1実施例により製造されるGaAs
発光ダイオードアレイの断面模式図である。第1図に示
す発光ダイオードアレイでは、n−GaAs基板l上に
n−GaAs2(約50js+厚)が積層され、さらに
SiNx膜6をマスクとするZn拡散により島状のZn
拡散領域5(厚さ約2 pm>が形成されてむする9こ
のn−GaAs2とZn拡散領域5との界面がpn接合
面となり発光エレメントとなっている。またp−電極8
およびn−電極9が形盛され、さらに反射防止用にコー
ティングされたSMN膜7のうち発光エレメントから離
れた領域が除去されてp−電極8のポンディングパッド
が形成されている。なお符号3はエツチング停止層とな
るn −A I G a A s s符号4はp−電極
9とのオーミック接触をとるためのp”−GaAsであ
る。 次に第2図(a)−(f)に基づいて上記第1実施例の
GaAs発光ダイオードアレイの製造プロセスを説明す
る。まず第2図(a)に示すように、n−GaAs基板
l上にn−GaAs2(S濃度−5X 1 ollcm
−”、 20Js+厚)、n−A Is sGa*、y
As 3 (S濃度−5x l O”cm−”200人
厚)、およびp”−GaAs 14 (Zn濃度−10
”cm−、l 、 5Ji*厚)をMOCVD法を用い
て積層する。そして@2図(b)に示すように、フォト
リングラフィ法により、p”−GaAs14を、その発
光エレメントが形成される位置に対応する領域のみ残す
ように化学エツチングして島状の領域24を形成する。 その際、NH。 OH,H,O,とH,0を混合したエッチャントを用い
ることにより、n −A l o、 sG a a、 
7A ’h 3をエツチング停止層としてp”−GaA
s14を選択的に除去することができ、プロセスの均一
性を極めて良好とすることができる。その後プラズマC
VD法により、S iNx膜20を、島状の領域24お
よびn−Ale、5Gao yAs3の保護膜としてそ
れらの全面に成膜し、さらにこの積層体を炉内で600
−800℃の温度で加熱することにより、n−GaAs
2内にZn拡散領域5を形成する。その後第2図(C)
に示すように、フォトリングラフィ法により、プラズマ
エツチングを用いて、5jNx膜20(第2図(b)参
照)のうち島状のp”−GaAs領域24を覆う部分を
除・去し、島状の領域24を覆う部分以外の領域6のみ
を残すようにする。そして、NH,OH,H,0、とH
,Oを混合したエッチャントを用いて島状の領域24を
その厚さが0.1−0.21mになるまでエツチングす
る。その後第2図(d)に示すように、p−電極8(第
1図参照)を形成するためのAl28を蒸着により形成
し、その上にフォトリングラフィ法を用いて、発光領域
のオーミック接触をとる領域およびS iNxNx上の
発光領域外への配線とポンディングパッドとなる領域に
7オトレジスト29を形成する。その後第2図(e)に
示すように、リン酸系の化学エッチャントあるいはドラ
イエツチングを用いて、オーミック接触をとる領域以外
のAl2Bを除去してp−電極8を形成する。さらにN
H,OH,)1,0.とH80を混合したエッチャント
を用いて、島状の領域(poGaAs)24 (第2図
(d)参照)のうちオーミック接触をとる領域4以外の
部分を除去する。 また7オトレジスト29(第2図(d)参照)も除去す
る。最後に第2図(f)に示すように、プラズマCVD
法により9反射防止膜となる5iNX膜?(1190)
を全面に成膜する。そしてn−GaAs基板l基板面を
研磨した後、AuGe / N i / A uを蒸着
し熱処理によってn−電極9を形成する。その際この熱
処理により、n側のAl88よびI)’−GaAsd間
にも良好なオーミック接触をとることができる。その後
ポンディングパッドとなる領域を形成するため、フォト
リングラフィ法によりプラズマエツチングを用いてSi
Nx膜7を選択的に除去し、ワイヤポンドを行うAl8
の表面を露出させる。 以上のように本実施例によれば、従来のように不純物を
拡散させるために管理の困難な気相の拡散プロセスや新
たに拡散源となるZnO膜等を堆積するプロセスを行う
必要がなくなり、管理の比較的容易なMOCVD法と化
学エツチングを主なプロセスとして極めて簡単にZn拡
散を行うことができる。まf:、p”−GaAs 14
をMOCVD法によって積層する(第2図(a)参照)
工程中にp”−GaAs14に添加するZnの濃度を精
密に制御することができるので、p+−GaAs14中
のZn濃度を従来より低い10 ”c m−”程度にす
ることができる。よってn−GaAs2内のZn拡散領
域5のZn濃度を、発光効率が最適となる1 0 ”c
 m−’程度に制御することができる。 さらに、前記Zng散源となる島状の領域24は、それ
自身金属的性質を有しているので、これをエッチャント
を用いて除去するとき電極とのオーミック接触をとる領
域の部分を残すことにより、容易にオーミック電極をと
ることができる。 なお以上の第1実施例の中で、Zn
ドープGaAa 14を島状の領域24に形成して選択
的に拡散を行うことが本発明の本質的な部分であり、結
晶成長法やエツチングの方法は積極の変更が可能である
ことは言うまでもない。また、不純物についても、Zn
以外にBe、Mg、Cdなどを用いることが可能である
。さらに、基板や下地の半導体層をp型としてSs S
 e + T e等を高濃度にドープした半導体層から
n型の不純物を選択的に拡散させるととも可能である。 次に第3図は本発明の第2実施例に係るGaAS発光ダ
イオードアレイの製造方法を説明するための断面模式図
である。なお第31!l中第1図および第2図と共通す
る部分には第1図および諮2図におけると同一の符号を
付している。この第2実施例では、第2図の(b)に示
す工程まで第1実施例と同様に行つな後、第2図(b)
中の5iNX膜208島状の1域(p ” −G a 
A s ) 24、n  A 1 @、 3G a m
、 2A B 3を順次エツチングにより除去する。こ
こで、例゛えば最後のn −A I o、5Gaa、7
As3はHF系の化学ツチングを用いれば下地のn−G
aAs2をエツチング停止層として選択的にエツチング
することができる。次に反射防止膜と配線と半導体の絶
縁をとるSiNx膜31(1190厚)を全面に形成す
る。その後7オトリソグラフイ法により発光エレメント
上のp−電極となる部分のフォトレジストを抜き、Au
Znを全面に蒸着した後リフトオフにより前記7オトレ
ジストを抜いた部分のみAuZn32を残す。この後裏
面のn−電極9を蒸著し、熱処理によりp−電極とn−
電極9のオーミック接触を形成する。そして最後に配線
とポンディングパッドとなる領域にAu膜33を形成し
て完成する。 また第4図は本発明の第3実施例に係るAlGaAs発
光ダイオードアレイの製造方法を説明するための断面模
式図である。この第3実施例では、n−GaAs基板l
上にn −A 1 @、 t@G a @、 tiAs
42(Si濃度= 5 X 10”cm−、157m厚
)およびp”−GaAs4(Zn濃度=lO″”cm−
”l、5#履厚)をMOCVD法を用いて積層している
。その後第1!l!施例と同様の工程を用いて、島状に
形成したp”−GaAs4からn−AlGaAs42中
へZnを拡散し発光ダイオードアレイを製作する。ここ
で第1および第2実施例と異なるのは、島状の1)”−
GaAs4を形成するエツチングの際に他のエツチング
停止層を用いることなく、n−AlGaAs42との界
面でエツチングを停止できることである。 また第5図は本発明の第4実施例に係るAlGaAs発
光ダイオードアレイの製造方法を説明するための断面模
式図である。この第4実施例では、n−GaAs基板l
上にn −A l a、tG a m、aA fi52
(S濃度−8X 10 ”c m−’、  15A1m
厚)、n−GaAs (S濃度−8X1011cm−”
、o。 1メ屑厚)およびp”−A1.、、Ga、、、As (
Zn濃度−10”cm−”、2.0Am厚)をMOCV
D法を用いて積層する。その後、HF系の化学エツチン
グによりn−QaAsを停止層としてp+AlGaAs
を選択的に除去して発光エレメントの形成位置に対応す
る島状の領域を形成する。そして拡散プロセスの後、Z
n拡散によりp型となったp−GaAs53をオーミッ
ク接触をとるために残している。 さらに第6図は本発明の第551!施例に係るAlGa
As発光ダイオードアレイの製造方法を説明するための
断面模式図である。この第5実施例では、n−GaAs
基板l上にn−GaAS (Si濃度−3X l O1
7c m−”、 20#m厚)55およびp”−Ale
 5Gas、yAs(Zn濃度−5X10”cm−”、
2J+w厚)をLPE法を用いて積層する。 その後、HF系の化学エツチングによりn−GaAsを
エツチング停止層としてp”−Ale、sGa、、As
を選択的に除去して発光エレメントの形成位置に対応す
る島状の領域を形成する。そして拡散プロセスの後、拡
散に用いたp”−Al@sGa、yAsを除去し、Zn
拡散によりp型となった9−GaAs56表面にオーミ
ック電極を形成する。
【発明の効果】
以上のように本発明によれば、従来のように不純物を拡
散させるために管理の困難な気相の拡散プロセスや新た
に拡散源となるZnO膜等を堆積するプロセスを行う必
要がなくなり、管理の比較的容易な結晶成長とエツチン
グを主なプロセスとして極めて簡単に不純物を拡散させ
てpn接合を形成することができる。よって拡散型発光
ダイオードアレイの製造プロセスを簡略化して製造歩留
まりや製品の均一性を向上させることができる。 また、第2の導電型を有し拡散源となる不純物を高濃度
に添加した第2の半導体層は、その不純物の濃度を結晶
成長時に精密に制御することができるので、添加する不
純物の濃度を従来に比べて低くすることができる。よっ
て第1の半導体層内の不純物の拡散領域の不純物濃度を
、発光効率が最適となる1 0 ”c m−”程度に制
御することができる。 さらに、前記拡散源となる不純物を高濃度に添加した第
2の半導体層はそれ自身金属的性質を有するので、前記
島状の領域から不純物を第1の半導体層に拡散させた後
、前記島状の領域のうち電極とのオーミツ接触をとる領
域を残してそれ以外の部分をエツチングにより除去する
ことにより、オーミック電極をとることが極めて容易と
なる。
【図面の簡単な説明】
第1図は本発明の第1実施例により製造されたGaAs
系発光ダイオードアレイの断面模式図、第2図(a)−
(f)はそれぞれ第1実施例の各工程を説明するための
断面模式図、第3図は本発明の第2実施例を説明するた
めのGaAs系発光ダイオードアレイの断面模式図、第
4図は本発明の第3実施例を説明するためのAlGaA
s系発光ダイオードアレイの断面模式図、第5図は本発
明の第4実施例を説明するためのAlGaAs系発光ダ
イオードアレイの断面模式図、第6図は本発明の第5実
施例を説明するためのAlGaAs系発光ダイオードア
レイの断面模式図、第7図は従来の発光ダイオードアレ
イの製造方法を説明するためのGaAsP系発光ダイオ
ードアレイの断面模式図である。 1:n−GaAs基板、 2.55:n−GaAs5 5:Zn拡散領域、14 
: p”−GaAs、   24 :島状の領域、42
、52:n−AlGaAs。 第 2 図 (a) 第 図 第2図 (f)

Claims (1)

  1. 【特許請求の範囲】 1、基板上の所望位置に複数の発光ダイオードが形成さ
    れて成る発光ダイオードアレイの製造方法において、 基板上に少なくとも第1の導電型を有する第1の半導体
    層とこれと異なる第2の導電型を有し拡散源となる不純
    物を高濃度に添加した第2の半導体層を結晶成長で積層
    する工程と、 前記積層した第2の半導体層のうち発光ダイオードが形
    成される位置に対応する島状の領域以外の部分をエッチ
    ングにより除去する工程と、前記島状の領域を拡散源と
    して前記不純物を前記第1の半導体層に拡散させてpn
    接合を形成する工程と を含むことを特徴とする発光ダイオードアレイの製造方
    法。 2、請求項1記載の発光ダイオードアレイの製造方法に
    おいて、前記pn接合を形成する工程後、前記島状の領
    域のうち電極とのオーミック接触をとる領域を残してそ
    れ以外の部分をエッチングにより除去する工程を含むこ
    とを特徴とする方法。 3、請求項1記載の発光ダイオードアレイの製造方法に
    おいて、第1の半導体層をn−GaAsで形成し、第2
    の半導体層をp^+−GaAsで形成したことを特徴と
    する方法。 4、請求項1記載の発光ダイオードアレイの製造方法に
    おいて、第1の半導体層をn−AlGaAsで形成し、
    第2の半導体層をp^+−GaAsで形成したことを特
    徴とする方法。 5、請求項1記載の発光ダイオードアレイの製造方法に
    おいて、第1の半導体層をn−AlGaAsで形成し、
    第2の半導体層をp^+−AlGaAsで形成したこと
    を特徴とする方法。 6、請求項1記載の発光ダイオードアレイの製造方法に
    おいて、第1の半導体層をn−GaAsで形成し、第2
    の半導体層をp^+−AlGaAsで形成したことを特
    徴とする方法。
JP8473190A 1990-03-30 1990-03-30 発光ダイオードアレイの製造方法 Expired - Fee Related JP2885463B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8473190A JP2885463B2 (ja) 1990-03-30 1990-03-30 発光ダイオードアレイの製造方法
US07/676,652 US5196369A (en) 1990-03-30 1991-03-28 Method of producing a light emitting diode array device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8473190A JP2885463B2 (ja) 1990-03-30 1990-03-30 発光ダイオードアレイの製造方法

Publications (2)

Publication Number Publication Date
JPH03283677A true JPH03283677A (ja) 1991-12-13
JP2885463B2 JP2885463B2 (ja) 1999-04-26

Family

ID=13838840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8473190A Expired - Fee Related JP2885463B2 (ja) 1990-03-30 1990-03-30 発光ダイオードアレイの製造方法

Country Status (2)

Country Link
US (1) US5196369A (ja)
JP (1) JP2885463B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019062046A (ja) * 2017-09-26 2019-04-18 株式会社沖データ 発光サイリスタ、光プリントヘッド、及び画像形成装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449926A (en) * 1994-05-09 1995-09-12 Motorola, Inc. High density LED arrays with semiconductor interconnects
US7368316B2 (en) * 1999-04-23 2008-05-06 The Furukawa Electric Co., Ltd. Surface-emission semiconductor laser device
US7881359B2 (en) * 1999-04-23 2011-02-01 The Furukawa Electric Co., Ltd Surface-emission semiconductor laser device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3817798A (en) * 1971-11-19 1974-06-18 Ibm Method of forming integrated semiconductor devices with iii-v compounds
JPS512393A (ja) * 1974-06-24 1976-01-09 Hitachi Ltd
DE3105786A1 (de) * 1981-02-17 1982-09-02 Siemens AG, 1000 Berlin und 8000 München Herstellung von lumineszenz- oder laserdioden mit intern begrenzter leuchtflaeche
US4755485A (en) * 1986-05-27 1988-07-05 Hewlett-Packard Company Method of making light-emitting diodes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019062046A (ja) * 2017-09-26 2019-04-18 株式会社沖データ 発光サイリスタ、光プリントヘッド、及び画像形成装置

Also Published As

Publication number Publication date
US5196369A (en) 1993-03-23
JP2885463B2 (ja) 1999-04-26

Similar Documents

Publication Publication Date Title
US4987097A (en) Method of manufacturing a semiconductor laser device
JPH04343484A (ja) 発光ダイオードアレイ
JP2010080817A (ja) 発光素子
JPH04264781A (ja) 発光ダイオードアレイ
US20230268374A1 (en) Light-emitting device
JPH065976A (ja) 半導体レーザ装置の製造方法
JPH03283677A (ja) 発光ダイオードアレイの製造方法
JPH07176826A (ja) 窒化ガリウム系化合物半導体レーザ素子
US5478774A (en) Method of fabricating patterned-mirror VCSELs using selective growth
US5105236A (en) Heterojunction light-emitting diode array
JP4002422B2 (ja) 半導体素子およびその作製方法
JPH0497575A (ja) 発光ダイオードアレイ
JP2003046119A (ja) 発光ダイオード及びその製造方法
JP2000261029A (ja) 光半導体素子
JP4123360B2 (ja) 半導体発光素子及びその製造方法
EP0556863A2 (en) Multi-beam semiconductor laser and method for producing the same
US5006907A (en) Crosstalk preventing laser diode array
JP3146501B2 (ja) 半導体レーザ及びその製造方法
JPH0945959A (ja) 発光素子
JPH0770756B2 (ja) 発光ダイオードアレイの製造方法
US7046708B2 (en) Semiconductor laser device including cladding layer having stripe portion different in conductivity type from adjacent portions
JP2503263B2 (ja) 半導体発光装置の製造方法
JP2003051643A (ja) 半導体レーザ装置
JPH0677531A (ja) 半導体発光素子及びその製造方法
JPH05235480A (ja) マルチビーム半導体レーザおよびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees