WO2011125506A1 - 応力緩衝層及びその作製方法 - Google Patents

応力緩衝層及びその作製方法 Download PDF

Info

Publication number
WO2011125506A1
WO2011125506A1 PCT/JP2011/057099 JP2011057099W WO2011125506A1 WO 2011125506 A1 WO2011125506 A1 WO 2011125506A1 JP 2011057099 W JP2011057099 W JP 2011057099W WO 2011125506 A1 WO2011125506 A1 WO 2011125506A1
Authority
WO
WIPO (PCT)
Prior art keywords
base material
stress buffer
oxide base
oxide
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/057099
Other languages
English (en)
French (fr)
Inventor
秀俊 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2012509424A priority Critical patent/JP5362104B2/ja
Priority to US13/638,518 priority patent/US9161438B2/en
Publication of WO2011125506A1 publication Critical patent/WO2011125506A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R43/00—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors
    • H01R43/007—Apparatus or processes specially adapted for manufacturing, assembling, maintaining, or repairing of line connectors or current collectors or for joining electric conductors for elastomeric connecting elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2414—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10962—Component not directly connected to the PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a stress buffer layer, and more specifically to a stress buffer layer suitable for relaxing stress applied to a joint between a printed circuit board and a chip component, and improving reliability when mounting a component, and a method for manufacturing the stress buffer layer. It is.
  • the chip component and the board are generally electrically connected via solder.
  • an interposer may be inserted between the chip component and the printed board in order to provide a wiring pitch conversion or a rewiring function.
  • the constituent materials of the substrate, the interposer, and the parts are not the same, and therefore, the degree of expansion due to heat in the process or in the use environment conditions varies. Therefore, stress concentrates on the solder joint where the substrate, the interposer, and the components are connected to each other by soldering, and there is a possibility that a connection failure such as a crack may occur. Therefore, there is a demand for a structure that can relieve the stress applied to the solder joint.
  • Patent Document 1 A technique for relieving the stress applied to the solder joint is disclosed in Japanese Patent Application Laid-Open No. 2008-244111 (Patent Document 1).
  • the semiconductor package substrate described in Patent Document 1 includes a first circuit conductor layer that is electrically connected to a semiconductor element, a second circuit conductor layer that has a connection terminal that is electrically connected to an external component, and An insulating layer provided between the first and second circuit conductor layers; and a via that penetrates the insulating layer and electrically connects the first circuit conductor layer and the second circuit conductor layer.
  • the insulating layer has a two-layer structure, and the Young's modulus of the second insulating layer provided on the second circuit conductor side is the Young's modulus of the first insulating layer provided on the first circuit conductor layer side. It is characterized by being lower than.
  • Patent Document 2 discloses an electronic component mounting structure in which an electronic component chip arranged so that a plurality of protruding electrodes are distributed over the entire mounting surface is mounted on a substrate via the protruding electrodes. It is an object of the present invention to improve the reliability of electronic components by relaxing the stress generated in the protruding electrodes due to the temperature rise. As a solution to this problem, it is disclosed that the protruding electrodes are arranged so that the distribution density increases from the center of the mounting surface of the electronic component chip toward the outside. A solder bump is cited as a specific example of the protruding electrode. *
  • Patent Document 3 discloses a mounting structure in which a connection terminal of a semiconductor element is electrically connected to a circuit board via a connection member, and the connection member includes a columnar portion. It is disclosed that a cross-sectional area of a cross-section of the columnar portion having a sexual protrusion and partitioned by a horizontal surface on the surface of the semiconductor element is smaller than a surface area of a connection terminal of the semiconductor element.
  • the circuit board and the semiconductor element are electrically joined by a conductive member of a connection member.
  • Patent Document 1 the effect of stress relaxation is indirect with respect to the joint, and the joint stress cannot be directly relaxed, resulting in a high effect. There was a problem that it was not possible.
  • Patent Document 3 since the size of the portion for relaxing the stress is as large as the electrode size, a sufficient amount of displacement for relaxing the stress cannot be generated, and the stress at the joint is reduced. There was a problem that it could not be completely absorbed.
  • a stress buffer layer that can sufficiently relieve stress at a joint and improve mounting reliability.
  • the stress buffer layer according to an embodiment of the present invention is capable of mounting an electronic component, and a conductor is filled in a hole of a plate-like base material provided with a large number of holes penetrating in the thickness direction.
  • the plate-like base material includes a through-electrode layer having a large number of internal electrodes, and the plate-like base material has at least a part of a porous oxide base material obtained by anodization of a valve metal more than the oxide base material. It is characterized by being replaced with an insulating material having a low Young's modulus.
  • the stress buffer layer according to an embodiment of the present invention is characterized in that an insulating material having a Young's modulus smaller than that of the oxide base material is provided in the vicinity of both main surfaces of the plate-like base material.
  • the insulating material having a low Young's modulus is a resin.
  • Still another embodiment includes an external conductor layer that is provided on each of the main surfaces of the through electrode layer and is conductively connected to each other via at least some of the internal electrodes. It is characterized by that.
  • Yet another embodiment is characterized in that a flexible resin layer covering the end portion of the internal electrode not connected to the external conductor layer is provided on both main surfaces of the through electrode layer.
  • a stress buffer layer that can sufficiently relieve stress at the joint and improve mounting reliability.
  • Example 1 of this invention (A) is a figure which shows the state which applied this example to component mounting, (B) is principal sectional drawing of the stress buffer sheet of a present Example, (C) is a figure. It is sectional drawing which shows the effect
  • FIG. It is a SEM image which shows the nano pillar array of the metal formed at the process of the said FIG.2 (E).
  • E the interposer of Example 2 of this invention
  • (A) is principal sectional drawing
  • (B) is sectional drawing which shows the state to which the stress was applied. It is a figure which shows an example of the manufacturing process of the interposer of the said Example 2.
  • FIG. It is sectional drawing which shows an example of the circuit module using the interposer of the said Example 2.
  • Embodiment 1 of the present invention will be described with reference to FIGS.
  • the present invention is applied to a stress buffer sheet used as a bonding member between a wiring board and an electronic component.
  • 1A is a diagram showing a state in which this embodiment is applied to component mounting
  • FIG. 1B is a main cross-sectional view of the stress buffer sheet of this embodiment
  • FIG. 1C is the stress buffer sheet. It is sectional drawing which shows an effect
  • FIG. 2 is a cross-sectional view showing an example of the manufacturing process of the stress buffer sheet of this example
  • FIG. 3 is an SEM image showing the metal nanopillar array formed in the process of FIG.
  • the stress buffer sheet 10 of the present embodiment is used, for example, as a joining member between the terminal portions 22A and 22B of the wiring board 20 and the terminal portions 24A and 24B of the electronic component 24, as shown in FIG.
  • the mounting reliability is improved by absorbing or alleviating the stress caused by the difference in thermal expansion coefficient between members due to the heat in the process of mounting the electronic component 24 on the wiring board 20 and the environmental conditions of use.
  • the stress buffer sheet 10 of this example includes a through electrode layer 13 in which a resin 12 is filled between a large number of columnar internal electrodes (metal pillars) 14, and a through electrode layer 13.
  • the outer conductor layers 16A and 16B are provided on the front and back main surfaces (that is, the upper surface and the lower surface).
  • the plurality of internal electrodes 14 are formed using a porous oxide base material 30 (see FIG. 2) obtained by anodizing a valve metal as described later.
  • the oxide base material 30 is removed, and instead, the resin 12 having a Young's modulus lower than that of the oxide base material 30 is filled.
  • the internal electrode 14 has a high aspect ratio and remarkable flexibility.
  • the aspect ratio of the internal electrode 14 in this specification is the ratio of the diameter and length (thickness) of the internal electrode 14.
  • the resin 12 can also be deformed together with the internal electrode 14 because of its low Young's modulus. For this reason, when the stress is applied to the joint portion by connecting the wiring board 20 and the electronic component 24 with the stress buffer sheet 10, as shown in FIG.
  • the resin 12, that is, the entire through electrode layer 13 is deformed and absorbs stress as indicated by arrows in FIG. *
  • an oxide substrate 30 is prepared in which a large number of holes 32 having a high aspect ratio are formed by anodic oxidation of a valve metal.
  • Al aluminum
  • the method for forming the holes 32 by anodic oxidation is known.
  • a seed layer 34 is formed on the main surface 30B of the oxide base 30 as shown in FIG.
  • a plating conductor as an electrode material is buried inside the hole 32 to form a large number of internal electrodes 14.
  • the internal electrode 14 does not need to be formed in all of the numerous holes 32 of the oxide base material 30, and has a sufficiently low electrical resistance depending on the application between the upper surface and the lower surface of the stress buffer sheet 10 after molding. What is necessary is just to fill so that it may be obtained. As is apparent from FIG. 2C, both ends of the internal electrode 14 are formed substantially flush with the upper surface and the lower surface of the oxide substrate 30. Next, the seed layer 34 is removed at the position indicated by the dotted line in FIG. 2 (C), and the outer conductor layer is formed on both main surfaces 30A and 30B of the oxide base 30 as shown in FIG. 2 (D). 16A and 16B are provided.
  • the external conductor layers 16A and 16B are provided on at least one of the main surfaces 30A and 30B of the oxide base material 30 so as to be electrically connected to the internal electrode. Since the internal electrode 14 is configured to be substantially flush with both main surfaces 30A and 30B of the oxide base material 30, the outer conductor layers 16A and 16B are formed on both main surfaces 30A and 30B of the oxide base material 30. By mounting, electrical connection with the internal electrode 14 is ensured. Then, as shown in FIG. 2 (E), when the oxide substrate 30 is selectively removed, a metal comprising the internal electrode 14 having a diameter of several tens to several hundreds of nm and a length (thickness) of several hundreds of nm to several tens of ⁇ m. A nanopillar array is formed.
  • FIG. 2E shows an example in which the oxide base material 30 is completely removed, only a part of the oxide base material 30 may be removed.
  • FIG. 3 shows an SEM image of the metal nanopillar array when the plating conductor is Ni and NaOH is used as a selective removal chemical in the process of FIG. 2 (E).
  • the stress buffer sheet 10 is obtained.
  • the oxide base material 30 removed in the step shown in FIG. 2E is alumina, and its approximate Young's modulus is 400 GPa.
  • the Young's modulus of the resin 12 filled in the gap 36 in the step of FIG. 2F is, for example, 0.01 to 1 GPa in the case of epoxy, 1 to 5 GPa in the case of Si resin, and 1 in the case of polyimide. In the case of up to 5 GPa and BCB, it is about 1 to 5 GPa.
  • the Young's modulus of the resin 12 is lower than that of the oxide base material 30, the resin 12 can be elastically deformed integrally with the internal electrode 14 without hindering deformation due to the flexibility of the internal electrode 14. . *
  • the stress buffer sheet 10 is mounted on, for example, an external connection terminal portion (such as the terminal portions 24A and 24B of the electronic component 24 in FIG. 1) of a semiconductor chip and provided to the user.
  • FIG. 1B also shows a case where when the semiconductor chip with the stress buffer sheet 10 is mounted on the wiring substrate 20 on the user side, a difference in displacement between the substrate and the chip due to thermal expansion or the like occurs. As described above, the stress buffer sheet 10 is deformed to absorb the difference, and a good terminal connection is ensured. *
  • the resin 12 for example, epoxy, Si resin, polyimide, BCB (benzocyclobutene resin) or the like is used.
  • the external conductor layers 16A and 16B are formed of solder in order to improve mountability.
  • the plating conductor forming the internal electrode 14 is preferably a highly ductile low-resistance metal that can be plated, and Au, Cu, Ag, or the like is used.
  • the chip electronic component
  • the internal electrode 14 may be formed directly on the pad (terminal portion) of the chip.
  • another conductor may be inserted between the internal electrode 14 and the external conductor layers 16A and 16B.
  • the effective cross-sectional area of the current path is about 1/2 to 1/3 of the sheet area, for example. Therefore, a sufficiently low resistance value can be secured.
  • the total thickness of the stress buffer sheet 10 is, for example, about several hundred nm to several tens of ⁇ m, and the aspect ratio (AR ratio) of the internal electrode 14 is several tens to several thousand.
  • the porous oxide base material 30 obtained by anodizing the valve metal was used as a mold, and after forming a large number of internal electrodes 14 penetrating in the thickness direction, The metal nanopillar array is formed by selectively removing the oxide base 30, and the voids 36 of the metal nanopillar array are filled with the resin 12 having a Young's modulus smaller than that of the oxide base 30, thereby penetrating the electrode layer 13. Get. And it decided to join to the wiring board 20 and the electronic component 24 via the outer conductor layers 16A and 16B provided on the front and back surfaces of the through electrode layer 13.
  • the stress buffer sheet 10 using the deformation of the flexible internal electrode 14 absorbs the stress caused by the difference in the thermal expansion coefficient between the members due to heat in the process and the use environment conditions, and the joint reliability of both Can increase the sex.
  • the number of connections is increased by forming the internal electrode 14 in an array, the mechanical strength of the joint and a sufficiently low connection resistance can be ensured.
  • FIGS. 4A and 4B are views showing the interposer of the present embodiment, in which FIG. 4A is a main cross-sectional view, and FIG. 4B is a cross-sectional view showing a state where stress is applied.
  • FIG. 5 is a diagram illustrating an example of the manufacturing process of the interposer of the present embodiment
  • FIG. 6 is a cross-sectional view illustrating an example of a circuit module using the interposer of the present embodiment.
  • symbol shall be used for the component which is the same as that of Example 1 mentioned above, or respond
  • the interposer 50 of this embodiment includes a through electrode layer 52 through which a large number of columnar internal electrodes 14 penetrate in the thickness direction, and main surfaces 52A and 52B on the front and back sides of the through electrode layer 52.
  • the external conductor layers 56 and 58 are provided so as to be conductively connected to a part of the large number of internal electrodes 14.
  • the through electrode layer 52 is formed by a porous oxide base material 30 obtained by anodizing a valve metal and the resin 12 provided in the vicinity of the front and back surfaces (upper and lower surfaces). Buffer parts 54A and 54B are included. In the stress buffer portions 54A and 54B, since the resin 12 having a lower Young's modulus than the oxide base material 30 does not hinder the flexibility of the internal electrode 14, when stress is applied, FIG. It can be deformed as shown to absorb or relieve stress. *
  • the oxide substrate 30 obtained by anodizing the valve metal is formed.
  • a large number of internal electrodes 14 penetrating in the thickness direction are formed using a large number of holes.
  • the oxide base material 30 is formed so that the end portions 14A and 14B of the internal electrode 14 embedded in the oxide base material 30 are exposed with a predetermined length.
  • the main surfaces 30A and 30B on the front and back sides are shaved with a predetermined thickness.
  • the resin 12 is impregnated so as to cover the portion exposed in the above step.
  • the resin 12 is cut off at the position indicated by the dotted line in FIG. 5C to expose both end portions 14A and 14B of the internal electrode 14 (FIG. 5D).
  • the internal electrode 14 is configured such that the end portions 14A and 14B are substantially flush with the surface of the resin 12 provided on the surface of the substrate. Is done.
  • external conductors are formed on a part of the main surfaces 52A and 52B so that a part of the plurality of internal electrodes 14 is electrically connected to the front and back of the through electrode layer 52.
  • the layers 56 and 58 are formed to obtain the interposer 50 of this embodiment.
  • the resin 12 the same material as in the first embodiment is used, and as the external conductor layers 56 and 58, for example, Cu, Ni, solder, and laminated electrodes thereof are used. *
  • the interposer 50 obtained as described above has, for example, a total thickness of several tens of ⁇ m to several hundreds of ⁇ m, and the thickness of the stress buffer portions 54A and 54B is about several hundreds of nm to several tens of ⁇ m.
  • the main surface of the through electrode layer 52 is formed before the external conductor layers 56 and 58 are formed.
  • a step of providing an opening window only in a portion where the outer conductor layers 56 and 58 are provided after temporarily covering 52A and 52B with a flexible resin (not shown) may be added. *
  • a circuit module 60 shown in FIG. 6 includes an interposer 50 according to the present embodiment and electronic components 24 and 26 mounted on the surface thereof.
  • the interposer 50 has an insulating layer 62 made of a flexible resin for protecting the internal electrodes 14 not connected to the external conductor layers 56 and 58 on the main surfaces 52A and 52B on the front and back sides of the through electrode layer 52. Is provided.
  • the outer conductor layer 56 on the surface side of the interposer 50 is connected to the terminal portions 24A and 24B of the electronic component 24 and the terminal portion (not shown) of the electronic component 26 via joint portions 25A, 25B, 26A and 26B. Yes.
  • the external conductor layer 58 on the back side of the interposer 50 is used as a wiring or electrode pad connected to the internal electrode 14 connected to the electronic components 24 and 26.
  • the external conductor layer 58 has a function as a mounting land, and is conductively connected to, for example, a land on the surface of a mother board (not shown) via a conductive bonding material.
  • the external conductor layer 58 is used as a rewiring layer for converting the wiring pitch between the electronic components 24 and 26 and the mother board. *
  • the electronic components 24 and 26 and the substrate are connected by the multiple internal electrodes 14 of the interposer 50.
  • the stress of the electronic components 24 and 26 and the substrate is absorbed by the stress buffer portions 54A and 54B of the interposer 50, so that the mounting reliability can be improved.
  • this invention is not limited to the Example mentioned above, A various change can be added in the range which does not deviate from the summary of this invention.
  • the following are also included.
  • (1) The shapes and dimensions in the above-described embodiments are examples, and may be changed as necessary.
  • (2) The materials shown in the above-described embodiments are also examples, and may be appropriately changed within the range where similar effects can be obtained.
  • aluminum was used as the valve metal for obtaining the oxide base material 30, but various known metals can be used as long as they can be anodized.
  • the oxide base material 30 is used as a template, and the oxide base material 30 is completely removed. Instead, the resin 12 is filled in the gaps 36 between the internal electrodes 14.
  • Example 2 the stress buffer portions 54A and 54B in which only the vicinity of the front and back surfaces of the oxide base material 30 are replaced with the resin 12 are provided.
  • the degree of replacement between the oxide base material 30 and the resin 12 is set as necessary. It can be changed as appropriate. That is, all or part of the oxide base material 30 can be replaced with the resin 12, and the portion of the oxide base material 30 to be replaced can be appropriately changed.
  • the form of connection with the electronic components 24 and 26 and the wiring board 20 shown in the above embodiment is also an example, and the design can be changed as appropriate so as to achieve the same effect.
  • the present invention is used as the interposer 50 of the circuit module 60. However, this is also an example.
  • the present invention can be used as a module substrate capable of wiring design while serving as an interposer. It may be used as an impedance element.
  • Various embodiments of the present invention utilize the significant flexibility of the internal electrodes and the deformation of the insulating material with a low Young's modulus, and can absorb or relieve stress on the joints of the mounted components, thereby stress buffering. Applicable to layer.
  • the stress applied to the solder joint can be relaxed, it is suitable for the use of a joining member for improving mounting reliability.
  • the effect is prominent in an in-vehicle component that requires operation guarantee at high temperatures, a component mounting substrate in which a plurality of types of materials and a plurality of electrode pitches are mixed, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】接合部における応力を十分に緩和し、実装信頼性を高めることができる応力緩衝層及びその作製方法を提供する。【解決手段】応力緩衝シート１０は、多数の柱状の内部電極（金属ピラー）１４の間に、樹脂１２が充填された貫通電極層１３の表裏の主面に、外部導体層１６Ａ，１６Ｂが設けられた構成である。多数の内部電極１４は、弁金属の陽極酸化により得られる多孔質の酸化物基材３０を利用して形成されたもので、該内部電極１４の形成後に酸化物基材３０が選択的に除去され、その空隙部に、酸化物基材３０よりもヤング率が低い樹脂１２が充填される。内部電極１４は、高アスペクト比であって、顕著な可撓性を有する。樹脂１２もヤング率が低く前記内部電極１４とともに変形が可能であるため、配線基板２０と電子部品２４の間を、前記応力緩衝シート１０を介して接続すると、実装時に接合部にかかった応力は、貫通電極層１３全体が変形することで吸収ないし緩和される。

Description

応力緩衝層及びその作製方法
本発明は、応力緩衝層に関し、更に具体的には、プリント基板とチップ部品の接合部などに加わる応力の緩和や、部品実装時の信頼性向上に適した応力緩衝層及びその作製方法に関するものである。
チップ部品のプリント基板への実装においては、一般的に半田を介してチップ部品と基板とが電気的に接続される。また、配線ピッチの変換や再配線機能を付与するために、チップ部品とプリント基板との間に、インターポーザが挿入される場合もある。一般に、基板，インターポーザ，部品の構成材料は同一ではないため、プロセス中あるいは使用環境条件の熱による膨張は、それぞれその程度が異なる。したがって、基板，インターポーザ，部品が互いに半田で接続される半田接合部に応力が集中し、クラック等の接続不良が発生するおそれがある。このため、半田接合部にかかる応力を緩和できる構造が求められている。　
このような半田接合部にかかる応力を緩和する技術が特開２００８－２４４３１１号公報（特許文献１）に開示されている。特許文献１に記載の半導体パッケージ基板は、半導体素子と電気的に接続する第１の回路導体層と、外部部品と電気的に接続するための接続端子を有する第２の回路導体層と、前記第１及び第２の回路導体層の間に設けられた絶縁層と、該絶縁層を貫通し、第１の回路導体層と第２の回路導体層とを電気的に接続するビアとを備え、絶縁層が２層構造を有し、第２の回路導体側に設けられた第２の絶縁層のヤング率が、第１の回路導体層側に設けられた第１の絶縁層のヤング率よりも低いことを特徴としている。　
特開２００８－２２７０２０号公報（特許文献２）に別の開示例がある。特許文献２は、複数の突起状電極が実装面全体に分布するように配置された電子部品チップが、前記突起状電極を介して基板に実装される電子部品の実装構造において、電子部品動作中の温度上昇により突起状電極に発生する応力を緩和させることにより、電子部品の信頼性の向上を図ることを課題としている。そして、その解決手段として、前記電子部品チップの前記実装面の中心部から外側に向かって、分布密度が高くなるように前記突起状電極を配置したことが開示されている。前記突起状電極の具体例として、はんだバンプが挙げられている。　
特開２００８－２０５１８４号公報（特許文献３）には、半導体素子の接続端子に接続部材を介して回路基板と電気的に接続する実装構造であって、前記接続部材が、柱状部を有する導電性突起を有し、前記半導体素子の表面に水平な面で仕切った前記柱状部の断面の断面積が、前記半導体素子の接続端子の表面積より小さいことが開示されている。前記回路基板と半導体素子とは、接続部材の導電性部材によって電気的に接合されている。
特開２００８－２４４３１１号公報（第１図） 特開２００８－２２７０２０号公報（第１図） 特開２００８－２０５１８４号公報（第２図）
しかしながら、以上のような背景技術には、次のような不都合がある。まず、前記特許文献１あるいは特許文献２に記載の技術においては、応力緩和の効果が接合部に対して間接的であり、接合部応力を直接的に緩和することができず、高い効果が得られないという課題があった。また、前記特許文献３の技術においては、応力を緩和する部位のサイズが、電極サイズと同等程度に大きいため、応力の緩和に十分な変位量を発生することができず、接合部の応力を完全には吸収しきれないという課題があった。　
本発明の一実施態様によって、接合部における応力を十分に緩和し、実装信頼性を高めることができる応力緩衝層が提供される。
本発明の一実施形態に係る応力緩衝層は、電子部品の実装が可能であって、厚み方向に貫通する多数の孔が設けられた板状の基材の孔に、導電体が充填された多数の内部電極を有する貫通電極層を備えるとともに、前記板状の基材は、弁金属の陽極酸化により得られた多孔質の酸化物基材の少なくとも一部を、該酸化物基材よりもヤング率が低い絶縁材料で置き換えてなることを特徴とする。　
本発明の一実施形態に係る応力緩衝層は、前記板状の基材の両主面の近傍に、前記酸化物基材よりもヤング率が小さい絶縁材料を設けたことを特徴とする。他の形態は、前記ヤング率の低い絶縁材料が、樹脂であることを特徴とする。更に他の形態は、前記貫通電極層の両主面のそれぞれに設けられており、前記多数の内部電極のうちの少なくとも一部の内部電極を介して互いに導電接続される外部導体層，を備えたことを特徴とする。更に他の形態は、前記貫通電極層の両主面に、前記外部導体層と接続しない内部電極の端部を被覆する可撓性樹脂の層を設けたことを特徴とする。本発明の前記及び他の目的，特徴，利点は、以下の詳細な説明及び添付図面から明瞭になろう。
本発明の一実施態様によれば、接合部における応力を十分に緩和し、実装信頼性を高めることができる応力緩衝層が提供される。
本発明の実施例１を示す図であり、(A)は本実施例を部品実装に適用した状態を示す図，(B)は本実施例の応力緩衝シートの主要断面図，(C)は前記応力緩衝シートの作用を示す断面図である。 前記実施例１の応力緩衝シートの製造工程の一例を示す断面図である。 前記図２(E)の工程で形成された金属のナノピラーアレイを示すＳＥＭ画像である。 本発明の実施例２のインターポーザを示す図であり、(A)は主要断面図，(B)は応力がかかった状態を示す断面図である。 前記実施例２のインターポーザの製造工程の一例を示す図である。 前記実施例２のインターポーザを利用した回路モジュールの一例を示す断面図である。
以下、本発明を実施するための形態を、実施例に基づいて詳細に説明する。
最初に、図１～図３を参照しながら本発明の実施例１を説明する。本実施例は、配線基板と電子部品の接合部材として利用される応力緩衝シートに、本発明を適用したものである。図１(A)は、本実施例を部品実装に適用した状態を示す図，図１(B)は本実施例の応力緩衝シートの主要断面図，図１(C)は前記応力緩衝シートの作用を示す断面図である。図２は、本実施例の応力緩衝シートの製造工程の一例を示す断面図，図３は、図２(E)の工程で形成された金属ナノピラーアレイを示すＳＥＭ画像である。本実施例の応力緩衝シート１０は、例えば、図１(A)に示すように、配線基板２０の端子部２２Ａ，２２Ｂと、電子部品２４の端子部２４Ａ，２４Ｂ間の接合部材として用いられ、前記配線基板２０に電子部品２４を実装するプロセスや使用環境条件における熱により、部材間の熱膨張係数の相違により生じる応力を吸収ないし緩和することにより、実装信頼性の向上を図るものである。　
図１(B)に示すように、本実施例の応力緩衝シート１０は、多数の柱状の内部電極（金属ピラー）１４の間に樹脂１２が充填された貫通電極層１３と、貫通電極層１３の表裏の主面（つまり、上面及び下面）に設けられた外部導体層１６Ａ，１６Ｂとを備える。前記多数の内部電極１４は、後述するように弁金属の陽極酸化により得られる多孔質の酸化物基材３０（図２参照）を利用して形成されたもので、該内部電極１４の形成後に酸化物基材３０が除去され、その代わりに前記酸化物基材３０よりもヤング率が低い樹脂１２が充填されている。前記内部電極１４は、高アスペクト比であって、顕著な可撓性を有する。本明細書における内部電極１４のアスペクト比とは、内部電極１４の径と長さ（厚み）の比率である。また、前記樹脂１２も、ヤング率が低いため、前記内部電極１４とともに変形が可能である。このため、前記配線基板２０と電子部品２４間を、前記応力緩衝シート１０で接続することにより、応力が接合部にかかった際には、図１(C)に示すように、内部電極１４及び樹脂１２，すなわち、貫通電極層１３全体が、同図に矢印で示すように変形して応力を吸収する。　
次に、図２も参照しながら、本実施例の製造方法の一例を説明する。まず、図２(A)に示すように、弁金属の陽極酸化により高アスペクト比の多数の孔３２が形成された酸化物基材３０を用意する。本実施例では、弁金属としてＡｌ（アルミニウム）を利用し、酸化物基材３０（ポーラスＡｌ２Ｏ３）を得た。なお、陽極酸化による孔３２の形成手法は公知である。次に、前記酸化物基材３０の主面３０Ｂに、図２(B)に示すようにシード層３４を形成する。そして、前記シード層３４をシードとして、図２(C)に示すように、前記孔３２の内側に電極材料であるメッキ導体を埋め込み、多数の内部電極１４を形成する。内部電極１４は、酸化物基材３０の多数の孔３２の全てに形成される必要はなく、成型後の応力緩衝シート１０の上面と下面との間で用途に応じて十分に低い電気抵抗が得られるように充填されればよい。内部電極１４の両端は、図２(C)から明らかなように、酸化物基材３０の上面及び下面と実質的に面一に形成される。次に、前記図２(C)に点線で示す位置で前記シード層３４を除去し、図２(D)に示すように、酸化物基材３０の両主面３０Ａ，３０Ｂに、外部導体層１６Ａ，１６Ｂを設ける。外部導体層１６Ａ，１６Ｂは、酸化物基材３０の両主面３０Ａ，３０Ｂの少なくとも一方に、内部電極１４と電気的に接続するように設けられる。内部電極１４は、酸化物基材３０の両主面３０Ａ，３０Ｂと実質的に面一に構成されているので、外部導体層１６Ａ，１６Ｂを酸化物基材３０の両主面３０Ａ，３０Ｂに載置することにより、内部電極１４との電気的接続が確保される。そして、図２(E)に示すように前記酸化物基材３０を選択的に除去すると、径が数１０～数１００ｎｍ，長さ（厚み）が数１００ｎｍ～数１０μｍの内部電極１４からなる金属ナノピラーアレイが形成される。図２(E)にには、酸化物基材３０が全て除去された例が示されているが、酸化物基材３０の一部のみを除去してもよい。図３には、前記図２(E)の工程において、メッキ導体がＮｉであって、選択除去の薬液としてＮａＯＨを利用した場合の金属ナノピラーアレイのＳＥＭ画像が示されている。　
最後に、前記図２(E)に示す空隙３６（つまり、酸化物基材３０が除去された部分）に、樹脂１２を含浸させると、応力緩衝シート１０が得られる。前記図２(E)に示す工程で除去される酸化物基材３０は、本実施例では、アルミナであり、そのおおよそのヤング率は、４００ＧＰａである。一方、前記図２(F)の工程で空隙３６に充填される樹脂１２のヤング率は、例えば、エポキシの場合で０．０１～１ＧＰａ，Ｓｉ樹脂の場合で１～５ＧＰａ，ポリイミドの場合で１～５ＧＰａ，ＢＣＢの場合で１～５ＧＰａ程度である。このように、樹脂１２は前記酸化物基材３０よりもヤング率が低いため、内部電極１４の可撓性による変形を妨げることなく、内部電極１４と一体となって弾性変形可能となっている。　
該応力緩衝シート１０を、例えば、半導体チップの外部接続端子部（図１の電子部品２４の端子部２４Ａ，２４Ｂなど）に搭載し、ユーザに提供する。ユーザ側で前記応力緩衝シート１０付きの半導体チップを、配線基板２０に実装するときに、熱膨張等による基板／チップ間の変位量の差異が発生した場合にも、図１(B)に示すように、応力緩衝シート１０が変形してその差異を吸収し、良好な端子接続が確保される。　
なお、前記樹脂１２としては、例えば、エポキシ，Ｓｉ樹脂，ポリイミド，ＢＣＢ（ベンゾシクロブテン樹脂）などが利用される。また、本実施例では、実装性を向上させるため、前記外部導体層１６Ａ，１６Ｂを半田で形成した。内部電極１４を形成するメッキ導体としては、メッキが可能な延性の強い低抵抗
金属であることが好ましく、Ａｕ，ＣｕやＡｇなどが利用される。なお、上述したように、本実施例の応力緩衝シート１０を搭載した状態でチップ（電子部品）を提供できると、ユーザ側での実装プロセスの変更を必要としないため、好ましい。あるいは、チップのパッド（端子部）上に、内部電極１４を直接形成してもよい。更に、応力緩衝シート１０の化学的／機械的強度を確保するため、内部電極１４と外部導体層１６Ａ，１６Ｂの間に、他の導体を挿入してもよい。　
以上のように配線基板２０に搭載された応力緩衝シート１０では、電流経路の実効的な断面積は、シート面積の例えば１／２～１／３程度になるが、金属である複数の内部電極１４を利用して接合するため、十分に低い抵抗値が確保できる。応力緩衝シート１０の総厚は、例えば、数１００ｎｍ～数１０μ程度，内部電極１４のアスペクト比（ＡＲ比）が数１０～数１０００である。　
このように、実施例１によれば、弁金属の陽極酸化により得られた多孔質の酸化物基材３０を鋳型として利用し、厚み方向に貫通する多数の内部電極１４を形成した後、前記酸化物基材３０を選択的に除去して金属ナノピラーアレイを形成し、前記酸化物基材３０よりもヤング率が小さい樹脂１２を、前記金属ナノピラーアレイの空隙３６に充填し、貫通電極層１３を得る。そして、前記貫通電極層１３の表裏両面に設けた外部導体層１６Ａ，１６Ｂを介して、配線基板２０と電子部品２４に接合することとした。このため、プロセスや使用環境条件における熱により、部材間の熱膨張係数の相違により生じる応力を、可撓性を有する内部電極１４の変形を利用した応力緩衝シート１０が吸収し、両者の接合信頼性を高めることができる。また、前記内部電極１４をアレイ状とすることにより、接続数が増えるため、接合部の機械的強度と、十分に低い接続抵抗を確保することができる。
次に、図４～図６を参照しながら本発明の実施例２を説明する。本実施例は、本発明をインターポーザに適用した例である。図４は、本実施例のインターポーザを示す図であり、(A)は主要断面図，(B)は応力がかかった状態を示す断面図である。図５は、本実施例のインターポーザの製造工程の一例を示す図，図６は、本実施例のインターポーザを利用した回路モジュールの一例を示す断面図である。なお、上述した実施例１と同一ないし対応する構成要素には、同一の符号を用いることとする。図４(A)に示すように、本実施例のインターポーザ５０は、多数の柱状の内部電極１４が厚み方向に貫通した貫通電極層５２と、該貫通電極層５２の表裏の主面５２Ａ，５２Ｂに前記多数の内部電極１４の一部と導電接続するように設けられた外部導体層５６，５８とを備える。本実施例では、前記貫通電極層５２は、弁金属を陽極酸化して得られる多孔質の酸化物基材３０と、その表裏面（上下面）近傍に設けられた樹脂１２によって形成された応力緩衝部５４Ａ，５４Ｂを含んでいる。該応力緩衝部５４Ａ，５４Ｂでは、前記酸化物基材３０よりもヤング率が低い樹脂１２が、内部電極１４の可撓性を妨げることがないため、応力がかかると、図４(B)に示すように変形し、応力を吸収ないし緩和することができる。　
次に、図５を参照しながら、本実施例の製造工程の一例を説明する。まず、上述した実施例１の図２(A)～(C)に示す工程と同様にして、図５(A)に示すように、弁金属の陽極酸化により得られた酸化物基材３０の多数の孔を利用して、厚み方向に貫通した多数の内部電極１４を形成する。酸化物基材３０や内部電極１４の材料としては、前記実施例１と同様のものが利用される。次に、図５(B)に示すように、前記酸化物基材３０に埋め込み形成された内部電極１４の端部１４Ａ，１４Ｂが所定の長さで露出するように、前記酸化物基材３０の表裏の主面３０Ａ，３０Ｂを所定の厚さで削る。次に、図５(C)に示すように、前記工程で露出させた部分を覆うように、樹脂１２を含浸させる。そして、同図５(C)に点線で示す位置で、樹脂１２を切除し、前記内部電極１４の両端部１４Ａ，１４Ｂを露出させる（図５(D)）。これにより、図５(D)から明らかなように、内部電極１４は、その端部１４Ａ，１４Ｂが、基材の表面に設けられた樹脂１２の表面と実質的に面一になるように構成される。最後に、図５(E)に示すように、複数の内部電極１４のうちの一部を貫通電極層５２の表裏で電気的に接続するように、主面５２Ａ，５２Ｂの一部に外部導体層５６，５８を形成し、本実施例のインターポーザ５０を得る。前記樹脂１２としては、前記実施例１と同様の材料が利用され、外部導体層５６，５８としては、例えば、Ｃｕ，Ｎｉ，半田及びこれらの積層電極が利用される。　
以上のようにして得られたインターポーザ５０は、例えば、総厚が数１０μｍ～数１００μｍであって、応力緩衝部５４Ａ，５４Ｂの厚さが数１００ｎｍ～数１０μｍ程度である。なお、図５に示す工程では省略したが、外部導体層５６，５８と接続しない内部電極１４を保護するために、前記外部導体層５６，５８を形成する前に、貫通電極層５２の主面５２Ａ，５２Ｂを、図示しない可撓性樹脂で一旦被覆し、その後、外部導体層５６，５８を設ける部位のみに、開口窓を設ける工程を追加してもよい。　
次に、図６を参照して、本実施例の応用例を説明する。図６に示す回路モジュール６０は、本実施例のインターポーザ５０と、その表面に実装された電子部品２４，２６とを備える。図示の例では、インターポーザ５０には、貫通電極層５２の表裏の主面５２Ａ，５２Ｂに、外部導体層５６，５８と接続しない内部電極１４を保護するための可撓性樹脂からなる絶縁層６２が設けられている。インターポーザ５０の表面側の外部導体層５６は、電子部品２４の端子部２４Ａ，２４Ｂ及び電子部品２６の端子部（図示せず）に、接合部２５Ａ，２５Ｂ，２６Ａ，２６Ｂを介して接続されている。前記接合部２５Ａ，２５Ｂ，２６Ａ，２６Ｂとしては、例えば、半田などが利用される。一方、前記インターポーザ５０の裏面側の外部導体層５８は、前記電子部品２４，２６と接続された内部電極１４と接続する配線あるいは電極パッドとして利用される。前記外部導体層５８は、実装用ランドとしての機能を有しており、例えば、図示しないマザーボードの表面のランド上に、導電性接合材を介して導電接続される。あるいは、外部導体層５８は、電子部品２４，２６とマザーボードとの配線ピッチ変換のための再配線層として用いられる。　
このように、実施例２によれば、電子部品２４，２６と基板（図示しないマザーボードなど）の間を、インターポーザ５０の多数の内部電極１４で接続することとした。このため、上述した実施例１と同様の作用により、電子部品２４，２６及び基板の応力が、インターポーザ５０の応力緩衝部５４Ａ，５４Ｂによって吸収されるため、実装信頼性を高めることができる。　
なお、本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることができる。例えば、以下のものも含まれる。(1)前記実施例における形状，寸法は一例であり、必要に応じて適宜変更してよい。(2)前記実施例で示した材料も一例であり、同様の効果を奏する範囲内で適宜変更してよい。例えば、前記実施例１では、酸化物基材３０を得るための弁金属としてアルミニウムを利用したが、陽極酸化が可能な金属であれば、公知の各種の金属が適用可能である。(3)前記実施例１では、酸化物基材３０を鋳型として利用し、該酸化物基材３０を全て除去し、その代わりに樹脂１２を内部電極１４間の空隙３６に充填し、前記実施例２では、酸化物基材３０の表裏面近傍のみを樹脂１２で置き換えた応力緩衝部５４Ａ，５４Ｂを設けることとしたが、酸化物基材３０と樹脂１２の置き換え程度は、必要に応じて適宜変更可能である。つまり、酸化物基材３０の全部又は一部を樹脂１２で置換することが可能であり、酸化物基材３０の置換される部分は適宜変更可能である。(4)前記実施例で示した電子部品２４，２６や配線基板２０との接続形態も一例であり、同様の効果を奏するように適宜設計変更可能である。(5)前記実施例２では、本発明を回路モジュール６０のインターポーザ５０として利用することとしたが、これも一例であり、例えば、インターポーザを兼ねつつ、配線設計可能なモジュール基板としての利用や、インピーダンス素子として利用してもよい。
本発明の様々な実施形態は、内部電極の顕著な可撓性とヤング率が低い絶縁材料の変形を利用し、実装部品の接合部にかかる応力を吸収ないし緩和することができるので、応力緩衝層に適用できる。特に、半田接合部に加わる応力を緩和することができるため、実装信頼性を高めるための接合部材の用途に好適である。特に、高温下での動作保証が求められる車載部品や、複数種の材料や複数の電極ピッチが混在する部品搭載基板等で、その効果が顕著に現れる。
１０：応力緩衝シート１２：樹脂１３：貫通電極層１４：内部電極（金属ピラー）１４Ａ，１４Ｂ：端部１６Ａ，１６Ｂ：外部導体層２０：配線基板２２Ａ，２２Ｂ：端子部２４，２６：電子部品２４Ａ，２４Ｂ：端子部２５Ａ，２５Ｂ，２６Ａ，２６Ｂ：接合部３０：酸化物基材３０Ａ，３０Ｂ：主面３２：孔３４：シード層３６：空隙５０：インターポーザ５２：貫通電極層５２Ａ，５２Ｂ：主面５４Ａ，５４Ｂ：応力緩衝部５６，５８：外部導体層６０：回路モジュール６２：絶縁層

Claims (7)

  1. 弁金属の陽極酸化物よりもヤング率が小さい絶縁材料からなる絶縁材料層によって上面及び下面が覆われ、前記上面及び下面を貫く多数の貫通孔が設けられた板状の基材と、前記多数の貫通孔に充填され、電子部品と直接又は間接に導電接続される内部電極と、を備える応力緩衝層であって、　前記内部電極の両端が、前記電子部品と接続される前の時点で、前記基材の上面及び下面と実質的に面一に形成されている応力緩衝層。
  2. 前記板状の基材が、前記絶縁材料層の間に、弁金属の陽極酸化物よりなる酸化物層を備える請求項１記載の応力緩衝層。
  3. 前記絶縁材料が、樹脂である請求項１又は２に記載の応力緩衝層。
  4. 前記板状の基材の上面又は下面の少なくとも一方に設けられ、前記多数の内部電極のうちの少なくとも一つと導電接続される外部導体層をさらに備える請求項１又は２に記載の応力緩衝層。
  5. 弁金属の陽極酸化により得られ、その上面と下面とが多数の貫通孔により貫かれた酸化物基材を準備する工程と、　前記多数の貫通孔に内部電極を充填する工程と、　前記酸化物基材の上面と下面の少なくとも一部を除去する工程と、　少なくとも前記酸化物基材が除去された部分に、前記酸化物基材よりもヤング率の小さな絶縁材料からなる絶縁材料層を、前記内部電極の端部を覆うように設ける工程と、　前記絶縁材料層の一部を除去し、前記内部電極の両端を露出させる工程と、　を備える応力緩衝層の作製方法。
  6. 前記絶縁材料層表面に、前記内部電極の端部と導電接続されるように外部導体層を設ける工程をさらに含む請求項５に記載の応力緩衝層の作製方法。
  7. 弁金属の陽極酸化により得られ、その上面と下面とが多数の貫通孔により貫かれた酸化物基材を準備する工程と、　前記多数の貫通孔に内部電極を充填する工程と、　前記酸化物基材の上面及び下面に、前記内部電極の両端と導電接続されるように外部導体層を設ける工程と、　前記酸化物基材の少なくとも一部を除去する工程と、　少なくとも前記酸化物基材が除去された部分に、前記酸化物基材よりもヤング率の小さな絶縁材料からなる絶縁材料層を設ける工程と、　を備える応力緩衝層の作製方法。 
PCT/JP2011/057099 2010-03-31 2011-03-24 応力緩衝層及びその作製方法 Ceased WO2011125506A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012509424A JP5362104B2 (ja) 2010-03-31 2011-03-24 応力緩衝層及びその作製方法
US13/638,518 US9161438B2 (en) 2010-03-31 2011-03-24 Stress buffer layer and method for producing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010082313 2010-03-31
JP2010-082313 2010-03-31

Publications (1)

Publication Number Publication Date
WO2011125506A1 true WO2011125506A1 (ja) 2011-10-13

Family

ID=44762460

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/057099 Ceased WO2011125506A1 (ja) 2010-03-31 2011-03-24 応力緩衝層及びその作製方法

Country Status (3)

Country Link
US (1) US9161438B2 (ja)
JP (1) JP5362104B2 (ja)
WO (1) WO2011125506A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015144159A (ja) * 2014-01-31 2015-08-06 日本航空電子工業株式会社 中継部材及び中継部材の製造方法
WO2016098865A1 (ja) * 2014-12-19 2016-06-23 富士フイルム株式会社 多層配線基板
JP2017208512A (ja) * 2016-05-20 2017-11-24 日亜化学工業株式会社 配線基体の製造方法及びそれを用いた発光装置の製造方法並びに配線基体及びそれを用いた発光装置。
JP2022507049A (ja) * 2018-11-09 2022-01-18 グアンジョウ ファン バン エレクトロニクス カンパニー，リミテッド フレキシブルコネクタ及びその製造方法
JP2022507048A (ja) * 2018-11-09 2022-01-18 グアンジョウ ファン バン エレクトロニクス カンパニー，リミテッド コネクタ及びその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9226396B2 (en) 2013-03-12 2015-12-29 Invensas Corporation Porous alumina templates for electronic packages
US10170455B2 (en) * 2015-09-04 2019-01-01 PlayNitride Inc. Light emitting device with buffer pads
US11637406B2 (en) * 2017-05-18 2023-04-25 Shin-Etsu Polymer Co., Ltd. Electrical connector and method for producing same
TWI739259B (zh) * 2019-12-30 2021-09-11 財團法人工業技術研究院 封裝結構
KR102895390B1 (ko) * 2020-07-29 2025-12-04 (주)포인트엔지니어링 양극산화막 기판 베이스, 이를 구비하는 양극산화막 기판부, 이를 구비하는 양극산화막 기반 인터포저 및 이를 구비하는 반도체 패키지
CN114496350B (zh) * 2020-10-23 2024-05-03 荣耀终端有限公司 一种电极、电子器件和装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03285213A (ja) * 1990-03-30 1991-12-16 Ricoh Co Ltd 異方性導電膜の製造方法
JPH04126307A (ja) * 1990-03-16 1992-04-27 Ricoh Co Ltd 異方性導電膜およびその製造方法
JPH1050145A (ja) * 1996-08-07 1998-02-20 Mitsubishi Materials Corp 異方性導電膜及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5119678B2 (ja) 2007-02-20 2013-01-16 富士通株式会社 実装構造、接続部材の製造方法、および半導体装置
JP5056085B2 (ja) 2007-03-09 2012-10-24 日本電気株式会社 電子部品の実装構造
JP2008244311A (ja) 2007-03-28 2008-10-09 Furukawa Electric Co Ltd:The 半導体パッケージ基板及び半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04126307A (ja) * 1990-03-16 1992-04-27 Ricoh Co Ltd 異方性導電膜およびその製造方法
JPH03285213A (ja) * 1990-03-30 1991-12-16 Ricoh Co Ltd 異方性導電膜の製造方法
JPH1050145A (ja) * 1996-08-07 1998-02-20 Mitsubishi Materials Corp 異方性導電膜及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015144159A (ja) * 2014-01-31 2015-08-06 日本航空電子工業株式会社 中継部材及び中継部材の製造方法
WO2016098865A1 (ja) * 2014-12-19 2016-06-23 富士フイルム株式会社 多層配線基板
JP2017208512A (ja) * 2016-05-20 2017-11-24 日亜化学工業株式会社 配線基体の製造方法及びそれを用いた発光装置の製造方法並びに配線基体及びそれを用いた発光装置。
JP2022507049A (ja) * 2018-11-09 2022-01-18 グアンジョウ ファン バン エレクトロニクス カンパニー，リミテッド フレキシブルコネクタ及びその製造方法
JP2022507048A (ja) * 2018-11-09 2022-01-18 グアンジョウ ファン バン エレクトロニクス カンパニー，リミテッド コネクタ及びその製造方法
JP7375011B2 (ja) 2018-11-09 2023-11-07 グアンジョウ ファン バン エレクトロニクス カンパニー，リミテッド コネクタ及びその製造方法
JP7387732B2 (ja) 2018-11-09 2023-11-28 グアンジョウ ファン バン エレクトロニクス カンパニー，リミテッド フレキシブルコネクタ及びその製造方法

Also Published As

Publication number Publication date
US9161438B2 (en) 2015-10-13
JPWO2011125506A1 (ja) 2013-07-08
JP5362104B2 (ja) 2013-12-11
US20130092424A1 (en) 2013-04-18

Similar Documents

Publication Publication Date Title
JP5362104B2 (ja) 応力緩衝層及びその作製方法
KR102151047B1 (ko) 전력 오버레이 구조 및 그 제조 방법
KR102182189B1 (ko) 전력 오버레이 구조 및 그 제조 방법
KR101376264B1 (ko) 적층형 패키지 및 그 제조 방법
JP2008103615A (ja) 電子部品搭載多層配線基板及びその製造方法
JP2005310946A (ja) 半導体装置
JP2011187863A (ja) 配線基板及びその製造方法
US7679176B2 (en) Semiconductor device and electronic control unit using the same
JP2010157663A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2004266074A (ja) 配線基板
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2010062199A (ja) 回路基板
JP2010272563A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2007173862A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2012209590A (ja) 電子部品搭載多層配線基板及びその製造方法
JP5369875B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP5358515B2 (ja) 半導体装置及びそれを用いた電子制御装置
JP5174355B2 (ja) 配線基板及びその製造方法と半導体装置
JP2001244297A (ja) 半導体装置の実装構造およびその方法
JP2019186330A (ja) 配線基板、半導体パッケージ及び配線基板の製造方法
JP2006186094A (ja) 高信頼性プラスチック基板とその製造方法
JP5601413B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2005039240A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP4353131B2 (ja) 電子装置
JP2010177303A (ja) 半導体装置および半導体装置に用いられる樹脂基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11765407

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012509424

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13638518

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11765407

Country of ref document: EP

Kind code of ref document: A1