WO2011046021A1 - 炭化珪素基板の製造方法および炭化珪素基板 - Google Patents

炭化珪素基板の製造方法および炭化珪素基板 Download PDF

Info

Publication number
WO2011046021A1
WO2011046021A1 PCT/JP2010/066964 JP2010066964W WO2011046021A1 WO 2011046021 A1 WO2011046021 A1 WO 2011046021A1 JP 2010066964 W JP2010066964 W JP 2010066964W WO 2011046021 A1 WO2011046021 A1 WO 2011046021A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
silicon carbide
sic
layer
base
Prior art date
Application number
PCT/JP2010/066964
Other languages
English (en)
French (fr)
Inventor
太郎 西口
健良 増田
信 佐々木
真 原田
靖生 並川
伸介 藤原
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to CA2759861A priority Critical patent/CA2759861A1/en
Priority to EP10823289A priority patent/EP2490247A1/en
Priority to JP2011536090A priority patent/JPWO2011046021A1/ja
Priority to US13/258,907 priority patent/US20120025208A1/en
Priority to CN2010800236921A priority patent/CN102449732A/zh
Publication of WO2011046021A1 publication Critical patent/WO2011046021A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

　炭化珪素基板の製造方法は、炭化珪素からなるベース基板（１０）および単結晶炭化珪素からなるＳｉＣ基板（２０）を準備する工程と、ベース基板（１０）の主面上に珪素からなるＳｉ膜（３０）を形成する工程と、Ｓｉ膜（３０）上に接触するようにＳｉＣ基板（２０）を載置して、積層基板を作製する工程と、積層基板を加熱することにより、少なくともＳｉ膜（３０）においてベース基板（１０）に接触する領域およびＳｉＣ基板（２０）に接触する領域を炭化珪素に変換して、ベース基板（１０）とＳｉＣ基板（２０）とを接合する工程とを備えている。

Description

炭化珪素基板の製造方法および炭化珪素基板
　本発明は炭化珪素基板の製造方法および炭化珪素基板に関し、より特定的には、炭化珪素基板を用いた半導体装置の製造コストの低減を可能とする炭化珪素基板の製造方法および炭化珪素基板に関するものである。
　近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素（ＳｉＣ）の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
　このような状況の下、半導体装置の製造に用いられる炭化珪素結晶および炭化珪素基板の製造方法については、種々の検討がなされ、様々なアイデアが提案されている（たとえば、Ｍ．Ｎａｋａｂａｙａｓｈｉ，　ｅｔ　ａｌ．、“Ｇｒｏｗｔｈ　ｏｆ　Ｃｒａｃｋ‐ｆｒｅｅ　１００ｍｍ－ｄｉａｍｅｔｅｒ　４Ｈ‐ＳｉＣ　Ｃｒｙｓｔａｌｓ　ｗｉｔｈ　Ｌｏｗ　Ｍｉｃｒｏｐｉｐｅ　Ｄｅｎｓｉｔｉｅｓ、Ｍａｔｅｒ．　Ｓｃｉ．　Ｆｏｒｕｍ，ｖｏｌｓ．６００‐６０３、２００９年、ｐ．３－６（非特許文献１）参照）。
Ｍ．Ｎａｋａｂａｙａｓｈｉ，　ｅｔ　ａｌ．、"Ｇｒｏｗｔｈ　ｏｆ　Ｃｒａｃｋ‐ｆｒｅｅ　１００ｍｍ－ｄｉａｍｅｔｅｒ　４Ｈ‐ＳｉＣ　Ｃｒｙｓｔａｌｓ　ｗｉｔｈ　Ｌｏｗ　Ｍｉｃｒｏｐｉｐｅ　Ｄｅｎｓｉｔｉｅｓ、Ｍａｔｅｒ．　Ｓｃｉ．　Ｆｏｒｕｍ，ｖｏｌｓ．６００‐６０３、２００９年、ｐ．３－６
　しかし、炭化珪素は常圧で液相を持たない。また、結晶成長温度が２０００℃以上と非常に高く、成長条件の制御や、その安定化が困難である。そのため、炭化珪素単結晶は、高品質を維持しつつ大口径化することが困難であり、大口径の高品質な炭化珪素基板を得ることは容易ではない。そして、大口径の炭化珪素基板の作製が困難であることに起因して、炭化珪素基板の製造コストが上昇するだけでなく、当該炭化珪素基板を用いて半導体装置を製造するに際しては、１バッチあたりの生産個数が少なくなり、半導体装置の製造コストが高くなるという問題があった。また、製造コストの高い炭化珪素単結晶を基板として有効に利用することにより、半導体装置の製造コストを低減できるものと考えられる。
　そこで、本発明の目的は、炭化珪素基板を用いた半導体装置の製造コストの低減を可能とする炭化珪素基板の製造方法および炭化珪素基板を提供することである。
　本発明に従った炭化珪素基板の製造方法は、炭化珪素からなるベース基板および単結晶炭化珪素からなるＳｉＣ基板を準備する工程と、ベース基板の主面上に接触するように珪素からなるＳｉ膜を形成する工程と、Ｓｉ膜上に接触するようにＳｉＣ基板を載置して、積層基板を作製する工程と、積層基板を加熱することにより、少なくともＳｉ膜においてベース基板に接触する領域およびＳｉＣ基板に接触する領域を炭化珪素に変換して、ベース基板とＳｉＣ基板とを接合する工程とを備えている。
　上述のように、高品質な炭化珪素単結晶は、大口径化が困難である。一方、炭化珪素基板を用いた半導体装置の製造プロセスにおいて効率よく製造を行なうためには、所定の形状および大きさに統一された基板が必要である。そのため、高品質な炭化珪素単結晶（たとえば欠陥密度が小さい炭化珪素単結晶）が得られた場合でも、切断等によって所定の形状等に加工できない領域は、有効に利用されない可能性がある。
　これに対し、本発明の炭化珪素基板の製造方法では、ベース基板上に、当該ベース基板とは別の単結晶炭化珪素からなるＳｉＣ基板が接合される。そのため、たとえば欠陥密度が大きく、低品質な炭化珪素結晶からなるベース基板を上記所定の形状および大きさに加工し、当該ベース基板上に高品質であるものの所望の形状等が実現されていない炭化珪素単結晶をＳｉＣ基板として採用して接合することができる。このようなプロセスで製造される炭化珪素基板は、所定の形状および大きさに統一されているため半導体装置の製造を効率化できる。また、このようなプロセスで製造される炭化珪素基板では、従来所望の形状等に加工できないため利用されていなかった高品質な炭化珪素単結晶からなるＳｉＣ基板を利用して半導体装置を製造することが可能であるため、炭化珪素単結晶を有効に利用することができる。さらに、本発明の炭化珪素基板の製造方法においては、ベース基板とＳｉＣ基板とは、Ｓｉ膜の少なくとも一部が炭化珪素に変換されて形成された中間層により強固に接合されるため、一体の自立基板として取り扱うことができる。その結果、本発明の炭化珪素基板の製造方法によれば、炭化珪素基板を用いた半導体装置の製造コストの低減を可能とする炭化珪素基板を製造することができる。
　上記炭化珪素基板の製造方法において好ましくは、積層基板を作製する工程よりも前に、積層基板を作製する工程においてＳｉ膜を挟んで互いに対向するベース基板の主面およびＳｉＣ基板の主面の少なくともいずれか一方を平坦化する工程をさらに備えている。
　このように、接合面となるべき面を予め平坦化しておくことにより、ベース基板とＳｉＣ基板とをより確実に接合することができる。ベース基板とＳｉＣ基板との接合を一層確実にするためには、積層基板を作製する工程においてＳｉ膜を挟んで互いに対向するベース基板の主面およびＳｉＣ基板の主面の両方が平坦化されることが好ましい。
　上記炭化珪素基板の製造方法において好ましくは、Ｓｉ膜を形成する工程では、厚さ１０ｎｍ以上１μｍ以下のＳｉ膜が形成される。
　ベース基板上に形成されるＳｉ膜の厚さを１０ｎｍ未満とすると、ベース基板やＳｉＣ基板の表面の平坦性が十分に高くない場合、ベース基板とＳｉＣ基板との間に形成されるべきＳｉ膜が不連続となって、ベース基板とＳｉＣ基板との強固な接合が確保できないおそれがある。一方、Ｓｉ膜の厚さが１μｍを超えると、製造される炭化珪素基板の厚みに占める中間層（Ｓｉ膜の少なくとも一部が炭化珪素に変換されて得られる層）の厚みが大きくなり、特に炭化珪素基板の厚み方向に電流が流れる縦型デバイスを作製した場合、特性が低下するおそれがある。そのため、形成されるＳｉ膜の厚さは１０ｎｍ以上１μｍ以下であることが好ましい。
　上記炭化珪素基板の製造方法において好ましくは、ベース基板とＳｉＣ基板とを接合する工程では、積層基板が炭素を含有するガスを含む雰囲気中において加熱される。
　これにより、ベース基板およびＳｉＣ基板からだけでなく雰囲気中からも炭素がＳｉ膜に供給されるため、Ｓｉ膜を構成する珪素の炭化珪素への変換を効率よく進行させることができる。
　上記炭化珪素基板の製造方法において好ましくは、積層基板を作製する工程では、ＳｉＣ基板は平面的に見て複数並べて載置される。
　上述のように、高品質な炭化珪素単結晶は、大口径化が困難である。これに対し、大口径のベース基板上に高品質な炭化珪素単結晶から採取したＳｉＣ基板を平面的に複数並べて配置することにより、高品質なＳｉＣ層を有する大口径な基板として取り扱うことが可能な炭化珪素基板を得ることができる。そして、この炭化珪素基板を用いることにより、半導体装置の製造プロセスを効率化することができる。なお、半導体装置の製造プロセスを一層効率化するためには、上記複数のＳｉＣ基板のうち互いに隣り合うＳｉＣ基板は、互いに接触して配置されていることが好ましい。より具体的には、たとえば上記複数のＳｉＣ基板は、平面的に見てマトリックス状に敷き詰められていることが好ましい。
　上記炭化珪素基板の製造方法においては、上記積層基板において、ＳｉＣ基板のベース基板とは反対側の主面は、｛０００１｝面に対するオフ角が５０°以上６５°以下となっていてもよい。
　六方晶の単結晶炭化珪素は、＜０００１＞方向に成長させることにより、高品質な単結晶を効率よく作製することができる。そして、＜０００１＞方向に成長させた炭化珪素単結晶からは、｛０００１｝面を主面とする炭化珪素基板を効率よく採取することができる。一方、面方位｛０００１｝に対するオフ角が５０°以上６５°以下である主面を有する炭化珪素基板を用いることにより、高性能な半導体装置を製造できる場合がある。
　具体的には、たとえばＭＯＳＦＥＴの作製に用いられる炭化珪素基板は、面方位｛０００１｝に対するオフ角が８°程度である主面を有していることが一般的である。そして、当該主面上にエピタキシャル成長層が形成されるとともに、当該エピタキシャル成長層上に酸化膜、電極などが形成され、ＭＯＳＦＥＴが得られる。このＭＯＳＦＥＴにおいては、エピタキシャル成長層と酸化膜との界面を含む領域にチャネル領域が形成される。しかし、このような構造を有するＭＯＳＦＥＴにおいては、基板の主面の｛０００１｝面に対するオフ角が８°程度であることに起因して、チャネル領域が形成されるエピタキシャル成長層と酸化膜との界面付近において多くの界面準位が形成され、キャリアの走行の妨げとなって、チャネル移動度が低下する。
　これに対し、上記積層基板において、ＳｉＣ基板におけるベース基板とは反対側の主面の、｛０００１｝面に対するオフ角を５０°以上６５°以下とすることにより、製造される炭化珪素基板の主面の｛０００１｝面に対するオフ角が５０°以上６５°以下となるため、上記界面準位の形成が低減され、オン抵抗が低減されたＭＯＳＦＥＴを作製することができる。
　上記炭化珪素基板の製造方法においては、積層基板において、ＳｉＣ基板のベース基板とは反対側の主面のオフ方位と＜１－１００＞方向とのなす角は５°以下となっていてもよい。
　＜１－１００＞方向は、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを５°以下とすることにより、炭化珪素基板上へのエピタキシャル成長層の形成などを容易にすることができる。
　上記炭化珪素基板の製造方法においては、積層基板において、ＳｉＣ基板のベース基板とは反対側の主面の、＜１－１００＞方向における｛０３－３８｝面に対するオフ角は－３°以上５°以下とすることができる。
　これにより、炭化珪素基板を用いてＭＯＳＦＥＴを作製した場合におけるチャネル移動度を、より一層向上させることができる。ここで、面方位{０３－３８}に対するオフ角を－３°以上＋５°以下としたのは、チャネル移動度と当該オフ角との関係を調査した結果、この範囲内で特に高いチャネル移動度が得られたことに基づいている。
　また、「＜１－１００＞方向における{０３－３８}面に対するオフ角」とは、＜１－１００＞方向および＜０００１＞方向の張る平面への上記主面の法線の正射影と、{０３－３８}面の法線とのなす角度であり、その符号は、上記正射影が＜１－１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。
　なお、上記主面の面方位は、実質的に{０３－３８}であることがより好ましく、上記主面の面方位は{０３－３８}であることがさらに好ましい。ここで、主面の面方位が実質的に{０３－３８}であるとは、基板の加工精度などを考慮して実質的に面方位が{０３－３８}とみなせるオフ角の範囲に基板の主面の面方位が含まれていることを意味し、この場合のオフ角の範囲としてはたとえば{０３－３８}に対してオフ角が±２°の範囲である。これにより、上述したチャネル移動度をより一層向上させることができる。
　上記炭化珪素基板の製造方法においては、積層基板において、ＳｉＣ基板のベース基板とは反対側の主面のオフ方位と＜１１－２０＞方向とのなす角は５°以下となっていてもよい。
　＜１１－２０＞方向は、上記＜１－１００＞方向と同様に、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを±５°とすることにより、ＳｉＣ基板上へのエピタキシャル成長層の形成などを容易にすることができる。
　上記炭化珪素基板の製造方法においては、ベース基板は単結晶炭化珪素からなっており、積層基板を作製する工程では、Ｓｉ膜を挟んで互いに対向するベース基板の主面の面方位とＳｉＣ基板の主面の面方位とが一致するように、積層基板が作製されてもよい。
　単結晶炭化珪素の熱膨張係数は、結晶面による異方性を有している。そのため、熱膨張係数が大きく異なる結晶面同士を接合した場合、当該熱膨張係数の違いに起因した応力がベース基板とＳｉＣ基板との間に作用する。この応力は、炭化珪素基板の製造および当該炭化珪素基板を用いた半導体装置の製造プロセスにおいて、炭化珪素基板の歪や割れの原因となるおそれがある。これに対し、上述のように接合される面を構成する炭化珪素単結晶の面方位が一致するようにしておくことにより、上記応力を緩和することができる。なお、「ベース基板の主面の面方位とＳｉＣ基板の主面の面方位とが一致する」状態とは、当該面方位同士が厳密な意味で一致することまでは必要なく、実質的に一致していればよい。より具体的には、ベース基板の主面を構成する結晶面とＳｉＣ基板の主面を構成する結晶面とのなす角が１°以下であれば、ベース基板の主面の面方位とＳｉＣ基板の主面の面方位とは実質的に一致しているといえる。
　上記炭化珪素基板の製造方法においては、積層基板において、ＳｉＣ基板のベース基板とは反対側の主面は、｛０００１｝面に対するオフ角が１°以上６０°以下となっていてもよい。
　上述のように、六方晶の炭化珪素単結晶は、＜０００１＞方向に成長させることにより、高品質な単結晶を効率よく作製することができる。そして、＜０００１＞方向に成長させた炭化珪素単結晶からは、｛０００１｝面からのオフ角が大きくない面、具体的にはオフ角が６０°以下の面であれば、比較的効率よくＳｉＣ基板を採取することができる。一方、上記オフ角を１°以上とすることにより、ＳｉＣ基板上に高品質なエピタキシャル成長層を形成することが容易となる。
　上記炭化珪素基板の製造方法においては、ベース基板とＳｉＣ基板とを接合する工程は、ベース基板とＳｉＣ基板とを接合する工程よりも前に、ベース基板とＳｉＣ基板とを接合する工程において互いに対向すべきベース基板およびＳｉＣ基板の主面を研磨することなく実施されてもよい。
　これにより、炭化珪素基板の製造コストを低減することができる。ここで、ベース基板とＳｉＣ基板とを接合する工程において互いに対向すべきベース基板およびＳｉＣ基板の主面は、上述のように研磨されなくてもよい。しかし、基板作製時におけるスライスなどにより形成された表面付近のダメージ層を除去する観点から、たとえばエッチングによって当該ダメージ層が除去される工程が実施された後に上記ベース基板とＳｉＣ基板とを接合する工程が実施されることが好ましい。
　上記炭化珪素基板の製造方法においては、ＳｉＣ基板の、ベース基板とは反対側の主面に対応するＳｉＣ基板の主面を研磨する工程をさらに備えていてもよい。
　これにより、ＳｉＣ基板の、ベース基板とは反対側の主面上に高品質なエピタキシャル成長層を形成することが可能となる。その結果、高品質な当該エピタキシャル成長層をたとえば活性層として含む半導体装置を製造することができる。すなわち、このような工程を採用することにより、上記ＳｉＣ基板上に形成されたエピタキシャル成長層を含む高品質な半導体装置を製造することが可能な炭化珪素基板を得ることができる。ここで、当該ＳｉＣ基板の主面の研磨は、ベース基板とＳｉＣ基板との接合後に実施されてもよいし、ベース基板とは反対側の主面となるべきＳｉＣ基板の主面を予め研磨することにより、ベース基板とＳｉＣ基板との接合前に実施されてもよい。
　本発明に従った炭化珪素基板は、炭化珪素からなるベース層と、ベース層上に接触して形成された中間層と、単結晶炭化珪素からなり、中間層上に接触して配置されたＳｉＣ層とを備えている。そして、上記中間層は、少なくともベース層に隣接する領域およびＳｉＣ層に隣接する領域において炭化珪素を含み、ベース層とＳｉＣ層とを接合している。このベース層に隣接する領域およびＳｉＣ層に隣接する領域における炭化珪素は、非晶質であってもよい。
　上記本発明の炭化珪素基板においては、ベース層上に、当該ベース層とは別の単結晶炭化珪素からなるＳｉＣ層が接合される。そのため、たとえば欠陥密度が大きく、低品質な炭化珪素結晶を半導体装置の製造に好都合な所定の形状および大きさに加工してベース層とし、当該ベース層上に高品質であるものの半導体装置の製造に好都合な形状等が実現されていない炭化珪素単結晶をＳｉＣ層として配置することができる。このような炭化珪素基板は、当該所定の形状および大きさに統一されているため半導体装置の製造を効率化できる。また、このような炭化珪素基板においては、半導体装置の製造に好都合な形状等への加工が困難な高品質なＳｉＣ層を利用して半導体装置を製造することが可能であるため、炭化珪素単結晶を有効に利用することができる。そして、本発明の炭化珪素基板においては、ベース層とＳｉＣ層とは、ベース層に隣接する領域およびＳｉＣ層に隣接する領域において炭化珪素を含む中間層により接合されて一体化されているため、一体の自立基板として取り扱うことができる。このように、本発明の炭化珪素基板によれば、炭化珪素基板を用いた半導体装置の製造コストの低減を可能とする炭化珪素基板を提供することができる。
　上記炭化珪素基板において好ましくは、上記ＳｉＣ層は平面的に見て複数並べて配置されている。
　このように、大口径のベース層上に高品質な炭化珪素単結晶から採取したＳｉＣ層を平面的に複数並べて配置することにより、高品質なＳｉＣ層を有する大口径な基板として取り扱うことが可能な炭化珪素基板を得ることができる。そして、この炭化珪素基板を用いることにより、半導体装置の製造プロセスを効率化することができる。なお、半導体装置の製造プロセスを効率化するためには、上記複数のＳｉＣ層のうち互いに隣り合うＳｉＣ層は、互いに接触して配置されていることが好ましい。より具体的には、たとえば上記複数のＳｉＣ層は、平面的に見てマトリックス状に敷き詰められていることが好ましい。
　上記炭化珪素基板においては、上記ベース層は単結晶炭化珪素からなっていてもよい。この場合、ベース層のマイクロパイプは、ＳｉＣ層に伝播していないことが好ましい。
　ベース層としては、マイクロパイプなどの欠陥を比較的多く含む単結晶炭化珪素を採用することができる。このとき、ベース層に形成されたマイクロパイプがＳｉＣ層に伝播しないようにすることにより、当該ＳｉＣ層上に高品質なエピタキシャル成長層を形成することができる。本発明の炭化珪素基板は、ＳｉＣ層をベース層上に直接成長させたものではなく、別途成長させたものをベース層上に接合することにより作製できるため、このようにベース層に形成されたマイクロパイプをＳｉＣ層に伝播させないことが容易である。
　上記炭化珪素基板においては、上記ＳｉＣ層のベース層とは反対側の主面は、｛０００１｝面に対するオフ角が５０°以上６５°以下となっていてもよい。
　このように、本発明の炭化珪素基板において、ＳｉＣ層におけるベース層とは反対側の主面の、｛０００１｝面に対するオフ角を５０°以上６５°以下とすることにより、たとえば炭化珪素基板を用いてＭＯＳＦＥＴを作製する場合において、チャネル領域が形成されるエピタキシャル成長層と酸化膜との界面付近における界面準位の形成が低減され、オン抵抗が低減されたＭＯＳＦＥＴを作製することができる。
　上記炭化珪素基板においては、ＳｉＣ層のベース層とは反対側の主面のオフ方位と＜１－１００＞方向とのなす角は５°以下となっていてもよい。
　＜１－１００＞方向は、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを５°以下とすることにより、炭化珪素基板上へのエピタキシャル成長層の形成などを容易にすることができる。
　上記炭化珪素基板においては、ＳｉＣ層のベース層とは反対側の主面の、＜１－１００＞方向における｛０３－３８｝面に対するオフ角は－３°以上５°以下であってもよい。
　これにより、炭化珪素基板を用いてＭＯＳＦＥＴを作製した場合におけるチャネル移動度を、より一層向上させることができる。ここで、「＜１－１００＞方向における{０３－３８}面に対するオフ角」とは、＜１－１００＞方向および＜０００１＞方向の張る平面への上記主面の法線の正射影と、{０３－３８}面の法線とのなす角度であり、その符号は、上記正射影が＜１－１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。
　また、上記主面の面方位は、実質的に{０３－３８}であることがより好ましく、上記主面の面方位は{０３－３８}であることがさらに好ましい。ここで、主面の面方位が実質的に{０３－３８}であるとは、基板の加工精度などを考慮して実質的に面方位が{０３－３８}とみなせるオフ角の範囲に基板の主面の面方位が含まれていることを意味し、この場合のオフ角の範囲としてはたとえば{０３－３８}に対してオフ角が±２°の範囲である。これにより、上述したチャネル移動度をより一層向上させることができる。
　上記炭化珪素基板においては、上記ＳｉＣ層のベース層とは反対側の主面のオフ方位と＜１１－２０＞方向とのなす角は５°以下となっていてもよい。
　＜１１－２０＞方向は、上記＜１－１００＞方向と同様に、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを±５°とすることにより、炭化珪素基板上へのエピタキシャル成長層の形成などを容易にすることができる。
　上記炭化珪素基板においては、ベース層は単結晶炭化珪素からなっていてもよい。この場合、中間層を挟んで互いに対向するベース層の主面の面方位とＳｉＣ層の主面の面方位とは一致していることが好ましい。
　これにより、結晶面による熱膨張係数の異方性に起因してベース層とＳｉＣ層との間に作用する応力を抑制することができる。なお、「ベース層の主面の面方位とＳｉＣ層の主面の面方位とが一致している」状態とは、当該面方位同士が厳密な意味で一致することまでは必要なく、実質的に一致していればよい。より具体的には、ベース層の主面を構成する結晶面とＳｉＣ層の主面を構成する結晶面とのなす角が１°以下であれば、ベース層の主面の面方位とＳｉＣ層の主面の面方位とは実質的に一致しているといえる。
　上記炭化珪素基板においては、上記ＳｉＣ層のベース層とは反対側の主面は、｛０００１｝面に対するオフ角が１°以上６０°以下となっていてもよい。
　上述のように、＜０００１＞方向に成長させた炭化珪素単結晶からは、｛０００１｝面からのオフ角が大きくない面、具体的にはオフ角が６０°以下の面であれば、これを主面とする単結晶炭化珪素を比較的効率よく採取し、ＳｉＣ層として採用することができる。一方、上記オフ角を１°以上とすることにより、ＳｉＣ層上に高品質なエピタキシャル成長層を形成することが容易となる。
　上記炭化珪素基板においては、ＳｉＣ層の、ベース層とは反対側の主面は研磨されていてもよい。これにより、ＳｉＣ層の、ベース層とは反対側の主面上に高品質なエピタキシャル成長層を形成することができる。その結果、高品質な当該エピタキシャル成長層をたとえば活性層として含む半導体装置を製造することができる。すなわち、このような構造を採用することにより、ＳｉＣ層上に形成されたエピタキシャル層を含む高品質な半導体装置を製造することが可能な炭化珪素基板を得ることができる。
　以上の説明から明らかなように、本発明の炭化珪素基板の製造方法および炭化珪素基板によれば、炭化珪素基板を用いた半導体装置の製造コストの低減を可能とする炭化珪素基板の製造方法および炭化珪素基板を提供することができる。
炭化珪素基板の構造を示す概略断面図である。 エピタキシャル成長層が形成された炭化珪素基板の構造を示す概略断面図である。 炭化珪素基板の製造方法の概略を示すフローチャートである。 炭化珪素基板の製造方法を説明するための概略断面図である。 炭化珪素基板の他の構造を示す概略断面図である。 炭化珪素基板の他の構造を示す概略平面図である。 炭化珪素基板のさらに他の構造を示す概略断面図である。 縦型ＭＯＳＦＥＴの構造を示す概略断面図である。 縦型ＭＯＳＦＥＴの製造方法の概略を示すフローチャートである。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。
　以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
　（実施の形態１）
　図１を参照して、本実施の形態における炭化珪素基板１は、炭化珪素からなるベース層１０と、ベース層１０上に接触して形成された中間層４０と、単結晶炭化珪素からなり、中間層４０上に接触して配置されたＳｉＣ層２０とを備えている。そして中間層４０は、少なくともベース層１０に隣接する領域およびＳｉＣ層２０に隣接する領域において炭化珪素を含み、ベース層１０とＳｉＣ層２０とを接合している。このベース層１０に隣接する領域およびＳｉＣ層２０に隣接する領域における炭化珪素は、非晶質であってもよい。
　そして、図２に示すように、当該ＳｉＣ層２０においてベース層１０とは反対側の主面２０Ａ上に単結晶炭化珪素からなるエピタキシャル成長層６０を形成した場合、ベース層１０に発生し得る積層欠陥はエピタキシャル成長層６０には伝播しない。そのため、エピタキシャル成長層６０における積層欠陥密度を、ベース層１０における積層欠陥密度よりも容易に小さくすることができる。
　本実施の形態における炭化珪素基板１においては、ベース層１０上に、当該ベース層１０とは別の単結晶炭化珪素からなるＳｉＣ層２０が接合されている。そのため、たとえば欠陥密度が大きく、低品質な炭化珪素結晶を半導体装置の製造プロセスに好都合な形状および大きさに加工してベース層１０とし、当該ベース層１０上に高品質であるものの半導体装置の製造プロセスに好都合な形状等が実現されていない炭化珪素単結晶をＳｉＣ層２０として配置することができる。この炭化珪素基板１は、適切な形状および大きさに統一されているため半導体装置の製造を効率化できる。また、炭化珪素基板１においては、高品質でありながら製造プロセスに好都合な形状に加工することが困難な炭化珪素単結晶をＳｉＣ層２０として利用して半導体装置を製造することが可能であるため、炭化珪素単結晶を有効に利用することができる。そして、炭化珪素基板１においては、ベース層１０とＳｉＣ層２０とは、ベース層１０に隣接する領域およびＳｉＣ層２０に隣接する領域において炭化珪素を含む中間層４０により接合されて一体化されているため、一体の自立基板として取り扱うことができる。このように、上記炭化珪素基板１は、半導体装置の製造コストの低減を可能とする炭化珪素基板となっている。なお、中間層４０が、少なくともベース層１０に隣接する領域およびＳｉＣ層２０に隣接する領域において炭化珪素からなるものとすることにより、ベース層１０とＳｉＣ層２０とがより強固に接合される。
　ここで、上記ベース層１０は、炭化珪素からなるものであれば、種々の構造を採用することができ、たとえば多結晶炭化珪素であってもよいし、炭化珪素の焼結体であってもよい。一方、上記ベース層１０は、単結晶炭化珪素からなっていてもよい。この場合、ベース層１０のマイクロパイプは、ＳｉＣ層２０に伝播していないことが好ましい。また、炭化珪素基板１の厚み方向に電流が流れる半導体装置の製造に炭化珪素基板１が使用される場合、ベース層１０の電気抵抗率は小さいことが好ましい。具体的には、ベース層１０の電気抵抗率は５０ｍΩｃｍ以下であることが好ましく、１０ｍΩｃｍ以下であることがより好ましい。
　ベース層１０として、マイクロパイプなどの欠陥を比較的多く含む単結晶炭化珪素を採用した場合、ベース層１０に形成されたマイクロパイプがＳｉＣ層２０に伝播しないようにすることにより、ＳｉＣ層２０上に高品質なエピタキシャル成長層を形成することができる。本実施の形態における炭化珪素基板１は、ＳｉＣ層２０をベース層１０上に成長させたものではなく、別途成長させたものをベース層１０上に接合することにより作製できるため、ベース層１０に形成されたマイクロパイプをＳｉＣ層２０に伝播させないことが容易である。
　また、ベース層１０が単結晶炭化珪素からなっている場合、中間層４０を挟んで互いに対向するベース層１０の主面の面方位とＳｉＣ層２０の主面の面方位とは一致していることが好ましい。これにより、熱膨張係数の異方性に起因してベース層１０とＳｉＣ層２０との間に作用する応力を抑制することができる。
　さらに、炭化珪素基板１においては、ＳｉＣ層２０のベース層１０とは反対側の主面２０Ａは、｛０００１｝面に対するオフ角が５０°以上６５°以下となっていてもよい。これにより、炭化珪素基板１を用いてＭＯＳＦＥＴを作製する場合、チャネル領域が形成されるエピタキシャル成長層と酸化膜との界面付近における界面準位の形成が低減され、オン抵抗が低減されたＭＯＳＦＥＴを作製することができる。
　また、炭化珪素基板１においては、上記主面２０Ａのオフ方位と＜１－１００＞方向とのなす角は５°以下となっていてもよい。＜１－１００＞方向は、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを５°以下とすることにより、炭化珪素基板１上へのエピタキシャル成長層の形成などを容易にすることができる。
　さらに、上記炭化珪素基板においては、上記主面２０Ａの、＜１－１００＞方向における｛０３－３８｝面に対するオフ角は－３°以上５°以下であってもよい。これにより、炭化珪素基板１を用いてＭＯＳＦＥＴを作製した場合におけるチャネル移動度を、より一層向上させることができる。
　一方、炭化珪素基板１においては、上記主面２０Ａのオフ方位と＜１１－２０＞方向とのなす角は５°以下となっていてもよい。＜１１－２０＞方向は、上記＜１－１００＞方向と同様に、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを±５°とすることにより、炭化珪素基板１上へのエピタキシャル成長層の形成などを容易にすることができる。
　さらに、炭化珪素基板１においては、上記主面２０Ａは、｛０００１｝面に対するオフ角が１°以上６０°以下となっていてもよい。これにより、ＳｉＣ層２０として採用可能な炭化珪素単結晶を効率よく採取できるとともに、ＳｉＣ層２０上に高品質なエピタキシャル成長層を形成することが容易となる。
　また、炭化珪素基板１の厚みは、自立基板としての取り扱いを容易にする観点から３００μｍ以上であることが好ましい。さらに、炭化珪素基板１がパワーデバイスの作製に用いられる場合、ＳｉＣ層２０のポリタイプは４Ｈ型であることが好ましい。
　さらに、炭化珪素基板１においては、ＳｉＣ層２０の、ベース層１０とは反対側の主面２０Ａは研磨されていることが好ましい。これにより、主面２０Ａ上に高品質なエピタキシャル成長層を形成することが可能となる。その結果、高品質な当該エピタキシャル成長層をたとえば活性層として含む半導体装置を製造することができる。すなわち、このような構造を採用することにより、ＳｉＣ層２０上に形成されたエピタキシャル層を含む高品質な半導体装置を製造することが可能な炭化珪素基板１を得ることができる。
　次に、上記炭化珪素基板１の製造方法の一例について説明する。図３を参照して、本実施の形態における炭化珪素基板の製造方法においては、まず、工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、図４を参照して、炭化珪素からなるベース基板１０および単結晶炭化珪素からなるＳｉＣ基板２０が準備される。このとき、ＳｉＣ基板２０の主面は、この製造方法により得られるＳｉＣ層２０の主面２０Ａとなることから（図１参照）、所望の主面２０Ａの面方位に合わせて、ＳｉＣ基板２０の主面の面方位を選択する。ここでは、たとえば主面が｛０３－３８｝面であるＳｉＣ基板２０が準備される。
　一方、ベース基板１０には、不純物密度がＳｉＣ基板２０よりも大きい基板、たとえば不純物密度が２×１０１９ｃｍ－３よりも大きい基板が採用される。ここで、不純物とは、半導体基板であるベース基板１０およびＳｉＣ基板２０において、多数キャリアを生成させるために導入される不純物を意味し、たとえば窒素を採用することができる。また、ベース基板１０の直径は、炭化珪素基板１を用いた半導体装置を効率よく作製可能とする観点から、２インチ以上であることが好ましく、６インチ以上であることがより好ましい。さらに、炭化珪素基板１を用いた半導体装置の製造プロセスにおいてベース基板１０とＳｉＣ基板２０との間に割れが発生することを回避するため、両者の熱膨張係数の差を抑制しておくことが好ましい。また、ベース基板１０とＳｉＣ基板２０との間における熱膨張係数などの物理的性質の差を抑制する観点から、ベース基板１０とＳｉＣ基板２０とは同一の結晶構造（同一のポリタイプ）を有していることが好ましい。
　次に、工程（Ｓ２０）として基板平坦化工程が実施される。この工程（Ｓ２０）では、後述する工程（Ｓ４０）においてＳｉ膜を挟んで互いに対向すべきベース基板１０およびＳｉＣ基板２０の主面（接合面）が、たとえば研磨により平坦化される。なお、この工程（Ｓ２０）は必須の工程ではないが、これを実施しておくことにより、後述する工程（Ｓ３０）におけるＳｉ膜の均一な形成が可能となり、工程（Ｓ５０）においてベース基板１０とＳｉＣ基板２０とをより確実に接合することができる。また、ベース基板１０およびＳｉＣ基板２０のそれぞれにおける厚みのばらつき（厚みの最大値と最小値との差）はできる限り小さくされることが好ましく、具体的には１０μｍ以下とされることが好ましい。
　一方、工程（Ｓ２０）を省略し、互いに対向すべきベース基板１０およびＳｉＣ基板２０の主面を研磨することなく工程（Ｓ３０）が実施されてもよい。これにより、炭化珪素基板１の製造コストを低減することができる。また、ベース基板１０およびＳｉＣ基板２０の作製時におけるスライスなどにより形成された表面付近のダメージ層を除去する観点から、たとえばエッチングによって当該ダメージ層が除去される工程が上記工程（Ｓ２０）に代えて、あるいは上記工程（Ｓ２０）の後に実施された上で、後述する工程（Ｓ３０）が実施されてもよい。
　次に、工程（Ｓ３０）としてＳｉ膜形成工程が実施される。この工程（Ｓ３０）では、図４を参照して、ベース基板１０の主面上に珪素からなるＳｉ膜３０が形成される。Ｓｉ膜３０の形成は、たとえばスパッタリング法、蒸着法、液相成長法、気相成長法などの方法により実施することができる。また、Ｓｉ膜３０の形成においては、窒素、リン、アルミニウム、ボロンなどを不純物としてドーピングすることができる。さらに、Ｓｉ膜３０における炭素の固溶度を向上させ、後述の工程（Ｓ５０）における炭化珪素への変換を容易にするため、Ｓｉ膜３０にはチタンを含有させてもよい。
　次に、工程（Ｓ４０）として、積層工程が実施される。この工程（Ｓ４０）では、図４を参照して、ベース基板１０の主面上に接触して形成されたＳｉ膜３０上に接触するようにＳｉＣ基板２０が載置されて、積層基板が作製される。
　次に、工程（Ｓ５０）として、接合工程が実施される。この工程（Ｓ５０）では、上記積層基板が加熱されることにより、ベース基板１０とＳｉＣ基板２０とが接合される。より具体的には、上記積層基板は、たとえば１３００℃以上１８００℃以下の温度域に加熱され、１時間以上３０時間以下の時間保持される。これにより、ベース基板１０およびＳｉＣ基板２０からＳｉ膜３０に炭素が供給され、Ｓｉ膜３０の少なくとも一部が炭化珪素に変換される。このとき、上記加熱を炭素原子を含有するガス、たとえばプロパン、エタン、エチレンなどの炭化水素ガスを含む雰囲気中で実施することにより、雰囲気中からＳｉ膜３０に対して炭素が供給され、Ｓｉ膜３０を構成する珪素の炭化珪素への変換が促進される。このように積層基板を加熱することにより、少なくともＳｉ膜３０においてベース基板１０に接触する領域およびＳｉＣ基板２０に接触する領域が炭化珪素に変換されて、ベース基板１０とＳｉＣ基板２０とが接合される。その結果、図１に示す炭化珪素基板１が得られる。また、工程（Ｓ５０）における加熱時の雰囲気は、不活性ガス雰囲気であってもよい。そして、当該雰囲気に不活性ガス雰囲気を採用する場合、当該雰囲気は、アルゴン、ヘリウムおよび窒素からなる群から選択される少なくとも１つを含む不活性ガス雰囲気であることが好ましい。さらに、この工程（Ｓ５０）では、大気雰囲気を減圧することにより得られた雰囲気中において上記積層基板が加熱されてもよい。これにより、炭化珪素基板１の製造コストを低減することができる。
　このように、本実施の形態における炭化珪素基板１の製造方法では、ベース基板１０上に、当該ベース基板１０とは別の単結晶炭化珪素からなるＳｉＣ基板２０が接合される。そのため、たとえば安価でありながら欠陥密度が大きく、低品質な炭化珪素結晶からなるベース基板１０を半導体装置の製造に好都合な形状および大きさに加工し、当該ベース基板１０上に高品質であるものの半導体装置の製造に好都合な形状等が実現されていない炭化珪素単結晶をＳｉＣ基板２０として配置することができる。このようなプロセスで製造される炭化珪素基板１は、所定の形状および大きさに統一されているため半導体装置の製造を効率化できる。また、このようなプロセスで製造される炭化珪素基板１では高品質なＳｉＣ基板２０（ＳｉＣ層２０）を利用して半導体装置を製造することが可能であるため、炭化珪素単結晶を有効に利用することができる。さらに、本発明の炭化珪素基板１の製造方法においては、ベース基板１０とＳｉＣ基板２０とは、Ｓｉ膜３０の少なくとも一部が炭化珪素に変換されて形成された中間層４０により強固に接合されるため、一体の自立基板として取り扱うことができる。その結果、本実施の形態における炭化珪素基板１の製造方法によれば、炭化珪素基板１を用いた半導体装置の製造コストの低減を可能とする炭化珪素基板を製造することができる。
　また、上記炭化珪素基板１上に単結晶炭化珪素をエピタキシャル成長させて、ＳｉＣ基板２０の主面２０Ａ上にエピタキシャル成長層６０を形成することにより、図２に示す炭化珪素基板２を製造することができる。
　ここで、上記工程（Ｓ３０）においては、厚さ１０ｎｍ以上１μｍ以下のＳｉ膜が形成されることが好ましい。ベース基板１０上に形成されるＳｉ膜３０の厚さを１０ｎｍ未満とすると、ベース基板１０やＳｉＣ基板２０の表面の平坦性が十分に高くない場合、ベース基板１０とＳｉＣ基板２０との間に形成されるべきＳｉ膜３０が不連続となって、ベース基板１０とＳｉＣ基板２０との強固な接合が確保できないおそれがある。一方、Ｓｉ膜３０の厚さが１μｍを超えると、炭化珪素基板１の厚みに占める中間層４０の厚みが大きくなり、特に炭化珪素基板１の厚み方向に電流が流れる縦型デバイスを作製した場合、特性が低下するおそれがある。そのため、形成されるＳｉ膜３０の厚さは１０ｎｍ以上１μｍ以下であることが好ましい。
　また、工程（Ｓ４０）では、Ｓｉ膜３０を挟んで互いに対向するベース基板１０の主面の面方位とＳｉＣ基板２０の主面の面方位とが一致するように、積層基板が作製されることが好ましい。これにより、熱膨張係数の異方性に起因してベース基板１０とＳｉＣ基板２０との間に作用する応力を抑制することができる。
　さらに、工程（Ｓ５０）では、積層基板が加熱される雰囲気に窒素、トリメチルアルミニウム、ジボラン、ホスフィンなどを添加することにより、Ｓｉ膜３０（中間層４０）に所望の不純物をドーピングしてもよい。
　なお、上記実施の形態においては、工程（Ｓ４０）において作製される積層基板において、ＳｉＣ基板２０のベース基板１０とは反対側の主面２０Ａのオフ方位が＜１－１００＞方向であり、当該主面２０Ａが｛０３－３８｝面である場合について説明したが、これに代えて、当該主面のオフ方位は＜１１－２０＞方向とのなす角が５°以下となる方位であってもよい。また、上記主面２０Ａは、｛０００１｝面に対するオフ角が１°以上６０°以下となっていてもよい。
　さらに、本実施の形態における炭化珪素基板１の製造方法においては、積層基板におけるＳｉＣ基板２０の、ベース基板１０とは反対側の主面２０Ａに対応するＳｉＣ基板２０の主面を研磨する工程をさらに備えていてもよい。これにより、ＳｉＣ層２０の、ベース層１０とは反対側の主面２０Ａが研磨された炭化珪素基板１を製造することができる。ここで、当該研磨を行なう工程は、工程（Ｓ１０）の後であればベース基板１０とＳｉＣ基板２０との接合の前に実施してもよいし、接合後に実施してもよい。
　（実施の形態２）
　次に、本発明の他の実施の形態である実施の形態２について説明する。図５、図６および図１を参照して、実施の形態２における炭化珪素基板１は、基本的には実施の形態１における炭化珪素基板１と同様の構成を有し、同様の効果を奏する。しかし、実施の形態２における炭化珪素基板１は、ＳｉＣ層２０が平面的に見て複数並べて配置されている点において、実施の形態１の場合とは異なっている。
　すなわち、図５および図６を参照して、実施の形態２の炭化珪素基板１においては、ＳｉＣ層２０は、平面的に見て複数個並べて配置されている。すなわち、ＳｉＣ層２０は、ベース層１０の主面１０Ａに沿って複数並べて配置されている。より具体的には、複数のＳｉＣ層２０は、ベース層１０上において隣接するＳｉＣ層２０同士が互いに接触するように、マトリックス状に配置されている。これにより、本実施の形態における炭化珪素基板１は、高品質なＳｉＣ層２０を有する大口径な基板として取り扱うことが可能な炭化珪素基板１となっている。そして、この炭化珪素基板１を用いることにより、半導体装置の製造プロセスを効率化することができる。なお、実施の形態２における炭化珪素基板１は、実施の形態１における工程（Ｓ４０）において、複数個のＳｉＣ基板２０をＳｉ膜３０上に平面的に並べて配置することにより、実施の形態１の場合と同様に製造することができる。なお、隣り合うＳｉＣ層（ＳｉＣ基板）２０同士の間には間隔が形成されていてもよいが、その間隔は１００μｍ以下とすることが好ましく、１０μｍ以下とすることがより好ましい。
　また、上記実施の形態２においては、平面形状が正方形（四角形）形状のＳｉＣ層２０がベース層１０上に複数配置される場合について説明したが、ＳｉＣ層２０の形状はこれに限られない。具体的には、図７を参照して、ＳｉＣ層２０の平面形状は六角形形状、台形形状、長方形形状、円形形状など任意の形状を採用することが可能であり、かつこれらが混在していてもよい。
　（実施の形態３）
　次に、上記本発明の炭化珪素基板を用いて作製される半導体装置の一例を実施の形態３として説明する。図８を参照して、本発明による半導体装置１０１は、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ　Ｉｍｐｌａｎｔｅｄ　ＭＯＳＦＥＴ）であって、基板１０２、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５、酸化膜１２６、ソース電極１１１および上部ソース電極１２７、ゲート電極１１０および基板１０２の裏面側に形成されたドレイン電極１１２を備える。具体的には、導電型がｎ型の炭化珪素からなる基板１０２の表面上に、炭化珪素からなるバッファ層１２１が形成されている。基板１０２としては、上記実施の形態１～２において説明した炭化珪素基板１を含む本発明の炭化珪素基板が採用される。そして、上記実施の形態１～２の炭化珪素基板１が採用される場合、バッファ層１２１は、炭化珪素基板１のＳｉＣ層２０上に形成される。バッファ層１２１は導電型がｎ型であり、その厚みはたとえば０．５μｍである。また、バッファ層１２１におけるｎ型の導電性不純物の密度はたとえば５×１０１７ｃｍ－３とすることができる。このバッファ層１２１上には耐圧保持層１２２が形成されている。この耐圧保持層１２２は、導電型がｎ型の炭化珪素からなり、たとえばその厚みは１０μｍである。また、耐圧保持層１２２におけるｎ型の導電性不純物の密度としては、たとえば５×１０１５ｃｍ－３という値を用いることができる。
　この耐圧保持層１２２の表面には、導電型がｐ型であるｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部においては、ｐ領域１２３の表面層にｎ＋領域１２４が形成されている。また、このｎ＋領域１２４に隣接する位置には、ｐ＋領域１２５が形成されている。一方のｐ領域１２３におけるｎ＋領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ＋領域１２４上にまで延在するように、酸化膜１２６が形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ＋領域１２４およびｐ＋領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。そして、基板１０２において、バッファ層１２１が形成された側の表面とは反対側の面である裏面にドレイン電極１１２が形成されている。
　本実施の形態における半導体装置１０１においては、基板１０２として上記実施の形態１～２において説明した炭化珪素基板１などの本発明の炭化珪素基板が採用される。ここで、上述のように、本発明の炭化珪素基板は、半導体装置の製造コストの低減を実現可能な炭化珪素基板である。そのため、半導体装置１０１は、製造コストが低減された半導体装置となっている。
　次に、図９～図１３を参照して、図８に示した半導体装置１０１の製造方法を説明する。図９を参照して、まず、基板準備工程（Ｓ１１０）を実施する。ここでは、たとえば（０３－３８）面が主面となった炭化珪素からなる基板１０２（図１０参照）を準備する。この基板１０２としては、上記実施の形態１～２において説明した製造方法により製造された炭化珪素基板１を含む上記本発明の炭化珪素基板が準備される。
　また、この基板１０２（図１０参照）としては、たとえば導電型がｎ型であり、基板抵抗が０．０２Ωｃｍといった基板を用いてもよい。
　次に、図９に示すように、エピタキシャル層形成工程（Ｓ１２０）を実施する。具体的には、基板１０２の表面上にバッファ層１２１を形成する。このバッファ層１２１は、基板１０２として採用される炭化珪素基板１のＳｉＣ層２０上（図１、図５参照）に形成される。バッファ層１２１としては、導電型がｎ型の炭化珪素からなり、たとえばその厚みが０．５μｍのエピタキシャル層を形成する。バッファ層１２１における導電型不純物の密度は、たとえば５×１０１７ｃｍ－３といった値を用いることができる。そして、このバッファ層１２１上に、図１０に示すように耐圧保持層１２２を形成する。この耐圧保持層１２２としては、導電型がｎ型の炭化珪素からなる層をエピタキシャル成長法によって形成する。この耐圧保持層１２２の厚みとしては、たとえば１０μｍといった値を用いることができる。また、この耐圧保持層１２２におけるｎ型の導電性不純物の密度としては、たとえば５×１０１５ｃｍ－３といった値を用いることができる。
　次に、図９に示すように注入工程（Ｓ１３０）を実施する。具体的には、フォトリソグラフィおよびエッチングを用いて形成した酸化膜をマスクとして用いて、導電型がｐ型の不純物を耐圧保持層１２２に注入することにより、図１１に示すようにｐ領域１２３を形成する。また、用いた酸化膜を除去した後、再度新たなパターンを有する酸化膜を、フォトリソグラフィおよびエッチングを用いて形成する。そして、当該酸化膜をマスクとして、ｎ型の導電性不純物を所定の領域に注入することにより、ｎ＋領域１２４を形成する。また、同様の手法により、導電型がｐ型の導電性不純物を注入することにより、ｐ＋領域１２５を形成する。その結果、図１１に示すような構造を得る。
　このような注入工程の後、活性化アニール処理を行なう。この活性化アニール処理としては、たとえばアルゴンガスを雰囲気ガスとして用いて、加熱温度１７００℃、加熱時間３０分といった条件を用いることができる。
　次に、図９に示すようにゲート絶縁膜形成工程（Ｓ１４０）を実施する。具体的には、図１２に示すように、耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５上を覆うように酸化膜１２６を形成する。この酸化膜１２６を形成するための条件としては、たとえばドライ酸化（熱酸化）を行なってもよい。このドライ酸化の条件としては、加熱温度を１２００℃、加熱時間を３０分といった条件を用いることができる。
　その後、図９に示すように窒素アニール工程（Ｓ１５０）を実施する。具体的には、雰囲気ガスを一酸化窒素（ＮＯ）として、アニール処理を行なう。アニール処理の温度条件としては、たとえば加熱温度を１１００℃、加熱時間を１２０分とする。この結果、酸化膜１２６と下層の耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５との間の界面近傍に窒素原子が導入される。また、この一酸化窒素を雰囲気ガスとして用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニールを行なってもよい。具体的には、アルゴンガスを雰囲気ガスとして用いて、加熱温度を１１００℃、加熱時間を６０分といった条件を用いてもよい。
　次に、図９に示すように電極形成工程（Ｓ１６０）を実施する。具体的には、酸化膜１２６上にフォトリソグラフィ法を用いてパターンを有するレジスト膜を形成する。当該レジスト膜をマスクとして用いて、ｎ＋領域１２４およびｐ＋領域１２５上に位置する酸化膜の部分をエッチングにより除去する。この後、レジスト膜上および当該酸化膜１２６において形成された開口部内部においてｎ＋領域１２４およびｐ＋領域１２５と接触するように、金属などの導電体膜を形成する。その後、レジスト膜を除去することにより、当該レジスト膜上に位置していた導電体膜を除去（リフトオフ）する。ここで、導電体としては、たとえばニッケル（Ｎｉ）を用いることができる。この結果、図１３に示すように、ソース電極１１１およびドレイン電極１１２を得ることができる。なお、ここでアロイ化のための熱処理を行なうことが好ましい。具体的には、たとえば雰囲気ガスとして不活性ガスであるアルゴン（Ａｒ）ガスを用い、加熱温度を９５０℃、加熱時間を２分といった熱処理（アロイ化処理）を行なう。
　その後、ソース電極１１１上に上部ソース電極１２７（図８参照）を形成する。また、基板１０２の裏面上にドレイン電極１１２（図８参照）を形成する。また、酸化膜１２６上にゲート電極１１０（図８参照）を形成する。このようにして、図８に示す半導体装置１０１を得ることができる。つまり、半導体装置１０１は、炭化珪素基板１のＳｉＣ層２０上にエピタキシャル層および電極を形成することにより作製される。
　なお、上記実施の形態３においては、本発明の炭化珪素基板を用いて作製可能な半導体装置の一例として、縦型ＭＯＳＦＥＴに関して説明したが、作製可能な半導体装置はこれに限られない。たとえばＪＦＥＴ（Ｊｕｎｃｔｉｏｎ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ；接合型電界効果トランジスタ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ；絶縁ゲートバイポーラトランジスタ）、ショットキーバリアダイオードなど、種々の半導体装置が本発明の炭化珪素基板を用いて作製可能である。また、上記実施の形態３においては、（０３－３８）面を主面とする炭化珪素基板上に動作層として機能するエピタキシャル層を形成して半導体装置が作製される場合について説明したが、上記主面として採用可能な結晶面はこれに限られず、（０００１）面を含めて用途に応じた任意の結晶面を上記主面として採用することができる。
　以下、本発明の実施例について説明する。本発明の炭化珪素基板を実際に作製し、中間層（接合界面）における電気特性を調査する実験を行なった。実験方法は以下の通りである。
　まず、試料となる本発明の炭化珪素基板を作製した。炭化珪素基板の作製は、上記実施の形態１と同様に実施した。具体的には、まずベース基板とＳｉＣ基板とを準備した。ベース基板としては、直径φ４インチ、厚さ３００μｍの形状を有し、ポリタイプが４Ｈである単結晶炭化珪素からなり、主面が（０３－３８）面である基板を採用した。また、ベース基板の導電型はｎ型であって、ｎ型不純物密度は１×１０２０ｃｍ－３とした。さらに、ベース基板のマイクロパイプ密度は１×１０４ｃｍ－２であり、積層欠陥密度は１×１０５ｃｍ－１であった。
　一方、ＳｉＣ基板としては、平面形状が一辺２０ｍｍの正方形形状、厚さ３００μｍの形状を有し、ポリタイプが４Ｈである単結晶炭化珪素からなり、主面が（０３－３８）面である基板を採用した。また、ＳｉＣ基板の導電型はｎ型であって、ｎ型不純物密度は１×１０１９ｃｍ－３とした。さらに、ＳｉＣ基板のマイクロパイプ密度は０．２ｃｍ－２、積層欠陥密度は１ｃｍ－１未満であった。
　次に、ベース基板上に、スパッタリング法により厚さ１００ｎｍのＳｉ膜を形成した。その後、当該Ｓｉ膜上に上記ＳｉＣ基板を載置して積層基板を作製した。そして、この積層基板を１５００℃に加熱して３時間保持することにより、Ｓｉ膜の少なくとも一部を炭化珪素に変換して、ベース基板とＳｉＣ基板とを接合した。上記加熱時の雰囲気は水素ガスとプロパンガスとの混合ガスであり、雰囲気の圧力は１×１０３Ｐａであった。また、水素ガスの流量は３ｓｌｍ、プロパンガスの流量は８０ｓｃｃｍとした。なお、水素ガスの流量は１～１０ｓｌｍ、プロパンガスの流量は５０～５００ｓｃｃｍとすることができる。以上の手順により、試料としての炭化珪素基板を作製した。
　次に、得られた炭化珪素基板の主面を研削することにより、厚さの均一化を図り、厚さのばらつき（炭化珪素基板内における厚みの最大値と最小値との差）を５μｍとした。さらに、当該炭化珪素基板の両側の主面にオーミック電極を形成した。オーミック電極は、上記両側の主面にニッケル膜を形成し、加熱することでシリサイド化することにより形成した。このシリサイド化の熱処理は、不活性ガス雰囲気中において９００℃以上１１００℃以下の温度に加熱し、１０分間以上１０時間以下の時間保持することにより実施することができるが、ここでは大気圧のアルゴン雰囲気中において１０００℃に加熱し１時間保持することにより実施した。そして、上記オーミック電極間に電圧を印加し、接合界面（Ｓｉ膜の少なくとも一部を炭化珪素に変換して形成した中間層）における電気特性を調査した。
　その結果、上記接合界面において、オーミック特性が得られていることが確認された。このことから、本発明の炭化珪素基板の製造方法によれば、厚み方向においてオーミック特性を確保しつつ、複数枚の炭化珪素からなる基板を接合可能であることが確認された。
　上記実施の形態３において説明したように、本発明の炭化珪素基板を用いて半導体装置を作製することができる。すなわち、本発明の半導体装置は、上記本発明の炭化珪素基板の製造方法により製造された炭化珪素基板上に動作層としてのエピタキシャル成長層が形成されている。別の観点から説明すると、本発明の半導体装置は、上記本発明の炭化珪素基板上に動作層としてのエピタキシャル成長層が形成されている。より具体的には、本発明の半導体装置は、上記本発明の炭化珪素基板と、当該炭化珪素基板上に形成されたエピタキシャル成長層と、当該エピタキシャル成長層上に形成された電極とを備えている。つまり、本発明の半導体装置は、炭化珪素からなるベース層と、ベース層上に接触して形成された中間層と、単結晶炭化珪素からなり、中間層上に接触して配置されたＳｉＣ層と、ＳｉＣ層上に形成されたエピタキシャル成長層と、当該エピタキシャル成長層上に形成された電極とを備えている。そして、上記中間層は、少なくともベース層に隣接する領域およびＳｉＣ層に隣接する領域において炭化珪素を含み、ベース層とＳｉＣ層とを接合している。
　今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
　本発明の炭化珪素基板の製造方法および炭化珪素基板は、炭化珪素基板を用いた半導体装置の製造コストの低減が求められる炭化珪素基板の製造方法および炭化珪素基板に、特に有利に適用され得る。
　１，２　炭化珪素基板、１０　ベース層（ベース基板）、２０　ＳｉＣ層（ＳｉＣ基板）、２０Ａ　主面、３０　Ｓｉ膜、４０　中間層、１０１　半導体装置、１０２　基板、１１０　ゲート電極、１１１　ソース電極、１１２　ドレイン電極、１２１　バッファ層、１２２　耐圧保持層、１２３　ｐ領域、１２４　ｎ＋領域、１２５　ｐ＋領域、１２６　酸化膜、１２７　上部ソース電極。

Claims (15)

  1. 　炭化珪素からなるベース基板（１０）および単結晶炭化珪素からなるＳｉＣ基板（２０）を準備する工程と、
    　前記ベース基板（１０）の主面上に接触するように珪素からなるＳｉ膜（３０）を形成する工程と、
    　前記Ｓｉ膜（３０）上に接触するように前記ＳｉＣ基板（２０）を載置して、積層基板を作製する工程と、
    　前記積層基板を加熱することにより、少なくとも前記Ｓｉ膜（３０）において前記ベース基板（１０）に接触する領域および前記ＳｉＣ基板（２０）に接触する領域を炭化珪素に変換して、前記ベース基板（１０）と前記ＳｉＣ基板（２０）とを接合する工程とを備えた、炭化珪素基板（１）の製造方法。
  2. 　前記積層基板を作製する工程よりも前に、前記積層基板を作製する工程において前記Ｓｉ膜（３０）を挟んで互いに対向する前記ベース基板（１０）の主面および前記ＳｉＣ基板（２０）の主面の少なくともいずれか一方を平坦化する工程をさらに備えた、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  3. 　前記Ｓｉ膜（３０）を形成する工程では、厚さ１０ｎｍ以上１μｍ以下の前記Ｓｉ膜（３０）が形成される、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  4. 　前記ベース基板（１０）と前記ＳｉＣ基板（２０）とを接合する工程では、前記積層基板が炭素を含有するガスを含む雰囲気中において加熱される、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  5. 　前記積層基板を作製する工程では、前記ＳｉＣ基板（２０）は、平面的に見て複数並べて載置される、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  6. 　前記積層基板において、前記ＳｉＣ基板（２０）の前記ベース基板（１０）とは反対側の主面（２０Ａ）は、｛０００１｝面に対するオフ角が５０°以上６５°以下となっている、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  7. 　前記ベース基板（１０）は単結晶炭化珪素からなり、
    　前記積層基板を作製する工程では、前記Ｓｉ膜（３０）を挟んで互いに対向する前記ベース基板（１０）の主面の面方位と前記ＳｉＣ基板（２０）の主面の面方位とが一致するように、前記積層基板が作製される、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  8. 　前記ベース基板（１０）と前記ＳｉＣ基板（２０）とを接合する工程は、前記ベース基板（１０）と前記ＳｉＣ基板（２０）とを接合する工程よりも前に、前記ベース基板（１０）と前記ＳｉＣ基板（２０）とを接合する工程において互いに対向すべき前記ベース基板（１０）および前記ＳｉＣ基板（２０）の主面を研磨することなく実施される、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  9. 　前記ＳｉＣ基板（２０）の、前記ベース基板（１０）とは反対側の主面（２０Ａ）に対応する前記ＳｉＣ基板（２０）の主面（２０Ａ）を研磨する工程をさらに備えた、請求の範囲第１項に記載の炭化珪素基板（１）の製造方法。
  10. 　炭化珪素からなるベース層（１０）と、
    　前記ベース層（１０）上に接触して形成された中間層（４０）と、
    　単結晶炭化珪素からなり、前記中間層（４０）上に接触して配置されたＳｉＣ層（２０）とを備え、
    　前記中間層（４０）は、少なくとも前記ベース層（１０）に隣接する領域および前記ＳｉＣ層（２０）に隣接する領域において炭化珪素を含み、前記ベース層（１０）と前記ＳｉＣ層（２０）とを接合している、炭化珪素基板（１）。
  11. 　前記ＳｉＣ層（２０）は、平面的に見て複数並べて配置されている、請求の範囲第１０項に記載の炭化珪素基板（１）。
  12. 　前記ベース層（１０）は単結晶炭化珪素からなり、
    　前記ベース層（１０）のマイクロパイプは、前記ＳｉＣ層（２０）に伝播していない、請求の範囲第１０項に記載の炭化珪素基板（１）。
  13. 　前記ＳｉＣ層（２０）の前記ベース層（１０）とは反対側の主面（２０Ａ）は、｛０００１｝面に対するオフ角が５０°以上６５°以下となっている、請求の範囲第１０項に記載の炭化珪素基板（１）。
  14. 　前記ベース層（１０）は単結晶炭化珪素からなり、
    　前記中間層（４０）を挟んで互いに対向する前記ベース層（１０）の主面の面方位と前記ＳｉＣ層（２０）の主面の面方位とは一致している、請求の範囲第１０項に記載の炭化珪素基板（１）。
  15. 　前記ＳｉＣ層（２０）の、前記ベース層（１０）とは反対側の主面（２０Ａ）は研磨されている、請求の範囲第１０項に記載の炭化珪素基板（１）。
PCT/JP2010/066964 2009-10-13 2010-09-29 炭化珪素基板の製造方法および炭化珪素基板 WO2011046021A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CA2759861A CA2759861A1 (en) 2009-10-13 2010-09-29 Method for manufacturing silicon carbide substrate and silicon carbide substrate
EP10823289A EP2490247A1 (en) 2009-10-13 2010-09-29 Silicon carbide substrate manufacturing method and silicon carbide substrate
JP2011536090A JPWO2011046021A1 (ja) 2009-10-13 2010-09-29 炭化珪素基板の製造方法および炭化珪素基板
US13/258,907 US20120025208A1 (en) 2009-10-13 2010-09-29 Method for manufacturing silicon carbide substrate and silicon carbide substrate
CN2010800236921A CN102449732A (zh) 2009-10-13 2010-09-29 制造碳化硅衬底的方法和碳化硅衬底

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2009-236204 2009-10-13
JP2009236204 2009-10-13
JP2009-236211 2009-10-13
JP2009236211 2009-10-13
JP2010-170489 2010-07-29
JP2010170489 2010-07-29

Publications (1)

Publication Number Publication Date
WO2011046021A1 true WO2011046021A1 (ja) 2011-04-21

Family

ID=43876073

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2010/066963 WO2011046020A1 (ja) 2009-10-13 2010-09-29 炭化珪素基板の製造方法、炭化珪素基板および半導体装置
PCT/JP2010/066964 WO2011046021A1 (ja) 2009-10-13 2010-09-29 炭化珪素基板の製造方法および炭化珪素基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/066963 WO2011046020A1 (ja) 2009-10-13 2010-09-29 炭化珪素基板の製造方法、炭化珪素基板および半導体装置

Country Status (8)

Country Link
US (2) US20120025208A1 (ja)
EP (1) EP2490247A1 (ja)
JP (1) JPWO2011046021A1 (ja)
KR (2) KR20120022952A (ja)
CN (2) CN102449732A (ja)
CA (2) CA2759861A1 (ja)
TW (2) TW201133587A (ja)
WO (2) WO2011046020A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013061702A1 (ja) * 2011-10-24 2013-05-02 住友電気工業株式会社 半導体装置の製造方法
JP2014007325A (ja) * 2012-06-26 2014-01-16 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5343984B2 (ja) * 2011-01-17 2013-11-13 株式会社デンソー 化合物半導体基板およびその製造方法
US8980728B2 (en) 2012-01-06 2015-03-17 Phostek, Inc. Method of manufacturing a semiconductor apparatus
TWI491067B (zh) * 2012-07-19 2015-07-01 華夏光股份有限公司 半導體裝置的形成方法
US8963297B2 (en) 2012-01-06 2015-02-24 Phostek, Inc. Semiconductor apparatus
TWI466343B (zh) 2012-01-06 2014-12-21 Phostek Inc 發光二極體裝置
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP2014203833A (ja) * 2013-04-01 2014-10-27 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6242640B2 (ja) * 2013-09-20 2017-12-06 株式会社東芝 半導体装置およびその製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
CN108369893B (zh) * 2015-11-24 2022-07-19 住友电气工业株式会社 碳化硅单晶衬底、碳化硅外延衬底及制造碳化硅半导体器件的方法
JP6387375B2 (ja) * 2016-07-19 2018-09-05 株式会社サイコックス 半導体基板
CN108899369B (zh) * 2018-06-27 2020-11-03 东南大学 一种石墨烯沟道碳化硅功率半导体晶体管
WO2021092862A1 (zh) * 2019-11-14 2021-05-20 华为技术有限公司 半导体衬底及其制造方法、半导体器件

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223496A (ja) * 1997-02-12 1998-08-21 Ion Kogaku Kenkyusho:Kk 単結晶ウエハおよびその製造方法
JPH1129397A (ja) * 1997-07-04 1999-02-02 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣおよびその製造方法
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2002280531A (ja) * 2001-03-19 2002-09-27 Denso Corp 半導体基板及びその製造方法
JP2003509842A (ja) * 1999-09-03 2003-03-11 ステアーグ アール ティ ピー システムズ インコーポレイテッド 急速加熱中の反射性基板の温度を制御するための系
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
JP2009158933A (ja) * 2007-12-04 2009-07-16 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法
JP2009172637A (ja) * 2008-01-23 2009-08-06 Seiko Epson Corp 接合体の形成方法および接合体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5308445A (en) * 1991-10-23 1994-05-03 Rohm Co., Ltd. Method of manufacturing a semiconductor device having a semiconductor growth layer completely insulated from a substrate
JP3647515B2 (ja) * 1995-08-28 2005-05-11 株式会社デンソー ｐ型炭化珪素半導体の製造方法
CA2263339C (en) * 1997-06-27 2002-07-23 Kichiya Tanino Single crystal sic and process for preparing the same
US6248646B1 (en) * 1999-06-11 2001-06-19 Robert S. Okojie Discrete wafer array process
US6528373B2 (en) * 2001-02-12 2003-03-04 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
DE102005017814B4 (de) * 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
US7314521B2 (en) * 2004-10-04 2008-01-01 Cree, Inc. Low micropipe 100 mm silicon carbide wafer
US7531849B2 (en) * 2005-01-25 2009-05-12 Moxtronics, Inc. High performance FET devices
KR20090089362A (ko) * 2006-11-10 2009-08-21 스미토모덴키고교가부시키가이샤 탄화규소 반도체 장치 및 그 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223496A (ja) * 1997-02-12 1998-08-21 Ion Kogaku Kenkyusho:Kk 単結晶ウエハおよびその製造方法
JPH1129397A (ja) * 1997-07-04 1999-02-02 Nippon Pillar Packing Co Ltd 単結晶ＳｉＣおよびその製造方法
JP2003509842A (ja) * 1999-09-03 2003-03-11 ステアーグ アール ティ ピー システムズ インコーポレイテッド 急速加熱中の反射性基板の温度を制御するための系
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2002280531A (ja) * 2001-03-19 2002-09-27 Denso Corp 半導体基板及びその製造方法
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
JP2009158933A (ja) * 2007-12-04 2009-07-16 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法
JP2009172637A (ja) * 2008-01-23 2009-08-06 Seiko Epson Corp 接合体の形成方法および接合体

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
M. NAKABAYASHI ET AL.: "Growth of Crack-free 100 mm-diameter 4H-SiC Crystals with Low Micropipe Densities", MATER. SCI. FORUM, vol. 600-603, 2009, pages 3 - 6
M. NAKABAYASHI ET AL.: "Growth of Crack-free 100mm-diameter 4H-SiC Crystals with Low Micropipe Densities", MATER. SCI. FORUM, vol. 600-603, 2009, pages 3 - 6

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013061702A1 (ja) * 2011-10-24 2013-05-02 住友電気工業株式会社 半導体装置の製造方法
JP2014007325A (ja) * 2012-06-26 2014-01-16 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
EP2490247A1 (en) 2012-08-22
CA2759856A1 (en) 2011-04-21
US20120025208A1 (en) 2012-02-02
CA2759861A1 (en) 2011-04-21
TW201128773A (en) 2011-08-16
KR20120022932A (ko) 2012-03-12
US20120012862A1 (en) 2012-01-19
WO2011046020A1 (ja) 2011-04-21
JPWO2011046021A1 (ja) 2013-03-07
TW201133587A (en) 2011-10-01
CN102449733A (zh) 2012-05-09
KR20120022952A (ko) 2012-03-12
CN102449732A (zh) 2012-05-09

Similar Documents

Publication Publication Date Title
WO2011046021A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
JP5344037B2 (ja) 炭化珪素基板および半導体装置
JP2011243770A (ja) 炭化珪素基板、半導体装置、炭化珪素基板の製造方法
WO2011142158A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011052320A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
WO2011052321A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
JPWO2011096109A1 (ja) 炭化珪素基板の製造方法
WO2012014645A1 (ja) 炭化珪素基板および半導体装置ならびにこれらの製造方法
WO2010131571A1 (ja) 半導体装置
WO2011092893A1 (ja) 炭化珪素基板の製造方法
WO2012127748A1 (ja) 炭化珪素基板
WO2011152089A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243618A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243617A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011086660A (ja) 炭化珪素基板の製造方法および炭化珪素基板
JP2011243771A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243640A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011086734A1 (ja) 炭化珪素基板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080023692.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10823289

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13258907

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2011536090

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2010823289

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2759861

Country of ref document: CA

ENP Entry into the national phase

Ref document number: 20117027188

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE