TW201128773A - Silicon carbide substrate manufacturing method and silicon carbide substrate - Google Patents

Silicon carbide substrate manufacturing method and silicon carbide substrate Download PDF

Info

Publication number
TW201128773A
TW201128773A TW099133109A TW99133109A TW201128773A TW 201128773 A TW201128773 A TW 201128773A TW 099133109 A TW099133109 A TW 099133109A TW 99133109 A TW99133109 A TW 99133109A TW 201128773 A TW201128773 A TW 201128773A
Authority
TW
Taiwan
Prior art keywords
substrate
sic
layer
base
tantalum carbide
Prior art date
Application number
TW099133109A
Other languages
English (en)
Inventor
Taro Nishiguchi
Takeyoshi Masuda
Makoto Sasaki
Shin Harada
Yasuo Namikawa
Shinsuke Fujiwara
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW201128773A publication Critical patent/TW201128773A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

201128773 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種碳化矽基板之製造方法及碳化石夕基 板’更特定而言係關於一種可降低使用碳化矽基板之半導 體裝置之製造成本的碳化矽基板之製造方法及碳化石夕基 板。 【先前技術】 近年來，為了實現半導體裝置之高耐壓化、低損失化、 高溫環境下之使用等，正在推進採用碳化矽（SiC)作為構成 半導體裝置之材料。碳化石夕係比起自先前廣泛用作構成半 導體裝置之材料之矽，為帶隙更大之寬能帶隙（wide bandgap)半導體。因此，採用碳化矽作為構成半導體裳置 之材料，藉此可實現半導體裝置之高耐壓化、導通電阻之 降低等。又，採用碳化矽作為材料之半導體裝置亦具有比 起採用矽作為材料之半導體裝置，高溫環境下使用時之特 性下降較小之優點。 在此狀況下，關於製造半導體裝置時使用之碳化矽結晶 及碳化碎基板之製造方法，進行各種討論，提出有各種想 法（idea)(例如，參照 M. Nakabayashi 等人、「Growth of Crack-free 100 mm-diameter 4H-SiC Crystals with Low Micropipe Densities、Mater. Sci. Forum，vols. 600-603、2009年、p.3-6 (非專利文獻1))。 先前技術文獻 非專利文獻 151224.doc 201128773 非專利文獻 1 : M. Nakabayashi 等人、「Growth of Crack-free 100 mm-diameter 4H-SiC Crystals with Low Micropipe Densities、Mater. Sci. Forum，vols. 600-603、2009年、p.3-6。 【發明内容】 發明所欲解決之問題 然而’碳化矽於常壓下不具有液相。又，結晶成長溫度 非常高而達到2000°C以上，故而成長條件之控制或其穩定 化較困難。因此，碳化矽單晶難以維持高品質之同時實現 大口徑化，故而不容易獲得大口徑且高品質之碳化矽基 板。而且，由於大口徑之碳化矽基板之製作較困難，故不 僅會導致碳化矽基板之製造成本上升，而且於使用該碳化 石夕基板製造半導體裝置時，存在每批次之生產個數減少， 半導體裝置之製造成本上升之問題。又，認為藉由將製造 成本較尚之碳化石夕單晶有效用作基板，可降低半導體裝置 之製造成本。 對此，本發明之目的在於提供一種可降低使用碳化矽基 板之半導體裝置之製造成本的碳化矽基板之製造方法及碳 化梦基板。 解決問題之技術手段 本發明之碳化矽基板之製造方法包括下述步驟··準備包 含奴化石夕之基底基板及包含單晶碳化矽之SiC基板；於基 底基板之主面上以接觸之方式形成包含矽之以膜；於3丨膜 上以接觸之方式載置SiC基板，製作積層基板；以及藉由 對積層基板進行加熱，使至少Si膜中與基底基板接觸之區 151224.doc 201128773 域及與SiC基板接觸之區域轉換為碳切，而接合基底基 板與SiC基板。 如上述般，高品質之碳切單晶難以實現大口徑化。另 方面，為了於使用碳化矽基板之半導體裝置之製造製程 中高效地進行製造’需要統_成特定之形狀及大小之基 板。因此，即便於獲得高品質之碳化石夕單晶（例如，缺陷 密度較小之碳切單晶）之情形時，亦有無法藉由切斷等 加工成規定形狀等之區域無法得到有效利用之可能性。 與此相對’於本發明之碳化矽基板之製造方法中，於基 底基板上接合有與該基底基板不同之包含單晶碳化石夕之 Sic基板。因A，例如將含有缺陷密度較大且低品質之碳 化石夕結晶之基底基板加工成上述特定之形狀及大小，可於 該基底基板上採用雖為离σ哲/ 土 雄錡问°〇 ^但未實現所需形狀等之碳化 石夕單晶作為W基板而接合。於此類製程中所製造之碳化 矽基板係統-成特定之形狀及大小，目而可提昇半導體裝 置之製造效率。又，於此類製程中所製造之碳化矽基板 中’可利用包含因先前無法加卫成所需形狀等而未被利用 之高品質破化石夕單晶的⑽基板來製造半導體裝置，因而 可有效利时切單晶。進而，於本發明之碳切基板之 製造方法中，S]基底基板與Sic基板係、由將Si膜之至少一 部分轉換為碳切所形成之中間層牢固地接合，故而可作 為一體之獨立基板進行操作。其結果，根據本發明之碳化 石夕基板之製造方法’可製造可降低㈣碳切基板之半導 體裝置之製造成本的碳化矽基板。 151224.doc 201128773 於上述碳化矽基板之製造方法中，較佳為更包括下述步 驟.於製作積層基板之步驟之前，將製作積層基板之步驟 中隔著si膜而相互對向之基底基板之主面及sic基板之主 面中之至少任一者平坦化。 士此藉由預先使應成為接合面之面平坦化，可更確實 地接合基底基板與Sic基板。為了進一步確實接合基底基 板與Sic基板，較佳為使製作積層基板之步驟中隔著Si膜 而相互對向之基底基板之主面及Sic基板之主面之兩者平 坦化。 於上述碳化矽基板之製造方法中，較佳為於形成8丨膜之 步驟中，形成有厚度為1〇 nm以上丨pm以下之Si膜。 若形成於基底基板上之Si膜之厚度未達1〇 nm，則於基 底基板或SiC基板之表面之平坦性不太高之情形時，有應 形成於基底基板與SiC基板間之以膜不連續而無法確保基 底基板與sic基板之牢固接合之虞。另一方面，若si膜之 厚度超過1 μΐϋ，則所製造之碳化矽基板之厚度中所占之中 間層（將Si膜之至少一部分轉換為碳化矽所獲得之層）之厚 度增加，尤其於製作電流沿著碳化矽基板之厚度方向流動 之縱型元件之情形時，有特性下降之虞。因此，所形成之 Si膜之厚度較佳為1〇 nm以上1 μηι以下。 於上述碳化矽基板之製造方法中，較佳為於接合基底基 板與SiC基板之步驟中，於包含含有碳之氣體的氣二環二 中加熱積層基板。 藉此’不僅自基底基板及SiC基板，而且亦自氣體環境 151224.doc -6- 201128773 供給奴至Si膜’因而可使構成si膜之矽有效轉換為碳化 石夕。 於上述碳化矽基板之製造方法中，較佳為於製作積層基 板之步驟中’ Sic基板係以俯視時排列複數個而載置。 如上述般，南品質之石反化發早晶難以實現大口徑化。斑 此相對，於大口徑之基底基板上將自高品質之碳化石夕單晶 採取之Sic基板以平面地排列複數個來配置，藉此可獲得 可作為包含高品質之SiC層之大口徑基板進行操作的碳化 矽基板。而且，藉由使用該碳化矽基板，可提昇半導體裝 置之製造製程效率。再者，為進一步提昇半導體裝置之製 造製程效率，較佳為上述複數個Sic基板中相互鄰接之sic 基板相互接觸而配置。更具體而言，例如上述複數個sic 基板較佳為俯視時以矩陣狀鋪滿。 於上述碳化矽基板之製造方法中，於上述積層基板中， SiC基板之與基底基板為相反侧之主面相對於丨面 之偏離角亦可為50。以上65〇以下。 使六方晶之單晶碳化矽於<0001>方向上成長，藉此可高 效製作高品質之單晶。而且，可自<〇〇〇1>方向上成長之碳 化矽單晶高效採取以{ 〇〇〇1丨面為主面之碳化矽基板。另 方面，存在藉由使用具有相對於面方位{0001}之偏離 角為50。以上65。以下之主面的碳化矽基板，可製造高性能 之半導體裝置之情形。 具體而言，例如製作 MOSFETXMetal-Oxide-Semiconductor Field-effect Transistor，金屬-氧化物_半導體場效電晶體）時 151224.doc 201128773 使用之碳化石夕基板通常具有相對於面方位{ 〇〇〇 1 }之偏離 角為8。左右之主面。而且’於該主面上形成有磊晶成長 層’並且該蟲晶成長層上形成有氧化膜、電極等，從而可 獲得MOSFET。於該MOSFET中，於包含磊晶成長層與氧 化膜之界面之區域形成有通道區域。然而，於具有此類構 造之MOSFET中’由於基板之主面之相對於{〇〇〇1}面之 偏離角為8°左右，故在形成有通道區域之蟲晶成長層與氧 化膜之界面附近形成有多個界面態，妨礙載子之移動，使 得通道遷移率下降。 與此相對，於上述積層基板中，將sic基板之與基底基 板為相反側之主面的相對於{ 〇〇01丨面之偏離角設為5〇。 以上65。以下，藉此所製造之碳化矽基板之主面相對於 { 〇〇〇1 }面之偏離角成為50〇以上65。以下，因而可製作減 少上述界面態之形成且降低導通電阻之Mosfet。 於上述碳化矽基板之製造方法中，於積層基板中，sic 基板之與基底基板為相反側之主面之偏離方位與〈丨-⑺心 方向所成之角亦可為5。以下。 <1-1〇〇>方向為碳化矽基板之代表性之偏離方位。而 且，藉由將基板製造步驟中之切片加工之偏差等所引起之 偏離方位之偏差設為5。以下，可容易實現對碳化矽基板上 之蟲晶成長層之形成等。 於上述碳化矽基板之製造方法_，於積層基板中，可將 Sic基板之與基底基板為相反側之主面的相對於〈卜1〇〇>方 向上之{ 03-38 }面之偏離角設為_3。以上5。以下。 151224.doc 201128773 箱在匕， 曰’可更進一步提高使用碳化矽基板製作MOSFET時 之通道遷移率。此處，將相對於面方位{ 03-38 }之偏離 為3以上+5。以下’係基於對通道遷移率與該偏離角 之關係進行調查之結果，即該範圍内獲得特別高之通道遷 移率。 又’所謂「相對於<!]〇〇>方向上之{ 〇3_38丨面之偏離 角」’係指<1-100>方向及<〇〇〇1>方向之延伸之平面上的上 述主面之法線之正投影與{03_38}面之法線所成之角 度，其苻號於上述正投影相對於<1100>方向平行地接近 之凊形蛉為正，於上述正投影相對於<0001>方向平行地接 近之情形時為負。 再者’更佳為上述主面之面方位實質為{ Q3 38卜進而 更佳為亡述主面之面方位為{〇3_38}。此處，所謂主面之 面方位貫質為{ 〇3_38}，係指考慮基板之加工精度等在 面方位實質上視為{G3_38}之偏離角之範圍内包含基板 =之面方位’作為此時之偏離角之範圍’例如相對於 偏離角W。之範圍。藉此1更進-步提高 上这通道遷移率。 其：上述碳切基板之製造方法中，於積層基板中，Sic 土板之與基底基板為相反側之主面之偏離方位與 方向所成之备τΛ: ΰΓ达-r* 方向所成之角亦可為5。以下 <:>方向係與上述W方向相同 :之代表性之偏離方位。而且，將基板製造步鄉二: 口工之偏差等所引起之偏離方位之偏差設㈣。，藉此可 151224.doc 201128773 谷易貫現對SiC基板上之蟲晶成長層之形成等 ’亦可為基底基板包含 驟中’以隔著Si膜而相 與Sic基板之主面之面 於上述碳化矽基板之製造方法中 單晶碳化石夕，於製作積層基板之步 互對向之基底基板之主面之面方位 方位一致之方式，製作積層基板。 單晶碳化矽之熱膨脹係數具有因結晶面而不同之各向異 性。因此，於將熱膨脹係數有較大不同之結晶面彼此接合 之情形時，該熱膨脹係數之不同所引起之應力作用於基底 基板與Sic基板之間。該應力有如下之虞，即，於碳化石夕 基板之製造及使用該碳化矽基板之半導體裝置之製造製程 中，成為碳化矽基板應變或破裂之原因。與此相對，藉由 使構成如上述般接合之面之碳化矽單晶之面方位一致，可 緩和上述應力。再者，所謂「基底基板之主面之面方位與 Sic基板之主面之面方位一致」之狀態，係指該面方位彼 此不必達到嚴格意義上之一致，實質上一致即可。更具體 而言，若構成基底基板之主面之結晶面與構成Sic基板之 主面之結晶面所成之角為丨。以下，則認為基底基板之主面 之面方位與Sic基板之主面之面方位實質上一致。 於上述碳化矽基板之製造方法中，於積層基板中，Sic 基板之與基底基板為相反側之主面相對於丨〇〇〇〗丨面之偏 離角亦可為1。以上60。以下。 如上述般，藉由使六方晶之碳化矽單晶於<〇〇〇1>方向上 成長，可有效製作高品質之單晶。而且，只要為與 { 0001}面之偏離角不大之面，具體而言為偏離角為6〇。 151224.doc •10· 201128773 以下之面，則可自<0001>方向上成長之碳化矽單晶相對高 效地採取SiC基板。另一方面，藉由將上述偏離角設為1〇 以上，於SiC基板上容易形成高品質之磊晶成長層。 於上述碳化矽基板之製造方法中，接合基底基板與SiC 基板之步驟，係無需在接合基底基板與Sic基板之步驟之 則，對接合基底基板與S i C基板之步驟中應相互對向之基 底基板及SiC基板之主面進行研磨便可實施。 藉此’可降低碳化碎基板之製造成本。此處，接合基底 基板與sic基板之步驟中應相互對向之基底基板及sic基板 之主面亦可如上述般不進行研磨。然而，就去除由於基板 製作時之切片等所形成之表面附近之損傷層之觀點而言， 較佳為例如於實施藉由姓刻去除該損傷層之步驟之後實 施接合上述基底基板與Sic基板之步驟。 於上述碳化矽基板之製造方法中，亦可更包括下述步 驟·對Sic基板之與基底基板為相反側之主面所對應的sic 基板之主面進行研磨。 藉此’可於Sic基板之與基底基板為相反側之主面上形 成高品質之磊晶成長層。其結果，可製造包含高品質之該 蟲晶成長層例如作為活性層之半導體裝置。亦即，藉由採 用此類步驟’可獲得可製造包含上述sic基板上所形成之 蟲晶成長層之高品質之半導體裝置的碳化矽基板。此處， 該Sic基板之主面之研磨亦可於基底基板與sic基板之接合 後實施’由於預先對應成為基底基板之為相反側之主面之 Sic基板之主面進行研磨，因此亦可於基底基板與siC基板 151224.doc -11 - 201128773 之接合之前實施。 本發明之碳化矽基板包括：基底層，其包含碳化石夕；中 間層’其係接觸形成於基底層上；以及Sic層，其係包含 單晶碳化矽，且接觸配置於中間層上。而且，上述中間層 係至；>、於與基底層鄰接之區域及與sic層鄰接之區域中包 含碳化矽，而接合基底層與Sic層。與該基底層鄰接之區 域及與Sic層鄰接之區域中之碳化矽亦可為非晶質。 於上述本發明之碳化矽基板中，於基底層上接合有與該 .基底層不同之包含單晶碳化矽之Sic層。因此，例如將缺 陷密度較大且低品質之碳化矽結晶加工成適用於半導體裝 置之製造之特定之形狀及大小而設為基底層，且可於該基 底層上配置雖為高品質但未實現適用於半導體裝置之製造 之形狀等之碳化石夕單晶作為Sic層。此類碳化石夕基板係統 一成該特定之形狀及大小’故而可提昇半導體裝置之製造 效率。又，於此類碳化矽基板中，可利用難以加工成適用 於半導體裝置之製造之形狀等之高品質之Sic層製造半導 體裝置故而可有效利用碳化石夕單晶。而且，於本發明之 碳化#基板中’基底層與Sic層係藉由與基底層鄰接之區 域及與SiC層鄰接之區域中包含碳化石夕之中間層接合而成· 體化，故而可作為一體之獨立基板進行操作。如此，根 电月之石厌化石夕基板’可提供一種可降低使用碳化石夕基 板之半導體裝置之製造成本的碳化石夕基板。 於上述蚊化梦基板中，較佳為上述層係、以俯視時排 列複數個而配置。 15I224.doc •12· 201128773 如此，於大口徑之基底層上將自高品質之碳化矽單晶採 取之SiC層平面地排列複數個來配置，藉此可獲得可作為 包含高品質之SiC層且大口徑基板進行操作的碳化矽基 板。而且，藉由使用該碳化矽基板，可提昇半導體裝置之 製造製私效率。再者，為了提昇半導體裝置之製造製程效 率’上述複數個SiC層中相互鄰接之Sic層較佳為相互接觸 而配置。更具體而言，例如上述複數個sic層較佳為俯視 時以矩陣狀鋪滿。 於上述碳化矽基板中，上述基底層亦可包含單晶碳化 矽。於該情形時，較佳為基底層之微管不會傳播至Sic 〇 作為基底層，可採用相對較多地包含微管等缺陷之單晶 石反化石夕。此時’使形成於基底層之微管不會傳播至s i匸 層，藉此可於該SiC層上形成高品質之磊晶成長層。本發 明之碳化矽基板並未使SiC層於基底層上直接成長，而可 藉由將另行成長者接合於基底層上來製作，因而如此容易 使形成於基底層之微管不會傳播至Sic層。 於上述碳化矽基板中，上述SiC層之與基底層為相反側 之主面相對於{ 〇〇〇丨}面之偏離角亦可為5〇。以上65。以 下。 如此’於本發明之碳化矽基板中，將Sic層之與基底層 為相反側之主面之相對於{ 〇〇〇丨}面之偏離角設為5〇。以 上65。以下’藉此於例如使用碳化矽基板製作m〇SFEt之情 形時’可製作減少形成有通道區域之磊晶成長層與氧化膜 151224.doc 13 201128773 之界面附近之界面態之形成且降低導通電阻之M〇SFET。 於上述碳化矽基板中，Sic層之與基底層為相反側之主 面之偏離方位與<1·1〇〇>方向所成之角亦可為5。以下。 <1-1〇〇>方向為碳化矽基板之代表性之偏離方位。而 且，將基板製造步驟中之切片加工之偏差等所引起之偏離 方位之偏差設為5。以下，藉此可容易實現對碳化矽基板上 之蟲晶成長層之形成等。 於上述碳化矽基板中，Sic層之與基底層為相反側之主 面的相對於<!-!〇〇>方向上之{〇3_38}面之偏離角亦可為-3°以上5°以下。 藉此，可更進一步提高使用碳化矽基板製作MOSFET時 之通道遷移率。此處’所謂「相對於<1-100>方向上之 { 03-38 }面之偏離角」，係指<11〇〇>方向及<〇〇〇1>方向 之延伸之平面上的上述主面之法線之正投影與丨队叫 面之法線所成之角《，其符號於上述正投影相對於q _>方向平行地接近之情料為正，於上述正㈣相對於 <〇〇〇1>方向平行地接近之情形時為負。 又，更佳為上述主面之面方位實質為{03_38卜進而 佳為上述主面之面方位為{G3_38}。此處，所謂主面之 方位實質為ί〇3·38卜係、指考慮基板之加工精度等，在 方位實質上視為{ 03-38 }之偏離角之範圍内包含基板 …面方位’作為此時之偏離角之範圍，例如相對. ί〇3-38}之偏離角為±2。之範圍。藉此，可 > 上述通道遷移率。 夕杈' I5I224.doc •14· 201128773 於上述碳化矽基板中，上述SiC層之與基底層為相反側 之主面之偏離方位與〈n-zo〉方向所成之角亦可為5。以 下。 <11-2〇>方向與上述方向相同地，為碳化矽基板 之代表性之偏離方位。而且，將基板製造步驟中之切片加 工之偏差等所引起之偏離方位之偏差設為±5。，藉此可容 易貫現對碳化矽基板上之磊晶成長層之形成等。 於上述峡化石夕基板中’基底層亦可包含單晶碳化石夕。於 該情形時，較佳為隔著中間層而相互對向之基底層之主面 之面方位與SiC層之主面之面方位一致。 藉此可抑制因結晶面而不同之熱膨脹係數之各向異性 引起而作用於基底層與Sic層間之應力。再者，所謂「基 底層之主面之面方位與Sic層之主面之面方位一致」之狀 態，係指該面方位彼此不必達到嚴格意義上之一致，實質 致卩可更具體而s，若構成基底層之主面之結晶面 與構成SiC層之主面；^社a ^ 面之、aa面所成之角為1。以下，則認為 基底層之主面之面方位與Sic層之主面之面方位實質上一 致。 於上述碳切基板中，上述Sic層之與基底層為相反側 之主面相對於{ 0001 }面之偏離角亦可為丨。以上60〇以 下。 如上述般’若為與{ 0001}面 、 偏離角不大之面，具體 而言為偏離角為6G。以下之面，則可自<麵>方向上i長 之碳化矽單晶相對高效地採 ： 151224.doc -15- 201128773 矽，可作為SiC層採用。另一方面，將上述偏離角設為1〇 以上，藉此於Sic層上容易形成高品質之磊晶成長層。 於上述碳化矽基板中，以Sic層之與基底層為相反側之 主面受到研磨為佳。藉此，可於Sic層之與基底層為相反 側之主面上形成高品質之磊晶成長層。其結果，可製造包 3尚貝之該蠢晶成長層例如作為活性層之半導體裝置。 亦即，藉由採用此類構造，可獲得可製造包含Sic層上所 形成之蟲晶層之高品質之半導體裝置的碳化矽基板。 發明之效果 根據以上說明可知，根據本發明之碳化矽基板之製造方 法及碳化矽基板，可提供一種可降低使用碳化矽基板之半 導體裝置之製造成本的碳化矽基板之製造方法及碳化矽基 板。 【實施方式】 以下’基於圖式’對本發明之實施形態進行說明。再 者，於以下圖式中，對於相同或相當之部分標註相同之參 照序號，不重複其說明。 (實施形態1) 參照圖1，本實施形態之碳化矽基板i包括：基底層1〇， 其包含碳化矽；中間層40，其接觸形成於基底層i 〇上；以 及S】C層20，其包含單晶碳化矽，且接觸配置於中間層 上。而且，中間層40係至少於與基底層1〇鄰接之區域及與 SiC層20鄰接之區域中包含碳化矽，從而接合基底層丨❹與 SiC層20。與該基底層1〇鄰接之區域及與Si(：層2〇鄰接之區 151224.doc -16· 201128773 域中之碳化矽亦可為非晶質。 而且，如®2所示，於該狀層20之與基底層10為相反側 之主面20A上形成包含單晶碳化矽之磊晶成長層6〇之情形 時’基底層10中可產生之積層缺陷不會傳播至磊晶成長層 60。因此，可♦易使蠢晶成長層6〇之積層缺陷密度小於基 底層10之積層缺陷密度。 於本實施形態之碳化矽基板丨中，於基底層1〇上接合有 與该基底層10不同之包含單晶碳化矽之Sic層20。因此， 例如將缺陷密度較大且低品質之碳化石夕結晶加工成適用於 半導體裝置之製造製程之形狀及大小而設為基底層10，且 可於。玄基底層10上配置雖為高品質但未實現適用於半導體 裝置之製造製程之形狀等之碳化矽單晶作為51(:層20。該 碳化矽基板1係統一成合適之形狀及大小，故而可提昇半 導體裝置之製造效率。X，於碳化矽基板i中，可利用雖 為高品質但難以加工成適用於製造製程之形狀之碳化矽單 晶作為SiC層20而製造半導體裝置，故而可有效利用碳化 矽單晶《而且，於碳化矽基板1中，基底層10與51(:層20係 藉由與基底層10鄰接之區域及與Sic層2〇鄰接之區域中包 含碳化矽之中間層40接合而成一體化，故而可作為一體之 獨立基板進行操作。如此，上述碳化矽基板丨成為可降低 半導體裝置之製造成本之碳化矽基板。再者，使中間層4〇 至少於與基底層10鄰接之區域及與SiC層20鄰接之區域中 包含碳化矽，藉此更牢固地接合基底層1〇與8{(：層2〇。 此處，只要上述基底層丨〇包含碳化矽，則可採用各種構 151224.doc 17 201128773 造，例如既可為多晶碳化石夕，亦可為碳化石夕之燒結體。另 方面，上述基底層10亦可包含軍 日日反化矽。於該情形 時，較佳為基底層H)之微管不會傳播至Sic層2〇。又，於 製造電流沿著碳化碎基板丨之厚度方向流動之半導體裝置 時使用碳切基板ϋ料，較佳為基底㈣之電阻率 較小。具體而言’基底層10之電阻率較佳為50mQcm以 下’更佳為ΙΟΓηΩοιη以下。 於採用相對較多地包含微管等缺陷之單晶碳化石夕作為基 底層10之情形時，使形成於基底層1〇之微管不會傳播2 SiC層20’ #此可於SiC層2〇上形成高品質之遙晶成長層。 本實施形態之碳化矽基板丨並未使81(：層2〇於基底層⑺上成 長，而可藉由將另行成長者接合於基底層1〇上來製作，故 而容易使形成於基底層10之微管不會傳播至Sic層2〇。 又，於基底層10包含單晶碳化石夕之情形時，較佳為隔著 中間層40而相互對向之基底層1〇之主面之面方位與層 20之主面之面方位一致。藉此，可抑制因熱膨脹係數之各 向異性引起而作用於基底層1〇與8丨(：:層20間之應力。 進而，於碳化矽基板1中，SiC層20之與基底層1〇為相反 側之主面20A相對於{ 〇〇01 }面之偏離角亦可為5〇。以上 65。以下。藉此’於使用碳化矽基板1製作m〇SFEt之情形 時’可製作減少形成有通道區域之磊晶成長層與氧化膜之 界面附近之界面態之形成且降低導通電阻之M〇SFET。 又’於碳化矽基板1中，上述主面20A之偏離方位與 100>方向所成之角亦可為5。以下。<1_100>方向為碳化石夕 151224.doc •18- 201128773 基板之代表性之偏離方位。而且，將基板製造步驟中之切 片加工之偏差等所引起之偏離方位之偏差設為5。以下，藉 此可容易實現對碳化矽基板丨上之磊晶成長層之形成等。 進而’於上述碳化矽基板中，上述主面20 A之相對於cb 〇〇方向上之{ 03-38 }面之偏離角亦可為-3。以上5。以 下。藉此’可更進一步提高使用碳化矽基板1製作 MOSFET時之通道遷移率。 另一方面’於碳化矽基板1中，上述主面20 A之偏離方位 與<11_2〇>方向所成之角亦可為5。以下。<11-2〇>方向與上 述<1-100>方向相同地，為碳化矽基板之代表性之偏離方 位。而且，將基板製造步驟中之切片加工之偏差等所引起 之偏離方位之偏差設為±5。，藉此可容易實現對碳化矽基 板1上之磊晶成長層之形成等。 進而’於碳化矽基板1中，上述主面20A相對於{ 0001 } 面之偏離角亦可為1。以上60。以下。藉此，可有效採取可 作為SiC層20採用之碳化矽單晶，並且於sic層2〇上容易形 成而品質之磊晶成長層。 又’就作為獨立基板容易操作之觀點而言’碳化矽基板 1之厚度較佳為3〇〇 μηι以上。進而，於功率元件之製作中 使用碳化矽基板1之情形時，SiC層20之多型（polytype)較 佳為4H型。 進而’於碳化矽基板，較佳為SiC層2〇之與基底層10 為相反側之主面2〇A受到研磨。藉此，可於主面2〇A上形 成阿質之蟲晶成長層。其結果’可製造包含高品質之該 151224.doc -19- 201128773 蟲晶成長層例如作為活性層之半導體裝置。亦即，藉由採 用此類構造，可獲得可製造包含SiC層20上所形成之蟲晶 層之高品質之半導體裝置的碳化矽基板i。 其次’對上述碳化矽基板1之製造方法之一例進行說 明。參照圖3，於本實施形態之碳化矽基板之製造方法 中，首先，作為步驟（S10)，實施基板準備步驟。於該步 驟（S10)中’參照圖4 ’準備包含碳化矽之基底基板1〇及包 含單晶碳化矽之SiC基板20。此時，因siC基板20之主面成 為藉由該製造方法所獲得之Sic層20之主面2〇A(參照圖 1) ’故而對照所需之主面20A之面方位，選擇SiC基板2〇之 主面之面方位。此處，準備例如主面為（〇3 38 }面之sic 基板2 0。 另一方面’於基底基板10，採用雜質密度大於siC基板 20之基板’例如雜質密度大於2χ1〇〗9 cm·3之基板。此處， 所謂雜質’係指作為半導體基板之基底基板^及^⑴基板 20中 為了生成多數載子（majority carrier)而導入之雜 質’例如可採用氛。又’就可有效製作使用碳化矽基板1 之半導體裝置之觀點而言，基底基板1〇之直徑較佳為2吋 以上’更佳為6吋以上。進而，於使用碳化矽基板1之半導 體裝置之製造製程中，為避免基底基板1〇與31(：基板2〇之 間產生破裂’較佳為預先抑制兩者之熱膨脹係數之差。 又’就抑制基底基板10與81(：基板2〇間之熱膨脹係數等物 理性質之差之觀點而言’較佳為基底基板⑺與^冗基板2〇 具有相同之結晶構造（相同之多型）。 151224.doc •20- 201128773 其次’作為步驟（S20)，實施基板平坦化步驟。於該步 驟（S20)中，例如藉由研磨而使下述步驟（S4〇)中應隔著^ 膜而相互對向之基底基板1〇及81(：基板2〇之主面（接合面）平 坦化。再者’該步驟（S20)並非為必須之步驟，但藉由預 先實施該步驟，可於下述步驟（83〇)中均勻地形成以臈，使 得步驟（S50)中可更確實地接合基底基板1〇與8丨(：基板2〇。 又，基底基板10及SiC基板20之各自厚度之偏差（厚度之最 大值與最小值之差）較佳為儘可能小，具體而言較佳為設 為1 0 μιη以下。 另一方面，亦可省略步驟（S2〇)，無需研磨應相互對向 之基底基板10及SiC基板20之主面而實施步驟（S3〇卜藉 此’可降低碳化矽基板丨之製造成本。又，就去除由於製 作基底基板10及Sic基板20時之切片等而形成之表面附近 之損傷層之觀點而言，亦可由例如藉由蝕刻去除該損傷層 之步驟來代替上述步驟（S20)，或者於上述步驟（S2〇)之後 實施’並且實施下述步驟（S3〇)。 其次’作為步驟（S30)，實施Si膜形成步驟。於該步驟 (S30)中，參照圖4，於基底基板1〇之主面上形成有包含矽 之Si膜30。Si膜30之形成係例如可藉由濺鍍法、蒸鍍法、 液相成長法、氣相成長法等方法實施。又，於形成以膜3〇 日τ，可摻雜氮、磷、鋁、硼等作為雜質。進而，為了提高 呂1膜30之碳之固溶度而容易轉換為下述步驟（s5〇)之碳化 矽，Si膜30中亦可含有鈦。 其次，作為步驟（S40)，實施積層步驟。於該步驟（S4〇) 151224.doc •21 - 201128773 中’參照圖4’於接觸形成於基底基板1〇之主面上之以膜 30上以接觸之方式載置有SiC基板20，從而製作積層基 板。 其次’作為步驟（S50)，實施接合步驟。於該步驟（S5〇) 中’藉由對上述積層基板進行加熱而接合基底基板1〇與 SiC基板20。更具體而言，將上述積層基板加熱至例如 1300°C以上1800°C以下之溫度區，並保持1小時以上3〇小 時以下之時間。藉此，自基底基板1〇及SiC基板2〇供給碳 至Si膜30，而使Si膜30之至少一部分轉換為碳化矽。此 k ’於包含含有碳原子之氣體’例如丙烧、乙烧、乙稀等 烴氣體的氣體環境中實施上述加熱’藉此自氣體環境中對 Si膜30供給碳’而促進構成8丨膜3〇之矽轉換為碳化矽。藉 由如此加熱積層基板，使至少Si膜3〇中與基底基板1〇接觸 之區域及與SiC基板20接觸之區域轉換為碳化矽，從而接 合基底基板10與SiC基板20。其結果，可獲得圖！所示之碳 化矽基板1。又，步驟（S50)之加熱時之氣體環境亦可為惰 性氣體環境。而且，該氣體環境採用惰性氣體環境之情形 時，該氣體環境較佳為包含選自由氬、氦及氮所組成之群 之至少1種之惰性氣體環境。進而，於該步驟（s5〇)中，亦 可於藉由將空氣環境減壓所獲得的氣體環境中加熱上述積 層基板。藉此，可降低碳化矽基板丨之製造成本。 如此，於本實施形態之碳化矽基板1之製造方法中，於 基底基板10上接合有與該基底基板10不同之包含單晶碳化 矽之SiC基板20。因此，例如將含有價格雖低但缺陷密度 151224.doc •22- 201128773 較大且低品質之奴化碎結晶之基底基板〗0加工成適用於半 導體裝置之製造之形狀及大小，且可於該基底基板10上配 置雖為高品質但未實現適用於半導體裝置之製造之形狀等 之碳化石夕單晶作為Sic基板20。利用此類製程所製造之碳 化石夕基板1係統一成特定之形狀及大小，故而可提昇半導 體裝置之製造效率。又’於此類製程中所製造之碳化石夕基 板1中，可利用高品質之SiC基板20(SiC層20)而製造半導體 裝置’故而可有效利用碳化石夕單晶。進而，於本發明之碳 化矽基板1之製造方法中，基底基板10與以(：基板20係由Si 膜30之至少一部分轉換為碳化矽所形成之中間層4〇而牢固 地接合’故而可作為一體之獨立基板進行操作。其結果， 根據本實施形態之碳化矽基板1之製造方法，可製造可降 低使用碳化矽基板1之半導體裝置之製造成本的碳化矽基 板。 又，於上述碳化矽基板1上使單晶碳化矽磊晶成長，從 而於SiC基板20之主面20A上形成磊晶成長層60 ,藉此可製 造圖2所示之碳化矽基板2。 此處’於上述步驟（S3〇)中’較佳為形成有厚度為1〇 nm 以上1 μηι以下之Si膜。若形成於基底基板1〇上之以膜3〇之 厚度未達10 nm’則於基底基板1〇或31(：基板2〇之表面之平 坦性不太局之情形時’有應形成於基底基板1〇與sic基板 20間之81膜30不連續而無法確保基底基板1〇與Sic基板2〇 之牢固接合之虞。另—方面，SSi膜30之厚度超過1 μιη， 則石反化矽基板1之厚度中所占之中間層4〇之厚度增加，尤 151224.doc -23- 201128773 八於1作電流沿著碳化矽基板i之厚度方向流動之縱型元 件之情形時’有特性下降之虞。因此，所形成之3丨膜30之 厚度較佳為1 〇 nm以上i μιη以下。 又’於步驟（S40)中，較佳為以隔著_3〇而相互對向之 基底基板ίο之主面之面方位與Sic基板2〇之主面之面方位 致之方式，製作積層基板。藉此，可抑制因熱膨脹係數 之各向異性引起而作用於基底基板1〇與SiC基板20間之應 力。 進而，於步驟（S50)中，於加熱積層基板之氣體環境中 添加氮、二甲基鋁、二硼烷、膦等，藉此亦可於以膜3〇(中 間層40)中摻雜所需之雜質。 再者’於上述實施形態中’對步驟（S4〇)中所製作之積 層基板中’ SiC基板20之與基底基板10為相反側之主面2〇a 之偏離方位為<1-1〇〇>方向且該主面2〇A為{〇3_38}面之 情形進行了說明，但作為代替，該主面之偏離方位亦可為 與<11-2 0>方向所成之角成為5。以下之方位。又，上述主 面20A相對於{ 〇〇〇1 }面之偏離角亦可為丨。以上6〇。以下。 進而’本實施形態之碳化矽基板1之製造方法亦可更包 括下述步驟：對積層基板之SiC基板20之與基底基板10為 相反側之主面20A所對應的SiC基板20之主面進行研磨。藉 此’可製造SiC層20之與基底層1〇為相反側之主面2〇A受到 研磨的碳化矽基板1。此處，進行該研磨之步驟只要為步 驟（S10)之後，則可於基底基板1〇與siC基板20之接合之前 實施，亦可於接合後實施。 151224.doc -24- 201128773 (實施形態2) 其次，對本發明之其他實施形態即實施形態2進行說 明。參照圖5、圖6及圖1，實施形態2之碳化矽基板1具有 基本上與實施形態1之碳化矽基板1相同之構成，且發揮相 同之效果。然而，實施形態2之碳化矽基板1係在SiC層20 俯視時排列複數個而配置之方面，與實施形態1之情形有 所不同。 亦即，參照圖5及圖6，於實施形態2之碳化矽基板1中， SiC層20係以俯視時排列複數個而配置。亦即，siC層2〇係 沿著基底層10之主面1 〇 A排列複數個而配置。更具體而 言’複數個SiC層20係於基底層10上以鄰接之Sic層2〇彼此 相互接觸之方式，配置成矩陣狀。藉此，本實施形態之碳 化石夕基板1成為可作為具有高品質之以匸層2〇之大口徑基板 進行操作之碳化矽基板丨。而且，藉由使用該碳化矽基板 1 ’可提昇半導體裝置之製造製程效率。再者，實施形態2 之碳化矽基板1係於實施形態丨之步驟（S4〇)中，將sic基板 2〇於S，30上以俯視時排列複數個而配置藉此可盘實施 形態1之情形相同地製造。再者，亦可於鄰接之沉層⑽ 基板）20彼此之間形成有間隔，但該間隔較佳為設㈣〇 _ 以下，更佳為設為1 〇 μηι以下。 又，於上述實施形態2中，對將平面形狀為正方形（四邊 形）形狀之SiC㈣於基底層1Q上配置複數個之情形進 說明，但SiC層20之形狀並不限 w、ittl 具體而言，參昭 圖7，SiC層20之平面形狀係可 …、 妹用，、邊形形狀、梯形形 151224.doc •25· 201128773 狀、長方形形狀、圓形形狀等任意形狀，且該等亦可混合 存在。 (實施形態3) 其次’對使用上述本發明之碳化矽基板所製作之半導體 裝置之一例作為實施形態3進行說明。參照圖8，本發明之 半導體裝置 101 係縱型 DiMOSFET(Double Implanted MOSFET ’雙重離子注aMOSFET)，其包括基板1〇2、緩 衝層121、耐壓保持層I22、p區域、n+區域1Z4、p+區 域125、氧化膜126、源極電極111及上部源極電極丨27、閘 極電極11 0及形成於基板1 〇2之背面側之汲極電極112。具 體而言’於包含導電型為η型之碳化矽之基板ι〇2之表面 上’形成有包含碳化石夕之緩衝層121。作為基板1 〇2，採用 包含上述貫施形態1〜2中已進行說明之碳化矽基板1在内之 本發明之碳化矽基板。而且，於採用上述實施形態1〜2之 碳化矽基板1之情形時，緩衝層121係形成於碳化矽基板i 之SiC層20上。緩衝層121之導電型為!!型，其厚度例如為 0.5 μηι^又，可使緩衝層121之n型導電性雜質之密度設為 例如5xl017 cm·3。於該緩衝層121上形成有耐壓保持層 122。該耐壓保持層122包含導電型為η型之碳化矽，例如 其厚度為10 μπι。又，作為耐壓保持層122in型導電性雜 質之密度’例如可使用5X 1 〇〗5 cm·3之值。 於該耐壓保持層122之表面上，相互隔開間隔形成有導 電型為P型之p區域123。於p區域123之内部，在p區域123 之表面層形成有n+區域124。又，於與該〇+區域124鄰接之 151224.doc •26· 201128773 位置，形成有P+區域丨25。以自一方之p區域123in+區域 124上起延伸至ρ區域123、在兩個ρ區域123之間露出之耐 壓保持層122、另一方之ρ區域123及該另一方之ρ區域123 之η+區域124上為止之方式，形成有氧化膜126。於氧化膜 126上形成有閘極電極11〇。又，於η+區域124及口+區域125 上形成有源極電極111。於該源極電極丨丨丨上形成有上部源 極電極127。而且，於基板102之與形成有緩衝層121之側 之表面為相反側之面即背面，形成有汲極電極丨12。 於本實施形態之半導體裝置1〇1中，作為基板1〇2，採用 上述實施形態1〜2中已進行說明之碳化矽基板1等本發明之 碳化矽基板。此處，如上述般，本發明之碳化矽基板為可 降低半導體裝置之製造成本之碳化矽基板。因此，半導體 裝置101成為降低製造成本之半導體裝置。 其次’參照圖9〜圖13，對圖8所示之半導體裝置1 〇丨之製 造方法進行說明。參照圖9 ’首先，實施基板準備步驟 (S110)。此處’例如準備（〇3-38)面成為主面之包含碳化矽 之基板1 02(參照圖1 〇)。作為該基板1 〇2，準備包含藉由上 述實施形態1〜2中已進行說明之製造方法所製造之碳化石夕 基板1在内之上述本發明之碳化石夕基板。 又’作為該基板1 0 2 (參照圖1 0 )，例如亦可使用導電型 為η型且基板電阻為〇.〇2 Qcm之基板。 其次’如圖9所示’實施磊晶層形成步驟（sl2〇)。具體 而言’於基板102之表面上形成緩衝層121。該緩衝層i 2 i 係形成於作為基板102採用之碳化矽基板1之Sic層2〇上（炎 151224.doc -27· 201128773 照圖1、圖5)。作為緩衝層121，形成包含導電型為n型之 炭化矽例如其厚度為〇. 5 μιη之磊晶層。緩衝層12 1之導 電型雜質之密度係例如可使用5x10” cm·3之值。而且，於 該緩衝層121上，如圖1〇所示形成耐壓保持層122。作為該 耐壓保持層122，藉由盏晶成長法形成包含導電型為n型之 石反化矽之層。作為該耐壓保持層122之厚度，例如可使用 1〇 μΐΠ之值。又，作為該耐壓保持層122之η型導電性雜質 之密度，例如可使用5xl〇i5 cm-3之值。 其次，如圖9所示，實施注入步驟（S130)。具體而言， 將利用光微影及蝕刻所形成之氧化膜用作遮罩，將導電型 為P型之雜質注入到耐壓保持層122，藉此如圖丨丨所示形成 P區域123。又’於去除所使用之氧化膜後，再次利用光微 影及蝕刻形成具有新穎之圖案之氧化膜。而且，將該氧化 膜作為遮罩’將n型導電性雜質注入到規定之區域，藉此 形成n+區域124。又，利用相同之方法注入導電型為㈣之 導電性雜質，#此形成〆區域125。其結果，獲得如圖" 所示之構造。 於此類注人步驟後’進行活化退火處理1為該活化退 火處理’例如可使用如下條件，"用氬氣作為環境氣 體，加熱溫度為1700eC，加熱時間為30分鐘。 其次，如圖9所示，實施閘極絕緣膜形成步驟（si4〇)。 具體而言，如圖12所示，以覆蓋耐壓保持層i22、p區域 ”區域124、p+區域125上之方式’形成氧化膜⑶。 作為用以形成該氧化膜126之條件，例如亦可進行乾式氧 15l224.doc •28- 201128773 化（熱氧化）。作為該齡彳畜儿 1200〇c , , 式乳化之條件，可使用加熱溫度為 12〇〇C加熱時間為30分鐘' 其後如圖9所示，竇祐务、p _脾貫轭亂退火步驟（S150)。具體而 § 將衣兄氣體設為一氧化ϋ mn、 魏氮⑽），進行退火處理。作為 退火處理之溫度倏株， ，、牛例如將加熱溫度設為110(rc、加埶 時間設為120分鐘。装έ士里认卜 … 具、，，。果，於軋化膜126與下層之耐壓保 持層122、ρ區域123、η+ρ·代丨，」 、 " £域124、ρ區域125間之界面附 ' 氮原子又，亦可於將該一氧化氮用作環境氣體 之退火步驟後，進而進行使用作為惰性氣體之氯㈤氣體 之退火。具體而言，亦可传用如欠从 J使用如下條件，即，使用氬氣作 為環境氣體’加熱溫度為_°〇 ’加熱時間為6〇分鐘。 其次：如圖9所示，實施電極形成步驟(S160)。具體而 言’於氧化膜126上利用光微影法形成具有圖案之光阻 膜。使用該光阻膜作為遮罩，藉由姓刻去除位於n+區域 124及p+區域125上之氧化膜之部分。此後，於光阻膜上 該氧化膜126中所形成之開口部内部以與n+區域124及p+區 域125接觸之方式，形成金屬等導電體膜。其後，藉由去 除光阻膜，而將位於該光阻膜上之導電體膜去除（脫膜）。 此處，作為導電體，例如可使用鎳（Ni)。其結果，如圖13 所示，可獲得源極電極111及汲極電極112。再者，此處， 較佳為進行用以合金化之熱處理。具體而言，例如進行作 為環境氣體使用惰性氣體的氬（Ar)氣體、加熱溫度為 950°C、加熱時間為2分鐘之熱處理（合金化處理）。 其後’於源極電極111上形成上部源極電極127(參照圖 151224.doc •29· 201128773 8)又，於基板102之背面上形成j：及極電極丨丨2(參照圖8)。 又’於氧化膜126上形成閘極電極11 〇(參照圖8)。如此，可 獲得圖8所不之半導體裝置1〇1。亦即，半導體裝置1〇1係 藉由於碳化矽基板1之SiC層20上形成磊晶層及電極而製 作。 再者，於上述實施形態3中，作為使用本發明之碳化矽 基板可製作之半導體裝置之一例，對縱型M〇SFET進行了 說明，但可製作之半導體裝置並不限定於此。使用本發明 之碳化石夕基板’可製作例如JFET(Juncti〇n Fieid Effect ansistor ’ 接合型場效電晶體）、iGBT(Insulated Gate
Bipolar Transistor;絕緣閘極雙極電晶體）、肖特基勢壘二 極體（Schotky barrier diode)等各種半導體裝置。又，於上 述實施形態3中，對在以（03·38)面為主面之碳化矽基板上 形成作為動作層發揮作用之磊晶層而製作半導體裝置之情 形進行了說明’但作為上述主面可採用之結晶面並不限定 於此，作為上述主面可採用包含（〇〇〇1)面在内之根據用途 之任意結晶面。 實施例 以下，對本發明之實施例進行說明。實際製作本發明之 碳化矽基板，進行調查中間層（接合界面）之電氣特性之實 驗。實驗方法為如下。 首先，製作成為試料之本發明之碳化矽基板。碳化矽基 板之製作係與上述實施形態i相同地實施。具體而言，首 先準備基底基板及SiC基板。作為基底基板，㈣包含具 151224.doc 201128773 有直徑多為4吋、厚度為300 μιη之形狀、多型為4H之單晶 碳化矽，且主面為（03_38)面之基板。又，基底基板之導電 型為η型，將η型雜質密度設為lxl〇2〇 cm-3。進而，基底基 板之微管农度為lxl〇4cm-2,積層缺陷密度為lxl〇5 Cf〗。 另 方面，作為SiC基板，採用包含具有平面形狀為一 邊20 mm之正方形形狀、厚度為3〇〇 μιη之形狀、多型為々Η 之單晶碳化矽，且主面為（03_38)面之基板。又，Sic基板 之導電型為η型，將n型雜質密度設為lxl〇i9 cm_3。進而， SiC基板之微管密度為〇 2 cm-2，積層缺陷密度未達i cm.]。 其次，於基底基板上，藉由濺鍍法形成厚度為1〇〇 nm之 si膜。其後’於該Si膜上載置上述sic基板而製作積層基 板。而且’將該積層基板加熱至丨5〇〇〇c並保持3小時，藉 此使Si膜之至少一部分轉換為碳化矽，從而接合基底基板 與SiC基板。上述加熱時之氣體環境為氫氣與丙烷氣體之 混合氣體，氣體環境之壓力為1X103 Pa〇又，將氫氣之流 3：設為3 slm ’丙烷氣體之流量設為80 seem。再者，可將 氫氣之流量設為1〜1〇 Slm，丙烷氣體之流量設為5〇〜5〇〇 seem。藉由以上順序，製作作為試料之碳化矽基板。 其次，藉由對所獲得之碳化矽基板之主面進行磨削，而 貫現厚度之均勻化，使厚度之偏差（碳化矽基板内之厚度 之最大值與最小值之差）為5 。進而，於該碳化石夕基板 之兩側主面形成歐姆電極。歐姆電極係藉由如下方式形 成’即’於上述兩側主面形成鎳膜’藉由加熱進行矽化。 該石夕化之熱處理係可藉由在惰性氣體環境中加熱至9〇(rc 151224.doc -31 · 201128773 以上iioot以下之溫度且保持10分鐘以上10小時以下之時 間而實施，但此處，藉由在大氣壓之氬氣環境下加熱至 1000°c且保持1小時而實施。而且，對上述歐姆電極之間 施加電壓，調查接合界面（使⑴膜之至少__部分轉換為碳化 矽所形成之中間層）之電氣特性。 其結果，確認到在上述接合界面獲得歐姆特性。因此， 根據本發明之碳化矽基板之製造方法，確認到在厚度方向 確保歐姆特性並且可接合複數片之包含碳化矽之基板。 如上述實施形態3中已進行說明般，可使用本發明之碳 化矽基板製作半導體裝置。亦即，於本發明之半導體裝置 中，於藉由上述本發明之碳化矽基板之製造方法所製造之 碳化妙基板上形成有作為動作層之磊晶成長層。就其他觀 點進行說明，本發明之半導體裝置中’於上述本發明之碳 化矽基板上形成有作為動作層之磊晶成長層。更具體而 言，本發明之半導體裝置包括上述本發明之碳化矽基板、 形成於該碳化矽基板上之蟲晶成長層、以及形成於該蟲晶 成長層上之電極。亦即，本發明之半導體裝置包括：基底 層，其包含碳化矽；中間層，其接觸形成於基底層上； S!C層，其包含單晶碳化矽，且接觸配置於中間層上；磊 晶成長層’其形成於Sic層上；以及電極，其形成於該蟲 晶成長層上。而且，上述中間層係至少於與基底層鄰接之 區域及與Sic層鄰接之區域中包含碳化石夕，從而接合基底 層與Sic層。 應認為這次揭示之實施形態及實施例在所有方面為例 151224.doc -32- 201128773 不’並非係限制。本發明之範圍係藉"請專利範圍表干 而非上述說明，意圖包括與t請專利範圍均等之意義及範 圍内之全部變更。 產業上之可利用性 本發明之碳化石夕基板之製造方法及碳化石夕基板係可特別 有利地應用於要求降低使用碳化矽基板之半導體裝置之製 造成本的碳化矽基板之製造方法及碳化矽基板。 【圖式簡單說明】 圖1係表示碳化矽基板之構造之概略剖面圖； 圖2係表示形成有磊晶成長層之碳化矽基板之構造之概 略剖面圖； 圖3係表示碳化矽基板之製造方法之概略之流程圖； 圖4係用以說明碳化矽基板之製造方法之概略剖面圖； 圖5係表示碳化矽基板之其他構造之概略剖面圖； 圖ό係表示碳化矽基板之其他構造之概略平面圖； 圖7係表示碳化矽基板之進而其他構造之概略剖面圖； 圖8係表示縱型m〇SFET之構造之概略剖面圖； 圖9係表示縱型M〇SFET之製造方法之概略之流程圖； 圖10係用以說明縱型M0SFET之製造方法之概略剖面 圖； 圖11係用以說明縱型m〇SFet之製造方法之概略剖面 圖； 圖12係用以說明縱型MOSFET之製造方法之概略剖面 圖；及 151224.doc -33- 201128773 圖13係用以說明縱型MOSFET之製造方法之概略剖面 圖。 【主要元件符號說明】 1、2 碳化碎基板 10 基底層（基底基板） 20 SiC層（SiC基板） 20A 主面 30 Si膜 40 中間層 60 蟲晶成長層 101 半導體裝置 102 基板 110 閘極電極 111 源極電極 112 汲_極電極 121 緩衝層 122 耐壓保持層 123 p區域 124 η區域 125 ρ+區域 126 氧化膜 127 上部源極電極 151224.doc -34-

Claims (1)

  1. 201128773 七、申請專利範圍： 1. 一種碳化矽基板（1)之製造方法，其包括下述步驟： 準備包含碳化矽之基底基板（10)及包含單晶碳化矽之 SiC基板（20); 於上述基底基板（1〇)之主面上以接觸之方式形成包含 矽之Si膜（30); 於上述Si膜（30)上以接觸之方式載置上述SiC基板 (2〇)，製作積層基板；以及 藉由對上述積層基板進行加熱，使至少上述以膜（3〇) 中與上述基底基板（1〇)接觸之區域及與上述Sic基板（2〇) 接觸之區域轉換為碳化矽，以接合上述基底基板（丨〇)與 上述SiC基板（20)。 2. 如請求項1之碳化矽基板（1)之製造方法，其更包括下述 步驟： 於製作上述積層基板之步驟之前，將製作上述積層基 板之步驟中隔著上述Si膜（3 〇)而相互對向之上述基底基 板（10)之主面及上述SiC基板（20)之主面中之至少任一者 平坦化。 3. 如請求項1之碳化矽基板（1)之製造方法，其中於形成上 述Si膜（30)之步驟中，形成有厚度為1〇 nm以上1 μιη以下 之上述Si膜（30)。 4·如請求項1之碳化矽基板（1)之製造方法，其中於接合上 述基底基板（10)與上述SiC基板（20)之步驟中，於包含含 有碳之氣體的氣體環境中加熱上述積層基板。 151224.doc 201128773 5. 如請求項1之碳化矽基板（1)之製造方法，其中於製作上 述積層基板之步驟中’上述SiC基板（20)係以俯視時排列 .複數個而載置。 6. 如請求項1之碳化矽基板（丨）之製造方法，其中於上述積 層基板中，上述SiC基板（20)之與上述基底基板（1〇)為相 反側之主面（20A)係相對於{ 0001 }面之偏離角成為5〇。 以上65°以下。 7. 如請求項1之碳化矽基板（1)之製造方法，其中上述基底 基板（10)係包含單晶碳化矽； 於製作上述積層基板之步驟中，以隔著上述以膜（3〇) 而相互對向之上述基底基板（10)之主面之面方位與上述 SiC基板（20)之主面之面方位一致之方式，製作上述積層 基板。 8. 如請求項1之碳化矽基板（1)之製造方法，其中接合上述 基底基板（10)與上述SiC基板（20)之步驟，係無需在接合 上述基底基板（10)與上述SiC基板（20)之步驟之前，對接 合上述基底基板（10)與上述SiC基板（20)之步驟中應相互 對向之上述基底基板（10)及上述SiC基板（20)之主面進行 研磨便可實施。 9·如請求項1之碳化矽基板（1)之製造方法，其更包括下述 步驟： 對上述SiC基板（20)之與上述基底基板（1〇)為相反側之 主面（20A)所對應的上述SiC基板（20)之主面（20A)進行研 磨。 151224.doc 201128773 10. —種碳化石夕基板（1)，其包括： 基底層（10)，其包含碳化石夕； 中間層（40)，其係接觸形成於上述基底層（1〇)上；以及 SiC層（20)，其係包含單晶碳化矽，且接觸配置於上述 中間層（40)上；且 上述中間層（40)係至少於與上述基底層（1〇)鄰接之區 域及與上述SiC層（20)鄰接之區域中包含碳化矽，以接合 上述基底層（10)與上述SiC層（20)。 11. 如請求項1 〇之碳化矽基板（1) ’其中上述Sic層（2〇)係以 俯視時排列複數個而配置。 -12•如睛求項1〇之碳化石夕基板（！），其中上述基底層（1〇)包含 早晶碳化石夕； 上述基底層（10)之微管不會傳播至上述Sic層（20)。 13. 如請求項1〇之碳化石夕基板（1)，其中上述Sic層（2〇)之與 上述基底層（10)為相反側之主面（20A)係相對於{ 0001 } 面之偏離角成為50。以上65。以下。 14. 如請求項1 〇之碳化石夕基板（1 )，其中上述基底層（1 〇)包含 早晶碳化妙； 隔著上述中間層（40)而相互對向之上述基底層（1〇)之 主面之面方位與上述SiC層（20)之主面之面方位一致。 1 5.如請求項1 〇之碳化矽基板（1)，其中上述Sic層（2〇)之與 上述基底層（10)為相反側之主面（20A)受到研磨。 151224.doc
TW099133109A 2009-10-13 2010-09-29 Silicon carbide substrate manufacturing method and silicon carbide substrate TW201128773A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009236204 2009-10-13
JP2009236211 2009-10-13
JP2010170489 2010-07-29

Publications (1)

Publication Number Publication Date
TW201128773A true TW201128773A (en) 2011-08-16

Family

ID=43876073

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099133108A TW201133587A (en) 2009-10-13 2010-09-29 Silicon carbide substrate manufacturing method and silicon carbide substrate
TW099133109A TW201128773A (en) 2009-10-13 2010-09-29 Silicon carbide substrate manufacturing method and silicon carbide substrate

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW099133108A TW201133587A (en) 2009-10-13 2010-09-29 Silicon carbide substrate manufacturing method and silicon carbide substrate

Country Status (8)

Country Link
US (2) US20120025208A1 (zh)
EP (1) EP2490247A1 (zh)
JP (1) JPWO2011046021A1 (zh)
KR (2) KR20120022952A (zh)
CN (2) CN102449732A (zh)
CA (2) CA2759861A1 (zh)
TW (2) TW201133587A (zh)
WO (2) WO2011046020A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5343984B2 (ja) * 2011-01-17 2013-11-13 株式会社デンソー 化合物半導体基板およびその製造方法
JP2013128028A (ja) * 2011-12-19 2013-06-27 Sumitomo Electric Ind Ltd 半導体装置の製造方法
US8980728B2 (en) 2012-01-06 2015-03-17 Phostek, Inc. Method of manufacturing a semiconductor apparatus
TWI491067B (zh) * 2012-07-19 2015-07-01 華夏光股份有限公司 半導體裝置的形成方法
US8963297B2 (en) 2012-01-06 2015-02-24 Phostek, Inc. Semiconductor apparatus
TWI466343B (zh) 2012-01-06 2014-12-21 Phostek Inc 發光二極體裝置
JP2014007325A (ja) * 2012-06-26 2014-01-16 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP2014203833A (ja) * 2013-04-01 2014-10-27 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6242640B2 (ja) * 2013-09-20 2017-12-06 株式会社東芝 半導体装置およびその製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
CN108369893B (zh) * 2015-11-24 2022-07-19 住友电气工业株式会社 碳化硅单晶衬底、碳化硅外延衬底及制造碳化硅半导体器件的方法
JP6387375B2 (ja) * 2016-07-19 2018-09-05 株式会社サイコックス 半導体基板
CN108899369B (zh) * 2018-06-27 2020-11-03 东南大学 一种石墨烯沟道碳化硅功率半导体晶体管
WO2021092862A1 (zh) * 2019-11-14 2021-05-20 华为技术有限公司 半导体衬底及其制造方法、半导体器件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5308445A (en) * 1991-10-23 1994-05-03 Rohm Co., Ltd. Method of manufacturing a semiconductor device having a semiconductor growth layer completely insulated from a substrate
JP3647515B2 (ja) * 1995-08-28 2005-05-11 株式会社デンソー ｐ型炭化珪素半導体の製造方法
JPH10223496A (ja) * 1997-02-12 1998-08-21 Ion Kogaku Kenkyusho:Kk 単結晶ウエハおよびその製造方法
CA2263339C (en) * 1997-06-27 2002-07-23 Kichiya Tanino Single crystal sic and process for preparing the same
JP3254559B2 (ja) * 1997-07-04 2002-02-12 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
US6248646B1 (en) * 1999-06-11 2001-06-19 Robert S. Okojie Discrete wafer array process
US6403923B1 (en) * 1999-09-03 2002-06-11 Mattson Technology, Inc. System for controlling the temperature of a reflective substrate during rapid heating
DE60033829T2 (de) * 1999-09-07 2007-10-11 Sixon Inc. SiC-HALBLEITERSCHEIBE, SiC-HALBLEITERBAUELEMENT SOWIE HERSTELLUNGSVERFAHREN FÜR EINE SiC-HALBLEITERSCHEIBE
US6528373B2 (en) * 2001-02-12 2003-03-04 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP4802380B2 (ja) * 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
DE102005017814B4 (de) * 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
US7314521B2 (en) * 2004-10-04 2008-01-01 Cree, Inc. Low micropipe 100 mm silicon carbide wafer
US7531849B2 (en) * 2005-01-25 2009-05-12 Moxtronics, Inc. High performance FET devices
KR20090089362A (ko) * 2006-11-10 2009-08-21 스미토모덴키고교가부시키가이샤 탄화규소 반도체 장치 및 그 제조 방법
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
JP5157843B2 (ja) * 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP4471004B2 (ja) * 2008-01-23 2010-06-02 セイコーエプソン株式会社 接合体の形成方法

Also Published As

Publication number Publication date
EP2490247A1 (en) 2012-08-22
CA2759856A1 (en) 2011-04-21
US20120025208A1 (en) 2012-02-02
CA2759861A1 (en) 2011-04-21
KR20120022932A (ko) 2012-03-12
US20120012862A1 (en) 2012-01-19
WO2011046020A1 (ja) 2011-04-21
JPWO2011046021A1 (ja) 2013-03-07
WO2011046021A1 (ja) 2011-04-21
TW201133587A (en) 2011-10-01
CN102449733A (zh) 2012-05-09
KR20120022952A (ko) 2012-03-12
CN102449732A (zh) 2012-05-09

Similar Documents

Publication Publication Date Title
TW201128773A (en) Silicon carbide substrate manufacturing method and silicon carbide substrate
JP5344037B2 (ja) 炭化珪素基板および半導体装置
JP5343984B2 (ja) 化合物半導体基板およびその製造方法
TW201142091A (en) Method for producing silicon carbide substrate
TW201123268A (en) Silicon carbide substrate production method and silicon carbide substrate
WO2011142158A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JPWO2011052321A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
TW201135925A (en) Semiconductor device and method for producing same
WO2012014645A1 (ja) 炭化珪素基板および半導体装置ならびにこれらの製造方法
TW201104860A (en) Semiconductor device
WO2011092893A1 (ja) 炭化珪素基板の製造方法
TW201131756A (en) Silicon carbide substrate
WO2012127748A1 (ja) 炭化珪素基板
TW201201284A (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate and semiconductor device
JP2011086660A (ja) 炭化珪素基板の製造方法および炭化珪素基板
JP2011243640A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243771A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011086734A1 (ja) 炭化珪素基板の製造方法
TW201217591A (en) Composite substrate having single crystal silicon carbide substrate