TWI491067B - 半導體裝置的形成方法 - Google Patents

Description

半導體裝置的形成方法

本發明係有關一種半導體裝置的形成方法，特別是關於一種形成具有內部電性連接層的半導體裝置的方法。

為了提升發光二極體(LED)的發光效率，方法之一是使用穿隧接面(tunnel junction)將二或多個發光二極體疊加起來。疊加發光二極體較單一發光二極體放射更多的光線，因而可提高亮度。使用穿隧接面還可強化電流的分散(spreading)，使得主動層內更多的載子可進行再結合(recombination)。此外，疊加發光二極體較同樣數目之單一發光二極體具有較少的電極接觸，不但可節省空間，且可降低所造成的電致遷移(electromigration)問題。

傳統形成穿隧接面的方法之一是使用重摻雜技術，如美國專利第6,822,991號，題為“含有穿隧接面的發光裝置(Light Emitting Devices Including Tunnel Junctions)”。由於穿隧距離通常很短，因此，使用重摻雜技術較難達到所要的穿隧接面。再者，重摻雜也可能影響到鄰近層級的摻雜濃度。

傳統形成穿隧接面的另一方法是使用極化(polarization)技術，如美國專利第6,878,975號，題為“極化場增強之穿隧結構(Polarization Field Enhanced Tunnel Structures)”。此種方法需要較複雜的製程控制，且會限制了材質使用的選擇性。

上述傳統發光二極體所遭遇的問題也經常出現於其他半導體裝置，例如太陽能電池、二極體等。因此，亟需提出一種新穎的半導體裝置製造方法，用以解決上述的問題。

鑑於上述，本發明實施例的目的之一在於提出一種半導體裝置製造方法，其形成內部電性連接層，可提升半導體裝置的操作效率。

根據本發明實施例，首先提供一基材，再形成第一型摻雜層於基材上。接著，形成第二型摻雜層及內部電性連接層，使得內部電性連接層電性耦合於第一型摻雜層與第二型摻雜層之間。在一實施例中，使用四族元素前驅物(group IV based precursor)與氮基前驅物(nitrogen based precursor)以形成內部電性連接層。在另一實施例中，使用含碳材料作為摻雜源以形成內部電性連接層，且內部電性連接層中碳元素的摻雜濃度大於1017原子/立方公分。在又一實施例中，內部電性連接層的形成溫度小於第一型摻雜層的形成溫度及第二型摻雜層的形成溫度。

100‧‧‧半導體裝置

101‧‧‧半導體裝置

11‧‧‧第一半導體元件

111‧‧‧n型摻雜層

112‧‧‧中間層

113‧‧‧p型摻雜層

12‧‧‧內部電性連接層

13‧‧‧第一半導體元件

131‧‧‧n型摻雜層

132‧‧‧中間層

133‧‧‧p型摻雜層

14‧‧‧缺陷減少層

200‧‧‧半導體裝置

201‧‧‧半導體裝置

21‧‧‧第一半導體元件

211‧‧‧n型摻雜層

212‧‧‧中間層

213‧‧‧p型摻雜層

22‧‧‧內部電性連接層

23‧‧‧第一半導體元件

231‧‧‧n型摻雜層

232‧‧‧中間層

233‧‧‧p型摻雜層

24‧‧‧缺陷減少層

300‧‧‧半導體裝置

301‧‧‧半導體裝置

31‧‧‧第一半導體元件

311‧‧‧n型摻雜層

312‧‧‧中間層

313‧‧‧p型摻雜層

32‧‧‧內部電性連接層

33‧‧‧第一半導體元件

331‧‧‧n型摻雜層

332‧‧‧中間層

333‧‧‧p型摻雜層

34‧‧‧缺陷減少層

第一A圖顯示本發明第一實施例之半導體裝置的剖面圖。

第一B圖顯示本發明第一實施例之另一半導體裝置的剖面圖。

第二A圖顯示本發明第二實施例之半導體裝置的剖面圖。

第二B圖顯示本發明第二實施例之另一半導體裝置的剖面圖。

第三A圖顯示本發明第三實施例之半導體裝置的剖面圖。

第三B圖顯示本發明第三實施例之另一半導體裝置的剖面圖。

第四A圖至第四C圖顯示各種穿隧機制。

第一A圖顯示本發明第一實施例之半導體裝置100的剖面圖。圖式僅顯示出與實施例相關的元件。本發明實施例可廣泛應用於各種半導體裝置，例如半導體發光裝置(如發光二極體)、光檢測器(photodetector)、太陽能電池、電晶體、二極體(如雷射二極體)等。

如第一A圖所示，首先形成第一半導體元件11，其由下而上依次包含n型摻雜層111、中間層112及p型摻雜層113。舉例來說，對發光二極體而言，中間層112係為發光層；對太陽能電池而言，中間層112係為光吸收層。在本說明書中，p型及n型可分別稱為第一型及第二型；p型及n型也可分別稱為第二型及第一型。在本實施例之一範例中，於形成p型摻雜層113時，可以使用含碳材料作為摻雜源，使得p型摻雜層113含有碳元素，其濃度大於1017原子/立方公分(atoms/cm3)。一般來說，p型摻雜層113的較佳摻雜濃度範圍為1018-1021原子/立方公分，且p型摻雜層113包含三族元素之氮化物。在本實施例之另一範例中，p型摻雜層113的p摻質(p-dopant)濃度範圍為1018-1021原子/立方公分。

接著，形成內部電性連接層12於p型摻雜層113上。內部電性連接層12的形成可使用化學氣相沈積、物理氣相沈積、或佈值(implantation)技術。 根據本發明第一實施例的特徵之一，於形成內部電性連接層12時，使用四族元素前軀物(group IV-based precursor，例如碳基前軀物)及氮基前驅物(nitrogen-based precursor)，使得內部電性連接層12包含有四族元素與氮元素，其中，四族元素與氮元素的原子數占上述內部電性連接層12總原子數百分比的50%以上。上述四族元素可為碳、矽或鍺。

本實施例的內部電性連接層12還可包含鎂元素，其濃度大於1017原子/立方公分，較佳範圍為1019-1022原子/立方公分。在一實施例中，於形成內部電性連接層12時，不使用三族前軀物，使得內部電性連接層12不包含三族元素(例如鋁、鎵、銦)。

在本實施例之一範例中，於形成內部電性連接層12時，可以使用含碳材料作為摻雜源，使得內部電性連接層12包含碳元素，其濃度大於1017原子/立方公分，較佳範圍為1018~1020原子/立方公分。在本實施例之另一範例中，內部電性連接層12的形成步驟包含使用一碳基前驅物(carbon based precursor)。兩者的差異點在於使用摻雜源的碳元素濃度較低，使用碳基前驅物的碳元素濃度較高(通常大於或等於內部電性連接層12總原子數的0.5%)。

在本實施例中，內部電性連接層12可為非連續(discontinuous)層，例如具有島狀結構。本實施例的內部電性連接層12也可為非單晶(non-single crystal)結構。在本實施例中，內部電性連接層12的厚度小於或等於100奈米。

接下來，如第一A圖所示，形成第二半導體元件13於內部電性連接層12上。在本實施例中，第二半導體元件13由下而上依次包含n型摻雜層131、中間層132及p型摻雜層133。藉此，內部電性連接層12位於p型摻雜層113與n型摻雜層131之間，用以電性耦合p型摻雜層113與n型摻雜層131。於本 實施例之部分範例中，可藉由複數個內部電性連接層12電性耦合並堆疊複數個半導體元件。

在本實施例之又一範例中，於形成n型摻雜層131時，可以使用含碳材料作為摻雜源，使得n型摻雜層131含有碳元素，其濃度大於1017原子/立方公分。一般來說，n型摻雜層131的較佳摻雜濃度範圍為1018-1021原子/立方公分，且n型摻雜層131包含三族元素之氮化物。在本實施例之再一範例中，n型摻雜層131的n摻質(n-dopant)濃度範圍為1018-1021原子/立方公分。

根據上述實施例所形成的半導體裝置100，當p型摻雜層113與n型摻雜層131反向導通時，其反向跨壓(reverse voltage drop)小於或等於1伏特(volt)。在本實施例中，n型摻雜層111及中間層112可作為p型摻雜層113的基材，或者可於n型摻雜層111底下更形成一基材(未顯示於圖式中)。

在本實施例之一應用例子中，內部電性連接層12係作為一種缺陷誘導(defect-induced)內部電性連接層，用以提供第一缺陷密度，且缺陷誘導內部電性連接層12的成長面具有第二缺陷密度。其中，第一缺陷密度為第二缺陷密度的5倍以上，且缺陷誘導內部電性連接層12的厚度小於或等於100奈米。

在本實施例中，缺陷誘導內部電性連接層12與n型摻雜層131之間更包含一缺陷減少層(defect reduction layer)14(如第一B圖所示的半導體裝置101)，鄰接於缺陷誘導內部電性連接層12，用以提供第三缺陷密度，且缺陷減少層14的成長面具有第四缺陷密度，其中，第三缺陷密度為第四缺陷密度的的5分之1以下，且缺陷減少層14的厚度大於或等於10奈米。

當缺陷誘導內部電性連接層12用以作為p型摻雜層113與n型摻雜層131之間的穿隧接面層時，可有以下的各種穿隧機制。在一穿隧機制中，缺 陷誘導內部電性連接層12的穿隧機制係為F-N穿隧(Fowler-Nordheim Tunneling)，如第四A圖所示。F-N穿隧的傳導機制與直接穿隧(第四B圖)最大的不同是，F-N穿隧是發生在接面材料的晶格常數差異過大，造成能帶形變(Band Bending)的現象，此時電荷穿隧的能障距離會明顯減少，因而產生了F-N穿隧電流。

在另一穿隧機制中，缺陷誘導內部電性連接層12的穿隧機制係為F-P穿隧(Frenkel-Poole Emission)，如第四C圖所示。高介電係數材料(如氮化矽)中常包含了高密度的缺陷(Trap Medium)，這些缺陷會在價電帶與導電帶的邊緣形成多餘的暫存能階。因熱游離而產生的電子電洞對或從其他方式進入氮化矽的載子，會被這些缺陷給捕捉。當施加電場在介電層時，藉由電場輔助的熱游離方式會將絕緣層中被陷阱捕捉的電子-電洞躍升至導電帶或價電帶而造成電子電洞的流動，而躍升至導電帶或價電帶的載子可以經過數次躍升/捕捉(Hopping)，載子就會流過介電層而形成穿隧電流，此機制稱之為F-P穿隧。在此機制中，缺陷數目決定了穿隧電流的大小。

第二A圖顯示本發明第二實施例之半導體裝置200的剖面圖。圖式僅顯示出與實施例相關的元件。本發明實施例可廣泛應用於各種半導體裝置，例如半導體發光裝置(如發光二極體)、光檢測器(photodetector)、太陽能電池、電晶體、二極體(如雷射二極體)等。

如第二A圖所示，首先形成第一半導體元件21，其由下而上依次包含n型摻雜層211、中間層212及p型摻雜層213。舉例來說，對發光二極體而言，中間層212係為發光層；對太陽能電池而言，中間層212係為光吸收層。在本說明書中，p型及n型可分別稱為第一型及第二型；p型及n型也可分別稱為 第二型及第一型。在本實施例之一範例中，於形成p型摻雜層213時，可以使用含碳材料作為摻雜源，使得p型摻雜層213含有碳元素，其濃度大於1017原子/立方公分(atoms/cm3)。一般來說，p型摻雜層213的較佳摻雜濃度範圍為1018-1021原子/立方公分，且p型摻雜層213包含三族元素之氮化物。在本實施例之另一範例中，p型摻雜層213的p摻質(p-dopant)濃度範圍為1018-1021原子/立方公分。

接著，形成內部電性連接層22於p型摻雜層213上。內部電性連接層22的形成可使用化學氣相沈積、物理氣相沈積、或佈值(implantation)技術。根據本發明第二實施例的特徵之一，於形成內部電性連接層22時，還可使用含碳材料作為摻雜源，使得內部電性連接層22包含碳元素，其濃度大於1017原子/立方公分，較佳範圍為1018~1020原子/立方公分。

本實施例於形成內部電性連接層22時，可以使用四族元素前軀物(group IV-based precursor，例如碳基前軀物)及氮基前驅物(nitrogen-based precursor)，使得內部電性連接層22包含有四族元素與氮元素，其中，四族元素與氮元素的原子數占上述22內部電性連接層總原子數百分比的50%以上。上述四族元素可為碳、矽或鍺。

本實施例的內部電性連接層22還可包含鎂元素，其濃度大於1017原子/立方公分，較佳範圍為1019-1022原子/立方公分。在一實施例中，於形成內部電性連接層22時，不使用三族前軀物，使得內部電性連接層22不包含三族元素(例如鋁、鎵、銦)。

在本實施例中，內部電性連接層22可為非連續(discontinuous)層，例如具有島狀結構。本實施例的內部電性連接層22也可為非單晶(non-single crystal)結構。在本實施例中，內部電性連接層22的厚度小於或等於100奈米。

接下來，如第二A圖所示，形成第二半導體元件23於內部電性連接層22上。在本實施例中，第二半導體元件23由下而上依次包含n型摻雜層231、中間層232及p型摻雜層233。藉此，內部電性連接層22位於p型摻雜層213與n型摻雜層231之間，用以電性耦合p型摻雜層213與n型摻雜層231。於本實施例之部分範例中，可藉由複數個內部電性連接層22電性耦合並堆疊複數個半導體元件。

在本實施例之又一範例中，於形成n型摻雜層231時，可以使用含碳材料作為摻雜源，使得n型摻雜層231含有碳元素，其濃度大於1017原子/立方公分。一般來說，n型摻雜層231的較佳摻雜濃度範圍為1018-1021原子/立方公分，且n型摻雜層231包含三族元素之氮化物。在本實施例之再一範例中，n型摻雜層的n摻質(n-dopant)濃度範圍為1018-1021原子/立方公分。

根據上述實施例所形成的半導體裝置200，當p型摻雜層213與n型摻雜層231反向導通時，其反向跨壓(reverse voltage drop)小於或等於1伏特(volt)。在本實施例中，n型摻雜層211及中間層212可作為p型摻雜層213的基材，或者可於n型摻雜層211底下更形成一基材(未顯示於圖式中)。

在本實施例之一應用例子中，內部電性連接層22係作為一種缺陷誘導(defect-induced)內部電性連接層，用以提供第一缺陷密度，且缺陷誘導內部電性連接層22的成長面具有第二缺陷密度。其中，第一缺陷密度為第二缺陷密度的5倍以上，且缺陷誘導內部電性連接層22的厚度小於或等於100奈米。

在本實施例中，缺陷誘導內部電性連接層22與n型摻雜層231之間更包含一缺陷減少層(defect reduction layer)24(如第二B圖所示的半導體裝置201)，鄰接於缺陷誘導內部電性連接層22，用以提供第三缺陷密度，且缺陷減少層24的成長面具有第四缺陷密度，其中，第三缺陷密度為第四缺陷密度的的5分之1以下，且缺陷減少層24的厚度大於或等於10奈米。當缺陷誘導內部電性連接層22用以作為p型摻雜層213與n型摻雜層231之間的穿隧接面層時，可有不同的各種穿隧機制，請參考第一實施例所述。

第三A圖顯示本發明第三實施例之半導體裝置300的剖面圖。圖式僅顯示出與實施例相關的元件。本發明實施例可廣泛應用於各種半導體裝置，例如半導體發光裝置(如發光二極體)、光檢測器(photodetector)、太陽能電池、電晶體、二極體(如雷射二極體)等。

如第三A圖所示，首先形成第一半導體元件31，其由下而上依次包含n型摻雜層311、中間層312及p型摻雜層313。舉例來說，對發光二極體而言，中間層312係為發光層；對太陽能電池而言，中間層312係為光吸收層。在本說明書中，p型及n型可分別稱為第一型及第二型；p型及n型也可分別稱為第二型及第一型。在本實施例之一範例中，於形成p型摻雜層313時，可以使用含碳材料作為摻雜源，使得p型摻雜層313含有碳元素，其濃度大於1017原子/立方公分(atoms/cm3)。一般來說，p型摻雜層313的較佳摻雜濃度範圍為1018-1021原子/立方公分，且p型摻雜層313包含三族元素之氮化物。在本實施例之另一範例中，p型摻雜層313的p摻質(p-dopant)濃度範圍為1018-1021原子/立方公分。

根據本發明第三實施例的特徵之一，於第一溫度形成低溫內部電性連接層32於p型摻雜層313與n型摻雜層331之間，用以電性耦合p型摻雜層313與n型摻雜層331。上述第一溫度可為400~1000℃。在本實施例中，所謂“低溫”係指低溫內部電性連接層32的形成溫度小於p型摻雜層313的形成溫度，且小於n型摻雜層331的形成溫度。

在本實施例之一範例中，於形成內部電性連接層32時，可以使用含碳材料作為摻雜源，使得內部電性連接層32包含碳元素，其濃度大於1017原子/立方公分，較佳範圍為1018~1020原子/立方公分。在本實施例之另一範例中，內部電性連接層32的形成步驟包含使用一碳基前驅物(carbon based precursor)。兩者的差異點在於使用摻雜源的碳元素濃度較低，使用碳基前驅物的碳元素濃度較高(通常大於或等於內部電性連接層32總原子數的0.5%)。

本實施例於形成內部電性連接層32時，可以使用四族元素前軀物(group IV-based precursor，例如碳基前軀物)及氮基前驅物(nitrogen-based precursor)，使得內部電性連接層32包含有四族元素與氮元素，其中，四族元素與氮元素的原子數占上述內部電性連接層32總原子數百分比的50%以上。上述四族元素可為碳、矽或鍺。

本實施例的內部電性連接層32還可包含鎂元素，其濃度大於1017原子/立方公分，較佳範圍為1019-1022原子/立方公分。在一實施例中，於形成內部電性連接層32時，不使用三族前軀物，使得內部電性連接層32不包含三族元素(例如鋁、鎵、銦)。

在本實施例中，內部電性連接層32可為非連續(discontinuous)層，例如具有島狀結構。本實施例的內部電性連接層32也可為非單晶(non-single crystal)結構。在本實施例中，內部電性連接層32的厚度小於或等於100奈米。

接下來，如第三A圖所示，形成第二半導體元件33於內部電性連接層32上。在本實施例中，第二半導體元件33由下而上依次包含n型摻雜層331、中間層332及p型摻雜層333。藉此，內部電性連接層32位於p型摻雜層313與n型摻雜層331之間，用以電性耦合p型摻雜層313與n型摻雜層331。於本實施例之部分範例中，可藉由複數個內部電性連接層32電性耦合並堆疊複數個半導體元件。

在本實施例之又一範例中，於形成n型摻雜層331時，可以使用含碳材料作為摻雜源，使得n型摻雜層331含有碳元素，其濃度大於1017原子/立方公分。一般來說，n型摻雜層331的較佳摻雜濃度範圍為1018-1021原子/立方公分，且n型摻雜層331包含三族元素之氮化物。在本實施例之再一範例中，n型摻雜層的n摻質(n-dopant)濃度範圍為1018-1021原子/立方公分。

根據上述實施例所形成的半導體裝置300，當p型摻雜層313與n型摻雜層331反向導通時，其反向跨壓(reverse voltage drop)小於或等於1伏特(volt)。在本實施例中，n型摻雜層311及中間層312可作為p型摻雜層313的基材，或者可於n型摻雜層311底下更形成一基材(未顯示於圖式中)。

在本實施例之一應用例子中，內部電性連接層32係作為一種缺陷誘導(defect-induced)內部電性連接層，用以提供第一缺陷密度，且缺陷誘導內部電性連接層32的成長面具有第二缺陷密度。其中，第一缺陷密度為第二缺陷密度的5倍以上，且缺陷誘導內部電性連接層32的厚度小於或等於100奈米。

在本實施例中，缺陷誘導內部電性連接層32與n型摻雜層331之間更包含一缺陷減少層(defect reduction layer)34(如第三B圖所示的半導體裝置301)，鄰接於缺陷誘導內部電性連接層32，用以提供第三缺陷密度，且缺陷減少層34的成長面具有第四缺陷密度，其中，第三缺陷密度為第四缺陷密度的的5分之1以下，且缺陷減少層34的厚度大於或等於10奈米。當缺陷誘導內部電性連接層32用以作為p型摻雜層313與n型摻雜層331之間的穿隧接面層時，可有不同的各種穿隧機制，請參考第一實施例所述。

在本實施例中，低溫內部電性連接層32包含氧化物(oxide)、氮化物(nitride)、矽化物(silicide)、氮氧化物(oxynitride)、碳氮化物(carbonitride)、碳化物(carbide)、碳(carbon)、矽(silicon)、金屬(metal)或其任意組合。例如，低溫內部電性連接層32可包含氧化矽(silicon oxide)、氮化矽(silicon nitride)、氮化鎂(magnesium nitride)、氮化鎵(gallium nitride)、氮化鋁(aluminum nitride)、氮化銦(indium nitride)、氮氧化矽(silicon oxynitride)、碳化矽(silicon carbide)、鋁(aluminum)、鎵(gallium)或其任意組合。

本實施例之低溫內部電性連接層32可包含一金屬基化合物(metal-based compound)，其為非化學當量比(non-stoichiometric)，且其中的金屬元素(例如鎂(magnesium)、鋁(aluminum)、鎵(gallium)或銦(indium))為過量(with excess metal element)。所述金屬基化合物可包含金屬氧化物(metal oxide)、金屬氮化物(metal nitride)、金屬氮氧化物(metal oxynitride)或金屬碳化物(metal carbide)。

除了上述金屬基化合物所形成之層以外，低溫內部電性連接層32還可包含一氧化物(oxide)、氮化物(nitride)、矽化物(silicide)、氮氧化物(oxynitride)、 碳氮化物(carbonitride)、碳化物(carbide)、碳(carbon)、矽(silicon)或金屬(metal)所形成之層。

以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。

100‧‧‧半導體裝置

11‧‧‧第一半導體元件

111‧‧‧n型摻雜層

112‧‧‧中間層

113‧‧‧p型摻雜層

12‧‧‧內部電性連接層

13‧‧‧第一半導體元件

131‧‧‧n型摻雜層

132‧‧‧中間層

133‧‧‧p型摻雜層

Claims (16)

1. 一種半導體裝置的形成方法，包含：提供一基材；形成一第一型摻雜層於該基材上；藉由一四族元素前驅物(group IV based precursor)與一氮基前驅物(nitrogen based precursor)形成一內部電性連接層，且該內部電性連接層中的四族元素與氮元素的原子數占該內部電性連接層總原子數百分比的50%以上；及形成一第二型摻雜層，其中，該內部電性連接層位於該第一型摻雜層與該第二型摻雜層之間，且電性耦合該第一型摻雜層與該第二型摻雜層；其中該內部電性連接層係為缺陷誘導內部電性連接層，該缺陷誘導內部電性連接層提供一第一缺陷密度，該缺陷誘導內部電性連接層的成長面具有一第二缺陷密度，該第一缺陷密度為該第二缺陷密度的5倍以上，該缺陷誘導內部電性連接層的厚度小於或等於100奈米。
2. 一種半導體裝置的形成方法，包含：提供一基材；形成一第一型摻雜層於該基材上；使用含碳材料作為摻雜源以形成一內部電性連接層，且該內部電性連接層中碳元素的摻雜濃度大於1017原子/立方公分；及形成一第二型摻雜層，其中，該內部電性連接層位於該第一型摻雜層與該第二行摻雜層之間，且電性耦合該第一型摻雜層與該第二型摻雜層； 其中該內部電性連接層係為缺陷誘導內部電性連接層，該缺陷誘導內部電性連接層提供一第一缺陷密度，該缺陷誘導內部電性連接層的成長面具有一第二缺陷密度，該第一缺陷密度為該第二缺陷密度的5倍以上，該缺陷誘導內部電性連接層的厚度小於或等於100奈米。
3. 一種半導體裝置的形成方法，包含：提供一基材；形成一第一型摻雜層於該基材上；於一第一溫度形成一內部電性連接層；及形成一第二型摻雜層，其中，該內部電性連接層位於該第一型摻雜層與該第二型摻雜層之間，且電性耦合該第一型摻雜層與該第二型摻雜層，該第一溫度小於該第一型摻雜層的形成溫度及該第二型摻雜層的形成溫度；其中該內部電性連接層係為缺陷誘導內部電性連接層，該缺陷誘導內部電性連接層提供一第一缺陷密度，該缺陷誘導內部電性連接層的成長面具有一第二缺陷密度，該第一缺陷密度為該第二缺陷密度的5倍以上，該缺陷誘導內部電性連接層的厚度小於或等於100奈米。
4. 如申請專利範圍第3項所述半導體裝置的形成方法，其中該第一溫度範圍約為400-1000℃。
5. 如申請專利範圍第1或3項所述半導體裝置的形成方法，其中該內部電性連接層的形成步驟包含使用一碳基前驅物(carbon based precursor)。
6. 如申請專利範圍第1或3項所述半導體裝置的形成方法，其中該內部電性連接層的形成步驟包含使用含碳材料作為摻雜源，且該內部電性連接層中碳元素的摻雜濃度大於1017原子/立方公分。
7. 如申請專利範圍第1、2或3項所述半導體裝置的形成方法，其中該第一型摻雜層的形成步驟包含使用含碳材料作為摻雜源，且該第一型摻雜層中碳元素的摻雜濃度大於1017原子/立方公分。
8. 如申請專利範圍第1、2或3項所述半導體裝置的形成方法，其中該第二型摻雜層的形成步驟包含使用含碳材料作為摻雜源，且該第二型摻雜層中碳元素摻雜濃度大於1017原子/立方公分。
9. 如申請專利範圍第1、2或3項所述半導體裝置的形成方法，其中該第一型摻雜層係為p型摻雜層，p摻質(p-dopant)濃度範圍為1018-1021原子/立方公分。
10. 如申請專利範圍第1、2或3項所述半導體裝置的形成方法，其中該第二型摻雜層係為n型摻雜層，n摻質(n-dopant)濃度範圍為1018-1021原子/立方公分。
11. 如申請專利範圍第1、2或3項所述半導體裝置的形成方法，其中該半導體裝置包含兩個或兩個以上半導體元件，該第一型摻雜層位於其中一個該半導體元件，該第二型摻雜層位於另一個該半導體元件，該內部電性連接層位於兩個該半導體元件之間，藉以電性耦合該兩個半導體元件，且該第一型摻雜層與該第二型摻雜層包含三族元素之氮化物。
12. 如申請專利範圍第1、2或3項所述半導體裝置的形成方法，更包含形成一缺陷減少層(defect reduction layer)於該缺陷誘導內部電性 連接層與該第二型摻雜層之間，該缺陷減少層鄰接該缺陷誘導內部電性連接層，該缺陷減少層用以提供一第三缺陷密度，該缺陷減少層的成長面具有一第四缺陷密度，該第三缺陷密度為該第四缺陷密度的的5分之1以下，該缺陷減少層的厚度大於或等於10奈米。
13. 如申請專利範圍第1或2項所述半導體裝置的形成方法，其中該內部電性連接層係以化學氣相沈積、物理氣相沈積、或佈值(implantation)技術所形成。
14. 如申請專利範圍第3項所述半導體裝置的形成方法，其中該內部電性連接層包含氧化物(oxide)、氮化物(nitride)、矽化物(silicide)、氮氧化物(oxynitride)、碳氮化物(carbonitride)、碳化物(carbide)、碳(carbon)、矽(silicon)、金屬(metal)或其任意組合。
15. 如申請專利範圍第3項所述半導體裝置的形成方法，其中該內部電性連接層包含一金屬基化合物(metal based compound)，該金屬基化合物係為非化學當量比(non-stoichiometric)，且金屬元素係為過量(with excess metal element)。
16. 如申請專利範圍第2或3項所述之半導體裝置的形成方法，其中該內部電性連接層的形成步驟更包含藉由一四族元素前驅物與一氮基前驅物形成該內部電性連接層，且該內部電性連接層中的四族元素與氮元素的原子數占該內部電性連接層總原子數百分比的50%以上。