KR20120029215A - 반도체 발광소자 및 이를 제조하는 방법 - Google Patents

반도체 발광소자 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR20120029215A
KR20120029215A KR1020100091179A KR20100091179A KR20120029215A KR 20120029215 A KR20120029215 A KR 20120029215A KR 1020100091179 A KR1020100091179 A KR 1020100091179A KR 20100091179 A KR20100091179 A KR 20100091179A KR 20120029215 A KR20120029215 A KR 20120029215A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
conductive semiconductor
light emitting
shell
Prior art date
Application number
KR1020100091179A
Other languages
English (en)
Inventor
정훈재
성한규
양정자
신윤희
정수진
손철수
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020100091179A priority Critical patent/KR20120029215A/ko
Publication of KR20120029215A publication Critical patent/KR20120029215A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 일 실시예에 따른 반도체 발광소자는, 기판; 상기 기판상에 형성된 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 일부를 노출시키도록 상기 제1 도전형 반도체층 상에 형성된 유전체 패턴; 상기 노출된 제1 도전형 반도체층으로부터 연장되어 형성된 제1 도전형 반도체층 코어, 상기 코어를 감싸는 활성층 쉘, 및 상기 활성층 쉘을 둘러싸는 제2 도전형 반도체층 쉘을 포함하는 복수의 발광부들; 및 상기 발광부들 사이에 충진되어 정공을 상기 활성층 쉘 쪽으로 유도하는 충진층을 포함한다.
따라서, 본 발명의 일 실시예에 따른 발광소자는, 상기 충진층이 상기 제2 도전형 반도체층 쉘보다 더 낮은 수준으로 p-도핑되어 절연막과 유사한 기능을 하며, 상기 제2 도전형 반도체층 쉘을 통해 전달되는 정공을 활성층 쉘 쪽으로 집중시킬 수 있다.
또한, SOG 공정을 삭제할 수 있어서 원가 절감이 가능하며, 충전층에 제2 도전형 반도체층과 동일한 질화갈륨을 사용하기 때문에 공정 진행 중에 크랙의 발생 가능성을 제거하여 보다 더 신뢰도가 높은 소자를 제작할 수 있다.

Description

반도체 발광소자 및 이를 제조하는 방법{SEMICONDUCTOR LIGHT EMITTING DEVICE AND A METHOD FOR FABRICATING THE SAME}
본 발명은 반도체 발광 소자 및 이를 제조하는 방법에 관한 것이다.
반도체 발광소자는 전류가 가해지면 p, n형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여, 다양한 색상의 빛을 발생시킬 수 있는 반도체 장치이다. 이러한 반도체 발광소자는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성, 높은 진동 저항 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있다. 특히, 최근에는 청색 계열의 단파장 영역의 빛을 발광할 수 있는 III족 질화물 반도체가 각광을 받고 있다.
현재의 III-질화물계 화합물 반도체 결정 내에는 결정결함이 다수 존재하는데, 이 결정결함을 통해 전자와 정공이 결합하면서 빛에너지가 아닌 열에너지를 방출하게 된다. 이러한 비발광 재결합을 감소시키는 것이 반도체 발광소자에서 중요하다. 이러한 이유로 인해 코어/쉘(Core/Shell) 나노로드 구조 발광소자가 제안되었다.
코어/쉘 나노로드 구조는 결정결함이 형성되지 않거나 최소화할 수 있다. 일반적인 평면 박막구조 발광소자는 크게 2가지 종류의 결정결함을 가지고 있다. 하나는 InGaN으로 구성되는 양자 우물층과 GaN으로 구성되는 양자 장벽층 사이의 격자 부정합에 기인하여 형성되는 부정합 전위로, 이 경우 전위는 성장면 내에 평행하게 존재하게 된다. 다른 하나는 사파이어와 질화갈륨의 계면에서 형성되어 발광소자 구조가 성장 동안 성장 방향으로 길어지면서 발광층까지 도달하게 되는 관통 전위이다. 나노로드 구조에서는 GaN층이 수평방향으로 변형될 수 있으므로 일반적인 평면 박막 발광소자에 비해 격자 부정합 전위 형성을 줄일 수 있다. 또한, 기판상에서 차지하는 면적이 적으므로, 관통전위의 일부만이 활성층으로 전파되게 된다. 전위가 형성되어도, 가까운 표면으로 이동, 소멸될 가능성이 크다. 또한, 코어/쉘 나노로드 구조는, 활성층이 쉘 층의 형태로 코어 표면을 따라 형성되어 발광 표면적이 증가하게 되고, 실질적인 전류밀도가 감소하여 광효율이 향상된다.
본 발명에 따른 실시예는, 정공의 이동을 활성층으로 집중시키며, 공정의 진행 중에 크랙의 발생가능성을 제거할 수 있는 반도체 발광 소자 및 이를 제조하는 방법을 제공하고자 한다.
본 발명의 일 실시예에 따른 반도체 발광소자는, 기판; 상기 기판상에 형성된 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 일부를 노출시키도록 상기 제1 도전형 반도체층 상에 형성된 유전체 패턴; 상기 노출된 제1 도전형 반도체층으로부터 연장되어 형성된 제1 도전형 반도체층 코어, 상기 코어를 감싸는 활성층 쉘, 및 상기 활성층 쉘을 둘러싸는 제2 도전형 반도체층 쉘을 포함하는 복수의 발광부들; 및 상기 발광부들 사이에 충진되어 정공을 상기 활성층 쉘 쪽으로 유도하는 충진층을 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 따른 반도체 발광소자는, 기판; 상기 기판상에 형성된 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 일부를 노출시키도록 상기 제1 도전형 반도체층 상에 형성된 유전체 패턴; 상기 노출된 제1 도전형 반도체층으로부터 연장되어 형성된 활성층 코어, 상기 활성층 코어를 감싸는 스페이서, 및 상기 스페이서를 둘러싸는 제2 도전형 반도체층 쉘을 포함하는 복수의 발광부들; 및 상기 발광부들 사이에 충진되어 정공을 상기 활성층 코어 쪽으로 유도하는 충진층을 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 따른 반도체 발광소자의 제조방법은, 기판상에 제1 도전형 반도체층을 형성하는 단계; 상기 제1 도전형 반도체층 상에 유전체층을 형성하고, 상기 유전체층을 패터닝하여 상기 제1 도전형 반도체층 일부를 노출시키는 단계; 상기 노출된 제1 도전형 반도체층으로부터 제1 도전형 반도체층 코어를 성장시킨 후, 상기 제1 도전형 반도체층 코어를 감싸도록 활성층 쉘을 형성하고, 상기 활성층 쉘을 둘러싸도록 제2 도전형 반도체층 쉘을 형성하여, 상기 제1 도전형 반도체층 코어, 상기 활성층 쉘 및 상기 제2 도전형 반도체층 쉘을 포함하는 복수의 발광부들을 형성하는 단계; 및 상기 발광부들 사이에 충진되어, 정공을 상기 활성층 쉘 쪽으로 유도하는 충진층을 형성하는 단계;를 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 따른 반도체 발광소자의 제조방법은, 기판상에 제1 도전형 반도체층을 형성하는 단계; 상기 제1 도전형 반도체층 상에 유전체층을 형성하고, 상기 유전체층을 패터닝하여 상기 제1 도전형 반도체층 일부를 노출시키는 단계; 상기 노출된 제1 도전형 반도체층으로부터 활성층 코어를 형성한 후, 상기 활성층 코어를 감싸도록 스페이서를 형성하고, 상기 스페이서를 둘러싸도록 제2 도전형 반도체층 쉘을 형성하여, 상기 활성층 코어, 상기 스페이서 및 상기 제2 도전형 반도체층 쉘을 포함하는 복수의 발광부들을 형성하는 단계; 및 상기 발광부들 사이에 충진되어, 정공을 상기 활성층 코어 쪽으로 유도하는 충진층을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 발광소자에는 제2 도전형 반도체층 쉘 사이에 충진되어 정공을 상기 활성층 쉘 쪽으로 유도하는 충진층이 형성된 것을 특징으로 한다. 상기 충진층은 상기 제2 도전형 반도체층 쉘보다 더 낮은 수준으로 p-도핑되어 절연막과 유사한 기능을 하며, 상기 제2 도전형 반도체층 쉘을 통해 전달되는 정공을 활성층 쉘 쪽으로 집중시킬 수 있다.
또한, 상기 충진층은 수평 성장율을 수직 성장율 보다 크게 하여 형성되기 때문에, 나노로드 상부 영역에서의 두께를 최소화하여 전극 접촉 저항을 감소시킬 수 있다.
또한, SOG 공정을 삭제할 수 있어서, 소자 제작 공정을 단순화할 수 있어서 원가 절감이 가능하다. 이에 더하여, 종래에는 발광소자를 구성하는 질화갈륨과 절연막의 열팽창 계수가 상이하여 온도변화가 심한 공정에서는 크랙의 발생 가능성이 높았으나, 본 발명에서는 충전층에 제2 도전형 반도체층과 동일한 질화갈륨을 사용하기 때문에 공정 진행 중에 크랙의 발생 가능성을 제거하여 보다 더 신뢰도가 높은 소자를 제작할 수 있다.
도 1은 본 발명의 일 실시예에 따른 발광소자의 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 발광소자의 단면도이다.
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 발광소자를 제조하는 과정을 나타낸 단면도이다.
실시예의 설명에 있어서, 각 기판, 층, 막 또는 패턴 등이 각 기판, 층, 막 또는 패턴 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
이하에서는 하기의 도면을 참조하여 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 발광소자의 단면도이다.
도 1을 참조하면, 일 실시예에 따른 발광소자는 기판(100), 제1 도전형 반도체층(300), 유전체 패턴(400), 제1 도전형 반도체층 코어(510), 활성층 쉘(610), 제2 도전형 반도체층 쉘(700) 및 충진층(800)을 포함한다.
상기 기판(100)은 유리 기판 또는 사파이어(sapphire) 기판과 같은 절연성 기판일 수 있다. 또한, 상기 기판(100)은 Si, SiC, ZnO와 같은 도전성 기판일 수 있다. 상기 기판(100)은 버퍼층(200) 또는 제1 도전형 반도체층(300)을 성장시키기 위해 준비된다.
상기 기판(100)상에 버퍼층(200)이 형성될 수 있다. 상기 버퍼층은 상기 기판과 상기 제1 도전형 반도체층 사이의 격자 부정합을 해소하기 위해 형성된다. 상기 버퍼층(200)은 도핑없이 저온으로 형성될 수 있으며, 상기 버퍼층(200)은 상기 기판(100)이 도전성 기판인 경우에는 생략될 수 있다.
상기 제1 도전형 반도체층(300)은 상기 기판(100)상에 형성된다. 상기 제1 도전형 반도체층(300)은 III-V족 화합물일 수 있다. 상기 제1 도전형 반도체층(300)은 GaN일 수 있다. 상기 제1 도전형 반도체층(300)은 n-도핑될 수 있다. 여기서, n-도핑이라 함은 V족 원소를 도핑한 것을 의미한다. 상기 제1 도전형 반도체층(300)은 n-GaN일 수 있다. 상기 제1 도전형 반도체층(300)을 통해 전자가 활성층으로 이동된다.
상기 제1 도전형 반도체층(300) 상에 유전체 층이 형성된다. 상기 유전체 층을 패터닝하여 상기 제1 도전형 반도체층(300)의 일부를 노출시키는 유전체 패턴(400)이 형성된다. 상기 유전체 패턴(400)은 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있다. 상기 유전체 패턴(400)에 의해 나노 로드들의 코어/쉘 구조가 정의될 수 있다. 즉, 상기 유전체 패턴(400)에 따라 나노 로드들의 단면이 달라질 수 있다.
제1 도전형 반도체층 코어(510), 활성층 쉘(610) 및 제2 도전형 반도체층 쉘(700)을 포함하는 발광부가 형성될 수 있으며, 상기 발광부는 복수개로 형성될 수 있다. 이하에서는, 복수의 발광부들에 포함되는 제1 도전형 반도체층 코어(510), 활성층 쉘(610) 및 제2 도전형 반도체층 쉘(700)에 대해서 설명한다.
상기 노출된 제1 도전형 반도체층(300)으로부터 연장되는 제1 도전형 반도체층 코어(510)가 형성된다. 상기 제1 도전형 반도체층 코어(510)는 GaN을 성장시켜서 형성한다. 상기 제1 도전형 반도체층 코어(510)의 단면 형상은 원형 또는 다각형일 수 있다. 즉, 상기 제1 도전형 반도체층 코어(510)의 단면 형상은 상기 유전체 패턴(400)에 따라 달라질 수 있다.
또한, 상기 제1 도전형 반도체층 코어(510)의 직경이 서로 다를 수 있다. 상기 제1 도전형 반도체층 코어(510)의 직경 범위는 150 내지 700 nm일 수 있으며, 바람직하게는 500 nm 이하일 수 있다. 상기 제1 도전형 반도체층 코어(510)의 직경에 따라 활성층에 들어가는 In의 조성이 달라질 수 있다. In의 조성이 서로 다른 경우에는 서로 다른 파장의 광을 방출한다. In의 함량이 증가하면 밴드갭이 작아져 발광파장이 길어지며, 즉 In 함량이 많을수록 장파장의 광을 방출한다.
상기 제1 도전형 반도체층 코어(510)를 감싸도록 활성층 쉘(610)이 형성된다. 상기 활성층 쉘(610)은 상기 제1 도전형 반도체층 코어(510)의 상부 및 측면을 감쌀 수 있다. 상기 활성층 쉘(610)은 다중 양자 우물구조(MQW)일 수 있으며, 상기 활성층 쉘(610)은 InGaN을 양자 우물로 하는 다중 양자 우물구조일 수 있다. 상기 활성층 쉘(610)에서 전자와 정공이 결합함으로써 빛 에너지를 발생시킨다.
상기 활성층 쉘(610)을 둘러싸도록 제2 도전형 반도체층 쉘(700)이 형성된다. 상기 제2 도전형 반도체층 쉘(700)은 상기 활성층 쉘(610)의 상부 및 측면을 둘러쌀 수 있다.
상기 제2 도전형 반도체층은 III-V족 화합물일 수 있다. 상기 제2 도전형 반도체층은 p-도핑될 수 있다. 여기서, p-도핑이라 함은 III족 원소를 도핑한 것을 의미한다. 또한, 상기 제2 도전형 반도체층은 Mg 불순물이 도핑될 수 있다. 상기 제2 도전형 반도체층은 GaN일 수 있다. 상기 제2 도전형 반도체층 쉘(700)은 p-도핑될 수 있다. 상기 제2 도전형 반도체층 쉘(700)은 p-GaN일 수 있다. 상기 제2 도전형 반도체층은 GaN일 수 있다. 상기 제2 도전형 반도체층을 통해 정공이 활성층으로 이동된다.
상기 복수의 발광부들 사이에 충진되어 정공을 상기 활성층 쉘(610) 쪽으로 유도하는 충진층(800)이 형성된다. 상기 충진층(800)은 상기 유전체 패턴(400) 상에 형성되며, 상기 발광부들 사이에 충진된다. 상기 충진층(800)은 p-도핑되며, p-GaN을 성장시켜서 형성된다. 이때, p-GaN층의 수평 성장율이 수직 성장율보다 높게 하여 전극 접촉 저항을 감소시킬 수 있다.
또한, 상기 제2 도전형 반도체층 쉘(700)보다 더 낮은 수준으로 p-도핑된다. 상기 충진층(800)에서 p-도핑 수준은 1.0×1017/㎥ 이하일 수 있다. 상기 충진층(800)은 p-도핑의 수준이 낮아서 정공의 농도가 낮고, 저항이 높기 때문에 절연막과 유사한 기능을 할 수 있다. 또한, 상기 충진층(800)은 정공의 농도가 낮기 때문에 정공을 활성층 쉘(610) 쪽으로 집중시킬 수 있다.
따라서, 본 발명에 따른 일 실시예에서는 SOG 등의 절연막을 사용하지 않으면서, 충진층(800)(낮은 수준의 p-도핑된 p-GaN층)을 형성하여 절연막과 유사한 기능을 수행할 수 있다. 또한, 상기 충진층(800)은 제2 도전형 반도체층 쉘(700)을 통해 전달되는 정공을 활성층 쉘(610) 쪽으로 집중시킬 수 있다.
또한, SOG 공정을 삭제할 수 있어서 소자 제작 공정을 단순화하여 원가를 절감할 수 있다. 이에 더하여, 발광소자를 구성하는 질화갈륨과 절연막의 열팽창 계수가 상이하여 온도변화가 심한 공정에서는 크랙의 발생 가능성이 높았으나, 본 발명에서는 제2 도전형 반도체층과 동일한 질화갈륨을 사용하기 때문에 공정 진행 중에 크랙의 발생 가능성을 제거하여 보다 더 신뢰도가 높은 소자를 제작할 수 있다.
본 발명에 따른 일 실시예의 발광소자에서, 상기 제2 도전형 반도체층 상에 투명 전극(900)이 형성될 수 있다. 상기 투명 전극(900)은 ITO를 포함할 수 있다. 상기 투명 전극(900)은 복수의 제2 도전형 반도체층을 연결하여, 균일한 전류 분포를 나타낼 수 있게 한다.
상기 투명 전극(900) 상에 P형 전극(910)이 형성되고, 제1 도전형 반도체층(300) 상에 N형 전극(920)이 형성된다. 상기 P형 전극(910)을 통해 정공이 공급되며, 상기 N형 전극(920)을 통해 전자가 공급된다. 이렇게 공급된 정공 및 전자는 활성층에서 결합함으로써 빛 에너지를 발생시킨다.
도 2는 본 발명의 다른 실시예에 따른 발광소자의 단면도이다. 도 1에 도시된 발광소자와의 중복된 설명을 피하기 위해 차이가 나는 부분만을 설명한다.
도 2는 도 1과 마찬가지로 코어/쉘 구조를 나타낸다. 또한, 충진층(800)은 제2 도전형 반도체층 쉘보다 낮은 수준으로 p-도핑된다. 결국, 도 1에서의 발광소자에 따른 충전층의 특징은 도 2의 발광소자에서도 동일하다. 다만, 도 2에서는 코어 부분이 활성층으로 이루어져 있다. 즉, 제1 도전형 반도체층(300)으로부터 연장되어 활성층 코어(520)가 형성된다. 상기 활성층 코어(520) 주위에는 이를 감싸는 스페이서(620)가 형성되며, 스페이서(620) 주위에는 이를 둘러싸는 제2 도전형 반도체층 쉘(700)이 형성된다. 결국, 도 1에서의 발광부가 도 2에서는 활성층 코어(520), 스페이서(620) 및 제2 도전형 반도체층 쉘(700)을 포함한다.
상기 스페이서(620)는 언도핑된(undoped) GaN으로 이루어질 수 있다. 상기 스페이서(620)는 상기 활성층 코어(520)의 측면 및 상부를 감쌀 수 있다. 상기 스페이서(620)는 상기 제2 도전형 반도체층(700)에 있는 Mg가 활성층에 들어가는 것을 차단할 수 있다.
또한, 상기 스페이서(620)와 상기 제2 도전형 반도체층 쉘(700) 사이에 전자 차단층이 더 형성될 수 있다. 상기 활성층 코어(520)까지 도달한 전자는 움직임이 활발하기 때문에 활성층 코어(520)에서 P형 전극(910) 쪽으로 넘어갈 수 있는데, 상기 전자 차단층은 전자가 P형 전극(910) 쪽으로 넘어가는 것을 차단한다. 따라서, 활성층에서 전자와 정공이 결합해야 빛 에너지를 발생시킬 수 있는데, 상기 전자 차단층이 상기와 같은 현상을 방지하여 활성층에서의 전자와 정공 결합을 용이하게 할 수 있다.
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 발광소자를 제조하는 과정을 나타낸 단면도이다.
도 3a를 참조하면, 먼저 기판(100)을 준비한다. 상기 기판(100)으로는 실리콘 기판 또는 사파이어 기판이 사용될 수 있으나, 이에 제한되지 않는다.
상기 기판(100)상에 격자 부정합을 해소하기 위해 버퍼층(200)을 형성한다. 상기 기판(100)이 도전성일 경우에는, 버퍼층(200)이 형성되지 않을 수 있다. 상기 버퍼층(200)은 MOCVD(metal organic chemical vapour deposition)법을 사용하여 형성되며, 상기 버퍼층(200)을 형성하는 공정의 온도는 500 내지 700℃일 수 있다.
그런 다음, 상기 버퍼층(200) 상에 제1 도전형 반도체층(300)을 형성하며, 상기 제1 도전형 반도체층(300)은 n-도핑된 n-GaN층으로 형성한다. 상기 제1 도전형 반도체층(300)도 MOCVD법을 사용하여 형성되며, 상기 제1 도전형 반도체층(300)을 형성하는 공정의 온도는 1000 내지 1200℃일 수 있다. 이러한 공정에서, 질소의 전구체로 암모니아를 사용하는데, 상기 암모니아는 열적으로 매우 안정하기 때문에, 고온에서도 매우 작은 양의 암모니아만이 열분해되어 상기 제1 도전형 반도체층(300)의 재료인 GaN의 성장에 기여한다.
도 3b를 참조하면, 상기 제1 도전형 반도체층(300) 상에 유전체 층을 형성한다. 상기 유전체 층은 실리콘 산화물 또는 실리콘 질화물로 형성될 수 있다. 이러한 유전체 층은 스퍼터링 또는 CVD 등의 방법에 의해 형성될 수 있다.
상기 유전체 층을 포토리소그라피 공정을 통해 패터닝함으로써 상기 제1 도전형 반도체층(300)의 일부를 노출시키는 유전체 패턴(400)을 형성한다. 상기 유전체 패턴(400) 사이의 간격은 서로 다르게 형성될 수 있다.
도 3c를 참조하면, 상기 노출된 제1 도전형 반도체층(300)의 상면으로부터 GaN을 성장시켜서 제1 도전형 반도체층 코어(510)를 형성한다. 상기 제1 도전형 반도체층 코어(510)를 상기 기판(100)에 수직한 방향으로 성장시킬 수 있다. 상기 제1 도전형 반도체층 코어(510)는 MOCVD법에 의해 성장될 수 있으나 이에 제한되지 않으며, 이때 공정 온도는 1000 내지 1200℃일 수 있다. 상기 제1 도전형 반도체층 코어(510)는 상기 유전체 패턴(400)에 따라 그 형상이 원형 또는 다각형 등으로 달라질 수 있으며, 그 직경은 150 내지 700 nm일 수 있다.
도 3d를 참조하면, 상기 제1 도전형 반도체층 코어(510)의 상부 및 측면에 활성층 쉘(610) 및 제2 도전형 반도체층 쉘(700)을 형성한다. 상기 활성층 쉘(610) 및 제2 도전형 반도체층 쉘(700)은 수직 및 수평 방향으로 3차원적으로 증착될 수 있다. 상기 활성층 쉘(610)을 형성하는 경우의 공정 온도는 600 내지 850℃일 수 있으며, 상기 제2 도전형 반도체층 쉘(700)을 형성하는 경우의 공정 온도는 900 내지 1100℃일 수 있다.
도 3e를 참조하면, 상기 제2 도전형 반도체층 쉘(700) 사이에 상기 제2 도전형 반도체층 쉘(700)보다 낮은 수준으로 p-도핑된 충진층(800)을 형성한다. 이때, 상기 충진층(800)은 1.0×1017/㎥ 이하의 수준으로 p-도핑될 수 있다. 상기 충진층(800)은 이와 같이 더 낮은 수준으로 p-도핑되었기 때문에, 정공을 상기 활성층 쉘(610) 쪽으로 유도할 수 있다. 따라서, 상기 충진층(800)으로 인해 정공을 상기 활성층 쉘(610) 쪽으로 집중시킬 수 있다.
또한, 상기 충진층(800)은 암모니아와 갈륨의 비를 조절함으로써 수평 성장율을 수직 성장율보다 크게 하여 형성되기 때문에, 나노로드 상부 영역에서의 두께를 최소화하여 전극 접촉 저항을 감소시킬 수 있다.
이에 더하여, 본 발명에 따른 일 실시예에서는 SOG 공정을 삭제할 수 있어서 소자 제작 공정을 단순화하여 원가를 절감시킬 수 있다. 또한, 충진층(800)에 제2 도전형 반도체층 쉘(700)과 동일한 질화갈륨을 사용하기 때문에 공정 진행 중에 크랙의 발생 가능성을 제거하여 보다 더 신뢰도가 높은 소자를 제작할 수 있다.
도 3f를 참조하면, 이후 상기 제2 도전형 반도체층 쉘(700)상에 투명 전극(900)을 형성한 후, 상기 투명 전극(900) 상에 P형 전극(910)을 형성하고, 상기 제1 도전형 반도체층(300) 상에 N형 전극(920)을 형성한다.
이상에서는 도 1의 실시예에 따른 발광소자를 제작하는 과정에 대해 설명하였으나, 도 2의 실시예에 따른 발광소자를 제작하는 과정도 코어/쉘 구조를 형성하는 점에 있어서 다소 차이가 있으나, 전체적인 제작 과정은 유사하기 때문에 중복 설명을 피하기 위해 생략한다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 기판, 200 : 버퍼층
300 : 제1 도전형 반도체층 400 : 유전체 패턴
510 : 제1 도전형 반도체층 코어 520 : 활성층 코어
610 : 활성층 쉘 620 : 스페이서
700 : 제2 도전형 반도체층 800 : 충진층
900 : 투명 전극 910, 920 : p형 전극, n형 전극

Claims (14)

  1. 기판;
    상기 기판상에 형성된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층의 일부를 노출시키도록 상기 제1 도전형 반도체층 상에 형성된 유전체 패턴;
    상기 노출된 제1 도전형 반도체층으로부터 연장되어 형성된 제1 도전형 반도체층 코어, 상기 코어를 감싸는 활성층 쉘, 및 상기 활성층 쉘을 둘러싸는 제2 도전형 반도체층 쉘을 포함하는 복수의 발광부들; 및
    상기 발광부들 사이에 충진되어 정공을 상기 활성층 쉘 쪽으로 유도하는 충진층을 포함하는 것을 특징으로 하는 반도체 발광소자.
  2. 제1항에 있어서,
    상기 충진층 및 제2 도전형 반도체층 쉘은 p-도핑되었고,
    상기 충진층이 제2 도전형 반도체층 쉘보다 더 낮은 수준으로 p-도핑된 것을 특징으로 하는 반도체 발광소자.
  3. 제1항에 있어서,
    상기 유전체 패턴은 실리콘 산화물 또는 실리콘 질화물로 이루어진 것을 특징으로 하는 반도체 발광소자.
  4. 제1항에 있어서,
    상기 제1 도전형 반도체층 코어의 단면 형상이 원형 또는 다각형인 것을 특징으로 하는 반도체 발광소자.
  5. 제4항에 있어서,
    상기 제1 도전형 반도체층 코어의 직경이 서로 다른 것을 특징으로 하는 반도체 발광소자.
  6. 기판;
    상기 기판상에 형성된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층의 일부를 노출시키도록 상기 제1 도전형 반도체층 상에 형성된 유전체 패턴;
    상기 노출된 제1 도전형 반도체층으로부터 연장되어 형성된 활성층 코어, 상기 활성층 코어를 감싸는 스페이서, 및 상기 스페이서를 둘러싸는 제2 도전형 반도체층 쉘을 포함하는 복수의 발광부들; 및
    상기 발광부들 사이에 충진되어 정공을 상기 활성층 코어 쪽으로 유도하는 충진층을 포함하는 것을 특징으로 하는 반도체 발광소자.
  7. 제6항에 있어서,
    상기 스페이서는 언도프된(undoped) GaN으로 이루어진 것을 특징으로 하는 반도체 발광소자.
  8. 제6항에 있어서,
    상기 스페이서와 상기 제2 도전형 반도체층 쉘 사이에 형성된 전자 차단층을 더 포함하는 것을 특징으로 하는 반도체 발광소자.
  9. 기판상에 제1 도전형 반도체층을 형성하는 단계;
    상기 제1 도전형 반도체층 상에 유전체층을 형성하고, 상기 유전체층을 패터닝하여 상기 제1 도전형 반도체층 일부를 노출시키는 단계;
    상기 노출된 제1 도전형 반도체층으로부터 제1 도전형 반도체층 코어를 성장시킨 후, 상기 제1 도전형 반도체층 코어를 감싸도록 활성층 쉘을 형성하고, 상기 활성층 쉘을 둘러싸도록 제2 도전형 반도체층 쉘을 형성하여, 상기 제1 도전형 반도체층 코어, 상기 활성층 쉘 및 상기 제2 도전형 반도체층 쉘을 포함하는 복수의 발광부들을 형성하는 단계; 및
    상기 발광부들 사이에 충진되어, 정공을 상기 활성층 쉘 쪽으로 유도하는 충진층을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  10. 제9항에 있어서,
    상기 충진층을 형성하는 단계는, 상기 제2 도전형 반도체층 쉘보다 더 낮은 수준으로 p-도핑된 충진물을 이용하는 것을 특징으로 하는 반도체 발광소자 방법.
  11. 제10항에 있어서,
    상기 충진층을 형성하는 단계는, 상기 충진물의 수평 성장율이 수직 성장율보다 크게 형성하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  12. 제11항에 있어서,
    상기 충진물의 수평 성장율 및 수직 성장율은, 암모니아와 갈륨의 비를 조절하여 결정하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  13. 기판상에 제1 도전형 반도체층을 형성하는 단계;
    상기 제1 도전형 반도체층 상에 유전체층을 형성하고, 상기 유전체층을 패터닝하여 상기 제1 도전형 반도체층 일부를 노출시키는 단계;
    상기 노출된 제1 도전형 반도체층으로부터 활성층 코어를 형성한 후, 상기 활성층 코어를 감싸도록 스페이서를 형성하고, 상기 스페이서를 둘러싸도록 제2 도전형 반도체층 쉘을 형성하여, 상기 활성층 코어, 상기 스페이서 및 상기 제2 도전형 반도체층 쉘을 포함하는 복수의 발광부들을 형성하는 단계; 및
    상기 발광부들 사이에 충진되어, 정공을 상기 활성층 코어 쪽으로 유도하는 충진층을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 발광소자 제조방법.
  14. 제13항에 있어서,
    상기 충진층을 형성하는 단계는, 상기 제2 도전형 반도체층 쉘보다 더 낮은 수준으로 p-도핑된 충진물을 이용하는 것을 특징으로 하는 반도체 발광소자 방법.
KR1020100091179A 2010-09-16 2010-09-16 반도체 발광소자 및 이를 제조하는 방법 KR20120029215A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100091179A KR20120029215A (ko) 2010-09-16 2010-09-16 반도체 발광소자 및 이를 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100091179A KR20120029215A (ko) 2010-09-16 2010-09-16 반도체 발광소자 및 이를 제조하는 방법

Publications (1)

Publication Number Publication Date
KR20120029215A true KR20120029215A (ko) 2012-03-26

Family

ID=46133749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100091179A KR20120029215A (ko) 2010-09-16 2010-09-16 반도체 발광소자 및 이를 제조하는 방법

Country Status (1)

Country Link
KR (1) KR20120029215A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269865B2 (en) 2014-02-18 2016-02-23 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device
CN107331742A (zh) * 2017-07-20 2017-11-07 厦门乾照光电股份有限公司 一种发光二极管外延结构及其制作方法、发光二极管
JP2021007135A (ja) * 2019-06-28 2021-01-21 セイコーエプソン株式会社 発光装置およびプロジェクター

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269865B2 (en) 2014-02-18 2016-02-23 Samsung Electronics Co., Ltd. Nanostructure semiconductor light emitting device
CN107331742A (zh) * 2017-07-20 2017-11-07 厦门乾照光电股份有限公司 一种发光二极管外延结构及其制作方法、发光二极管
JP2021007135A (ja) * 2019-06-28 2021-01-21 セイコーエプソン株式会社 発光装置およびプロジェクター

Similar Documents

Publication Publication Date Title
JP6486519B2 (ja) ナノワイヤサイズの光電構造及びその選択された部分を改質する方法
JP6789570B2 (ja) 活性領域がＩｎＮの層を含む発光ダイオード
KR20120028104A (ko) Ⅲ족 질화물 나노로드 발광소자 및 그 제조 방법
KR101519140B1 (ko) 반도체 발광소자 및 그 제조방법
JP2010512017A (ja) 電流拡散層を含む発光ダイオードの製造方法
JP5112761B2 (ja) 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
JP2010538491A (ja) 半導体発光素子及びその製造方法
JP5872154B2 (ja) 発光素子及びその製造方法
KR20120081333A (ko) 반도체 발광소자 및 이의 제조방법
TWI493747B (zh) 發光二極體及其形成方法
JP2022553590A (ja) 発光ダイオードを備えたアキシャル型光電子デバイス、及び、これを製造する方法
KR20110102630A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20130139113A (ko) 반도체 발광소자 및 그 제조 방법
KR20120029215A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR20130071142A (ko) 발광 소자 및 그 제조 방법
KR20140102422A (ko) 질화물계 반도체 발광소자
KR102131697B1 (ko) 정전기 방전 특성이 향상된 반도체 소자 및 그 제조 방법
US20220246793A1 (en) Semiconductor device and method for producing semiconductor device
KR20130063378A (ko) 질화물 반도체 소자 및 그 제조 방법
KR20120029256A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR101761310B1 (ko) 발광 소자 및 그 제조 방법
KR20110117963A (ko) 질화물 반도체 발광 소자 및 그 제조방법
KR101600783B1 (ko) 고효율 발광다이오드의 제조방법
KR101784815B1 (ko) 발광 소자 및 그 제조 방법
KR20110099505A (ko) 발광 소자 및 이의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination