CN107331742A - 一种发光二极管外延结构及其制作方法、发光二极管 - Google Patents

一种发光二极管外延结构及其制作方法、发光二极管 Download PDF

Info

Publication number
CN107331742A
CN107331742A CN201710596447.3A CN201710596447A CN107331742A CN 107331742 A CN107331742 A CN 107331742A CN 201710596447 A CN201710596447 A CN 201710596447A CN 107331742 A CN107331742 A CN 107331742A
Authority
CN
China
Prior art keywords
layer
conductive layer
type conductive
light emitting
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710596447.3A
Other languages
English (en)
Other versions
CN107331742B (zh
Inventor
林志伟
陈凯轩
李俊贤
卓祥景
汪洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Future Display Technology Research Institute Co ltd
Original Assignee
Xiamen Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Changelight Co Ltd filed Critical Xiamen Changelight Co Ltd
Priority to CN201710596447.3A priority Critical patent/CN107331742B/zh
Publication of CN107331742A publication Critical patent/CN107331742A/zh
Application granted granted Critical
Publication of CN107331742B publication Critical patent/CN107331742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请提供一种发光二极管外延结构及其制作方法、发光二极管,其中,所述发光二极管外延结构制作方法包括:提供衬底;在衬底上依次外延生长缓冲层、第一型非故意掺杂层、第一型导电层、非掺杂层以及第二型导电层;刻蚀非掺杂层和第二型导电层,形成纳米柱结构;再次外延生长多量子阱层和电子阻挡层、第二型导电层。采用纳米柱结构替代传统的V‑pits结构,由于纳米柱结构晶体质量好,且能够将第一型导电层和第二型导电层隔离,从而解决V‑pits容易引起漏电而导致器件失效的问题。

Description

一种发光二极管外延结构及其制作方法、发光二极管
技术领域
本发明涉及光电子器件技术领域,尤其涉及一种发光二极管外延结构及其制作方法、发光二极管。
背景技术
发光二极管(Light Emitting Diode,LED)被称为第四代照明光源或绿色光源,具有节能、环保、寿命长、体积小等特点,广泛应用于各种指示、显示、装饰、背光源、普通照明和城市夜景等领域。
发光二极管通常由III-IV族半导体化合物组成,大部分蓝绿光发光二极管在衬底上外延多层氮化镓系材料薄膜,形成PN结,电子和空穴在有源区复合从而发光。发光二极管的发光效率和内量子效率关系很大,且内量子效率又与载流子注入效率有直接联系。
但在氮化镓材料体系中P型Mg掺杂的激活效率很低,有效空穴浓度仅有1-5E17/cm3,远低于N型GaN中Si掺杂的激活效率和有效电子浓度5E18/cm3-2E19/cm3,因此空穴的注入效率是限制发光效率提高得一大瓶颈。
由于空穴注入效率比电子低,极易造成电子泄露,一般情况下表现为仅有最靠近P型GaN的1-2个量子阱贡献主要发光,其他量子阱发光极弱。多量子阱采用V-Pits结构能有效改善以上问题。但由于V-Pits结构的引入,容易引起多量子阱的V型坑填不满而导致漏电引起器件失效的问题。
发明内容
有鉴于此,本发明提供一种发光二极管外延结构及其制作方法、发光二极管,以解决现有技术中因V型坑填不满而导致漏电引起器件失效的问题。
为实现上述目的,本发明提供如下技术方案:
一种发光二极管外延结构制作方法,包括:
提供衬底;
在所述衬底上依次外延生长缓冲层、第一型非故意掺杂层、第一型导电层、第一纳米柱层和第二纳米柱层,所述第一纳米柱层为非掺杂层,所述第二纳米柱层为第二型导电层;
刻蚀所述第一纳米柱层和所述第二纳米柱层至所述第一型导电层表面,形成纳米柱结构;
在所述第一型导电层表面及所述纳米柱结构表面依次外延生长多量子阱层、电子阻挡层和所述第二型导电层,其中,沿垂直于所述衬底的方向上,相对于所述第一型导电层背离所述衬底的表面,所述纳米柱结构的高度大于或等于所述多量子阱层和所述电子阻挡层的厚度之和。
优选地,所述衬底为图形化蓝宝石衬底。
优选地,所述纳米柱结构的个数与所述图形化蓝宝石衬底的凸起个数相同。
优选地,所述纳米柱结构的位置与所述图形化蓝宝石衬底上的凸起位置一一对应设置。
优选地,所述刻蚀所述第一纳米柱层和所述第二纳米柱层至所述第一型导电层表面,形成纳米柱结构,具体包括:
采用感应耦合等离子蚀刻技术刻蚀所述第一纳米柱层和所述第二纳米柱层至所述第一型导电层表面,形成纳米柱结构。
优选地,所述第一型非故意掺杂层、所述第一型导电层和所述第二型导电层均为氮化镓层。
优选地,所述非掺杂层的厚度小于或等于300nm。
优选地,所述非掺杂层包括非掺杂的AlN层、非掺杂的AlGaN层、非掺的GaN层中的一层或多层。
本申请还提供一种发光二极管外延结构,采用上面任意一项所述的发光二极管外延结构制作方法制作形成,所述发光二极管外延结构包括:
衬底;
位于所述衬底表面且沿背离所述衬底方向依次层叠的缓冲层、第一型非故意掺杂层和第一型导电层;
位于所述第一型导电层表面的多个纳米柱结构,所述纳米柱结构包括位于所述第一型导电层表面的非掺杂层和位于所述非掺杂层背离所述第一型导电层表面的第二型导电层;
位于所述第一型导电层表面非纳米柱结构区域,且沿背离所述衬底方向的依次层叠的多量子阱层和电子阻挡层;
覆盖所述电子阻挡层和所述纳米柱结构的第二型导电层。
本申请还提供一种发光二极管,包括:
上面所述的发光二极管外延结构;
以及位于所述发光二极管外延结构的第二型导电层表面的导电层;
与所述第一型导电层相连的第一电极以及与所述第二型导电层相连的第二电极。
经由上述的技术方案可知,本发明提供的发光二极管外延结构制作方法,通过先外延生长,再刻蚀形成纳米柱结构,然后再次外延多量子阱层、电子阻挡层和第二导电层。其中,纳米柱结构的高度大于或等于多量子阱层和电子阻挡层的厚度之和,从而能够保证纳米柱结构与后续生长的第二型导电层相接触,进而使得纳米柱结构代替现有技术中的V坑结构。由于采用先外延再刻蚀的方式形成纳米柱结构,相对于现有技术中后续采用第二型导电层填充V型坑的方式形成V坑结构,不会存在填不满的情况,纳米柱结构不止晶体质量好,而且设置了非掺层隔离第一型导电层和第二型导电层,从而从根本上解决现有技术由于V坑结构容易引起漏电而导致器件失效的问题。
本发明还提供一种发光二极管外延结构以及发光二极管,由于在制作过程中,采用上述发光二极管外延结构制作方法形成,使得纳米柱结构代替现有技术中的V坑结构,不止提高了发光二极管的发光效率,而且避免漏电引起器件失效的问题,提高了发光二极管的效率及可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为现有技术中带有V型坑的发光二极管外延结构示意图;
图2为本发明实施例提供的一种发光二极管外延结构制作方法流程图;
图3-图6为本发明实施例提供的发光二极管外延结构工艺流程截面图;
图7为本发明实施例提供的一种发光二极管结构示意图。
具体实施方式
正如背景技术部分所述,现有技术中为了改善多量子阱中原理P型GaN层的其他量子阱发光极弱的问题,在多量子阱中引入V-Pits结构。但V-Pits结构的引入,容易引起多量子阱的V型坑填不满而导致漏电引起器件失效的问题。
发明人发现出现上述现象的原因是,现有技术的发光二极管外延结构如图1所示,制作过程为:在蓝宝石衬底01上生长缓冲层02、u-GaN层03、n-GaN层04、应变层05、有源区06、p-GaN层08;其中,V型坑(V-Pits)07形成于应变层05,长大于有源区06,最后由p-GaN层08慢慢填平V型坑07。在生长p-GaN层08时,在V型坑07的侧壁生长速度小于在V型坑的平面上的生长速度,在p-GaN层08生长到指定厚度时,V型坑07内p-GaN材料较少,从而造成V型坑填不满。
基于此,本发明提供一种发光二极管外延结构制作方法,包括:
提供衬底;
在所述衬底上依次外延生长缓冲层、第一型非故意掺杂层、第一型导电层、第一纳米柱层和第二纳米柱层,所述第一纳米柱层为非掺杂层,所述第二纳米柱层为第二型导电层;
刻蚀所述第一纳米柱层和所述第二纳米柱层至所述第一型导电层表面,形成纳米柱结构;
在所述第一型导电层表面及所述纳米柱结构表面依次外延生长多量子阱层、电子阻挡层和所述第二型导电层,其中,沿垂直于所述衬底的方向上,相对于所述第一型导电层背离所述衬底的表面,所述纳米柱结构的高度大于或等于所述多量子阱层和所述电子阻挡层的厚度之和。
本发明提供的发光二极管外延结构制作方法,通过先外延生长,再刻蚀形成纳米柱结构,然后再次外延多量子阱层、电子阻挡层和第二型导电层。其中,纳米柱结构的高度大于或等于多量子阱层和电子阻挡层的厚度之和,从而能够保证纳米柱结构与后续生长的第二型导电层相接触,进而使得纳米柱结构代替现有技术中的V坑结构。由于采用先外延再刻蚀的方式形成纳米柱结构,相对于现有技术中后续采用第二型导电层填充V坑的方式形成V坑结构,不会存在填不满的情况,纳米柱结构不止晶体质量好,而且设置了非掺层隔离第一型导电层和第二型导电层,从而从根本上解决现有技术由于V坑结构容易引起漏电而导致器件失效的问题。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参见图2所示,图2为本发明实施例提供的一种发光二极管外延结构制作方法流程图,所述发光二极管外延结构制作方法包括:
S101:提供衬底;
本发明实施例中不限定所述衬底的具体材质,所述衬底可以是制作发光二极管时常用的衬底。需要说明的是,蓝宝石衬底具有较高的透光性,且在图形化蓝宝石衬底上外延生长晶体时能够得到晶体质量较好的晶体,因此,本实施例中可选的所述衬底为图形化蓝宝石衬底,所述图形化蓝宝石衬底上的凸起结构能够对有源区发出的朝向衬底方向的光进行反射,从而提高发光二极管的发光效率。
S102:在所述衬底上依次外延生长缓冲层、第一型非故意掺杂层、第一型导电层、第一纳米柱层和第二纳米柱层,所述第一纳米柱层为非掺杂层,所述第二纳米柱层为第二型导电层;
请参见图3所示,本实施例中在衬底1上依次外延生长缓冲层2、第一型非故意掺杂层3、第一型导电层4、第一纳米柱层5和第二纳米柱层6。
需要说明的是,本实施例中不限定第一型和第二型的具体类型,第一型为P型(或N型),则第二型为N型(或P型)。本实施例中也不限定所述第一型导电层和所述第二型导电层的具体材质,第一型导电层可以为N型掺杂层,第二型导电层可以为P型掺杂层,本实施例中对此不做限定。可选的,本实施例中,第一型导电层4为N型GaN层,第二纳米柱层6为P型GaN层。
本实施例中不限定所述外延生长的各层结构的具体材质。针对第一型导电层4为N型GaN层而言,为了获得较好的晶体质量,本实施例中可选的,第一型非故意掺杂层为非故意掺杂的GaN层,也即u-GaN层。
本实施例中第一纳米柱层5可以是非掺杂的AlN层、非掺杂的AlGaN层非掺的GaN层中的一层或多层,本实施例中对此不做限定,具体如何选择可以根据实际工艺需求而定。
S103:刻蚀所述第一纳米柱层和所述第二纳米柱层至所述第一型导电层表面,形成纳米柱结构;
具体的,请参见图4,刻蚀第一纳米柱层5和第二纳米柱层6至所述第一型导电层4的表面,形成纳米柱结构7。
本发明实施例中不限定刻蚀所述第一纳米柱层和所述第二纳米柱层形成纳米柱结构的具体刻蚀工艺,可选的,本实施例中采用感应耦合等离子(ICP)蚀刻技术刻蚀所述第一纳米柱层和所述第二纳米柱层,形成纳米柱结构。尤其是采用带元素探测的ICP蚀刻技术在第一型导电层表面形成纳米柱结构。
本实施例中不限定纳米柱结构的位置和数量,需要说明的是,本实施例中当衬底为图形化蓝宝石衬底时,为了避免纳米柱结构对发光二极管发光效率的影响,本实施例中刻蚀形成的纳米柱结构的个数与图形化蓝宝石衬底表面的凸起个数相同。可选的,纳米柱结构的位置与图形化蓝宝石衬底表面的凸起位置一一对应。具体的,在制作过程中,可以根据图形化蓝宝石衬底表面的凸起制作掩膜板,然后在进行ICP蚀刻,在对应位置形成纳米柱结构。
S104:在所述第一型导电层表面及所述纳米柱结构表面依次外延生长多量子阱层、电子阻挡层和所述第二型导电层,其中,沿垂直于所述衬底的方向上,相对于所述第一型导电层背离所述衬底的表面,所述纳米柱结构的高度大于或等于所述多量子阱层和所述电子阻挡层的厚度之和;
请参见图5,在第一型导电层4表面及纳米柱结构7的表面依次外延生长多量子阱(MQW)层8和电子阻挡层(EBL)9。
需要说明的是,第一纳米柱层起到隔离第一型导电层和第二型导电层的作用,但第一纳米柱层也即非掺杂层的厚度较厚时,会阻挡电子和空穴的复合,因此,其厚度不能太大。本实施例中可选的第一纳米柱层的厚度等于或小于300nm。
需要说明的是,本实施例中纳米柱结构替代了现有技术中的V型坑结构,为保证纳米柱结构能够与后续生长的第二型导电材料相接触,本实施例中如图5所示,沿垂直于衬底1表面的方向上,相对于第一型导电层4背离衬底1的表面,纳米柱结构7的高度H大于或等于多量子阱层8和电子阻挡层9的厚度之和h。也即在发光二极管外延结构的制作过程中,外延生长第一纳米柱层5和第二纳米柱层6时的厚度总和要大于或至少等于多量子阱层8和电子阻挡层9的厚度总和,以便后续刻蚀形成的纳米柱结构7的高度大于或等于多量子阱层8和电子阻挡层9的厚度总和。
请参见图6,本实施例中,外延生长一层第二型导电层11,第二型导电层10位于电子阻挡层9和纳米柱结构7之上,且覆盖电子阻挡层9和纳米柱结构7。
需要说明的是,本实施例中对各层结构的厚度不做限定,具体可以根据实际生产中发光二极管的制作而设定。基于上述制作方法本发明实施例提供一种发光二极管外延结构制作方法,具体如下:
提供图形化蓝宝石衬底;
在图形化蓝宝石衬底表面依次外延生长缓冲层、3μm厚的u-GaN层、3μm厚的N型GaN层、10nm厚AlN层和100nm厚第一P型GaN层,本实施例中AlN层为第一纳米柱层,第一P型GaN层为第二纳米柱层。
采用带元素探测的ICP蚀刻技术在表面形成密度与蓝宝石衬底的DPSS个数基本相同的纳米柱结构,蚀刻深度至N型GaN层,且形成的纳米柱体的高度略大于110nm,非纳米柱体区域的材料为N型GaN,也即裸露的N型GaN层表面。
在N型GaN层表面和纳米柱结构表面二次外延,依次形成5nm厚的u-GaN层、70nm厚的MQW有源区和30nm厚的EBL、以及30nm厚的第二P型GaN层,所述第二P型GaN层为第二型导电层。
至此,发光二极管外延结构形成。
本发明实施例提供的发光二极管外延结构制作方法,通过先外延生长,再刻蚀形成纳米柱结构,然后再次外延多量子阱层、电子阻挡层和第二型导电层。其中,纳米柱结构的高度大于或等于多量子阱层和电子阻挡层的厚度之和,从而能够保证纳米柱结构与后续生长的第二型导电层相接触,进而使得纳米柱结构代替现有技术中的V坑结构。由于采用先外延再刻蚀的方式形成纳米柱结构,相对于现有技术中后续采用第二型导电层填充V坑的方式形成V坑结构,不会存在填不满的情况,纳米柱结构不止晶体质量好,而且设置了非掺层隔离第一型导电层和第二型导电层,从而从根本上解决现有技术由于V坑结构容易引起漏电而导致器件失效的问题。
本发明实施例还提供一种发光二极管外延结构,采用上面实施例所述的发光二极管外延结构制作方法制作形成,具体请参见图6,所述发光二极管外延结构包括:衬底1;位于衬底1表面且沿背离衬底1方向依次层叠的缓冲层2、第一型非故意掺杂层3和第一型导电层4;位于第一型导电层4表面的多个纳米柱结构7,纳米柱结构7包括位于第一型导电层表面的非掺杂层和位于非掺杂层背离第一型导电层表面的第二型导电层;位于第一型导电层4表面非纳米柱结构区域,且沿背离衬底1方向的依次层叠的多量子阱层8和电子阻挡层9;覆盖电子阻挡层9和纳米柱结构7的第二型导电层10。
本实施例中可选的,所述衬底为图形化蓝宝石衬底。所述第一型非故意掺杂层、所述第一型导电层和所述第二型导电层均为氮化镓层。所述非掺杂层包括非掺杂的AlN层、非掺杂的AlGaN层、非掺的GaN层中的一层或多层。
本发明实施例提供的发光二极管外延结构,由于在制作过程中,采用上面实施例中所述的发光二极管外延结构制作方法形成,使得纳米柱结构代替现有技术中的V坑结构,不止提高了发光二极管的发光效率,而且避免漏电引起器件失效的问题,提高了发光二极管的效率及可靠性。
本发明实施例还提供一种光二极管,如图7所示,包括:上面实施例中所述的发光二极管外延结构;以及位于所述发光二极管外延结构的第二型导电层表面的导电层11;与所述第一型导电层相连的第一电极12以及与所述第二型导电层相连的第二电极13,第一电极12和多量子阱层、第二型导电层、导电层11等之间还设置有电极隔离层14。
需要说明的是,本实施例中不限定所述第一电极和所述第二电极的具体材质,可以根据实际需求进行选择。另外,本实施例中第二型导电层和第二电极之间还可以包括电流阻挡层。
本实施例中所述导电层位于所述多量子阱层的发光侧,因此,所述导电层需要具备较高的透光率,避免所述发光二极管的有源层发出的光被损耗,因此,本实施例中可选的,所述导电层的材质为氧化铟锡(ITO)。
本发明实施例提供的发光二极管,由于在制作过程中,采用上述发光二极管外延结构制作方法形成,使得纳米柱结构代替现有技术中的V坑结构,不止提高了发光二极管的发光效率,而且避免漏电引起器件失效的问题,提高了发光二极管的效率及可靠性。
需要说明的是,本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种发光二极管外延结构制作方法,其特征在于,包括:
提供衬底;
在所述衬底上依次外延生长缓冲层、第一型非故意掺杂层、第一型导电层、第一纳米柱层和第二纳米柱层,所述第一纳米柱层为非掺杂层,所述第二纳米柱层为第二型导电层;
刻蚀所述第一纳米柱层和所述第二纳米柱层至所述第一型导电层表面,形成纳米柱结构;
在所述第一型导电层表面及所述纳米柱结构表面依次外延生长多量子阱层、电子阻挡层和所述第二型导电层,其中,沿垂直于所述衬底的方向上,相对于所述第一型导电层背离所述衬底的表面,所述纳米柱结构的高度大于或等于所述多量子阱层和所述电子阻挡层的厚度之和。
2.根据权利要求1所述的发光二极管外延结构制作方法,其特征在于,所述衬底为图形化蓝宝石衬底。
3.根据权利要求2所述的发光二极管外延结构制作方法,其特征在于,所述纳米柱结构的个数与所述图形化蓝宝石衬底的凸起个数相同。
4.根据权利要求3所述的发光二极管外延结构制作方法,其特征在于,所述纳米柱结构的位置与所述图形化蓝宝石衬底上的凸起位置一一对应设置。
5.根据权利要求1-4任意一项所述的发光二极管外延结构制作方法,其特征在于,所述刻蚀所述第一纳米柱层和所述第二纳米柱层至所述第一型导电层表面,形成纳米柱结构,具体包括:
采用感应耦合等离子蚀刻技术刻蚀所述第一纳米柱层和所述第二纳米柱层至所述第一型导电层表面,形成纳米柱结构。
6.根据权利要求1所述的发光二极管外延结构制作方法,其特征在于,所述第一型非故意掺杂层、所述第一型导电层和所述第二型导电层均为氮化镓层。
7.根据权利要求6所述的发光二极管外延结构制作方法,其特征在于,所述非掺杂层的厚度小于或等于300nm。
8.根据权利要求6所述的发光二极管外延结构制作方法,其特征在于,所述非掺杂层包括非掺杂的AlN层、非掺杂的AlGaN层、非掺的GaN层中的一层或多层。
9.一种发光二极管外延结构,其特征在于,采用权利要求1-8任意一项所述的发光二极管外延结构制作方法制作形成,所述发光二极管外延结构包括:
衬底;
位于所述衬底表面且沿背离所述衬底方向依次层叠的缓冲层、第一型非故意掺杂层和第一型导电层;
位于所述第一型导电层表面的多个纳米柱结构,所述纳米柱结构包括位于所述第一型导电层表面的非掺杂层和位于所述非掺杂层背离所述第一型导电层表面的第二型导电层;
位于所述第一型导电层表面非纳米柱结构区域,且沿背离所述衬底方向的依次层叠的多量子阱层和电子阻挡层;
覆盖所述电子阻挡层和所述纳米柱结构的第二型导电层。
10.一种发光二极管,其特征在于,包括:
权利要求9所述的发光二极管外延结构;
以及位于所述发光二极管外延结构的第二型导电层表面的导电层;
与所述第一型导电层相连的第一电极以及与所述第二型导电层相连的第二电极。
CN201710596447.3A 2017-07-20 2017-07-20 一种发光二极管外延结构及其制作方法、发光二极管 Active CN107331742B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710596447.3A CN107331742B (zh) 2017-07-20 2017-07-20 一种发光二极管外延结构及其制作方法、发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710596447.3A CN107331742B (zh) 2017-07-20 2017-07-20 一种发光二极管外延结构及其制作方法、发光二极管

Publications (2)

Publication Number Publication Date
CN107331742A true CN107331742A (zh) 2017-11-07
CN107331742B CN107331742B (zh) 2019-02-22

Family

ID=60227679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710596447.3A Active CN107331742B (zh) 2017-07-20 2017-07-20 一种发光二极管外延结构及其制作方法、发光二极管

Country Status (1)

Country Link
CN (1) CN107331742B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107958900A (zh) * 2017-12-08 2018-04-24 广东工业大学 一种垂直结构的发光二极管
WO2022100390A1 (zh) * 2020-11-16 2022-05-19 至芯半导体(杭州)有限公司 紫外led结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100661960B1 (ko) * 2005-09-28 2006-12-28 엘지전자 주식회사 발광 다이오드 및 그 제조 방법
KR20120029215A (ko) * 2010-09-16 2012-03-26 삼성엘이디 주식회사 반도체 발광소자 및 이를 제조하는 방법
CN104918878A (zh) * 2012-10-26 2015-09-16 艾利迪公司 光电子设备及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100661960B1 (ko) * 2005-09-28 2006-12-28 엘지전자 주식회사 발광 다이오드 및 그 제조 방법
KR20120029215A (ko) * 2010-09-16 2012-03-26 삼성엘이디 주식회사 반도체 발광소자 및 이를 제조하는 방법
CN104918878A (zh) * 2012-10-26 2015-09-16 艾利迪公司 光电子设备及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107958900A (zh) * 2017-12-08 2018-04-24 广东工业大学 一种垂直结构的发光二极管
CN107958900B (zh) * 2017-12-08 2023-09-12 广东工业大学 一种垂直结构的发光二极管
WO2022100390A1 (zh) * 2020-11-16 2022-05-19 至芯半导体(杭州)有限公司 紫外led结构及其制备方法

Also Published As

Publication number Publication date
CN107331742B (zh) 2019-02-22

Similar Documents

Publication Publication Date Title
TWI436498B (zh) 氮化物半導體發光裝置
KR101258583B1 (ko) 나노 로드 발광 소자 및 그 제조 방법
CN110168753B (zh) 具有发光二极管的光电器件
CA2577917C (en) Nitride semiconductor light emitting device and fabrication method thereof
CN103426373A (zh) 发光二极管显示器与其制造方法
CN104919604A (zh) 氮化物半导体发光元件
WO2012089003A1 (zh) 具有复合式双电流扩展层的氮化物发光二极管
CN103325899A (zh) 白光发光二极管
JP2008047860A (ja) 表面凹凸の形成方法及びそれを利用した窒化ガリウム系発光ダイオード素子の製造方法
KR102587949B1 (ko) 질화물 기반의 발광 장치에서 정공 주입을 위한 이종 터널링 접합
CN204407349U (zh) 一种氮化镓基发光二极管
JP7167330B2 (ja) 光取出し効率を向上させるための紫外ledチップ及びその製造方法
KR101322927B1 (ko) 발광 다이오드 소자 및 그의 제조 방법
CN106057990A (zh) 一种GaN基发光二极管的外延片的制作方法
KR20120055391A (ko) 나노로드 발광소자
CN107331742B (zh) 一种发光二极管外延结构及其制作方法、发光二极管
JP2007088269A (ja) 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
KR20130099574A (ko) 질화갈륨 기판을 갖는 발광 다이오드
JP3758562B2 (ja) 窒化物半導体多色発光素子
CN102222745A (zh) 发光二极管及其制造方法
KR20190133417A (ko) 발광 소자 및 이의 제조 방법
US20100059773A1 (en) Semiconductor light-emitting device
CN213692084U (zh) 一种高内量子效率的绿光led磊晶结构
US9105763B2 (en) Light emitting diode chip and manufacturing method thereof
KR101978485B1 (ko) 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221024

Address after: Room 420-10, South Building, Torch Plaza, No. 56-58, Torch Road, Torch Park, Torch High-tech Zone, Xiamen, Fujian 361006

Patentee after: Xiamen Future Display Technology Research Institute Co.,Ltd.

Address before: 361100 Fujian Xiamen torch high tech Zone (Xiangan) Industrial Zone, No. 259-269, Xiang Tian Road.

Patentee before: Xiamen Changelight Co.,Ltd.

TR01 Transfer of patent right