CN107958900B - 一种垂直结构的发光二极管 - Google Patents

一种垂直结构的发光二极管 Download PDF

Info

Publication number
CN107958900B
CN107958900B CN201711294960.3A CN201711294960A CN107958900B CN 107958900 B CN107958900 B CN 107958900B CN 201711294960 A CN201711294960 A CN 201711294960A CN 107958900 B CN107958900 B CN 107958900B
Authority
CN
China
Prior art keywords
layer
substrate
emitting diode
light emitting
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711294960.3A
Other languages
English (en)
Other versions
CN107958900A (zh
Inventor
何苗
王成民
赵韦人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong University of Technology
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN201711294960.3A priority Critical patent/CN107958900B/zh
Publication of CN107958900A publication Critical patent/CN107958900A/zh
Application granted granted Critical
Publication of CN107958900B publication Critical patent/CN107958900B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种垂直结构的发光二极管,该发光二极管包括:衬底;设置在衬底上的第一缓冲层、第二缓冲层、未掺杂GaN层、n型GaN层、多量子阱结构层、电子屏蔽层、p型GaN层、透明导电薄膜层;贯穿透明导电薄膜层、p型GaN层、电子屏蔽层、多量子阱结构层、n型GaN层,直至暴露出未掺杂GaN层的第一凹槽,第一凹槽的第一表面与衬底成预设角度,第一凹槽的第二表面与所述衬底垂直;沿着第一表面贯穿未掺杂GaN层、第二缓冲层、第一缓冲层、衬底的通孔;设置在第一表面以及通孔上的反光层、绝缘层、第一金属导电层;贯穿衬底、第一缓冲层、第二缓冲层,直至暴露出n型GaN层的第二凹槽。该发光二极管满足大功率照明要求。

Description

一种垂直结构的发光二极管
技术领域
本发明涉及半导体发光技术领域,更具体地说,尤其涉及一种垂直结构的发光二极管。
背景技术
随着科学技术的不断发展,发光二极管已广泛应用于人们的日常生活、工作以及工业中,为人们的生活带来了极大的便利。
发光二极管(Light Emitting Diode,LED)具有效率高、能耗低、寿命长、无污染、体积小、色彩丰富等诸多优点,为一种重要的固态照明装置。
但是,现有技术中发光二极管的实现大功率照明要求的难度高,出光效率低,无法满足市场需求。
发明内容
为解决上述问题,本发明提供了一种垂直结构的发光二极管,结构简单,极易实现大功率照明要求,出光效率高。
为实现上述目的,本发明提供如下技术方案:
一种垂直结构的发光二极管,所述发光二极管包括:
衬底;
设置在所述衬底上的外延层结构,所述外延层结构包括:在第一方向上依次设置的第一缓冲层、第二缓冲层、未掺杂GaN层、n型GaN层、多量子阱结构层、电子屏蔽层、p型GaN层以及透明导电薄膜层,其中,所述第一方向垂直于所述衬底,且由所述衬底指向所述外延层结构;
贯穿所述透明导电薄膜层、所述p型GaN层、所述电子屏蔽层、所述多量子阱结构层以及所述n型GaN层,直至暴露出所述未掺杂GaN层的多个第一凹槽,其中,所述第一凹槽的第一表面与所述衬底之间成预设角度,所述第一凹槽的第二表面与所述衬底垂直;
沿着所述第一表面贯穿所述未掺杂GaN层、所述第二缓冲层、所述第一缓冲层以及所述衬底的多个通孔,所述通孔与所述衬底之间成所述预设角度;
依次设置在所述第一表面以及所述通孔上的反光层、绝缘层以及第一金属导电层;
贯穿所述衬底、所述第一缓冲层、所述第二缓冲层以及所述未掺杂GaN层,直至暴露出所述n型GaN层的多个第二凹槽,其中,所述第二凹槽为正梯形结构。
优选的,在上述发光二极管中,所述发光二极管还包括:
设置在所述衬底背离所述外延层一侧的基底,所述基底上设置有多个凸起,且所述凸起与所述第二凹槽相匹配。
优选的,在上述发光二极管中,所述发光二极管还包括:
设置在所述基底与所述衬底之间的第二金属导电层,且位于所述第二凹槽与所述通孔之间的第二金属导电层上设置有镂空区域。
优选的,在上述发光二极管中,所述发光二极管还包括:
设置在所述基底上的N电极银浆导电沟槽以及P电极银浆导电凹槽,其中,所述N电极银浆导电凹槽的一端与位于所述第二凹槽背离所述通孔的第二金属导电层连接,所述N电极银浆导电凹槽的另一端与N电极连接,所述P电极银浆导电凹槽的一端与位于所述镂空区域背离所述第二凹槽的第二金属导电层连接,所述P电极银浆导电凹槽的另一端与P电极连接。
优选的,在上述发光二极管中,所述衬底为纳米多孔硅衬底。
优选的,在上述发光二极管中,所述多量子阱结构层为InxGa1-xN多量子阱结构层或GaN多量子阱结构层,其中,0.5≤x≤0.55。
优选的,在上述发光二极管中,所述预设角度的范围为40°-50°,包括端点值。
优选的,在上述发光二极管中,所述第一缓冲层为AlN缓冲层。
优选的,在上述发光二极管中,所述第二缓冲层为AlGaN缓冲层。
通过上述描述可知,本发明提供的一种垂直结构的发光二极管,首先通过刻蚀衬底的方式制作垂直结构发光二极管,相比较现有技术中通过剥离衬底的方式,避免了损伤发光二极管外延片结构的问题;其次,将第一金属导电层设置在所述第一表面以及所述通孔上,优化了垂直结构的发光二极管的金属布线方式,提高了器件的稳定性;并且,外延层结构中的电子屏蔽层和多量子阱结构层,极大程度的增大了内量子效率,增加了电子和空穴的复合几率;最后,可以根据不同的功率要求设计不同数量的芯片数量,实现级联,以实现大功率输出的垂直结构的发光二极管。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种垂直结构的发光二极管的结构示意图;
图2为本发明实施例提供的一种基底的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1,图1为本发明实施例提供的一种垂直结构的发光二极管的结构示意图。
所述发光二极管包括:
衬底11;设置在所述衬底11上的外延层结构,所述外延层结构包括:在第一方向上依次设置的第一缓冲层12、第二缓冲层13、未掺杂GaN层14、n型GaN层15、多量子阱结构层16、电子屏蔽层17、p型GaN层18以及透明导电薄膜层19,其中,所述第一方向垂直于所述衬底11,且由所述衬底11指向所述外延层结构;贯穿所述透明导电薄膜层19、所述p型GaN层18、所述电子屏蔽层17、所述多量子阱结构层16以及所述n型GaN层15,直至暴露出所述未掺杂GaN层14的多个第一凹槽20,其中,所述第一凹槽20的第一表面与所述衬底11之间成预设角度,所述第一凹槽20的第二表面与所述衬底11垂直;沿着所述第一表面贯穿所述未掺杂GaN层14、所述第二缓冲层13、所述第一缓冲层12以及所述衬底11的多个通孔,所述通孔与所述衬底11之间成所述预设角度;依次设置在所述第一表面以及所述通孔上的反光层21、绝缘层22以及第一金属导电层23;贯穿所述衬底11、所述第一缓冲层12、所述第二缓冲层13以及所述未掺杂GaN层14,直至暴露出所述n型GaN层15的多个第二凹槽24,其中,所述第二凹槽24为正梯形结构。
具体的,在本发明实施例中,所述衬底11可选为纳米多孔硅衬底,相比较蓝宝石衬底,在一定程度上降低了生产成本。
但是,由于Si与GaN的晶格失配较大,从而导致在硅衬底上生长的GaN外延层结构出现很多位错,并且硅与GaN的热失配高达50%以上,极易在外延层中产生巨大的应力,进而造成外延片龟裂。
为了解决外延片出现位错以及龟裂的问题,在本发明实施例中,通过在硅衬底上生长第一缓冲层12以及第二缓冲层13以降低外延层之间的应力,其中,所述第一缓冲层12可选为AlN缓冲层,第二缓冲层13可选为AlGaN缓冲层。需要说明的是,缓冲层材料的选择具有多样性,在本发明实施例中并不作限定,例如,在Si衬底的(111)晶向上用MBE(MolecularBeam Epitaxy,分子束外延)方法在800℃的环境下沉积金属Sc的氮化物作为缓冲层以降低外延层的应力,再利用金属有机化学气相沉积法沉积GaN薄膜降低位错等等,均可降低外延层的缺陷密度,以提高发光二极管的性能。
其中,在本发明实施例中,首先,在700℃的环境下,在衬底上沉积低温AlN缓冲层,该AlN缓冲层的厚度可选为90nm-110nm,其次,在1250℃的环境下,在AlN缓冲层背离衬底的一侧再沉积高温AlGaN缓冲层,该AlGaN缓冲层的厚度可选为90nm-110nm。例如,AlN缓冲层的厚度为90nm或100nm或110nm,AlGaN缓冲层的厚度为90nm或100nm或110nm,AlN缓冲层的厚度与AlGaN缓冲层的厚度可以相同也可以不同。
当第一缓冲层12以及第二缓冲层13生长完成后,通过MOCVD(Metal-organicChemical Vapor Deposition,金属有机化合物化学气相沉淀)工艺进行外延层的生长,首先生长未掺杂GaN层14,之后生长n型GaN层15,具体的,通过在GaN中掺杂SiH4实现n型掺杂,其掺杂浓度为5.0*1019cm-3左右,然后生长多量子阱结构层,当所述多量子阱结构层16为GaN多量子阱结构层时,将GaN垒层生长温度控制在1040℃-1060℃,例如将GaN垒层生长温度控制为1050℃,当所述多量子阱结构层16为InxGa1-xN多量子阱结构层时,其中,0.5≤x≤0.55,将其生长温度控制在750℃-850℃,例如将其生长温度控制在800℃,并将InxGa1-xN多量子阱结构层的垒层和阱层的厚度保持在7nm-9nm,生长周期可选为八个周期,用于保证电子和空穴能够充分复合。
为了防止电子脱离多量子阱结构层16向p型GaN层18泄漏,在所述多量子阱结构层16背离所述n型GaN层15的一侧生长电子屏蔽层17,该电子屏蔽层17的材料优选采用InxGa1-xN三元合金,其中,0.5≤x≤0.55,电子屏蔽层17使靠近p型GaN层18的位置获得更高的势垒,有效阻止了电子向p型GaN层18扩散。
当电子屏蔽层17生长完成后,生长p型GaN层18,可选的采用Mg元素实现p型掺杂,当P型GaN层18生长结束后需要在氮气的环境下进行退火,退火温度控制在740℃-760℃之间,例如退火温度控制在750℃,用于实现更好的掺杂浓度。
由于p型GaN层18的掺杂浓度受限,为了能够使电流更好的扩展,在本发明实施例中通过磁控溅射的方式在p型GaN层18背离电子屏蔽层17的一侧溅射一层透明导电薄膜层19,该透明导电薄膜层19可选为ITO透明导电层,既能保证电流的扩展又能保证光的透过率。
当外延层结构生长完成后,需要根据所需器件的功率大小对芯片进行刻蚀以及对垂直结构线路连接的设计,如图1所示,本发明实施例以三个发光二极管级联,实现大功率输出器件为例说明。
首先,对外延层进行刻蚀,形成贯穿所述透明导电薄膜层19、所述p型GaN层18、所述电子屏蔽层17、所述多量子阱结构层16以及所述n型GaN层15,直至暴露出所述未掺杂GaN层14的多个第一凹槽20,其中,所述第一凹槽的第一表面与所述衬底11之间成预设角度,所述凹槽的第二表面与所述衬底11垂直。
之后,沿着所述第一表面形成贯穿所述未掺杂GaN层14、第二缓冲层13、第一缓冲层12以及所述衬底11的多个通孔,所述通孔与所述衬底11之间成所述预设角度。也就是说,将通孔与第一表面位于同一平面,保证后续的第一金属导电层23的连接一致性,可选的,所述预设角度的范围为40°-50°,例如所述预设角度为45°。
刻蚀出的所述第一凹槽20以及所述通孔用于金属布线,在达到垂直结构的要求同时并不需要额外的金线的连接,提高了器件的稳定性。
然后,在所述第一凹槽的第一表面以及所述通孔所在的平面依次设置反光层21、绝缘层22以及第一金属导电层23,为了防止发光二极管短路,因此需要设置绝缘层22,为了减少绝缘层22对发光二极管发出的光进行吸收,在外延层结构与绝缘层22之间设置反光层21。其第一金属导电层23与透明导电薄膜层19连接,用于对p型GaN层18进行电路连接。
进一步的,为了保证垂直结构的发光二极管的垂直电流的正常流通,对衬底11进行刻蚀,从衬底11背离外延层的一侧开始进行刻蚀,形成贯穿所述衬底11、所述第一缓冲层12、所述第二缓冲层13以及所述未掺杂GaN层14,直至暴露出所述n型GaN层15的多个第二凹槽24,其中,所述第二凹槽24为正梯形结构。暴露出n型GaN层15是为了保证n电极连接的要求。
具体的,在本发明实施例中,通过刻蚀衬底的方式制作垂直结构发光二极管,相比较现有技术中通过剥离衬底的方式,避免了损伤发光二极管外延片结构的问题。
基于本发明上述实施例提供的发光二极管结构,所述发光二极管还包括:
设置在所述衬底11背离所述外延层一侧的基底26,如图2所示,所述基底26上设置有多个凸起27,且所述凸起27与所述第二凹槽24相匹配。
具体的,依据衬底11刻蚀后的第二凹槽24的结构以及体积,对陶瓷基底26进行刻蚀,形成相对应的凸起结构27,以实现与衬底11之间的全匹配。
也就是说,将刻蚀好第一凹槽20以及第二凹槽24以及通孔的发光二极管采用焊接的方式,和高热导率的陶瓷基底26键合在一起,以形成无缝连接。
进一步的,所述发光二极管还包括:
如图1所示,设置在所述基底26与所述衬底11之间的第二金属导电层25,且位于所述第二凹槽24与所述通孔之间的第二金属导电层25上设置有镂空区域。
也就是说,第二金属导电层25与n型GaN层15接触连接,且分别与反光层21、绝缘层22以及第一金属导电层23接触连接,由于第一金属导电层23与透明导电薄膜层19连接,也就是说与p型GaN层18导通,那么将位于所述第二凹槽24与所述通孔之间的第二金属导电层25上设置有镂空区域,以避免p型区域与n型区域导通。
进一步的,所述发光二极管还包括:
如图2所示,设置在所述基底26上的N电极银浆导电沟槽28以及P电极银浆导电凹槽29,其中,所述N电极银浆导电凹槽28的一端与位于所述第二凹槽24背离所述通孔的第二金属导电层25连接,所述N电极银浆导电凹槽28的另一端与N电极30连接,所述P电极银浆导电凹槽29的一端与位于所述镂空区域背离所述第二凹槽24的第二金属导电层25连接,所述P电极银浆导电凹槽29的另一端与P电极31连接。
也就是说,在基底31的两侧开设电极沟槽,灌入银浆作为电极端的连接通道,在基底31的两次分别引出N电极30与P电极31。
如图1所示,本发明实施例中,以三个发光二极管级联进行举例说明,不可避免的,本发明实施例可根据功率需求,通过对外延层的刻蚀,形成多个发光二极管,进行级联,实现大功率输出,该方式更加方便快捷。
通过上述描述可知,本发明提供的一种垂直结构的发光二极管,通过外延层侧面进行金属布线以及基底与衬底之间的金属布线,以使对电路的限制要求更低,电路设计更加灵活,更容易实现大功率的封装,并且可以根据功率需求设计不同的发光二极管的数量以及分布,实用性以及灵活性很强。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (7)

1.一种垂直结构的发光二极管,其特征在于,所述发光二极管包括:
衬底;
设置在所述衬底上的外延层结构,所述外延层结构包括:在第一方向上依次设置的第一缓冲层、第二缓冲层、未掺杂GaN层、n型GaN层、多量子阱结构层、电子屏蔽层、p型GaN层以及透明导电薄膜层,其中,所述第一方向垂直于所述衬底,且由所述衬底指向所述外延层结构;
贯穿所述透明导电薄膜层、所述p型GaN层、所述电子屏蔽层、所述多量子阱结构层以及所述n型GaN层,直至暴露出所述未掺杂GaN层的多个第一凹槽,其中,所述第一凹槽的第一表面与所述衬底之间成预设角度,所述第一凹槽的第二表面与所述衬底垂直;
沿着所述第一表面贯穿所述未掺杂GaN层、所述第二缓冲层、所述第一缓冲层以及所述衬底的多个通孔,所述通孔与所述衬底之间成所述预设角度;
依次设置在所述第一表面以及所述通孔上的反光层、绝缘层以及第一金属导电层;
贯穿所述衬底、所述第一缓冲层、所述第二缓冲层以及所述未掺杂GaN层,直至暴露出所述n型GaN层的多个第二凹槽,其中,所述第二凹槽为正梯形结构;
所述发光二极管还包括:
设置在所述衬底背离所述外延层一侧的基底,所述基底上设置有多个凸起,且所述凸起与所述第二凹槽相匹配;
所述多量子阱结构层为InxGa1-xN多量子阱结构层或GaN多量子阱结构层,其中,0.5≤x≤0.55。
2.根据权利要求1所述的发光二极管,其特征在于,所述发光二极管还包括:
设置在所述基底与所述衬底之间的第二金属导电层,且位于所述第二凹槽与所述通孔之间的第二金属导电层上设置有镂空区域。
3.根据权利要求2所述的发光二极管,其特征在于,所述发光二极管还包括:
设置在所述基底上的N电极银浆导电凹槽以及P电极银浆导电凹槽,其中,所述N电极银浆导电凹槽的一端与位于所述第二凹槽背离所述通孔的第二金属导电层连接,所述N电极银浆导电凹槽的另一端与N电极连接,所述P电极银浆导电凹槽的一端与位于所述镂空区域背离所述第二凹槽的第二金属导电层连接,所述P电极银浆导电凹槽的另一端与P电极连接。
4.根据权利要求1所述的发光二极管,其特征在于,所述衬底为纳米多孔硅衬底。
5.根据权利要求1所述的发光二极管,其特征在于,所述预设角度的范围为40°-50°,包括端点值。
6.根据权利要求1所述的发光二极管,其特征在于,所述第一缓冲层为AlN缓冲层。
7.根据权利要求1所述的发光二极管,其特征在于,所述第二缓冲层为AlGaN缓冲层。
CN201711294960.3A 2017-12-08 2017-12-08 一种垂直结构的发光二极管 Active CN107958900B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711294960.3A CN107958900B (zh) 2017-12-08 2017-12-08 一种垂直结构的发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711294960.3A CN107958900B (zh) 2017-12-08 2017-12-08 一种垂直结构的发光二极管

Publications (2)

Publication Number Publication Date
CN107958900A CN107958900A (zh) 2018-04-24
CN107958900B true CN107958900B (zh) 2023-09-12

Family

ID=61958447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711294960.3A Active CN107958900B (zh) 2017-12-08 2017-12-08 一种垂直结构的发光二极管

Country Status (1)

Country Link
CN (1) CN107958900B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115347096B (zh) * 2022-10-18 2023-08-22 江西兆驰半导体有限公司 GaN基发光二极管外延片及其制备方法
CN115832135B (zh) * 2023-02-14 2023-05-02 江西兆驰半导体有限公司 硅基发光二极管外延片及其制备方法、发光二极管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244169A (zh) * 2011-06-23 2011-11-16 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
CN105514232A (zh) * 2016-01-08 2016-04-20 华灿光电股份有限公司 一种发光二极管外延片、发光二极管及外延片的制作方法
CN107331742A (zh) * 2017-07-20 2017-11-07 厦门乾照光电股份有限公司 一种发光二极管外延结构及其制作方法、发光二极管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102244169A (zh) * 2011-06-23 2011-11-16 映瑞光电科技(上海)有限公司 发光二极管及其制造方法
CN105514232A (zh) * 2016-01-08 2016-04-20 华灿光电股份有限公司 一种发光二极管外延片、发光二极管及外延片的制作方法
CN107331742A (zh) * 2017-07-20 2017-11-07 厦门乾照光电股份有限公司 一种发光二极管外延结构及其制作方法、发光二极管

Also Published As

Publication number Publication date
CN107958900A (zh) 2018-04-24

Similar Documents

Publication Publication Date Title
JP6934812B2 (ja) 発光素子及びそれを含む発光素子アレイ
US9142718B2 (en) Light emitting device
US8748932B2 (en) Light emitting device having curved top surface with fine unevenness
US9520535B2 (en) Light emitting device and lighting system
EP2296197B1 (en) Light emitting device, light emitting device package and lighting system including the same
US20090114940A1 (en) Light-Emitting Device
CN102097552B (zh) 发光器件、发光器件封装以及照明系统
US20080023709A1 (en) Semiconductor light-emitting device and method of fabricating the same
CN101375419A (zh) 氮化物半导体发光元件
KR101047652B1 (ko) 발광소자 및 그 제조방법
US7772600B2 (en) Light emitting device having zener diode therein and method of fabricating the same
CN102280547A (zh) 一种有源区为p型的氮化镓系半导体发光管
KR20110027296A (ko) 발광소자 및 그 제조방법
CN107958900B (zh) 一种垂直结构的发光二极管
JP2020504909A (ja) 半導体素子及びこれを含む発光素子パッケージ
KR20140061827A (ko) 반도체 발광소자 및 반도체 발광소자의 제조방법
CN112510130A (zh) 一种倒装结构蓝光Mico-LED芯片设计制造方法
TWI437731B (zh) 一種具有提升光取出率之半導體光電元件及其製造方法
KR101025948B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20130006843A (ko) 발광소자
CN207282519U (zh) 一种薄膜led芯片结构
KR100946102B1 (ko) 질화물 반도체 발광소자
CN103390709A (zh) 一种具有双重作用电极的发光二极管及其制作方法
CN114156373B (zh) 发光二极管的制备方法
CN109360874B (zh) 基于石墨烯及多环银纳米薄膜电极的发光器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant