KR101174331B1 - 에피 구조로 형성된 고효율 반도체 광소자 및 그 제조방법 - Google Patents

에피 구조로 형성된 고효율 반도체 광소자 및 그 제조방법 Download PDF

Info

Publication number
KR101174331B1
KR101174331B1 KR1020100002818A KR20100002818A KR101174331B1 KR 101174331 B1 KR101174331 B1 KR 101174331B1 KR 1020100002818 A KR1020100002818 A KR 1020100002818A KR 20100002818 A KR20100002818 A KR 20100002818A KR 101174331 B1 KR101174331 B1 KR 101174331B1
Authority
KR
South Korea
Prior art keywords
layer
barrier layer
well
type
forming
Prior art date
Application number
KR1020100002818A
Other languages
English (en)
Other versions
KR20110082886A (ko
Inventor
남옥현
박지숙
민대홍
정주철
김진완
Original Assignee
한국산업기술대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국산업기술대학교산학협력단 filed Critical 한국산업기술대학교산학협력단
Priority to KR1020100002818A priority Critical patent/KR101174331B1/ko
Publication of KR20110082886A publication Critical patent/KR20110082886A/ko
Application granted granted Critical
Publication of KR101174331B1 publication Critical patent/KR101174331B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Abstract

본 발명은 활성층의 다중 양자 우물(MQW: Multi-Quantum Well) 구조에 P형 또는 N형의 도펀트를 선택적으로 도핑한 배리어층을 갖는 구조와 각 배리어층의 상하에 도펀트의 확산을 방지하기 위한 확산 방지층(DBL: Diffusion Blocking Layer)을 삽입한 구조를 반도체 광소자에 적용하여 양자 효율을 향상시킬 수 있는 반도체 광소자 및 그 제조 방법에 관한 것이다. 본 발명의 일면에 따른 반도체 소자의 제조 방법은, N형 화합물 반도체층과 P형 화합물 반도체 층 사이에 활성층과 전자 차단층(EBL)을 갖는 광소자 구조를 형성하는 반도체 소자의 제조 방법으로서, 상기 활성층은 다중 양자 우물(MQW)층 구조를 포함하고, 상기 MQW층을 형성하는 과정은, 배리어층을 형성하는 제1과정, 상기 배리어층 상부에 우물층을 형성하는 제2과정, 및 상기 우물층 상부의 배리어층을 형성하는 제3과정을 포함하며, 상기 우물층 하부의 배리어층 또는 상기 우물층 상부의 배리어층이 소정 도펀트로 도핑된 것을 특징으로 한다.

Description

에피 구조로 형성된 고효율 반도체 광소자 및 그 제조방법{High Efficiency Semiconductor Photo Device of Epitaxial Structure and Manufacturing Method thereof}
본 발명은 반도체 광소자에 관한 것으로서, 특히, 활성층의 다중 양자 우물(MQW: Multi-Quantum Well) 구조에 P형 또는 N형의 도펀트를 선택적으로 도핑한 배리어층을 갖는 구조와 각 배리어층의 상하에 도펀트의 확산을 방지하기 위한 확산 방지층(DBL: Diffusion Blocking Layer)을 삽입한 구조를 발광 다이오드(LED), 레이저 다이오드, 광검출 소자 또는 태양 전지 등의 반도체 광소자에 적용하여 양자 효율을 향상시킬 수 있는 반도체 광소자 및 그 제조 방법에 관한 것이다.
발광 다이오드(LED), 레이저 다이오드, 광검출 소자 또는 태양 전지 등의 반도체 광소자는 P형 반도체층과 N형 반도체층 사이에 활성층을 접합한 기본 구조를 가지며, 순방향 전압을 인가하면 활성층에서 여기된 전자가 재결합하면서 빛을 방출하는 원리로 동작한다.
이와 같은 발광 다이오드(LED)는 자동차 계기판, 미등, 키보드, 신호등이나 LCD 백라이트 등과 같은 각종 전자 기기의 발광 램프로서 이용되고 있으며, 레이저 다이오드나 광검출 소자는 스펙트럼 분석이나 인체 진단 등을 위한 장비 등 여러 산업계에서 다양하게 활용되고 있고, 최근 들어 신재생 에너지를 생산하기 위한 발전 설비에 사용되는 태양 전지에 대하여 그 효율을 높이기 위한 연구가 활발히 진행되고 있다.
일반적인 발광 다이오드 등 반도체 광소자에는 다중 양자 우물(MQW) 구조가 활성층에 적용되어 양자 효율을 향상시킬 수 있도록 한다. 그러나, 단순한 MQW 구조로는 양자 효율을 향상시키는데 한계가 있으므로 다양한 구조의 MQW에 대하여 많은 연구가 진행되고 있다.
본 발명에서는 MQW에 대한 구조를 다양하게 변경하여 양자 효율을 높임으로써 광소자의 성능을 향상시킬 수 있는 광소자 구조와 그 제조 방법에 대하여 제안하고자 한다.
따라서, 본 발명은 상술한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은, 활성층의 MWQ 구조에 P형 또는 N형의 도펀트를 선택적으로 도핑한 배리어층을 갖는 구조로 양자 효율을 향상시킬 수 있는 반도체 광소자 및 그 제조 방법을 제공하는 데 있다.
그리고, MWQ 구조의 각 배리어층의 상하에 도펀트의 확산을 방지하기 위한 확산 방지층(DBL)을 삽입하여 양자 효율을 더욱 개선하고 광소자의 성능을 향상시킬 수 있는 반도체 광소자 및 그 제조 방법을 제공하는 데 있다.
먼저, 본 발명의 특징을 요약하면, 상기와 같은 본 발명의 목적을 달성하기 위한 본 발명의 일면에 따른 반도체 소자의 제조 방법은, N형 화합물 반도체층과 P형 화합물 반도체 층 사이에 활성층과 전자 차단층(EBL)을 갖는 광소자 구조를 형성하는 반도체 소자의 제조 방법으로서, 상기 활성층은 다중 양자 우물(MQW)층 구조를 포함하고, 상기 MQW층을 형성하는 과정은, 배리어층을 형성하는 제1과정, 상기 배리어층 상부에 우물층을 형성하는 제2과정, 및 상기 우물층 상부의 배리어층을 형성하는 제3과정을 포함하며, 상기 우물층 하부의 배리어층 또는 상기 우물층 상부의 배리어층이 소정 도펀트로 도핑된 것을 특징으로 한다.
위와 같은 제조 방법에 의하여 제조된 반도체 소자는, 상기 우물층 하부의 배리어층 또는 상기 우물층 상부의 배리어층을 형성하기 전에 해당 배리어층의 하부에 확산 방지층(DBL)을 형성하는 제4과정 및 상기 우물층 하부의 배리어층 또는 상기 우물층 상부의 배리어층을 형성한 후에 해당 배리어층의 상부의 확산 방지층(DBL)을 형성하는 제5과정을 더 포함하여 제조될 수 있다.
상기 확산 방지층(DBL)은 상기 배리어층 또는 상기 우물층 보다 도펀트 농도가 적거나 조성비가 다른　AlxInyGa1 -x- yN (0<x<1, 0<y<1)　 질화물 반도체층으로 이루어질 수 있다.
상기 제1과정에 의해 형성된 배리어층 상부에 우물층의 형성과 배리어층의 형성을 순차로 복수회 반복한 구조를 포함한다.
상기 제4과정에 의해 형성된 확산 방지층(DBL), 상기 제1과정에 의해 형성된 배리어층, 및 상기 제5과정에 의해 형성된 확산 방지층(DBL) 위에, 우물층의 형성, 확산 방지층(DBL)의 형성, 배리어층의 형성, 및 확산 방지층(DBL)의 형성을 순차로 복수회 반복한 구조를 포함한다.
상기 복수회 반복된 구조에서 중간의 우물층 하부의 배리어층은 N형 도펀트로 도핑되고, 상기 중간의 우물층 상부의 배리어층은 P형 도펀트로 도핑된다.
상기 N형 화합물 반도체층은 N형 도펀트로 도핑된 InxGa1 -xN(0<x<1) 질화물 반도체층이고, 상기 P형 화합물 반도체층은 P형 도펀트로 도핑된 InxGa1 -xN(0<x<1) 질화물 반도체층이다.
상기 N형 도펀트는 Si, Ge, 또는 Sn 중 어느 하나이고, 상기 P형 도펀트는 Mg, Zn, Cd, Be, Ca 또는 Ba 중 어느 하나이다.
상기 배리어층과 상기 우물층은 AlxInyGa1 -x- yN (0<x<1, 0<y<1) 질화물 반도체층이다.
본 발명에 따른 반도체 광소자 및 그 제조 방법에 따르면, 활성층의 MWQ 구조에 P형 또는 N형의 도펀트를 선택적으로 도핑한 배리어층을 갖는 구조로 양자 효율을 향상시킬 수 있고, MWQ 구조의 각 배리어층의 상하에 도펀트의 확산을 방지하기 위한 확산 방지층(DBL)을 삽입하여 양자 효율을 더욱 개선하고 광소자의 성능을 향상시킬 수 있다.
도 1은 본 발명의 일실시예에 따른 반도체 소자의 단면도를 설명하기 위한 도면이다.
도 2는 도 1의 구조와 기존 구조의 내부 양자 효율과 순방향 전압에 대한 비교 그래프이다.
도 3은 도 1의 구조와 기존 구조의 광강도에 대한 비교 그래프이다.
도 4는 기존의 InGaN 우물층과 GaN 배리어층 기반의 MQW 구조에 대한 발광 강도에 대한 그래프이다.
도 5는 기존의 InGaN 우물층과 InGaN 배리어층 기반의 MQW 구조에 대한 발광 강도에 대한 그래프이다.
도 6은 본 발명의 일실시예에 따라 선택적으로 도핑된 InGaN 우물층과 InGaN 배리어층 기반의 MQW 구조에 대한 발광 강도에 대한 그래프이다.
도 7은 배리어 타입별 전류에 대한 내부 양자 효율을 비교 설명하기 위한 그래프이다.
도 8은 우물층과 배리어층 사이의 도펀트 확산을 설명하기 위한 도면이다.
도 9는 본 발명의 다른 실시예에 따른 반도체 소자의 단면도를 설명하기 위한 도면이다.
도 10은 도 9의 구조에서 확산 방지층의 역할을 설명하기 위한 밴드 다이어그램이다.
도 11은 도 9의 구조에 대한 확산 방지층의 두께별 XRD 강도에 대한 그래프이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하지만, 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일실시예에 따른 반도체 소자(100)의 단면도를 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 반도체 소자(100)는, N형 도펀트로 도핑한 화합물 반도체 GaN 층(2 마이크로미터 정도)인 N형 질화물 반도체층(20), 배리어층(7.5 나노미터 정도)과 우물층(2.5 나노미터 정도)을 수회(5회 정도) 반복하여 MQW(multi quantum well) 구조로 형성한 활성층(30), Al0 .12Ga0 .88N 층(20 나노미터 정도)인 전자 차단층(EBL: electron blocking layer)(40), 및 P형 도펀트로 도핑한 화합물 반도체 GaN 층(100 나노미터 정도)인 P형 질화물 반도체층(50)을 에피(epitaxial) 구조로 차례로 적층한 구조를 갖는다.
이외에, P형 질화물 반도체층(50) 위에는 투명 도전막(ITO: In Tin Oxide)(52)이 형성된다. 이후 투명 도전막(52)과 N형 질화물 반도체층(20)에 전기적 접속을 위한 전극을 형성하기 위하여 먼저 소정 마스크 노광작업을 거쳐 필요한 부분을 식각한 후, 금속 물질을 증착하여 투명 도전막(52) 위의 일부 영역에 P형 콘택 금속 전극(54)이 110 나노미터 정도의 두께로 형성되도록 하며, N형 질화물 반도체층(20) 위의 일부 영역에 N형 콘택 금속 전극(22)이 110 나노미터 정도의 두께로 형성되도록 한다. P형 콘택 금속 전극(54)과 N형 콘택 금속 전극(22)은 Ni, Au, 또는 이들의 합금 등 금속 물질로 이루어질 수 있다.
위에서, 활성층(30)에서 생성되는 전자의 확산을 차단하기 위한 전자 차단층(40)은 Al0 .12Ga0 .88N 층인 것으로 예를 들었으나, 이에 한정되는 것은 아니며, AlxGa1-xN (0<x<1)와 같이, Al과 Ga의 비율을 다르게 할 수도 있다. 전자 차단층(40)은 P형 도펀트(Mg 등)를 이용해 도펀트 농도 약 5*1019 정도로 도핑될 수 있다.
또한, 여기서 반도체 소자(100)는 3-5족 화합물 반도체(또는 질화물 반도체)를 기반으로 하는 소자 구조로서, 본 발명에서 언급하는 N형 도펀트는 Si, Ge, Sn 등 일 수 있고, P형 도펀트는 Mg, Zn, Cd, Be, Ca 및 Ba 등 일 수 있다.
특히, 본 발명에서는 활성층(30)의 MWQ 구조에 P형 또는 N형의 도펀트를 선택적으로 도핑한 배리어층을 갖는 구조로 양자 효율을 향상시킬 수 있도록 하였다. 또한, 양자 효율을 더욱 개선하고 광소자의 성능을 향상시키기 위하여, MWQ 구조의 각 배리어층의 상하에 도펀트의 확산을 방지하기 위한 확산 방지층(DBL)을 삽입한 구조에 대하여는 도 9에서 기술하기로 한다.
먼저, 활성층(30)의 MQW층을 형성하는 과정은 다음과 같다. 도 1 또는 도 10과 같이, 활성층(30)의 형성 과정은, N형 질화물 반도체층(20) 위에 배리어층을 형성한 후 그 위에 우물층과 배리어층을 순차 적층하는 과정으로 이루어진다. 즉, 활성층(30)은 N형 질화물 반도체층(20) 위에 배리어층을 형성한 후 그 위에 우물층의 형성과 배리어층의 형성을 순차로 복수회(예를 들어, 5회) 반복한 구조로 형성될 수 있다.
여기서 활성층(30)을 구성하는 각 우물층과 각 배리어층은 In0 .15Ga0 .85N로 이루어질 수 있고, 다만, 이에 한정되는 것은 아니며, InxGa1 -xN(0<x<1)과 같이, In과 Ga의 비율을 다르게 할 수도 있다. 이외에도 각 우물층과 각 배리어층은 AlxInyGa1 -x-yN (0<x<1, 0<y<1)　 질화물 반도체층일 수도 있다. 특히, 활성층(30)을 구성하는 우물층(들)과 배리어층(들) 중 어느 한 종류의 층이 소정 도펀트(N형 또는 P형 도펀트)에 의해 선택적으로 도핑되어 형성될 수 있다. 예를 들어, 우물층의 하부 배리어층에는 N형 도펀트로 도핑될 수 있으며, 우물층의 상부 배리어층에는 P형 도펀트로 도핑될 수 있다.
특히, N형 질화물 반도체층(20) 위에 배리어층을 형성한 후 그 위에 우물층의 형성과 배리어층의 형성을 순차로 복수회 반복한 구조에서, 중간의 우물층 하부의 배리어층(들)은 N형 도펀트로 도핑되고, 해당 중간의 우물층 상부의 배리어층(들)은 P형 도펀트로 도핑될 수 있다. 예를 들어, 도 10과 같이, N형 질화물 반도체층(20) 위에 배리어층을 형성한 후 그 위에 우물층의 형성과 배리어층의 형성을 순차로 5회 반복한 구조에서, 중간의 3번째 우물층을 기준으로 그 하부의 배리어층(들)은 N형 도펀트로 도핑되고, 해당 3번째 우물층 상부의 배리어층(들)은 P형 도펀트로 도핑될 수 있다. 위에서도 기술한 바와 같이, 여기서 N형 도펀트는 Si, Ge, Sn 등 일 수 있고, P형 도펀트는 Mg, Zn, Cd, Be, Ca 및 Ba 등 일 수 있다. 각 도펀트는 소정의 도펀트 량, 예를 들어, 1*1019 정도의 도펀트 농도로 각 층에 도핑될 수 있다.
이와 같은 본 발명의 일실시예에 따른 도 1과 같은 구조의 반도체 소자(예를 들어, 발광 다이오드)의 내부 양자 효율(IQE)과 순방향 전압(Vf)을 기존의 다른 구조와 비교하면 도 2와 같다.
도 2와 같이, 도 1과 같은 MQW 구조(도2의 Half doped InGaN)에서는 GaN를 배리어층으로 형성한 제1 기존 구조(도 2의 GaN)나 배리어층을 도핑하지 않은 제2 기존 구조(도 2의 u-InGaN) 보다 내부 양자 효율(IQE)이 증가하고 순방향 전압(Vf)이 감소함을 알 수 있다. 제1 기존 구조(도 2의 GaN)와 제2 기존 구조(도 2의 u-InGaN)에서 우물층은 InGaN층을 사용하였다.
또한, 도 3과 같이, 본 발명의 일시시예에 따른MQW 구조(도3의 Half doped InGaN)에서는 GaN를 배리어층으로 형성한 제1 기존 구조(도 3의 GaN)나 배리어층을 도핑하지 않은 제2 기존 구조(도 3의 u-InGaN) 보다 발광 강도가 높게 나타남을 알 수 있다.
도 4는 기존의 InGaN 우물층과 GaN 배리어층 기반의 MQW 구조(제1 기존 구조)에 대한 발광 강도에 대한 그래프이다. 도 5는 기존의 InGaN 우물층과 InGaN 배리어층 기반의 MQW 구조(제2 기존 구조)에 대한 발광 강도에 대한 그래프이다. 도 6은 본 발명의 일실시예에 따라 선택적으로 도핑된 InGaN 우물층과 InGaN 배리어층 기반의 MQW 구조(본 발명의 구조)에 대한 발광 강도에 대한 그래프이다. 도 4, 도 5, 및 도 6에서 비교하여 볼 수 있듯이, 우물층을 1내지 5회 반복한 구조에서, 본 발명의 구조에 따른 발광 강도(도 6)가 제1 기존 구조(도 4) 또는 제2 기존 구조(도 5)에서보다 훨씬 높은 것을 확인할 수 있다.
도 7은 배리어 타입별(기존 제1, 2구조와 본 발명의 구조) 전류에 대한 내부 양자 효율을 비교 설명하기 위한 그래프이다. 도 7과 같이, 금속 전극들(22, 54)에 순방향 전압을 인가하고 전류에 대한 내부 양자 효율(IQE)을 비교하면, 본 발명의 일시예에 따른MQW 구조(도7의 Half doped InGaN)에서는 GaN를 배리어층으로 형성한 제1 기존 구조(도 7의 GaN)나 배리어층을 도핑하지 않은 제2 기존 구조(도 7의 u-InGaN) 보다 전류 0~1000A/cm2 범위에서 내부 양자 효율(IQE)이 훨씬 높게 나타남을 알 수 있다.
한편, 도 1과 같은 MQW 구조를 개선하여 더욱 양자 효율을 높일 수 있다. 도 8과 같이, MQW를 구성하는 우물층의 상하부 배리어층의 도펀트들은 각 층의 형성 과정에서 우물층으로 도펀트가 확산되는 현상을 보인다. 예를 들어, N형 배리어층(N형 AlxGa1 - xN 층)을 형성한 후 우물층을 형성할 때 N형 도펀트가 우물층으로 확산되어 도핑 효과를 줄일 수 있으며, 또한, 우물층을 형성한 후 P형 배리어층(P형 AlxGa1-xN 층)을 형성할 때 P형 도펀트가 우물층으로 확산되어 도핑 효과를 줄일 수 있다. 도 8에서는 우물층의 하부에 N형 배리어층이 형성되고 우물층의 상부에 P형 배리어층이 형성될때의 도펀트 확산을 도시하였으나, 이에 한정되지 않으며, N형 배리어층-우물층-N형 배리어층 부분이나, P형 배리어층-우물층-P형 배리어층 부분에서도 도펀트가 우물층으로 확산되어 도핑효과를 줄일 수 있다. 이와 같은 도펀트 확산 현상은 광소자의 발광 성능을 저하시키게 되므로 도 9와 같은 반도체 광소자의 구조를 제안한다.
도 9는 본 발명의 다른 실시예에 따른 반도체 소자(200)의 단면도를 설명하기 위한 도면이다.
도 9를 참조하면, 본 발명의 다른 실시예에 따른 반도체 소자(200)는, N형 도펀트로 도핑한 화합물 반도체 GaN 층(2 마이크로미터 정도)인 N형 질화물 반도체층(20), 배리어층(7.5 나노미터 정도)과 우물층(2.5 나노미터 정도)을 수회(5회 정도) 반복하여 MQW(multi quantum well) 구조로 형성한 활성층(30), Al0 .12Ga0 .88N 층(20 나노미터 정도)인 전자 차단층(EBL: electron blocking layer)(40), 및 P형 도펀트로 도핑한 화합물 반도체 GaN 층(100 나노미터 정도)인 P형 질화물 반도체층(50)을 차례로 적층한 구조를 갖는다.
도 9에서, N형 질화물 반도체층(20), 전자 차단층(EBL)(40), P형 질화물 반도체층(50), 투명 도전막(52), 및 금속 전극들(52, 22)은 도 1과 유사하게 형성될 수 있다. 다만, 여기에서 활성층(30)은 도 1과 다른 방법으로 형성된다.
예를 들어, 본 발명의 다른 실시예에 따른 반도체 소자(200)에서, 활성층(30)은 N형 질화물 반도체층(20) 위에 확산 방지층(DBL: Diffusion Blocking Layer), 배리어층, 다시 확산 방지층(DBL)을 순차 형성한 후에, 그 위에 우물층의 형성, 확산 방지층(DBL)의 형성, 배리어층의 형성, 및 확산 방지층(DBL)의 형성을 순차로 복수회 반복한 구조일수 있다. 즉, 배리어층을 형성하기 전 후로 확산 방지층(DBL)이 형성될 수 있다. 확산 방지층(DBL)은 MOCVD 장비 등에서 TMGa((CH3)3Ga)와 NH3를 포함한 혼합 가스 분위기에서 형성된 무도핑 GaN막일 수 있으며, 이외에도 다른 혼합 가스 분위기에서 형성된 AlxInyGa1 -x- yN (0<x<1, 0<y<1)　 질화물 반도체층일 수도 있다. 배리어층이나 우물층이 AlxInyGa1 -x- yN (0<x<1, 0<y<1)　 질화물 반도체층인 경우에, AlxInyGa1 -x- yN (0<x<1, 0<y<1)　 질화물 반도체층으로 형성된 확산 방지층(DBL)은 해당 도펀트(N형 또는 P형 도펀트) 농도가 배리어층이나 우물층에서 보다 적거나 조성비가 다른　AlxInyGa1 -x- yN (0<x<1, 0<y<1)　 질화물 반도체층일 수 있다.
여기서도, 도 1과 유사하게, 중간의 우물층 하부의 배리어층(들)은 N형 도펀트로 도핑되고, 해당 중간의 우물층 상부의 배리어층(들)은 P형 도펀트로 도핑될 수 있다. 예를 들어, 도 10과 같이, N형 질화물 반도체층(20) 위에 확산 방지층(DBL), 배리어층, 다시 확산 방지층(DBL)을 순차 형성한 후에, 그 위에 우물층의 형성, 확산 방지층(DBL)의 형성, 배리어층의 형성, 및 확산 방지층(DBL)의 형성을 순차로 5회 반복한 구조에서, 중간의 3번째 우물층을 기준으로 그 하부의 배리어층(들)은 N형 도펀트로 도핑되고, 해당 3번째 우물층 상부의 배리어층(들)은 P형 도펀트로 도핑될 수 있다. 여기서 N형 도펀트는 Si, Ge, Sn 등 일 수 있고, P형 도펀트는 Mg, Zn, Cd, Be, Ca 및 Ba 등 일 수 있다. 각 도펀트는 소정의 도펀트 량, 예를 들어, 1*1019 정도의 도펀트 농도로 각 층에 도핑될 수 있다.
위에서도 기술한 바와 같이, 활성층(30)을 구성하는 우물층(들)과 배리어층(들) 중 어느 한 종류의 층이 소정 도펀트(N형 또는 P형 도펀트)에 의해 선택적으로 도핑되어 형성될 수도 있으며, 예를 들어, 우물층의 하부 배리어층에만 N형 도펀트로 도핑될 수 있으며, 우물층의 상부 배리어층에만 P형 도펀트로 도핑될 수도 있다.
도 10과 같은 반도체 소자의 구조에서, 배리어층의 상하부로 형성된 확산 방지층(DBL)에 의하여 N형 배리어층(N형 AlxGa1-xN 층)으로부터 우물층으로의 도펀트의 확산이나 P형 배리어층(P형 AlxGa1-xN 층)으로부터 우물층으로의 도펀트의 확산은 현격히 줄어들며 가시광 영역의 파장대에서 발광 강도를 현저히 상승시킬 수 있다.
이와 같은 확산 방지층(DBL)의 두께는 적절히 선택될 필요가 있다. 도 11과 같이 확산 방지층(DBL)의 두께를 5 Å, 10 Å, 15 Å으로 변화시키며 실험한 결과 10 Å일 때에 XRD 강도의 FWHM(Full-width half maximum)값이 가장 작게 나타남을 확인하였고, 이에 따라 도 9와 같은 구조에서 확산 방지층(DBL)의 두께를 10 Å 정도 형성할 때 결정화도가 가장 좋음을 확인할 수 있다.
확산 방지층(DBL)의 두께는 N형 배리어층(N형 AlxGa1 - xN 층), 우물층, 및 P형 배리어층(P형 AlxGa1-xN 층)의 성분이나 확산 방지층(DBL)의 성분, 배리어층의 도펀트 농도, 또는 확산 방지층(DBL)을 형성하는 공정 조건에 따라 다르게 할 수 있으므로, 위와 같이 확산 방지층(DBL)의 두께가 10 Å으로 고정될 필요는 없고, 경우에 따라서 다른 두께로 형성될 수 있음을 밝혀 둔다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 반도체 소자
20: N형 질화물 반도체층
30: 활성층
40: 전자 차단층
50: P형 질화물 반도체층

Claims (9)

  1. N형 화합물 반도체층과 P형 화합물 반도체 층 사이에 활성층과 전자 차단층(EBL)을 갖는 광소자 구조를 형성하는 반도체 소자의 제조 방법으로서, 상기 활성층은 다중 양자 우물(MQW)층 구조를 포함하고,
    상기 MQW층을 형성하는 과정은, 배리어층을 형성하는 제1과정, 상기 배리어층 상부에 우물층을 형성하는 제2과정, 및 상기 우물층 상부의 배리어층을 형성하는 제3과정을 포함하여,
    배리어층 상부에 우물층과 배리어층을 순차로 복수회 반복한 구조를 형성하며, 상기 복수회 반복한 구조에서 중간의 우물층 하부의 배리어층은 N형 도펀트로 도핑하고, 상기 중간의 우물층 상부의 배리어층은 P형 도펀트로 도핑하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. N형 화합물 반도체층과 P형 화합물 반도체 층 사이에 활성층과 전자 차단층(EBL)을 갖는 광소자 구조를 형성하는 반도체 소자의 제조 방법으로서, 상기 활성층은 다중 양자 우물(MQW)층 구조를 포함하고,
    상기 MQW층을 형성하는 과정은, 배리어층을 형성하는 제1과정, 상기 배리어층 상부에 우물층을 형성하는 제2과정, 및 상기 우물층 상부의 배리어층을 형성하는 제3과정을 포함하며,
    상기 우물층 하부의 배리어층 또는 상기 우물층 상부의 배리어층을 형성하기 전에 해당 배리어층의 하부의 확산 방지층(DBL)을 형성하는 제4과정 및 상기 우물층 하부의 배리어층 또는 상기 우물층 상부의 배리어층을 형성한 후에 해당 배리어층의 상부의 확산 방지층(DBL)을 형성하는 제5과정을 더 포함하여,
    확산 방지층(DBL), 배리어층, 및 확산 방지층(DBL)을 각 우물층의 상하 마다 순차로 복수회 반복한 구조를 형성하며, 상기 복수회 반복한 구조에서 중간의 우물층 하부의 배리어층은 N형 도펀트로 도핑하고, 상기 중간의 우물층 상부의 배리어층은 P형 도펀트로 도핑하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제2항에 있어서, 상기 확산 방지층(DBL)은 상기 배리어층 또는 상기 우물층 보다 도펀트 농도가 적거나 조성비가 다른　AlxInyGa1-x-yN (0<x<1, 0<y<1)　질화물 반도체층으로 이루어지는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1항 또는 제2항에 있어서, 상기 N형 도펀트는 Si, Ge, 또는 Sn 중 어느 하나이고, 상기 P형 도펀트는 Mg, Zn, Cd, Be, Ca 또는 Ba 중 어느 하나인 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 제1항 또는 제2항에 있어서,
    상기 배리어층과 상기 우물층은 AlxInyGa1-x-yN (0<x<1, 0<y<1) 질화물 반도체층인 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020100002818A 2010-01-12 2010-01-12 에피 구조로 형성된 고효율 반도체 광소자 및 그 제조방법 KR101174331B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100002818A KR101174331B1 (ko) 2010-01-12 2010-01-12 에피 구조로 형성된 고효율 반도체 광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100002818A KR101174331B1 (ko) 2010-01-12 2010-01-12 에피 구조로 형성된 고효율 반도체 광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110082886A KR20110082886A (ko) 2011-07-20
KR101174331B1 true KR101174331B1 (ko) 2012-08-16

Family

ID=44920722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100002818A KR101174331B1 (ko) 2010-01-12 2010-01-12 에피 구조로 형성된 고효율 반도체 광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101174331B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102629A (ja) * 1999-09-28 2001-04-13 Nichia Chem Ind Ltd 窒化物半導体素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102629A (ja) * 1999-09-28 2001-04-13 Nichia Chem Ind Ltd 窒化物半導体素子

Also Published As

Publication number Publication date
KR20110082886A (ko) 2011-07-20

Similar Documents

Publication Publication Date Title
CN100377369C (zh) 氮化物半导体元件
JP5711892B2 (ja) 白色発光ダイオード
KR100604406B1 (ko) 질화물 반도체 소자
KR101712049B1 (ko) 발광 소자
JP5404628B2 (ja) 多重量子井戸構造を有するオプトエレクトロニクス半導体チップ
TWI569467B (zh) 半導體發光元件
GB2543682A (en) Epitaxial structure for improving efficiency drop of GaN-based LED
JP2010028072A (ja) 窒化物半導体発光素子
KR102464030B1 (ko) 발광소자
CN108550670B (zh) 氮化物半导体结构及半导体发光元件
CN108305922B (zh) 氮化物半导体结构及半导体发光元件
KR101903361B1 (ko) 질화물 반도체 발광소자 및 그 제조방법
KR102238195B1 (ko) 자외선 발광소자 및 조명시스템
KR20100027407A (ko) 질화물 반도체 발광소자
KR101065070B1 (ko) 발광 소자
KR101174331B1 (ko) 에피 구조로 형성된 고효율 반도체 광소자 및 그 제조방법
KR100661606B1 (ko) 질화물 반도체 소자
KR101143275B1 (ko) 전자 소모층을 갖는 반도체 광소자 구조 및 그 제조 방법
KR100716792B1 (ko) 질화물 반도체 소자
KR102212781B1 (ko) 발광소자 및 조명시스템
TW201739067A (zh) 具阻障層的光電半導體元件
TWI568022B (zh) 半導體堆疊結構
CN109148661B (zh) 半导体结构
CN213636023U (zh) 一种多量子阱结构及发光二极管
KR102354251B1 (ko) 발광소자 및 조명장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150724

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160722

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170901

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee