WO2013061702A1 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- WO2013061702A1 WO2013061702A1 PCT/JP2012/073189 JP2012073189W WO2013061702A1 WO 2013061702 A1 WO2013061702 A1 WO 2013061702A1 JP 2012073189 W JP2012073189 W JP 2012073189W WO 2013061702 A1 WO2013061702 A1 WO 2013061702A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- substrate
- oxide film
- gate oxide
- nitrogen atoms
- semiconductor device
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 57
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 239000000758 substrate Substances 0.000 claims abstract description 138
- 239000007789 gas Substances 0.000 claims abstract description 85
- 125000004433 nitrogen atom Chemical group N* 0.000 claims abstract description 68
- 238000010438 heat treatment Methods 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 32
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 29
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 26
- 125000004430 oxygen atom Chemical group O* 0.000 claims abstract description 19
- 238000005121 nitriding Methods 0.000 claims description 41
- 229910052757 nitrogen Inorganic materials 0.000 claims description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 10
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 230000000052 comparative effect Effects 0.000 description 9
- 210000000746 body region Anatomy 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Recrystallisation Techniques (AREA)
Abstract
ＭＯＳＦＥＴの製造方法は、炭化珪素からなる基板（１０）を準備する工程と、基板（１０）に接触するゲート酸化膜（２０）を形成する工程と、基板（１０）とゲート酸化膜（２０）との界面を含む領域に窒素原子を導入する工程とを備えている。そして、窒素原子を導入する工程では、ゲート酸化膜（２０）が形成された基板（１０）を、窒素原子を含み酸素原子を含まない窒化処理ガスが１２００℃を超える温度に加熱されて形成された雰囲気ガス中において加熱することにより、基板（１０）とゲート酸化膜（２０）との界面を含む領域に窒素原子が導入される。
Description
本発明は、半導体装置の製造方法に関するものであり、より特定的には、チャネル移動度を向上させることが可能な半導体装置の製造方法に関するものである。
近年、半導体装置の高耐圧化、低損失化などを可能とするため、半導体装置を構成する材料としての炭化珪素の採用が進められている。炭化珪素は、従来より半導体装置を構成する材料として広く用いられている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。
炭化珪素を材料として採用した半導体装置としては、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などがある。ＭＯＳＦＥＴは、所定の閾値電圧を境としてチャネル領域における反転層の形成の有無を制御し、電流の導通および遮断をする半導体装置であり、活性領域が形成された基板上にゲート酸化膜や電極などを形成することにより製造される。また、ＭＯＳＦＥＴにおいては、基板とゲート酸化膜との界面を含む領域に存在する界面準位に起因してチャネル移動度が低下するという問題がある。これに対して、たとえばＮＯ（一酸化窒素）やＮ２Ｏ（亜酸化窒素）などの窒化処理ガス中において基板を加熱することにより上記領域に窒素原子を導入する工程を含むＭＯＳＦＥＴの製造方法が提案されている（たとえば、米国特許第７７０９４０３号明細書（特許文献１）およびＶ．Ｖ．Ａｆａｎａｓ’ｅｖ ｅｔ ａｌ、「Ｍｅｃｈａｎｉｓｍｓ ｒｅｓｐｏｎｓｉｂｌｅ ｆｏｒ ｉｍｐｒｏｖｅｍｅｎｔ ｏｆ ４Ｈ－ＳｉＣ／ＳｉＯ２ Ｉｎｔｅｒｆａｃｅ ｐｒｏｐｅｒｔｉｅｓ ｂｙ ｎｉｔｒｉｄａｔｉｏｎ」、ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ、（米国）、Ａｍｅｒｉｃａｎ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｐｈｙｓｉｃｓ、２００３年１月２７日、第８２巻、第４号、ｐ．５６８－５７０（非特許文献１）参照）。
特許文献１および非特許文献１において提案されている方法では、窒素原子を導入する工程において、ＮＯやＮ２Ｏなどの窒素原子および酸素原子を含む窒化処理ガス中において基板が加熱されるため、高温で基板を加熱する際には窒化処理ガスが熱分解されて酸素が発生する。そのため、基板とゲート酸化膜との界面を含む領域において窒素原子の導入とともに酸化が進行し、その結果上記領域に存在する界面準位を十分に低減することができず、所望のチャネル移動度を有するＭＯＳＦＥＴを製造することが困難になる。一方、たとえばＮＯやＮ２Ｏを含む窒化処理ガス中において基板が加熱された後、さらにＮＨ３（アンモニア）などの酸素原子を含まない窒化処理ガス中において基板を加熱することにより、上記領域に窒素原子を導入する工程を含むＭＯＳＦＥＴの製造方法が提案されている（たとえば、米国特許第７０２２３７８号明細書（特許文献２）およびＪｕｎｊｉ Ｓｅｎｚａｋｉ ｅｔ ａｌ、「Ｃｈａｌｌｅｎｇｅｓ ｏｆ ｈｉｇｈ－ｐｅｒｆｏｒｍａｎｃｅ ａｎｄ ｈｉｇｈ－ｒｅｌｉａｂｉｌｉｔｙ ｉｎ ＳｉＣ ＭＯＳ ｓｔｒｕｃｔｕｒｅｓ」、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ ａｎｄ Ｒｅｌａｔｅｄ Ｍａｔｅｒｉａｌｓ Ａｂｓｔｒａｃｔ Ｂｏｏｋ、（米国）、２０１１年９月１５日、ｐ．２６５（非特許文献２）参照）。
Ｖ．Ｖ．Ａｆａｎａｓ’ｅｖ ｅｔ ａｌ、「Ｍｅｃｈａｎｉｓｍｓ ｒｅｓｐｏｎｓｉｂｌｅ ｆｏｒ ｉｍｐｒｏｖｅｍｅｎｔ ｏｆ ４Ｈ－ＳｉＣ／ＳｉＯ２ Ｉｎｔｅｒｆａｃｅ ｐｒｏｐｅｒｔｉｅｓ ｂｙ ｎｉｔｒｉｄａｔｉｏｎ」、ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ、（米国）、Ａｍｅｒｉｃａｎ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｐｈｙｓｉｃｓ、２００３年１月２７日、第８２巻、第４号、ｐ．５６８－５７０
Ｊｕｎｊｉ Ｓｅｎｚａｋｉ ｅｔ ａｌ、「Ｃｈａｌｌｅｎｇｅｓ ｏｆ ｈｉｇｈ－ｐｅｒｆｏｒｍａｎｃｅ ａｎｄ ｈｉｇｈ－ｒｅｌｉａｂｉｌｉｔｙ ｉｎ ＳｉＣ ＭＯＳ ｓｔｒｕｃｔｕｒｅｓ」、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ ａｎｄ Ｒｅｌａｔｅｄ Ｍａｔｅｒｉａｌｓ Ａｂｓｔｒａｃｔ Ｂｏｏｋ、（米国）、２０１１年９月１５日、ｐ．２６５
上述のように、特許文献１および２ならびに非特許文献１および２において提案されている方法では、基板とゲート酸化膜との界面を含む領域に窒素原子を導入する工程において、ＮＯやＮＯ２などの窒素原子および酸素原子を含む窒化処理ガス中で基板が加熱されるため、高温で基板を加熱する際には基板とゲート酸化膜との界面を含む領域において酸化が進行する。そのため、これらの方法においては、高温で基板を加熱する際に上記領域に存在する界面準位を十分に低減することができず、その結果所望のチャネル移動度を有するＭＯＳＦＥＴを得ることは困難になるという問題がある。したがって、ＭＯＳＦＥＴのチャネル移動度の向上という観点から、基板とゲート酸化膜との界面を含む領域における酸化を抑制しつつ窒素原子を導入することにより、上記領域に存在する界面準位をより効果的に低減するための方法が要求される。
本発明は、上記課題に鑑みてなされたものであり、その目的は、チャネル移動度を向上させることが可能な半導体装置の製造方法を提供することである。
本発明に従った半導体装置の製造方法は、炭化珪素からなる基板を準備する工程と、基板に接触するゲート酸化膜を形成する工程と、基板とゲート酸化膜との界面を含む領域に窒素原子を導入する工程とを備えている。そして、窒素原子を導入する工程では、ゲート酸化膜が形成された基板を、窒素原子を含み酸素原子を含まない窒化処理ガスが１２００℃を超える温度に加熱されて形成された雰囲気ガス中において加熱することにより、基板とゲート酸化膜との界面を含む領域に窒素原子が導入される。
ここで、本発明に従った半導体装置の製造方法では、窒化処理ガスは、窒素原子を含み酸素原子を含まない一種又は複数種のガスを含み、残部不純物からなるガスであってもよいし、当該ガスに、窒素原子および酸素原子を含まない一種又は複数種のガスをさらに含むものであってもよい。
また、本発明に従った半導体装置の製造方法では、実質的に酸素原子を含まない窒化処理ガスが１２００℃を超える温度に加熱されて形成された雰囲気ガス中において基板が加熱される。すなわち、本発明に従った半導体装置の製造方法では、基板は、実質的に酸素原子を含む雰囲気ガス中において１２００℃以上の温度に加熱されない。ここで、実質的に酸素原子を含まない窒化処理ガスとは、酸素原子を含むガスが意図的に導入されないガスを意味しており、不純物としての酸素原子を含むガスを含む。
本発明に従った半導体装置の製造方法では、基板とゲート酸化膜との界面を含む領域に窒素原子を導入する工程において、窒素原子を含み酸素原子を含まない窒化処理ガスが１２００℃を超える温度に加熱されて形成された雰囲気ガス中にて基板が加熱される。そのため、１２００℃を超える高温で基板を加熱した場合においても窒化処理ガスの分解による酸素の発生が抑制され、基板とゲート酸化膜との界面を含む領域において、酸化の進行を抑制しつつ窒素原子を導入することが可能になる。したがって、本発明に従った半導体装置の製造方法によれば、基板とゲート酸化膜との界面を含む領域に窒素原子を導入して上記領域に存在する界面準位を低減することにより、チャネル移動度を向上させることが可能な半導体装置の製造方法を提供することができる。
上記半導体装置の製造方法において、窒素原子を導入する工程では、窒化処理ガスが１４００℃以下の温度に加熱されて形成された雰囲気ガス中において基板を加熱することにより基板とゲート酸化膜との界面を含む領域に窒素原子が導入されてもよい。
このように、窒化処理ガスを加熱する温度は、加熱によるゲート酸化膜への損傷を回避することが可能な範囲に設定することができる。
上記半導体装置の製造方法において、窒素原子を導入する工程では、窒素原子を含み酸素原子を含まないガスと、窒素ガスとを含み、残部不純物からなる窒化処理ガスが加熱されて形成された雰囲気ガス中において基板を加熱することにより基板とゲート酸化膜との界面を含む領域に窒素原子が導入されてもよい。
これにより、窒素原子を含み酸素原子を含まない上記ガスから発生する窒素により、基板とゲート酸化膜との界面を含む領域における窒素原子の導入の効率低下を抑制することができる。その結果、基板とゲート酸化膜との界面を含む領域において、より効果的に窒素原子を導入することができる。
上記半導体装置の製造方法において、窒素原子を導入する工程では、ＮＨ３を含む窒化処理ガスが加熱されて形成された雰囲気ガス中において基板を加熱することにより基板とゲート酸化膜との界面を含む領域に窒素原子が導入されてもよい。このように、窒化処理ガスは、取り扱いが比較的容易なＮＨ３を含むガスであってもよい。
上記半導体装置の製造方法において、窒素原子を導入する工程では、ＮＨ３と、Ｎ２とを含み、残部不純物からなる窒化処理ガスが加熱されて形成された雰囲気ガス中において基板を加熱することにより基板とゲート酸化膜との界面を含む領域に窒素原子が導入されてもよい。
これにより、ＮＨ３ガスから発生する窒素により、基板とゲート酸化膜との界面を含む領域における窒素原子の導入の効率低下を抑制することができる。その結果、基板とゲート酸化膜との界面を含む領域において、より効果的に窒素原子を導入することができる。
上記半導体装置の製造方法において、ゲート酸化膜を形成する工程では、基板を構成する炭化珪素のカーボン面側の面からなる基板の表面に接触するようにゲート酸化膜が形成されてもよい。また、上記半導体装置の製造方法において、ゲート酸化膜を形成する工程では、基板を構成する炭化珪素の｛０００１｝面に対するオフ角が５０°以上６５°以下である基板の表面に接触するようにゲート酸化膜が形成されてもよい。また、上記半導体装置の製造方法において、ゲート酸化膜を形成する工程では、基板を構成する炭化珪素の｛１１－２０｝面からなる基板の表面に接触するようにゲート酸化膜が形成されてもよい。
このような結晶面から構成される基板の表面においては酸化が進行し易いため、本発明に従った半導体装置の製造方法を好適に用いることができる。
ここで、六方晶の単結晶炭化珪素の（０００１）面はシリコン面、（０００－１）面はカーボン面とそれぞれ定義される。また、カーボン面側の面とは、カーボン面として定義される（０００－１）面とのなす角が１０°以下である面を意味している。また、｛１１－２０｝面からなる基板の表面とは、基板を構成する炭化珪素の｛１１－２０｝面に対するオフ角が０°以上１０°以下である基板の表面を意味している。
上記半導体装置の製造方法において、窒素原子を導入する工程では、ＣＶＤ法により形成された炭化珪素からなる炉心管を有する炉内に配置された基板を加熱することによりゲート酸化膜と基板との界面を含む領域に窒素原子が導入されてもよい。
このように、窒素原子を導入する工程において、耐熱性に優れた炉心管を有する炉を採用することにより、窒化処理ガスを上記温度範囲に加熱することがより容易になる。
以上の説明から明らかなように、本発明に従った半導体装置の製造方法によれば、チャネル移動度を向上させることが可能な半導体装置の製造方法を提供することができる。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中においては、個別方位を[]、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。また、負の指数については、結晶学上、”－”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
以下、本発明の一実施の形態に係る半導体装置の製造方法について説明する。図１を参照して、まず、工程（Ｓ１０）として、基板準備工程が実施される。この工程（Ｓ１０）では、以下に説明する工程（Ｓ１１）および（Ｓ１２）が実施されることにより、炭化珪素からなり、｛０００１｝面に対するオフ角が８°以下である主表面１０Ａを有する基板１０が準備される。
まず、工程（Ｓ１１）として、ベース基板準備工程が実施される。この工程（Ｓ１１）では、図２を参照して、たとえば４Ｈ－ＳｉＣからなるインゴット（図示しない）をスライスすることにより、炭化珪素からなるベース基板１１が準備される。
次に、工程（Ｓ１２）として、エピタキシャル成長層形成工程が実施される。この工程（Ｓ１２）では、図２を参照して、エピタキシャル成長により、ベース基板１１の主表面１１Ａ上に半導体層１２が形成される。これにより、ベース基板１１と半導体層１２とを含む基板１０が準備される。
次に、工程（Ｓ２０）として、活性領域形成工程が実施される。この工程（Ｓ２０）では、以下に説明する工程（Ｓ２１）および（Ｓ２２）が実施されることにより、基板１０に活性領域が形成される。
まず、工程（Ｓ２１）として、イオン注入工程が実施される。この工程（Ｓ２１）では、図３を参照して、まず、たとえばＡｌ（アルミニウム）イオンが、基板１０の主表面１０Ａを含む領域に注入されることにより、ｐ型のボディ領域１４が形成される。次に、たとえばＰ（リン）イオンが、上記Ａｌ（アルミニウム）イオンの注入深さよりも浅い注入深さでボディ領域１４内に注入されることにより、ボディ領域１４内にｎ型のソース領域１５が形成される。そして、たとえばＡｌ（アルミニウム）イオンが、上記Ｐ（リン）イオンの注入深さと同等の注入深さでボディ領域１４内に注入されることにより、ソース領域１５に隣接するｐ型のコンタクト領域１６が形成される。また、半導体層１２において、ボディ領域１４、ソース領域１５およびコンタクト領域１６のいずれも形成されない領域は、ドリフト領域１３となる。
次に、工程（Ｓ２２）として、活性化アニール工程が実施される。この工程（Ｓ２２）では、基板１０を加熱することにより、上記工程（Ｓ２１）において導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。このようにして、基板１０に活性領域が形成される。
次に、工程（Ｓ３０）として、ゲート酸化膜形成工程が実施される。この工程（Ｓ３０）では、図４を参照して、たとえば酸素を含む雰囲気中において基板１０を加熱することにより、基板１０の主表面１０Ａに接触し、ＳｉＯ２（二酸化珪素）からなるゲート酸化膜２０が形成される。
次に、工程（Ｓ４０）として、窒素原子導入工程が実施される。この工程（Ｓ４０）では、ゲート酸化膜２０が形成された基板１０を、たとえばＮＨ３ガスなどの窒素原子を含み酸素原子を含まない窒化処理ガスが１２００℃を超える温度に加熱されて形成された雰囲気ガス中において加熱することにより、基板１０とゲート酸化膜２０との界面を含む領域に窒素原子が導入される。具体的には、図５を参照して、まず、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成された炭化珪素からなる炉心管４を有する炉３内の支持台５上に基板１０が配置される。次に、窒化処理ガスが、図中矢印に示すように炉心管４内に導入される。そして、窒化処理ガスが、１２００℃を超える温度に加熱されることにより形成された雰囲気ガス中において基板１０が加熱され、基板１０とゲート酸化膜２０との界面を含む領域に窒素原子が導入される。このように、この工程（Ｓ４０）において、耐熱性に優れた炉心管４を有する炉３を採用することにより、窒化処理ガスを上記温度範囲に加熱することがより容易になる。
また、この工程（Ｓ４０）では、窒化処理ガスが１４００℃以下の温度、より好ましくは１３００℃以下の温度に加熱されて形成された雰囲気ガス中において基板１０が加熱されてもよい。このように、窒化処理ガスを加熱する温度は、加熱によるゲート酸化膜２０への損傷を抑制することが可能な範囲に設定することができる。
また、上述のように、窒化処理ガスは、取り扱いが比較的容易なＮＨ３ガスを含むものであってもよいが、これに限られるものではない。たとえば、窒化処理ガスは、ＮＨ３ガスと、Ｎ２ガスとを含み、残部不純物からなるガスであってもよい。このとき、ＮＨ３ガスの分圧は、たとえば６×１０３Ｐａ以上６×１０４Ｐａ以下とされる。このように、窒化処理ガス中にＮ２ガスを添加してＮＨ３ガスを希釈することにより、ＮＨ３ガスからのＮ２ガスの発生が抑制される。これにより、基板１０とゲート酸化膜２０との界面を含む領域における窒素原子の導入の効率低下が抑制され、その結果基板１０とゲート酸化膜２０との界面を含む領域において、より効果的に窒素原子を導入することができる。また、窒化処理ガスは、窒素原子を含み酸素原子を含まないガスとしてＮＨ３およびヒドラジンのうちの一種又は複数種のガスを含んでいてもよく、たとえばＡｒ（アルゴン）やＨｅ（ヘリウム）などの窒素原子および酸素原子を含まないガスのうち一種又は複数種のガスをさらに含んでいてもよい。
次に、工程（Ｓ５０）として、ゲート電極形成工程が実施される。この工程（Ｓ５０）では、図６を参照して、たとえばＬＰ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ）ＣＶＤ法により、不純物が添加されたポリシリコン膜が形成される。これにより、一方のボディ領域１４上から他方のボディ領域１４上にまで延在するようにゲート酸化膜２０上に接触するゲート電極３０が形成される。
次に、工程（Ｓ６０）として、層間絶縁膜形成工程が実施される。この工程（Ｓ６０）では、図７を参照して、たとえばＣＶＤ法により、ＳｉＯ２（二酸化珪素）からなる層間絶縁膜４０が、ゲート酸化膜２０とともにゲート電極３０を取り囲むように形成される。
次に、工程（Ｓ７０）として、オーミック電極形成工程が実施される。この工程（Ｓ７０）では、図８を参照して、まず、ソース電極５０を形成すべき領域において、層間絶縁膜４０およびゲート酸化膜２０が除去され、ソース領域１５およびコンタクト領域１６が露出した領域が形成される。そして、当該領域にたとえばＮｉからなる金属膜が形成される。一方、ベース基板１１の主表面１１Ａとは反対側の主表面１１Ｂ上に、同様にＮｉからなる金属膜が形成される。そして、上記金属膜を加熱することにより、上記金属膜の少なくとも一部がシリサイド化され、基板１０に対して電気的に接続されたソース電極５０およびドレイン電極７０が形成される。
次に、工程（Ｓ８０）として、パッド電極形成工程が実施される。この工程（Ｓ８０）では、図９を参照して、たとえば蒸着法により、Ａｌ（アルミニウム）などの導電体からなるソースパッド電極６０が、ソース電極５０および層間絶縁膜４０を覆うように形成される。また、ドレイン電極７０上において、ソースパッド電極６０と同様に、たとえば蒸着法によりＡｌ（アルミニウム）などの導電体からなるドレインパッド電極８０が形成される。以上の工程（Ｓ１０）～（Ｓ８０）が実施されることによりＭＯＳＦＥＴ１が製造され、本実施の形態に係る半導体装置の製造方法が完了する。
以上のように、本実施の形態に係る半導体装置の製造方法では、基板１０とゲート酸化膜２０との界面を含む領域に窒素原子を導入する工程（Ｓ４０）において、窒素原子を含み酸素原子を含まない窒化処理ガスが１２００℃を超える温度に加熱されて形成された雰囲気ガス中にて基板１０が加熱される。そのため、１２００℃を超える高温で基板１０を加熱した場合においても窒化処理ガスの分解による酸素の発生が抑制され、基板１０とゲート酸化膜２０との界面を含む領域において、酸化の進行を抑制しつつ窒素原子を導入することが可能になる。このように、本実施の形態に係る半導体装置の製造方法は、基板１０とゲート酸化膜２０との界面を含む領域に存在する界面準位を低減することにより、チャネル移動度を向上させることが可能な半導体装置の製造方法となっている。
また、上記本実施の形態に係る半導体装置の製造方法では、基板１０を構成する炭化珪素のカーボン面側の主表面１０Ａを有する基板１０や、基板１０を構成する炭化珪素の｛０００１｝面に対するオフ角が５０°以上６５°以下である主表面１０Ａを有する基板１０や、基板１０を構成する炭化珪素の｛１１－２０｝面からなる主表面１０Ａを有する基板１０が準備されてもよく、そして当該主表面１０Ａ上に接触するようにゲート酸化膜２０が形成されてもよい。このような結晶面から構成される基板１０の主表面１０Ａ上においては、炭化珪素の酸化が特に進行し易いため、基板１０とゲート酸化膜２０との界面を含む領域における酸化を抑制することが可能な上記本実施の形態に係る半導体装置の製造方法を好適に用いることができる。また、このような結晶面から構成される基板１０の主表面１０Ａ上にゲート酸化膜２０を形成することにより、ＭＯＳＦＥＴ１のチャネル移動度をより向上させることができる。
ＭＯＳＦＥＴのチャネル移動度と、基板とゲート酸化膜との界面を含む領域に窒素原子を導入する工程における基板の加熱温度との関係について、本発明の半導体装置の製造方法の効果を確認する実験を行なった。まず、図２～図４を参照して、本発明の実施の形態に係る半導体装置の製造方法により、活性領域が形成された基板を準備し、当該基板の主表面上にゲート酸化膜を形成した。また、基板としては、{０００１}面に対するオフ角が８°以下である主表面を有する基板を準備した。次に、ゲート酸化膜が形成された基板を、ＮＨ３を含む窒化処理ガス中において１１５０℃、１２００℃、１２５０℃および１３００℃の温度でそれぞれ加熱した。そして、図６～図９を参照して、本発明の実施の形態に係る半導体装置の製造方法によりＭＯＳＦＥＴを完成させ、それぞれの加熱温度で製造した場合についてＭＯＳＦＥＴのチャネル移動度を調査した（実施例１）。また、比較例として、ＮＯを含む窒化処理ガス中において基板を加熱した場合についても同様にＭＯＳＦＥＴのチャネル移動度を調査した（比較例１）。表１は、実施例１および比較例１におけるＭＯＳＦＥＴのチャネル移動度と窒素原子を導入する工程における基板の加熱温度との関係を示している。
上記実験結果について以下に説明する。表１から明らかなように、比較例１では、１３００℃で基板を加熱した場合には、１１５０℃以上１２５０℃以下の温度で基板を加熱した場合に比べてチャネル移動度が低下したのに対し、実施例１では、１１５０℃以上１３００℃以下の温度範囲において基板の加熱温度の上昇に伴いチャネル移動度も増加した。このことから、ＮＨ３を含む窒化処理ガスを採用した場合には、窒素原子を導入する工程での基板の加熱温度が１１５０℃以上１３００℃以下の範囲において、加熱温度の上昇によりチャネル移動度が向上するため、より高いチャネル移動度を達成可能であることが確認された。
次に、ＭＯＳＦＥＴのチャネル移動度に対して、基板のゲート酸化膜を形成する主表面の面方位が与える影響を調査する実験を行なった。まず、実施例１と同様に、ゲート酸化膜が形成された基板を準備した。ここで、本実施例では、｛０３－３８｝面からなる主表面を有する基板を準備し、当該主表面上に接触するようにゲート酸化膜を形成した。そして、実施例１と同様に、ＭＯＳＦＥＴを完成させ、それぞれの加熱温度で製造した場合についてＭＯＳＦＥＴのチャネル移動度を調査した（実施例２）。また、比較例として、ＮＯを含む窒化処理ガス中において基板を加熱した場合についても同様にＭＯＳＦＥＴのチャネル移動度を調査した（比較例２）。表２は、実施例２および比較例２におけるＭＯＳＦＥＴのチャネル移動度と窒素原子を導入する工程における基板の加熱温度との関係を示している。
上記実験結果について以下に説明する。表２から明らかなように、上記実施例１および比較例１と同様に、比較例２においては、１３００℃で基板を加熱した場合に１１５０℃以上１２５０℃以下の温度で基板を加熱した場合に比べてチャネル移動度が低下したのに対し、実施例２においては、１１５０℃以上１３００℃以下の温度範囲において基板の加熱温度の上昇に伴いチャネル移動度も増加した。このことから、｛０３－３８｝面からなる主表面上にゲート酸化膜を形成した場合であっても、ＮＨ３を含む窒化処理ガスを採用することにより、１１５０℃以上１３００℃以下の温度範囲においては加熱温度の上昇によりチャネル移動度が向上するため、より高いチャネル移動度を達成可能であることが確認された。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の半導体装置の製造方法は、チャネル移動度の向上が要求される半導体装置の製造方法において特に有利に適用され得る。
１ ＭＯＳＦＥＴ、３ 炉、４ 炉心管、５ 支持台、１０ 基板、１０Ａ，１１Ａ，１１Ｂ 主表面、１１ ベース基板、１２ 半導体層、１３ ドリフト領域、１４ ボディ領域、１５ ソース領域、１６ コンタクト領域、２０ ゲート酸化膜、３０ ゲート電極、４０ 層間絶縁膜、５０ ソース電極、６０ ソースパッド電極、７０ ドレイン電極、８０ ドレインパッド電極。
Claims (9)
- 炭化珪素からなる基板（１０）を準備する工程と、
前記基板（１０）に接触するゲート酸化膜（２０）を形成する工程と、
前記基板（１０）と前記ゲート酸化膜（２０）との界面を含む領域に窒素原子を導入する工程とを備え、
前記窒素原子を導入する工程では、前記ゲート酸化膜（２０）が形成された前記基板（１０）を、窒素原子を含み酸素原子を含まない窒化処理ガスが１２００℃を超える温度に加熱されて形成された雰囲気ガス中において加熱することにより、前記基板（１０）と前記ゲート酸化膜（２０）との界面を含む領域に窒素原子が導入される、半導体装置の製造方法。 - 前記窒素原子を導入する工程では、前記窒化処理ガスが１４００℃以下の温度に加熱されて形成された前記雰囲気ガス中において前記基板（１０）を加熱することにより前記基板（１０）と前記ゲート酸化膜（２０）との界面を含む領域に窒素原子が導入される、請求項１に記載の半導体装置の製造方法。
- 前記窒素原子を導入する工程では、窒素原子を含み酸素原子を含まないガスと、窒素ガスとを含み、残部不純物からなる前記窒化処理ガスが加熱されて形成された前記雰囲気ガス中において前記基板（１０）を加熱することにより前記基板（１０）と前記ゲート酸化膜（２０）との界面を含む領域に窒素原子が導入される、請求項１または２に記載の半導体装置の製造方法。
- 前記窒素原子を導入する工程では、ＮＨ３を含む前記窒化処理ガスが加熱されて形成された前記雰囲気ガス中において前記基板（１０）を加熱することにより前記基板（１０）と前記ゲート酸化膜（２０）との界面を含む領域に窒素原子が導入される、請求項１～３のいずれか１項に記載の半導体装置の製造方法。
- 前記窒素原子を導入する工程では、ＮＨ３と、Ｎ２とを含み、残部不純物からなる前記窒化処理ガスが加熱されて形成された前記雰囲気ガス中において前記基板（１０）を加熱することにより前記基板（１０）と前記ゲート酸化膜（２０）との界面を含む領域に窒素原子が導入される、請求項１～４のいずれか１項に記載の半導体装置の製造方法。
- 前記ゲート酸化膜（２０）を形成する工程では、前記基板（１０）を構成する炭化珪素のカーボン面側の面からなる前記基板（１０）の表面（１０Ａ）に接触するように前記ゲート酸化膜（２０）が形成される、請求項１～５のいずれか１項に記載の半導体装置の製造方法。
- 前記ゲート酸化膜（２０）を形成する工程では、前記基板（１０）を構成する炭化珪素の｛０００１｝面に対するオフ角が５０°以上６５°以下である前記基板（１０）の表面（１０Ａ）に接触するように前記ゲート酸化膜（２０）が形成される、請求項１～６のいずれか１項に記載の半導体装置の製造方法。
- 前記ゲート酸化膜（２０）を形成する工程では、前記基板（１０）を構成する炭化珪素の｛１１－２０｝面からなる前記基板（１０）の表面（１０Ａ）に接触するように前記ゲート酸化膜（２０）が形成される、請求項１～５のいずれか１項に記載の半導体装置の製造方法。
- 前記窒素原子を導入する工程では、ＣＶＤ法により形成された炭化珪素からなる炉心管（４）を有する炉（３）内に配置された前記基板（１０）を加熱することにより前記基板（１０）と前記ゲート酸化膜（２０）との界面を含む領域に窒素原子が導入される、請求項１～８のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201280039033.6A CN104520997A (zh) | 2011-10-24 | 2012-09-11 | 制造半导体器件的方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161550678P | 2011-10-24 | 2011-10-24 | |
| US61/550,678 | 2011-10-24 | ||
| JP2011276686A JP2013128028A (ja) | 2011-12-19 | 2011-12-19 | 半導体装置の製造方法 |
| JP2011-276686 | 2011-12-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2013061702A1 true WO2013061702A1 (ja) | 2013-05-02 |
Family
ID=48136306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/JP2012/073189 WO2013061702A1 (ja) | 2011-10-24 | 2012-09-11 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20130102141A1 (ja) |
| JP (1) | JP2013128028A (ja) |
| CN (1) | CN104520997A (ja) |
| WO (1) | WO2013061702A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016157762A (ja) * | 2015-02-24 | 2016-09-01 | 株式会社東芝 | 半導体装置及びその製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7022378B2 (en) | 2002-08-30 | 2006-04-04 | Cree, Inc. | Nitrogen passivation of interface states in SiO2/SiC structures |
| JP2006269820A (ja) * | 2005-03-24 | 2006-10-05 | Toyoko Kagaku Co Ltd | 半導体熱処理炉用炉心管 |
| US7709403B2 (en) | 2003-10-09 | 2010-05-04 | Panasonic Corporation | Silicon carbide-oxide layered structure, production method thereof, and semiconductor device |
| WO2011046020A1 (ja) * | 2009-10-13 | 2011-04-21 | 住友電気工業株式会社 | 炭化珪素基板の製造方法、炭化珪素基板および半導体装置 |
| JP2011165941A (ja) * | 2010-02-10 | 2011-08-25 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5283147B2 (ja) * | 2006-12-08 | 2013-09-04 | 国立大学法人東北大学 | 半導体装置および半導体装置の製造方法 |
| CA2777675A1 (en) * | 2010-01-19 | 2011-07-28 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method of manufacturing thereof |
-
2011
- 2011-12-19 JP JP2011276686A patent/JP2013128028A/ja active Pending
-
2012
- 2012-09-11 CN CN201280039033.6A patent/CN104520997A/zh active Pending
- 2012-09-11 WO PCT/JP2012/073189 patent/WO2013061702A1/ja active Application Filing
- 2012-10-23 US US13/658,541 patent/US20130102141A1/en not_active Abandoned
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7022378B2 (en) | 2002-08-30 | 2006-04-04 | Cree, Inc. | Nitrogen passivation of interface states in SiO2/SiC structures |
| US7709403B2 (en) | 2003-10-09 | 2010-05-04 | Panasonic Corporation | Silicon carbide-oxide layered structure, production method thereof, and semiconductor device |
| JP2006269820A (ja) * | 2005-03-24 | 2006-10-05 | Toyoko Kagaku Co Ltd | 半導体熱処理炉用炉心管 |
| WO2011046020A1 (ja) * | 2009-10-13 | 2011-04-21 | 住友電気工業株式会社 | 炭化珪素基板の製造方法、炭化珪素基板および半導体装置 |
| WO2011046021A1 (ja) * | 2009-10-13 | 2011-04-21 | 住友電気工業株式会社 | 炭化珪素基板の製造方法および炭化珪素基板 |
| JP2011165941A (ja) * | 2010-02-10 | 2011-08-25 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
Non-Patent Citations (3)
| Title |
|---|
| JUNJI SENZAKI ET AL.: "International Conference on Silicon Carbide and Related Materials Abstract Book", 15 September 2011, article "Challenges of high-performance and high-reliability in SiC MOS structures", pages: 265 |
| V. V. AFANAS'EV ET AL.: "APPLIED PHYSICS LETTERS", vol. 82, 27 January 2003, AMERICAN INSTITUTE OF PHYSICS, article "Mechanism responsible for improvement of 4H-SiC/Si02 Interface properties by nitridation", pages: 568 - 570 |
| V. V. AFANAS'EV ET AL.: "APPLIED PHYSICS LETTERS", vol. 82, 27 January 2003, AMERICAN INSTITUTE OF PHYSICS, article "Mechanisms responsible for improvement of 4H-SiC/Si02 Interface properties by nitridation", pages: 568 - 570 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130102141A1 (en) | 2013-04-25 |
| JP2013128028A (ja) | 2013-06-27 |
| CN104520997A (zh) | 2015-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2010116886A9 (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| WO2010116887A9 (ja) | 絶縁ゲート型電界効果トランジスタ | |
| US9269781B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP6017127B2 (ja) | 炭化珪素半導体装置 | |
| JP5750948B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US9627488B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
| JP2016018861A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP5834801B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| WO2012120731A1 (ja) | 半導体装置の製造方法 | |
| WO2011089687A9 (ja) | 炭化ケイ素半導体装置およびその製造方法 | |
| WO2012120730A1 (ja) | 半導体装置の製造方法 | |
| JP2015046628A (ja) | 炭化珪素半導体装置 | |
| JP2009182240A (ja) | 半導体装置の製造方法および半導体装置 | |
| WO2013061702A1 (ja) | 半導体装置の製造方法 | |
| JP5921089B2 (ja) | エピタキシャルウエハの製造方法及び半導体装置の製造方法 | |
| JP6206012B2 (ja) | 炭化珪素半導体装置 | |
| JP6070790B2 (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 12842854 Country of ref document: EP Kind code of ref document: A1 |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 2012842854 Country of ref document: EP |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |