WO2011040489A1 - 太陽電池素子および太陽電池モジュール - Google Patents

太陽電池素子および太陽電池モジュール Download PDF

Info

Publication number
WO2011040489A1
WO2011040489A1 PCT/JP2010/066988 JP2010066988W WO2011040489A1 WO 2011040489 A1 WO2011040489 A1 WO 2011040489A1 JP 2010066988 W JP2010066988 W JP 2010066988W WO 2011040489 A1 WO2011040489 A1 WO 2011040489A1
Authority
WO
WIPO (PCT)
Prior art keywords
solar cell
electrode
cell element
groove
semiconductor substrate
Prior art date
Application number
PCT/JP2010/066988
Other languages
English (en)
French (fr)
Inventor
岡田　健一
典一 中谷
直也 小波本
洋士 上田
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to US13/388,034 priority Critical patent/US8912431B2/en
Priority to CN201080015834.XA priority patent/CN102388465B/zh
Priority to JP2011534283A priority patent/JP5289578B2/ja
Priority to EP10820604.6A priority patent/EP2485278B1/en
Publication of WO2011040489A1 publication Critical patent/WO2011040489A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Definitions

  • the present invention relates to a solar cell element used for photovoltaic power generation.
  • This solar cell element is mainly manufactured using a semiconductor substrate such as a single crystal silicon substrate or a polycrystalline silicon substrate.
  • a semiconductor substrate such as a single crystal silicon substrate or a polycrystalline silicon substrate.
  • it is necessary to perform pn isolation that insulates the p-type portion and the n-type portion therein.
  • the minority carriers generated inside the semiconductor substrate are not sufficiently supplemented, and the photoelectric conversion efficiency of the solar cell element may be lowered.
  • a solar cell element includes a first surface serving as a light receiving surface, a second surface located on the back side of the first surface, and a side surface connecting the first surface and the second surface. And a semiconductor substrate having one conductivity type, a first pn junction region provided from the first surface to the outer periphery of the side surface and the second surface, and the second substrate.
  • a first electrode having the one conductivity type disposed adjacent to a first pn junction region; and the second surface provided between an outer periphery of the second surface and an end of the first electrode.
  • the shortest distance Q between the end portion of the first electrode and the first groove portion is the pn junction portion of the first pn junction region on the side surface and the first It is smaller than the shortest distance P with the groove.
  • the moving distance of minority carriers generated in the central region (bulk region) of one conductivity type semiconductor substrate to the reverse conductivity type semiconductor layer can be reduced. Minority carrier recombination can be reduced. Therefore, it is possible to increase the efficiency of supplementing minority carriers, and it is possible to improve the photoelectric conversion efficiency of the solar cell element.
  • (A) is a top view which shows the external appearance by the side of the light-receiving surface of the solar cell element which concerns on one Embodiment of this invention
  • (b) is a top view which shows the external appearance by the back surface side.
  • (A)-(e) is sectional drawing which shows the manufacturing process of the solar cell element which concerns on one Embodiment of this invention.
  • (A) is a top view of the corner
  • (b) is sectional drawing which follows the III-III line of (a). It is a partial cross section figure of the solar cell element which shows typically the movement of the minority carrier generated in the center area
  • (A) (b) is a partial cross section figure of the solar cell element which shows the cross-sectional shape of the 1st groove part which concerns on embodiment of this invention.
  • (A) to (c) are a sectional view and a partial sectional view of a solar cell element according to another embodiment of the present invention.
  • (A) is a top view of the corner
  • (b) is sectional drawing which follows the VII-VII line of (a).
  • (A) is sectional drawing of the corner
  • (b) is sectional drawing which shows the state which connected the connection conductor 23 to the solar cell element 80.
  • FIG. 12 is a cross-sectional view taken along line XX of FIG.
  • FIG. 11 showing a state in which the connection conductor 23 is connected to the solar cell element 50a.
  • the solar cell element X which concerns on other embodiment of this invention is shown, (a) is the external view seen from the light-receiving surface side of the solar cell element X, (b) is from the back surface side of the solar cell element X.
  • FIG. It is explanatory drawing for demonstrating the cross section of the YY direction of Fig.13 (a).
  • A) is the A section enlarged view of Fig.13 (a)
  • (b) is a figure which shows typically the shortest distance S and the shortest distance T using the enlarged view in the B section of Fig.15 (a).
  • FIG. 16C is a diagram schematically showing the shortest distance S and the shortest distance U, using an enlarged view of a portion C in FIG.
  • FIG. 5 is an explanatory diagram for explaining the movement of a minority carrier.
  • the solar cell element 1 includes a semiconductor substrate 2, a bus bar electrode 3, a finger electrode 4, a collecting electrode (first electrode) 5, and an output extraction.
  • An electrode 6 is provided.
  • the semiconductor substrate 2 is positioned between the first surface 2a on which light is incident, the second surface (back surface) 2b facing the first surface 2a, and the first surface 2a and second surface (back surface) 2b. And a side surface 2c connecting the first surface 2a and the second surface 2b.
  • the second surface 2b is a surface located on the back side of the first surface 2a and has substantially the same shape as the first surface 2a.
  • the semiconductor substrate 2 exhibits one conductivity type (for example, p-type).
  • the bus bar electrode 3 and the finger electrode 4 are provided on the first surface 2a of the semiconductor substrate 2 and are electrically connected to a semiconductor substrate portion having another conductivity type (for example, n-type).
  • the collector electrode 5 and the output extraction electrode 6 are provided on the back surface 2b, and are connected to a semiconductor substrate portion exhibiting one conductivity type (for example, p-type).
  • the one-conductivity-type semiconductor substrate 2 will be described as a p-type semiconductor substrate 2.
  • the semiconductor substrate 2 is made of single crystal silicon or polycrystalline silicon.
  • the semiconductor substrate 2 is, for example, a rectangular flat plate having a side of about 150 to 160 mm and a thickness of about 150 to 250 ⁇ m.
  • a region (first pn junction region) in which p-type silicon and n-type silicon are joined is formed inside the semiconductor substrate 2, a region (first pn junction region) in which p-type silicon and n-type silicon are joined is formed inside the semiconductor substrate 2, a region (first pn junction region) in which p-type silicon and n-type silicon are joined is formed inside the semiconductor substrate 2, a region (first pn junction region) in which p-type silicon and n-type silicon are joined is formed inside the semiconductor substrate 2, a region (first pn junction region) in which p-type silicon and n-type silicon are joined is formed inside the semiconductor substrate 2, a region (first pn junction region) in which p-type silicon and n-type silicon are joined is formed inside the semiconductor substrate
  • the electrode on the first surface 2a side includes a bus bar electrode 3 and finger electrodes 4 as n-side electrodes.
  • the bus bar electrodes 3 have a wide width of about 1 mm to 3 mm and are provided on the first surface 2a with about 2 to 4 wires substantially parallel to each other.
  • a large number of finger electrodes 4 are provided on the first surface 2a at a pitch of about 2 to 5 mm so as to intersect the bus bar electrode 3 substantially perpendicularly.
  • the width of the finger electrode 4 is about 50 to 200 ⁇ m.
  • the bus bar electrode 3 and the finger electrode 4 have a thickness of about 10 to 20 ⁇ m.
  • An antireflection film 8 for improving light absorption may be formed on the entire surface of the first surface 2a.
  • the electrode on the second surface 2b side has a collecting electrode 5 and an output extraction electrode 6 as p-type electrodes.
  • the collector electrode 5 is formed on substantially the entire surface of the second surface 2 b of the semiconductor substrate 2 except for the outer peripheral portion.
  • the output extraction electrode 6 has a width of about 2 mm to 5 mm, and extends in the same direction as the bus bar electrode 3 extends, and about 2 to 4 are provided on the second surface 2b. At least a part of the output extraction electrode 6 is in electrical contact with the collector electrode 5.
  • the thickness of the output extraction electrode 6 is about 10 ⁇ m to 20 ⁇ m, and the thickness of the collector electrode 5 is about 15 ⁇ m to 50 ⁇ m.
  • Such finger electrode 4 and collector electrode 5 have a role of collecting generated carriers.
  • the bus bar electrode 3 and the output extraction electrode 6 have a role of collecting carriers (electric power) collected by the finger electrodes 4 and the collecting electrodes 5 and outputting them to the outside.
  • the first pn junction region is provided on the outer peripheral portion of the second surface 2b where the collector electrode 5 is not provided. Therefore, on the second surface 2b, the collector electrode 5 is provided adjacent to the first pn junction region.
  • a first groove portion 7 for performing pn separation is formed between the outer periphery of the second surface 2 b of the semiconductor substrate 2 and the end portion of the collector electrode 5.
  • the first groove 7 separates the first pn junction region of the first surface 2b along the outer periphery of the second surface 2b.
  • the solar cell element 1 having such a configuration, when light is incident from the first surface 2a side which is the light receiving surface side, the light is absorbed and photoelectrically converted by the semiconductor substrate 2 to be electron-hole pairs (electron carriers and holes). Carrier) is generated. The electron carriers and hole carriers (photogenerated carriers) originating from the photoexcitation are collected on the electrodes provided on the first surface 2a and the second surface 2b of the solar cell element by the function of the first pn junction region, A potential difference is generated between both electrodes.
  • a flat semiconductor substrate 2 obtained by slicing a silicon ingot or the like is prepared.
  • the semiconductor substrate 2 may be made of p-type single crystal or polycrystalline silicon.
  • a semiconductor substrate 2 having a p-type conductivity by adding a small amount of impurities such as boron (B) and having a specific resistance of about 0.2 to 2.0 ⁇ ⁇ cm can be used.
  • the semiconductor substrate 2 is manufactured by a pulling method such as the Czochralski method.
  • a silicon ingot produced by a casting method or the like is sliced to a thickness of 350 ⁇ m or less, more preferably about 150 to 250 ⁇ m using a wire saw or the like.
  • the shape of the semiconductor substrate 2 may be a circle, a square, or a rectangle, and the size may be about 100 to 200 mm in diameter for a circle, and about 100 to 200 mm on a side for a square or rectangle.
  • the semiconductor substrate 2 having any shape has the first surface 2a, the second surface 2b, and the side surface 2c as described above.
  • a damage layer due to slicing is formed on the surface of the semiconductor substrate 2 immediately after slicing by several microns to several tens of microns, and fine contaminants at the time of slicing adhere to the surface of the damaged layer. Therefore, in order to remove the damaged layer and clean the contaminants, the semiconductor substrate 2 is immersed in an alkaline aqueous solution such as sodium hydroxide (NaOH) or potassium hydroxide (KOH), and then washed and dried.
  • NaOH sodium hydroxide
  • KOH potassium hydroxide
  • an n layer 9 is formed on the entire surface of the semiconductor substrate 2 as shown in FIG. That is, the n layer 9 is formed from the first surface 2 a to the side surface 2 c and the second surface 2 b of the semiconductor substrate 2.
  • P phosphorus
  • An n-type layer having a sheet resistance of about 30 to 150 ⁇ / ⁇ can be formed.
  • a pn junction 13 is formed between the p-type bulk region 10 and the n layer 9 described above.
  • the formation of the n layer 9 is performed, for example, in an atmosphere in which POCl 3 (phosphorus oxychloride) in a gas state is introduced as a diffusion source while the semiconductor substrate 2 is heated to 700 to 900 ° C. and maintained. There is a gas phase thermal diffusion method that treats for about a minute. By using such a method, the n layer 9 is formed with a depth of about 0.2 to 0.7 ⁇ m.
  • POCl 3 phosphorus oxychloride
  • the first groove portion 7 having a depth larger than the pn junction portion 13 formed on the outer peripheral portion of the second surface 2b of the semiconductor substrate 2 is formed on the second surface 2b. Pn separation is performed.
  • the first groove 7 is etched by laser, dicing, water jet, or by applying an acid resistant resist to the second surface 2b other than the position where the first groove 7 is formed, and then etching with a mixed solution of hydrofluoric acid and nitric acid. It can be formed. From the viewpoint of ease of control of the depth and the like of the first groove 7 and cost, it is preferable to carry out with a laser.
  • a YAG (yttrium, aluminum, garnet) laser (wavelength 1064 nm), an SHG (second harmonic generation) -YAG laser (wavelength 532 nm), a YVO 4 (yttrium vanadate) laser (wavelength) 1064 nm), excimer laser (wavelength 193 to 353 nm), and the like can be used.
  • the conditions are: TEM wave, output of about 5 to 30 W, pulse output frequency of output beam pulse 1 Hz to 1 MHz, beam pulse width 100 femtoseconds to 100 microseconds, beam profile is It can be a top hat type.
  • a method of forming the first groove portion 7 when using a laser a method of irradiating a laser by scanning a laser irradiation position on a predetermined portion of the surface of the semiconductor substrate 2 with a galvanometer mirror or the like, A method of irradiating a laser with pulses while moving the placed work table at a constant speed by a servo motor controlled by a sequencer or the like can be used.
  • the first groove portion 7 is formed by laser irradiation, a gas that inactivates the inner peripheral surface of the first groove portion 7 can be blown onto the inner surface of the first groove portion 7.
  • production of the leakage current of the solar cell element 1 by the thermal damage at the time of the 1st groove part 7 formation by a laser, and a mechanical damage can be reduced.
  • Nitrogen gas, oxygen gas, carbon dioxide gas, water vapor, or the like can be used as the gas for inactivating the inner peripheral surface of the first groove portion 7.
  • an antireflection film 8 is formed on the first surface 2a as shown in FIG.
  • the material for the antireflection film 8 include a silicon nitride film (SiNx film, composition ratio (x having a width centered on Si 3 N 4 stoichiometry)), a TiO 2 film, an SiO 2 film, an MgO film, An ITO film, SnO 2 film, ZnO film, or the like can be used. Its thickness is The thickness can be appropriately selected depending on the material and can realize a non-reflection condition with respect to appropriate incident light.
  • the antireflective film 8 may have a refractive index of about 1.8 to 2.3 and a thickness of about 500 to 1200 mm.
  • the antireflection film 8 can be formed using a plasma CVD method, a vapor deposition method, a sputtering method, or the like.
  • the collector electrode 5 is formed on the second surface 2 b of the semiconductor substrate 2.
  • the collector electrode 5 is formed by applying a paste containing aluminum as a main component to the outer surface of the second surface 2b, for example, substantially the entire surface of the second surface 2b except for a portion of about 1 to 5 mm from the outer periphery of the second surface 2b.
  • a paste application method a screen printing method or the like can be used.
  • the paste used to form the collector electrode 5 a paste made of aluminum powder and an organic vehicle can be used. After applying the paste, aluminum is baked onto the semiconductor substrate 2 by heat treatment (firing) at a temperature of about 700 to 850 ° C.
  • the p-type impurity aluminum can be diffused at a high concentration in the coated portion of the semiconductor substrate 2, and the n layer 9 formed also on the second surface 2b.
  • the collector electrode 5 is formed on the inner side of the second surface 2 b with respect to the first groove portion 7 provided on the outer peripheral portion.
  • electrodes on the first surface 2a that is, bus bar electrodes 3 and finger electrodes 4 (not shown), and output extraction electrodes 6 on the second surface 2b are formed.
  • the output extraction electrode 6 on the second surface 2b is formed by applying a conductive paste mainly composed of silver.
  • This conductive paste containing silver as a main component includes, for example, 5 to 30 parts by weight and 0.1 to 15 parts by weight of an organic vehicle and glass frit, respectively, with 100 parts by weight of silver filler, kneaded, and a solvent. It is possible to use those adjusted to a viscosity of about 50 to 200 Pa ⁇ S.
  • the coating method a screen printing method or the like can be used, and the solvent may be evaporated and dried at a predetermined temperature after coating. Thereafter, the output extraction electrode 6 is formed by baking in a baking furnace at a maximum temperature of 500 to 650 ° C. for several tens of seconds to several tens of minutes.
  • electrodes on the first surface 2a of the semiconductor substrate 2 are formed.
  • the bus bar electrode 3 and the finger electrode 4 can also be formed by applying, drying, and baking a conductive paste mainly composed of silver using a screen printing method as described above.
  • the solar cell element 1 can be manufactured through such steps.
  • the first groove portion 7 is provided apart from the collector electrode 5.
  • the shortest distance Q between the end 11 of the collector electrode 5 and the first groove 7 is smaller than the shortest distance P between the pn junction 13 and the first groove 7 on the side surface 2c.
  • the shortest distance Q is the shortest distance between the end portion 11 of the collector electrode 5 and the center line 12 in the width direction of the first groove portion 7.
  • the shortest distance P is the shortest distance between the pn junction 13 on the side surface 2 c and the center line 12 in the width direction of the first groove 7.
  • the width direction of the 1st groove part 7 here is a direction orthogonal to the side surface 2c when it sees from the 2nd surface 2b side, as shown to Fig.3 (a) (b).
  • the center line 12 in the width direction of the first groove portion 7 is the center line in the width direction in the opening of the first groove portion 7.
  • the shortest distance Q between the end 11 of the collector electrode 5 and the center line 12 in the width direction of the first groove 7 is such that the pn junction 13 on the side surface 2c and the center line 12 in the width direction of the first groove 7 3 schematically shows the movement of minority carriers E generated in the p-type bulk region (central region) 10 inside the semiconductor substrate 2 when the distance is smaller than the shortest distance P.
  • the shortest distance Q ⁇ the shortest distance P.
  • the moving distance of minority carriers E to the n layer 9 can be reduced.
  • the efficiency of supplementing minority carriers can be increased, and the photoelectric conversion efficiency of the solar cell element 1 can be improved.
  • the position of the pn junction 13 from the side surface 2c is determined by a method of determining the concentration distribution of n-type and p-type impurities in the depth direction using a secondary ion mass spectrometry (SIMS) method, or using a spherical driller.
  • SIMS secondary ion mass spectrometry
  • a spherical driller After drilling the side surface 2c using a ball, a hydrofluoric acid (HF) solution (stain solution) containing about 0.1% nitric acid (HNO 3 ) is dropped while irradiating light, and a stain film is formed on the p-type portion. It can be determined by the method of forming.
  • HF hydrofluoric acid
  • stain solution stain solution
  • HNO 3 nitric acid
  • FIGS. 5A and 5B are partial cross-sectional views showing the solar cell elements 20 and 30 and correspond to FIG. 3B which is a cross-sectional view in the vicinity of the first groove portion 7 of the solar cell element 1.
  • Solar cell elements 20 and 30 are different from each other in the shape of solar cell element 1 and first groove portion 7.
  • the description of the same configuration as that of the solar cell element 1 is omitted.
  • the first groove portion 7 of the solar cell element 20 has a curved portion 7a from the bottom to the inner surface in a cross-sectional shape perpendicular to the second surface 2b.
  • the peripheral portion of the first groove portion 7 becomes high temperature. Therefore, in the vicinity of the inner peripheral surface of the first groove portion 7, a high concentration impurity region in which silicon is melted and then solidified easily occurs.
  • This melted and solidified high-concentration impurity region includes impurities at the time of forming the first groove portion 7 in addition to the impurities of the n layer 9 and the p-type bulk region 10 at the time of melting. Therefore, the high-concentration impurity region has a high conductivity and may increase the leakage current of the solar cell element.
  • the first groove portion 7 has the curved portion 7a from the bottom portion to the inner surface in the cross-sectional shape perpendicular to the second surface 2b.
  • dissolved and solidified to the other end part can be lengthened.
  • an increase in leakage current of the solar cell element 20 can be reduced.
  • the first groove portion 7 having such a shape can be formed by using a high-power YAG laser. In this case, for example, the output may be 10 W or more.
  • the first groove portion 7 has a cross-sectional shape perpendicular to the second surface 2b and a curve that extends from the bottom to the inner surface.
  • the part is an elliptical shape 7b. Accordingly, the distance from one end portion to the other end portion of the high-concentration impurity region melted and solidified as described above can be further increased, and chipping at the end portion of the first groove portion 7 can be reduced. As a result, the effect of reducing the increase in leakage current is enhanced, and the effect of reducing chipping of the solar cell element 30 is also obtained.
  • the first groove portion 7 having such a shape can also be formed by using a high-power YAG laser. In this case, for example, the output may be 12 W or more.
  • FIG. 6A and 6B are cross-sectional views of the solar cell elements 40 and 50
  • FIG. 6C is a partial cross-sectional view showing the vicinity of the first groove portion 7 of the solar cell element 60.
  • Solar cell elements 40, 50 and 60 differ from solar cell element 1 in the configuration of antireflection film 8.
  • the antireflection film 8 is provided not only on the first surface 2 a of the semiconductor substrate 2 but also on the side surface 2 c.
  • the antireflection film 8a on the side surface 2c, a passivation effect on the crystal grain boundary and the damaged layer on the side surface 2c can be obtained. Therefore, it is possible to reduce the disappearance of the trapped minority carriers due to recombination in the n layer 9 provided on the side surface 2c. As a result, the above-described effect can be enhanced.
  • the antireflection film 8a on the side surface 2c in this way by, for example, forming the antireflection films 8 and 8a by plasma CVD having a large wraparound effect.
  • the antireflection film 8 is provided not only on the first surface 2a and the side surface 2c of the semiconductor substrate 2, but also on the outer peripheral portion 2b1 of the second surface 2b, as shown in FIG. 6B. It has been. That is, compared with the solar cell element 40, the antireflection film 8b is provided also in the outer peripheral part 2b1 area
  • Providing the antireflection film 8b in such an outer peripheral portion 2b1 region means that, for example, in the parallel plate type plasma CVD, the generated plasma wraps around the second surface 2b side of the semiconductor substrate 2 to form the antireflection film 8. This is possible by forming a film.
  • a recess is formed in the outer peripheral portion of the susceptor for placing the semiconductor substrate 2 of the plasma CVD apparatus at the position where the semiconductor substrate 2 is placed. This is possible by forming
  • the solar cell element 60 in addition to the outer peripheral portion 2b1 of the first surface 2a, the side surface 2c, and the second surface 2b, reflection is also prevented on the inner peripheral surface of the first groove portion 7.
  • a film 8c is formed.
  • Providing the antireflection film 8 c on the inner peripheral surface of the first groove portion 7 as described above is because, for example, in parallel plate type plasma CVD, the generated plasma reaches the first groove portion 7 on the second surface 2 b side of the semiconductor substrate 2.
  • the antireflection film 8 is formed so as to go around.
  • the outer periphery of the susceptor for placing the semiconductor substrate at the position where the semiconductor substrate 2 is placed This is possible by forming the concave portion up to the position reaching the first groove portion 7.
  • the antireflection films 8, 8a, 8b and 8c described above can be made of silicon nitride having a large passivation effect.
  • the antireflection films 8a, 8b, and 8c may be different in film quality and film thickness from the antireflection film 8 formed on the first surface 2a as long as a passivation effect is obtained.
  • the thickness Wc of the antireflection film 8c may be smaller than the thickness Wa of the antireflection film 8a and the thickness Wb of the antireflection film 8b. Further, the thickness Wb of the antireflection film 8b may be smaller than the thickness Wa of the antireflection film 8a.
  • the formation of the first groove portion 7 is not limited to immediately after the formation of the n layer 9 as described above, and is performed after the formation of the bus bar electrode 3 and the finger electrode 4, for example, after the formation of the n layer 9. It is also possible.
  • the shortest distance Q described above is substantially zero. Thereby, also in this embodiment, the shortest distance Q ⁇ the shortest distance P is satisfied. Therefore, also in this embodiment, the moving distance of the minority carrier E can be reduced, and the recombination of the minority carrier E can be reduced. As a result, the effect of improving the photoelectric conversion efficiency is enhanced.
  • the first groove portion 7 has a first raised portion 71 and a second raised portion 72.
  • the first raised portion 71 is located at the intersection of the inner peripheral surface of the first groove portion 7 and the second surface 2 b 1 outside the first groove portion 7.
  • the second raised portion 72 is located at the intersection of the inner peripheral surface of the first groove portion 7 and the second surface 2 b 2 on the inner side of the first groove portion 7.
  • connection conductor 23b comes into contact with such a raised portion when the solar cell module is formed. Therefore, it can reduce that the connection conductor 23b contacts an n layer, and the reliability of the solar cell module using this solar cell element 80 increases.
  • the height of the first raised portion 71 may be equal to or less than the height of the second raised portion 72.
  • the height of the 1st protruding part 71 and the 2nd protruding part 72 is the maximum value of the dimension of each protruding part in the direction perpendicular
  • the height of the first raised portion 71 and the second raised portion 72 can be made smaller than the depth of the first groove portion 7.
  • the height of the 1st protruding part 71 and the 2nd protruding part 72 can be suitably selected according to the depth of the 1st groove part 7, the thickness of n layer, etc., for example, may be about 3 nm to 12 nm.
  • the oxide film 14 may be provided on the first raised portion 71 and the second raised portion 72. Thereby, since the oxide film 14 functions as an insulating film, the effect of reducing the contact of the connecting conductor 23b with the n layer is further enhanced.
  • the thickness of the oxide film 14 can be made thicker than that of a natural oxide film formed on another part of the semiconductor substrate 2 of the solar cell element 90 by forming the first groove portion 7 with a laser. It may be about 8 nm.
  • the first groove portion 7 has both the first raised portion 71 and the second raised portion 72, but the first groove portion 7 is either the first raised portion 71 or the second raised portion 72. You may have only one.
  • an oxide film 15 is formed between the outer periphery of the second surface 2 b and the first groove portion 7.
  • the oxide film 15 of the present embodiment uses a high-power YAG laser, and the output of the YAG laser is set to 5 W or more, whereby the semiconductor substrate 2 in the vicinity of the first groove 7. Becomes a high temperature and can be suitably formed.
  • the thickness of the oxide film 15 is thicker than that of the natural oxide film formed on the other part of the semiconductor substrate 2 of the solar cell element 90, and can be, for example, about 3 nm to 8 nm.
  • the oxide film 15 is provided over the entire outer peripheral region from the end of the second surface 2b to the first groove portion 7 in the second surface 2b.
  • the oxide film 15 may be provided in a part of the outer peripheral region.
  • FIG. 10A is a plan view on the light receiving surface side of the solar cell module 21, and FIG. 10B is a schematic cross-sectional view of the solar cell panel 22 for explaining a stacked state of the solar cell panel 22.
  • reference numeral 23 denotes a connection conductor
  • 24 denotes a module frame
  • 25 denotes a translucent substrate
  • 26 denotes a light receiving surface side filler
  • 27 denotes a back surface side filler
  • 28 denotes a back sheet
  • 32 denotes An output lead 31 from the solar cell element 31 indicates a terminal box.
  • the solar cell module 21 includes a solar cell panel 22, a module frame 24 attached to the outer periphery of the solar cell panel 22, and a terminal box arranged on the back side of the solar cell panel 22. 31 (not shown).
  • the solar cell panel 22 includes a plurality of solar cell elements 50, a light receiving surface side filler 26, a back surface side filler 27, a translucent substrate 25, and a back sheet. 28.
  • a plurality of solar cell elements 50 are connected in series.
  • the plurality of connected solar cell elements 50 are sealed with the light receiving surface side filler 26 and the back surface side filler 27.
  • the plurality of solar cell elements 50 sealed with the filler are sandwiched between the translucent substrate 25 and the back sheet 28.
  • the plurality of solar cell elements used in the solar cell panel 22 are the solar cell elements 50 according to the above-described embodiment. That is, as shown in FIG. 6B, the solar cell element 50 of the solar cell panel 22 includes the antireflection films 8 and 8a provided on the first surface, the side surface, and the outer peripheral portion of the second surface of the semiconductor substrate 2. , 8b.
  • the solar cell panel 22 uses the solar cell element 50, so that it is not necessary to separately arrange an insulator or the like for suppressing a short circuit between the connection conductor 23 and the solar cell element 50. Therefore, the number of parts of the solar cell module 22 can be reduced and the manufacturing process can be simplified. As a result, it is possible to supply an inexpensive and high output solar cell module 22.
  • a substrate made of glass or polycarbonate resin is used.
  • the glass plate white plate glass, tempered glass, double tempered glass, heat ray reflective glass, or the like is used.
  • a white plate tempered glass having a thickness of about 3 mm to 5 mm can be used.
  • a substrate made of a synthetic resin such as polycarbonate resin is used, a substrate having a thickness of about 5 mm can be used.
  • the light receiving surface side filler 26 and the back surface side filler 27 are made of an ethylene-vinyl acetate copolymer (hereinafter abbreviated as EVA) or polyvinyl butyral (hereinafter abbreviated as PVB), and have a thickness of 0 by a T die and an extruder.
  • EVA ethylene-vinyl acetate copolymer
  • PVB polyvinyl butyral
  • EVA or PVB used for the back side filler 27 may be transparent. Further, the EVA or PVB may be white or black colored by containing titanium oxide or pigment according to the surrounding installation environment where the solar cell module is installed.
  • a weather-resistant fluorine-based resin sheet in which an aluminum foil is sandwiched so as not to transmit moisture, a polyethylene terephthalate (PET) sheet on which alumina or silica is deposited, and the like are used.
  • a ribbon-shaped copper foil having a width of about 5 to 10 mm and a thickness of about 0.2 to 1.0 mm is solder-coated.
  • the connection conductor 23 is for connecting the solar cell elements 50 in series by soldering to the bus bar electrode 3 or the output extraction electrode 6 of the solar cell element 50.
  • a ribbon-shaped copper foil having a width of about 1 to 3 mm and a thickness of about 0.1 to 0.8 mm solder-coated is used.
  • the solar cell panel 22 is manufactured. Specifically, the light receiving surface side filler 26 is placed on the translucent substrate 25, and the solar cell element 50 to which the connection conductor 23 and the output conductor 32 are connected is further placed thereon. Further, a back side filler 27 and a back sheet 28 are sequentially laminated thereon. And after that, the output conducting wire 32 is derived
  • the laminate in such a state is set in a laminator and heated at 100 to 200 ° C., for example, for 15 minutes to 1 hour while being pressurized under reduced pressure. Thereby, the solar cell panel 22 formed by integrating the laminate can be obtained.
  • the terminal box 31 is attached. Specifically, the terminal box 31 is attached to the back sheet 28 from which the output lead 32 is derived using an adhesive material such as silicon. Then, the positive and negative output conductors 32 are fixed to terminals (not shown) of the terminal box 31 by soldering or the like. Thereafter, a lid is attached to the terminal box 31. Finally, the module frame 24 is attached to complete the solar cell module 21. Specifically, a module frame 24 made of aluminum or the like is attached to the outer periphery of the solar cell panel 22. The module frame 24 can be attached, for example, by fixing its corners with screws or the like. In this way, the solar cell module 21 is completed.
  • FIG. 11 is a plan view showing a state in which two solar cell elements 50 a and 50 b are connected by the connection conductor 23 in the obtained solar cell module 21.
  • connection conductor 23a is connected to the bus bar electrode 3 on the first surface 2a of the solar cell element 50a by soldering.
  • the connection conductor 23a is soldered to the output extraction electrode 6 on the second surface 2b of the solar cell element 50b disposed adjacent to the connection conductor 23a. Thereby, two adjacent solar cell elements 50a and 50b are connected in series by the connection conductor 23a.
  • connection conductor 23b is connected to the bus bar electrode 3 of the solar cell element 50b by soldering.
  • the connection conductor 23b is further soldered to the output extraction electrode 6 of the next solar cell element 50 (not shown). In this way, a plurality of solar cell elements 50 are connected in series with each other.
  • FIG. 12 is a partial cross-sectional view of the solar cell module 21 taken along line XX in FIG. A state in which the connection conductor 23c is soldered to the output extraction electrode 6 of the solar cell element 50a in the solar cell module 21 will be described with reference to FIG.
  • connection conductor 23c soldered to the output extraction electrode 6 on the second surface 2b of the solar cell element 50a is directed toward the bus bar electrode 3 on the first surface 2a of the adjacent solar cell element 50. It extends diagonally upward. Further, since the solar cell panel is pressed by the laminate as described above, the connection conductor 23 c comes into contact with the solar cell element 50 at the contact portion G near the corner of the solar cell element 50. In other words, the connection conductor 23 c is in contact with the intersection of the second surface and the side surface located on the outer periphery of the first groove 7 or in the vicinity thereof.
  • the solar cell element 50 of the solar cell module 21 includes the antireflection films 8a and 8b located on the side surface and the outer peripheral portion of the second surface. . Therefore, the connection conductor 23c contacts the solar cell element 50 at the contact portion G via the antireflection films 8a and 8b.
  • the antireflection films 8, 8a and 8b are made of an insulating film or a high resistance film such as a silicon nitride film.
  • connection conductor 23c comes into contact with the solar cell element 50 at the contact portion G via the antireflection films 8, 8a, 8b. Therefore, the connection conductor 23c can be fixed stably, and the connection conductor 23c can be bent obliquely upward at a large angle from the intersection of the solar cell elements 50. Therefore, the connection conductor 23 c can be stably fixed in the vicinity of the side surface of the solar cell element 50. Thereby, the light which entered into the part with the connection conductor 23c between the solar cell elements 50 can be more efficiently reflected on the side surface of the solar cell element 50, and a photocurrent can be increased.
  • connection conductor 23c can be stably fixed in the vicinity of the side surface of the solar cell element 50, the arrangement efficiency of the solar cell element 50 in the solar cell module 21 can be increased. Also from this, the output of the solar cell module 21 can be improved.
  • the connection conductor 23 has the contact part G which contact
  • the solar cell element 70 is used, a large distance between the contact portion G and the first groove portion 7 can be ensured. Thereby, even when stress is applied to the contact portion G in the laminating step in the manufacturing process of the solar cell module 21, it is possible to reduce the occurrence of cracks in the vicinity of the first groove portion 7. As a result, a highly reliable solar cell module 21 can be provided.
  • the solar cell element X is a so-called back contact type solar cell element as shown in FIG. That is, the solar cell element X includes the semiconductor substrate 19, the semiconductor layer 29, the front surface electrode 39, the through electrode 49, the second electrode 59 formed on the back surface (second surface) of the semiconductor substrate 19, and the first An electrode 69 and a third electrode (connection electrode) 79 are provided.
  • the semiconductor substrate 19 has a first surface 19a that mainly receives sunlight and a second surface 19b that corresponds to the back surface of the first surface 19a.
  • the semiconductor substrate 19 has one conductivity type, for example, p-type.
  • a semiconductor substrate 19 for example, a monocrystalline or polycrystalline silicon substrate can be cited.
  • the semiconductor layer 29 has a conductivity type opposite to that of the semiconductor substrate 19. As shown in FIG. 14, the first surface 19 a of the semiconductor substrate 19, the surface of the through hole of the semiconductor substrate 19, and the second surface of the semiconductor substrate 19. It is formed in a part of 19b.
  • the semiconductor layer 29 forms a pn junction at the interface with the semiconductor substrate 19. Therefore, the semiconductor layer 29 is n-type if the semiconductor substrate 19 is p-type, and p-type if the semiconductor substrate 19 is n-type. Further, if the semiconductor substrate 19 is p-type, the semiconductor layer 29 can be formed by diffusing n-type impurities such as phosphorus to a desired position on the semiconductor substrate 1 by a vapor phase diffusion method, a screen printing method, or the like. .
  • the region provided over the outer peripheral portion of the second surface 19b is the first pn junction region.
  • the region provided on the inner side of the first pn junction region is the second pn junction region, as shown in FIG. 14B.
  • the second electrode 59 is disposed on a part of the second pn junction region.
  • the surface electrode 39 is formed on the semiconductor layer 29 located on the first surface 19 a of the semiconductor substrate 19, and has a role of collecting carriers (for example, electrons) generated in the semiconductor substrate 19.
  • the shape of the surface electrode 39 is not particularly limited, but from the viewpoint of increasing the power generation area of the light receiving surface, it is preferable to have a plurality of thin line shapes as shown in FIG.
  • Such a surface electrode 39 is made of, for example, a metal having conductivity such as silver or copper, and can be formed by applying a conductive paste containing the metal by a screen printing method or the like and then baking it. it can.
  • the through electrode 49 has a role of guiding the carriers collected by the surface electrode 39 to the second electrode 59 formed on the second surface 19 b of the semiconductor substrate 19. That is, the through electrode 49 is formed so as to penetrate the semiconductor substrate 19 from the first surface 19 a to the second surface 19 b of the semiconductor substrate 19, and is electrically connected to the surface electrode 39 and the second electrode 59. . Further, as shown in FIG. 13A, by providing a plurality of through electrodes 49 with respect to one surface electrode 39, the density of photocurrent in one through electrode 49 can be reduced. The resistance component of the element can be lowered. Such a through electrode 49 is formed by previously filling a through hole obtained by drilling the semiconductor substrate 19 with a laser or the like with a conductive paste containing silver, copper, or the like and baking it.
  • the second electrode 59 is formed on the semiconductor layer 29 located on the second surface 19 b of the semiconductor substrate 19, collects carriers generated at the pn junction on the second surface 19 b side, and passes through the through electrode 49. It has the role of collecting the resulting carrier. That is, since the second electrode 59 has the same polarity as the surface electrode 39 and the through electrode 49, the second electrode 59 is a negative electrode if the semiconductor substrate 19 is p-type and the semiconductor layer 29 is n-type.
  • the shape of the second electrode 59 is only required to be electrically connected to the through electrode 49 and insulated from the first and third electrodes described later. For example, as shown in FIG. What is necessary is just to make it the rectangular shape spaced apart from each other directly under. In the form shown in FIG. 13B, when the third electrode 79 is not formed, it may be a long first electrode that can be connected to each through electrode 49. Note that the same material and forming method of the second electrode 59 as those of the surface electrode 39 can be used.
  • the first electrode 69 is disposed on the second surface 19b of the semiconductor substrate 19 in a region where the semiconductor layer 29 is not formed (non-formed portion).
  • the first electrode 69 has a polarity different from that of the second electrode 59. Therefore, for example, when the solar cell element X is formed of the p-type semiconductor substrate 19 and the n-type semiconductor layer 29, the second electrode 59 becomes a negative electrode and the first electrode 69 becomes a positive electrode. Therefore, the first electrode 69 is disposed so as to be electrically insulated from the second electrode 59.
  • the first electrode 69 has a current collecting part 69a and an output extracting part 69b.
  • the current collector 69 a is joined via a heavily doped layer 69 ′ formed at the interface with the semiconductor substrate 19, and collects carriers (for example, holes) generated in the semiconductor substrate 19. Have. As a result, carriers generated in the semiconductor substrate 1 are efficiently collected.
  • the high concentration means that the impurity concentration is higher than the concentration of one conductivity type impurity in the semiconductor substrate 19.
  • Such a current collector 69a can be formed by applying a conductive paste mainly composed of aluminum or the like to a desired position of the semiconductor substrate 19 by screen printing or the like and then baking it. At this time, if the semiconductor substrate 1 is a silicon substrate and the current collector 69a is a metal whose main component is aluminum, the highly doped layer 6 ′ can be simultaneously formed by baking a conductive paste whose main component is aluminum. It is formed.
  • the output extraction unit 69b has a role of outputting the carrier collected by the current collection unit 69a to the outside.
  • the position of the output extraction portion 69b is not particularly limited as long as it is electrically connected to the current collector 6a.
  • the output extraction portion 69b is formed on the current collector 69a. Also good.
  • the same material and method for forming the output extraction portion 69b as the surface electrode 39 can be used.
  • the current collector 69a has a counter electrode that forms a pair with the second electrode 59 interposed therebetween when the second surface 19b of the semiconductor substrate 19 is viewed in plan.
  • the pair of current collectors 69 a are electrically connected via the third electrode 79.
  • the third electrode 79 has the same polarity as the first electrode 69 (current collector 69a), and is arranged so as to be electrically insulated from the second electrode 59 having a different polarity.
  • the third electrode 79 assists in collecting carriers by electrically connecting a pair of current collectors 69b.
  • a groove 89 from which a part of the semiconductor layer 29 is removed is formed in order to realize pn isolation.
  • a second groove 89 a is formed on the second surface 19 b of the semiconductor substrate 1 so as to surround the second electrode 59.
  • a first groove 89 b is formed along the outer periphery of the semiconductor substrate 19 at a position spaced apart from the outer periphery by a certain distance.
  • the groove portion 89 is formed to a position deeper than the thickness of the semiconductor layer 2, pn separation can be performed more reliably.
  • the groove 89 can be formed with a laser or the like.
  • the second groove portion 89 a has the second electrode 59 and the second groove portion 89 a when viewed from the second surface 1 b of the semiconductor substrate 1. It is formed at a position where the shortest distance T between the first electrode 69 and the second groove portion 89a is smaller than the shortest distance S between them.
  • FIG. 15 (a) it is shown by a one-dot chain line L connecting portions located at an intermediate distance between the second electrode 59 and the first electrode 69, and the second groove portion 89a is located at a position higher than the one-dot chain line L in FIG. It is formed on the 1 electrode 69 side.
  • the shortest distance refers to the shortest distance among the distances from the virtual center line M (indicated by a dotted line in the figure) of the second groove 89a to the end of the first or second electrode.
  • FIG. 16 schematically shows the movement of minority carriers E generated in the semiconductor substrate 1 when the solar cell element X receives sunlight.
  • the shortest distance T between the first electrode 69 and the second groove 89a is smaller in the second groove 89a than the shortest distance S between the second electrode 59 and the second groove 89a.
  • FIG. 15C is a partially enlarged view of part C in FIG.
  • the third electrode 79 when the third electrode 79 is electrically connected to the pair of first electrodes 69 as in the present embodiment, the second surface 19 b of the semiconductor substrate 19 is viewed in plan view. If the second groove 89a is formed at a position where the shortest distance U between the third electrode 79 and the second groove 89a is smaller than the shortest distance S between the second electrode 59 and the second groove 89a. Good.
  • the third electrode 79 has the same polarity as the first electrode 69, the movement distance of the minority carrier E is reduced similarly to the first electrode 69, Photoelectric conversion efficiency can be increased.
  • the second groove portion 89 a is formed at a position that maintains the shortest distance relationship with the first and second electrodes described above and is separated from the first electrode 69.
  • the second groove portion 89 a arranged in this way is formed by irradiating the semiconductor substrate 19 made of a silicon substrate with laser, dust such as silicon oxide generated along with laser irradiation is deposited on the first electrode 69. Can be reduced.
  • the connection conductor and the like can be easily bonded to the first electrode 69 with solder in a later step.
  • the first electrode 69 (current collector 69a) has an end face along the arrangement direction (formation direction) of the second groove 89a, and this end face is the second groove. It differs from the embodiment shown in FIG. 14 in that it is located on the same plane as the inner surface of 89a. That is, in the present embodiment, the second groove portion 89 a is formed along the first electrode 69 and in contact with the first electrode 69. Therefore, the distance between the second groove 89a and the first electrode 69 in this embodiment is zero. According to such a form, the moving distance of the minority carrier E can be further reduced as compared with the above-described embodiment, so that the photoelectric conversion efficiency can be further increased.
  • a semiconductor substrate 19 having one conductivity type for example, a p-type silicon substrate doped with boron or the like is prepared.
  • a silicon substrate made of a single crystal silicon substrate or a polycrystalline silicon substrate cut out from a silicon ingot may be used, and the size of the silicon substrate is, for example, a square or a rectangle having a side of about 140 to 180 mm, and its thickness is It may be about 150 ⁇ m to 300 ⁇ m.
  • a through hole is formed between the first surface 19 a and the second surface 19 b of the semiconductor substrate 19.
  • This through hole is formed from the second surface 19b side of the semiconductor substrate 19 toward the first surface 19a side, for example, using a mechanical drill, a water jet, or a laser device.
  • a YAG (yttrium, aluminum, garnet) laser, a YVO 4 (yttrium vanadate) laser, or the like is preferably used to prevent the occurrence of microcracks during or after the formation of the through hole.
  • a plurality of through holes are formed at a substantially constant pitch, and the diameter may be 50 ⁇ m or more and 300 ⁇ m or less, and the diameters of the openings of the first surface 19a and the second surface 19b may be different.
  • a concavo-convex structure having fine protrusions (convex portions) for effectively reducing the light reflectance is formed on the first surface 19 a of the semiconductor substrate 19.
  • a method for forming the concavo-convex structure a wet etching method using an alkali solution or a dry etching method using an etching gas can be used.
  • the semiconductor layer 29 is formed on the first surface 19a of the semiconductor substrate 19, the inner surface of the through hole, and the second surface 19b.
  • the n-type doping element exhibiting a conductivity type opposite to that of the semiconductor substrate 19 p (phosphorus) is used, and an n + type having a sheet resistance of about 60 to 300 ⁇ / ⁇ is used.
  • a pn junction is formed between the semiconductor substrate 19 and the p-type region.
  • the semiconductor layer 29 can be simultaneously formed on the first surface, the second surface, and the inner surface of the through hole of the semiconductor substrate 19.
  • the semiconductor layer 29 is formed not only on the first surface and the second surface of the semiconductor substrate 19 but also on the side surface of the semiconductor substrate 19.
  • a part of the semiconductor layer 29 on the first surface 19a and the second surface 19b of 19 is separated (pn-isolated).
  • This pn separation is performed by using a blasting method or a laser processing method in which a powder such as silicon oxide or alumina is sprayed at a high pressure only on the peripheral portion of the second surface 19b, and the semiconductor layer 29 in the peripheral portion of the second surface 19b is cut.
  • a first groove 89b is formed at the peripheral edge of the second surface 19b.
  • the surface electrode 39 and the through electrode 49 are formed on the semiconductor substrate 19.
  • a conductive paste made of silver, copper, or the like is applied to the first surface 19 a of the semiconductor substrate 19 using a coating method such as a screen printing method.
  • the conductive paste is filled in the through holes of the semiconductor substrate 19.
  • the surface electrode 39 and the through electrode 49 are formed by baking the conductive paste at a maximum temperature of 500 to 850 ° C. for about several tens of seconds to several tens of minutes.
  • first to third electrodes are formed on the second surface 19 b of the semiconductor substrate 19.
  • a conductive paste made of aluminum or the like is applied in a predetermined shape on the second surface 19b of the semiconductor substrate 19 forming the current collecting portion 69a of the first electrode 69 using a screen printing method.
  • the current collector 69a is formed by firing at a maximum temperature of 500 to 850 ° C. for several tens of seconds to several tens of minutes. Simultaneously with the formation of the current collector 69a, a high-concentration doped layer 6 ′ is formed.
  • the second electrode 59, the output extraction portion 69b of the first electrode 69, and the third electrode 79 are formed.
  • a conductive paste made of silver, copper, or the like is applied to a position where these electrodes are formed using a coating method such as a screen printing method.
  • various electrodes can be formed by firing at a maximum temperature of 500 to 850 ° C. for several tens of seconds to several tens of minutes.
  • pn separation is performed at a portion around the second electrode 59.
  • a YAG laser (wavelength) is formed between the second electrode 59 and the first electrode 69 (current collector 69a) and between the second electrode 59 and the third electrode 79 where the semiconductor layer 29 is formed.
  • the second groove 89a is formed in a rectangular shape by irradiating laser light using a 1064 nm) or SHG (second harmonic generation) -YAG laser (wavelength 532 nm). At this time, the positional relationship between the second groove portion 89a and the first to third electrodes is set to satisfy the shortest distance relationship as described above.
  • the width of the second groove 89a is about 20 ⁇ m or more and 50 ⁇ m or less, the leakage current of the solar electronic device can be reduced.
  • the second groove 89a is formed by a laser, for example, the laser irradiation position to a predetermined position on the surface of the semiconductor substrate 19 is moved by a galvano mirror or the work table on which the semiconductor substrate 19 is placed is controlled by a sequencer or the like. The laser is emitted in pulses while moving at a constant speed by the servo motor.
  • the overlap ratio of the processing circle formed by laser irradiation of the next pulse with respect to the processing circle formed by laser irradiation of one time (one pulse) is about 20% or more and 60% or less.
  • the leakage current of the solar electronic device can be further reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

【課題】　半導体基板の内部領域（バルク領域）で発生した少数キャリヤの補足の効率を上げることにより、光電変換効率の向上した太陽電池素子を提供する。 【解決手段】　本実施形態の太陽電池素子は、受光面となる第１面、該第１面の裏側に位置する第２面および前記第１面と前記第２面とを接続する側面を具備し、一導電型を有する半導体基板と、前記第１面から前記側面および前記第２面の外周部に渡って設けられた第１ｐｎ接合領域と、前記第２面上に配置されるとともに、前記第１ｐｎ接合領域に隣接して配置された前記一導電型を有する第１電極と、前記第２面の外周と前記第１電極の端部との間に設けられた、前記第２面の前記第１ｐｎ接合領域を前記第２面の外周に沿って分離する第１溝部とを備えている。そして、前記第２面側から平面視したときに、前記第１電極の前記端部と前記第１溝部との最短距離Ｑは、前記側面の前記第１ｐｎ接合領域のｐｎ接合部と前記第１溝部との最短距離Ｐよりも小さい。

Description

太陽電池素子および太陽電池モジュール
　本発明は、太陽光発電に使用される太陽電池素子に関する。
　近年、エネルギー問題や環境問題の深刻化に伴い、光エネルギーを直接電気エネルギーに変換する太陽電池素子を用いた太陽光発電が注目を集めている。
　この太陽電池素子は、単結晶シリコン基板や多結晶シリコン基板などの半導体基板を用いて作製することが主流となっている。半導体基板を用いた太陽電池素子では、その内部のｐ型部分とｎ型部分とを絶縁するｐｎ分離を行う必要がある。
　このｐｎ分離を行う方法として、レーザを使用する方法が提案されている（特許文献１～４参照）。　
特開平５－７５１４８号公報 ＷＯ２００６／０８７７８６号公報 ＵＳＰ４９８９０５９号公報 特開２００２－１９８５４６号公報
　しかしながら、上記文献に開示されたようなレーザを用いたｐｎ分離では、半導体基板の内部で発生した少数キャリヤの補足が十分ではなく、太陽電池素子の光電変換効率を低下させる場合があった。
　そのため、半導体基板の内部領域（バルク領域）で発生した少数キャリヤの補足の効率を上げることにより、光電変換効率の向上した太陽電池素子が要求されている。
　本発明の一実施形態に係る太陽電池素子は、受光面となる第１面、該第１面の裏側に位置する第２面および前記第１面と前記第２面とを接続する側面を具備し、一導電型を有する半導体基板と、前記第１面から前記側面および前記第２面の外周部に渡って設けられた第１ｐｎ接合領域と、前記第２面上に配置されるとともに、前記第１ｐｎ接合領域に隣接して配置された前記一導電型を有する第１電極と、前記第２面の外周と前記第１電極の端部との間に設けられた、前記第２面の前記第１ｐｎ接合領域を前記第２面の外周に沿って分離する第１溝部とを備えている。そして、前記第２面側から平面視したときに、前記第１電極の前記端部と前記第１溝部との最短距離Ｑは、前記側面の前記第１ｐｎ接合領域のｐｎ接合部と前記第１溝部との最短距離Ｐよりも小さい。
　本発明の一実施形態に係る太陽電池素子によれば、一導電型の半導体基板の中央領域（バルク領域）で発生した少数キャリヤの逆導電型の半導体層までの移動距離を小さくすることができ、少数キャリヤの再結合を低減することができる。そのため、少数キャリヤの補足の効率を上げることが可能になり、該太陽電池素子の光電変換効率を向上させることが可能となる。
（ａ）は本発明の一実施形態に係る太陽電池素子の受光面側の外観を示す平面図であり、（ｂ）はその裏面側の外観を示す平面図である。 （ａ）～（ｅ）は本発明の一実施形態に係る太陽電池素子の製造工程を示す断面図である。 （ａ）は、本発明の一実施形態に係る太陽電池素子の角部の平面図であり、（ｂ）は、（ａ）のIII-III線に沿う断面図である。 基板の中央領域（バルク領域）で発生した少数キャリヤの動きを模式的に示す太陽電池素子の一部断面図である。 （ａ）（ｂ）は、本発明の実施形態に係る第１溝部の横断面形状を示す太陽電池素子の一部断面図である。 （ａ）～（ｃ）は、本発明の他の実施形態に係る太陽電池素子の断面図および一部断面図である。 （ａ）は、本発明のさらに他の実施形態に係る太陽電池素子の角部の平面図であり、（ｂ）は、（ａ）のVII－VII線に沿う断面図である。 （ａ）は、本発明の他の実施形態に係る太陽電池素子８０の角部の断面図であり、（ｂ）は、太陽電池素子８０に接続導体２３を接続した状態を示す断面図である。 （ａ）は、本発明の他の実施形態に係る太陽電池素子９０の角部の断面図であり、（ｂ）は、太陽電池素子９０に接続導体２３を接続した状態を示す断面図である。 は、本発明の一実施形態に係る太陽電池モジュール２１を示す図であり、（ａ）は、太陽電池モジュール２１の平面図、および（ｂ）は、太陽電池モジュール２１の太陽電池パネル２２の積層構造を説明する概略断面図である。 は、隣接する太陽電池素子５０ａ、５０ｂを接続した状態を示す、太陽電池モジュール２１の一部平面図である。 は、太陽電池素子５０ａに接続導体２３を接続した状態を示す、図１１のX－X線に沿う断面図である。 本発明の他の実施形態に係る太陽電池素子Xを示すものであり、（ａ）は太陽電池素子Xの受光面側からみた外観図であり、（ｂ）は太陽電池素子Ｘの裏面側からみた外観図である。 図１３（ａ）のＹ－Ｙ方向の断面を説明するための説明図である。 （ａ）は図１３（ａ）のＡ部拡大図であり、（ｂ）は図１５（ａ）のＢ部における拡大図を用いて、最短距離Ｓおよび最短距離Ｔを模式的に示す図であり、（ｃ）は図１５（ａ）のＣ部における拡大図を用いて、最短距離Ｓおよび最短距離Ｕを模式的に示す図である。 は、少数キャリヤの動きを説明するための説明図である。 は、本発明の他の実施形態に係る太陽電池素子Yを示す部分拡大図である。
　＜太陽電池素子について＞
まず、本発明の実施形態に係る太陽電池素子を、図を用いて説明する。
　図１（ａ）、（ｂ）に示すように、第１の実施形態に係る太陽電池素子１は、半導体基板２、バスバー電極３、フィンガー電極４、集電極（第１電極）５および出力取出電極６を有している。
　半導体基板２は、光が入射する側の第１面２ａと、第１面２ａと対向する第２面（裏面）２ｂと、第１面２ａと第２面（裏面）２ｂの間に位置して第１面２ａと第２面２ｂとを接続する側面２ｃと、を有する。第２面２ｂは、第１面２ａの裏側に位置する面であり、第１面２ａと略同一形状を有する。そして、半導体基板２は、一導電型（例えばｐ型）を呈する。
　バスバー電極３およびフィンガー電極４は、半導体基板２の第１面２ａ上に設けられ、他導電型（例えばｎ型）を呈する半導体基板部分と電気的に接続されている。
　集電極５および出力取出電極６は、裏面２ｂ上に設けられ、一導電型（例えばｐ型）を呈する半導体基板部分と接続されている。
　以下、同様に一導電型半導体基板２をｐ型半導体基板２として説明する。
　半導体基板２は、単結晶シリコン又は多結晶シリコンなどから成る。半導体基板２は、例えば１辺が１５０～１６０ｍｍ程度、厚みが１５０～２５０μｍ程度の矩形の平板である。この半導体基板２の内部には、ｐ型シリコンとｎ型シリコンとが接合した領域（第１ｐｎ接合領域）が形成されている。第１ｐｎ接合領域は、半導体基板２の外周表面に沿って設けられており、第１面２ａから側面２ｃおよび第２面２ｂの外周部に亘って設けられている。具体的には、第１ｐｎ接合領域は、第１面２ａの略全面、側面２ｃの略全面および第２面２ｂのうち集電極５が設けられていない外周部に設けられている。
　図１（ａ）に示すように、第１面２ａ側の電極は、ｎ側の電極としてバスバー電極３とフィンガー電極４とを有する。バスバー電極３は、幅１ｍｍ～３ｍｍ程度の広い幅を有しており、第１面２ａ上に、互いに略平行に２～４本程度設けられている。そして、フィンガー電極４は、このバスバー電極３に対して略垂直に交わるように、第１面２ａ上に、２～５ｍｍ程度のピッチで多数本設けられている。フィンガー電極４の幅は、５０～２００μｍ程度である。このようなバスバー電極３、フィンガー電極４の厚みは、１０～２０μｍ程度である。なお、第１面２ａの全面には、光の吸収を向上させるための反射防止膜８を形成してもよい。
　図１（ｂ）に示すように、第２面２ｂ側の電極は、ｐ型の電極として集電極５と出力取出電極６とを有する。集電極５は、半導体基板２の第２面２ｂのうち外周部を除く略全面に形成されている。出力取出電極６は、２ｍｍ～５ｍｍ程度の幅を有しており、上記バスバー電極３が延びる方向と同じ方向に延びて、２～４本程度、第２面２ｂ上に設けられる。そして、出力取出電極６の少なくとも一部は、集電極５と電気的に当接する。出力取出電極６の厚みは、１０μｍ～２０μｍ程度、集電極５の厚みは１５μｍ～５０μｍ程度である。
　このようなフィンガー電極４、集電極５は、発生したキャリヤを集電する役割を有している。バスバー電極３、出力取出電極６は、フィンガー電極４、集電極５で集めたキャリヤ（電力）を集め、外部に出力する役割を有している。
　なお、上述したように、第１ｐｎ接合領域は、第２面２ｂのうち集電極５が設けられていない外周部に設けられている。したがって、第２面２ｂにおいて、集電極５は、第１ｐｎ接合領域に隣接して設けられている。
　本実施形態においては、半導体基板２の第２面２ｂの外周と集電極５の端部の間に、ｐｎ分離を行うための第１溝部７が形成されている。第１溝部７は、第１面２ｂの第１ｐｎ接合領域を第２面２ｂの外周に沿って分離している。
　このような構成をなす太陽電池素子１においては、受光面側である第１面２ａ側から光が入射すると、半導体基板２で吸収・光電変換されて電子－正孔対（電子キャリヤおよび正孔キャリヤ）が生成される。この光励起起源の電子キャリヤおよび正孔キャリヤ（光生成キャリヤ）が上述の第１ｐｎ接合領域の働きにより、太陽電池素子の第１面２ａと第２面２ｂに設けられた上述の電極に集められ、両電極間に電位差を生ずる。
　＜太陽電池素子の製造方法＞
まず、図２（ａ）に示すように、シリコンのインゴットをスライスする等して得られる平板状の半導体基板２を準備する。この半導体基板２はｐ型の単結晶又は多結晶のシリコンから成るものを用いることができる。例えば、ボロン（Ｂ）などの不純物を微量添加することによりｐ型の導電型を呈する、比抵抗０．２～２．０Ω・ｃｍ程度の半導体基板２を用いることができる。
　より具体的には、半導体基板２は、単結晶半導体基板を用いる場合は、例えばチョクラルスキー法などの引き上げ法などによって作製される。多結晶半導体基板を用いる場合は、鋳造法などによって作製されたシリコンインゴットを、ワイヤーソーなどを用いて３５０μｍ以下、より好ましくは１５０～２５０μｍ程度の厚みにスライスして作製される。
　半導体基板２の形状は、円形や正方形、矩形であってもよく、その大きさは円形では直径１００～２００ｍｍ程度、正方形、矩形では一辺が１００～２００ｍｍ程度のものであってもよい。いずれの形状をなす半導体基板２も、上述のように第１面２ａ、第２面２ｂと側面２ｃとを有している。
　このスライス直後の半導体基板２の表面には、スライスによるダメージ層が数ミクロンから数十ミクロン程度形成されており、このダメージ層の表面にはスライス時の微細な汚染物が付着している。そのため、ダメージ層の除去と汚染物の清浄のため、半導体基板２を水酸化ナトリウム（ＮａＯＨ）や水酸化カリウム（ＫＯＨ）などのアルカリ性水溶液に浸漬した後、洗浄乾燥する。
　その後、図２（ｂ）に示すように半導体基板２の表面全面にｎ層９を形成する。すなわち、半導体基板２の第１面２ａから側面２ｃ、第２面２ｂに亘ってｎ層９を形成する。ｎ型化ドーピング元素としてはＰ（リン）を用いることができる。シート抵抗が３０～１５０Ω／□程度のｎ型の層とすることができる。これによって上述のｐ型のバルク領域１０とｎ層９との間にｐｎ接合部１３が形成される。
　このｎ層９の形成は、例えば半導体基板２を７００～９００℃程度に昇温して維持しながら、拡散源としてガス状態にしたＰＯＣｌ３（オキシ塩化リン）を導入した雰囲気中で２０～４０分程度処理する気相熱拡散法などがある。このような方法を用いることによって、ｎ層９が０．２～０．７μｍ程度の深さで形成される。
　その後、図２（ｃ）に示すように、半導体基板２の第２面２ｂの外周部に形成されているｐｎ接合部１３に達する以上の深さの第１溝部７を、第２面２ｂ上に形成してｐｎ分離を行う。
　この第１溝部７は、レーザやダイシング加工、ウオータージェット、または第２面２ｂのうち第１溝部７形成位置以外のところに耐酸レジストを塗布した後にフッ酸と硝酸の混合液によりエッチングするなどで形成可能である。第１溝部７の深さ等の制御のしやすさやコストの面から、レーザで行うことが好適である。
　レーザで第１溝部７を形成する場合は、ＹＡＧ（イットリウム・アルミニウム・ガーネット）レーザ（波長１０６４ｎｍ）やＳＨＧ（ｓｅｃｏｎｄ　ｈａｒｍｏｎｉｃ　ｇｅｎｅｒａｔｉｏｎ）－ＹＡＧレーザ（波長５３２ｎｍ）、ＹＶＯ４（イットリウム・バナデイト）レーザ（波長１０６４ｎｍ）、エキシマレーザ（波長１９３～３５３ｎｍ）などが使用可能である。
　ＹＡＧレーザを使用する場合、その条件は、ＴＥＭ波、出力５～３０Ｗ程度、パルス出力であって出力されたビームパルスの周波数１Ｈｚ～１ＭＨｚ、ビームパルス幅１００フェムト秒～１００マイクロ秒、ビームプロファイルはトップハット型とすることができる。
　さらに、レーザを使用する場合の第１溝部７の形成方法としては、半導体基板２表面の所定箇所へのレーザの照射位置をガルバノミラーなどで走査させてレーザを照射する方法や、半導体基板２を載置した作業テーブルをシーケンサーなどで制御されたサーボーモーターにより一定速度で移動させながら、レーザをパルスで照射する方法などを用いることができる。
　さらには、レーザの照射による第１溝部７の形成の際に、第１溝部７の内周面を不活性化するガスを第１溝部７の内面に吹き付けることができる。これによりレーザによる第１溝部７形成時の熱的ダメージ、機械的ダメージによる太陽電池素子１のリーク電流の発生を低減することができる。このような第１溝部７の内周面を不活性化するガスとしては、窒素ガスや酸素ガス、二酸化炭素ガス、水蒸気などを用いることができる。
　なお、第１溝部７の内周面を不活性化するガスとして窒素ガスを用いた場合、レーザ照射による第１溝部７の形成時に発生する残渣の酸化を低減することができる。その結果、該残渣が第１溝部７の内部に残り、導電性を持ちリーク電流を発生させることを低減することができる。
　また、第１溝部７の形成前または後に、図２（ｃ）に示すように第１面２ａに反射防止膜８を形成する。反射防止膜８の材料としては、窒化シリコン膜（ＳｉＮｘ膜、Ｓｉ3Ｎ4ストイキオメトリを中心にして組成比（ｘ）には幅がある）、ＴｉＯ2膜、ＳｉＯ２膜、ＭｇＯ膜、ＩＴＯ膜、ＳｎＯ2膜、ＺｎＯ膜などを用いることができる。その厚さは、
材料によって適宜選択されて、適当な入射光に対して無反射条件を実現できる厚みとすることができる。例えば、シリコンから成る半導体基板２の場合、反射防止膜８の屈折率は１．８～２．３程度、厚み５００～１２００Å程度にすればよい。反射防止膜８は、プラズマＣＶＤ法、蒸着法、スパッタ法などを用いて形成することができる。
　次に、図２（ｄ）に示すように、半導体基板２の第２面２ｂに集電極５を形成する。集電極５は、アルミニウムを主成分とするペーストを第２面２ｂの外周部、例えば、第２面２ｂの外周から１～５ｍｍ程度の部分を除いて、第２面２ｂの略全面に塗布することで形成する。ペーストの塗布法としては、スクリーン印刷法などを用いることができる。この集電極５の形成に用いるペーストは、アルミニウム粉末と有機ビヒクルなどからなるものを用いることができる。該ペーストこれを塗布した後、温度７００～８５０℃程度で熱処理（焼成）してアルミニウムを半導体基板２に焼き付ける。この塗布されたアルミニウムペーストを印刷、焼成することにより、ｐ型不純物であるアルミニウムを半導体基板２の塗布部分に高濃度に拡散させることができ、第２面２ｂにも形成されているｎ層９をｐ型高濃度ドープ層とすることができる。該集電極５は、図２（ｄ）に示すように、第２面２ｂのうち、外周部に設けられた第１溝部７よりも内側に形成される。
　次に、図２（ｅ）に示すように、第１面２ａの電極、すなわちバスバー電極３およびフィンガー電極４（不図示）と、第２面２ｂの出力取出電極６とを形成する。
　第２面２ｂの出力取出電極６は、銀を主成分とする導電ペーストを塗布することにより形成する。この銀を主成分とする導電ペーストは、例えば、銀のフィラー１００重量部に対して有機ビヒクルとガラスフリットを、それぞれ５～３０重量部、０．１～１５重量部配合、混練し、溶剤を用いて、５０～２００Ｐａ・Ｓの程度の粘度に調節したものを用いることができる。
　塗布法としては、スクリーン印刷法などを用いることができ、塗布後所定の温度で溶剤を蒸散させて乾燥させてもよい。その後、焼成炉内にて最高温度が５００～６５０℃で数十秒～数十分程度焼成することにより出力取出電極６を形成する。
　次に半導体基板２の第１面２ａの電極（バスバー電極３とフィンガー電極４）を形成する。このバスバー電極３とフィンガー電極４の形成においても、上述のように銀を主成分とする導電ペーストをスクリーン印刷法などを用いて塗布、乾燥、焼成することにより形成することができる。このような工程を経て、太陽電池素子１を製造することができる。
　次に、本実施形態における第１溝部７の構成について、図３および図４を用いて、説明する。
　図３（ａ）（ｂ）に示すように、本実施形態に係る太陽電池素子１において、第１溝部７は、集電極５と離間して設けられている。そして、集電極５の端部１１と第１溝部７との最短距離Ｑは、側面２ｃのｐｎ接合部１３と第１溝部７との最短距離Ｐより小さい。
　より具体的には、図３（ｂ）に示すように、最短距離Ｑは、集電極５の端部１１と第１溝部７の幅方向の中心線１２との最短距離である。そして、最短距離Ｐは、側面２ｃのｐｎ接合部１３と第１溝部７の幅方向の中心線１２との最短距離である。
　なお、ここでいう第１溝部７の幅方向とは、図３（ａ）（ｂ）に示すように、第２面２ｂ側からみたときの、側面２ｃに直交する方向である。また、第１溝部７の幅方向の中心線１２は、第１溝部７の開口部における幅方向の中心線である。
　図４は、集電極５の端部１１と第１溝部７の幅方向の中心線１２との最短距離Ｑが、側面２ｃのｐｎ接合部１３と第１溝部７の幅方向の中心線１２との最短距離Ｐより小さい場合の、半導体基板２の内部のｐ型のバルク領域（中央領域）１０で発生した少数キャリヤＥの動きを模式的に示すものである。
　本実施形態においては、上述したように、最短距離Ｑ＜最短距離Ｐである。このような構成により、図４に示すように、少数キャリヤＥのｎ層９までの移動距離を小さくすることができる。その結果、少数キャリヤの補足の効率を上げることが可能になり、太陽電池素子１の光電変換効率を向上させることができる。
　なお、側面２ｃからのｐｎ接合部１３の位置の決定は、二次イオン質量分析（ＳＩＭＳ）法を用いたｎ型及びｐ型不純物の深さ方向の濃度分布により決定する方法や、スフェリカルドリラーを用いて側面２ｃをボールを用いてドリルした後、光を照射しながら０．１％程度の硝酸（ＨＮＯ３）を含むフッ酸（ＨＦ）液（ステイン液）を垂らし、ｐ型部分にステイン膜を形成する方法などで決定することができる。
　次に、第２および第３の実施形態に係る太陽電池素子２０、３０について、図５（ａ）（ｂ）を用いて、説明する。図５（ａ）（ｂ）は、太陽電池素子２０、３０を示す一部断面図であって、太陽電池素子１の第１溝部７近傍の断面図である図３（ｂ）に対応する。太陽電池素子２０、３０は、各々、太陽電池素子１と第１溝部７の形状において異なる。ここで、太陽電池素子１と同様の構成については、説明を省略する。
　太陽電池素子２０の第１溝部７は、図５（ａ）に示すように、第２面２ｂに垂直な横断面形状において、底部から内側面にかけて曲線部７ａを有する。
　レーザを照射して第１溝部７を形成する際、第１溝部７の周辺部は高温になる。そのため、第１溝部７の内周面近傍には、シリコンが溶融してその後固化した高濃度不純物領域が発生しやすい。この溶融して固化した高濃度不純物領域は、溶融の際にｎ層９やｐ型バルク領域１０の不純物に加えて第１溝部７の形成時の不純物も含まれる。そのため、該高濃度不純物領域は、導電率の高いものとなっており、太陽電池素子のリーク電流を増加させる可能性がある。
　そこで、第２の実施形態においては、上述したように、第１溝部７は、第２面２ｂに垂直な横断面形状において、底部から内側面にかけて曲線部７ａを有している。これにより、第１溝部７の内周面において、この溶融して固化した高濃度不純物領域の一端部から他端部までの距離を長くすることができる。その結果、太陽電池素子２０のリーク電流の増加を低減することができる。このような形状を有する第１溝部７は、高出力のＹＡＧレーザを使用することによって形成可能であり、その場合、例えば、出力を１０Ｗ以上とすればよい。
　さらに、第３の実施形態の太陽電池素子３０においては、図５（ｂ）に示すように、第１溝部７は、第２面２ｂに垂直な横断面形状において、底部から内側面にかける曲線部が楕円形状７ｂである。これにより、上述した溶融して固化した高濃度不純物領域の一端部から他端部への距離をより長くすることができるとともに、第１溝部７の端部における欠けを低減することができる。その結果、リーク電流の増加を低減する効果が高まるとともに、太陽電池素子３０の欠けを低減する効果も得られる。このような形状を有する第１溝部７も、高出力のＹＡＧレーザを使用することにより形成可能であり、その場合、例えば、出力を１２Ｗ以上とすればよい。
　次に、本発明の第４乃至第６の実施形態に係る太陽電池素子４０、５０、６０について説明する。図６（ａ）（ｂ）は、太陽電池素子４０、５０の断面図であり、図６（ｃ）は太陽電池素子６０の第１溝部７近傍を示す一部断面図である。太陽電池素子４０、５０、６０は、反射防止膜８の構成において、太陽電池素子１と異なる。
　図６（ａ）に示すように、太陽電池素子４０においては、反射防止膜８が半導体基板２の第１面２ａのみでなく側面２ｃにも設けられている。本実施形態は、側面２ｃに反射防止膜８ａを設けたことにより、側面２ｃの結晶粒界やダメージ層に対するパッシベーション効果が得られる。そのため、捕捉した少数キャリヤが側面２ｃに設けられたｎ層９で再結合することによって消滅することを低減することができる。その結果、上述の効果を高めることができる。
　このように側面２ｃに反射防止膜８ａを設けることは、例えば、回り込みの効果が大きいプラズマＣＶＤにより反射防止膜８、８ａの成膜を行うことで可能である。
　さらに、太陽電池素子５０においては、反射防止膜８は、図６（ｂ）に示すように、半導体基板２の第１面２ａ、側面２ｃに加え、第２面２ｂの外周部２ｂ１にも設けられている。すなわち、太陽電池素子４０と比べて、第２面２ｂのうち、第２面２ｂの端部から第１溝部７までの外周部２ｂ１領域にも反射防止膜８ｂが設けられている。これにより、この部分にもパッシベーション効果が得られ、捕捉した少数キャリヤの外周部２ｂ１領域に設けられたｎ層９での再結合による消滅を低減することができる。
　このような外周部２ｂ１領域に反射防止膜８ｂを設けることは、例えば、平行平板型のプラズマＣＶＤにおいて、発生したプラズマが半導体基板２の第２面２ｂ側に回り込むようにして反射防止膜８の成膜を行うことで可能である。発生したプラズマが半導体基板２の第２面２ｂ側に回り込むようにするには、例えばプラズマＣＶＤ装置の半導体基板２を載置するためのサセプターのうち該半導体基板２を置く位置の外周部に凹部を形成することにより可能である。
　更に、太陽電池素子６０においては、図６（ｃ）に示すように、第一面２ａと側面２ｃと第２面２ｂの外周部２ｂ１に加え、第１溝部７の内周面にも反射防止膜８ｃが形成されている。第１溝部７の内周面に反射防止膜８ｃを設けることにより、この部分にパッシベーション効果が得られ、この部分のリーク電流の増加を低減することが可能となる。
　このような第１溝部７の内周面に反射防止膜８ｃを設けることは、例えば、平行平板型のプラズマＣＶＤにおいて、発生したプラズマが半導体基板２の第２面２ｂ側の第１溝部７までに回り込むようにして反射防止膜８の成膜を行うことで可能である。発生したプラズマが半導体基板２の第２面２ｂ側の第１溝部７までに回り込むようにするには、半導体基板を載置するためのサセプターのうち該半導体基板２を置く位置の外周部に、第１溝部７に達する位置まで凹部を形成することにより可能である。
　なお、上述の反射防止膜８、８ａ、８ｂ、８ｃは、パッシベーション効果の大きい窒化シリコンからなる膜を用いることができる。そして、反射防止膜８ａ、８ｂ、８ｃはパッシベーション効果が得られれば、各々、第１面２ａに形成される反射防止膜８と膜質、膜厚が異なるものであってもよい。
　たとえば、反射防止膜８ｃの厚みWｃは、反射防止膜８ａの厚みWａおよび反射防止膜８ｂの厚みWｂよりも小さくてもよい。また、反射防止膜８ｂの厚みWｂは、反射防止膜８ａの厚みWａよりも小さくてもよい。
　また、第１溝部７の形成は、上述のようにｎ層９の形成直後に限定されるものではなく、ｎ層９の形成後であれば、例えばバスバー電極３とフィンガー電極４の形成後に行うことも可能である。
　さらに、本発明の第７の実施形態に係る太陽電池素子７０について、図７（ａ）、（ｂ）を用いて、説明する。
　図７（ａ）、（ｂ）に示すように、集電極５は、第１溝部７の配置方向に沿った端面を有しており、該端面は、第１溝部７の内周面と同一面上に位置している。すなわち、第１溝部７は、集電極５に沿って、且つ、集電極５に接するように配置されている。
　本実施形態においては、上述した最短距離Ｑが実質的にゼロとなる。これにより、本実施形態においても、上述した最短距離Ｑ＜最短距離Ｐを満たす。したがって、本実施形態においても、少数キャリヤＥの移動距離を小さくでき、少数キャリヤＥの再結合を低減することができる。その結果、光電変換効率を向上させる効果が高まる。
　次に、本発明の第８の実施形態に係る太陽電池素子８０について、図８（ａ）、（ｂ）を用いて、説明する。
　図８（ａ）に示すように、太陽電池素子８０において、第１溝部７は、第１隆起部７１と第２隆起部７２とを有している。第１隆起部７１は、第１溝部７の内周面と第１溝部７よりも外側の第２面２ｂ１との交差部に位置する。一方、第２隆起部７２は、第１溝部７の内周面と第１溝部７よりも内側の第２面２ｂ２との交差部に位置する。
　本実施形態においては、このような隆起部を有することにより、図８（ｂ）に示すように、太陽電池モジュールを形成する際に、接続導体２３ｂがこのような隆起部と当接する。そのため、接続導体２３ｂがｎ層と接触することを低減することができ、該太陽電池素子８０を用いた太陽電池モジュールの信頼性が高まる。
　また、図８（ａ）に示すように、第１隆起部７１の高さは、第２隆起部７２の高さ以下としてもよい。これにより、接続導体２３ｂから受ける圧力を、第１隆起部７１及び第２隆起部７２に分散してかかるようにすることができるため、隆起部の欠損を低減することができる。
　ここで、第１隆起部７１および第２隆起部７２の高さは、例えば、第２面２ｂに垂直な方向におけるそれぞれの隆起部の寸法の最大値である。
　第１隆起部７１および第２隆起部７２の高さは、第１溝部７の深さよりも小さくすることができる。第１隆起部７１および第２隆起部７２の高さは、第１溝部７の深さやｎ層の厚みなどに応じて、適宜選択でき、例えば、３ｎｍから１２ｎｍ程度であってもよい。
　さらに、図８（ａ）に示すように、太陽電池素子８０において、第１隆起部７１上および第２隆起部７２上に酸化膜１４が設けられていてもよい。これにより、酸化膜１４が絶縁膜として機能するため、接続導体２３ｂがｎ層と接触することを低減する効果がさらに高まる。
　酸化膜１４の厚みは、レーザにより第１溝部７を形成することで、太陽電池素子９０の半導体基板２の他の部位に形成される自然酸化膜より厚くすることが可能となり、例えば、３ｎｍから８ｎｍ程度であってもよい。
　なお、本実施形態においては、第１溝部７が第１隆起部７１及び第２隆起部７２の両方を有するが、第１溝部７は、第１隆起部７１および第２隆起部７２のいずれか一方のみを有してもよい。
　次に、本発明の第９の実施形態に係る太陽電池素子９０について、図９（ａ）、（ｂ）を用いて、説明する。
　図９（ａ）に示すように、太陽電池素子９０において、第２面２ｂの外周と第１溝部７との間には、酸化膜１５が形成されている。これにより、本実施形態においては、パッシベーション効果が得られるため、太陽電池素子９０の変換効率の向上が図れる。
　本実施形態の酸化膜１５は、例えば、第１溝部７を形成する方法において、高出力のＹＡＧレーザを用い、ＹＡＧレーザの出力を５Ｗ以上にすることにより、第１溝部７近傍の半導体基板２が高温となり、好適に形成することができる。この場合、酸化膜１５の厚みは、太陽電池素子９０の半導体基板２の他の部位に形成される自然酸化膜より厚いものであり、例えば、３ｎｍから８ｎｍ程度とすることができる。
　なお、本実施形態においては、酸化膜１５は、第２面２ｂのうち第２面２ｂの端部から第１溝部７までの外周領域の全体に渡って設けられている。他の形態として、酸化膜１５は、前記外周領域の一部に設けられていてもよい。
　＜太陽電池モジュールについて＞
次に、本発明の実施形態に係る太陽電池モジュール２１について、図１０乃至図１２を用いて、説明する。
　図１０（ａ）は、太陽電池モジュール２１の受光面側の平面図であり、図１０（ｂ）は、太陽電池パネル２２の積層状態を説明する、太陽電池パネル２２の概略断面図である。
　図１０（ａ）、（ｂ）において、２３は接続導体、２４はモジュール枠、２５は透光性基板、２６は受光面側充填材、２７は裏面側充填材、２８は裏面シート、３２は太陽電池素子からの出力導線、３１は端子ボックスを示す。
　図１０（ａ）に示すように、太陽電池モジュール２１は、太陽電池パネル２２と、太陽電池パネル２２の外周部に付けられるモジュール枠２４と、太陽電池パネル２２の裏面側に配置される端子ボックス３１（不図示）と、を有している。
　そして、図１０（ｂ）に示すように、太陽電池パネル２２は、複数の太陽電池素子５０と、受光面側充填材２６と、裏面側充填材２７と、透光性基板２５と、裏面シート２８と、を有している。
　本実施形態の太陽電池パネル２２においては、複数の太陽電池素子５０が直列に接続されている。そして、接続された複数の太陽電池素子５０は、受光面側充填材２６と裏面側充填材２７とにより封止されている。そして、該充填材により封止された複数の太陽電池素子５０は、透光性基板２５と裏面シート２８の間に挟持されている。
　またさらに、太陽電池パネル２２に用いられる複数の太陽電池素子は、上述した実施形態に係る太陽電池素子５０である。すなわち、太陽電池パネル２２の太陽電池素子５０は、図６（ｂ）に示したように、半導体基板２の第１面と側面と第２面の外周部に設けられた反射防止膜８、８ａ、８ｂを有している。
　したがって、太陽電池パネル２２は、太陽電池素子５０を用いることにより、接続導体２３と太陽電池素子５０との間に短絡を抑制するための絶縁体等を別途配置する必要が無い。そのため、太陽電池モジュール２２の部品点数を削減できると共にその作製工程を簡略化することができる。その結果、安価で高出力の太陽電池モジュール２２の供給が可能となる。
　以下、この点について、詳細に説明する。
　まず、太陽電池パネル２２の各部材について説明する。
　透光性基板２５としては、ガラスやポリカーボネート樹脂などからなる基板が用いられる。ガラス板ついては、白板ガラス、強化ガラス、倍強化ガラス、熱線反射ガラスなどが用いられる。例えば、厚さ３ｍｍ～５ｍｍ程度の白板強化ガラスを使用することができる。他方、ポリカーボネート樹脂などの合成樹脂からなる基板を用いた場合には、厚みが５ｍｍ程度の基板を使用することができる。
　受光面側充填材２６及び裏面側充填材２７は、エチレン－酢酸ビニル共重合体（以下、ＥＶＡと略す）やポリビニルブチラール（以下、ＰＶＢと略す）から成り、Ｔダイと押し出し機により厚さ０．４～１ｍｍ程度のシート状に成形されたものが用いられる。これらはラミネート装置により減圧下にて加熱加圧を行うことで、軟化、融着して他の部材と一体化される。
　また、裏面側充填材２７に用いるＥＶＡやＰＶＢは透明でも構わない。また、該ＥＶＡやＰＶＢは、太陽電池モジュールの設置される周囲の設置環境に合わせ、酸化チタンや顔料等を含有させ白色や黒色等に着色したものを用いてもよい。
　裏面シート２８は水分を透過しないようにアルミ箔を挟持した耐候性を有するフッ素系樹脂シートやアルミナまたはシリカを蒸着したポリエチレンテレフタレ－ト（ＰＥＴ）シートなどが用いられる。
　出力導線３２は、幅５～１０ｍｍ程度、厚み０．２～１．０ｍｍ程度のリボン状の銅箔をハンダコートしたものが用いられる。
接続導体２３は、太陽電池素子５０のバスバー電極３や出力取出電極６にハンダ付けすることにより太陽電池素子５０同士を直列接続するためのものである。例えば、幅１～３ｍｍ程度、厚み０．１～０．８ｍｍ程度のリボン状の銅箔をハンダコートしたものが用いられる。
　＜太陽電池モジュールの製造方法＞
　次に、太陽電池モジュール２１の作製方法について述べる。
　まず太陽電池パネル２２を作製する。具体的には、透光性基板２５上に受光面側充填材２６を置き、さらにその上に接続導体２３や出力導線３２を接続した太陽電池素子５０を置く。さらにその上に裏面側充填材２７、裏面シート２８を順次積層する。そして、その後、出力導線３２を裏面側の各部材に向けられたスリットからピンセットなどを使用して裏面シート２５の外部に導出しておく。このような状態にした積層体を、ラミネーターにセットし、減圧下にて加圧しながら１００～２００℃で例えば１５分～１時間加熱する。これにより、前記積層体が一体化してなる太陽電池パネル２２を得ることが出来る。
　次に、端子ボックス３１を取り付ける。具体的には、出力導線３２の導出された裏面シート２８上に、端子ボックス３１をシリコン系などの接着材等を用いて取り付ける。そして、プラス側、マイナス側の出力導線３２を端子ボックス３１のターミナル（不図示）にハンダ付けなどで固定する。その後端子ボックス３１に蓋を取り付ける。
最後に、モジュール枠２４を取り付けて、太陽電池モジュール２１を完成させる。具体的には、太陽電池パネル２２の外周部にアルミニウムなどで作製されたモジュール枠２４を取り付ける。モジュール枠２４は、例えば、その角部をビスなどで固定することにより、取り付けることができる。このようにして、太陽電池モジュール２１が完成する。
　図１１は、得られた太陽電池モジュール２１における、２つの太陽電池素子５０ａ、５０ｂを接続導体２３により接続した状態を示す平面図である。
　図１１に示すように、接続導体２３ａは、太陽電池素子５０ａの第１面２ａにあるバスバー電極３にハンダ付けにより接続される。そして、該接続導体２３ａは、隣接して配置された太陽電池素子５０ｂの第２面２ｂの出力取出電極６にハンダ付けされる。これにより、隣接する２つの太陽電池素子５０ａ、５０ｂは、接続導体２３ａによって直列に接続される。
　また、接続導体２３ｂは、太陽電池素子５０ｂのバスバー電極３にハンダ付けにより接続される。そして、該接続導体２３ｂは、さらにその次の太陽電池素子５０（不図示）の出力取出電極６にハンダ付けされる。このようにして複数の太陽電池素子５０が互いに直列接続される。
　図１２は、図１１のX-X線に沿う太陽電池モジュール２１の一部断面図である。図１２を用いて、太陽電池モジュール２１における太陽電池素子５０ａの出力取出電極６に、接続導体２３ｃがハンダ付けされた状態を説明する。
　図１２に示すように、太陽電池素子５０ａの第２面２ｂの出力取出電極６にハンダ付けされた接続導体２３ｃは、隣接する太陽電池素子５０の第１面２ａのバスバー電極３に向かって、斜め上方に伸びている。さらに、太陽電池パネル作製時に、上述のようにラミネートにより加圧されるため、接続導体２３ｃは、太陽電池素子５０の角部付近の接触部Ｇにおいて太陽電池素子５０と接触する。すなわち、接続導体２３ｃは、第１溝部７よりも外周に位置する第２面と側面との交差部またはその近傍に当接している。
　このような構成において、上述したように、本実施形態に係る太陽電池モジュール２１の太陽電池素子５０は、その側面と第２面の外周部に位置する反射防止膜８ａ、８ｂを有している。そのため、接続導体２３ｃは、接触部Ｇにおいて、反射防止膜８ａ、８ｂを介して太陽電池素子５０と当接する。そして、反射防止膜８、８ａ、８ｂは、例えば、窒化シリコン膜のように絶縁膜または高抵抗の膜が用いられる。
　このように、本実施形態においては、接続導体２３ｃが、このような反射防止膜８、８ａ、８ｂを介して、接触部Ｇにおいて、太陽電池素子５０と当接する。そのため、接続導体２３ｃの固定が安定するとともに、接続導体２３ｃを太陽電池素子５０の前記交差部から大きな角度で斜め上方に曲げることが可能となる。そのため、接続導体２３ｃを、太陽電池素子５０の側面の近傍に、安定して固定することができる。これにより、太陽電池素子５０間で接続導体２３ｃのある部分に入射した光をより効率的に太陽電池素子５０の側面に反射させることができ光電流を増加させることができる。そのため、太陽電池素子５０のプラス側出力とマイナス側出力が接続導体２３ｃにより接触部Ｇにおいて短絡することを抑制することができる。その結果、低コストで、信頼性が高く高出力の太陽電池モジュール２１を提供することが可能となる。
　また、上述したように、接続導体２３ｃを太陽電池素子５０の側面の近傍に安定して固定することができるため、太陽電池モジュール２１における太陽電池素子５０の配置効率を高めることができる。このことからも、太陽電池モジュール２１の出力の向上を図ることができる。
　なお、本実施形態のように、太陽電池モジュール２１において、接続導体２３が太陽電池素子と当接する接触部Ｇを有する場合は、図７に示す太陽電池素子７０を用いてもよい。太陽電池素子７０を用いた場合、接触部Ｇと第１溝部７までの距離を大きく確保することができる。これにより、太陽電池モジュール２１の製造工程におけるラミネート工程において、接触部Ｇに応力がかかった場合でも、第１溝部７の近傍にクラックが生じることを低減することができる。その結果、信頼性の高い太陽電池モジュール２１を提供することができる。
　次に、本発明の第１０の実施形態に係る太陽電池素子Ｘついて、図面を参照して詳細に説明する。
　本発明の一実施形態に係る太陽電池素子Ｘは、図１３に示すように、いわゆるバックコンタクト型の太陽電池素子である。すなわち、太陽電池素子Ｘは、半導体基板１９と、半導体層２９と、表面電極３９と、貫通電極４９と、半導体基板１９の裏面（第２面）に形成された第２電極５９と、第１電極６９と、第３電極（接続電極）７９と、を備えている。
　半導体基板１９は、主として太陽光を受光する第１面１９ａと、該第１面１９ａの裏面に相当する第２面１９ｂと、を有する。半導体基板１９は、一導電型を有しており、例えば、ｐ型を呈している。このような半導体基板１９としては、例えば、単結晶または多結晶のシリコン基板が挙げられる。
　半導体層２９は、半導体基板１９と逆の導電型を呈しており、図１４に示すように、半導体基板１９の第１面１９ａ、半導体基板１９の貫通孔の表面及び半導体基板１９の第２面１９ｂの一部に形成されている。この半導体層２９は、半導体基板１９との界面において、ｐｎ接合を形成している。そのため、半導体層２９は、半導体基板１９がｐ型であれば、ｎ型を呈しており、半導体基板１９がｎ型であれば、ｐ型を呈している。また、半導体層２９は、半導体基板１９がｐ型であれば、例えば、リンなどのｎ型不純物を気相拡散法やスクリーン印刷法等で半導体基板１の所望の位置に拡散することで形成できる。
　ここで、第２面１９ｂに設けられたｐｎ接合領域のうち、図１３（ｂ）に示すように、第２面１９ｂの外周部に渡って設けられた領域が第１ｐｎ接合領域である。そして、第２面１９ｂに設けられたｐｎ接合領域のうち、図１４（ｂ）に示すように、第１ｐｎ接合領域よりも内側に設けられた領域が第２ｐｎ接合領域である。図１４（ｂ）に示すように、第２電極５９は、第２ｐｎ接合領域上の一部に配置されている。
　表面電極３９は、半導体基板１９の第１面１９ａに位置する半導体層２９上に形成されており、半導体基板１９内で生成されるキャリヤ（例えば、電子）を収集する役割を有している。表面電極３９の形状は、特に限定されるものではないが、受光面の発電領域を増やす観点から、図１３（ａ）に示すように、複数の細線形状であることが好ましい。このような表面電極３９は、例えば、銀や銅の導電性を有する金属で構成されており、該金属を含む導電性ペーストをスクリーン印刷法等で塗布した後、焼成することによって形成することができる。
　貫通電極４９は、表面電極３９で収集したキャリヤを半導体基板１９の第２面１９ｂに形成された第２電極５９に導く役割を有している。すなわち、貫通電極４９は、半導体基板１９の第１面１９ａから第２面１９ｂにかけて半導体基板１９を貫通するように形成されており、表面電極３９及び第２電極５９と電気的に接続されている。また、貫通電極４９は、図１３（ａ）に示すように、１本の表面電極３９に対して複数設けることにより、１つの貫通電極４９における光電流の密度を小さくすることができ、太陽電池素子の抵抗成分を下げることができる。このような貫通電極４９は、予め、レーザ等で半導体基板１９を穿孔することによって得られた貫通孔に銀や銅等を含んでなる導電性ペーストを充填し、焼成することにより形成される。
　第２電極５９は、半導体基板１９の第２面１９ｂに位置する半導体層２９上に形成されており、第２面１９ｂ側のｐｎ接合部で生成されるキャリヤを収集するとともに、貫通電極４９を通じて得られるキャリヤを収集する役割を有している。すなわち、第２電極５９は、表面電極３９及び貫通電極４９と同じ極性を有しているため、半導体基板１９がｐ型であり、半導体層２９がｎ型であれば、負極となっている。第２電極５９の形状は、貫通電極４９と電気的に接続され、後述する第１及び第３電極と絶縁されていればよく、例えば、図１３（ｂ）に示すように、各貫通電極４９の直下で互いに離間した矩形状にすればよい。また、図１３（ｂ）に示した形態において、第３電極７９を形成しない場合は、各貫通電極４９と接続可能な長尺状を成す第１電極としてもよい。なお、第２電極５９の材質及び形成方法は、表面電極３９と同じものを利用できる。
　第１電極６９は、半導体基板１９の第２面１９ｂ上において、半導体層２９が形成されていない領域（非形成部）に配置されている。第１電極６９は、第２電極５９と異なる極性を有している。それゆえ、例えば、太陽電池素子Ｘをｐ型の半導体基板１９とｎ型の半導体層２９とで形成すれば、第２電極５９は負極となり、第１電極６９は正極となる。よって、第１電極６９は、第２電極５９と電気的に絶縁されるように配置されている。
　この第１電極６９は、集電部６９ａ及び出力取出部６９ｂを有している。
　集電部６９ａは、半導体基板１９との界面で形成される高濃度ドープ層６９’を介して接合しており、半導体基板１９内で生成されるキャリヤ（例えば、正孔）を収集する役割を有している。これにより、半導体基板１内で生成されたキャリヤは、効率よく集電される。ここで、高濃度とは、半導体基板１９における一導電型不純物の濃度よりも不純物濃度が大きいことを意味する。このような集電部６９ａは、アルミニウム等を主成分とする導電性ペーストを半導体基板１９の所望の位置にスクリーン印刷等で塗布した後、焼成することによって形成することができる。このとき、半導体基板１をシリコン基板とし、集電部６９ａをアルミニウムを主成分とする金属とすれば、アルミニウムを主成分とする導電性ペーストを焼成することにより、同時に高濃度ドープ層６’が形成される。
　出力取出部６９ｂは、集電部６９ａで収集したキャリヤを外部に出力する役割を有している。出力取出部６９ｂの位置は、集電部６ａと電気的に接続されていれば特に限定されるものでなく、例えば、図１３（ａ）に示すように、集電部６９ａ上に形成してもよい。このような出力取出部６９ｂの材質及び形成方法は、表面電極３９と同じものを利用できる。
　本実施形態おいて、集電部６９ａは、半導体基板１９の第２面１９ｂを平面視して、第２電極５９を挟んで対を成す対電極を有している。そして、この一対の集電部６９ａは、第３電極７９を介して電気的に接続されている。第３電極７９は、第１電極６９（集電部６９ａ）と同じ極性を有しており、異なる極性を有する第２電極５９とは電気的に絶縁されるように配置されている。この第３電極７９は、対を成している集電部６９ｂを電気的に接続することにより、キャリヤの収集を補助している。
　さらに、太陽電池素子Ｘでは、図１３及び図１４に示すように、ｐｎ分離を実現すべく、半導体層２９の一部が除去された溝部８９が形成されている。具体的には、半導体基板１の第２面１９ｂにおいて、第２電極５９を取り囲むように第２溝部８９ａが形成されている。さらに、半導体基板１９の外周に沿って、外周部から一定距離だけ離間した位置に第１溝部８９ｂが形成されている。
　溝部８９は、図１４に示すように、半導体層２の厚みよりも深い位置まで形成すれば、より確実にｐｎ分離を行うことができる。この溝部８９は、レーザ等で形成することができる。
　次に、第２溝部８９ａについて図１５を用いて詳述する。
　本実施形態において、第２溝部８９ａは、図１５（ａ）及び（ｂ）に示すように、半導体基板１の第２面１ｂから平面視したときに、第２電極５９と第２溝部８９ａとの間の最短距離Ｓよりも第１電極６９と第２溝部８９ａとの最短距離Ｔの方が小さくなる位置に形成されている。図１５（ａ）では、第２電極５９と第１電極６９との中間距離に位置する部位を結ぶ一点鎖線Ｌで示しており、第２溝部８９ａは、同図中、一点鎖線Ｌよりも第１電極６９側に形成されている。また、図１５（ｂ）は、図１５（ａ）のＢ部における部分拡大図を用いて、上記した最短距離Ｓ及びＴを模式的に表している。ここで、最短距離とは、第２溝部８９ａの仮想中心線Ｍ（同図中、点線で表記）から第１または第２電極の端部までの距離のうち、もっとも短い距離を指す。
　次に、第２溝部８９ａの形成位置による作用について詳述する。
　図１６は、太陽電池素子Ｘが太陽光を受光した際、半導体基板１内で発生する少数キャリヤＥの動きを模式的に示すものである。本実施形態のように、第２溝部８９ａが、第２電極５９と第２溝部８９ａとの間の最短距離Ｓよりも第１電極６９と第２溝部８９ａとの最短距離Ｔの方が小さくなる位置に形成されている場合、図１６に示すように、少数キャリヤＥの第２電極５９が接合されている半導体層２までの移動距離が短くなる。そのため、少数キャリヤＥの再結合によって消滅する割合が低くなり、効率よくキャリヤを取り出して太陽電池素子の光電変換効率を向上させることができる。
　また、図１５（ｃ）は、図１５（ａ）のＣ部における部分拡大図である。図１５（ｃ）に示すように、本実施形態のように、一対の第１電極６９と電気的に接続された第３電極７９を有する場合は、半導体基板１９の第２面１９ｂから平面視したときに、第２溝部８９ａを第２電極５９と第２溝部８９ａの間の最短距離Ｓよりも第３電極７９と第２溝部８９ａとの最短距離Ｕの方が小さくなる位置に形成すればよい。このような形態によれば、上述したように、第３電極７９は第１電極６９と同じ極性を有しているため、第１電極６９と同様に、少数キャリヤＥの移動距離を小さくし、光電変換効率を高めることができる。
　なお、本実施形態においては、第２溝部８９ａを、上述した第１及び第２電極との最短距離の関係を維持し、かつ第１電極６９から離間した位置に形成している。このように配置された第２溝部８９ａを、シリコン基板からなる半導体基板１９にレーザ照射して形成する場合、レーザ照射に伴って発生するシリコン酸化物などの粉塵が第１電極６９上に堆積するのを低減できる。その結果、本実施形態では、後工程で第１電極６９に半田で接続導体等を容易に接着することができる。
　次に、本発明の第１１の実施形態に係る太陽電池素子Ｙについて説明する。
　本実施形態では、図１７に示すように、第１電極６９（集電部６９ａ）が第２溝部８９ａの配置方向（形成方向）に沿った端面を有しており、この端面が第２溝部８９ａの内面と同一平面上に位置している点で図１４に示した実施形態と相違する。すなわち、本実施形態では、第２溝部８９ａが第１電極６９に沿って、かつ第１電極６９と接するように形成されている。それゆえ、本実施形態における第２溝部８９ａと第１電極６９との距離はゼロとなる。このような形態によれば、上述した実施形態に比べて、少数キャリヤＥの移動距離をさらに小さくすることができるため、光電変換効率をより高めることができる。
　次に、第１０の実施形態に係る太陽電池素子Ｘの製造方法について説明する。
　＜半導体基板の準備工程＞
　まず、一導電型を示す半導体基板１９として、例えばボロンなどがドープされたｐ型のシリコン基板を準備する。このシリコン基板は、シリコンインゴットから切り出された単結晶シリコン基板や多結晶シリコン基板からなるシリコン基板を用いればよく、シリコン基板の大きさは例えば一辺１４０～１８０ｍｍ程度の正方形又は矩形で、その厚みは１５０μｍ～３００μｍ程度にすればよい。
　＜貫通孔の形成工程＞
　次に、半導体基板１９の第１面１９ａと第２面１９ｂとの間に貫通孔を形成する。この貫通孔は、機械的ドリル、ウォータージェット或いはレーザ装置等を用いて、例えば半導体基板１９の第２面１９ｂ側から第１面１９ａ側に向けて形成される。特に貫通孔形成時又は形成後のマイクロクラックの発生防止のために、ＹＡＧ（イットリウム・アルミニウム・ガーネット）レーザやＹＶＯ４（イットリウム・バナデイト）レーザなどが好適に用いられる。
　貫通孔は略一定のピッチで複数形成され、その直径は５０μｍ以上３００μｍ以下であればよく、第１面１９ａと第２面１９ｂの開口部の直径が異なってもよい。
　＜凹凸構造の形成工程＞
　次に、半導体基板１９の第１面１９ａに光反射率の低減を効果的に行うための微細な突起（凸部）をもつ凹凸構造を形成する。凹凸構造の形成方法としては、アルカリ液によるウェットエッチング法や、エッチングガスによるドライエッチング法を用いることができる。
　＜半導体層の形成工程＞
　次に、半導体基板１９の第１面１９ａ、貫通孔の内面及び第２面１９ｂに半導体層２９を形成する。半導体基板１９と逆の導電型を呈するｎ型化ドーピング元素としてはｐ（リン）を用い、シート抵抗が６０～３００Ω／□程度のｎ＋型とする。これによって上述の半導体基板１９のｐ型領域との間にｐｎ接合部が形成される。また、半導体基板１９へのドーピング元素の拡散に気相拡散法を用いることにより、半導体基板１９の第１面、第２面及び貫通孔の内面に、同時に半導体層２９を形成することができる。
　＜ｐｎ分離１工程＞
　上述の気相拡散法を用いて半導体層２９を形成した場合、半導体基板１９の第１面及び第２面のみならず、半導体基板１９の側面にも半導体層２９が形成されるため、半導体基板１９の第１面１９ａと第２面１９ｂの半導体層２９の一部を分離（ｐｎ分離）する。このｐｎ分離は、第２面１９ｂの周辺部のみに酸化珪素やアルミナなどの粉末を高圧で吹きつけ第２面１９ｂの周辺部の半導体層２９を削るブラスト加工法やレーザ加工法を用いて、第２面１９ｂの周辺端部に第１溝部８９ｂを形成する。
　＜表面電極と貫通電極の形成工程＞
　次に、半導体基板１９に、表面電極３９と貫通電極４９を形成する。これらの電極は、半導体基板１９の第１面１９ａにスクリーン印刷法などの塗布法を用いて銀や銅等からなる導電性ペーストを塗布する。このとき、半導体基板１９の貫通孔内に導電性ペーストが充填されるようにする。その後、導電性ペーストを最高温度５００～８５０℃で数十秒～数十分程度焼成することにより表面電極３９及び貫通電極４９が形成される。
　＜第１乃至第３電極の形成工程＞
　次に、半導体基板１９の第２面１９ｂ上に、第１乃至第３電極を形成する。まず、第１電極６９のうち集電部６９ａを形成する半導体基板１９の第２面１９ｂ上にスクリーン印刷法を用いて、アルミニウム等からなる導電性ペーストを所定の形状になるように塗布し、最高温度５００～８５０℃で数十秒～数十分程度焼成することにより集電部６９ａを形成する。この集電部６９ａの形成と同時に、高濃度ドープ層６’が形成される。
　次に、第２電極５９、第１電極６９の出力取出部６９ｂ及び第３電極７９を形成する。まず、これらの電極を形成する位置に、スクリーン印刷法などの塗布法を用いて銀や銅等からなる導電性ペーストを塗布する。その後、最高温度５００～８５０℃で数十秒～数十分程度焼成することにより各種電極を形成することができる。
　＜ｐｎ分離２工程＞
　次に、第２電極５９の周囲の部分でｐｎ分離を行う。第２電極５９と第１電極６９（集電部６９ａ）との間と、第２電極５９と第３電極７９との間における半導体基板１９の半導体層２９が形成された部分にＹＡＧレーザ（波長１０６４ｎｍ）やＳＨＧ（ｓｅｃｏｎｄ　ｈａｒｍｏｎｉｃ　ｇｅｎｅｒａｔｉｏｎ）―ＹＡＧレーザ（波長５３２ｎｍ）などを用いてレーザ光を照射し、矩形状に第２溝部８９ａを形成する。このとき、第２溝部８９ａと第１乃至第３電極との位置関係は、上述したような最短距離の関係を満たすようにする。
　このとき、第２溝部８９ａの幅は、２０μｍ以上、５０μｍ以下程度であれば、太陽電子素子のリーク電流を小さくできる。また、レーザで第２溝部８９ａを形成する場合、例えば半導体基板１９表面の所定箇所へのレーザの照射位置をガルバノミラーなどで移動させたり、半導体基板１９を載置した作業テーブルをシーケンサーなどで制御されたサーボーモーターにより一定速度で移動させながら、レーザをパルスで照射する。本方法では、１回（１パルス）のレーザ照射で形成される加工円に対し次のパルスのレーザ照射で形成される加工円とのオーバーラップ率は２０％以上、６０％以下程度であれば、太陽電子素子のリーク電流をより低減することができる。
　以上、本発明に係るいくつかの実施形態について例示したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない限り任意のものとすることができることは言うまでもない。
１；太陽電池素子
２；半導体基板
２ａ；第１面
２ｂ；第２面
２ｂ１；第２面の外周部
２ｃ；側面
３；バスバー電極
４；フィンガー電極
５；集電極（第１電極）
６；出力取出電極
７；第１溝部
８：第１の面の反射防止膜
８ａ；側面に設けられた反射防止膜
８ｂ；第２面の外周部に設けられた反射防止膜
８ｃ；第１溝部の内周面に設けられた反射防止膜
９；ｎ層
１０；バルク領域
１１；集電極（第１電極）の端部
１２；第１溝部の幅方向の中心線
１３；側面のｐｎ接合部
２０、３０、４０、５０、６０、７０；太陽電池素子
２１；太陽電池モジュール
２２；太陽電池パネル
２３；接続導体
２４；モジュール枠
２５；透光性基板
２６；受光面側充填材
２７；裏面側充填材
２８；裏面シート
３１；端子ボックス
３２；出力導線
Ｅ；バルク領域で発生した少数キャリヤ
Ｑ；集電極の端部と第１溝部の幅方向の中心線との最短距離
Ｐ；側面のｐｎ接合部と第１溝部の幅方向の中心線との最短距離
Ｇ；接触部

Claims (15)

  1. 　受光面となる第１面、該第１面の裏側に位置する第２面および前記第１面と前記第２面とを接続する側面を具備し、一導電型を有する半導体基板と、
    前記第１面から前記側面および前記第２面の外周部に渡って設けられた第１ｐｎ接合領域と、
    前記第２面上に配置されるとともに、前記第１ｐｎ接合領域に隣接して配置された前記一導電型を有する第１電極と、
    前記第２面の外周と前記第１電極の端部との間に設けられた、前記第２面の前記第１ｐｎ接合領域を前記第２面の外周に沿って分離する第１溝部とを備えており、
    前記第２面側から平面視したときに、前記第１電極の前記端部と前記第１溝部との最短距離Ｑは、前記側面の前記第１ｐｎ接合領域のｐｎ接合部と前記第１溝部との最短距離Ｐよりも小さい、太陽電池素子。
  2. 　前記第１溝部は、前記第１溝部の内周面と前記第１溝部よりも外側の前記第２面との交差部に位置する第１隆起部および前記第１溝部の内周面と前記第１溝部よりも内側の前記第２面との交差部に位置する第２隆起部の少なくとも一方を有している、請求項１に記載の太陽電池素子。
  3. 　前記第１溝部は、前記第１隆起部および前記第２隆起部を有しており、前記第１隆起部の高さは、前記第２隆起部の高さ以下である、請求項２に記載の太陽電池素子。
  4. 　前記第１隆起部上および前記第２隆起部上の少なくとも一方には、酸化膜が形成されている、請求項２に記載の太陽電池素子。
  5. 　前記第２面の外周と前記第１溝部との間には、酸化膜が形成されている、請求項１に記載の太陽電池素子。
  6. 　前記第１面および前記側面に設けられた反射防止膜をさらに備える、請求項１に記載の太陽電池素子。
  7. 　前記反射防止膜は、前記第２面のうち前記側面から前記第１溝部までの外周領域にも設けられている、請求項６に記載の太陽電池素子。
  8. 　前記反射防止膜は、前記第１溝部の内周面にも設けられている、請求項７に記載の太陽電池素子。
  9. 前記第２面のうち前記第１ｐｎ接合領域よりも内側に設けられた第２ｐｎ接合領域と、
    該第２接合領域上の一部に配置された第２電極と、
    前記第１電極と前記第２電極との間に位置する前記第２ｐｎ接合領域を、前記第２電極を取り囲むように分離する第２溝部と、をさらに備えており、
    前記第２面側から平面視したとき、前記第１電極と前記第２溝部との最短距離Ｔは、前記第２電極と前記第２溝部との最短距離Ｓよりも小さい、請求項１に記載の太陽電池素子。
  10. 前記第１電極は、前記第２電極を挟むように配置された対電極と、該対電極を電気的に接続する接続電極と、をさらに備えており、
    前記第２面から平面視したときに、前記接続電極と前記第２溝部との最短距離Ｕは、前記第２電極と前記第２溝部との最短距離Ｓよりも小さい、請求項９に記載の太陽電池素子。
  11. 　前記第１電極は、前記第２溝部と離間するように配置されている、請求項９に記載の太陽電池素子。
  12. 　前記第１溝部は、前記第２面に垂直な横断面形状において、底部から内側面にかけて曲線部を有する、請求項１に記載の太陽電池素子。
  13. 　請求項１に記載の複数の太陽電池素子を備えた、太陽電池モジュール。
  14. 　請求項２に記載の複数の太陽電池素子を備えた、太陽電池モジュール。
  15. 　請求項５に記載の複数の太陽電池素子を備えた、太陽電池モジュール。
PCT/JP2010/066988 2009-09-29 2010-09-29 太陽電池素子および太陽電池モジュール WO2011040489A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US13/388,034 US8912431B2 (en) 2009-09-29 2010-09-29 Solar cell element and solar cell module
CN201080015834.XA CN102388465B (zh) 2009-09-29 2010-09-29 太阳能电池元件及太阳能电池模块
JP2011534283A JP5289578B2 (ja) 2009-09-29 2010-09-29 太陽電池素子および太陽電池モジュール
EP10820604.6A EP2485278B1 (en) 2009-09-29 2010-09-29 Solar cell element and solar cell module

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2009224271 2009-09-29
JP2009-224271 2009-09-29
JP2010-172358 2010-07-30
JP2010172358 2010-07-30
JP2010193094 2010-08-31
JP2010-193094 2010-08-31

Publications (1)

Publication Number Publication Date
WO2011040489A1 true WO2011040489A1 (ja) 2011-04-07

Family

ID=43826301

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/066988 WO2011040489A1 (ja) 2009-09-29 2010-09-29 太陽電池素子および太陽電池モジュール

Country Status (5)

Country Link
US (1) US8912431B2 (ja)
EP (1) EP2485278B1 (ja)
JP (2) JP5289578B2 (ja)
CN (1) CN102388465B (ja)
WO (1) WO2011040489A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209316A (ja) * 2011-03-29 2012-10-25 Kyocera Corp 太陽電池素子および太陽電池モジュール
WO2012152486A1 (de) * 2011-05-11 2012-11-15 Robert Bosch Gmbh Verfahren zur herstellung einer solarzelle und anordnung zur durchführung des verfahrens
WO2013051323A1 (ja) * 2011-10-03 2013-04-11 三菱電機株式会社 太陽電池素子およびその製造方法
WO2013100085A1 (ja) * 2011-12-27 2013-07-04 京セラ株式会社 太陽電池素子、太陽電池素子の製造方法および太陽電池モジュール
JP2013219119A (ja) * 2012-04-05 2013-10-24 Mitsubishi Electric Corp 光電変換装置およびその製造方法
CN103765602A (zh) * 2011-07-01 2014-04-30 荷兰能源研究中心基金会 具有绕通连接的光伏电池
WO2014192739A1 (ja) * 2013-05-29 2014-12-04 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュールおよびその製造方法
EP2682990B1 (en) 2012-07-02 2021-03-24 Meyer Burger (Germany) GmbH Hetero-junction solar cells with edge isolation and methods of manufacturing same
JP7064646B1 (ja) 2021-10-26 2022-05-10 株式会社東芝 太陽電池モジュール

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014090160A (ja) * 2012-10-04 2014-05-15 Toppan Printing Co Ltd 太陽電池モジュール
WO2014132312A1 (ja) * 2013-02-26 2014-09-04 三洋電機株式会社 太陽電池モジュールおよび太陽電池モジュールの製造方法
CN103346173A (zh) * 2013-06-18 2013-10-09 南开大学 一种柔性铜铟镓硒薄膜太阳电池组件及其制备方法
CN103680990A (zh) * 2013-12-30 2014-03-26 中国科学院上海硅酸盐研究所 一种碱液清洗用于制备染料敏化太阳能电池的基板的方法
WO2015118592A1 (ja) * 2014-02-06 2015-08-13 パナソニックＩｐマネジメント株式会社 太陽電池セルおよび太陽電池セルの製造方法
JP6176195B2 (ja) * 2014-06-30 2017-08-09 信越化学工業株式会社 太陽電池
WO2017038733A1 (ja) * 2015-08-31 2017-03-09 シャープ株式会社 光電変換素子
DE102016106563A1 (de) * 2016-04-11 2017-10-12 Meyer Burger (Germany) Ag Verfahren zum Herstellen einer Solarzelle, mit dem Verfahren hergestellte Solarzelle und Substratträger
JP6677801B2 (ja) * 2016-04-13 2020-04-08 株式会社カネカ 結晶シリコン系太陽電池およびその製造方法、ならびに太陽電池モジュール
WO2018056142A1 (ja) * 2016-09-23 2018-03-29 昭和電工株式会社 太陽電池セルの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59207672A (ja) * 1983-05-05 1984-11-24 テレフンケン・エレクトロニク・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 太陽電池およびその製造法
US4989059A (en) * 1988-05-13 1991-01-29 Mobil Solar Energy Corporation Solar cell with trench through pn junction
JPH0575148A (ja) * 1991-09-18 1993-03-26 Sanyo Electric Co Ltd 太陽電池の製造方法
JPH05508742A (ja) * 1990-05-30 1993-12-02 サーフィル，ヤコフ 半導体素子を製造する方法並びにそれらから製造された太陽電池
JP2002353475A (ja) * 2001-05-29 2002-12-06 Kyocera Corp 太陽電池素子
WO2006087786A1 (ja) * 2005-02-17 2006-08-24 Mitsubishi Denki Kabushiki Kaisha 太陽電池の製造方法
WO2009081684A1 (ja) * 2007-12-25 2009-07-02 Sharp Kabushiki Kaisha 光電変換装置および光電変換装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2086135B (en) * 1980-09-30 1985-08-21 Nippon Telegraph & Telephone Electrode and semiconductor device provided with the electrode
JP2002198546A (ja) 2000-12-27 2002-07-12 Kyocera Corp 太陽電池素子の形成方法
KR100786855B1 (ko) * 2001-08-24 2007-12-20 삼성에스디아이 주식회사 강유전체를 이용한 태양전지
DE10247681B4 (de) * 2002-10-12 2007-08-09 Peter Fath Verfahren zur Herstellung einer Solarzelle
US7329951B2 (en) * 2005-04-27 2008-02-12 International Business Machines Corporation Solder bumps in flip-chip technologies
US20090159111A1 (en) * 2007-12-21 2009-06-25 The Woodside Group Pte. Ltd Photovoltaic device having a textured metal silicide layer
TWI379427B (en) * 2007-12-31 2012-12-11 Ind Tech Res Inst Transparent solar cell module
TWI378565B (en) * 2008-04-30 2012-12-01 Nexpower Technology Corp Stacked-layered thin film solar cell and manufacturing method thereof
KR101032624B1 (ko) * 2009-06-22 2011-05-06 엘지전자 주식회사 태양 전지 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59207672A (ja) * 1983-05-05 1984-11-24 テレフンケン・エレクトロニク・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 太陽電池およびその製造法
US4989059A (en) * 1988-05-13 1991-01-29 Mobil Solar Energy Corporation Solar cell with trench through pn junction
JPH05508742A (ja) * 1990-05-30 1993-12-02 サーフィル，ヤコフ 半導体素子を製造する方法並びにそれらから製造された太陽電池
JPH0575148A (ja) * 1991-09-18 1993-03-26 Sanyo Electric Co Ltd 太陽電池の製造方法
JP2002353475A (ja) * 2001-05-29 2002-12-06 Kyocera Corp 太陽電池素子
WO2006087786A1 (ja) * 2005-02-17 2006-08-24 Mitsubishi Denki Kabushiki Kaisha 太陽電池の製造方法
WO2009081684A1 (ja) * 2007-12-25 2009-07-02 Sharp Kabushiki Kaisha 光電変換装置および光電変換装置の製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012209316A (ja) * 2011-03-29 2012-10-25 Kyocera Corp 太陽電池素子および太陽電池モジュール
WO2012152486A1 (de) * 2011-05-11 2012-11-15 Robert Bosch Gmbh Verfahren zur herstellung einer solarzelle und anordnung zur durchführung des verfahrens
US9871151B2 (en) 2011-07-01 2018-01-16 Stichting Energieonderzoek Centrum Nederland Photovoltaic cell with wrap through connections
CN103765602B (zh) * 2011-07-01 2020-01-24 荷兰能源研究中心基金会 具有绕通连接的光伏电池
CN103765602A (zh) * 2011-07-01 2014-04-30 荷兰能源研究中心基金会 具有绕通连接的光伏电池
JP2014523129A (ja) * 2011-07-01 2014-09-08 シュティヒティン・エネルギーオンデルツォイク・セントラム・ネーデルランド ラップスルー接続を用いた光電池
WO2013051323A1 (ja) * 2011-10-03 2013-04-11 三菱電機株式会社 太陽電池素子およびその製造方法
WO2013100085A1 (ja) * 2011-12-27 2013-07-04 京セラ株式会社 太陽電池素子、太陽電池素子の製造方法および太陽電池モジュール
JPWO2013100085A1 (ja) * 2011-12-27 2015-05-11 京セラ株式会社 太陽電池素子、太陽電池素子の製造方法および太陽電池モジュール
JP2013219119A (ja) * 2012-04-05 2013-10-24 Mitsubishi Electric Corp 光電変換装置およびその製造方法
EP2682990B1 (en) 2012-07-02 2021-03-24 Meyer Burger (Germany) GmbH Hetero-junction solar cells with edge isolation and methods of manufacturing same
US9484485B2 (en) 2013-05-29 2016-11-01 Kaneka Corporation Solar cell, manufacturing method therefor, solar-cell module, and manufacturing method therefor
WO2014192739A1 (ja) * 2013-05-29 2014-12-04 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュールおよびその製造方法
JP7064646B1 (ja) 2021-10-26 2022-05-10 株式会社東芝 太陽電池モジュール
JP2023064209A (ja) * 2021-10-26 2023-05-11 株式会社東芝 太陽電池モジュール

Also Published As

Publication number Publication date
CN102388465A (zh) 2012-03-21
JP5289578B2 (ja) 2013-09-11
US8912431B2 (en) 2014-12-16
JP5546653B2 (ja) 2014-07-09
EP2485278A1 (en) 2012-08-08
JP2013102217A (ja) 2013-05-23
US20120125397A1 (en) 2012-05-24
EP2485278B1 (en) 2020-02-12
CN102388465B (zh) 2014-11-05
EP2485278A4 (en) 2017-12-20
JPWO2011040489A1 (ja) 2013-02-28

Similar Documents

Publication Publication Date Title
JP5546653B2 (ja) 太陽電池素子および太陽電池モジュール
JP5328363B2 (ja) 太陽電池素子の製造方法および太陽電池素子
JP4999937B2 (ja) 太陽電池素子および太陽電池素子の製造方法
JP5025184B2 (ja) 太陽電池素子及びこれを用いた太陽電池モジュール、並びに、これらの製造方法
JP5258325B2 (ja) 太陽電池モジュール
JP6495649B2 (ja) 太陽電池素子および太陽電池モジュール
JPWO2014002329A1 (ja) 太陽電池モジュールおよびその製造方法
JP2016006869A (ja) 太陽電池素子および太陽電池モジュール
JP4902472B2 (ja) 太陽電池及び太陽電池モジュール
JP2010232466A (ja) 太陽電池モジュール
JP2016122749A (ja) 太陽電池素子および太陽電池モジュール
US20200176623A1 (en) Solar cell element and solar cell module
JP5495777B2 (ja) 太陽電池モジュール
JP6115806B2 (ja) 光起電力装置
JP2014154675A (ja) 光電変換モジュールおよびその製造方法
JP2011146678A (ja) 太陽電池素子の製造方法
JP2012209316A (ja) 太陽電池素子および太陽電池モジュール
JP2005353836A (ja) 太陽電池素子及びこれを用いた太陽電池モジュール
WO2015146413A1 (ja) 太陽電池およびこれを用いた太陽電池モジュール
JP6313005B2 (ja) 光電変換素子及び太陽電池モジュール
TWI668880B (zh) Solar battery unit and solar battery module
JP2014135446A (ja) 光電変換装置及び光電変換装置の製造方法
JP2015106586A (ja) 太陽電池素子の製造方法および太陽電池モジュール
JP2015070178A (ja) 太陽電池素子および太陽電池モジュール
JP2015050212A (ja) 太陽電池素子および太陽電池モジュール

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080015834.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10820604

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011534283

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13388034

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2010820604

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE