WO2010067644A1 - 電圧発生器、制御回路、ベクトル合成型移相器および光トランシーバ - Google Patents

電圧発生器、制御回路、ベクトル合成型移相器および光トランシーバ Download PDF

Info

Publication number
WO2010067644A1
WO2010067644A1 PCT/JP2009/064240 JP2009064240W WO2010067644A1 WO 2010067644 A1 WO2010067644 A1 WO 2010067644A1 JP 2009064240 W JP2009064240 W JP 2009064240W WO 2010067644 A1 WO2010067644 A1 WO 2010067644A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
signal
control
differential amplifier
phase
Prior art date
Application number
PCT/JP2009/064240
Other languages
English (en)
French (fr)
Inventor
秀之 野坂
宗彦 長谷
祥吾 山中
佐野　公一
村田　浩一
小野寺　清光
榎木　孝知
Original Assignee
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電信電話株式会社 filed Critical 日本電信電話株式会社
Priority to CN200980148244.1A priority Critical patent/CN102232204B/zh
Priority to JP2010542047A priority patent/JP5260680B2/ja
Priority to EP09831750.6A priority patent/EP2365413B1/en
Priority to US13/132,308 priority patent/US8687973B2/en
Publication of WO2010067644A1 publication Critical patent/WO2010067644A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H03H11/20—Two-port phase shifters providing an adjustable phase shift
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45498—Indexing scheme relating to differential amplifiers the CSC comprising only resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors

Definitions

  • the present invention provides a voltage generator for generating a reference voltage, a control signal for a means such as a variable gain amplifier or a four-quadrant multiplier that receives a control voltage and a reference voltage generated by the voltage generator and adjusts the signal amplitude. Synthesizes a vector synthesis type phase shifter that outputs a signal by arbitrarily changing the phase of an input signal using a control circuit, a variable gain amplifier or a four-quadrant multiplier, and a control circuit.
  • the present invention relates to an optical transceiver used for clock timing adjustment in RZ conversion.
  • FIG. 39 shows a configuration of a conventional voltage generator disclosed in Japanese Patent Application Laid-Open No. 2004-187188.
  • the voltage generator is composed of resistors 3020 to 3024 connected in series. Voltage input terminals 3002 and 3003 are connected to both ends of the resistors 3020 to 3024.
  • the resistors 3020 to 3024 divide the voltage to generate a plurality of different reference voltages.
  • the configuration shown in FIG. 39 constitutes an analog / digital converter as a whole.
  • the analog signal is input from the input terminal 3001 to the comparators (voltage comparators) 3031 to 3034. Further, the comparators 3031 to 3034 are supplied with the reference voltage output from the voltage generator.
  • the comparators 3031 to 3034 hold the comparison result between the analog signal and the reference voltage for each clock input.
  • the boundary detectors 3041 to 3044 detect the boundaries of the discrimination results of the comparators 3031 to 3034.
  • the first and second encoders 3050 and 3070 convert the outputs of the boundary detectors 3041 to 3044 into binary data.
  • the flip-flops 3061 to 3064 temporarily hold the output data of the encoder 3050, and the flip-flops 3081 to 3084 temporarily hold the output data of the encoder 3070.
  • 3004 to 3007 are clock input terminals
  • 3008 to 3011 are data output terminals
  • 3090 to 3094 are transmission lines.
  • FIG. 39 shows an example in which the voltage generator is applied to an analog / digital converter, but the voltage generator may be mounted inside the control circuit of the vector synthesis type phase shifter.
  • FIG. 40 is a block diagram showing the configuration of the vector synthesis type phase shifter
  • FIGS. 41A to 41D are diagrams showing the signals of the respective parts of the vector synthesis type phase shifter of FIG. 40 on a plane.
  • the vector synthesis type phase shifter includes a 90 ° phase shifter 1000, two sign inverters 1001I and 1001Q, two variable gain amplifiers 1002I and 1002Q, a combiner 1003, and a control circuit 1004. .
  • FIG. 41A represents the input signal VIN.
  • the 90 ° phase shifter 1000 receives the input signal VIN, and outputs an in-phase signal VINI and a quadrature signal VINQ whose phase is shifted by 90 °.
  • the in-phase signal VINI can be expressed only by the in-phase component (I).
  • VINQ can be represented only by the orthogonal component (Q). If these two signals VINI and VINQ are synthesized, a signal corresponding to 220 (angle 45 °, amplitude 2 1/2 ) in FIG. 41B can be obtained.
  • the in-phase signal VINI and the quadrature signal VINQ are input to a pair of sign inverters 1001I and 1001Q, respectively.
  • the sign inverters 1001I and 1001Q switch whether to output the input signal as it is or to invert and output the voltage sign according to the levels of the control signals SI and SQ, respectively.
  • the in-phase signal VINI is either a signal of the in-phase component (I) or a signal obtained by rotating the in-phase component (I) by 180 °
  • the quadrature signal VINQ is the quadrature component (Q). Or a signal obtained by rotating the quadrature component (Q) by 180 °.
  • the output signals of the pair of sign inverters 1001I and 1001Q are input to the pair of variable gain amplifiers 1002I and 1002Q, respectively.
  • the variable gain amplifiers 1002I and 1002Q change the gain according to the levels of the control signals DAI and DAQ, respectively, and as a result change the amplitude of the input signal and output it.
  • the in-phase signal VXI and the quadrature signal VXQ output from the pair of variable gain amplifiers 1002I and 1002Q are vector-synthesized by the synthesizer 1003 and output to the outside as the phase shifter output VOUT.
  • a signal of 225 (angle 0 °, amplitude 1) in FIG. 41D is obtained as the phase shifter output VOUT in the constellation display. Can do.
  • the gain on the in-phase signal side is set to cos (22.5 °) ⁇ 0.92
  • the gain on the quadrature signal side is set to sin (22.5 °) ⁇ 0.38
  • the gain on the in-phase signal side is cos (45 °).
  • the operation example in the first quadrant (0 ° to 90 °) is taken up, but by controlling the pair of sign inverters 1001I and 1001Q, the four quadrants (0 ° to 360 °) are controlled.
  • a signal having an arbitrary phase of 1 and an amplitude of 1 can be obtained. That is, if the gain on the in-phase signal side is cos ( ⁇ ) and the gain on the quadrature signal side is sin ( ⁇ ), a signal having an angle ⁇ and an amplitude of 1 can be obtained as the phase shifter output VOUT.
  • the control circuit 1004 receives the digital signal DGTL including the information of the phase ⁇ to be output as an input, and controls the control signals SI, 1001I and 1001Q for the pair of sign inverters 1001I and 1001Q. SQ and control signals DAI and DAQ for a pair of variable gain amplifiers 1002I and 1002Q are generated.
  • the control circuit 1004 includes a digital signal processing circuit (DSP) 1005 that performs an operation (or memory reference) of cos and sin to generate each control signal, and a signal generated by the DSP 1005 as a concrete control signal SI, SQ.
  • DSP digital signal processing circuit
  • DACs digital-to-analog converters
  • the same function as the combination of the sign inverters 1001I and 1001Q and the variable gain amplifiers 1002I and 1002Q can be realized by a four-quadrant multiplier (for example, a Gilbert cell) (Japanese Patent Laid-Open No. 2004-32446, patent) No. 3063093).
  • the configuration of the vector synthesis type phase shifter in this case is shown in FIG. 42 includes a 90 ° phase shifter 2000, two four-quadrant multipliers 2001I and 2001Q, a combiner 2002, and a control circuit 2003.
  • the operation of the 90 ° phase shifter 2000 is the same as that of the 90 ° phase shifter 1000.
  • FIG. 41B shows. It becomes like this.
  • the four-quadrant multipliers 2001I and 2001Q change the sign and gain of the output according to the sign and level of the control signals CI and CQ, respectively. As a result, the amplitudes of the in-phase signal VINI and the quadrature signal VINQ are changed and output. .
  • the in-phase signal VXI and quadrature signal VXQ output from the pair of four-quadrant multipliers 2001I and 2001Q are vector-synthesized by the synthesizer 2002 and output to the outside as the phase shifter output VOUT.
  • this phase shifter output VOUT is constellation-displayed, it becomes as shown in FIG. 41D.
  • the control circuit 2003 receives a digital signal DGTL including information on the phase ⁇ to be output, and generates control signals CI and CQ for the pair of four-quadrant multipliers 2001I and 2001Q.
  • the control circuit 2003 includes a DSP 2004, an encoder 2005, and DACs 2006I and 2006Q. In the case of the configuration of FIG. 42, it is necessary to use a differential analog output type as the DACs 2006I and 2006Q in the control circuit 2003.
  • the conventional voltage generator shown in FIG. 39 has a problem that it is necessary to provide an external reference voltage for generating a reference voltage. In addition, there is a problem that the reference voltage output from the voltage generator has power supply voltage dependency. The above-described problems also occur in a control circuit equipped with a voltage generator, a vector synthesis type phase shifter equipped with a control circuit, and an optical communication transceiver equipped with a vector synthesis type phase shifter. .
  • An object of the present invention is to provide a voltage generator that does not need to supply an external reference voltage, and to provide a control circuit, a vector synthesis type phase shifter, and an optical transceiver using the voltage generator.
  • Another object of the present invention is to provide a voltage generator capable of suppressing the dependency of the reference voltage on the power supply voltage, and to provide a control circuit using the voltage generator, a vector synthesis type phase shifter, and an optical transceiver. There is to do.
  • a voltage generator includes a resistance ladder that divides a supplied voltage to generate a plurality of reference voltages, and a first voltage supply provided between a first power supply voltage and one end of the resistance ladder. It comprises a resistor, a second power supply voltage, and a second voltage supply resistor provided between the other end of the resistor ladder.
  • the control circuit of the present invention includes a voltage generator that generates a reference voltage, a differential amplifier that outputs, as a control signal, a difference signal between an externally input control voltage and the reference voltage generated by the voltage generator; And the voltage generator divides a supplied voltage to generate a plurality of the reference voltages, and a first voltage provided between a first power supply voltage and one end of the resistance ladder.
  • a supply resistor; a second voltage supply resistor provided between a second power supply voltage and the other end of the resistor ladder; and the differential amplifier has a control voltage close to the reference voltage.
  • an analog operation for converting the control voltage into the control signal similar to a sine wave or a cosine wave is performed.
  • the vector synthesis type phase shifter of the present invention includes a 90 ° phase shifter that generates an in-phase signal from an input signal and a quadrature signal that is 90 ° out of phase with the in-phase signal, A first four-quadrant multiplier for changing and outputting the amplitude of the in-phase signal in accordance with the first control signal, and changing the amplitude of the quadrature signal in accordance with the second control signal on the quadrature signal side.
  • a second four-quadrant multiplier that outputs the signal, a combiner that combines and outputs the in-phase signal and the quadrature signal output from the first and second four-quadrant multipliers, and the first and second
  • a control circuit that outputs a control signal of the first and second, a voltage generator that generates a reference voltage, and a difference signal between the control voltage input from the outside and the reference voltage.
  • a differential amplifier that outputs a control signal, and the voltage generator divides the supplied voltage to generate a composite signal.
  • a resistor ladder that generates a plurality of reference voltages, a first power supply resistor provided between a first power supply voltage and one end of the resistor ladder, a second power supply voltage, and the other end of the resistor ladder
  • a second voltage supply resistor provided between the reference voltage and the differential amplifier, when the control voltage is in the vicinity of the reference voltage, the control voltage is similar to a sine wave or cosine wave. An analog operation for conversion into the first and second control signals is performed.
  • the optical transceiver includes a laser that outputs continuous light, a serializer that outputs serial data and a clock to be transmitted, and phase modulation or amplitude modulation of continuous light input from the laser to generate NRZ signal light.
  • a first Mach-Zehnder modulator for output, a first modulator driver for driving the first Mach-Zehnder modulator in accordance with the serial data, and an amplitude of the NRZ signal light input from the first Mach-Zehnder modulator
  • a second Mach-Zehnder modulator that modulates and outputs an RZ signal light, a vector synthesis type phase shifter that receives the clock, and the second phase according to the clock that is phase-adjusted by the vector synthesis type phase shifter.
  • a second modulator driver for driving two Mach-Zehnder modulators, and the phase shift amount corresponding to the phase shift amount of the vector synthesis type phase shifter A phase control circuit that outputs a control voltage, and the vector synthesis type phase shifter generates a 90 ° phase shift that generates an in-phase signal and a quadrature signal that is 90 ° out of phase with the in-phase signal from the clock.
  • the second four-quadrant multiplier that outputs the quadrature signal with the amplitude changed, and the in-phase signal and the quadrature signal that are output from the first and second four-quadrant multipliers are combined,
  • a synthesizer that outputs a signal as a phase-adjusted clock; and a control circuit that outputs the first and second control signals.
  • the control circuit is a voltage generator that generates a reference voltage; The difference signal between the control voltage and the reference voltage is the first and second control signals.
  • a differential amplifier that outputs the reference voltage, and the voltage generator divides a supplied voltage to generate a plurality of the reference voltages, a first power supply voltage, and one end of the resistance ladder. And a second voltage supply resistor provided between the second power supply voltage and the other end of the resistor ladder, and the differential amplifier includes the control voltage. Is an analog operation for converting the control voltage into the first and second control signals similar to a sine wave or a cosine wave.
  • the resistor ladder that divides the supplied voltage to generate a plurality of reference voltages, and the first power supply voltage and the first end provided between the resistor ladders.
  • FIG. 1 is a block diagram showing a configuration example of a control circuit using a voltage generator according to a first embodiment of the present invention.
  • FIG. 2 is a block diagram showing a configuration example of a control circuit using a voltage generator according to the second embodiment of the present invention.
  • FIG. 3 is a block diagram showing a configuration example of a control circuit using a voltage generator according to the third embodiment of the present invention.
  • FIG. 4 is a block diagram showing a configuration example of a control circuit using a voltage generator according to the fourth embodiment of the present invention.
  • FIG. 5 is a block diagram showing a configuration example of a control circuit using a voltage generator according to a fifth embodiment of the present invention.
  • FIG. 1 is a block diagram showing a configuration example of a control circuit using a voltage generator according to a first embodiment of the present invention.
  • FIG. 2 is a block diagram showing a configuration example of a control circuit using a voltage generator according to the second embodiment of the present invention.
  • FIG. 3 is a
  • FIG. 6 is a block diagram showing a configuration example of a control circuit using the voltage generator according to the sixth embodiment of the present invention.
  • FIG. 7 is a block diagram showing a configuration example of a control circuit using the voltage generator according to the seventh embodiment of the present invention.
  • FIG. 8 is a block diagram showing a configuration example of a control circuit using the voltage generator according to the eighth embodiment of the present invention.
  • FIG. 9 is a block diagram showing a configuration example of a control circuit using the voltage generator according to the ninth embodiment of the present invention.
  • FIG. 10 is a block diagram showing a configuration example of a control circuit using the voltage generator according to the tenth embodiment of the present invention.
  • FIG. 11 is a block diagram showing the configuration of the vector synthesis type phase shifter according to the eleventh embodiment of the present invention.
  • FIGS. 12A to 12C are diagrams in which signals of respective parts of the vector synthesis type phase shifter of FIG. 1 are constellation-displayed on a plane.
  • FIG. 13 is a block diagram showing a configuration example of a 90 ° phase shifter according to the eleventh embodiment of the present invention.
  • FIG. 14 is a block diagram showing a configuration example of a four-quadrant multiplier according to the eleventh embodiment of the present invention.
  • FIG. 15 is a block diagram showing a configuration example of a combiner according to the eleventh embodiment of the present invention.
  • FIG. 16 is a block diagram showing a configuration example of a control circuit according to the eleventh embodiment of the present invention.
  • 17A to 17C are diagrams showing the circuit configuration and operation of a differential amplifier that is a component of the differential amplifier pair according to the eleventh embodiment of the present invention.
  • 18A to 18C are diagrams showing the circuit configuration and operation of the differential amplifier pair according to the eleventh embodiment of the present invention.
  • 19A to 19C are diagrams showing input / output characteristics of the differential amplifier pair according to the eleventh embodiment of the present invention.
  • 20A to 20C are diagrams showing input / output characteristics and ideal input / output characteristics of the control circuit according to the eleventh embodiment of the present invention.
  • FIG. 21 is a diagram showing the square value of the deviation from the ideal sine wave of the difference signal of the differential amplifier in the eleventh embodiment of the present invention.
  • FIG. 22 is a circuit diagram showing a configuration example of the differential amplifier pair and differential amplifier on the in-phase signal side of FIGS.
  • FIG. 23 is a diagram showing the input / output characteristics of the control circuit according to the eleventh embodiment of the present invention.
  • FIG. 24 is a diagram showing the relationship between the control voltage of the vector synthesis type phase shifter according to the eleventh embodiment of the present invention and the phase shift amount of the output signal.
  • FIG. 25 is a diagram showing the result of simulating the input / output characteristics of the control circuit using the transistor model when the configurations shown in FIGS. 1 to 10 and FIG. 22 are used as the configuration of the differential amplifier.
  • 26A to 26B are diagrams showing another circuit configuration and operation of the differential amplifier that is a component of the differential amplifier pair according to the eleventh embodiment of the present invention.
  • 27 is a circuit diagram showing another configuration example of the differential amplifier pair and differential amplifier on the in-phase signal side of FIG.
  • FIG. 28 is a diagram showing the temperature dependence of the relationship between the control voltage and the phase shift amount of the output signal in the vector synthesis type phase shifter according to the eleventh embodiment of the present invention.
  • FIG. 29 is a diagram showing the power supply voltage dependency of the relationship between the control voltage and the amount of phase shift of the output signal in the vector synthesis type phase shifter according to the eleventh embodiment of the present invention.
  • FIG. 30 is a diagram showing the relationship between the control voltage and the output amplitude in the vector synthesis type phase shifter according to the eleventh embodiment of the present invention.
  • FIG. 31 is a block diagram showing the configuration of the control circuit of the vector synthesis type phase shifter according to the twelfth embodiment of the present invention.
  • FIG. 32 is a block diagram showing a detailed implementation example of the control circuit according to the twelfth embodiment of the present invention.
  • FIG. 33 is a diagram showing input / output characteristics of the control circuit according to the twelfth embodiment of the present invention.
  • FIG. 34 is a diagram showing the relationship between the control voltage of the vector synthesis type phase shifter according to the twelfth embodiment of the present invention and the phase shift amount of the output signal.
  • FIG. 31 is a block diagram showing the configuration of the control circuit of the vector synthesis type phase shifter according to the twelfth embodiment of the present invention.
  • FIG. 32 is a block diagram showing a detailed implementation example of the control
  • FIG. 35 is a block diagram showing the configuration of the transmitter of the optical transceiver in the thirteenth embodiment of the present invention.
  • FIG. 36 is a circuit diagram showing a configuration of a 90 ° phase shifter according to the fourteenth embodiment of the present invention.
  • FIG. 37 is a circuit diagram showing a configuration of a 90 ° phase shifter according to the fifteenth embodiment of the present invention.
  • FIG. 38 is a circuit diagram showing a configuration example of the high gain differential amplifier according to the fifteenth embodiment of the present invention.
  • FIG. 39 is a block diagram showing a configuration of a conventional voltage generator.
  • FIG. 40 is a block diagram showing a configuration of a vector synthesis type phase shifter.
  • FIG. 41A to FIG. 41D are diagrams in which signals of respective parts of the vector synthesis type phase shifter of FIG. 40 are displayed in a constellation on a plane.
  • FIG. 42 is a block diagram showing another configuration of the vector synthesis type phase shifter.
  • FIG. 1 is a block diagram showing a configuration example of a control circuit using a voltage generator according to a first embodiment of the present invention.
  • the control circuit shown in FIG. 1 is mounted on a vector synthesis type phase shifter and receives a control voltage VC corresponding to a phase ⁇ to be output as an input, and a control signal CI for a four-quadrant multiplier (not shown). , CQ.
  • This control circuit is realized with a voltage generator 400 that generates a plurality of reference voltages, and differential amplifiers 440I to 444I and 440Q to 444Q that receive the control voltage VC and the reference voltage as components. Details of the control circuit and the vector synthesis type phase shifter will be described later.
  • the voltage generator 400 is constituted by a resistance ladder including resistors 4000 to 4008.
  • the reference voltages VRT and VRB are supplied from the outside.
  • a resistor 4009 is provided between the power supply voltage VCC and the voltage VRT, and the power supply voltage VEE and the voltage VRB are provided.
  • the resistor 4010 By providing the resistor 4010, the reference voltages VRT and VRB necessary for the conventional voltage generator can be generated internally.
  • There is one type of resistance value used in the resistance ladder That is, by setting the resistances 4000 to 4008 to the same resistance value R, the reference voltages V1, V2, V3, V4, V5, V6, V7, V8, V9, and V10 generated by the voltage generator 400 are equally spaced. Can do.
  • the combined resistance value of resistors 4000 to 4008 in the resistor ladder is RTL
  • the resistance value of resistor 4009 is RT
  • the resistance value of resistor 4010 is RB
  • VRT VCC ⁇ RT ⁇ (VCC ⁇ VEE) / (RT + RTL + RB)
  • the external reference voltages VRT and VRB necessary for the conventional voltage generator can be generated inside the voltage generator 400, and no external voltage application is required. can do. Further, in this embodiment, the generation of the reference voltage is realized by the resistance voltage division, so that even if the resistance value has temperature dependence, the reference voltages V1 to V10 output from the voltage generator are temperature dependence. There is an advantage of not having. As described above, the reference voltages VRT and VRB are determined by resistance values.
  • the reference voltages VRT, VRB are canceled as a result of being canceled by the fractional denominator. Is kept constant. For example, it is assumed that the resistance value has increased 1.1 times due to a temperature change.
  • RT 1.1 ⁇ RT
  • RTL 1.1 ⁇ RTL
  • RB 1.1 ⁇ RB
  • VRT VCC ⁇ RT ⁇ (VCC ⁇ VEE) / (RT + RTL + RB)
  • VRB VEE + RB ⁇ (VCC ⁇ VEE) /
  • the reference voltages VRT and VRB do not change even if they are substituted into the equation (RT + RTL + RB). Therefore, it can be seen that the reference voltages V1 to V10 output from the voltage generator do not have temperature dependency even if the resistance value has temperature dependency.
  • FIG. 2 is a block diagram showing a configuration example of a control circuit using a voltage generator according to the second embodiment of the present invention.
  • the voltage generator 400 is configured by a single resistance ladder.
  • the voltage generator 400I on the in-phase signal side and the voltage generator 400Q on the quadrature signal side are separately provided. The difference is that it consists of a resistance ladder.
  • the in-phase signal side voltage generator 400I is configured by a resistance ladder including resistors 4011 to 4015
  • the quadrature signal side voltage generator 400Q is configured by a resistance ladder including resistors 4016 to 4020.
  • Reference voltages VRT and VRB are commonly applied to the resistance ladder on the in-phase signal side and the resistance ladder on the quadrature signal side.
  • the reference voltages VRT and VRB are supplied from the outside.
  • a resistor 4009 is provided between the power supply voltage VCC and the voltage VRT, and the power supply voltage VEE and the voltage VRB are provided.
  • ⁇ Two resistance values are used in the two resistance ladders.
  • the resistance values of the resistors 4011 and 4020 are R
  • the resistance values of the resistors 4012 to 4019 are 2R. That is, for example, for a resistor provided between adjacent reference voltages such as between V10 and V9 or between V2 and V1, the resistance value is R, and between V10 and V8 or between V9 and V7. As for the resistance provided between every other reference voltage, the resistance value is 2R.
  • the same effect as that of the first embodiment can be obtained.
  • the in-phase signal-side voltage generator 400I and the quadrature-signal-side voltage generator 400Q are separately configured by resistor ladders, so that the voltage generator 400I and the in-phase signal-side differential amplifier 440I are configured.
  • the wiring parasitic is the same on the in-phase signal side and the quadrature signal side Therefore, the reference voltage on the in-phase signal side and the reference voltage on the quadrature signal side can be accurately supplied to each differential amplifier, and the operation on the in-phase signal side and the quadrature signal side can be prevented from becoming unbalanced. .
  • FIG. 3 is a block diagram showing a configuration example of a control circuit using a voltage generator according to the third embodiment of the present invention.
  • the voltage generator 400a is constituted by a resistance ladder including resistors 4000 to 4008.
  • a resistor 4009 is provided between the power supply voltage VCC and the voltage VRT, and a constant current source 4021 is provided between the power supply voltage VEE and the voltage VRB, which is necessary for the conventional voltage generator.
  • the reference voltages VRT and VRB can be generated internally.
  • the current value of the constant current source 4021 is I
  • the combined resistance value of the resistors 4000 to 4008 in the resistor ladder is RTL
  • the resistance value of the resistor 4009 is RT
  • the external reference voltages VRT and VRB necessary for the conventional voltage generator can be generated inside the voltage generator 400a, and the application of voltage from the outside can be made unnecessary. Further, in this embodiment, assuming that the constant current value I of the constant current source 4021 does not have the power supply voltage VEE dependence, the reference voltages V1 to V10 generated by the voltage generator 400a have the power supply voltage VEE dependence. There is no advantage.
  • FIG. 4 is a block diagram showing a configuration example of a control circuit using a voltage generator according to the fourth embodiment of the present invention.
  • the same reference numerals are given to the same configurations as those in FIGS.
  • the voltage generator 400a is configured by a single resistance ladder.
  • the voltage generator 400Ia on the in-phase signal side and the voltage generator 400Qa on the quadrature signal side are separately provided. The difference is that it consists of a resistance ladder.
  • the in-phase signal side voltage generator 400Ia is configured by a resistance ladder including resistors 4011 to 4015
  • the quadrature signal side voltage generator 400Qa is configured by a resistance ladder including resistors 4016 to 4020.
  • Reference voltages VRT and VRB are commonly applied to the resistance ladder on the in-phase signal side and the resistance ladder on the quadrature signal side.
  • a resistor 4009 is provided between the power supply voltage VCC and the voltage VRT
  • a constant current source 4021 is provided between the power supply voltage VEE and the voltage VRB, so that the reference required in the conventional voltage generator is provided. Voltages VRT and VRB can be generated internally.
  • the same effect as that of the third embodiment can be obtained.
  • the voltage generator 400Ia on the in-phase signal side and the voltage generator 400Qa on the quadrature signal side are separately configured with resistor ladders, so that the wiring parasitic is made the same on the in-phase signal side and the quadrature signal side. Therefore, the reference voltage on the in-phase signal side and the reference voltage on the quadrature signal side can be accurately supplied to each differential amplifier, and the operation on the in-phase signal side and the quadrature signal side can be prevented from becoming unbalanced.
  • FIG. 5 is a block diagram showing a configuration example of a control circuit using a voltage generator according to a fifth embodiment of the present invention.
  • the voltage generator 400b is configured by a resistance ladder including resistors 4000 to 4008.
  • level shift diodes 4022 and 4023 and a voltage level fine adjustment resistor 4024 are provided between the power supply voltage VCC and the voltage VRT, and the constant current source 4021 is provided between the power supply voltage VEE and the voltage VRB.
  • the voltage drop per level shift diode 4022, 4023 is VLS
  • the current value of the constant current source 4021 is I
  • the combined resistance value of the resistors 4000 to 4008 in the resistor ladder is RTL
  • the resistance value of the resistor 4024 is RR
  • the voltages VRT and VRB can be set to arbitrary voltage levels by appropriately designing the number of stages of the level shift diodes 4022 and 4023, the resistance value RR of the resistor 4024, and the current value I of the constant current source 4021. .
  • the external reference voltages VRT and VRB necessary for the conventional voltage generator can be generated inside the voltage generator 400b, and external voltage application can be eliminated.
  • the constant current value I of the constant current source 4021 does not have the power supply voltage VEE dependency
  • the reference voltages V1 to V10 generated by the voltage generator 400b have the power supply voltage VEE dependency.
  • the current dependency of the voltage drop of the level shift diode is generally the current dependency of the resistance voltage drop (Ohm's law). Therefore, the dependency of the reference voltages V1 to V10 output from the voltage generator 400b on the power supply voltage VEE can be suppressed.
  • FIG. 6 is a block diagram showing a configuration example of a control circuit using a voltage generator according to a sixth embodiment of the present invention.
  • the voltage generator 400b is composed of a single resistance ladder.
  • the voltage generator 400Ib on the in-phase signal side and the voltage generator 400Qb on the quadrature signal side are separately provided. The difference is that it consists of a resistance ladder.
  • the voltage generator 400Ib on the in-phase signal side is configured by a resistor ladder including resistors 4011 to 4015
  • the voltage generator 400Qb on the quadrature signal side is configured by a resistor ladder including resistors 4016 to 4020.
  • Reference voltages VRT and VRB are commonly applied to the resistance ladder on the in-phase signal side and the resistance ladder on the quadrature signal side.
  • level shift diodes 4022 and 4023 and a resistor 4024 are provided between the power supply voltage VCC and the voltage VRT
  • a constant current source 4021 is provided between the power supply voltage VEE and the voltage VRB.
  • the reference voltages VRT and VRB required by the device can be generated internally.
  • the same effect as that of the fifth embodiment can be obtained.
  • the voltage generator 400Ib on the in-phase signal side and the voltage generator 400Qb on the quadrature signal side are separately configured by resistance ladders, so that the wiring parasitic is made the same on the in-phase signal side and the quadrature signal side. Therefore, the reference voltage on the in-phase signal side and the reference voltage on the quadrature signal side can be accurately supplied to each differential amplifier, and the operation on the in-phase signal side and the quadrature signal side can be prevented from becoming unbalanced.
  • FIG. 7 is a block diagram showing a configuration example of a control circuit using a voltage generator according to a seventh embodiment of the present invention.
  • the same reference numerals are given to the same configurations as those in FIGS.
  • This embodiment is different from the fifth embodiment in that a PVT compensation circuit 600 is added.
  • the PVT compensation circuit 600 includes a transistor 6000, a level shift diode 6001, resistors 6002 and 6003, and a constant current source 6004.
  • the PVT compensation circuit 600 is an emitter follower that shifts the level of the control voltage VC, and matches the following circuit constants with the voltage generator 400b.
  • the total number of stages of the emitter follower (transistor 6000) of the PVT compensation circuit 600 and the level shift diode 6001 is matched with the number of stages of the level shift diodes 4022 and 4023 of the voltage generator 400b.
  • the resistance value of the resistor 6002 of the PVT compensation circuit 600 is matched with the resistance value RR of the voltage level fine adjustment resistor 4024 of the voltage generator 400b.
  • the constant current value of the constant current source 6004 of the PVT compensation circuit 600 is matched with the constant current value I of the constant current source 4021 of the voltage generator 400b.
  • the resistance value RTDL of the resistor 6003 of the PVT compensation circuit 600 can be arbitrarily selected.
  • the resistance value RTDL may be matched with the combined resistance value RTL of the resistors 4000 to 4008 in the resistance ladder of the voltage generator 400b, or may be half of the combined resistance value RTL.
  • the level shift diode 6001 of the PVT compensation circuit 600 is not necessary.
  • the resistor 6002 of the PVT compensation circuit 600 is not necessary.
  • the voltage drop per level shift diode 4022, 4023 is VLS
  • the current value of the constant current source 4021 is I
  • the combined resistance value of the resistors 4000 to 4008 in the resistor ladder is RTL.
  • the voltages VRT and VRB can be set to arbitrary voltage levels by appropriately designing the number of stages of the level shift diodes 4022 and 4023, the resistance value RR of the resistor 4024, and the current value I of the constant current source 4021. .
  • the voltage level of the control voltage VC is shifted by the emitter follower transistor 6000, the level shift diode 6001, and the resistor 6002. Assuming that the base-emitter voltage of the transistor 6000 is the same as the voltage drop VLS per one of the level shift diodes 4022, 4023, and 6001, the level-shifted control voltage sent to the differential amplifiers 440I to 444I and 440Q to 444Q.
  • the external reference voltages VRT and VRB necessary for the conventional voltage generator can be generated inside the voltage generator 400b, and the application of an external voltage can be made unnecessary.
  • the reference voltages V1 to V10 output from the voltage generator 400b have the power supply voltage VEE dependency.
  • the voltages VRT and VCLS have a dependency on the power supply voltage VEE, respectively.
  • the voltage difference between the voltages VRT and VCLS is the power supply voltage VEE. It will not depend.
  • the voltage difference between the voltages VRT and VCLS is (VCC ⁇ VC) and does not depend on the power supply voltage VEE. Compared with the case where the voltage is not added, the dependency on the power supply voltage VEE as the control circuit can be suppressed.
  • the voltage difference between the voltages VRT and VCLS is not affected. Therefore, the temperature dependence of the control circuit can be suppressed.
  • the voltage difference between the voltages VRT and VCLS is affected. do not do.
  • the PVT compensation circuit 600 varies the control voltage VC in the same manner, thereby depending on the PVT.
  • the fluctuation of the control circuit output can be kept low.
  • the PVT compensation circuit 600 it is possible to suppress the manufacturing variation dependency, power supply voltage dependency, and temperature dependency of the control circuit.
  • the emitter follower composed of the bipolar transistor 6000 is used in the PVT compensation circuit 600, but a source follower composed of a field effect transistor may be used.
  • FIG. 8 is a block diagram showing a configuration example of a control circuit using a voltage generator according to an eighth embodiment of the present invention.
  • the voltage generator 400b is composed of a single resistance ladder.
  • the voltage generator 400Ib on the in-phase signal side and the quadrature signal side are used.
  • the voltage generator 400Qb is formed of a resistance ladder separately.
  • the same effect as that of the seventh embodiment can be obtained.
  • the voltage generator 400Ib on the in-phase signal side and the voltage generator 400Qb on the quadrature signal side are separately configured by resistance ladders, so that the wiring parasitic is made the same on the in-phase signal side and the quadrature signal side. Therefore, the reference voltage on the in-phase signal side and the reference voltage on the quadrature signal side can be accurately supplied to each differential amplifier, and the operation on the in-phase signal side and the quadrature signal side can be prevented from becoming unbalanced.
  • FIG. 9 is a block diagram showing a configuration example of a control circuit using a voltage generator according to a ninth embodiment of the present invention.
  • the same reference numerals are given to the same configurations as those in FIGS.
  • This embodiment is different from the seventh embodiment in that a control gain adjusting circuit 700 is added.
  • the control gain adjustment circuit 700 includes resistors 7000 and 7001.
  • VRT ⁇ VCLS VCC ⁇ VC
  • VCC the maximum value of the control voltage VC
  • the total phase shift amount of the vector synthesis type phase shifter described later is 810 °.
  • the control gain adjustment circuit 700 is inserted to meet such a requirement.
  • the resistance values of the resistors 7000 and 7001 of the control gain adjustment circuit 700 are R1 and R2, respectively, the control gain is reduced to R1 / (R1 + R2) as compared with the eighth embodiment in which the control gain adjustment circuit 700 is not inserted. can do.
  • the reason why the control gain adjustment circuit 700 can be realized with two resistors is that the PVT compensation circuit 600 is employed in the control circuit and the maximum voltage of the control voltage VC is fixed at VCC.
  • the resistor 7001 may be a variable resistor, and the resistors 7000 and 7001 may be realized by a potentiometer. According to this embodiment, the control gain of the control circuit can be arbitrarily adjusted.
  • FIG. 10 is a block diagram showing a configuration example of a control circuit using a voltage generator according to the tenth embodiment of the present invention.
  • the voltage generator 400b is configured by a single resistance ladder.
  • the voltage generator 400Ib on the in-phase signal side and the quadrature signal side are provided.
  • the voltage generator 400Qb is formed of a resistance ladder separately.
  • the same effect as that of the ninth embodiment can be obtained.
  • the voltage generator 400Ib on the in-phase signal side and the voltage generator 400Qb on the quadrature signal side are separately configured by resistance ladders, so that the wiring parasitic is made the same on the in-phase signal side and the quadrature signal side. Therefore, the reference voltage on the in-phase signal side and the reference voltage on the quadrature signal side can be accurately supplied to each differential amplifier, and the operation on the in-phase signal side and the quadrature signal side can be prevented from becoming unbalanced.
  • FIG. 11 is a block diagram showing a configuration of a vector synthesis type phase shifter according to an eleventh embodiment of the present invention.
  • FIGS. 12A to 12C show signals of respective parts of the vector synthesis type phase shifter of FIG. 11 on a plane. It is the figure which carried out the constellation display.
  • the vector composition type phase shifter of FIG. 11 includes a 90 ° phase shifter 1, two four-quadrant multipliers 2I and 2Q, a combiner 3, and a control circuit 4.
  • FIG. 12A represents the input signal VIN.
  • the 90 ° phase shifter 1 receives the input signal VIN, and outputs an in-phase signal VINI and a quadrature signal VINQ whose phase is shifted by 90 °.
  • the in-phase signal VINI can be expressed only by the in-phase component (I).
  • VINQ can be represented only by the orthogonal component (Q). If these two signals VINI and VINQ are synthesized, a signal corresponding to 20 (angle 45 °, amplitude 2 1/2 ) in FIG. 12B can be obtained.
  • the in-phase signal VINI and the quadrature signal VINQ are input to the pair of four-quadrant multipliers 2I and 2Q, respectively.
  • the four quadrant multipliers 2I and 2Q have a function equivalent to a combination of a sign inverter and a variable gain amplifier.
  • the four-quadrant multipliers 2I and 2Q change the sign and gain of the output according to the sign and level of the control signals CI and CQ, respectively.
  • the amplitudes of the in-phase signal VINI and the quadrature signal VINQ are changed and output. .
  • the in-phase signal VXI and quadrature signal VXQ output from the pair of four-quadrant multipliers 2I and 2Q are vector-synthesized by the synthesizer 3 and output to the outside as the phase shifter output VOUT.
  • a signal of 21 (angle 0 °, amplitude 1) in FIG. 12C is obtained as the phase shifter output VOUT in the constellation display. Can do.
  • the gain on the in-phase signal side is set to cos (22.5 °) ⁇ 0.92
  • the gain on the quadrature signal side is set to sin (22.5 °) ⁇ 0.38
  • the gain on the in-phase signal side is cos (45 °).
  • the operation example in the first quadrant (0 ° to 90 °) is taken up, but by changing the sign of the control signals CI and CQ of the pair of four quadrant multipliers 2I and 2Q, A signal having an arbitrary phase over the four quadrants (0 ° to 360 °) can be obtained. That is, by setting the gain on the in-phase signal side to cos ( ⁇ ) and the gain on the quadrature signal side to sin ( ⁇ ), a signal having an angle ⁇ and an amplitude of 1 can be obtained as the phase shifter output VOUT.
  • the control circuit 4 receives as input the control voltage VC corresponding to (for example, proportional to) the phase ⁇ to be output, and is used for the pair of four-quadrant multipliers 2I and 2Q. Control signals CI and CQ are generated.
  • the control voltage VC is input from a phase control circuit (not shown).
  • the control circuit 4 is composed of an analog circuit that calculates cos and sin in order to generate control signals CI and CQ.
  • the control circuit 4 receives a voltage generator that generates a plurality of reference voltages, a control signal and two reference voltages, and whether the control signal is within or outside the range of the two reference voltages. And a differential amplifier pair for detecting.
  • the control circuit described in the first to tenth embodiments can be used.
  • FIG. 13 is a block diagram illustrating a configuration example of the 90 ° phase shifter 1.
  • FIG. 13 shows a case where all signals are differential signals, and the complementary signals are distinguished by adding bars.
  • the 90 ° phase shifter 1 is composed of three differential amplifiers 100, 101 and 102.
  • the input signals VIN and bar VIN are distributed by the two differential amplifiers 100 and 101.
  • One signal is output from the differential amplifier 100 as it is and becomes the in-phase signal VINI and bar VINI.
  • the other signal is input from the differential amplifier 101 to the differential amplifier 102, and is delayed by the differential amplifier 102, so that the quadrature signal VINQ, whose phase is shifted by 90 ° with respect to the in-phase signal VINI and the bar VINI, Bar VINQ.
  • the delay time of the differential amplifier 102 may be 1 / (4 ⁇ f) seconds when the input frequency is f (Hz). For example, when the input frequency is 25 GHz, the delay time of the differential amplifier 102 is designed to be 10 picoseconds.
  • the 90 ° phase shifter 1 is not limited to the configuration shown in FIG. 13, but a configuration using a 90 ° hybrid, a configuration using a pair of transistors with different grounding, and a configuration using a pair of transmission lines having different line lengths.
  • a configuration using a pair of a low-pass filter and a high-pass filter, a configuration using a polyphase filter, and the like may be appropriately selected. Since the polyphase filter can easily match the amplitude of the in-phase signal side output and the amplitude of the quadrature signal side output and can realize a 90 ° phase shift operation over a wide band, the vector synthesis type phase shifter Suitable as a 90 ° phase shifter. Further, it may be realized by a combination of an in-phase power distributor and a 90 ° phase shifter without a distribution function.
  • FIG. 14 is a block diagram showing a configuration example of the four-quadrant multipliers 2I and 2Q.
  • the four-quadrant multiplier 2I includes a differential circuit including transistors 200 and 201 to which the control signal CI and bar CI are input to the base, and transistors 202 and 203 to which the control signal CI and bar CI are similarly input to the base.
  • a common circuit signal VINI is input to the differential circuit and the base, the collector 204 is connected to the emitters of the transistors 200 and 201, and the common mode signal bar VINI is input to the base and the collector is the emitters of the transistors 202 and 203.
  • a load resistor 207 to which a voltage VCC is applied and one end of the transistor 20 It is connected to the collector of 203, the power supply voltage VCC and a load resistor 208. given to the other end.
  • the in-phase signal VXI is output from the connection point between the collectors of the transistors 201 and 202 and the load resistor 207, and the in-phase signal bar VXI is output from the connection point between the collectors of the transistors 200 and 203 and the load resistor 208.
  • the four-quadrant multiplier 2Q has the same configuration. That is, the control signals CI and CI in FIG. 14 may be replaced with CQ and bar CQ, the in-phase signals VINI and bar VINI may be replaced with VINQ and bar VINQ, and the in-phase signals VXI and bar VXI may be replaced with VXQ and bar VXQ. .
  • the four-quadrant multipliers 2I and 2Q shown in FIG. 14 are generally known circuits called gilbert cells or simply modulators.
  • the in-phase signal VINI and bar VINI (or the quadrature signal VINQ and bar VINQ) are input, and the control signal CI and bar CI on the in-phase signal side (or the control signal CQ and bar CQ on the quadrature signal side) are input to this input.
  • the control signal CI and bar CI on the in-phase signal side or the control signal CQ and bar CQ on the quadrature signal side
  • the four-quadrant multipliers 2I and 2Q are not limited to the configuration shown in FIG. 14, and may be realized separately as functions of a sign inverter and a variable gain amplifier as described in the conventional example.
  • a bipolar transistor is used, but a field effect transistor (FET) may be used.
  • FET field effect transistor
  • a resistor may be inserted in the emitter of each transistor.
  • FIG. 15 is a block diagram showing a configuration example of the synthesizer 3.
  • the synthesizer 3 includes a differential circuit including transistors 300 and 301 to which the in-phase signal VXI and bar VXI are input to the base, and a differential circuit including transistors 302 and 303 to which the quadrature signal VXQ and bar VXQ are input to the base. One end of which is connected to the emitters of the transistors 300 and 301 and the other end of which is supplied with the power supply voltage VEE, and one end of which is connected to the emitters of the transistors 302 and 303 and the other end of which is supplied with the power supply voltage VEE.
  • the source 305 one end of which is connected to the collectors of the transistors 301 and 303, the other end of which is supplied with the power supply voltage VCC, and the other end of which is connected to the collectors of the transistors 300 and 302, and the other end of which is supplied with the power supply voltage VCC.
  • the output signal VOUT is output from the connection point between the collectors of the transistors 301 and 303 and the load resistor 306, and the output signal bar VOUT is output from the connection point between the collectors of the transistors 300 and 302 and the load resistor 307.
  • the synthesizer 3 realizes a function of vector combining the in-phase signals VXI and VXI output from the four-quadrant multipliers 2I and 2Q and the quadrature signals VXQ and VXQ. Therefore, voltage addition or current addition may be simply performed.
  • the result of adding the currents of the in-phase signals VXI and VXI and the quadrature signals VXQ and VXQ is converted into a voltage to obtain the output signals VOUT and bar VOUT.
  • the combiner 3 is not limited to the configuration shown in FIG. 15, and a Wilkinson type power combiner may be used.
  • FIG. 16 is a block diagram showing a configuration example of the control circuit 4.
  • the control circuit 4 receives a control voltage VC corresponding to the phase ⁇ to be output, and generates control signals CI and CQ for the pair of four-quadrant multipliers 2I and 2Q.
  • the control circuit 4 receives the voltage generator 400 that generates a plurality of reference voltages, the control voltage VC and the two reference voltages, and the control voltage VC is within the range of the two reference voltages or is out of range.
  • the differential amplifier pair 401I, 401Q, 402I, 402Q for detecting whether or not there is a component.
  • the voltage generator 400 generates a plurality of reference voltages V1 to V10.
  • the control circuit of the first embodiment is described as an example of the control circuit 4, but it goes without saying that the control circuits of the second to tenth embodiments may be used.
  • the differential amplifier pair 401I, 401Q, 402I, 402Q receives the control voltage VC and the two reference voltages Vm, Vn, and is the control voltage VC within or outside the range of the two reference voltages Vm, Vn? Is detected.
  • the function required for the differential amplifier pair 401I, 401Q, 402I, 402Q is not simply to detect two states whether the control voltage VC is within or out of the range of the two reference voltages.
  • FIG. 17A to 17C are diagrams showing the circuit configuration and operation of the differential amplifier
  • FIG. 17A is a circuit diagram of the differential amplifier
  • FIG. 17B is a diagram showing a symbol of the differential amplifier in FIG. 17A
  • FIG. It is a figure which shows the input / output characteristic (VC-CI characteristic) of the differential amplifier of 17A.
  • the differential amplifier includes a transistor 410 to which the control voltage VC is input to the base, a transistor 411 to which the reference voltage Vm is input to the base, and one end connected to the emitters of the transistors 410 and 411.
  • One end is connected to the collector of the transistor 411, one end is connected to the collector of the transistor 411, the other end is connected to the collector of the transistor 410, and the other end is connected to the collector of the transistor 410.
  • a load resistor 414 to which a power supply voltage VCC is applied.
  • the control signal CI is output from the connection point between the collector of the transistor 411 and the load resistor 413, and the control signal bar CI is output from the connection point between the collector of the transistor 410 and the load resistor 414.
  • This differential amplifier is represented by a symbol as shown in FIG. 17B.
  • the current amplification factor of the base of the bipolar transistor is ⁇
  • the current value of the current source 412 is IEE
  • the resistance values of the load resistors 413 and 414 are RL
  • VT is a constant
  • k is a Boltzmann constant
  • T is an absolute temperature
  • q is an electron charge
  • the control signal CI that is the output voltage of the differential amplifier can be calculated by the following equation.
  • CI RL ⁇ ⁇ ⁇ IEE / (1 + exp (( ⁇ VC + Vm) / VT)) (2)
  • the control voltage VC when the control voltage VC is in the vicinity of the reference voltage Vm, the control signal CI is at an intermediate level between VH and VL.
  • the pseudo control signal CI is analog-calculated from the control voltage VC to cos (VC) by setting the control voltage VC to a value near the reference voltage Vm and using this intermediate level.
  • FIGS. 17A to 17C the configuration for calculating the control signal CI is shown, but the configuration for calculating the control signal CQ is the same, and the pseudo control signal CQ is changed from the control voltage VC to sin (VC). Analog operations can be performed.
  • FIGS. 18A to 18C are diagrams showing the circuit configuration and operation of the differential amplifier pair 401I
  • FIG. 18A is a circuit diagram of the differential amplifier pair 401I
  • FIG. 18B shows the symbol of the differential amplifier pair 401I in FIG. 18A
  • FIG. 18C is a diagram showing input / output characteristics (VC-CI characteristics) of the differential amplifier pair 401I of FIG. 18A.
  • the differential amplifier pair 401I has a differential circuit composed of transistors 415 and 416 to which a control voltage VC and a reference voltage Vm are input and a base to which a control voltage VC and a reference voltage Vn are input.
  • a differential circuit consisting of transistors 417 and 418, one end connected to the emitters of transistors 415 and 416, the other end connected to a power source 419 to which a power supply voltage VEE is applied, and one end connected to the emitters of transistors 417 and 418, A current source 420 to which the power supply voltage VEE is applied at the other end, one end connected to the collectors of the transistors 416 and 417, a load resistor 421 to which the power supply voltage VCC is applied to the other end, and one end connected to the collectors of the transistors 415 and 418 And a load resistor 422 to which the power supply voltage VCC is applied at the other end.
  • the differential amplifier pair 401I is composed of two differential amplifiers.
  • the control voltage VC and the reference voltage Vm are input to one differential amplifier, and the control voltage VC is referred to the other differential amplifier.
  • the voltage Vn is input.
  • the outputs of the two differential amplifiers are connected in reverse phase.
  • the control signal CI is output from the connection point between the collectors of the transistors 416 and 417 and the load resistor 421, and the control signal bar CI is output from the connection point between the collectors of the transistors 415 and 418 and the load resistor 422.
  • This differential amplifier is represented by a symbol as shown in FIG. 18B.
  • the input may be connected in reverse phase and the output may be connected in positive phase.
  • control voltage VC when the control voltage VC is in the vicinity of the reference voltage Vm or the reference voltage Vn, the control signal CI is at an intermediate level between VH and VL.
  • the control voltage VC is set to a value in the vicinity of the reference voltage Vm or a value in the vicinity of the reference voltage Vn, and this intermediate level is used.
  • FIG. 19A to 19C are diagrams showing input / output characteristics (VC-CI characteristics) of the differential amplifier.
  • FIG. 19A shows a case where the difference between the reference voltages Vm and Vn is sufficiently larger than the constant VT (
  • FIG. 19B shows the input / output characteristics when the difference between the reference voltages Vm and Vn is about eight times the constant VT (
  • FIG. 19C shows input / output characteristics when the difference between the reference voltages Vm and Vn is sufficiently smaller than the constant VT (
  • the control signal CI when the control voltage VC becomes an intermediate voltage between the reference voltages Vm and Vn, the control signal CI is minimized, but the behavior changes depending on the magnitude relationship between the voltage difference between the reference voltages Vm and Vn and the constant VT.
  • the control signal VC becomes an intermediate voltage between the reference voltages Vm and Vn as shown in FIG. 19C. CI is minimized, but the voltage value of the control signal C does not drop to VL.
  • control is performed as shown in FIG. 19B.
  • the voltage VC becomes an intermediate voltage between the reference voltages Vm and Vn
  • the change characteristic of the control signal CI with respect to the control voltage VC is made similar to cos (VC) or sin (VC). be able to.
  • the control signal CI is suitable as a control signal because the control signal CI changes greatly with respect to the change of the control voltage VC and is not easily affected by noise.
  • the control signal CI has a waveform deviating from the sine wave and cosine wave.
  • the control signal CI in order to make the control signal CI have a waveform similar to a sine wave and a cosine wave, it is effective to set the voltage difference between the reference voltages Vm and Vn to be not less than 2 times and not more than 12 times the constant VT.
  • the main feature of the present embodiment is that the pseudo cos characteristic and sin characteristic of the output of the differential amplifier pair are used for controlling the four-quadrant multiplier.
  • the input / output characteristics of the control circuit can be expressed by a transition function of one differential amplifier when the control voltage VC is in the vicinity of any reference voltage Vn (n is an integer). Therefore, it will be described that the output of the differential amplifier has characteristics close to a sine wave or cosine wave.
  • Videal represents the ideal value of the difference signal Vo of the differential amplifier.
  • the deviation of the CI and CQ characteristics from the ideal sine wave shape causes deterioration of the linearity of the phase shift operation and deterioration of the constancy of the output amplitude.
  • FIGS. 20A to 20B The results of calculating the input / output characteristics of the control circuit shown in Expression (7) and the ideal input / output characteristics shown in Expression (8) are shown in FIGS. 20A to 20B.
  • the vertical axis represents the output voltage
  • the horizontal axis represents the control voltage VC.
  • 20A shows a case where V (n + 2) ⁇ Vn is 4.6 VT
  • FIG. 20B shows a case where V (n + 2) ⁇ Vn is 7.7 VT
  • FIG. 20C shows a case where V (n + 2) ⁇ Vn is 15.4 VT. Shows the case.
  • the control circuit has a wide range of inputs. It can be seen that the output characteristics are similar to sine waves and cosine waves.
  • the input / output characteristics of the control circuit be a characteristic that can be regarded as a sine wave or a cosine wave, it is estimated that it is preferable to set the voltage difference between the reference voltages Vm and Vn to be not less than 2 times and not more than 12 times the constant VT. it can. The reason for this is as follows.
  • the upper limit of the voltage difference between the reference voltages Vm and Vn is that the maximum value of the difference signal Vo of the differential amplifier from the ideal sine wave
  • the lower limit of the voltage difference between the reference voltages Vm and Vn was estimated in consideration of the following (A) and (B).
  • the voltage difference between the reference voltages Vm and Vn is not less than 2 times and not more than 12 times the constant VT.
  • a negative feedback circuit When a negative feedback circuit is added to the differential amplifier constituting the differential amplifier pair, the gain of the differential amplifier can be adjusted, and the input / output (VC-CI) characteristics of the differential amplifier pair can be changed. it can.
  • negative feedback can be added by inserting a resistor into the emitter of each transistor. By adding a negative feedback circuit, it is possible to adjust the input / output characteristics of the differential amplifier pair without changing the conditions of Vm, Vn, and VT, and to improve the pseudo cos characteristics and pseudo sin characteristics.
  • the differential amplifier pair 401I is configured by differential amplifiers 440I and 441I, and the differential amplifier pair 402I is configured by differential amplifiers 442I and 443I.
  • the differential amplifier pair 401Q is configured by differential amplifiers 440Q and 441Q, and the differential amplifier pair 402Q is configured by differential amplifiers 442Q and 443Q.
  • the differential amplifiers 440I to 444I on the in-phase signal side constitute a first differential amplifier group
  • the differential amplifiers 440Q to 444Q on the quadrature signal side constitute a second differential amplifier group.
  • the number N of reference voltages (N is an integer of 2 or more) can be selected from any integer in order to obtain a necessary total phase shift amount of the vector synthesis type phase shifter.
  • the differential amplifier pair has been described as a unit that realizes one function, but the minimum unit that realizes a function that generates a pseudo cos characteristic or a sin characteristic is a differential amplifier.
  • a pair of differential amplifiers (that is, two differential amplifiers) can realize characteristics corresponding to 360 ° of cos characteristics and sin characteristics, but characteristics can be added or deleted in units of differential amplifiers. This addition or deletion corresponds to addition or deletion of a characteristic corresponding to 180 ° of the cos characteristic and the sin characteristic.
  • FIGS. 1 to 10 five differential amplifiers (two differential amplifier pairs and one differential amplifier) are used to generate the control signal CI on the in-phase signal side, and the control signal CQ is generated on the quadrature signal side.
  • FIG. 22 is a circuit diagram showing a configuration example of the differential amplifier pair 401I, 402I and differential amplifier 444I on the in-phase signal side shown in FIGS.
  • the differential amplifier 440I includes transistors 450 and 451, a current source 454, and load resistors 465 and 466.
  • the differential amplifier 441I includes transistors 452 and 453, a current source 455, and load resistors 465 and 466.
  • the differential amplifier 442I includes transistors 456 and 457, a current source 460, and load resistors 465 and 466.
  • the differential amplifier 443I includes transistors 458 and 459, a current source 461, and a load resistor.
  • the differential amplifier 444I includes transistors 462 and 463, a current source 464, and load resistors 465 and 466.
  • FIG. 23 is a diagram showing the input / output characteristics of the control circuit 4.
  • the overall operation of the control circuit 4 will be described using the configuration of the control circuit 4 shown in FIG. 16 and the input / output characteristics of the differential amplifier pair shown in FIG.
  • VH the voltage value of cos (0 °) is VH
  • the voltage value of cos (180 °) is VL
  • the voltage value of cos (90 °) and cos (270 °) is an intermediate value between VH and VL. It is.
  • VH is “1”
  • VL is “ ⁇ 1”
  • an intermediate value between VH and VL is “0”.
  • the control signal CQ has the same characteristics as the control signal CI of FIG. 19B.
  • the control signal CQ has the same characteristics as the control signal CI of FIG. 19B.
  • the control signal CI on the in-phase signal side and the control signal CQ on the quadrature signal side can be obtained simultaneously by calculating a plurality of reference voltages generated by the voltage generator 400 in the control circuit 4 on the in-phase signal side. This is because the signal is alternately input to the differential amplifier pair to be performed and the differential amplifier pair to perform the operation on the orthogonal signal side, and this connection method is a main element characterizing the present embodiment. For example, in the examples of FIGS.
  • the voltages V9, V7, V5, V3, and V1 are used for the calculation on the in-phase signal side, and the voltages V10, V8, V6, V4, and V2 are used for the calculation on the quadrature signal side. ing.
  • FIG. 24 is a diagram showing the relationship between the control voltage VC of the vector synthesis type phase shifter of the present embodiment and the phase shift amount ⁇ of the output signal.
  • FIG. 25 is a diagram showing the results of simulating the input / output characteristics of the control circuit 4 using the actual transistor model when the configurations shown in FIGS. 1 to 10 and FIG. 22 are used as the configuration of the differential amplifier. According to FIG. 25, it can be seen that pseudo cos characteristics and sin characteristics that are substantially the same as those in FIG. 23 are obtained.
  • FIG. 26A to 26B are diagrams showing another circuit configuration and operation of the differential amplifier shown in FIG. 17A
  • FIG. 26A is a circuit diagram of the differential amplifier
  • FIG. 26B is an input / output of the differential amplifier of FIG. 26A. It is a figure which shows a characteristic (VC-CI characteristic).
  • 150 indicates the input / output characteristics of the differential amplifier shown in FIG. 17A
  • 151 indicates the input / output characteristics of the differential amplifier shown in FIG. 26A.
  • the differential amplifier includes a transistor 500 to which the control voltage VC is input to the base, a transistor 501 to which the reference voltage Vm is input to the base, and a current source 502 to which the power supply voltage VEE is applied to one end.
  • One end of the level shift resistor 503 is supplied with the power supply voltage VCC, one end is connected to the collector of the transistor 500, the other end is connected to the other end of the level shift resistor 503, and one end is the transistor 501.
  • a load resistor 505 whose other end is connected to the other end of the level shift resistor 503, one end connected to the emitter of the transistor 500, and the other end connected to the other end of the current source 502.
  • a resistor 507, a transistor 508 whose base is connected to the collector of the transistor 500, a transistor 509 whose base is connected to the collector of the transistor 501, a current source 510 to which one end is supplied with the power supply voltage VEE, and one end of the transistor 508 A load resistor 511 connected to the collector and supplied with the power supply voltage VCC at the other end, a load resistor 512 connected at one end to the collector of the transistor 509 and supplied with the power supply voltage VCC at the other end, and one end connected to the emitter of the transistor 508
  • the voltage difference between the reference voltages Vm and Vn needs to be about 8 times the constant VT, and the constant VT is 26 mV when the ambient temperature is 300 K.
  • the external reference voltages VRT and VRB Is determined to be about 8VT ⁇ 4.5 ⁇ 1V, and the degree of freedom in design is small.
  • the input / output characteristics of the differential amplifier can be adjusted by the negative feedback resistor (the resistor added to the emitter of each transistor) as described above, but the voltage difference between the external reference voltage VRT and VRB increases. It can only be adjusted in the direction.
  • the voltage difference between the external reference voltages VRT and VRB can be increased by the negative feedback resistor, and the degree of design freedom can be increased.
  • the level shift resistor 503 by providing the level shift resistor 503, a plurality of differential amplifiers are connected in cascade without using an emitter follower, which is effective in reducing the circuit scale and reducing power consumption.
  • FIG. 27 is a circuit diagram showing another configuration example of the differential amplifier pair 401I and 402I and the differential amplifier 444I on the in-phase signal side shown in FIGS.
  • the differential amplifier 440I includes transistors 470, 471, 476, a current source 474, and a resistor 478.
  • the differential amplifier 441I includes transistors 472, 473, 477, a current source 475, and a resistor 479.
  • the differential amplifier 442I includes transistors 480, 481, 486, a current source 484, and a resistor 488.
  • the differential amplifier 443I includes transistors 482, 483, 487, a current source 485, and a resistor 489.
  • the differential amplifier 444I includes transistors 490, 491, 493, a current source 492, and a resistor 494. According to the circuit of FIG. 27, input / output characteristics similar to those of the circuit of FIG. 22 can be obtained. It goes without saying that the quadrature signal side differential amplifier pair 401Q, 402Q and the differential amplifier 444Q can also be realized in the same manner as in FIG.
  • the conventional vector synthesis type phase shifter uses a large-scale digital circuit or a control circuit including a DAC, there is a problem that the circuit scale and power consumption increase. Such an increase in circuit scale and power consumption leads to an increase in size and cost of an optical communication transceiver equipped with a vector synthesis type phase shifter. Further, the conventional vector synthesis type phase shifter has a problem that its control band (the maximum speed at which the phase can be controlled) is limited to the band of the control circuit.
  • control circuit of the conventional vector synthesis type phase shifter is deleted, and the analog level (voltage or current) of either the control signal DAI or DAQ (or either the control signal CI or CQ) of the variable gain amplifier is externally provided.
  • the above-described control bandwidth problem can be solved by using the method given directly from the above.
  • the problem arises that the output amplitude changes between the maximum value (51/2) / 2 and the minimum value 1/2).
  • the signal amplitude can be obtained using an analog differential amplifier without using a digital circuit and a DAC. It is possible to provide a control circuit for generating a control signal for the means for adjusting the signal (variable gain amplifier or four-quadrant multiplier). Therefore, if the control circuit of this embodiment is applied to a vector synthesis type phase shifter, a vector synthesis type phase shifter that simultaneously achieves small circuit scale, low power consumption, wide control bandwidth, wide phase shift range, and output amplitude fluctuation suppression. A phaser can be provided.
  • FIG. 28 is a diagram showing the temperature dependence of the relationship between the control voltage VC and the phase shift amount ⁇ of the output signal in an IC in which the vector synthesis type phase shifter of this embodiment is integrated by InP HBT (Heterojunction Bipolar Transistor). is there.
  • the control circuit 4 the control circuit of the eighth embodiment shown in FIG.
  • the input signal to the vector synthesis type phase shifter is a 21.5 GHz sine wave.
  • FIG. 28 it can be seen that a vast phase shift from 0 ° to 810 ° is realized by changing the control voltage VC.
  • the differential amplifier shown in FIG. 26A the range of the control voltage VC can be realized with a small value of 0.5V.
  • FIG. 29 is a diagram showing the power supply voltage dependency of the relationship between the control voltage VC and the phase shift amount ⁇ of the output signal in an IC in which the vector synthesis type phase shifter of this embodiment is integrated by InP HBT.
  • the input signal to the vector synthesis type phase shifter is a 21.5 GHz sine wave.
  • the power supply voltage VCC is the ground potential. Even if the power supply voltage VEE fluctuates by + 5% from ⁇ 5.20V ( ⁇ 4.94V) or ⁇ 5% ( ⁇ 5.46V) by adopting the control circuit shown in FIG. It can be seen that it can be suppressed to a small phase fluctuation.
  • FIG. 30 is a diagram showing the relationship between the control voltage VC and the output amplitude in an IC in which the vector synthesis type phase shifter of this embodiment is integrated by InP HBT.
  • the input signal to the vector synthesis type phase shifter is a 21.5 GHz sine wave.
  • the control circuit can generate control signals CI and CQ close to ideal sine waves and cosine waves.
  • the amplitude variation is ⁇ 11 mV with respect to the average output amplitude 360 mV of the vector synthesis type phase shifter, and the amplitude variation is as small as 3%. It can be seen that it can be suppressed.
  • FIG. 31 is a block diagram showing the configuration of the control circuit 4a according to the twelfth embodiment of the present invention.
  • the same components as those in FIG. 16 are given the same reference numerals.
  • the configuration of the entire vector synthesis type phase shifter is the same as that of the eleventh embodiment.
  • the number N of reference voltages is set to 8 so that the total phase shift amount ⁇ of the vector synthesis type phase shifter is 630 °. Therefore, four differential amplifiers may be included in the first differential amplifier group on the in-phase signal side and four differential amplifiers in the second differential amplifier group on the quadrature signal side.
  • FIG. 32 is a block diagram showing a more detailed implementation example of the control circuit 4a.
  • the voltage generator 400c is configured by a resistance ladder including resistors 4000 to 4006.
  • the differential amplifier pair 401I is configured by differential amplifiers 440I and 441I
  • the differential amplifier pair 402I is configured by differential amplifiers 442I and 443I.
  • the differential amplifier pair 401Q is configured by differential amplifiers 440Q and 441Q
  • the differential amplifier pair 402Q is configured by differential amplifiers 442Q and 443Q.
  • the differential amplifiers 444I and 444Q are deleted and the resistors 4007 and 4008 are deleted from the voltage generator in the control circuit of the first embodiment shown in FIG. It goes without saying that the control circuit 4a can also be realized by making similar changes in the control circuit of the embodiment.
  • FIG. 33 shows the input / output characteristics of the control circuit 4a. The overall operation of the control circuit 4a will be described using the configuration of the control circuit 4a shown in FIG. 31 and the input / output characteristics of the differential amplifier pair shown in FIG.
  • the control signal CQ has the same characteristics as the control signal CI of FIG. 19B.
  • the control signal CQ has the same characteristics as the control signal CI of FIG. 19B.
  • the control signal CI on the in-phase signal side and the control signal CQ on the quadrature signal side can be obtained simultaneously by calculating a plurality of reference voltages generated by the voltage generator 400a in the control circuit 4a on the in-phase signal side. This is because the signal is alternately input to the differential amplifier pair to be performed and the differential amplifier pair to perform the operation on the orthogonal signal side, and this connection method is a main element characterizing the present embodiment.
  • the voltages V9, V7, V5, and V3 are used for the calculation on the in-phase signal side
  • the voltages V10, V8, V6, and V4 are used for the calculation on the quadrature signal side.
  • FIG. 34 is a diagram showing the relationship between the control voltage VC and the output signal phase shift amount ⁇ of the vector synthesis type phase shifter of this embodiment.
  • the eleventh and twelfth embodiments a configuration is shown in which a plurality of differential amplifier pairs are disposed on the in-phase signal side and the quadrature signal side, respectively. Even if the configuration in which the amplifier pair is arranged is used, the operation of the control circuits 4 and 4a of the eleventh and twelfth embodiments (analog calculation of conversion from the input control voltage to a control signal similar to a sine wave or cosine wave) ) Can be realized. The operation of the control circuits 4 and 4a of the eleventh and twelfth embodiments can also be realized by using a configuration in which one differential amplifier is disposed on each of the in-phase signal side and the quadrature signal side.
  • FIG. 35 is a block diagram showing the configuration of the transmitter of the optical transceiver according to the thirteenth embodiment of the present invention.
  • the vector synthesis type phase shifter of the eleventh and twelfth embodiments is applied to an NRZ-RZ conversion circuit of an optical transceiver.
  • the transmitter of the optical transceiver includes a laser 10, a Mach-Zehnder modulator 11, a serializer 12, a modulator driver 13, and an NRZ-RZ conversion circuit 14.
  • the NRZ-RZ conversion circuit 14 includes a Mach-Zehnder modulator 15, a vector synthesis type phase shifter 16, a phase control circuit 17, and a modulator driver 18.
  • the serializer 12 receives low-speed parallel data and outputs high-speed serial data.
  • the output data of the serializer 12 is one when the modulation method is, for example, OOK (On-Off Keying) and DPSK (Differential Phase Shift + Keying) (two for differential signals), and the modulation method is DQPSK (Differential). In the case of QuadraturerPhase Shift Keying), there are two (four in the case of differential signals).
  • the output data of the serializer 12 is amplified to a voltage amplitude that can drive the Mach-Zehnder modulator 11 by the modulator driver 13.
  • the Mach-Zehnder modulator 11 phase-modulates or amplitude-modulates the continuous light input from the laser 10 according to the output signal of the modulator driver 13, and outputs NRZ signal light.
  • the NRZ-RZ conversion circuit 14 receives the NRZ signal light and the clock, converts the NRZ signal light into an RZ signal light, and outputs it.
  • the clock input from the serializer 12 to the NRZ-RZ conversion circuit 14 is adjusted to an optimum phase by the vector synthesis type phase shifter 16 and amplified by the modulator driver 18 to a voltage amplitude that can drive the Mach-Zehnder modulator 15.
  • the optimum phase is a phase relationship in which the phase relationship between the NRZ signal light input to the Mach-Zehnder modulator 15 and the clock is the most appropriate.
  • the phase in which the NRZ signal light is most stable is the clock. This is the phase relationship that is clipped to the RZ signal.
  • the Mach-Zehnder modulator 15 outputs the RZ signal light by cutting the input NRZ signal light according to the output signal of the modulator driver 18 (that is, amplitude-modulating).
  • the optimum phase of the clock is adjusted by the phase control circuit 17 monitoring the output waveform of the vector synthesis type phase shifter 16 and controlling the vector synthesis type phase shifter 16, for example.
  • the deviation of the clock phase from the optimum phase is detected as voltage information, for example. Based on this information, the phase control circuit 17 outputs a control voltage VC so that the clock has an optimum phase, and controls the vector synthesis type phase shifter 16.
  • the size and cost can be reduced by applying the vector synthesis type phase shifter of the eleventh and twelfth embodiments to the optical transceiver.
  • the vector synthesizing phase shifter of the eleventh and twelfth embodiments is used for NRZ-RZ conversion in an optical transceiver, a wide control band can be obtained, so disturbance due to environmental changes (power supply voltage fluctuations, etc.) The phase fluctuation tolerance due to can be increased.
  • phase control by analog level is possible.
  • the phase shiftable range can be greatly expanded from the conventional 180 ° (for example, to 810 °). At this time, fluctuations in output amplitude can be suppressed.
  • the vector synthesizing phase shifter of the eleventh and twelfth embodiments is applied to the NRZ-RZ conversion circuit of the transmitter of the optical transceiver.
  • the present invention is not limited to this.
  • the type phase shifter can also be used for measuring devices such as an arbitrary waveform generator and a pulse pattern generator.
  • control circuit of the vector synthesis type phase shifter is described as an example of application of the voltage generator.
  • present invention is not limited to this, and the voltage generation of the present invention is not limited thereto.
  • the device is also applicable to other circuits that require a reference voltage for operation, such as an A / D converter.
  • FIG. 36 is a circuit diagram showing a configuration of a 90 ° phase shifter according to the fourteenth embodiment of the present invention.
  • the 90 ° phase shifter 1 in the vector synthesis type phase shifter of the eleventh and twelfth embodiments is realized by a polyphase filter.
  • the polyphase filter has one end connected to the input terminal of the input signal VIN, the other end connected to the output terminal of the in-phase signal VINI, one end connected to the input terminal of the input signal VIN, and the other end
  • a resistor 801 connected to the output terminal of the quadrature signal VINQ
  • a resistor 802 having one end connected to the input terminal of the input signal bar VIN and the other end connected to the output terminal of the in-phase signal bar VINI, and one end being an input signal
  • the resistor 803 is connected to the input terminal of the bar VIN, the other end is connected to the output terminal of the quadrature signal bar VINQ, and one end is connected to the input terminal of the input signal VIN, and the other end is connected to the output terminal of the quadrature signal VINQ.
  • Capacitance 804 one end connected to the input terminal of the input signal VIN, the other end connected to the output terminal of the in-phase signal bar VINI, and one end input signal bar V
  • a capacitor 806 connected to the N input terminal, the other end connected to the output terminal of the quadrature signal bar VINQ, one end connected to the input terminal of the input signal bar VIN, and the other end to the output terminal of the in-phase signal VINI.
  • the phase filter outputs a single-phase signal having a phase of 0 ° from the connection point between the resistor 800 and the capacitor 807, and outputs a single-phase signal having a phase of 90 ° from the connection point between the resistor 801 and the capacitor 804.
  • a single-phase signal having a phase of 180 ° is output from the connection point 805, and a single-phase signal having a phase of 270 ° is output from the connection point of the resistor 803 and the capacitor 806.
  • the signals having phases of 0 ° and 180 ° are the in-phase signals VINI and bar VINI
  • the signals having phases of 90 ° and 270 ° are the quadrature signals VINQ and bar VINQ
  • the in-phase signal VINI , Bar VINI and quadrature signals VINQ and VINVINQ that are 90 ° out of phase with the in-phase signal VINI and bar VINI.
  • the differential amplifier functions as a single balance (single phase differential) converter. Even if is a single-phase signal, a differential signal can be input to the polyphase filter, and in-phase signals VINI, bar VINI, quadrature signals VINQ, bar VINQ can be obtained.
  • the connection between the resistor and the capacitor is different from that in FIG. 36 and the one in which the resistor and the capacitor are connected in multiple stages.
  • FIG. 37 is a circuit diagram showing a configuration of a 90 ° phase shifter according to the fifteenth embodiment of the present invention.
  • the 90 ° phase shifter 1 in the vector synthesis type phase shifters of the eleventh and twelfth embodiments is realized by a polyphase filter, and a configuration example different from the fourteenth embodiment is shown. It is.
  • the polyphase filter of this embodiment is different from the configuration of the fourteenth embodiment shown in FIG. 36 in that the signal output from the connection point of the resistor 800 and the capacitor 807 is a non-inverted input signal PPSI, and the resistor 802 and the capacitor 805 A signal output from a connection point between the resistor 801 and the capacitor 804 is a non-inverted input signal PPSQ, and a resistor 803 and a capacitor 806 And a high-gain differential amplifier 809 using an inverted input signal bar PPSQ as a signal output from the connection point.
  • the output of the high gain differential amplifier 808 becomes the in-phase signal VINI and bar VINI, and the output of the high gain differential amplifier 809 becomes the quadrature signal VINQ and bar VINQ.
  • the gains of the high gain differential amplifiers 808 and 809 are approximately 2 or more.
  • the configuration of the fourteenth embodiment is a passive filter, there is a transmission loss, and the amplitude of the output signal is significantly reduced (approximately 1 ⁇ 2 or less) with respect to the amplitude of the input signal.
  • the vector composition type phase shifter when the in-phase signals VINI and bar VINI and the quadrature signals VINQ and bar VINQ having small amplitudes are input to the four-quadrant multiplier, not only the output amplitude of the vector composition type phase shifter is reduced, It causes waveform deterioration and jitter increase of the output signal.
  • Two high gain differential amplifiers 808, 809 are inserted to compensate for this transmission loss and to input the appropriate amplitude in-phase signal VINI, bar VINI and quadrature signals VINQ, bar VINQ to the four quadrant multiplier. . Further, in this embodiment, in-phase noise generated in the configuration shown in FIG. 36 can be removed.
  • FIG. 38 is a circuit diagram showing a configuration example of the high gain differential amplifier 808.
  • the high gain differential amplifier 808 includes transistors 900 to 907, resistors 908 to 916, and current sources 917 to 920.
  • the configuration shown in FIG. 38 is called a Cherry Hooper type or a full feedback type.
  • the configuration shown in FIG. 38 is a circuit suitable for achieving both a high bandwidth and a high gain, and can compensate for the transmission loss that occurs in the configuration of the fourteenth embodiment. 38 illustrates the example of the high gain differential amplifier 808, it goes without saying that the configuration shown in FIG. 38 can also be applied to the high gain differential amplifier 809.
  • the present invention provides a voltage generator for generating a reference voltage, a control signal for a means such as a variable gain amplifier or a four-quadrant multiplier that receives a control voltage and a reference voltage generated by the voltage generator and adjusts the signal amplitude.
  • the present invention can be applied to a control circuit that outputs a signal, a vector combination type phase shifter that uses a variable gain amplifier or four-quadrant multiplier and a control circuit, and an optical transceiver that uses a vector synthesis type phase shifter.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Networks Using Active Elements (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

　電圧発生器４００は、供給される電圧を分圧して複数の参照電圧を発生する抵抗４０００～４００８からなる抵抗ラダーと、電源電圧ＶＣＣと抵抗ラダーの一端との間に設けられる抵抗４００９と、電源電圧ＶＥＥと抵抗ラダーの他端との間に設けられる抵抗４０１０とを備える。

Description

電圧発生器、制御回路、ベクトル合成型移相器および光トランシーバ
　本発明は、参照電圧を発生する電圧発生器、制御電圧と電圧発生器が発生する参照電圧とを入力とし、信号振幅を調整する可変利得増幅器または四象限乗算器等の手段に対して制御信号を出力する制御回路、可変利得増幅器または四象限乗算器と制御回路とを用いて、入力信号の位相を任意に変更して出力するベクトル合成型移相器、およびベクトル合成型移相器をＮＲＺ－ＲＺ変換におけるクロックのタイミング調整に使用する光トランシーバに関するものである。
　図３９に、特開２００４－１８７１８８号公報に開示された従来の電圧発生器の構成を示す。電圧発生器は、直列接続された抵抗器３０２０～３０２４から構成される。抵抗器３０２０～３０２４の両端には、電圧入力端子３００２，３００３が接続されている。外部から電圧入力端子３００２，３００３に外部参照電圧ＶＲＴ，ＶＲＢを与えると、抵抗器３０２０～３０２４が電圧を分圧して異なる複数の参照電圧を発生するようになっている。
　図３９に示す構成は全体としてはアナログ・ディジタル変換器を構成している。アナログ信号は、入力端子３００１からコンパレータ（電圧比較器）３０３１～３０３４に入力される。また、コンパレータ３０３１～３０３４には、電圧発生器から出力された参照電圧が与えられる。コンパレータ３０３１～３０３４は、アナログ信号と参照電圧の比較結果をクロックの入力毎に保持する。境界検出器３０４１～３０４４は、コンパレータ３０３１～３０３４の判別結果の境界を検出する。第１、第２のエンコーダ３０５０，３０７０は、境界検出器３０４１～３０４４の出力をバイナリデータに変換する。フリップフロップ３０６１～３０６４は、エンコーダ３０５０の出力データを一時的に保持し、フリップフロップ３０８１～３０８４は、エンコーダ３０７０の出力データを一時的に保持する。図３９において、３００４～３００７はクロック入力端子、３００８～３０１１はデータ出力端子、３０９０～３０９４は伝送線路である。
　図３９は電圧発生器をアナログ・ディジタル変換器に適用した例であるが、電圧発生器はベクトル合成型移相器の制御回路内部に搭載されることもある。図４０はベクトル合成型移相器の構成を示すブロック図、図４１Ａ～図４１Ｄは図４０のベクトル合成型移相器の各部の信号を平面上にコンスタレーション表示した図である。
　ベクトル合成型移相器は、９０°移相器１０００と、２つの符号反転器１００１Ｉ，１００１Ｑと、２つの可変利得増幅器１００２Ｉ，１００２Ｑと、合成器１００３と、制御回路１００４とから構成されている。このベクトル合成型移相器は、文献「Kwang-Jin Koh，et al.，“0.13-μm CMOS Phase Shifters for X-,Ku-,and K-Band Phased Arrays”，IEEE Journal of Solid-State Circuits，vol.42，no.11，Nov.2007，p.2535-2546」に開示されている。
　以下、入力信号ＶＩＮが理想的な正弦波であるとして図４０のベクトル合成型移相器の動作を説明する。図４１Ａは入力信号ＶＩＮを表す。９０°移相器１０００は、入力信号ＶＩＮを入力し、同相信号ＶＩＮＩと、これに対して位相が９０°ずれた直交信号ＶＩＮＱとを出力する。同相成分（Ｉ）を横軸、直交成分（Ｑ）を縦軸とするコンスタレーション表示では、図４１Ｂに示すように、同相信号ＶＩＮＩは同相成分（Ｉ）のみで表すことができ、直交信号ＶＩＮＱは直交成分（Ｑ）のみで表すことができる。この２つの信号ＶＩＮＩ，ＶＩＮＱを仮に合成した場合には、図４１Ｂの２２０（角度４５°、振幅２1/2）に相当する信号を得ることができる。
　同相信号ＶＩＮＩと直交信号ＶＩＮＱは、一対の符号反転器１００１Ｉ，１００１Ｑにそれぞれ入力される。符号反転器１００１Ｉ，１００１Ｑは、それぞれ制御信号ＳＩ，ＳＱのレベルに応じて、入力信号をそのまま出力するか、電圧符号を反転して出力するかを切り替える。コンスタレーション表示では、図４１Ｃに示すように、同相信号ＶＩＮＩは同相成分（Ｉ）の信号または同相成分（Ｉ）が１８０°回転した信号のどちらかとなり、直交信号ＶＩＮＱは直交成分（Ｑ）の信号または直交成分（Ｑ）が１８０°回転した信号のどちらかとなる。この２つの信号ＶＩＮＩ，ＶＩＮＱを仮に合成した場合には、図４１Ｃの２２１，２２２，２２３，２２４（角度４５°、角度１３５°、角度２２５°、角度２２５°、振幅はいずれも２1/2）のいずれかに相当する信号を得ることができる。
　さらに細かい移相角度を得るために、一対の符号反転器１００１Ｉ，１００１Ｑの出力信号は、一対の可変利得増幅器１００２Ｉ，１００２Ｑにそれぞれ入力される。可変利得増幅器１００２Ｉ，１００２Ｑは、それぞれ制御信号ＤＡＩ，ＤＡＱのレベルに応じて利得を変化させ、その結果として入力信号の振幅を変化させて出力する。一対の可変利得増幅器１００２Ｉ，１００２Ｑから出力される同相信号ＶＸＩと直交信号ＶＸＱは合成器１００３でベクトル合成され、移相器出力ＶＯＵＴとして外部へ出力される。
　例えば同相信号側の利得を１、直交信号側の利得を０と設定した場合、コンスタレーション表示では、移相器出力ＶＯＵＴとして図４１Ｄの２２５（角度０°、振幅１）の信号を得ることができる。同様に、同相信号側の利得をｃｏｓ（２２．５°）≒０．９２、直交信号側の利得をｓｉｎ（２２．５°）≒０．３８と設定した場合には、移相器出力ＶＯＵＴとして図４１Ｄの２２６（角度２２．５°、振幅（０．９２2＋０．３８2）1/2＝１）の信号を得ることができ、同相信号側の利得をｃｏｓ（４５°）≒０．７１、直交信号側の利得をｓｉｎ（４５°）≒０．７１と設定した場合には、移相器出力ＶＯＵＴとして図４１Ｄの２２７（角度４５°、振幅（０．７１2＋０．７１2）1/2＝１）の信号を得ることができる。
　上記の３つの設定例は、第一象限（０°～９０°）での動作例を取り上げたが、一対の符号反転器１００１Ｉ，１００１Ｑを制御することにより、四象限（０°～３６０°）にわたる任意位相でかつ振幅１（位相によらず一定）の信号を得ることができる。すなわち、同相信号側の利得をｃｏｓ（φ）、直交信号側の利得をｓｉｎ（φ）とすると、移相器出力ＶＯＵＴとして角度φ、振幅１の信号を得ることができる。
　以上のベクトル合成型移相器の動作のために、制御回路１００４は、出力させたい位相φの情報を含むディジタル信号ＤＧＴＬを入力とし、一対の符号反転器１００１Ｉ，１００１Ｑのための制御信号ＳＩ，ＳＱと、一対の可変利得増幅器１００２Ｉ，１００２Ｑのための制御信号ＤＡＩ，ＤＡＱとを発生する。制御回路１００４は、各制御信号を発生するためにｃｏｓ、ｓｉｎの演算（またはメモリ参照）を行うディジタル信号処理回路（ＤＳＰ）１００５と、ＤＳＰ１００５で生成された信号を具体的な制御信号ＳＩ，ＳＱ，ＤＡＩ，ＤＡＱに変換するエンコーダ１００６と、可変利得増幅器１００２Ｉ，１００２Ｑの制御のためにＤＡＩ，ＤＡＱのディジタルデータをアナログ信号に変換する複数のディジタルアナログ変換器（ＤＡＣ）１００７Ｉ，１００７Ｑとから構成される。
　なお、符号反転器１００１Ｉ，１００１Ｑと可変利得増幅器１００２Ｉ，１００２Ｑとの組み合わせと同じ機能を、四象限乗算器（例えば、ギルバ－トセル）で実現することもできる（特開２００４－３２４４６号公報、特許第３０６３０９３号公報参照）。この場合のベクトル合成型移相器の構成を図４２に示す。図４２のベクトル合成型移相器は、９０°移相器２０００と、２つの四象限乗算器２００１Ｉ，２００１Ｑと、合成器２００２と、制御回路２００３とから構成されている。
　９０°移相器２０００の動作は９０°移相器１０００と同じであり、９０°移相器２０００から出力される同相信号ＶＩＮＩと直交信号ＶＩＮＱとをコンスタレーション表示すると、図４１Ｂに示したようになる。
　四象限乗算器２００１Ｉ，２００１Ｑは、それぞれ制御信号ＣＩ，ＣＱの符号とレベルに応じて出力の符号と利得とを変化させ、結果として同相信号ＶＩＮＩ、直交信号ＶＩＮＱの振幅を変化させて出力する。
　一対の四象限乗算器２００１Ｉ，２００１Ｑから出力される同相信号ＶＸＩと直交信号ＶＸＱは合成器２００２でベクトル合成され、移相器出力ＶＯＵＴとして外部へ出力される。この移相器出力ＶＯＵＴをコンスタレーション表示すると、図４１Ｄに示したようになる。
　制御回路２００３は、出力させたい位相φの情報を含むディジタル信号ＤＧＴＬを入力とし、一対の四象限乗算器２００１Ｉ，２００１Ｑのための制御信号ＣＩ，ＣＱを発生する。制御回路２００３は、ＤＳＰ２００４と、エンコーダ２００５と、ＤＡＣ２００６Ｉ，２００６Ｑとから構成される。図４２の構成の場合には、制御回路２００３内のＤＡＣ２００６Ｉ，２００６Ｑとして差動アナログ出力タイプを利用する必要がある。
　図３９に示した従来の電圧発生器では、参照電圧を発生するための外部参照電圧を与える必要があるという問題点があった。
　また、電圧発生器から出力される参照電圧が、電源電圧依存性を持つという問題点があった。
　なお、以上のような問題点は、電圧発生器を搭載する制御回路、制御回路を搭載するベクトル合成型移相器、ベクトル合成型移相器を搭載する光通信のトランシーバにおいても同様に発生する。
　本発明の目的は、外部参照電圧を与える必要がない電圧発生器を提供すること、および電圧発生器を用いた制御回路、ベクトル合成型移相器、光トランシーバを提供することにある。
　また、本発明の目的は、参照電圧の電源電圧依存性を抑圧することができる電圧発生器を提供すること、および電圧発生器を用いた制御回路、ベクトル合成型移相器、光トランシーバを提供することにある。
　本発明の電圧発生器は、供給される電圧を分圧して複数の参照電圧を発生する抵抗ラダーと、第１の電源電圧と前記抵抗ラダーの一端との間に設けられる第１の電圧供給用抵抗と、第２の電源電圧と前記抵抗ラダーの他端との間に設けられる第２の電圧供給用抵抗とを備えることを特徴とするものである。
　また、本発明の制御回路は、参照電圧を発生する電圧発生器と、外部から入力される制御電圧と前記電圧発生器が発生する参照電圧との差信号を制御信号として出力する差動増幅器とを備え、前記電圧発生器は、供給される電圧を分圧して複数の前記参照電圧を発生する抵抗ラダーと、第１の電源電圧と前記抵抗ラダーの一端との間に設けられる第１の電圧供給用抵抗と、第２の電源電圧と前記抵抗ラダーの他端との間に設けられる第２の電圧供給用抵抗とを備え、前記差動増幅器は、前記制御電圧が前記参照電圧の近傍にあるときに、前記制御電圧を正弦波または余弦波に類似する前記制御信号へ変換するアナログ演算を行うことを特徴とするものである。
　また、本発明のベクトル合成型移相器は、入力信号から同相信号とこの同相信号に対して位相が９０°ずれた直交信号とを生成する９０°移相器と、同相信号側の第１の制御信号に応じて前記同相信号の振幅を変化させて出力する第１の四象限乗算器と、直交信号側の第２の制御信号に応じて前記直交信号の振幅を変化させて出力する第２の四象限乗算器と、前記第１、第２の四象限乗算器から出力される同相信号と直交信号とを合成して出力する合成器と、前記第１、第２の制御信号を出力する制御回路とを備え、前記制御回路は、参照電圧を発生する電圧発生器と、外部から入力される制御電圧と前記参照電圧との差信号を前記第１、第２の制御信号として出力する差動増幅器とを備え、前記電圧発生器は、供給される電圧を分圧して複数の前記参照電圧を発生する抵抗ラダーと、第１の電源電圧と前記抵抗ラダーの一端との間に設けられる第１の電圧供給用抵抗と、第２の電源電圧と前記抵抗ラダーの他端との間に設けられる第２の電圧供給用抵抗とを備え、前記差動増幅器は、前記制御電圧が前記参照電圧の近傍にあるときに、前記制御電圧を正弦波または余弦波に類似する前記第１、第２の制御信号へ変換するアナログ演算を行うことを特徴とするものである。
　また、本発明の光トランシーバは、連続光を出力するレーザと、送信したいシリアルデータとクロックとを出力するシリアライザと、前記レーザから入力される連続光を位相変調または振幅変調してＮＲＺ信号光を出力する第１のマッハツェンダ変調器と、前記シリアルデータに応じて前記第１のマッハツェンダ変調器を駆動する第１の変調器ドライバと、前記第１のマッハツェンダ変調器から入力されるＮＲＺ信号光を振幅変調してＲＺ信号光を出力する第２のマッハツェンダ変調器と、前記クロックを入力とするベクトル合成型移相器と、このベクトル合成型移相器によって位相調整された前記クロックに応じて前記第２のマッハツェンダ変調器を駆動する第２の変調器ドライバと、前記ベクトル合成型移相器の移相量に対応する前記制御電圧を出力する位相制御回路とを備え、前記ベクトル合成型移相器は、前記クロックから同相信号とこの同相信号に対して位相が９０°ずれた直交信号とを生成する９０°移相器と、同相信号側の第１の制御信号に応じて前記同相信号の振幅を変化させて出力する第１の四象限乗算器と、直交信号側の第２の制御信号に応じて前記直交信号の振幅を変化させて出力する第２の四象限乗算器と、前記第１、第２の四象限乗算器から出力される同相信号と直交信号とを合成し、この合成後の信号を位相調整したクロックとして出力する合成器と、前記第１、第２の制御信号を出力する制御回路とを備え、前記制御回路は、参照電圧を発生する電圧発生器と、外部から入力される制御電圧と前記参照電圧との差信号を前記第１、第２の制御信号として出力する差動増幅器とを備え、前記電圧発生器は、供給される電圧を分圧して複数の前記参照電圧を発生する抵抗ラダーと、第１の電源電圧と前記抵抗ラダーの一端との間に設けられる第１の電圧供給用抵抗と、第２の電源電圧と前記抵抗ラダーの他端との間に設けられる第２の電圧供給用抵抗とを備え、前記差動増幅器は、前記制御電圧が前記参照電圧の近傍にあるときに、前記制御電圧を正弦波または余弦波に類似する前記第１、第２の制御信号へ変換するアナログ演算を行うことを特徴とするものである。
　以上説明したように、本発明によれば、供給される電圧を分圧して複数の参照電圧を発生する抵抗ラダーと、第１の電源電圧と抵抗ラダーの一端との間に設けられる第１の電圧供給用抵抗と、第２の電源電圧と抵抗ラダーの他端との間に設けられる第２の電圧供給用抵抗とを設けることにより、従来の電圧発生器で必要であった外部参照電圧を電圧発生器の内部で発生させることができ、外部からの電圧印加を不要にすることができる。
図１は、本発明の第１実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図である。 図２は、本発明の第２実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図である。 図３は、本発明の第３実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図である。 図４は、本発明の第４実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図である。 図５は、本発明の第５実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図である。 図６は、本発明の第６実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図である。 図７は、本発明の第７実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図である。 図８は、本発明の第８実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図である。 図９は、本発明の第９実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図である。 図１０は、本発明の第１０実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図である。 図１１は、本発明の第１１実施例に係るベクトル合成型移相器の構成を示すブロック図である。 図１２Ａ－図１２Ｃは、図１のベクトル合成型移相器の各部の信号を平面上にコンスタレーション表示した図である。 図１３は、本発明の第１１実施例に係る９０°移相器の構成例を示すブロック図である。 図１４は、本発明の第１１実施例に係る四象限乗算器の構成例を示すブロック図である。 図１５は、本発明の第１１実施例に係る合成器の構成例を示すブロック図である。 図１６は、本発明の第１１実施例に係る制御回路の構成例を示すブロック図である。 図１７Ａ－図１７Ｃは、本発明の第１１実施例に係る差動増幅器対の構成要素となる差動増幅器の回路構成と動作を示す図である。 図１８Ａ－図１８Ｃは、本発明の第１１実施例に係る差動増幅器対の回路構成と動作を示す図である。 図１９Ａ－図１９Ｃは、本発明の第１１実施例に係る差動増幅器対の入出力特性を示す図である。 図２０Ａ－図２０Ｃは、本発明の第１１実施例に係る制御回路の入出力特性と理想的な入出力特性とを示す図である。 図２１は、本発明の第１１実施例において差動増幅器の差信号の理想的な正弦波からのかい離の２乗値を示す図である。 図２２は、図１～図１０の同相信号側の差動増幅器対および差動増幅器の構成例を示す回路図である。 図２３は、本発明の第１１実施例に係る制御回路の入出力特性を示す図である。 図２４は、本発明の第１１実施例に係るベクトル合成型移相器の制御電圧と出力信号の移相量との関係を示す図である。 図２５は、差動増幅器の構成として図１～図１０、図２２に示した構成を用いた場合の制御回路の入出力特性を、トランジスタのモデルでシミュレーションした結果を示す図である。 図２６Ａ－図２６Ｂは、本発明の第１１実施例に係る差動増幅器対の構成要素となる差動増幅器の別の回路構成と動作を示す図である。 図２７は、図１０の同相信号側の差動増幅器対および差動増幅器の別の構成例を示す回路図である。 図２８は、本発明の第１１実施例に係るベクトル合成型移相器における制御電圧と出力信号の移相量との関係の温度依存性を示す図である。 図２９は、本発明の第１１実施例に係るベクトル合成型移相器における制御電圧と出力信号の移相量との関係の電源電圧依存性を示す図である。 図３０は、本発明の第１１実施例に係るベクトル合成型移相器における制御電圧と出力振幅との関係を示す図である。 図３１は、本発明の第１２実施例に係るベクトル合成型移相器の制御回路の構成を示すブロック図である。 図３２は、本発明の第１２実施例に係る制御回路の詳細な実現例を示すブロック図である。 図３３は、本発明の第１２実施例に係る制御回路の入出力特性を示す図である。 図３４は、本発明の第１２実施例に係るベクトル合成型移相器の制御電圧と出力信号の移相量との関係を示す図である。 図３５は、本発明の第１３実施例に係る光トランシーバの送信器の構成を示すブロック図である。 図３６は、本発明の第１４実施例に係る９０°移相器の構成を示す回路図である。 図３７は、本発明の第１５実施例に係る９０°移相器の構成を示す回路図である。 図３８は、本発明の第１５実施例に係る高利得差動増幅器の構成例を示す回路図である。 図３９は、従来の電圧発生器の構成を示すブロック図である。 図４０は、ベクトル合成型移相器の構成を示すブロック図である。 図４１Ａ～図４１Ｄは、図４０のベクトル合成型移相器の各部の信号を平面上にコンスタレーション表示した図である。 図４２は、ベクトル合成型移相器の別の構成を示すブロック図である。
［第１実施例］
　以下、本発明の実施例について図面を参照して説明する。図１は本発明の第１実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図である。
　図１に示す制御回路は、ベクトル合成型移相器に搭載されるもので、出力させたい位相φに対応した制御電圧ＶＣを入力とし、四象限乗算器（不図示）のための制御信号ＣＩ，ＣＱを発生する。この制御回路は、複数の参照電圧を発生する電圧発生器４００と、制御電圧ＶＣおよび参照電圧を入力とする差動増幅器４４０Ｉ～４４４Ｉ，４４０Ｑ～４４４Ｑとを構成要素として実現される。制御回路とベクトル合成型移相器の詳細については後述する。
　電圧発生器４００は、抵抗４０００～４００８からなる抵抗ラダーによって構成されている。従来の電圧発生器では、参照電圧ＶＲＴ，ＶＲＢを外部から与えていたが、本実施例では、電源電圧ＶＣＣと電圧ＶＲＴとの間に抵抗４００９を設け、電源電圧ＶＥＥと電圧ＶＲＢとの間に抵抗４０１０を設けることにより、従来の電圧発生器で必要であった参照電圧ＶＲＴ，ＶＲＢを内部で発生させることができる。抵抗ラダー内で使用される抵抗値は１種類である。つまり、抵抗４０００～４００８を同じ抵抗値Ｒとすることで、電圧発生器４００が発生する参照電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５，Ｖ６，Ｖ７，Ｖ８，Ｖ９，Ｖ１０を等間隔にすることができる。
　抵抗ラダー内の抵抗４０００～４００８の合成抵抗値をＲＴＬ、抵抗４００９の抵抗値をＲＴ、抵抗４０１０の抵抗値をＲＢとし、差動増幅器４４０Ｉ～４４４Ｉ，４４０Ｑ～４４４Ｑの入力への電流の流れこみを無視すると、抵抗４００９，４０１０に流れる電流は（ＶＣＣ－ＶＥＥ）／（ＲＴ＋ＲＴＬ＋ＲＢ）となる。これにより、電圧ＶＲＴはＶＲＴ＝ＶＣＣ－ＲＴ×（ＶＣＣ－ＶＥＥ）／（ＲＴ＋ＲＴＬ＋ＲＢ）と表すことができ、電圧ＶＲＢはＶＲＢ＝ＶＥＥ＋ＲＢ×（ＶＣＣ－ＶＥＥ）／（ＲＴ＋ＲＴＬ＋ＲＢ）と表すことができる。したがって、抵抗４００９，４０１０の抵抗値ＲＴ，ＲＢを適切に設計することにより、電圧ＶＲＴとＶＲＢを任意の電圧レベルに設定することができる。
　以上のように、本実施例によれば、従来の電圧発生器で必要であった外部参照電圧ＶＲＴ，ＶＲＢを電圧発生器４００の内部で発生させることができ、外部からの電圧印加を不要にすることができる。また、本実施例では、参照電圧の発生を抵抗分圧で実現しているので、抵抗値が温度依存性を有していても、電圧発生器が出力する参照電圧Ｖ１～Ｖ１０が温度依存性を持たないという利点がある。前述のように、参照電圧ＶＲＴ，ＶＲＢは抵抗値で決定される。抵抗値ＲＴＬ，ＲＴ，ＲＢが同じ温度係数を持つと仮定すると、抵抗値ＲＴＬ，ＲＴ，ＲＢが温度依存性を有していても、分数の分子分母でキャンセルされる結果、参照電圧ＶＲＴ，ＶＲＢは一定に保たれる。例えば、温度変化で抵抗値が１．１倍になったと想定する。ＲＴを１．１×ＲＴ、ＲＴＬを１．１×ＲＴＬ、ＲＢを１．１×ＲＢとしてＶＲＴ＝ＶＣＣ－ＲＴ×（ＶＣＣ－ＶＥＥ）／（ＲＴ＋ＲＴＬ＋ＲＢ）、ＶＲＢ＝ＶＥＥ＋ＲＢ×（ＶＣＣ－ＶＥＥ）／（ＲＴ＋ＲＴＬ＋ＲＢ）の式に代入しても、参照電圧ＶＲＴ，ＶＲＢは変化しない。したがって、抵抗値が温度依存性を有していても、電圧発生器が出力する参照電圧Ｖ１～Ｖ１０が温度依存性を持たないことが分かる。
［第２実施例］
　次に、本発明の第２実施例について説明する。図２は本発明の第２実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図であり、図１と同様の構成には同一の符号を付してある。第１実施例では、電圧発生器４００は単一の抵抗ラダーにより構成されていたが、本実施例では、同相信号側の電圧発生器４００Ｉと直交信号側の電圧発生器４００Ｑとを別々に抵抗ラダーで構成している点が異なる。
　同相信号側の電圧発生器４００Ｉは、抵抗４０１１～４０１５からなる抵抗ラダーによって構成され、直交信号側の電圧発生器４００Ｑは、抵抗４０１６～４０２０からなる抵抗ラダーによって構成されている。同相信号側の抵抗ラダーと直交信号側の抵抗ラダーに参照電圧ＶＲＴ，ＶＲＢを共通に与える。従来の電圧発生器では、参照電圧ＶＲＴ，ＶＲＢを外部から与えていたが、本実施例では、電源電圧ＶＣＣと電圧ＶＲＴとの間に抵抗４００９を設け、電源電圧ＶＥＥと電圧ＶＲＢとの間に抵抗４０１０を設けることにより、従来の電圧発生器で必要であった参照電圧ＶＲＴ，ＶＲＢを内部で発生させることができる。
　２つの抵抗ラダー内で使用される抵抗値は２種類である。抵抗４０１１，４０２０の抵抗値をＲとすると、抵抗４０１２～４０１９の抵抗値は２Ｒとなる。つまり、例えばＶ１０とＶ９との間や、Ｖ２とＶ１との間のように隣接する参照電圧間に設けられる抵抗については抵抗値をＲとし、Ｖ１０とＶ８との間や、Ｖ９とＶ７との間のように１つおきの参照電圧間に設けられる抵抗については抵抗値を２Ｒとする。これにより、同相信号側の電圧発生器４００Ｉが発生する参照電圧Ｖ１，Ｖ３，Ｖ５，Ｖ７，Ｖ９と直交信号側の電圧発生器４００Ｑが発生する参照電圧Ｖ２，Ｖ４，Ｖ６，Ｖ８，Ｖ１０とが交互に等間隔の電圧レベルになるようにする（Ｖ１０－Ｖ９＝Ｖ９－Ｖ８＝Ｖ８－Ｖ７＝・・・＝Ｖ２－Ｖ１＝一定）。
　本実施例によれば、第１実施例と同様の効果を得ることができる。また、本実施例では、同相信号側の電圧発生器４００Ｉと直交信号側の電圧発生器４００Ｑを別々に抵抗ラダーで構成することにより、電圧発生器４００Ｉから同相信号側の差動増幅器４４０Ｉ～４４４Ｉへの配線と、電圧発生器４００Ｑから直交信号側の差動増幅器４４０Ｑ～４４４Ｑへの配線とを等長にすることができ、結果として配線寄生を同相信号側と直交信号側で同一にできるため、同相信号側の参照電圧と直交信号側の参照電圧を精度良く各差動増幅器に与えることができ、同相信号側と直交信号側の動作が不平衡になることを防止できる。
［第３実施例］
　次に、本発明の第３実施例について説明する。図３は本発明の第３実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図であり、図１と同様の構成には同一の符号を付してある。第１実施例と同様に、電圧発生器４００ａは、抵抗４０００～４００８からなる抵抗ラダーによって構成されている。さらに、本実施例では、電源電圧ＶＣＣと電圧ＶＲＴとの間に抵抗４００９を設け、電源電圧ＶＥＥと電圧ＶＲＢとの間に定電流源４０２１を設けることにより、従来の電圧発生器で必要であった参照電圧ＶＲＴ，ＶＲＢを内部で発生させることができる。
　定電流源４０２１の電流値をＩ、抵抗ラダー内の抵抗４０００～４００８の合成抵抗値をＲＴＬ、抵抗４００９の抵抗値をＲＴとし、差動増幅器４４０Ｉ～４４４Ｉ，４４０Ｑ～４４４Ｑの入力への電流の流れこみを無視すると、電圧ＶＲＴはＶＲＴ＝ＶＣＣ－ＲＴ×Ｉと表すことができ、電圧ＶＲＢはＶＲＢ＝ＶＣＣ－（ＲＴ＋ＲＴＬ）×Ｉと表すことができる。したがって、抵抗４００９の抵抗値ＲＴと定電流源４０２１の定電流値Ｉとを適切に設計することにより、電圧ＶＲＴとＶＲＢを任意の電圧レベルに設定することができる。
　本実施例によれば、従来の電圧発生器で必要であった外部参照電圧ＶＲＴ，ＶＲＢを電圧発生器４００ａの内部で発生させることができ、外部からの電圧印加を不要にすることができる。また、本実施例では、定電流源４０２１の定電流値Ｉが電源電圧ＶＥＥ依存性を持たないものと仮定すると、電圧発生器４００ａが発生する参照電圧Ｖ１～Ｖ１０が電源電圧ＶＥＥ依存性を持たないという利点がある。
［第４実施例］
　次に、本発明の第４実施例について説明する。図４は本発明の第４実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図であり、図１～図３と同様の構成には同一の符号を付してある。第３実施例では、電圧発生器４００ａは単一の抵抗ラダーにより構成されていたが、本実施例では、同相信号側の電圧発生器４００Ｉａと直交信号側の電圧発生器４００Ｑａとを別々に抵抗ラダーで構成している点が異なる。
　同相信号側の電圧発生器４００Ｉａは、抵抗４０１１～４０１５からなる抵抗ラダーによって構成され、直交信号側の電圧発生器４００Ｑａは、抵抗４０１６～４０２０からなる抵抗ラダーによって構成されている。同相信号側の抵抗ラダーと直交信号側の抵抗ラダーに参照電圧ＶＲＴ，ＶＲＢを共通に与える。本実施例では、電源電圧ＶＣＣと電圧ＶＲＴとの間に抵抗４００９を設け、電源電圧ＶＥＥと電圧ＶＲＢとの間に定電流源４０２１を設けることにより、従来の電圧発生器で必要であった参照電圧ＶＲＴ，ＶＲＢを内部で発生させることができる。
　本実施例によれば、第３実施例と同様の効果を得ることができる。また、本実施例では、同相信号側の電圧発生器４００Ｉａと直交信号側の電圧発生器４００Ｑａを別々に抵抗ラダーで構成することにより、配線寄生を同相信号側と直交信号側で同一にできるため、同相信号側の参照電圧と直交信号側の参照電圧を精度良く各差動増幅器に与えることができ、同相信号側と直交信号側の動作が不平衡になることを防止できる。
［第５実施例］
　次に、本発明の第５実施例について説明する。図５は本発明の第５実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図であり、図１～図４と同様の構成には同一の符号を付してある。第１実施例と同様に、電圧発生器４００ｂは、抵抗４０００～４００８からなる抵抗ラダーによって構成されている。さらに、本実施例では、電源電圧ＶＣＣと電圧ＶＲＴとの間にレベルシフトダイオード４０２２，４０２３および電圧レベルの微調整用の抵抗４０２４を設け、電源電圧ＶＥＥと電圧ＶＲＢとの間に定電流源４０２１を設けることにより、従来の電圧発生器で必要であった参照電圧ＶＲＴ，ＶＲＢを内部で発生させることができる。
　レベルシフトダイオード４０２２，４０２３の１個あたりの電圧降下をＶＬＳ、定電流源４０２１の電流値をＩ、抵抗ラダー内の抵抗４０００～４００８の合成抵抗値をＲＴＬ、抵抗４０２４の抵抗値をＲＲとし、差動増幅器４４０Ｉ～４４４Ｉ，４４０Ｑ～４４４Ｑの入力への電流の流れこみを無視すると、電圧ＶＲＴはＶＲＴ＝ＶＣＣ－２×ＶＬＳ－ＲＲ×Ｉと表すことができ、電圧ＶＲＢはＶＲＢ＝ＶＣＣ－２×ＶＬＳ－（ＲＲ＋ＲＴＬ）×Ｉと表すことができる。したがって、レベルシフトダイオード４０２２，４０２３の段数と抵抗４０２４の抵抗値ＲＲと定電流源４０２１の電流値Ｉとを適切に設計することにより、電圧ＶＲＴとＶＲＢを任意の電圧レベルに設定することができる。
　本実施例によれば、従来の電圧発生器で必要であった外部参照電圧ＶＲＴ，ＶＲＢを電圧発生器４００ｂの内部で発生させることができ、外部からの電圧印加を不要にすることができる。また、本実施例では、定電流源４０２１の定電流値Ｉが電源電圧ＶＥＥ依存性を持たないものと仮定すると、電圧発生器４００ｂが発生する参照電圧Ｖ１～Ｖ１０が電源電圧ＶＥＥ依存性を持たないという利点がある。さらに、本実施例では、定電流値Ｉが電源電圧ＶＥＥ依存性を持つ場合であっても、一般にレベルシフトダイオードの電圧降下の電流依存性は抵抗の電圧降下の電流依存性（オームの法則）よりも小さいので、電圧発生器４００ｂが出力する参照電圧Ｖ１～Ｖ１０の電源電圧ＶＥＥ依存性を抑圧することができる。
　なお、電圧発生器４００ｂにおいて電圧レベル微調整用の抵抗４０２４は必須の構成要素ではなく、ＲＲ＝０としてもよい。
［第６実施例］
　次に、本発明の第６実施例について説明する。図６は本発明の第６実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図であり、図１～図５と同様の構成には同一の符号を付してある。第５実施例では、電圧発生器４００ｂは単一の抵抗ラダーにより構成されていたが、本実施例では、同相信号側の電圧発生器４００Ｉｂと直交信号側の電圧発生器４００Ｑｂとを別々に抵抗ラダーで構成している点が異なる。
　同相信号側の電圧発生器４００Ｉｂは、抵抗４０１１～４０１５からなる抵抗ラダーによって構成され、直交信号側の電圧発生器４００Ｑｂは、抵抗４０１６～４０２０からなる抵抗ラダーによって構成されている。同相信号側の抵抗ラダーと直交信号側の抵抗ラダーに参照電圧ＶＲＴ，ＶＲＢを共通に与える。本実施例では、電源電圧ＶＣＣと電圧ＶＲＴとの間にレベルシフトダイオード４０２２，４０２３および抵抗４０２４を設け、電源電圧ＶＥＥと電圧ＶＲＢとの間に定電流源４０２１を設けることにより、従来の電圧発生器で必要であった参照電圧ＶＲＴ，ＶＲＢを内部で発生させることができる。
　本実施例によれば、第５実施例と同様の効果を得ることができる。また、本実施例では、同相信号側の電圧発生器４００Ｉｂと直交信号側の電圧発生器４００Ｑｂを別々に抵抗ラダーで構成することにより、配線寄生を同相信号側と直交信号側で同一にできるため、同相信号側の参照電圧と直交信号側の参照電圧を精度良く各差動増幅器に与えることができ、同相信号側と直交信号側の動作が不平衡になることを防止できる。
［第７実施例］
　次に、本発明の第７実施例について説明する。図７は本発明の第７実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図であり、図１～図６と同様の構成には同一の符号を付してある。本実施例は、第５実施例にＰＶＴ補償回路６００を付加している点が異なる。ＰＶＴ補償回路６００は、トランジスタ６０００、レベルシフトダイオード６００１，抵抗６００２，６００３、および定電流源６００４から構成される。
　ＰＶＴ補償回路６００は、制御電圧ＶＣのレベルをシフトするエミッタフォロアであり、以下の回路定数を電圧発生器４００ｂと一致させる。まず、ＰＶＴ補償回路６００のエミッタフォロア（トランジスタ６０００）とレベルシフトダイオード６００１の合計の段数を、電圧発生器４００ｂのレベルシフトダイオード４０２２，４０２３の段数と一致させる。また、ＰＶＴ補償回路６００の抵抗６００２の抵抗値を、電圧発生器４００ｂの電圧レベル微調整用の抵抗４０２４の抵抗値ＲＲと一致させる。さらに、ＰＶＴ補償回路６００の定電流源６００４の定電流値を、電圧発生器４００ｂの定電流源４０２１の定電流値Ｉと一致させる。ＰＶＴ補償回路６００の抵抗６００３の抵抗値ＲＴＤＬは、任意に選ぶことができる。例えば抵抗値ＲＴＤＬを、電圧発生器４００ｂの抵抗ラダー内の抵抗４０００～４００８の合成抵抗値ＲＴＬと一致させてもよいし、合成抵抗値ＲＴＬの半分としてもよい。
　なお、電圧発生器４００ｂにおいてレベルシフトダイオードの段数を４０２２のみの１段とした場合には、ＰＶＴ補償回路６００のレベルシフトダイオード６００１は不要となる。また、電圧発生器４００ｂにおいて電圧レベル微調整用の抵抗４０２４を用いない場合（ＲＲ＝０）には、ＰＶＴ補償回路６００の抵抗６００２は不要となる。
　本実施例の電圧発生器４００ｂでは、レベルシフトダイオード４０２２，４０２３の１個あたりの電圧降下をＶＬＳ、定電流源４０２１の電流値をＩ、抵抗ラダー内の抵抗４０００～４００８の合成抵抗値をＲＴＬ、抵抗４０２４の抵抗値をＲＲとし、差動増幅器４４０Ｉ～４４４Ｉ，４４０Ｑ～４４４Ｑの入力への電流の流れこみを無視すると、電圧ＶＲＴはＶＲＴ＝ＶＣＣ－２×ＶＬＳ－ＲＲ×Ｉと表すことができ、電圧ＶＲＢはＶＲＢ＝ＶＣＣ－２×ＶＬＳ－（ＲＲ＋ＲＴＬ）×Ｉと表すことができる。したがって、レベルシフトダイオード４０２２，４０２３の段数と抵抗４０２４の抵抗値ＲＲと定電流源４０２１の電流値Ｉとを適切に設計することにより、電圧ＶＲＴとＶＲＢを任意の電圧レベルに設定することができる。
　一方、本実施例のＰＶＴ補償回路６００では、制御電圧ＶＣは、エミッタフォロアのトランジスタ６０００とレベルシフトダイオード６００１と抵抗６００２により電圧レベルがシフトされる。トランジスタ６０００のベース－エミッタ間電圧がレベルシフトダイオード４０２２，４０２３，６００１の１個あたりの電圧降下ＶＬＳと同一と仮定すると、差動増幅器４４０Ｉ～４４４Ｉ，４４０Ｑ～４４４Ｑに送られるレベルシフト後の制御電圧ＶＣＬＳは、ＶＣＬＳ＝ＶＣ－２×ＶＬＳ－ＲＲ×Ｉとなる。
　以上により、ＶＲＴ－ＶＣＬＳ＝ＶＣＣ－ＶＣ、ＶＣＬＳ－ＶＲＢ＝ＲＴＬ×Ｉ－（ＶＣＣ－ＶＣ）となり、電圧ＶＲＴとＶＣＬＳ間の電圧差および電圧ＶＣＬＳとＶＲＢ間の電圧差は、（ＶＣＣ－ＶＣ）の関数で表すことができる。
　本実施例によれば、従来の電圧発生器で必要であった外部参照電圧ＶＲＴ，ＶＲＢを電圧発生器４００ｂの内部で発生させることができ、外部からの電圧印加を不要にすることができる。また、本実施例では、定電流源４０２１の定電流値Ｉが電源電圧ＶＥＥ依存性を持たないものと仮定すると、電圧発生器４００ｂが出力する参照電圧Ｖ１～Ｖ１０が電源電圧ＶＥＥ依存性を持たないという利点がある。また、電圧ＶＲＴとＶＣＬＳはそれぞれ電源電圧ＶＥＥに対する依存性を持つが、電源電圧ＶＥＥに依存して電圧ＶＲＴとＶＣＬＳが同様に変化するため、電圧ＶＲＴとＶＣＬＳ間の電圧差としては電源電圧ＶＥＥに依存しないことになる。したがって、定電流値Ｉが電源電圧ＶＥＥ依存性を持つ場合であっても、電圧ＶＲＴとＶＣＬＳ間の電圧差は（ＶＣＣ－ＶＣ）となり、電源電圧ＶＥＥに依存しないことから、ＰＶＴ補償回路６００を付加しない場合と比較して制御回路としての電源電圧ＶＥＥ依存性を抑圧することができる。
　また、レベルシフトダイオード４０２２，４０２３，６００１の１個あたりのレベルシフト電圧ＶＬＳや抵抗４０２４，６００２の抵抗値ＲＲに温度依存性が存在しても、電圧ＶＲＴとＶＣＬＳ間の電圧差には影響しないので、制御回路の温度依存性を抑圧することができる。同様に、レベルシフトダイオード４０２２，４０２３，６００１の１個あたりのレベルシフト電圧ＶＬＳや抵抗４０２４，６００２の抵抗値ＲＲにプロセス間ばらつきが存在しても、電圧ＶＲＴとＶＣＬＳ間の電圧差には影響しない。したがって、本実施例では、電圧発生器４００ｂが出力する参照電圧Ｖ１～Ｖ１０がＰＶＴに依存して変動したとしても、ＰＶＴ補償回路６００が制御電圧ＶＣを同様に変動させることにより、ＰＶＴに依存する制御回路出力の変動を低く抑えることができる。本実施例では、ＰＶＴ補償回路６００を設けることにより、制御回路の製造ばらつき依存性、電源電圧依存性および温度依存性を抑圧することができる。さらに、本実施例では、制御電圧ＶＣの電圧範囲を電源電圧ＶＣＣの近傍にすることができるので、電源電圧ＶＣＣを接地（＝０Ｖ）した場合には、雑音耐性に優れるという利点が得られる。
　なお、本実施例では、ＰＶＴ補償回路６００にバイポーラトランジスタ６０００からなるエミッタフォロアを用いているが、電界効果トランジスタからなるソースフォロアを用いてもよい。
［第８実施例］
　次に、本発明の第８実施例について説明する。図８は本発明の第８実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図であり、図１～図７と同様の構成には同一の符号を付してある。第７実施例では、電圧発生器４００ｂは単一の抵抗ラダーにより構成されていたが、本実施例では、第５実施例と同様に、同相信号側の電圧発生器４００Ｉｂと直交信号側の電圧発生器４００Ｑｂとを別々に抵抗ラダーで構成している点が異なる。
　本実施例によれば、第７実施例と同様の効果を得ることができる。また、本実施例では、同相信号側の電圧発生器４００Ｉｂと直交信号側の電圧発生器４００Ｑｂを別々に抵抗ラダーで構成することにより、配線寄生を同相信号側と直交信号側で同一にできるため、同相信号側の参照電圧と直交信号側の参照電圧を精度良く各差動増幅器に与えることができ、同相信号側と直交信号側の動作が不平衡になることを防止できる。
［第９実施例］
　次に、本発明の第９実施例について説明する。図９は本発明の第９実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図であり、図１～図８と同様の構成には同一の符号を付してある。本実施例は、第７実施例に制御利得調整回路７００を付加している点が異なる。制御利得調整回路７００は、抵抗７０００，７００１から構成される。
　第７実施例で説明したとおり、制御電圧ＶＣとＶＣＬＳとの関係はＶＲＴ－ＶＣＬＳ＝ＶＣＣ－ＶＣで表されるので、レベルシフト後の制御電圧ＶＣＬＳの最高値がＶＲＴであることを考慮すると、制御電圧ＶＣの最高値はＶＣＣとなる。例えばＶＲＴ－ＶＲＢを０．５Ｖに設計し、電源電圧ＶＣＣを接地（＝０Ｖ）した場合には、ＶＣに入力できる電圧範囲は、最高電圧ＶＣＣ＝０Ｖ、最低電圧ＶＣＣ－０．５Ｖ＝－０．５Ｖの範囲内、すなわち－０．５Ｖ～０Ｖとなる。図９の例のように、制御回路内に差動増幅器４４０Ｉ～４４４Ｉ，４４０Ｑ～４４４Ｑを１０個使用する場合には、後述するベクトル合成型移相器の総移相量が８１０°となるので、移相量を制御電圧の傾きで割った値である、制御電圧の利得は８１０°／０．５Ｖ＝１６２０°／Ｖとなる。
　装置の仕様や制御電圧ＶＣのノイズ耐性やＰＶＴ耐性を向上させるために制御電圧ＶＣの利得を任意に設計する要求があり、制御利得調整回路７００はこのような要求に応えるために挿入されている。制御利得調整回路７００の抵抗７０００，７００１の抵抗値をそれぞれＲ１，Ｒ２とすると、制御利得調整回路７００を挿入していない第８実施例と比較して、制御利得をＲ１／（Ｒ１＋Ｒ２）に低減することができる。抵抗２個で制御利得調整回路７００が実現できるのは、制御回路にＰＶＴ補償回路６００が採用されており、制御電圧ＶＣの最高電圧がＶＣＣで固定されているためである。なお、抵抗７００１を可変抵抗器としてもよく、抵抗７０００と７００１をポテンショメータで実現してもよい。本実施例によれば、制御回路の制御利得を任意に調整することができる。
［第１０実施例］
　次に、本発明の第１０実施例について説明する。図１０は本発明の第１０実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図であり、図１～図９と同様の構成には同一の符号を付してある。第９実施例では、電圧発生器４００ｂは単一の抵抗ラダーにより構成されていたが、本実施例では、第５実施例と同様に、同相信号側の電圧発生器４００Ｉｂと直交信号側の電圧発生器４００Ｑｂとを別々に抵抗ラダーで構成している点が異なる。
　本実施例によれば、第９実施例と同様の効果を得ることができる。また、本実施例では、同相信号側の電圧発生器４００Ｉｂと直交信号側の電圧発生器４００Ｑｂを別々に抵抗ラダーで構成することにより、配線寄生を同相信号側と直交信号側で同一にできるため、同相信号側の参照電圧と直交信号側の参照電圧を精度良く各差動増幅器に与えることができ、同相信号側と直交信号側の動作が不平衡になることを防止できる。
［第１１実施例］
　次に、本発明の第１１実施例について説明する。図１１は本発明の第１１実施例に係るベクトル合成型移相器の構成を示すブロック図であり、図１２Ａ～図１２Ｃは図１１のベクトル合成型移相器の各部の信号を平面上にコンスタレーション表示した図である。本実施例は、第１～第１０実施例の電圧発生器を使用する制御回路の詳細と、制御回路を使用するベクトル合成型移相器の詳細を説明するものである。
　図１１のベクトル合成型移相器は、９０°移相器１と、２つの四象限乗算器２Ｉ，２Ｑと、合成器３と、制御回路４とから構成される。
　以下、入力信号ＶＩＮが理想的な正弦波であるとして図１１のベクトル合成型移相器の動作を説明する。図１２Ａは入力信号ＶＩＮを表す。
　９０°移相器１は、入力信号ＶＩＮを入力し、同相信号ＶＩＮＩと、これに対して位相が９０°ずれた直交信号ＶＩＮＱとを出力する。同相成分（Ｉ）を横軸、直交成分（Ｑ）を縦軸とするコンスタレーション表示では、図１２Ｂに示すように、同相信号ＶＩＮＩは同相成分（Ｉ）のみで表すことができ、直交信号ＶＩＮＱは直交成分（Ｑ）のみで表すことができる。この２つの信号ＶＩＮＩ，ＶＩＮＱを仮に合成した場合には、図１２Ｂの２０（角度４５°、振幅２1/2）に相当する信号を得ることができる。
　同相信号ＶＩＮＩと直交信号ＶＩＮＱは、一対の四象限乗算器２Ｉ，２Ｑにそれぞれ入力される。四象限乗算器２Ｉ，２Ｑは、符号反転器と可変利得増幅器の組み合わせと同等の機能を有する。四象限乗算器２Ｉ，２Ｑは、それぞれ制御信号ＣＩ，ＣＱの符号とレベルに応じて出力の符号と利得とを変化させ、結果として同相信号ＶＩＮＩ、直交信号ＶＩＮＱの振幅を変化させて出力する。一対の四象限乗算器２Ｉ，２Ｑから出力される同相信号ＶＸＩと直交信号ＶＸＱは合成器３でベクトル合成され、移相器出力ＶＯＵＴとして外部へ出力される。
　例えば同相信号側の利得を１、直交信号側の利得を０と設定した場合、コンスタレーション表示では、移相器出力ＶＯＵＴとして図１２Ｃの２１（角度０°、振幅１）の信号を得ることができる。同様に、同相信号側の利得をｃｏｓ（２２．５°）≒０．９２、直交信号側の利得をｓｉｎ（２２．５°）≒０．３８と設定した場合には、移相器出力ＶＯＵＴとして図１２Ｃの２２（角度２２．５°、振幅（０．９２2＋０．３８2）1/2＝１）の信号を得ることができ、同相信号側の利得をｃｏｓ（４５°）≒０．７１、直交信号側の利得をｓｉｎ（４５°）≒０．７１と設定した場合には、移相器出力ＶＯＵＴとして図１２Ｃの２３（角度４５°、振幅（０．７１2＋０．７１2）1/2＝１）の信号を得ることができる。
　上記の３つの設定例は、第一象限（０°～９０°）での動作例を取り上げたが、一対の四象限乗算器２Ｉ，２Ｑの制御信号ＣＩ，ＣＱの符号を変化させることにより、四象限（０°～３６０°）にわたる任意位相の信号を得ることができる。すなわち、同相信号側の利得をｃｏｓ（φ）、直交信号側の利得をｓｉｎ（φ）と設定することにより、移相器出力ＶＯＵＴとして角度φ、振幅１の信号を得ることができる。
　以上のベクトル合成型移相器の動作のために、制御回路４は、出力させたい位相φに対応（例えば比例）した制御電圧ＶＣを入力とし、一対の四象限乗算器２Ｉ，２Ｑのための制御信号ＣＩ，ＣＱを発生する。制御電圧ＶＣは、図示しない位相制御回路から入力される。制御回路４は、制御信号ＣＩ，ＣＱを発生するためにｃｏｓ、ｓｉｎの演算を行うアナログ回路から構成される。具体的には、制御回路４は、複数の参照電圧を発生する電圧発生器と、制御信号および２つの参照電圧を入力し制御信号が２つの参照電圧の範囲内にあるか範囲外にあるかを検出する差動増幅器対とを構成要素として実現される。この制御回路４として、第１～第１０実施例で説明した制御回路を利用することができる。
　以降、ベクトル合成型移相器の各要素を詳細に説明する。図１３は９０°移相器１の構成例を示すブロック図である。なお、図１３では、すべての信号が差動信号である場合について記載しており、補信号にはバーを付記して区別している。
　９０°移相器１は、３つの差動増幅器１００，１０１，１０２から構成されている。図１３の構成では、入力信号ＶＩＮ，バーＶＩＮを２つの差動増幅器１００，１０１で分配する。一方の信号は、差動増幅器１００からそのまま出力され、同相信号ＶＩＮＩ，バーＶＩＮＩとなる。他方の信号は、差動増幅器１０１から差動増幅器１０２に入力され、差動増幅器１０２で遅延が加えられることにより、同相信号ＶＩＮＩ，バーＶＩＮＩに対して位相が９０°ずれた直交信号ＶＩＮＱ，バーＶＩＮＱとなる。
　差動増幅器１０２の遅延時間は、入力周波数をｆ（Ｈｚ）とすると１／（４・ｆ）秒とすればよい。例えば入力周波数が２５ＧＨｚの場合には、差動増幅器１０２の遅延時間は１０ピコ秒に設計する。
　９０°移相器１は、図１３の構成に限られるものではなく、９０°ハイブリッドを利用する構成、異なる接地の一対のトランジスタを利用する構成、線路長の異なる一対の伝送線路を利用する構成、一対のローパスフィルタとハイパスフィルタとを利用する構成、ポリフェーズフィルタを利用する構成、などから適切に選択すればよい。ポリフェーズフィルタは、同相信号側出力の振幅と直交信号側出力の振幅を容易に一致させることができ、かつ広帯域にわたって９０°移相動作を実現することができるので、ベクトル合成型移相器の９０°移相器として適している。また、同相の電力分配器と分配機能のない９０°移相器の組み合わせで実現してもよい。
　図１４は四象限乗算器２Ｉ，２Ｑの構成例を示すブロック図である。四象限乗算器２Ｉは、ベースに制御信号ＣＩ，バーＣＩが入力されるトランジスタ２００，２０１からなる差動回路と、同様にベースに制御信号ＣＩ，バーＣＩが入力されるトランジスタ２０２，２０３からなる差動回路と、ベースに同相信号ＶＩＮＩが入力され、コレクタがトランジスタ２００，２０１のエミッタに接続されたトランジスタ２０４と、ベースに同相信号バーＶＩＮＩが入力され、コレクタがトランジスタ２０２，２０３のエミッタに接続されたトランジスタ２０５と、一端がトランジスタ２０４，２０５のエミッタに接続され、他端に電源電圧ＶＥＥが与えられる電流源２０６と、一端がトランジスタ２０１，２０２のコレクタに接続され、他端に電源電圧ＶＣＣが与えられる負荷抵抗２０７と、一端がトランジスタ２００，２０３のコレクタに接続され、他端に電源電圧ＶＣＣが与えられる負荷抵抗２０８とから構成されている。同相信号ＶＸＩは、トランジスタ２０１，２０２のコレクタと負荷抵抗２０７との接続点から出力され、同相信号バーＶＸＩは、トランジスタ２００，２０３のコレクタと負荷抵抗２０８との接続点から出力される。
　図１４では四象限乗算器２Ｉの構成を示しているが、四象限乗算器２Ｑも同様の構成である。すなわち、図１４の制御信号ＣＩ，バーＣＩをＣＱ，バーＣＱに置き換え、同相信号ＶＩＮＩ，バーＶＩＮＩをＶＩＮＱ，バーＶＩＮＱに置き換え、同相信号ＶＸＩ，バーＶＸＩをＶＸＱ，バーＶＸＱに置き換えればよい。
　図１４に示した四象限乗算器２Ｉ，２Ｑは、ギルバ－トセル、または単に変調器と呼ばれる一般的に知られた回路である。この回路では、同相信号ＶＩＮＩ，バーＶＩＮＩ（または直交信号ＶＩＮＱ，バーＶＩＮＱ）を入力とし、この入力に同相信号側の制御信号ＣＩ，バーＣＩ（または直交信号側の制御信号ＣＱ，バーＣＱ）を乗算して、同相信号側の出力ＶＸＩ，バーＶＸＩ（または直交信号側の出力ＶＸＱ，バーＶＸＱ）を出力する。
　四象限乗算器２Ｉ，２Ｑは、図１４の構成に限られるものではなく、従来例で説明したように符号反転器と可変利得増幅器の機能に分離して実現してもよい。また、図１４では、バイポーラトランジスタを用いているが、電界効果トランジスタ（ＦＥＴ）を用いてもよい。また、入出力の線形性を向上させる等のために、各トランジスタのエミッタに抵抗器を挿入してもよい。
　図１５は合成器３の構成例を示すブロック図である。合成器３は、ベースに同相信号ＶＸＩ，バーＶＸＩが入力されるトランジスタ３００，３０１からなる差動回路と、ベースに直交信号ＶＸＱ，バーＶＸＱが入力されるトランジスタ３０２，３０３からなる差動回路と、一端がトランジスタ３００，３０１のエミッタに接続され、他端に電源電圧ＶＥＥが与えられる電流源３０４と、一端がトランジスタ３０２，３０３のエミッタに接続され、他端に電源電圧ＶＥＥが与えられる電流源３０５と、一端がトランジスタ３０１，３０３のコレクタに接続され、他端に電源電圧ＶＣＣが与えられる負荷抵抗３０６と、一端がトランジスタ３００，３０２のコレクタに接続され、他端に電源電圧ＶＣＣが与えられる負荷抵抗３０７とから構成されている。出力信号ＶＯＵＴは、トランジスタ３０１，３０３のコレクタと負荷抵抗３０６との接続点から出力され、出力信号バーＶＯＵＴは、トランジスタ３００，３０２のコレクタと負荷抵抗３０７との接続点から出力される。
　合成器３は、四象限乗算器２Ｉ，２Ｑから出力された同相信号ＶＸＩ，バーＶＸＩと直交信号ＶＸＱ，バーＶＸＱとをベクトル合成する機能を実現するもので、直交する２信号（同相成分と直交成分）の合成であるので、単純に電圧加算または電流加算をすればよい。図１５の回路では、同相信号ＶＸＩ，バーＶＸＩと直交信号ＶＸＱ，バーＶＸＱを電流加算した結果を電圧に変換して、出力信号ＶＯＵＴ，バーＶＯＵＴを得る。
　合成器３は、図１５の構成に限られるものではなく、ウィルキンソン型等の電力合成器を用いてもよい。
　図１６は制御回路４の構成例を示すブロック図である。制御回路４は、出力させたい位相φに対応した制御電圧ＶＣを入力とし、一対の四象限乗算器２Ｉ，２Ｑのための制御信号ＣＩ，ＣＱを発生する。このために制御回路４は、入力される制御電圧ＶＣから、制御信号ＣＩ＝ｃｏｓ（ＶＣ）、ＣＱ＝ｓｉｎ（ＶＣ）への変換をリアルタイムで行うアナログ演算回路で構成される。具体的には、制御回路４は、複数の参照電圧を発生する電圧発生器４００と、制御電圧ＶＣおよび２つの参照電圧を入力とし制御電圧ＶＣが２つの参照電圧の範囲内にあるか範囲外にあるかを検出する差動増幅器対４０１Ｉ，４０１Ｑ，４０２Ｉ，４０２Ｑとを構成要素として実現される。
　電圧発生器４００は、複数の参照電圧Ｖ１～Ｖ１０を発生する。必要な参照電圧の数Ｎ（Ｎは２以上の整数）は、ベクトル合成型移相器の必要な総移相量Δφから次式により計算できる。
　Ｎ＝４×（Δφ－９０°）／３６０°＋２　　　　　　　　　　　　　・・・（１）
図１６では、総移相量Δφ＝８１０°を実現するために参照電圧の数Ｎを１０としている。ここでは、制御回路４の例として、第１実施例の制御回路を例に挙げて説明しているが、第２～第１０実施例の制御回路を利用してもよいことは言うまでもない。
　差動増幅器対４０１Ｉ，４０１Ｑ，４０２Ｉ，４０２Ｑは、制御電圧ＶＣおよび２つの参照電圧Ｖｍ，Ｖｎを入力とし、制御電圧ＶＣが２つの参照電圧Ｖｍ，Ｖｎの範囲内にあるか範囲外にあるかを検出する。本実施例において差動増幅器対４０１Ｉ，４０１Ｑ，４０２Ｉ，４０２Ｑに求められる機能は、制御電圧ＶＣが２つの参照電圧の範囲内にあるか範囲外にあるか単純に２状態を検出することではなく、入力される制御電圧ＶＣから制御信号ＣＩ＝ｃｏｓ（ＶＣ）、ＣＱ＝ｓｉｎ（ＶＣ）への変換をアナログ演算することである。そこで、差動増幅器対４０１Ｉ，４０１Ｑ，４０２Ｉ，４０２Ｑの構成要素となる差動増幅器のアナログ動作を説明する。
　図１７Ａ～図１７Ｃは差動増幅器の回路構成とその動作を示す図であり、図１７Ａは差動増幅器の回路図、図１７Ｂは図１７Ａの差動増幅器の記号を示す図、図１７Ｃは図１７Ａの差動増幅器の入出力特性（ＶＣ－ＣＩ特性）を示す図である。
　差動増幅器は、図１７Ａに示すように、ベースに制御電圧ＶＣが入力されるトランジスタ４１０と、ベースに参照電圧Ｖｍが入力されるトランジスタ４１１と、一端がトランジスタ４１０，４１１のエミッタに接続され、他端に電源電圧ＶＥＥが与えられる電流源４１２と、一端がトランジスタ４１１のコレクタに接続され、他端に電源電圧ＶＣＣが与えられる負荷抵抗４１３と、一端がトランジスタ４１０のコレクタに接続され、他端に電源電圧ＶＣＣが与えられる負荷抵抗４１４とから構成されている。制御信号ＣＩは、トランジスタ４１１のコレクタと負荷抵抗４１３との接続点から出力され、制御信号バーＣＩは、トランジスタ４１０のコレクタと負荷抵抗４１４との接続点から出力される。この差動増幅器を記号で表すと、図１７Ｂのようになる。
　バイポーラトランジスタのベース接地の電流増幅率をα、電流源４１２の電流値をＩＥＥ、負荷抵抗４１３，４１４の抵抗値をＲＬ、ＶＴを定数（ＶＴ＝ｋＴ／ｑ＝２６ｍＶであり、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷）とすると、差動増幅器の出力電圧である制御信号ＣＩは次式により計算できる。
　ＣＩ＝ＲＬ・α・ＩＥＥ／（１＋ｅｘｐ（（－ＶＣ＋Ｖｍ）／ＶＴ））　・・（２）
　制御電圧ＶＣの極値を考えると、ＶＣ→∞の場合には、制御信号ＣＩはＶＨ＝ＲＬ・α・ＩＥＥに収束し、ＶＣ→－∞の場合には、制御信号ＣＩはＶＬ＝０に収束する。一方、制御電圧ＶＣが参照電圧Ｖｍの近傍の場合には、制御信号ＣＩはＶＨとＶＬの中間的なレベルとなる。本実施例では、制御電圧ＶＣを参照電圧Ｖｍの近傍の値にして、この中間的なレベルを利用することで、制御電圧ＶＣからｃｏｓ（ＶＣ）に擬似的な制御信号ＣＩをアナログ演算する。図１７Ａ～図１７Ｃの例では、制御信号ＣＩを演算する構成について示しているが、制御信号ＣＱを演算する構成も同様であり、制御電圧ＶＣからｓｉｎ（ＶＣ）に擬似的な制御信号ＣＱをアナログ演算することができる。
　図１８Ａ～図１８Ｃは差動増幅器対４０１Ｉの回路構成とその動作を示す図であり、図１８Ａは差動増幅器対４０１Ｉの回路図、図１８Ｂは図１８Ａの差動増幅器対４０１Ｉの記号を示す図、図１８Ｃは図１８Ａの差動増幅器対４０１Ｉの入出力特性（ＶＣ－ＣＩ特性）を示す図である。
　差動増幅器対４０１Ｉは、図１８Ａに示すように、ベースに制御電圧ＶＣ、参照電圧Ｖｍが入力されるトランジスタ４１５，４１６からなる差動回路と、ベースに制御電圧ＶＣ、参照電圧Ｖｎが入力されるトランジスタ４１７，４１８からなる差動回路と、一端がトランジスタ４１５，４１６のエミッタに接続され、他端に電源電圧ＶＥＥが与えられる電流源４１９と、一端がトランジスタ４１７，４１８のエミッタに接続され、他端に電源電圧ＶＥＥが与えられる電流源４２０と、一端がトランジスタ４１６，４１７のコレクタに接続され、他端に電源電圧ＶＣＣが与えられる負荷抵抗４２１と、一端がトランジスタ４１５，４１８のコレクタに接続され、他端に電源電圧ＶＣＣが与えられる負荷抵抗４２２とから構成されている。このように、差動増幅器対４０１Ｉは、２つの差動増幅器から構成され、一方の差動増幅器には制御電圧ＶＣと参照電圧Ｖｍが入力され、他方の差動増幅器には制御電圧ＶＣと参照電圧Ｖｎが入力される。
　２つの差動増幅器の出力は逆相で接続される。制御信号ＣＩは、トランジスタ４１６，４１７のコレクタと負荷抵抗４２１との接続点から出力され、制御信号バーＣＩは、トランジスタ４１５，４１８のコレクタと負荷抵抗４２２との接続点から出力される。この差動増幅器を記号で表すと、図１８Ｂのようになる。なお、入力を逆相で接続して出力を正相で接続してもよい。
　差動増幅器対４０１Ｉの出力電圧である制御信号ＣＩは次式により計算できる。
　ＣＩ＝ＲＬ・α・ＩＥＥ／（１＋ｅｘｐ（（－ＶＣ＋Ｖｎ）／ＶＴ））
　　　　＋ＲＬ・α・ＩＥＥ／（１＋ｅｘｐ（（ＶＣ－Ｖｍ）／ＶＴ））　・・（３）
　制御電圧ＶＣの極値を考えると、ＶＣ→∞の場合には、式（３）の第１項がＶＨ＝ＲＬ・α・ＩＥＥに収束し、第２項がＶＬ＝０に収束するので、制御信号ＣＩはＶＨ＝ＲＬ・α・ＩＥＥに収束する。また、ＶＣ→－∞の場合には、式（３）の第１項がＶＬ＝０に収束し、第２項がＶＨ＝ＲＬ・α・ＩＥＥに収束するので、制御信号ＣＩはＶＨ＝ＲＬ・α・ＩＥＥに収束する。一方、制御電圧ＶＣが参照電圧Ｖｍの近傍または参照電圧Ｖｎの近傍の場合には、制御信号ＣＩはＶＨとＶＬの中間的なレベルとなる。本実施例では、制御電圧ＶＣを参照電圧Ｖｍの近傍の値または参照電圧Ｖｎの近傍の値にして、この中間的なレベルを利用する。
　図１９Ａ～図１９Ｃは差動増幅器の入出力特性（ＶＣ－ＣＩ特性）を示す図であり、図１９Ａは参照電圧ＶｍとＶｎとの差が定数ＶＴと比較して十分に大きい場合（｜Ｖｍ－Ｖｎ｜＞＞８ＶＴ）の入出力特性を示す図、図１９Ｂは参照電圧ＶｍとＶｎとの差が定数ＶＴの８倍程度である場合（｜Ｖｍ－Ｖｎ｜≒８ＶＴ）の入出力特性を示す図、図１９Ｃは参照電圧ＶｍとＶｎとの差が定数ＶＴと比較して十分に小さい場合（｜Ｖｍ－Ｖｎ｜＜＜８ＶＴ）の入出力特性を示す図である。
　一般に、制御電圧ＶＣが参照電圧ＶｍとＶｎの中間電圧となったときに制御信号ＣＩは最小となるが、参照電圧ＶｍとＶｎの電圧差と定数ＶＴとの大小関係によりその振る舞いは変化する。参照電圧ＶｍとＶｎとの差が定数ＶＴと比較して十分に大きい場合には、制御信号ＣＩは、図１９Ａに示すように広い制御電圧ＶＣの範囲でＶＬ＝０に張り付く。反対に、参照電圧ＶｍとＶｎとの差が定数ＶＴと比較して十分に小さい場合には、図１９Ｃに示すように制御電圧ＶＣが参照電圧ＶｍとＶｎの中間電圧となったときに制御信号ＣＩは最小となるが、制御信号Ｃの電圧値はＶＬまで下がらない。
　参照電圧ＶｍとＶｎとの電圧差と、定数ＶＴとの関係を適切に（例えば、参照電圧ＶｍとＶｎとの電圧差を定数ＶＴの８倍程度）に選択すると、図１９Ｂに示すように制御電圧ＶＣが参照電圧ＶｍとＶｎの中間電圧となったときに、制御信号ＣＩはＶＬ＝０近傍まで下がり、かつｃｏｓ波形またはｓｉｎ波形に似た極小値を持つことになる。
　このように、参照電圧ＶｍとＶｎとの電圧差と、定数ＶＴとの関係を適切に選択すると、制御電圧ＶＣに対する制御信号ＣＩの変化の特性をｃｏｓ（ＶＣ）またはｓｉｎ（ＶＣ）に類似させることができる。さらに、制御電圧ＶＣの変化に対して制御信号ＣＩが大きく変化しており、雑音の影響を受けにくいことから、制御信号ＣＩは制御信号として適している。
　参照電圧ＶｍとＶｎとの電圧差が定数ＶＴの２倍未満または定数ＶＴの１２倍よりも大きいときには、制御信号ＣＩは正弦波、余弦波から外れた波形になる。このように、制御信号ＣＩを正弦波、余弦波に類似した波形にするには、参照電圧ＶｍとＶｎの電圧差を定数ＶＴの２倍以上１２倍以下程度に設定すると有効である。
　本実施例は、差動増幅器対の出力の擬似的なｃｏｓ特性、ｓｉｎ特性を四象限乗算器の制御に利用することを最も主要な特徴とする。
　制御回路の入出力特性は、制御電圧ＶＣが何れかの参照電圧Ｖｎ（ｎは整数）の近傍の場合には、一つの差動増幅器の遷移関数で表すことができる。そこで、差動増幅器の出力が正弦波または余弦波に近い特性を有することについて説明する。一般的な差動増幅器の差信号の入出力特性はｙ＝ｔａｎｈ（ｘ）の形式で記述できる（文献「Paul R.Gray，Robert G.Meyer，“Analysis and design of analog integrated circuits”，John Wiley ＆ Sons，Inc.，1977，P.227-231」参照）。これによれば、Ｖｃ近傍の差動増幅器の差信号Ｖｏの遷移関数は次式で表される。
Figure JPOXMLDOC01-appb-M000001
　ｔａｎｈ（ｘ）をｘ＝０近傍でテイラー展開した式は以下のようになる。
Figure JPOXMLDOC01-appb-M000002
　一方、ｓｉｎ（ｘ）をｘ＝０近傍でテイラー展開した式は以下のようになる。
Figure JPOXMLDOC01-appb-M000003
　ｔａｎｈ（ｘ）をｘ＝０近傍でテイラー展開した式（５）とｓｉｎ（ｘ）をｘ＝０近傍でテイラー展開した式（６）とを比較すると、第１項は一致しており、第２項は係数が異なるのみであり、両式は類似している。
　このように、ｘ＝０（本実施例においてはＶＣ＝Ｖｎ、ＶＣ＝Ｖｍに相当）近傍において、差動増幅器の差信号の入出力特性（ｔａｎｈ波形）は正弦（ｓｉｎ）波形に類似していることが分かる。
　次に、もう少し広い領域の制御回路の入出力特性の正弦波、余弦波との類似性について述べる。ＶＣ＝ＶｎからＶＣ＝Ｖ（ｎ＋１）を経由してＶＣ＝Ｖ（ｎ＋２）＝Ｖｍまでの制御回路の入出力特性は、隣り合う２つの差動増幅器の入出力特性の合成として記述できる。
　Ｖｏ＝ＲＬ・α・ＩＥＥ［ｔａｎｈ［（ＶＣ－Ｖｎ）／（２・ＶＴ）］
　　　　＋ｔａｎｈ［（Ｖ（ｎ＋２）－ＶＣ）／（２・ＶＴ）］－１］　・・・（７）
　制御回路出力ＣＩ，ＣＱの十分に大きい振幅を得るためには、ＶＣ＝Ｖ（ｎ＋１）において、隣り合う２つの差動増幅器が両方ともほとんどオンまたはオフになる必要がある。２つの差動増幅器が両方ともほとんどオンまたはオフになるためには、（Ｖ（ｎ＋２）－Ｖｎ）がＶＴ（＝ｋＴ／ｑ）よりも十分に大きい必要がある。一方で、（Ｖ（ｎ＋２）－Ｖｎ）が過度に大きすぎると、ＣＩ，ＣＱの特性は図１９Ａに示したような形状となり、式（８）に記載の理想的な正弦波の形状からかい離する。
　Ｖｉｄｅａｌ＝ＲＬ・α・ＩＥＥｓｉｎ［（ＶＣ－Ｖｎ）・π／ＶＴ］　・・（８）
　Ｖｉｄｅａｌは差動増幅器の差信号Ｖｏの理想値を表す。ＣＩ，ＣＱ特性の理想的な正弦波の形状からのかい離は、移相動作の線形性の悪化や、出力振幅の一定性の悪化をもたらす。式（７）に示した制御回路の入出力特性と式（８）に示した理想的な入出力特性とを計算した結果を図２０Ａ～図２０Ｂに示す。図２０Ａ～図２０Ｂの縦軸は出力電圧、横軸は制御電圧ＶＣである。図２０ＡはＶ（ｎ＋２）－Ｖｎが４．６ＶＴの場合を示し、図２０ＢはＶ（ｎ＋２）－Ｖｎが７．７ＶＴの場合を示し、図２０ＣはＶ（ｎ＋２）－Ｖｎが１５．４ＶＴの場合を示している。
　差動増幅器の差信号Ｖｏの理想的な正弦波からのかい離の２乗値（Ｖｏ－Ｖｉｄｅａｌ）2をＶＣ＝ＶｎからＶＣ＝Ｖ（ｎ＋２）まで２１ポイント合計した値Δ（任意単位）は、図２１に示すように、（Ｖ（ｎ＋２）－Ｖｎ）が１９６ｍＶ、すなわち７．５・ＶＴ（周囲温度が３００Ｋの場合）の場合に最小になる。
　すなわち、参照電圧ＶｍとＶｎの電圧差が定数ＶＴの８倍程度（上記の図２０Ａ～図２０Ｂの例によれば厳密には７．５倍程度）の場合に、制御回路の広い範囲の入出力特性が正弦波、余弦波と類似性が高くなることが分かる。また、制御回路の入出力特性を正弦波、余弦波と見なせる特性にするには、参照電圧ＶｍとＶｎの電圧差を、定数ＶＴの２倍以上１２倍以下程度に設定すると好ましいと見積もることができる。この理由は以下のとおりである。
　まず、参照電圧ＶｍとＶｎの電圧差の上限は、差動増幅器の差信号Ｖｏの理想的な正弦波からのかい離｜Ｖｏ－Ｖｉｄｅａｌ｜の最大値が理想的な正弦波の最大振幅の２５％以内である条件から決定した。Ｖｍ－Ｖｎを１９６ｍＶ（＝７．５・ＶＴ）から増大させていくと、Ｖｍ－Ｖｎ＝３０３ｍＶ（＝１１．７・ＶＴ）のときに、｜Ｖｏ－Ｖｉｄｅａｌ｜の最大値が理想的な正弦波の最大振幅の２５％に達する。したがって、参照電圧ＶｍとＶｎの電圧差の上限は、定数ＶＴの１２倍程度と見積もることができる。
　次に、参照電圧ＶｍとＶｎの電圧差の下限は、以下の（Ａ）、（Ｂ）を考慮して見積もった。
　（Ａ）参照電圧ＶｍとＶｎの電圧差Ｖｍ－Ｖｎを１９６ｍＶ（＝７．５・ＶＴ）から減少させると、ＣＩ，ＣＱの振幅が小さくなり、計算上は理想からかい離するものの、波形自体は正弦波、余弦波に近い形状を保つ（図２０Ａ参照）。そこで、下限については、差動増幅器の差信号Ｖｏの理想的な正弦波からのかい離｜Ｖｏ－Ｖｉｄｅａｌ｜の最大値が理想的な正弦波の最大振幅の２５％以内との条件を緩和し、かい離｜Ｖｏ－Ｖｉｄｅａｌ｜の最大値が理想的な正弦波の最大振幅の５０％以内との条件から決定した。具体的には、Ｖｍ－Ｖｎを１９６ｍＶ（＝７．５・ＶＴ）から減少させていくと、Ｖｍ－Ｖｎ＝１０２ｍＶ（＝３．９・ＶＴ）のときに、｜Ｖｏ－Ｖｉｄｅａｌ｜の最大値が理想的な正弦波の最大振幅の５０％に達する。
　（Ｂ）差動増幅器を２段の差動増幅器の縦続接続により実現する場合、参照電圧ＶｍとＶｎの電圧差Ｖｍ－Ｖｎを概ね半分にすることができる。この場合も考慮すると、参照電圧ＶｍとＶｎの電圧差の下限をさらに半分にする必要がある。具体的には、Ｖｍ－Ｖｎ＝５１ｍＶ（＝２・ＶＴ）が下限となる。したがって、参照電圧ＶｍとＶｎの電圧差の下限は、定数ＶＴの２倍程度と見積もることができる。
　以上の理由により、制御回路の入出力特性を正弦波、余弦波と見なせる特性にするには、参照電圧ＶｍとＶｎの電圧差を、定数ＶＴの２倍以上１２倍以下程度に設定すると好ましい。
　なお、差動増幅器対を構成する差動増幅器に負帰還回路を付加すると、差動増幅器の利得を調整することができ、差動増幅器対の入出力（ＶＣ－ＣＩ）特性を変化させることができる。例えば各トランジスタのエミッタに抵抗を挿入することにより負帰還を付加することができる。負帰還回路の付加により、Ｖｍ、Ｖｎ、ＶＴの条件を変えずに差動増幅器対の入出力特性を調整し、擬似ｃｏｓ特性、擬似ｓｉｎ特性を向上させる設計が可能となる。
　また、図１７～図１９では、制御信号ＣＩ，バーＣＩを生成する差動増幅器対について説明しているが、制御信号ＣＱ，バーＣＱを生成する差動増幅器対も同様の構成で実現することができる。
　制御回路４の詳細な実現例は、図１～図１０に示したとおりである。差動増幅器対４０１Ｉは、差動増幅器４４０Ｉ，４４１Ｉによって構成され、差動増幅器対４０２Ｉは、差動増幅器４４２Ｉ，４４３Ｉによって構成されている。同様に、差動増幅器対４０１Ｑは、差動増幅器４４０Ｑ，４４１Ｑによって構成され、差動増幅器対４０２Ｑは、差動増幅器４４２Ｑ，４４３Ｑによって構成されている。同相信号側の差動増幅器４４０Ｉ～４４４Ｉは第１の差動増幅器グループを構成し、直交信号側の差動増幅器４４０Ｑ～４４４Ｑは第２の差動増幅器グループを構成している。
　参照電圧の数Ｎ（Ｎは２以上の整数）は、ベクトル合成型移相器の必要な総移相量を得るために任意の整数から選択することが可能であり、図１～図１０ではＮ＝１０の場合を記載している。第１の差動増幅器グループに含まれる差動増幅器の個数と第２の差動増幅器グループに含まれる差動増幅器の個数との総和は、Ｎである。したがって、Ｎ＝９を実現する場合は図１～図１０の構成から差動増幅器４４４Ｉを削除すればよく、Ｎ＝８を実現する場合は差動増幅器４４４Ｉ，４４４Ｑを削除すればよい。
　これまでの説明では、差動増幅器対をひとつの機能を実現する単位として捉えて説明してきたが、擬似的なｃｏｓ特性もしくはｓｉｎ特性を発生する機能を実現する最小単位は差動増幅器である。１個の差動増幅器対（すなわち、２個の差動増幅器）でｃｏｓ特性、ｓｉｎ特性の３６０°に相当する特性を実現できるが、差動増幅器の単位で特性の追加または削除が可能であり、この追加または削除は、ｃｏｓ特性、ｓｉｎ特性の１８０°に相当する特性の追加または削除に相当する。
　図１～図１０では、同相信号側の制御信号ＣＩの発生に差動増幅器を５個（差動増幅器対が２個と差動増幅器１個）、直交信号側の制御信号ＣＱの発生に差動増幅器を５個（差動増幅器対が２個と差動増幅器１個）利用している。したがって、同相信号側と直交信号側のそれぞれで１８０°×５＝９００°のｃｏｓ特性およびｓｉｎ特性が得られる。ただし、制御信号ＣＩとＣＱで９０°に相当する位相分動作がずれているので、ベクトル合成型移相器としては、９００°－９０°＝８１０°の移相量が得られる。
　図２２は図１～図１０に示した同相信号側の差動増幅器対４０１Ｉ，４０２Ｉおよび差動増幅器４４４Ｉの構成例を示す回路図である。差動増幅器４４０Ｉは、トランジスタ４５０，４５１と、電流源４５４と、負荷抵抗４６５，４６６とから構成され、差動増幅器４４１Ｉは、トランジスタ４５２，４５３と、電流源４５５と、負荷抵抗４６５，４６６とから構成され、差動増幅器４４２Ｉは、トランジスタ４５６，４５７と、電流源４６０と、負荷抵抗４６５，４６６とから構成され、差動増幅器４４３Ｉは、トランジスタ４５８，４５９と、電流源４６１と、負荷抵抗４６５，４６６とから構成され、差動増幅器４４４Ｉは、トランジスタ４６２，４６３と、電流源４６４と、負荷抵抗４６５，４６６とから構成されている。
　図２３は制御回路４の入出力特性を示す図である。動作を大局的に捉えるために、図１６に示した制御回路４の構成と図１９に示した差動増幅器対の入出力特性とを用いて制御回路４全体の動作を説明する。
　まず、参照電圧Ｖｍとして電圧Ｖ９が入力され、参照電圧Ｖｎとして電圧Ｖ７が入力される差動増幅器対４０１Ｉに注目して動作を説明する。制御電圧ＶＣが電圧Ｖ６よりも大きく、電圧Ｖ１０よりも小さい領域では、制御信号ＣＩは図１９Ｂと同様な特性となっている。すなわち、電圧Ｖ６を位相の基準（０°）と考えると、制御信号ＣＩのレベルは擬似的に、ＶＣ＝Ｖ６においてｃｏｓ（０°）、ＶＣ＝Ｖｎ＝Ｖ７においてｃｏｓ（９０°）、ＶＣ＝Ｖ８においてｃｏｓ（１８０°）、ＶＣ＝Ｖｍ＝Ｖ９においてｃｏｓ（２７０°）と理解することができる。図１９Ｂによれば、ｃｏｓ（０°）の電圧値はＶＨ、ｃｏｓ（１８０°）の電圧値はＶＬ、ｃｏｓ（９０°）、ｃｏｓ（２７０°）の電圧値はＶＨとＶＬの中間の値である。本実施例では、図２３に示すようにＶＨを「１」、ＶＬを「－１」、ＶＨとＶＬの中間の値を「０」としている。
　さらに、参照電圧Ｖｍとして電圧Ｖ５が入力され、参照電圧Ｖｎとして電圧Ｖ３が入力される差動増幅器対４０２Ｉに注目して動作を説明する。制御電圧ＶＣが電圧Ｖ２よりも大きく、電圧Ｖ６よりも小さい領域では、制御信号ＣＩは図１９Ｂと同様な特性となっている。すなわち、電圧Ｖ２を位相の基準（０°）と考えると、制御信号ＣＩのレベルは擬似的に、ＶＣ＝Ｖ２においてｃｏｓ（０°）、ＶＣ＝Ｖｎ＝Ｖ３においてｃｏｓ（９０°）、ＶＣ＝Ｖ４においてｃｏｓ（１８０°）、ＶＣ＝Ｖｍ＝Ｖ５においてｃｏｓ（２７０°）と理解することができる。
　以上説明した２つの差動増幅器対４０１Ｉ，４０２Ｉにより、制御電圧ＶＣが電圧Ｖ２からＶ１０の領域で７２０°分に相当する疑似的なｃｏｓ特性が得られることが分かる。さらに、電圧Ｖ１が入力される差動増幅器（図１～図１０の差動増幅器４４４Ｉ）が設けられることにより、制御信号ＣＩは電圧Ｖ１においてｃｏｓ（２７０°）に相当する値となる。２つの差動増幅器対４０１Ｉ，４０２Ｉと差動増幅器４４４Ｉとを合わせると、制御電圧ＶＣが電圧Ｖ１からＶ１０の領域で８１０°分に相当する疑似的なｃｏｓ特性が得られることになる。
　次に、参照電圧Ｖｍとして電圧Ｖ１０が入力され、参照電圧Ｖｎとして電圧Ｖ８が入力される差動増幅器対４０１Ｑに注目して動作を説明する。制御電圧ＶＣが電圧Ｖ７よりも大きい領域では、制御信号ＣＱは図１９Ｂの制御信号ＣＩと同様な特性となっている。９０°基準をずらして考えて、Ｖ６を位相の基準（０°）と考えると、制御信号ＣＱのレベルは擬似的に、ＶＣ＝Ｖ６においてｓｉｎ（０°）、ＶＣ＝Ｖ７においてｓｉｎ（９０°）、ＶＣ＝Ｖｎ＝Ｖ８においてｓｉｎ（１８０°）、ＶＣ＝Ｖ９においてｓｉｎ（２７０°）と理解することができる。
　さらに、参照電圧Ｖｍとして電圧Ｖ６が入力され、参照電圧Ｖｎとして電圧Ｖ４が入力される差動増幅器対４０２Ｑに注目して動作を説明する。制御電圧ＶＣが電圧Ｖ３よりも大きく、電圧Ｖ７よりも小さい領域では、制御信号ＣＱは図１９Ｂの制御信号ＣＩと同様な特性となっている。９０°基準をずらして考えて、Ｖ２を位相の基準（０°）と考えると、制御信号ＣＱのレベルは擬似的に、ＶＣ＝Ｖ２においてｓｉｎ（０°）、ＶＣ＝Ｖ３においてｓｉｎ（９０°）、ＶＣ＝Ｖｎ＝Ｖ４においてｓｉｎ（１８０°）、ＶＣ＝Ｖ５においてｓｉｎ（２７０°）と理解することができる。
　以上説明した２つの差動増幅器対４０１Ｑ，４０２Ｑにより、制御電圧ＶＣが電圧Ｖ２からＶ１０の領域で７２０°分に相当する疑似的なｓｉｎ特性が得られることが分かる。さらに、電圧Ｖ２が入力される差動増幅器（図１～図１０の差動増幅器４４４Ｑ）が設けられることにより、制御信号ＣＱはＶＣ＝Ｖ２においてｓｉｎ（０°）、ＶＣ＝Ｖ１においてｓｉｎ（２７０°）に相当する値となる。２つの差動増幅器対４０１Ｑ，４０２Ｑと差動増幅器４４４Ｑとを合わせると、制御電圧ＶＣが電圧Ｖ１からＶ１０の領域で８１０°分に相当する疑似的なｓｉｎ特性が得られることになる。
　このように、本実施例の制御回路４は、入力される制御電圧ＶＣから、制御信号ＣＩ＝ｃｏｓ（ＶＣ）、ＣＱ＝ｓｉｎ（ＶＣ）への変換をリアルタイムで行うアナログ演算回路となっている。同相信号側の制御信号ＣＩと直交信号側の制御信号ＣＱを同時に得ることができるのは、制御回路４内の電圧発生器４００が発生する複数の参照電圧を、同相信号側の演算を行う差動増幅器対と直交信号側の演算を行う差動増幅器対に交互に入力するからであり、この接続方法は本実施例を特徴づける主要な要素である。例えば図１～図１０の例では、電圧Ｖ９，Ｖ７，Ｖ５，Ｖ３，Ｖ１を同相信号側の演算に使用し、電圧Ｖ１０，Ｖ８，Ｖ６，Ｖ４，Ｖ２を直交信号側の演算に使用している。
　入力される制御電圧ＶＣから、制御信号ＣＩ＝ｃｏｓ（ＶＣ）、ＣＱ＝ｓｉｎ（ＶＣ）への変換のアナログ演算が理想的に誤差なく実現される場合には、制御電圧ＶＣを変化させ、ベクトル合成型移相器の出力信号の移相量φが変化したときでも、ベクトル合成型移相器の出力振幅を一定に保つことができる。ただし、本実施例の制御回路４は擬似的なｃｏｓ特性、ｓｉｎ特性を発生させることを目的としており、現実には設計誤差や外部環境変動による誤差も存在するので、厳密に出力振幅を一定に保つことはできない。本実施例のベクトル合成型移相器の設計にあたっては、出力振幅の一定性の要求条件から、必要とされるアナログ演算の設計精度を決定すればよい。
　図２４は本実施例のベクトル合成型移相器の制御電圧ＶＣと出力信号の移相量φとの関係を示す図である。制御電圧ＶＣを電圧Ｖ１からＶ１０まで変化させることにより、ベクトル合成型移相器の出力信号ＶＯＵＴの位相を０°から８１０°にわたって変化させることができる。
　図２５は差動増幅器の構成として図１～図１０、図２２に示した構成を用いた場合の制御回路４の入出力特性を、現実のトランジスタのモデルでシミュレーションした結果を示す図である。図２５によれば、図２３とほぼ一致する疑似的なｃｏｓ特性、ｓｉｎ特性が得られることが分かる。
　図２６Ａ～図２６Ｂは図１７Ａに示した差動増幅器の別の回路構成とその動作を示す図であり、図２６Ａは差動増幅器の回路図、図２６Ｂは図２６Ａの差動増幅器の入出力特性（ＶＣ－ＣＩ特性）を示す図である。図２６Ｂにおいて、１５０は図１７Ａに示した差動増幅器の入出力特性、１５１は図２６Ａの差動増幅器の入出力特性を示している。
　差動増幅器は、図２６Ａに示すように、ベースに制御電圧ＶＣが入力されるトランジスタ５００と、ベースに参照電圧Ｖｍが入力されるトランジスタ５０１と、一端に電源電圧ＶＥＥが与えられる電流源５０２と、一端に電源電圧ＶＣＣが与えられるレベルシフト用抵抗５０３と、一端がトランジスタ５００のコレクタに接続され、他端がレベルシフト用抵抗５０３の他端に接続される負荷抵抗５０４と、一端がトランジスタ５０１のコレクタに接続され、他端がレベルシフト用抵抗５０３の他端に接続される負荷抵抗５０５と、一端がトランジスタ５００のエミッタに接続され、他端が電流源５０２の他端に接続される負帰還抵抗５０６と、一端がトランジスタ５０１のエミッタに接続され、他端が電流源５０２の他端に接続される負帰還抵抗５０７と、ベースがトランジスタ５００のコレクタに接続されるトランジスタ５０８と、ベースがトランジスタ５０１のコレクタに接続されるトランジスタ５０９と、一端に電源電圧ＶＥＥが与えられる電流源５１０と、一端がトランジスタ５０８のコレクタに接続され、他端に電源電圧ＶＣＣが与えられる負荷抵抗５１１と、一端がトランジスタ５０９のコレクタに接続され、他端に電源電圧ＶＣＣが与えられる負荷抵抗５１２と、一端がトランジスタ５０８のエミッタに接続され、他端が電流源５１０の他端に接続される負帰還抵抗５１３と、一端がトランジスタ５０９のエミッタに接続され、他端が電流源５１０の他端に接続される負帰還抵抗５１４とから構成されている。制御信号ＣＩは、トランジスタ５０８のコレクタと負荷抵抗５１１との接続点から出力され、制御信号バーＣＩは、トランジスタ５０９のコレクタと負荷抵抗５１２との接続点から出力される。
　図１７Ａの回路では、参照電圧ＶｍとＶｎとの電圧差が定数ＶＴの８倍程度必要であり、周囲温度が３００Ｋのときに定数ＶＴが２６ｍＶであるので、結果として外部参照電圧ＶＲＴとＶＲＢとの電圧差が８ＶＴ・４．５≒１Ｖ程度に決まってしまい、設計の自由度が少ない。また、図１７Ａの回路では、上記のとおり負帰還抵抗（各トランジスタのエミッタに付加する抵抗）により差動増幅器の入出力特性を調整できるが、外部参照電圧ＶＲＴとＶＲＢとの電圧差が大きくなる方向にしか調整することができない。
　これに対して、図２６Ａの回路では、複数の差動増幅器を縦続接続することにより、図２６Ｂに示すように図１７Ａの差動増幅器よりも急峻な入出力特性（ＶＣ－ＣＩ特性）が得られるので、外部参照電圧ＶＲＴとＶＲＢとの電圧差を小さく（例えば０．５Ｖ程度に）設計することができる。例えば図２３において参照電圧Ｖ１が外部参照電圧ＶＲＴに相当し、参照電圧Ｖ１０が外部参照電圧ＶＲＢに相当するとすれば、ＶＣ－ＣＩ特性の正弦波曲線が急峻であればＶ１－Ｖ１０（ＶＲＴ－ＶＲＢ）間の電位差が小さくなる。さらに、負帰還抵抗により外部参照電圧ＶＲＴとＶＲＢとの電圧差を大きくすることもでき、設計の自由度を増やすことができる。また、図２６Ａの回路では、レベルシフト用抵抗５０３を設けることにより、エミッタフォロアを用いることなく複数の差動増幅器を縦続接続しており、回路規模の縮小、低消費電力に効果がある。
　図２７は図１～図１０に示した同相信号側の差動増幅器対４０１Ｉ，４０２Ｉおよび差動増幅器４４４Ｉの別の構成例を示す回路図である。差動増幅器４４０Ｉは、トランジスタ４７０，４７１，４７６と、電流源４７４と、抵抗４７８とから構成され、差動増幅器４４１Ｉは、トランジスタ４７２，４７３，４７７と、電流源４７５と、抵抗４７９とから構成され、差動増幅器４４２Ｉは、トランジスタ４８０，４８１，４８６と、電流源４８４と、抵抗４８８とから構成され、差動増幅器４４３Ｉは、トランジスタ４８２，４８３，４８７と、電流源４８５と、抵抗４８９とから構成され、差動増幅器４４４Ｉは、トランジスタ４９０，４９１，４９３と、電流源４９２と、抵抗４９４とから構成されている。図２７の回路によれば、図２２の回路と同様の入出力特性を得ることができる。なお、直交信号側の差動増幅器対４０１Ｑ，４０２Ｑおよび差動増幅器４４４Ｑについても、図２７と同様に実現できることは言うまでもない。
　従来のベクトル合成型移相器は、大規模なディジタル回路やＤＡＣを含む制御回路を利用するため、回路規模と消費電力が大きくなるという問題点があった。このような回路規模と消費電力の増大は、ベクトル合成型移相器を搭載する光通信のトランシーバのサイズおよびコストの増大を招くことになる。また、従来のベクトル合成型移相器は、その制御帯域（位相を制御できる最高速度）が制御回路の帯域に制限されるという問題点があった。このため、光通信のトランシーバにおけるＮＲＺ（Non Return to Zero）－ＲＺ（Return to Zero）変換にベクトル合成型移相器を利用する場合に、環境変化による擾乱（電源電圧変動等）による位相変動耐性を十分に高くすることができず、ＮＲＺ－ＲＺ変換の位相位置をフィードバック制御しようとしたときに、十分に高い制御帯域を実現できないという問題が発生する。
　従来のベクトル合成型移相器の制御回路を削除し、可変利得増幅器の制御信号ＤＡＩまたはＤＡＱのどちらか一方（あるいは制御信号ＣＩまたはＣＱのどちらか一方）のアナログレベル（電圧または電流）を外部から直接与える方法をとれば、前述の制御帯域の問題は解決できる。しかしながら、この方法では、可変な位相φが０°～１８０°の範囲に限定されるという問題、および出力振幅が位相によって大きく変動するという問題（例えば、ＣＱ＝０．５に固定してＣＩを－１から１まで変化させると、出力振幅は最大値（５１／２）／２から最小値１／２の間で変化する）という問題が発生する。
　これに対して、本実施例では、差動増幅器の正弦波または余弦波に類似した出力特性を利用することにより、ディジタル回路とＤＡＣとを用いずにアナログの差動増幅器を用いて、信号振幅を調整する手段（可変利得増幅器または四象限乗算器）の制御信号を発生させる制御回路を提供することができる。したがって、本実施例の制御回路をベクトル合成型移相器に適用すれば、小回路規模、低消費電力、広制御帯域、広移相範囲、出力振幅の変動抑圧を同時に達成するベクトル合成型移相器を提供することができる。
　図２８は、本実施例のベクトル合成型移相器をＩｎＰ　ＨＢＴ（Heterojunction Bipolar Transistor）により集積化したＩＣにおける制御電圧ＶＣと出力信号の移相量φとの関係の温度依存性を示す図である。ここでは、制御回路４として、図８に示した第８実施例の制御回路を用いている。ベクトル合成型移相器への入力信号は２１．５ＧＨｚの正弦波である。図２８によれば、制御電圧ＶＣを変化させることにより、０°から８１０°までの広大な移相が実現されていることが分かる。また、図２６Ａに示す差動増幅器の採用により、制御電圧ＶＣの範囲を０．５Ｖという小さい値で実現することができる。また、図８に示した制御回路の採用により、２５℃から８０℃までの温度変化に対して、４０°以下の小さい位相変動に抑制可能なことが分かる。
　図２９は、本実施例のベクトル合成型移相器をＩｎＰ　ＨＢＴにより集積化したＩＣにおける制御電圧ＶＣと出力信号の移相量φとの関係の電源電圧依存性を示す図である。ベクトル合成型移相器への入力信号は２１．５ＧＨｚの正弦波である。ここでは、電源電圧ＶＣＣを接地電位としている。図８に示した制御回路の採用により、電源電圧ＶＥＥが－５．２０Ｖから＋５％変動した場合（－４．９４Ｖ）、あるいは－５％変動した場合（－５．４６Ｖ）でも、４０°以下の小さい位相変動に抑制可能なことが分かる。
　図３０は、本実施例のベクトル合成型移相器をＩｎＰ　ＨＢＴにより集積化したＩＣにおける制御電圧ＶＣと出力振幅との関係を示す図である。ベクトル合成型移相器への入力信号は２１．５ＧＨｚの正弦波である。図８に示した回路の採用により、制御回路は理想的な正弦波、余弦波に近い制御信号ＣＩ，ＣＱを発生することができる。この結果、制御電圧ＶＣの可変範囲（－０．５Ｖ～０Ｖ）において、ベクトル合成型移相器の平均出力振幅３６０ｍＶに対して振幅変動分は±１１ｍＶであり、３％程度の小さい振幅変動に抑制可能なことが分かる。
［第１２実施例］
　次に、本発明の第１２実施例について説明する。図３１は本発明の第１２実施例に係る制御回路４ａの構成を示すブロック図であり、図１６と同様の構成には同一の符号を付してある。ベクトル合成型移相器全体の構成は、第１１実施例と同じである。
　本実施例は、ベクトル合成型移相器の総移相量Δφが６３０°となるように、参照電圧の数Ｎを８とした例である。したがって、同相信号側の第１の差動増幅器グループに含まれる差動増幅器と直交信号側の第２の差動増幅器グループに含まれる差動増幅器を４個ずつにすればよい。
　図３２は制御回路４ａのより詳細な実現例を示すブロック図である。電圧発生器４００ｃは、抵抗４０００～４００６からなる抵抗ラダーによって構成されている。差動増幅器対４０１Ｉは、差動増幅器４４０Ｉ，４４１Ｉによって構成され、差動増幅器対４０２Ｉは、差動増幅器４４２Ｉ，４４３Ｉによって構成されている。同様に、差動増幅器対４０１Ｑは、差動増幅器４４０Ｑ，４４１Ｑによって構成され、差動増幅器対４０２Ｑは、差動増幅器４４２Ｑ，４４３Ｑによって構成されている。ここでは、図１に示した第１実施例の制御回路において、差動増幅器４４４Ｉ，４４４Ｑを削除し、電圧発生器から抵抗４００７，４００８を削除した例を示しているが、第２～第１０実施例の制御回路においても同様の変更を加えることにより、制御回路４ａを実現できることは言うまでもない。
　図３３は制御回路４ａの入出力特性を示す図である。図３１に示した制御回路４ａの構成と図１９に示した差動増幅器対の入出力特性とを用いて制御回路４ａ全体の動作を説明する。
　まず、参照電圧Ｖｍとして電圧Ｖ９が入力され、参照電圧Ｖｎとして電圧Ｖ７が入力される差動増幅器対４０１Ｉに注目して動作を説明する。制御電圧ＶＣが電圧Ｖ６よりも大きく、電圧Ｖ１０よりも小さい領域では、制御信号ＣＩは図１９Ｂと同様な特性となっている。すなわち、電圧Ｖ６を位相の基準（０°）と考えると、制御信号ＣＩのレベルは擬似的に、ＶＣ＝Ｖ６においてｃｏｓ（０°）、ＶＣ＝Ｖｎ＝Ｖ７においてｃｏｓ（９０°）、ＶＣ＝Ｖ８においてｃｏｓ（１８０°）、ＶＣ＝Ｖｍ＝Ｖ９においてｃｏｓ（２７０°）と理解することができる。
　さらに、参照電圧Ｖｍとして電圧Ｖ５が入力され、参照電圧Ｖｎとして電圧Ｖ３が入力される差動増幅器対４０２Ｉに注目して動作を説明する。制御電圧ＶＣが電圧Ｖ２よりも大きく、電圧Ｖ６よりも小さい領域では、制御信号ＣＩは図１９Ｂと同様な特性となっている。すなわち、電圧Ｖ２を位相の基準（０°）と考えると、制御信号ＣＩのレベルは擬似的に、ＶＣ＝Ｖ２においてｃｏｓ（０°）、ＶＣ＝Ｖｎ＝Ｖ３においてｃｏｓ（９０°）、ＶＣ＝Ｖ４においてｃｏｓ（１８０°）、ＶＣ＝Ｖｍ＝Ｖ５においてｃｏｓ（２７０°）と理解することができる。
　以上説明した２つの差動増幅器対４０１Ｉ，４０２Ｉにより、制御電圧ＶＣが電圧Ｖ２からＶ１０の領域で７２０°分に相当（電圧Ｖ３からＶ１０の領域で６３０°分に相当）する疑似的なｃｏｓ特性が得られることが分かる。
　次に、参照電圧Ｖｍとして電圧Ｖ１０が入力され、参照電圧Ｖｎとして電圧Ｖ８が入力される差動増幅器対４０１Ｑに注目して動作を説明する。制御電圧ＶＣが電圧Ｖ７よりも大きい領域では、制御信号ＣＱは図１９Ｂの制御信号ＣＩと同様な特性となっている。９０°基準をずらして考えて、Ｖ６を位相の基準（０°）と考えると、制御信号ＣＱのレベルは擬似的に、ＶＣ＝Ｖ６においてｓｉｎ（０°）、ＶＣ＝Ｖ７においてｓｉｎ（９０°）、ＶＣ＝Ｖｎ＝Ｖ８においてｓｉｎ（１８０°）、ＶＣ＝Ｖ９においてｓｉｎ（２７０°）と理解することができる。
　さらに、参照電圧Ｖｍとして電圧Ｖ６が入力され、参照電圧Ｖｎとして電圧Ｖ４が入力される差動増幅器対４０２Ｑに注目して動作を説明する。制御電圧ＶＣが電圧Ｖ３よりも大きく、電圧Ｖ７よりも小さい領域では、制御信号ＣＱは図１９Ｂの制御信号ＣＩと同様な特性となっている。９０°基準をずらして考えて、Ｖ２を位相の基準（０°）と考えると、制御信号ＣＱのレベルは擬似的に、ＶＣ＝Ｖ２においてｓｉｎ（０°）、ＶＣ＝Ｖ３においてｓｉｎ（９０°）、ＶＣ＝Ｖｎ＝Ｖ４においてｓｉｎ（１８０°）、ＶＣ＝Ｖ５においてｓｉｎ（２７０°）と理解することができる。
　以上説明した２つの差動増幅器対４０１Ｑ，４０２Ｑにより、制御電圧ＶＣが電圧Ｖ３からＶ１０の領域で６３０°分に相当する疑似的なｓｉｎ特性が得られることが分かる。
　このように、本実施例の制御回路４ａは、入力される制御電圧ＶＣから、制御信号ＣＩ＝ｃｏｓ（ＶＣ）、ＣＱ＝ｓｉｎ（ＶＣ）への変換をリアルタイムで行うアナログ演算回路となっている。同相信号側の制御信号ＣＩと直交信号側の制御信号ＣＱを同時に得ることができるのは、制御回路４ａ内の電圧発生器４００ａが発生する複数の参照電圧を、同相信号側の演算を行う差動増幅器対と直交信号側の演算を行う差動増幅器対に交互に入力するからであり、この接続方法は本実施例を特徴づける主要な要素である。例えば図３１の例では、電圧Ｖ９，Ｖ７，Ｖ５，Ｖ３を同相信号側の演算に使用し、電圧Ｖ１０，Ｖ８，Ｖ６，Ｖ４を直交信号側の演算に使用している。
　図３４は本実施例のベクトル合成型移相器の制御電圧ＶＣと出力信号の移相量φとの関係を示す図である。制御電圧ＶＣを電圧Ｖ３からＶ１０まで変化させることにより、ベクトル合成型移相器の出力信号ＶＯＵＴの位相を０°から６３０°にわたって変化させることができる。
　なお、第１１、第１２実施例では、同相信号側と直交信号側にそれぞれ複数の差動増幅器対を配置する構成を示したが、同相信号側と直交信号側にそれぞれ１つの差動増幅器対を配置する構成を用いても、第１１、第１２実施例の制御回路４，４ａの動作（入力される制御電圧から正弦波または余弦波に類似する制御信号への変換をアナログ演算する）を実現することができる。
　また、同相信号側と直交信号側にそれぞれ１つの差動増幅器を配置する構成を用いても、第１１、第１２実施例の制御回路４，４ａの動作を実現することができる。
［第１３実施例］
　次に、本発明の第１３実施例について説明する。図３５は本発明の第１３実施例に係る光トランシーバの送信器の構成を示すブロック図である。本実施例は、第１１、第１２実施例のベクトル合成型移相器を光トランシーバのＮＲＺ－ＲＺ変換回路に適用したものである。
　光トランシーバの送信器は、レーザ１０と、マッハツェンダ変調器１１と、シリアライザ１２と、変調器ドライバ１３と、ＮＲＺ－ＲＺ変換回路１４とを有する。
　ＮＲＺ－ＲＺ変換回路１４は、マッハツェンダ変調器１５と、ベクトル合成型移相器１６と、位相制御回路１７と、変調器ドライバ１８とから構成されている。
　シリアライザ１２は、低速のパラレルデータを入力とし、高速のシリアルデータを出力する。シリアライザ１２の出力データは、変調方式が例えばＯＯＫ（On-Off Keying）、ＤＰＳＫ（Differential Phase Shift Keying）の場合は１本（差動信号の場合は２本）であり、変調方式がＤＱＰＳＫ（Differential Quadrature Phase Shift Keying）の場合は２本（差動信号の場合は４本）である。
　シリアライザ１２の出力データは、変調器ドライバ１３によってマッハツェンダ変調器１１を駆動できる電圧振幅に増幅される。
　マッハツェンダ変調器１１は、レーザ１０から入力される連続光を、変調器ドライバ１３の出力信号に応じて位相変調または振幅変調し、ＮＲＺ信号光を出力する。
　ＮＲＺ－ＲＺ変換回路１４は、ＮＲＺ信号光とクロックとを入力とし、ＮＲＺ信号光をＲＺ信号光に変換して出力する。
　シリアライザ１２からＮＲＺ－ＲＺ変換回路１４に入力されるクロックは、ベクトル合成型移相器１６によって最適位相に調整され、変調器ドライバ１８によってマッハツェンダ変調器１５を駆動できる電圧振幅に増幅される。なお、最適位相とは、マッハツェンダ変調器１５に入力されるＮＲＺ信号光とクロックとの位相関係が最も適切な位相関係のことであり、一般にはＮＲＺ信号光が最も安定している位相をクロックでＲＺ信号に切り取る位相関係のことである。
　マッハツェンダ変調器１５は、入力されたＮＲＺ信号光を、変調器ドライバ１８の出力信号に応じて切り取る（すなわち、振幅変調する）ことでＲＺ信号光を出力する。
　ここで、クロックの最適位相の調整は、位相制御回路１７が例えばベクトル合成型移相器１６の出力波形をモニタして、ベクトル合成型移相器１６を制御することにより行われる。クロック位相の最適位相からのずれは、例えば電圧情報として検出される。位相制御回路１７は、この情報に基づいてクロックが最適位相になるように制御電圧ＶＣを出力し、ベクトル合成型移相器１６を制御する。
　本実施例では、第１１、第１２実施例のベクトル合成型移相器を光トランシーバに適用することにより、サイズおよびコスト低下を実現することができる。特に、第１１、第１２実施例のベクトル合成型移相器を、光トランシーバにおけるＮＲＺ－ＲＺ変換に利用すれば、制御帯域を広くとることができるため、環境変化による擾乱（電源電圧変動等）による位相変動耐性を高くすることができる。また、アナログレベルによる位相制御が可能になる。また、本実施例では、外部からアナログによる広帯域制御を行う場合、移相可能な範囲を従来の１８０°から大幅に（例えば８１０°に）拡大することができる。この際に、出力振幅の変動を抑えることができる。
　なお、本実施例では、第１１、第１２実施例のベクトル合成型移相器を、光トランシーバの送信器のＮＲＺ－ＲＺ変換回路に適用しているが、これに限るものではなく、ベクトル合成型移相器を任意波形発生器やパルスパタンジェネレータなどの測定器にも利用することが可能である。
　また、第１～第１３実施例では、電圧発生器の適用例としてベクトル合成型移相器の制御回路を例に挙げて説明しているが、これに限るものではなく、本発明の電圧発生器は、Ａ／Ｄ変換器など、動作に参照電圧が必要な他の回路にも適用可能である。
［第１４実施例］
　次に、本発明の第１４実施例について説明する。図３６は本発明の第１４実施例に係る９０°移相器の構成を示す回路図である。本実施例は、第１１、第１２実施例のベクトル合成型移相器における９０°移相器１をポリフェーズフィルタで実現するものである。
　ポリフェーズフィルタは、一端が入力信号ＶＩＮの入力端子に接続され、他端が同相信号ＶＩＮＩの出力端子に接続された抵抗８００と、一端が入力信号ＶＩＮの入力端子に接続され、他端が直交信号ＶＩＮＱの出力端子に接続された抵抗８０１と、一端が入力信号バーＶＩＮの入力端子に接続され、他端が同相信号バーＶＩＮＩの出力端子に接続された抵抗８０２と、一端が入力信号バーＶＩＮの入力端子に接続され、他端が直交信号バーＶＩＮＱの出力端子に接続された抵抗８０３と、一端が入力信号ＶＩＮの入力端子に接続され、他端が直交信号ＶＩＮＱの出力端子に接続された容量８０４と、一端が入力信号ＶＩＮの入力端子に接続され、他端が同相信号バーＶＩＮＩの出力端子に接続された容量８０５と、一端が入力信号バーＶＩＮの入力端子に接続され、他端が直交信号バーＶＩＮＱの出力端子に接続された容量８０６と、一端が入力信号バーＶＩＮの入力端子に接続され、他端が同相信号ＶＩＮＩの出力端子に接続された容量８０７とから構成される。
　抵抗８００～８０３の抵抗値をＲｐ、容量８０４～８０７の容量値をＣｐとし、ポリフェーズフィルタに入力信号ＶＩＮ，バーＶＩＮとして角周波数ω＝１／（ＲｐＣｐ）の差動信号を入力すると、ポリフェーズフィルタは、抵抗８００と容量８０７の接続点から位相が０°の単相信号を出力し、抵抗８０１と容量８０４の接続点から位相が９０°の単相信号を出力し、抵抗８０２と容量８０５の接続点から位相が１８０°の単相信号を出力し、抵抗８０３と容量８０６の接続点から位相が２７０°の単相信号を出力する。これらの単相信号のうち、位相が０°と１８０°の信号を同相信号ＶＩＮＩ，バーＶＩＮＩとし、位相が９０°と２７０°の信号を直交信号ＶＩＮＱ，バーＶＩＮＱとすると、同相信号ＶＩＮＩ，バーＶＩＮＩと、同相信号ＶＩＮＩ，バーＶＩＮＩに対して位相が９０°ずれた直交信号ＶＩＮＱ，バーＶＩＮＱとを得ることができる。
　なお、図３６では省略されているが、ポリフェーズフィルタの入力に差動増幅器を設けると、差動増幅器がシングルバランス（単相差動）変換器として機能するので、外部から入力される入力信号ＶＩＮが単相信号であっても、ポリフェーズフィルタに差動信号を入力することができ、同相信号ＶＩＮＩ，バーＶＩＮＩ、直交信号ＶＩＮＱ，バーＶＩＮＱを得ることができる。また、ポリフェーズフィルタの別の構成例として、抵抗と容量の接続が図３６と異なるものや、抵抗と容量を多段に接続するものがある。
［第１５実施例］
　次に、本発明の第１５実施例について説明する。図３７は本発明の第１５実施例に係る９０°移相器の構成を示す回路図である。本実施例は、第１１、第１２実施例のベクトル合成型移相器における９０°移相器１をポリフェーズフィルタで実現するものであり、第１４実施例とは別の構成例を示すものである。
　本実施例のポリフェーズフィルタは、図３６に示した第１４実施例の構成に対して、抵抗８００と容量８０７の接続点から出力される信号を非反転入力信号ＰＰＳＩとし、抵抗８０２と容量８０５の接続点から出力される信号を反転入力信号バーＰＰＳＩとする高利得差動増幅器８０８と、抵抗８０１と容量８０４の接続点から出力される信号を非反転入力信号ＰＰＳＱとし、抵抗８０３と容量８０６の接続点から出力される信号を反転入力信号バーＰＰＳＱとする高利得差動増幅器８０９とを追加したものである。高利得差動増幅器８０８の出力が同相信号ＶＩＮＩ，バーＶＩＮＩとなり、高利得差動増幅器８０９の出力が直交信号ＶＩＮＱ，バーＶＩＮＱとなる。高利得差動増幅器８０８，８０９の利得は概ね２以上である。
　第１４実施例の構成はパッシブフィルタであるため伝送損失があり、入力信号の振幅に対して出力信号の振幅は大幅に（概ね１／２以下に）減少する。ベクトル合成型移相器において、振幅が小さい同相信号ＶＩＮＩ，バーＶＩＮＩおよび直交信号ＶＩＮＱ，バーＶＩＮＱを四象限乗算器に入力すると、ベクトル合成型移相器の出力振幅が小さくなるだけでなく、出力信号の波形劣化・ジッタ増大を招く。２つの高利得差動増幅器８０８，８０９は、この伝送損失を補い、適切な振幅の同相信号ＶＩＮＩ，バーＶＩＮＩおよび直交信号ＶＩＮＱ，バーＶＩＮＱを四象限乗算器に入力するために挿入されている。また、本実施例では、図３６に示した構成で発生する同相の雑音を除去することができる。
　図３８は高利得差動増幅器８０８の構成例を示す回路図である。高利得差動増幅器８０８は、トランジスタ９００～９０７と、抵抗９０８～９１６と、電流源９１７～９２０とから構成される。図３８に示した構成は、Ｃｈｅｒｒｙ　Ｈｏｏｐｅｒ型または全帰還型と呼ばれるものである。図３８に示した構成は、高帯域と高利得を両立するのに適した回路であり、第１４実施例の構成で発生する伝送損失を補うことができる。なお、図３８では高利得差動増幅器８０８の例で説明しているが、高利得差動増幅器８０９にも図３８に示した構成を適用できることは言うまでもない。
　本発明は、参照電圧を発生する電圧発生器、制御電圧と電圧発生器が発生する参照電圧とを入力とし、信号振幅を調整する可変利得増幅器または四象限乗算器等の手段に対して制御信号を出力する制御回路、可変利得増幅器または四象限乗算器と制御回路とを用いるベクトル合成型移相器、ベクトル合成型移相器を用いる光トランシーバに適用することができる。

Claims (22)

  1. 　供給される電圧を分圧して複数の参照電圧を発生する抵抗ラダーと、
    　第１の電源電圧と前記抵抗ラダーの一端との間に設けられる第１の電圧供給用抵抗と、
    　第２の電源電圧と前記抵抗ラダーの他端との間に設けられる第２の電圧供給用抵抗とを備えることを特徴とする電圧発生器。
  2. 　請求項１記載の電圧発生器において、
    　さらに、前記第２の電圧供給用抵抗の代わりに、前記第２の電源電圧と前記抵抗ラダーの他端との間に挿入された第１の定電流源を備えることを特徴とする電圧発生器。
  3. 　請求項１記載の電圧発生器において、
    　さらに、前記第１の電圧供給用抵抗の代わりに、前記第１の電源電圧と前記抵抗ラダーの一端との間に挿入された第１のレベルシフトダイオードを備えることを特徴とする電圧発生器。
  4. 　請求項２記載の電圧発生器において、
    　さらに、前記第１の電圧供給用抵抗の代わりに、前記第１の電源電圧と前記抵抗ラダーの一端との間に挿入された第１のレベルシフトダイオードを備えることを特徴とする電圧発生器。
  5. 　請求項１記載の電圧発生器において、
    　さらに、前記第２の電圧供給用抵抗の代わりに、前記第２の電源電圧と前記抵抗ラダーの他端との間に挿入された第１の定電流源と、
    　前記第１の電圧供給用抵抗の代わりに、前記第１の電源電圧と前記抵抗ラダーの一端との間に挿入された第１のレベルシフトダイオードと、
    　外部から入力される制御電圧をレベル補償した電圧を、前記参照電圧を入力とする回路に与えるＰＶＴ補償回路とを備えることを特徴とする電圧発生器。
  6. 　請求項５記載の電圧発生器において、
    　前記ＰＶＴ補償回路は、
    　外部から入力される制御電圧がベースまたはゲートに入力され、前記第１の電源電圧がコレクタまたはドレインに与えられ、エミッタまたはソースがＰＶＴ補償回路の出力端子に接続されたトランジスタからなるエミッタフォロアまたはソースフォロアと、
    　前記第２の電源電圧とＰＶＴ補償回路の出力端子との間に挿入された第１の抵抗と、
    　前記第２の電源電圧とＰＶＴ補償回路の出力端子との間に前記第１の抵抗と直列に挿入された第２の定電流源とからなることを特徴とする電圧発生器。
  7. 　請求項６記載の電圧発生器において、
    　前記ＰＶＴ補償回路は、さらに、前記第１のレベルシフトダイオードが複数の場合に、前記トランジスタのエミッタまたはソースとＰＶＴ補償回路の出力端子との間に挿入された少なくとも一つの第２のレベルシフトダイオードを有し、
    　前記エミッタフォロアまたはソースフォロアと前記第２のレベルシフトダイオードの合計の段数が、前記第１のレベルシフトダイオードの段数と等しいことを特徴とする電圧発生器。
  8. 　請求項５記載の電圧発生器において、
    　さらに、前記制御電圧の利得を調整する制御利得調整回路を備えることを特徴とする電圧発生器。
  9. 　請求項１記載の電圧発生器において、
    　前記抵抗ラダーは、前記参照電圧を入力とする回路が備える第１の差動増幅器グループと第２の差動増幅器グループの各々に応じて、差動増幅器グループ毎に分割配置される２つの抵抗ラダーによって構成され、
    　第１の抵抗ラダーは、生成した参照電圧を前記第１の差動増幅器グループのみに１つずつ入力し、
    　第２の抵抗ラダーは、生成した参照電圧を前記第２の差動増幅器グループのみに１つずつ入力し、
    　前記第１の抵抗ラダーが生成する参照電圧と前記第２の抵抗ラダーが生成する参照電圧とを交互に並べたときに各参照電圧間の電圧レベルが一定であることを特徴とする電圧発生器。
  10. 　信号振幅を調整する手段に対して制御信号を出力する制御回路であって、
    　参照電圧を発生する電圧発生器と、
    　外部から入力される制御電圧と前記電圧発生器が発生する参照電圧との差信号を制御信号として出力する差動増幅器とを備え、
    　前記電圧発生器は、
    　供給される電圧を分圧して複数の前記参照電圧を発生する抵抗ラダーと、
    　第１の電源電圧と前記抵抗ラダーの一端との間に設けられる第１の電圧供給用抵抗と、
    　第２の電源電圧と前記抵抗ラダーの他端との間に設けられる第２の電圧供給用抵抗とを備え、
    　前記差動増幅器は、前記制御電圧が前記参照電圧の近傍にあるときに、前記制御電圧を正弦波または余弦波に類似する前記制御信号へ変換するアナログ演算を行うことを特徴とする制御回路。
  11. 　請求項１０記載の制御回路において、
    　前記差動増幅器は、複数の差動増幅器を縦続接続したことを特徴とする制御回路。
  12. 　請求項１０記載の制御回路において、
    　振幅調整の対象となる信号として同相信号とこの同相信号に対して位相が９０°ずれた直交信号とが存在する場合に、前記差動増幅器として、前記制御電圧と前記参照電圧とを入力とし同相信号側の第１制御信号を出力する第１の差動増幅器グループと、前記制御電圧と前記参照電圧とを入力とし直交信号側の第２の制御信号を出力する第２の差動増幅器グループとを備え、
    　前記第１の差動増幅器グループと前記第２の差動増幅器グループとは、それぞれ少なくとも１つずつの差動増幅器を備えることを特徴とする制御回路。
  13. 　請求項１２記載の制御回路において、
    　前記電圧発生器は、電圧を分圧して複数の前記参照電圧を生成し、この複数の参照電圧を前記第１の差動増幅器グループと前記第２の差動増幅器グループに交互に１つずつ入力することを特徴とする制御回路。
  14. 　請求項１２記載の制御回路において、
    　前記電圧発生器は、Ｎ（Ｎは２以上の整数）個の前記参照電圧を生成し、
    　前記第１の差動増幅器グループに含まれる差動増幅器の個数と前記第２の差動増幅器グループに含まれる差動増幅器の個数との総和は、Ｎであることを特徴とする制御回路。
  15. 　請求項１２記載の制御回路において、
    　前記第１の差動増幅器グループに含まれる隣接する２つの差動増幅器の出力は逆相で接続され、
    　前記第２の差動増幅器グループに含まれる隣接する２つの差動増幅器の出力は逆相で接続されることを特徴とする制御回路。
  16. 　請求項１２記載の制御回路において、
    　前記参照電圧Ｖｍと１つおきの前記参照電圧Ｖｎとは、前記第１の差動増幅器グループに含まれる隣接する２つの差動増幅器または前記第２の差動増幅器グループに含まれる隣接する２つの差動増幅器に入力され、
    　前記参照電圧Ｖｍと前記参照電圧Ｖｎとの電圧差は、定数ＶＴ＝ｋＴ／ｑ（ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷）の２倍以上１２倍以下であることを特徴とする制御回路。
  17. 　入力信号から同相信号とこの同相信号に対して位相が９０°ずれた直交信号とを生成する９０°移相器と、
    　同相信号側の第１の制御信号に応じて前記同相信号の振幅を変化させて出力する第１の四象限乗算器と、
    　直交信号側の第２の制御信号に応じて前記直交信号の振幅を変化させて出力する第２の四象限乗算器と、
    　前記第１、第２の四象限乗算器から出力される同相信号と直交信号とを合成して出力する合成器と、
    　前記第１、第２の制御信号を出力する制御回路とを備え、
    　前記制御回路は、
    　参照電圧を発生する電圧発生器と、
    　外部から入力される制御電圧と前記参照電圧との差信号を前記第１、第２の制御信号として出力する差動増幅器とを備え、
    　前記電圧発生器は、
    　供給される電圧を分圧して複数の前記参照電圧を発生する抵抗ラダーと、
    　第１の電源電圧と前記抵抗ラダーの一端との間に設けられる第１の電圧供給用抵抗と、
    　第２の電源電圧と前記抵抗ラダーの他端との間に設けられる第２の電圧供給用抵抗とを備え、
    　前記差動増幅器は、前記制御電圧が前記参照電圧の近傍にあるときに、前記制御電圧を正弦波または余弦波に類似する前記第１、第２の制御信号へ変換するアナログ演算を行うことを特徴とするベクトル合成型移相器。
  18. 　請求項１７記載のベクトル合成型移相器において、
    　前記９０°移相器は、ポリフェーズフィルタであることを特徴とするベクトル合成型移相器。
  19. 　請求項１８記載のベクトル合成型移相器において、
    　前記９０°移相器は、さらに、前記ポリフェーズフィルタの後段に高利得差動増幅器を備えることを特徴とするベクトル合成型移相器。
  20. 　請求項１９記載のベクトル合成型移相器において、
    　前記高利得差動増幅器は、Ｃｈｅｒｒｙ　Ｈｏｏｐｅｒ型の高利得差動増幅器であることを特徴とするベクトル合成型移相器。
  21. 　連続光を出力するレーザと、
    　送信したいシリアルデータとクロックとを出力するシリアライザと、
    　前記レーザから入力される連続光を位相変調または振幅変調してＮＲＺ信号光を出力する第１のマッハツェンダ変調器と、
    　前記シリアルデータに応じて前記第１のマッハツェンダ変調器を駆動する第１の変調器ドライバと、
    　前記第１のマッハツェンダ変調器から入力されるＮＲＺ信号光を振幅変調してＲＺ信号光を出力する第２のマッハツェンダ変調器と、
    　前記クロックを入力とするベクトル合成型移相器と、
    　このベクトル合成型移相器によって位相調整された前記クロックに応じて前記第２のマッハツェンダ変調器を駆動する第２の変調器ドライバと、
    　前記ベクトル合成型移相器の移相量に対応する前記制御電圧を出力する位相制御回路とを備え、
    　前記ベクトル合成型移相器は、
    　前記クロックから同相信号とこの同相信号に対して位相が９０°ずれた直交信号とを生成する９０°移相器と、
    　同相信号側の第１の制御信号に応じて前記同相信号の振幅を変化させて出力する第１の四象限乗算器と、
    　直交信号側の第２の制御信号に応じて前記直交信号の振幅を変化させて出力する第２の四象限乗算器と、
    　前記第１、第２の四象限乗算器から出力される同相信号と直交信号とを合成し、この合成後の信号を位相調整したクロックとして出力する合成器と、
    　前記第１、第２の制御信号を出力する制御回路とを備え、
    　前記制御回路は、
    　参照電圧を発生する電圧発生器と、
    　外部から入力される制御電圧と前記参照電圧との差信号を前記第１、第２の制御信号として出力する差動増幅器とを備え、
    　前記電圧発生器は、
    　供給される電圧を分圧して複数の前記参照電圧を発生する抵抗ラダーと、
    　第１の電源電圧と前記抵抗ラダーの一端との間に設けられる第１の電圧供給用抵抗と、
    　第２の電源電圧と前記抵抗ラダーの他端との間に設けられる第２の電圧供給用抵抗とを備え、
    　前記差動増幅器は、前記制御電圧が前記参照電圧の近傍にあるときに、前記制御電圧を正弦波または余弦波に類似する前記第１、第２の制御信号へ変換するアナログ演算を行うことを特徴とする光トランシーバ。
  22. 　請求項２１記載の光トランシーバにおいて、
    　前記位相制御回路は、前記ベクトル合成型移相器から出力されるクロックが最適位相になるように前記制御電圧を生成することを特徴とする光トランシーバ。
PCT/JP2009/064240 2008-12-09 2009-08-12 電圧発生器、制御回路、ベクトル合成型移相器および光トランシーバ WO2010067644A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN200980148244.1A CN102232204B (zh) 2008-12-09 2009-08-12 电压发生器、控制电路、矢量和相移器以及光收发机
JP2010542047A JP5260680B2 (ja) 2008-12-09 2009-08-12 電圧発生器、制御回路、ベクトル合成型移相器および光トランシーバ
EP09831750.6A EP2365413B1 (en) 2008-12-09 2009-08-12 Voltage generator, control circuit, vector synthesis type phase shifter and optical transceiver
US13/132,308 US8687973B2 (en) 2008-12-09 2009-08-12 Voltage generator, control circuit, vector sum phase shifter, and optical transceiver

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-313560 2008-12-09
JP2008313560 2008-12-09

Publications (1)

Publication Number Publication Date
WO2010067644A1 true WO2010067644A1 (ja) 2010-06-17

Family

ID=42242637

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/064240 WO2010067644A1 (ja) 2008-12-09 2009-08-12 電圧発生器、制御回路、ベクトル合成型移相器および光トランシーバ

Country Status (5)

Country Link
US (1) US8687973B2 (ja)
EP (1) EP2365413B1 (ja)
JP (1) JP5260680B2 (ja)
CN (1) CN102232204B (ja)
WO (1) WO2010067644A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110316495A1 (en) * 2009-12-15 2011-12-29 Nxp B.V. Circuit for a switch mode power supply
KR101352080B1 (ko) 2012-02-07 2014-01-15 한국표준과학연구원 전압분배장치 및 그 구현방법
JP2014206652A (ja) * 2013-04-12 2014-10-30 日本電信電話株式会社 光変調器
CN112787656A (zh) * 2020-12-31 2021-05-11 重庆西山科技股份有限公司 采样保持控制方法、装置和主机

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010021280A1 (ja) * 2008-08-18 2010-02-25 日本電信電話株式会社 ベクトル合成型移相器、光トランシーバおよび制御回路
US10425165B1 (en) * 2008-09-11 2019-09-24 Luxtera, Inc. Method and system for a distributed optical transmitter with local domain splitting
JP5630325B2 (ja) * 2011-02-25 2014-11-26 住友電気工業株式会社 利得可変差動増幅回路
US8732511B2 (en) * 2011-09-29 2014-05-20 Lsi Corporation Resistor ladder based phase interpolation
US9252743B2 (en) * 2012-09-28 2016-02-02 Intel Corporation Distributed polyphase filter
JP6471619B2 (ja) * 2015-06-12 2019-02-20 株式会社デンソー 電子装置
JP6755093B2 (ja) * 2016-01-08 2020-09-16 ラピスセミコンダクタ株式会社 無線送信装置及び無線送信方法
CN110048692A (zh) * 2018-03-14 2019-07-23 平湖市奥特模星电子有限公司 一种矢量相加移相器跨象限移相方法与电路
EP3716493B1 (en) * 2019-03-29 2021-11-10 Nokia Solutions and Networks Oy Full duplex transmission arrangement
US11349576B2 (en) * 2019-06-28 2022-05-31 Adtran, Inc. Systems and methods for communicating high speed signals in a communication device
EP4256700A1 (en) * 2020-12-07 2023-10-11 Telefonaktiebolaget LM Ericsson (publ) An amplifier arrangement with enhanced harmonic rejection
US11177932B1 (en) * 2021-04-20 2021-11-16 Faraday Technology Corp. System for generating multi phase clocks across wide frequency band using tunable passive polyphase filters

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0363093B2 (ja) 1982-04-30 1991-09-30 Nippon Electric Co
JPH0535349A (ja) * 1991-06-25 1993-02-12 Toshiba Corp 半導体装置
JPH0798577A (ja) * 1993-07-21 1995-04-11 Seiko Epson Corp 電源供給装置、液晶表示装置及び電源供給方法
JPH10256884A (ja) * 1997-03-12 1998-09-25 Mitsubishi Electric Corp 電圧比較器及びａ／ｄコンバータ
JP2001217682A (ja) * 1999-11-26 2001-08-10 Fujitsu Ltd 位相合成回路およびタイミング信号発生回路
JP2004032446A (ja) 2002-06-26 2004-01-29 Nec Saitama Ltd 局部発振信号生成回路、及びそれを用いた無線装置
JP2004187188A (ja) 2002-12-06 2004-07-02 Nippon Telegr & Teleph Corp <Ntt> アナログ・ディジタル変換器
JP2006318381A (ja) * 2005-05-16 2006-11-24 Seiko Epson Corp 電圧発生回路
JP2007208472A (ja) * 2006-01-31 2007-08-16 Fujitsu Ltd 光送信器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2314423C3 (de) * 1973-03-23 1981-08-27 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur Herstellung einer Referenzgleichspannungsquelle
US4383212A (en) * 1978-06-12 1983-05-10 Ballman Gray C Battery charger control device with D-C disconnect and A-C interrupt
JPS57143915A (en) * 1981-03-02 1982-09-06 Nippon Telegr & Teleph Corp <Ntt> Infinite phase shifter
US5933010A (en) * 1998-01-13 1999-08-03 Moreno; Gil G. Device to detect charging condition of a storage battery
JP4692979B2 (ja) * 2001-08-30 2011-06-01 ルネサスエレクトロニクス株式会社 Ａｄ変換器
US6950030B2 (en) * 2002-09-05 2005-09-27 Credo Technology Corporation Battery charge indicating circuit
CA2415917A1 (en) * 2003-01-08 2004-07-08 Sirific Wireless Corporation Regenerative divider used for up-conversion and down conversion
EP1590886B1 (en) 2003-01-08 2009-09-30 Icera Canada ULC Downconversion of radio frequency (RF) signals
US6894550B2 (en) 2003-10-06 2005-05-17 Harris Corporation Phase shifter control voltage distribution in a phased array utilizing voltage-proportional phase shift devices
JP4595309B2 (ja) 2003-10-17 2010-12-08 東レ株式会社 難燃性ポリエステルの製造法
KR20090068454A (ko) * 2007-12-24 2009-06-29 삼성전자주식회사 아날로그 디지털 컨버터의 기준 전압 발생 장치
WO2010021280A1 (ja) * 2008-08-18 2010-02-25 日本電信電話株式会社 ベクトル合成型移相器、光トランシーバおよび制御回路

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0363093B2 (ja) 1982-04-30 1991-09-30 Nippon Electric Co
JPH0535349A (ja) * 1991-06-25 1993-02-12 Toshiba Corp 半導体装置
JPH0798577A (ja) * 1993-07-21 1995-04-11 Seiko Epson Corp 電源供給装置、液晶表示装置及び電源供給方法
JPH10256884A (ja) * 1997-03-12 1998-09-25 Mitsubishi Electric Corp 電圧比較器及びａ／ｄコンバータ
JP2001217682A (ja) * 1999-11-26 2001-08-10 Fujitsu Ltd 位相合成回路およびタイミング信号発生回路
JP2004032446A (ja) 2002-06-26 2004-01-29 Nec Saitama Ltd 局部発振信号生成回路、及びそれを用いた無線装置
JP2004187188A (ja) 2002-12-06 2004-07-02 Nippon Telegr & Teleph Corp <Ntt> アナログ・ディジタル変換器
JP2006318381A (ja) * 2005-05-16 2006-11-24 Seiko Epson Corp 電圧発生回路
JP2007208472A (ja) * 2006-01-31 2007-08-16 Fujitsu Ltd 光送信器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
KWANG-JIN KOH ET AL.: "0.13-pm CMOS Phase Shifters for X-, Ku-, and K-Band Phased Arrays", IEEE JOURNAL OF SOLID-STATE CIRCUITS, vol. 42, no. 11, November 2007 (2007-11-01), pages 2535 - 2546
PAUL R. GRAY, ROBERT G. MEYER: "Analysis and design of analog integrated circuits", 1977, JOHN WILEY & SONS, INC., pages: 227 - 231
See also references of EP2365413A4

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110316495A1 (en) * 2009-12-15 2011-12-29 Nxp B.V. Circuit for a switch mode power supply
US8659280B2 (en) * 2009-12-15 2014-02-25 Nxp B.V. Circuit for a switch mode power supply having a transient detection portion
KR101352080B1 (ko) 2012-02-07 2014-01-15 한국표준과학연구원 전압분배장치 및 그 구현방법
JP2014206652A (ja) * 2013-04-12 2014-10-30 日本電信電話株式会社 光変調器
CN112787656A (zh) * 2020-12-31 2021-05-11 重庆西山科技股份有限公司 采样保持控制方法、装置和主机
CN112787656B (zh) * 2020-12-31 2022-11-15 重庆西山科技股份有限公司 采样保持控制方法、装置和主机

Also Published As

Publication number Publication date
JP5260680B2 (ja) 2013-08-14
CN102232204A (zh) 2011-11-02
JPWO2010067644A1 (ja) 2012-05-17
CN102232204B (zh) 2014-05-14
US20110236027A1 (en) 2011-09-29
EP2365413B1 (en) 2014-07-02
US8687973B2 (en) 2014-04-01
EP2365413A4 (en) 2012-09-05
EP2365413A1 (en) 2011-09-14

Similar Documents

Publication Publication Date Title
JP5266325B2 (ja) ベクトル合成型移相器、光トランシーバおよび制御回路
JP5260680B2 (ja) 電圧発生器、制御回路、ベクトル合成型移相器および光トランシーバ
US9130582B2 (en) Systems and methods for correcting an offset at an output of a digital to analog converter
JP2010538560A (ja) 乗算器、ミキサ、モジュレータ、受信器及び送信器
Ellermeyer et al. DA and AD converters in SiGe technology: Speed and resolution for ultra high data rate applications
JP2010226234A (ja) 増幅回路及び磁気センサ
JP5144672B2 (ja) 電力増幅回路ならびにそれを用いた送信機および無線通信機
Ferenci et al. A 25 GHz analog multiplexer for a 50GS/s D/A-conversion system in InP DHBT technology
JP2013118555A (ja) 制御回路および位相変調器
US20150349980A1 (en) Phase interpolator
JP4926761B2 (ja) デジタルアナログ変換回路
JP6445286B2 (ja) 位相検出器、位相調整回路、受信器及び送信器
JP2013118554A (ja) 位相変調器
Schostak et al. 190 GBd PAM-4 Signal Generation using Analog Multiplexer IC with On-Chip Clock Multiplier
JP6122334B2 (ja) 光変調器
JP3250579B2 (ja) 歪補正回路
Shi et al. A novel design using translinear circuit for linear LINC transmitters
US6943643B2 (en) Controllable two-phase network with amplitude compensation
JP3108366B2 (ja) アナログ信号のレベルシフト回路及びこれを用いた信号波形発生装置
Naguib Impedance Characterization of a Return-to-Zero (RZ) Current Steering Digital-to-Analog Converters
JP2010113483A (ja) 加算器並びにそれを用いた電力合成器、直交変調器、直交復調器、電力増幅器、送信機、及び無線通信機
Liobe et al. Deep-submicron CMOS design of high-performance low-power flash/folding analog-to-digital converters
JP2001156553A (ja) 歪み信号発生回路
JP2018533302A (ja) アナログ信号発生装置および関連使用
JPH06318825A (ja) 直流増幅回路

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980148244.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09831750

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2010542047

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2009831750

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13132308

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE