JPH06318825A - 直流増幅回路 - Google Patents
直流増幅回路Info
- Publication number
- JPH06318825A JPH06318825A JP5128082A JP12808293A JPH06318825A JP H06318825 A JPH06318825 A JP H06318825A JP 5128082 A JP5128082 A JP 5128082A JP 12808293 A JP12808293 A JP 12808293A JP H06318825 A JPH06318825 A JP H06318825A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- operational amplifier
- power supply
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 電源電圧や温度の変動に影響されない平衡出
力を有する直流増幅回路を提供する。 【構成】 同じ温度特性を有する分圧抵抗器を用いて、
入力信号の電圧レベルを電源電圧との間で分圧して基準
電圧と等しくし、また、その基準電圧を電源電圧を分圧
して生成する。前記分圧された入力信号を第１演算増幅
器に入力し、前記基準電圧をボルテージホロアの第２演
算増幅器に入力する。更に、第２演算増幅器の出力を第
１演算増幅器の他方の入力とする。温度特性の等しい分
圧抵抗器を用いて、入力信号を電源電圧との間で分圧
し、且つ基準電圧を電源電圧を分圧して生成するため
に、電源電圧や温度の変動に影響されない平衡出力を得
ることができる。
力を有する直流増幅回路を提供する。 【構成】 同じ温度特性を有する分圧抵抗器を用いて、
入力信号の電圧レベルを電源電圧との間で分圧して基準
電圧と等しくし、また、その基準電圧を電源電圧を分圧
して生成する。前記分圧された入力信号を第１演算増幅
器に入力し、前記基準電圧をボルテージホロアの第２演
算増幅器に入力する。更に、第２演算増幅器の出力を第
１演算増幅器の他方の入力とする。温度特性の等しい分
圧抵抗器を用いて、入力信号を電源電圧との間で分圧
し、且つ基準電圧を電源電圧を分圧して生成するため
に、電源電圧や温度の変動に影響されない平衡出力を得
ることができる。
Description
【０００１】
【産業上の利用分野】本発明は出力信号が２出力の電圧
差として現れる直流増幅回路に係り、特に電源電圧の変
動や温度変動の影響を抑制することを企図した直流増幅
回路に関する。
差として現れる直流増幅回路に係り、特に電源電圧の変
動や温度変動の影響を抑制することを企図した直流増幅
回路に関する。
【０００２】
【従来の技術】２入力の電位差を入力信号として搬送波
を変調する変調器がある。このような平衡入力を必要と
する変調器にデータ信号を与えるには、一方の入力端子
にデータ信号を入力させ、他方の入力端子は基準電圧に
固定しておくことが必要である。このために、従来、図
４に示すような直流増幅回路が変調器の前段に設けられ
ていた。
を変調する変調器がある。このような平衡入力を必要と
する変調器にデータ信号を与えるには、一方の入力端子
にデータ信号を入力させ、他方の入力端子は基準電圧に
固定しておくことが必要である。このために、従来、図
４に示すような直流増幅回路が変調器の前段に設けられ
ていた。
【０００３】図４において、データ入力はＤ／Ａ変換器
１０１によってアナログ信号に変換され、そのアナログ
変換されたデータ信号に従って変調器１０２は局部発振
器Ｌｏからの搬送波を変調する。
１０１によってアナログ信号に変換され、そのアナログ
変換されたデータ信号に従って変調器１０２は局部発振
器Ｌｏからの搬送波を変調する。
【０００４】変調器１０２の正端子には演算増幅器１０
３からのデータ信号が、負端子には演算増幅器１０４か
らの基準電圧がそれぞれ入力する。
３からのデータ信号が、負端子には演算増幅器１０４か
らの基準電圧がそれぞれ入力する。
【０００５】演算増幅器１０３は、Ｄ／Ａ変換器１０１
からのデータ信号を反転入力端子に入力し増幅して変調
器１０２の正端子へ出力する。更に、反転入力端子には
可変抵抗器１０５が接続され、可変抵抗器１０５からの
電圧を加算することで出力のオフセット電圧を調整す
る。
からのデータ信号を反転入力端子に入力し増幅して変調
器１０２の正端子へ出力する。更に、反転入力端子には
可変抵抗器１０５が接続され、可変抵抗器１０５からの
電圧を加算することで出力のオフセット電圧を調整す
る。
【０００６】演算増幅器１０４はボルテージホロアで用
いられ、抵抗器１０６及び１０７によって電源電圧Ｖｃ
ｃを分圧して得られた基準電圧を入力し、変調器１０２
の負端子へ出力する。
いられ、抵抗器１０６及び１０７によって電源電圧Ｖｃ
ｃを分圧して得られた基準電圧を入力し、変調器１０２
の負端子へ出力する。
【０００７】このようにオフセット調整回路によって温
度補償などを行う増幅回路は、特開昭５９−２０８９１
１号公報、特開昭６２−１０４３０２号公報などに開示
されている。
度補償などを行う増幅回路は、特開昭５９−２０８９１
１号公報、特開昭６２−１０４３０２号公報などに開示
されている。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
増幅回路では、演算増幅器１０３の入力電圧レベルが基
準電圧と異なる場合には、それらを一致させて平衡出力
を得るために可変抵抗器１０５のようなオフセット調整
回路を設けることが必要であった。このために回路構成
が複雑となっていた。
増幅回路では、演算増幅器１０３の入力電圧レベルが基
準電圧と異なる場合には、それらを一致させて平衡出力
を得るために可変抵抗器１０５のようなオフセット調整
回路を設けることが必要であった。このために回路構成
が複雑となっていた。
【０００９】また、演算増幅器１０３の入力はＤ／Ａ変
換器１０１の出力電圧及びオフセット調整回路の出力電
圧であり、演算増幅器１０４の入力は抵抗器１０６及び
１０７によって電源電圧が分圧された基準電圧である。
このために、電源電圧Ｖｃｃの変動や温度の変動によっ
て演算増幅器１０３及び１０４の出力の電圧レベル差が
変動してしまい、上述したような変調器の前段に使用す
ると変調誤差が生じるという問題点があった。
換器１０１の出力電圧及びオフセット調整回路の出力電
圧であり、演算増幅器１０４の入力は抵抗器１０６及び
１０７によって電源電圧が分圧された基準電圧である。
このために、電源電圧Ｖｃｃの変動や温度の変動によっ
て演算増幅器１０３及び１０４の出力の電圧レベル差が
変動してしまい、上述したような変調器の前段に使用す
ると変調誤差が生じるという問題点があった。
【００１０】
【課題を解決するための手段】上記従来の問題点を解決
するために、本発明による直流増幅回路は、出力信号を
第１出力及び第２出力の電圧差として出力する直流増幅
回路であって、入力信号の電圧レベルを電源電圧との間
で分圧することにより基準電圧と実質的に等しい電圧レ
ベルにする第１分圧手段と、前記第１分圧手段によって
分圧された入力信号と前記第２出力とを入力し、前記第
１出力として出力する第１演算増幅器と、前記第１分圧
手段と実質的に等しい温度特性を有し、前記電源電圧を
分圧して前記基準電圧を生成する第２分圧手段と、前記
基準電圧を入力し、前記第２出力として出力するボルテ
ージホロア構成の第２演算増幅器と、からなることを特
徴とする。
するために、本発明による直流増幅回路は、出力信号を
第１出力及び第２出力の電圧差として出力する直流増幅
回路であって、入力信号の電圧レベルを電源電圧との間
で分圧することにより基準電圧と実質的に等しい電圧レ
ベルにする第１分圧手段と、前記第１分圧手段によって
分圧された入力信号と前記第２出力とを入力し、前記第
１出力として出力する第１演算増幅器と、前記第１分圧
手段と実質的に等しい温度特性を有し、前記電源電圧を
分圧して前記基準電圧を生成する第２分圧手段と、前記
基準電圧を入力し、前記第２出力として出力するボルテ
ージホロア構成の第２演算増幅器と、からなることを特
徴とする。
【００１１】第１及び第２分圧手段の各々は、望ましく
は直列接続された抵抗器から構成される。
は直列接続された抵抗器から構成される。
【００１２】
【作用】第１演算増幅器に入力する入力信号の電圧レベ
ルと第２演算増幅器に入力する基準電圧とは、それぞれ
第１及び第２分圧手段により電源電圧を用いて生成され
るから、電源電圧の変動に対して各々の電圧レベルが同
様に変動する。第１分圧手段と第２分圧手段とは同等の
温度特性を有するから、温度変動に対しても各々の電圧
レベルが同様に変動する。
ルと第２演算増幅器に入力する基準電圧とは、それぞれ
第１及び第２分圧手段により電源電圧を用いて生成され
るから、電源電圧の変動に対して各々の電圧レベルが同
様に変動する。第１分圧手段と第２分圧手段とは同等の
温度特性を有するから、温度変動に対しても各々の電圧
レベルが同様に変動する。
【００１３】更に、第２演算増幅器の出力である第２出
力が第１演算増幅器に入力しているから、第１演算増幅
器の２入力の電圧レベルは電源変動又は温度変動に拘ら
ず平衡状態となり、従って第１出力及び第２出力の電圧
レベルは平衡状態に維持される。
力が第１演算増幅器に入力しているから、第１演算増幅
器の２入力の電圧レベルは電源変動又は温度変動に拘ら
ず平衡状態となり、従って第１出力及び第２出力の電圧
レベルは平衡状態に維持される。
【００１４】
【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。
詳細に説明する。
【００１５】図１は、本発明による直流増幅回路の一実
施例を示す回路図である。
施例を示す回路図である。
【００１６】同図において、入力端子１は直列接続され
た分圧用の抵抗器Ｒ1及びＲ2を介して電源（電圧Ｖｃ
ｃ）に接続され、分圧抵抗器Ｒ1及びＲ2の接続端子は更
に抵抗器Ｒ3を介して演算増幅器２の反転入力端子に接
続される。分圧抵抗器Ｒ1及びＲ2によって、演算増幅器
２の反転入力端子には分圧電圧レベルＶｓの入力信号が
入力する。
た分圧用の抵抗器Ｒ1及びＲ2を介して電源（電圧Ｖｃ
ｃ）に接続され、分圧抵抗器Ｒ1及びＲ2の接続端子は更
に抵抗器Ｒ3を介して演算増幅器２の反転入力端子に接
続される。分圧抵抗器Ｒ1及びＲ2によって、演算増幅器
２の反転入力端子には分圧電圧レベルＶｓの入力信号が
入力する。
【００１７】演算増幅器２の出力端子は抵抗器Ｒ４を介
して反転入力端子に接続され、抵抗器Ｒ3及びＲ4によっ
て反転増幅回路としての増幅度が決定される。
して反転入力端子に接続され、抵抗器Ｒ3及びＲ4によっ
て反転増幅回路としての増幅度が決定される。
【００１８】また、演算増幅器２の非反転入力端子は抵
抗器Ｒ5を介して演算増幅器３の出力端子に接続され
る。抵抗器Ｒ5は、演算増幅器の電流性オフセットの影
響を回避するために設けられている。
抗器Ｒ5を介して演算増幅器３の出力端子に接続され
る。抵抗器Ｒ5は、演算増幅器の電流性オフセットの影
響を回避するために設けられている。
【００１９】演算増幅器３はボルテージホロアで使用さ
れ、その出力端子は反転入力端子に接続されている。演
算増幅器３の非反転入力端子は、抵抗器Ｒ6を介して電
源に接続されるとともに抵抗器Ｒ7を介して接地されて
いる。即ち、抵抗器Ｒ6及びＲ7は、電源と接地との間に
直列接続されて基準電圧Ｖｒを生成する分圧抵抗器であ
る。この分圧抵抗器Ｒ6及びＲ7としては、電圧レベルＶ
ｓを生成する分圧抵抗器Ｒ1及びＲ2と温度特性が等しい
ものを選択する。
れ、その出力端子は反転入力端子に接続されている。演
算増幅器３の非反転入力端子は、抵抗器Ｒ6を介して電
源に接続されるとともに抵抗器Ｒ7を介して接地されて
いる。即ち、抵抗器Ｒ6及びＲ7は、電源と接地との間に
直列接続されて基準電圧Ｖｒを生成する分圧抵抗器であ
る。この分圧抵抗器Ｒ6及びＲ7としては、電圧レベルＶ
ｓを生成する分圧抵抗器Ｒ1及びＲ2と温度特性が等しい
ものを選択する。
【００２０】演算増幅器２の出力端子が直流増幅回路の
第１の出力端子４であり、演算増幅器３の出力端子が第
２の出力端子５である。
第１の出力端子４であり、演算増幅器３の出力端子が第
２の出力端子５である。
【００２１】このような構成の直流増幅回路において、
入力端子１に入力電圧Ｖｉが印加され、分圧抵抗器Ｒ1
及びＲ2によって電源電圧Ｖｃｃとの間で分圧される。
抵抗器Ｒ1及びＲ2の抵抗値は、分圧電圧レベルＶｓが基
準電圧Ｖｒと等しくなるように決定される。
入力端子１に入力電圧Ｖｉが印加され、分圧抵抗器Ｒ1
及びＲ2によって電源電圧Ｖｃｃとの間で分圧される。
抵抗器Ｒ1及びＲ2の抵抗値は、分圧電圧レベルＶｓが基
準電圧Ｖｒと等しくなるように決定される。
【００２２】電圧レベルＶｓの分圧入力電圧は演算増幅
器２によって増幅され、第１出力端子４から第１出力電
圧Ｖ+として出力する。また、分圧抵抗器Ｒ6及びＲ7に
よって生成された基準電圧Ｖｒは、ボルテージホロアの
演算増幅器３によって第２出力端子５に第２出力Ｖ-と
して出力される。
器２によって増幅され、第１出力端子４から第１出力電
圧Ｖ+として出力する。また、分圧抵抗器Ｒ6及びＲ7に
よって生成された基準電圧Ｖｒは、ボルテージホロアの
演算増幅器３によって第２出力端子５に第２出力Ｖ-と
して出力される。
【００２３】演算増幅器２に入力する電圧レベルＶｓと
演算増幅器３に入力する基準電圧Ｖｒとは、共に電源電
圧Ｖｃｃを分圧して生成されてものであり、更にそれら
を生成する分圧抵抗器Ｒ1及びＲ2とＲ6及びＲ7とは温度
特性が等しい抵抗器である。
演算増幅器３に入力する基準電圧Ｖｒとは、共に電源電
圧Ｖｃｃを分圧して生成されてものであり、更にそれら
を生成する分圧抵抗器Ｒ1及びＲ2とＲ6及びＲ7とは温度
特性が等しい抵抗器である。
【００２４】このために電源電圧Ｖｃｃの変動あるいは
温度変動が生じても、演算増幅器２の反転入力端子に入
力する電圧レベルと演算増幅器３の非反転入力端子に入
力する電圧レベルとは同レベルを維持する。従って、演
算増幅器３はボルテージホロアであるから、演算増幅器
２の反転入力端子及び非反転入力端子に入力する電圧レ
ベルも同レベルを維持する。その結果、第１出力Ｖ+及
び第２出力Ｖ-の間の電圧差は変動せず、平衡出力が得
られる。
温度変動が生じても、演算増幅器２の反転入力端子に入
力する電圧レベルと演算増幅器３の非反転入力端子に入
力する電圧レベルとは同レベルを維持する。従って、演
算増幅器３はボルテージホロアであるから、演算増幅器
２の反転入力端子及び非反転入力端子に入力する電圧レ
ベルも同レベルを維持する。その結果、第１出力Ｖ+及
び第２出力Ｖ-の間の電圧差は変動せず、平衡出力が得
られる。
【００２５】また、演算増幅器３の出力である基準電圧
が演算増幅器２の非反転入力端子に印加されているため
に、分圧入力電圧が電圧レベルＶｓである時は演算増幅
器２の出力電圧Ｖ+と演算増幅器３の出力Ｖ-とは共に基
準電圧の平衡状態となる。
が演算増幅器２の非反転入力端子に印加されているため
に、分圧入力電圧が電圧レベルＶｓである時は演算増幅
器２の出力電圧Ｖ+と演算増幅器３の出力Ｖ-とは共に基
準電圧の平衡状態となる。
【００２６】図２は、本実施例を変調器の前段に適用し
た変調回路の回路図である。
た変調回路の回路図である。
【００２７】同図において、データ入力はＤ／Ａ変換器
１０によってアナログ変換され、入力電圧Ｖｉとして本
実施例の直流増幅回路に入力する。そして、上述したよ
うに平衡状態の第１出力電圧Ｖ+及び第２出力電圧Ｖ-と
して変調器１１へ出力される。変調器１１は、入力した
第１及び第２電圧Ｖ+及びＶ-の電圧差の変化に応じて局
部発振器Ｌｏからの搬送波を変調し出力する。
１０によってアナログ変換され、入力電圧Ｖｉとして本
実施例の直流増幅回路に入力する。そして、上述したよ
うに平衡状態の第１出力電圧Ｖ+及び第２出力電圧Ｖ-と
して変調器１１へ出力される。変調器１１は、入力した
第１及び第２電圧Ｖ+及びＶ-の電圧差の変化に応じて局
部発振器Ｌｏからの搬送波を変調し出力する。
【００２８】実際の数値は、電源電圧Ｖｃｃが５Ｖ、Ｄ
／Ａ変換器１１の出力振幅が１Ｖp-p 程度であり、これ
を分圧抵抗器Ｒ1及びＲ2によって分圧して、分圧電圧レ
ベルＶｓ＝３．５Ｖの信号電圧とし、演算増幅器２へ入
力する。従って、演算増幅器３の出力電圧Ｖ-も３．５
Ｖとなるように、電源電圧Ｖｃｃが抵抗器Ｒ6及びＲ7に
よって分圧される。
／Ａ変換器１１の出力振幅が１Ｖp-p 程度であり、これ
を分圧抵抗器Ｒ1及びＲ2によって分圧して、分圧電圧レ
ベルＶｓ＝３．５Ｖの信号電圧とし、演算増幅器２へ入
力する。従って、演算増幅器３の出力電圧Ｖ-も３．５
Ｖとなるように、電源電圧Ｖｃｃが抵抗器Ｒ6及びＲ7に
よって分圧される。
【００２９】本実施例によって変調器１１にデータ信号
を与えることで、電源電圧や温度の変動に影響されない
変調動作を実現できる。
を与えることで、電源電圧や温度の変動に影響されない
変調動作を実現できる。
【００３０】図３は、本実施例を４相位相変調に適用し
た変調回路のブロック図である。
た変調回路のブロック図である。
【００３１】同図において、データ入力はダイビット変
換器２０によって２ビット１組に変換され、それぞれが
Ｄ／Ａ変換器２１及び２２によってアナログ変換され、
本実施例の直流増幅器２３及び２４を通して変調器２５
及び２６に入力する。
換器２０によって２ビット１組に変換され、それぞれが
Ｄ／Ａ変換器２１及び２２によってアナログ変換され、
本実施例の直流増幅器２３及び２４を通して変調器２５
及び２６に入力する。
【００３２】変調器２５及び２６には位相の異なる搬送
波が入力する。即ち、局部発振器２６からの搬送波が２
つに分波され、一方は変調器２５へ出力され、他方は移
相器２８によってπ／２だけ移相されて変調器２６へ出
力される。
波が入力する。即ち、局部発振器２６からの搬送波が２
つに分波され、一方は変調器２５へ出力され、他方は移
相器２８によってπ／２だけ移相されて変調器２６へ出
力される。
【００３３】変調器２５及び２６の各出力が出力合成器
２９によって加算され、４相位相変調出力として送出さ
れる。
２９によって加算され、４相位相変調出力として送出さ
れる。
【００３４】本実施例の直流増幅器２３及び２４を用い
ることで、変調器２５及び２６は安定した平衡入力を得
ることができ、変調誤差のない変調動作を実現できる。
ることで、変調器２５及び２６は安定した平衡入力を得
ることができ、変調誤差のない変調動作を実現できる。
【００３５】なお、上記説明では変調器を例示したが、
勿論これに限定されるものではなく、平衡入力を必要と
する回路であれば本発明を適用できることは明かであ
る。
勿論これに限定されるものではなく、平衡入力を必要と
する回路であれば本発明を適用できることは明かであ
る。
【００３６】
【発明の効果】以上詳細に説明したように、本発明によ
る直流増幅回路は、温度特性の等しい分圧手段を用い
て、入力電圧を電源電圧との間で分圧し、且つ基準電圧
を電源電圧を分圧して生成するために、電源電圧や温度
の変動に影響されない平衡出力を得ることができる。
る直流増幅回路は、温度特性の等しい分圧手段を用い
て、入力電圧を電源電圧との間で分圧し、且つ基準電圧
を電源電圧を分圧して生成するために、電源電圧や温度
の変動に影響されない平衡出力を得ることができる。
【図１】本発明による直流増幅回路の一実施例を示す回
路図である。
路図である。
【図２】本実施例を変調器の前段に適用した変調回路の
回路図である。
回路図である。
【図３】本実施例を４相位相変調に適用した変調回路の
ブロック図である。
ブロック図である。
【図４】従来の直流増幅回路を変調器の前段に適用した
変調回路の回路図である。
変調回路の回路図である。
１ 入力端子 ２ 演算増幅器 ３ 演算増幅器 ４ 第１出力端子 ５ 第２出力端子 １０ Ｄ／Ａ変換器 １１ 変調器 ２７ 局部発振器 ２８ 移相器 Ｒ1，Ｒ2 分圧用抵抗器 Ｒ6，Ｒ7 分圧用抵抗器
Claims (5)
- 【請求項１】 入力信号を増幅し、第１出力及び第２出
力の電圧差として出力信号を出力する直流増幅回路にお
いて、 前記入力信号の電圧レベルを電源電圧との間で分圧する
ことにより基準電圧と実質的に等しい電圧レベルにする
第１分圧手段と、 前記第１分圧手段によって分圧された入力信号と前記第
２出力とを入力し、前記第１出力として出力する第１演
算増幅器と、 前記第１分圧手段と実質的に等しい温度特性を有し、前
記電源電圧を分圧して前記基準電圧を生成する第２分圧
手段と、 前記基準電圧を入力し、前記第２出力として出力するボ
ルテージホロア構成の第２演算増幅器と、 からなることを特徴とする直流増幅回路。 - 【請求項２】 前記第１及び第２分圧手段は各々直列接
続された抵抗器からなることを特徴とする請求項１記載
の直流増幅回路。 - 【請求項３】 入力信号を増幅し、第１出力及び第２出
力の電圧差として出力信号を出力する直流増幅回路にお
いて、 前記入力信号の電圧レベルを電源電圧との間で分圧する
ことにより基準電圧と実質的に等しい電圧レベルにする
第１分圧手段と、 前記第１分圧手段によって分圧された入力信号を反転入
力端子に入力し、前記第１出力を出力端子から出力する
第１演算増幅器と、 前記第１分圧手段と実質的に等しい温度特性を有し、前
記電源電圧を分圧して前記基準電圧を生成する第２分圧
手段と、 前記基準電圧を入力し、前記第２出力を出力端子から出
力するボルテージホロア構成の第２演算増幅器と、 前記第２出力を前記第１演算増幅器の非反転入力端子に
与える接続手段と、 からなることを特徴とする直流増幅回路。 - 【請求項４】 前記第１及び第２分圧手段は各々抵抗器
からなることを特徴とする請求項３記載の直流増幅回
路。 - 【請求項５】 前記接続手段は抵抗器からなることを特
徴とする請求項３記載の直流増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5128082A JPH0831746B2 (ja) | 1993-04-30 | 1993-04-30 | 直流増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5128082A JPH0831746B2 (ja) | 1993-04-30 | 1993-04-30 | 直流増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06318825A true JPH06318825A (ja) | 1994-11-15 |
| JPH0831746B2 JPH0831746B2 (ja) | 1996-03-27 |
Family
ID=14975971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5128082A Expired - Fee Related JPH0831746B2 (ja) | 1993-04-30 | 1993-04-30 | 直流増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831746B2 (ja) |
-
1993
- 1993-04-30 JP JP5128082A patent/JPH0831746B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831746B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5672998A (en) | Class D amplifier and method | |
| US4415862A (en) | Pulse width modulation amplifier | |
| US5307064A (en) | Digital-to-analog converter capable of reducing load of low-pass filter | |
| US4229715A (en) | Precision phase modulators utilizing cascaded amplitude modulators | |
| US7183818B2 (en) | Triangular wave generating circuit adapted to class-D amplifier | |
| JP3429395B2 (ja) | アナログ光信号伝送用適応等化器 | |
| JPH0552084B2 (ja) | ||
| US7161437B2 (en) | Voltage-controlled oscillator and quadrature modulator | |
| US4134076A (en) | Pulse width modulated signal amplifier | |
| JPH0723069A (ja) | 直交変調器 | |
| JPS6057723B2 (ja) | 位相変調器 | |
| JPH06318825A (ja) | 直流増幅回路 | |
| JP3964432B2 (ja) | 変換直線性の改善手段を備えたデジタル・アナログ変換器 | |
| US5216354A (en) | Controllable voltage-to-current converter having third-order distortion reduction | |
| JP3173524B2 (ja) | アンバランス・バランス変換回路 | |
| JPH046129B2 (ja) | ||
| JP2788865B2 (ja) | 歪補償器 | |
| JP3250579B2 (ja) | 歪補正回路 | |
| JP2707797B2 (ja) | 直交変調装置 | |
| JPH11330876A (ja) | 電圧制御増幅回路 | |
| JP2993532B2 (ja) | ホイートストンブリッジ型ロードセルの励振回路 | |
| JPH0793538B2 (ja) | 増幅装置 | |
| JP3198340B2 (ja) | 振幅変調回路 | |
| JPH0795251A (ja) | マイクロ波帯域用位相変調器 | |
| JPH0981090A (ja) | 液晶駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960910 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080327 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110327 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 17 |
|
| LAPS | Cancellation because of no payment of annual fees |