JP5260680B2 - 電圧発生器、制御回路、ベクトル合成型移相器および光トランシーバ - Google Patents

Description

本発明は、参照電圧を発生する電圧発生器、制御電圧と電圧発生器が発生する参照電圧とを入力とし、信号振幅を調整する可変利得増幅器または四象限乗算器等の手段に対して制御信号を出力する制御回路、可変利得増幅器または四象限乗算器と制御回路とを用いて、入力信号の位相を任意に変更して出力するベクトル合成型移相器、およびベクトル合成型移相器をＮＲＺ−ＲＺ変換におけるクロックのタイミング調整に使用する光トランシーバに関するものである。

図３９に、特開２００４−１８７１８８号公報に開示された従来の電圧発生器の構成を示す。電圧発生器は、直列接続された抵抗器３０２０〜３０２４から構成される。抵抗器３０２０〜３０２４の両端には、電圧入力端子３００２，３００３が接続されている。外部から電圧入力端子３００２，３００３に外部参照電圧ＶＲＴ，ＶＲＢを与えると、抵抗器３０２０〜３０２４が電圧を分圧して異なる複数の参照電圧を発生するようになっている。

図３９に示す構成は全体としてはアナログ・ディジタル変換器を構成している。アナログ信号は、入力端子３００１からコンパレータ（電圧比較器）３０３１〜３０３４に入力される。また、コンパレータ３０３１〜３０３４には、電圧発生器から出力された参照電圧が与えられる。コンパレータ３０３１〜３０３４は、アナログ信号と参照電圧の比較結果をクロックの入力毎に保持する。境界検出器３０４１〜３０４４は、コンパレータ３０３１〜３０３４の判別結果の境界を検出する。第１、第２のエンコーダ３０５０，３０７０は、境界検出器３０４１〜３０４４の出力をバイナリデータに変換する。フリップフロップ３０６１〜３０６４は、エンコーダ３０５０の出力データを一時的に保持し、フリップフロップ３０８１〜３０８４は、エンコーダ３０７０の出力データを一時的に保持する。図３９において、３００４〜３００７はクロック入力端子、３００８〜３０１１はデータ出力端子、３０９０〜３０９４は伝送線路である。

図３９は電圧発生器をアナログ・ディジタル変換器に適用した例であるが、電圧発生器はベクトル合成型移相器の制御回路内部に搭載されることもある。図４０はベクトル合成型移相器の構成を示すブロック図、図４１Ａ〜図４１Ｄは図４０のベクトル合成型移相器の各部の信号を平面上にコンスタレーション表示した図である。
ベクトル合成型移相器は、９０°移相器１０００と、２つの符号反転器１００１Ｉ，１００１Ｑと、２つの可変利得増幅器１００２Ｉ，１００２Ｑと、合成器１００３と、制御回路１００４とから構成されている。このベクトル合成型移相器は、文献「Kwang-Jin Koh，et al.，“0.13-μm CMOS Phase Shifters for X-,Ku-,and K-Band Phased Arrays”，IEEE Journal of Solid-State Circuits，vol.42，no.11，Nov.2007，p.2535-2546」に開示されている。

以下、入力信号ＶＩＮが理想的な正弦波であるとして図４０のベクトル合成型移相器の動作を説明する。図４１Ａは入力信号ＶＩＮを表す。９０°移相器１０００は、入力信号ＶＩＮを入力し、同相信号ＶＩＮＩと、これに対して位相が９０°ずれた直交信号ＶＩＮＱとを出力する。同相成分（Ｉ）を横軸、直交成分（Ｑ）を縦軸とするコンスタレーション表示では、図４１Ｂに示すように、同相信号ＶＩＮＩは同相成分（Ｉ）のみで表すことができ、直交信号ＶＩＮＱは直交成分（Ｑ）のみで表すことができる。この２つの信号ＶＩＮＩ，ＶＩＮＱを仮に合成した場合には、図４１Ｂの２２０（角度４５°、振幅２^1/2）に相当する信号を得ることができる。

同相信号ＶＩＮＩと直交信号ＶＩＮＱは、一対の符号反転器１００１Ｉ，１００１Ｑにそれぞれ入力される。符号反転器１００１Ｉ，１００１Ｑは、それぞれ制御信号ＳＩ，ＳＱのレベルに応じて、入力信号をそのまま出力するか、電圧符号を反転して出力するかを切り替える。コンスタレーション表示では、図４１Ｃに示すように、同相信号ＶＩＮＩは同相成分（Ｉ）の信号または同相成分（Ｉ）が１８０°回転した信号のどちらかとなり、直交信号ＶＩＮＱは直交成分（Ｑ）の信号または直交成分（Ｑ）が１８０°回転した信号のどちらかとなる。この２つの信号ＶＩＮＩ，ＶＩＮＱを仮に合成した場合には、図４１Ｃの２２１，２２２，２２３，２２４（角度４５°、角度１３５°、角度２２５°、角度２２５°、振幅はいずれも２^1/2）のいずれかに相当する信号を得ることができる。

さらに細かい移相角度を得るために、一対の符号反転器１００１Ｉ，１００１Ｑの出力信号は、一対の可変利得増幅器１００２Ｉ，１００２Ｑにそれぞれ入力される。可変利得増幅器１００２Ｉ，１００２Ｑは、それぞれ制御信号ＤＡＩ，ＤＡＱのレベルに応じて利得を変化させ、その結果として入力信号の振幅を変化させて出力する。一対の可変利得増幅器１００２Ｉ，１００２Ｑから出力される同相信号ＶＸＩと直交信号ＶＸＱは合成器１００３でベクトル合成され、移相器出力ＶＯＵＴとして外部へ出力される。

例えば同相信号側の利得を１、直交信号側の利得を０と設定した場合、コンスタレーション表示では、移相器出力ＶＯＵＴとして図４１Ｄの２２５（角度０°、振幅１）の信号を得ることができる。同様に、同相信号側の利得をｃｏｓ（２２．５°）≒０．９２、直交信号側の利得をｓｉｎ（２２．５°）≒０．３８と設定した場合には、移相器出力ＶＯＵＴとして図４１Ｄの２２６（角度２２．５°、振幅（０．９２²＋０．３８²）^1/2＝１）の信号を得ることができ、同相信号側の利得をｃｏｓ（４５°）≒０．７１、直交信号側の利得をｓｉｎ（４５°）≒０．７１と設定した場合には、移相器出力ＶＯＵＴとして図４１Ｄの２２７（角度４５°、振幅（０．７１²＋０．７１²）^1/2＝１）の信号を得ることができる。

上記の３つの設定例は、第一象限（０°〜９０°）での動作例を取り上げたが、一対の符号反転器１００１Ｉ，１００１Ｑを制御することにより、四象限（０°〜３６０°）にわたる任意位相でかつ振幅１（位相によらず一定）の信号を得ることができる。すなわち、同相信号側の利得をｃｏｓ（φ）、直交信号側の利得をｓｉｎ（φ）とすると、移相器出力ＶＯＵＴとして角度φ、振幅１の信号を得ることができる。

以上のベクトル合成型移相器の動作のために、制御回路１００４は、出力させたい位相φの情報を含むディジタル信号ＤＧＴＬを入力とし、一対の符号反転器１００１Ｉ，１００１Ｑのための制御信号ＳＩ，ＳＱと、一対の可変利得増幅器１００２Ｉ，１００２Ｑのための制御信号ＤＡＩ，ＤＡＱとを発生する。制御回路１００４は、各制御信号を発生するためにｃｏｓ、ｓｉｎの演算（またはメモリ参照）を行うディジタル信号処理回路（ＤＳＰ）１００５と、ＤＳＰ１００５で生成された信号を具体的な制御信号ＳＩ，ＳＱ，ＤＡＩ，ＤＡＱに変換するエンコーダ１００６と、可変利得増幅器１００２Ｉ，１００２Ｑの制御のためにＤＡＩ，ＤＡＱのディジタルデータをアナログ信号に変換する複数のディジタルアナログ変換器（ＤＡＣ）１００７Ｉ，１００７Ｑとから構成される。

なお、符号反転器１００１Ｉ，１００１Ｑと可変利得増幅器１００２Ｉ，１００２Ｑとの組み合わせと同じ機能を、四象限乗算器（例えば、ギルバ−トセル）で実現することもできる（特開２００４−３２４４６号公報、特許第３０６３０９３号公報参照）。この場合のベクトル合成型移相器の構成を図４２に示す。図４２のベクトル合成型移相器は、９０°移相器２０００と、２つの四象限乗算器２００１Ｉ，２００１Ｑと、合成器２００２と、制御回路２００３とから構成されている。

９０°移相器２０００の動作は９０°移相器１０００と同じであり、９０°移相器２０００から出力される同相信号ＶＩＮＩと直交信号ＶＩＮＱとをコンスタレーション表示すると、図４１Ｂに示したようになる。
四象限乗算器２００１Ｉ，２００１Ｑは、それぞれ制御信号ＣＩ，ＣＱの符号とレベルに応じて出力の符号と利得とを変化させ、結果として同相信号ＶＩＮＩ、直交信号ＶＩＮＱの振幅を変化させて出力する。

一対の四象限乗算器２００１Ｉ，２００１Ｑから出力される同相信号ＶＸＩと直交信号ＶＸＱは合成器２００２でベクトル合成され、移相器出力ＶＯＵＴとして外部へ出力される。この移相器出力ＶＯＵＴをコンスタレーション表示すると、図４１Ｄに示したようになる。

制御回路２００３は、出力させたい位相φの情報を含むディジタル信号ＤＧＴＬを入力とし、一対の四象限乗算器２００１Ｉ，２００１Ｑのための制御信号ＣＩ，ＣＱを発生する。制御回路２００３は、ＤＳＰ２００４と、エンコーダ２００５と、ＤＡＣ２００６Ｉ，２００６Ｑとから構成される。図４２の構成の場合には、制御回路２００３内のＤＡＣ２００６Ｉ，２００６Ｑとして差動アナログ出力タイプを利用する必要がある。

図３９に示した従来の電圧発生器では、参照電圧を発生するための外部参照電圧を与える必要があるという問題点があった。
また、電圧発生器から出力される参照電圧が、電源電圧依存性を持つという問題点があった。
なお、以上のような問題点は、電圧発生器を搭載する制御回路、制御回路を搭載するベクトル合成型移相器、ベクトル合成型移相器を搭載する光通信のトランシーバにおいても同様に発生する。

本発明の目的は、外部参照電圧を与える必要がない電圧発生器を提供すること、および電圧発生器を用いた制御回路、ベクトル合成型移相器、光トランシーバを提供することにある。
また、本発明の目的は、参照電圧の電源電圧依存性を抑圧することができる電圧発生器を提供すること、および電圧発生器を用いた制御回路、ベクトル合成型移相器、光トランシーバを提供することにある。

本発明の電圧発生器は、供給される電圧を分圧して複数の参照電圧を発生する抵抗ラダーと、第１の電源電圧と前記抵抗ラダーの一端との間に挿入された第１のレベルシフトダイオードと、第２の電源電圧と前記抵抗ラダーの他端との間に挿入された第１の定電流源と、外部から入力される制御電圧をレベル補償した電圧を、前記参照電圧を入力とする回路に与えるＰＶＴ補償回路とを備え、前記ＰＶＴ補償回路は、外部から入力される制御電圧がベースまたはゲートに入力され、前記第１の電源電圧がコレクタまたはドレインに与えられ、エミッタまたはソースがＰＶＴ補償回路の出力端子に接続されたトランジスタからなるエミッタフォロアまたはソースフォロアと、前記第２の電源電圧とＰＶＴ補償回路の出力端子との間に挿入された第１の抵抗と、前記第２の電源電圧とＰＶＴ補償回路の出力端子との間に前記第１の抵抗と直列に挿入された第２の定電流源とからなることを特徴とするものである。
また、本発明の電圧発生器は、供給される電圧を分圧して複数の参照電圧を発生する抵抗ラダーと、第１の電源電圧と前記抵抗ラダーの一端との間に挿入された第１のレベルシフトダイオードと、第２の電源電圧と前記抵抗ラダーの他端との間に設けられる第１の電圧供給用抵抗とを備え、前記抵抗ラダーは、前記参照電圧を入力とする回路が備える第１の差動増幅器グループと第２の差動増幅器グループの各々に応じて、差動増幅器グループ毎に分割配置される２つの抵抗ラダーによって構成され、第１の抵抗ラダーは、生成した参照電圧を前記第１の差動増幅器グループのみに１つずつ入力し、第２の抵抗ラダーは、生成した参照電圧を前記第２の差動増幅器グループのみに１つずつ入力し、前記第１の抵抗ラダーが生成する参照電圧と前記第２の抵抗ラダーが生成する参照電圧とを交互に並べたときに各参照電圧間の電圧レベルが一定であることを特徴とするものである。

また、本発明の制御回路は、参照電圧を発生する電圧発生器と、外部から入力される制御電圧と前記電圧発生器が発生する参照電圧との差信号を制御信号として出力する差動増幅器とを備え、前記差動増幅器は、前記制御電圧が前記参照電圧の近傍にあるときに、前記制御電圧を正弦波または余弦波に類似する前記制御信号へ変換するアナログ演算を行うことを特徴とするものである。
また、本発明の制御回路は、電圧発生器と、外部から入力される制御電圧と前記電圧発生器が発生する参照電圧との差信号を制御信号として出力する差動増幅器とを備え、前記電圧発生器は、供給される電圧を分圧して複数の前記参照電圧を発生する抵抗ラダーと、第１の電源電圧と前記抵抗ラダーの一端との間に挿入された第１のレベルシフトダイオードと、第２の電源電圧と前記抵抗ラダーの他端との間に設けられる第１の電圧供給用抵抗とから構成され、振幅調整の対象となる信号として同相信号とこの同相信号に対して位相が９０°ずれた直交信号とが存在する場合に、前記差動増幅器として、前記制御電圧と前記参照電圧とを入力とし同相信号側の第１制御信号を出力する第１の差動増幅器グループと、前記制御電圧と前記参照電圧とを入力とし直交信号側の第２の制御信号を出力する第２の差動増幅器グループとを備え、前記第１の差動増幅器グループと前記第２の差動増幅器グループとは、それぞれ少なくとも１つずつの差動増幅器を備え、前記制御電圧が前記参照電圧の近傍にあるときに、前記制御電圧をその正弦値または余弦値に類似する前記第１、第２の制御信号へ変換するアナログ演算を行うことを特徴とするものである。

また、本発明のベクトル合成型移相器は、入力信号から同相信号とこの同相信号に対して位相が９０°ずれた直交信号とを生成する９０°移相器と、同相信号側の第１の制御信号に応じて前記同相信号の振幅を変化させて出力する第１の四象限乗算器と、直交信号側の第２の制御信号に応じて前記直交信号の振幅を変化させて出力する第２の四象限乗算器と、前記第１、第２の四象限乗算器から出力される同相信号と直交信号とを合成して出力する合成器と、前記第１、第２の制御信号を出力する制御回路とを備えることを特徴とするものである。

また、本発明の光トランシーバは、連続光を出力するレーザと、送信したいシリアルデータとクロックとを出力するシリアライザと、前記レーザから入力される連続光を位相変調または振幅変調してＮＲＺ信号光を出力する第１のマッハツェンダ変調器と、前記シリアルデータに応じて前記第１のマッハツェンダ変調器を駆動する第１の変調器ドライバと、前記第１のマッハツェンダ変調器から入力されるＮＲＺ信号光を振幅変調してＲＺ信号光を出力する第２のマッハツェンダ変調器と、前記クロックを入力とするベクトル合成型移相器と、このベクトル合成型移相器によって位相調整された前記クロックに応じて前記第２のマッハツェンダ変調器を駆動する第２の変調器ドライバと、前記ベクトル合成型移相器の移相量に対応する前記制御電圧を出力する位相制御回路とを備えることを特徴とするものである。

以上説明したように、本発明によれば、供給される電圧を分圧して複数の参照電圧を発生する抵抗ラダーと、第１の電源電圧と抵抗ラダーの一端との間に設けられる第１の電圧供給用抵抗と、第２の電源電圧と抵抗ラダーの他端との間に設けられる第２の電圧供給用抵抗とを設けることにより、従来の電圧発生器で必要であった外部参照電圧を電圧発生器の内部で発生させることができ、外部からの電圧印加を不要にすることができる。

図１は、本発明の第１実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図である。 図２は、本発明の第２実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図である。 図３は、本発明の第３実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図である。 図４は、本発明の第４実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図である。 図５は、本発明の第５実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図である。 図６は、本発明の第６実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図である。 図７は、本発明の第７実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図である。 図８は、本発明の第８実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図である。 図９は、本発明の第９実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図である。 図１０は、本発明の第１０実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図である。 図１１は、本発明の第１１実施例に係るベクトル合成型移相器の構成を示すブロック図である。 図１２Ａ−図１２Ｃは、図１のベクトル合成型移相器の各部の信号を平面上にコンスタレーション表示した図である。 図１３は、本発明の第１１実施例に係る９０°移相器の構成例を示すブロック図である。 図１４は、本発明の第１１実施例に係る四象限乗算器の構成例を示すブロック図である。 図１５は、本発明の第１１実施例に係る合成器の構成例を示すブロック図である。 図１６は、本発明の第１１実施例に係る制御回路の構成例を示すブロック図である。 図１７Ａ−図１７Ｃは、本発明の第１１実施例に係る差動増幅器対の構成要素となる差動増幅器の回路構成と動作を示す図である。 図１８Ａ−図１８Ｃは、本発明の第１１実施例に係る差動増幅器対の回路構成と動作を示す図である。 図１９Ａ−図１９Ｃは、本発明の第１１実施例に係る差動増幅器対の入出力特性を示す図である。 図２０Ａ−図２０Ｃは、本発明の第１１実施例に係る制御回路の入出力特性と理想的な入出力特性とを示す図である。 図２１は、本発明の第１１実施例において差動増幅器の差信号の理想的な正弦波からのかい離の２乗値を示す図である。 図２２は、図１〜図１０の同相信号側の差動増幅器対および差動増幅器の構成例を示す回路図である。 図２３は、本発明の第１１実施例に係る制御回路の入出力特性を示す図である。 図２４は、本発明の第１１実施例に係るベクトル合成型移相器の制御電圧と出力信号の移相量との関係を示す図である。 図２５は、差動増幅器の構成として図１〜図１０、図２２に示した構成を用いた場合の制御回路の入出力特性を、トランジスタのモデルでシミュレーションした結果を示す図である。 図２６Ａ−図２６Ｂは、本発明の第１１実施例に係る差動増幅器対の構成要素となる差動増幅器の別の回路構成と動作を示す図である。 図２７は、図１０の同相信号側の差動増幅器対および差動増幅器の別の構成例を示す回路図である。 図２８は、本発明の第１１実施例に係るベクトル合成型移相器における制御電圧と出力信号の移相量との関係の温度依存性を示す図である。 図２９は、本発明の第１１実施例に係るベクトル合成型移相器における制御電圧と出力信号の移相量との関係の電源電圧依存性を示す図である。 図３０は、本発明の第１１実施例に係るベクトル合成型移相器における制御電圧と出力振幅との関係を示す図である。 図３１は、本発明の第１２実施例に係るベクトル合成型移相器の制御回路の構成を示すブロック図である。 図３２は、本発明の第１２実施例に係る制御回路の詳細な実現例を示すブロック図である。 図３３は、本発明の第１２実施例に係る制御回路の入出力特性を示す図である。 図３４は、本発明の第１２実施例に係るベクトル合成型移相器の制御電圧と出力信号の移相量との関係を示す図である。 図３５は、本発明の第１３実施例に係る光トランシーバの送信器の構成を示すブロック図である。 図３６は、本発明の第１４実施例に係る９０°移相器の構成を示す回路図である。 図３７は、本発明の第１５実施例に係る９０°移相器の構成を示す回路図である。 図３８は、本発明の第１５実施例に係る高利得差動増幅器の構成例を示す回路図である。 図３９は、従来の電圧発生器の構成を示すブロック図である。 図４０は、ベクトル合成型移相器の構成を示すブロック図である。 図４１Ａ〜図４１Ｄは、図４０のベクトル合成型移相器の各部の信号を平面上にコンスタレーション表示した図である。 図４２は、ベクトル合成型移相器の別の構成を示すブロック図である。

［第１実施例］
以下、本発明の実施例について図面を参照して説明する。図１は本発明の第１実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図である。
図１に示す制御回路は、ベクトル合成型移相器に搭載されるもので、出力させたい位相φに対応した制御電圧ＶＣを入力とし、四象限乗算器（不図示）のための制御信号ＣＩ，ＣＱを発生する。この制御回路は、複数の参照電圧を発生する電圧発生器４００と、制御電圧ＶＣおよび参照電圧を入力とする差動増幅器４４０Ｉ〜４４４Ｉ，４４０Ｑ〜４４４Ｑとを構成要素として実現される。制御回路とベクトル合成型移相器の詳細については後述する。

電圧発生器４００は、抵抗４０００〜４００８からなる抵抗ラダーによって構成されている。従来の電圧発生器では、参照電圧ＶＲＴ，ＶＲＢを外部から与えていたが、本実施例では、電源電圧ＶＣＣと電圧ＶＲＴとの間に抵抗４００９を設け、電源電圧ＶＥＥと電圧ＶＲＢとの間に抵抗４０１０を設けることにより、従来の電圧発生器で必要であった参照電圧ＶＲＴ，ＶＲＢを内部で発生させることができる。抵抗ラダー内で使用される抵抗値は１種類である。つまり、抵抗４０００〜４００８を同じ抵抗値Ｒとすることで、電圧発生器４００が発生する参照電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５，Ｖ６，Ｖ７，Ｖ８，Ｖ９，Ｖ１０を等間隔にすることができる。

抵抗ラダー内の抵抗４０００〜４００８の合成抵抗値をＲＴＬ、抵抗４００９の抵抗値をＲＴ、抵抗４０１０の抵抗値をＲＢとし、差動増幅器４４０Ｉ〜４４４Ｉ，４４０Ｑ〜４４４Ｑの入力への電流の流れこみを無視すると、抵抗４００９，４０１０に流れる電流は（ＶＣＣ−ＶＥＥ）／（ＲＴ＋ＲＴＬ＋ＲＢ）となる。これにより、電圧ＶＲＴはＶＲＴ＝ＶＣＣ−ＲＴ×（ＶＣＣ−ＶＥＥ）／（ＲＴ＋ＲＴＬ＋ＲＢ）と表すことができ、電圧ＶＲＢはＶＲＢ＝ＶＥＥ＋ＲＢ×（ＶＣＣ−ＶＥＥ）／（ＲＴ＋ＲＴＬ＋ＲＢ）と表すことができる。したがって、抵抗４００９，４０１０の抵抗値ＲＴ，ＲＢを適切に設計することにより、電圧ＶＲＴとＶＲＢを任意の電圧レベルに設定することができる。

以上のように、本実施例によれば、従来の電圧発生器で必要であった外部参照電圧ＶＲＴ，ＶＲＢを電圧発生器４００の内部で発生させることができ、外部からの電圧印加を不要にすることができる。また、本実施例では、参照電圧の発生を抵抗分圧で実現しているので、抵抗値が温度依存性を有していても、電圧発生器が出力する参照電圧Ｖ１〜Ｖ１０が温度依存性を持たないという利点がある。前述のように、参照電圧ＶＲＴ，ＶＲＢは抵抗値で決定される。抵抗値ＲＴＬ，ＲＴ，ＲＢが同じ温度係数を持つと仮定すると、抵抗値ＲＴＬ，ＲＴ，ＲＢが温度依存性を有していても、分数の分子分母でキャンセルされる結果、参照電圧ＶＲＴ，ＶＲＢは一定に保たれる。例えば、温度変化で抵抗値が１．１倍になったと想定する。ＲＴを１．１×ＲＴ、ＲＴＬを１．１×ＲＴＬ、ＲＢを１．１×ＲＢとしてＶＲＴ＝ＶＣＣ−ＲＴ×（ＶＣＣ−ＶＥＥ）／（ＲＴ＋ＲＴＬ＋ＲＢ）、ＶＲＢ＝ＶＥＥ＋ＲＢ×（ＶＣＣ−ＶＥＥ）／（ＲＴ＋ＲＴＬ＋ＲＢ）の式に代入しても、参照電圧ＶＲＴ，ＶＲＢは変化しない。したがって、抵抗値が温度依存性を有していても、電圧発生器が出力する参照電圧Ｖ１〜Ｖ１０が温度依存性を持たないことが分かる。

［第２実施例］
次に、本発明の第２実施例について説明する。図２は本発明の第２実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図であり、図１と同様の構成には同一の符号を付してある。第１実施例では、電圧発生器４００は単一の抵抗ラダーにより構成されていたが、本実施例では、同相信号側の電圧発生器４００Ｉと直交信号側の電圧発生器４００Ｑとを別々に抵抗ラダーで構成している点が異なる。

同相信号側の電圧発生器４００Ｉは、抵抗４０１１〜４０１５からなる抵抗ラダーによって構成され、直交信号側の電圧発生器４００Ｑは、抵抗４０１６〜４０２０からなる抵抗ラダーによって構成されている。同相信号側の抵抗ラダーと直交信号側の抵抗ラダーに参照電圧ＶＲＴ，ＶＲＢを共通に与える。従来の電圧発生器では、参照電圧ＶＲＴ，ＶＲＢを外部から与えていたが、本実施例では、電源電圧ＶＣＣと電圧ＶＲＴとの間に抵抗４００９を設け、電源電圧ＶＥＥと電圧ＶＲＢとの間に抵抗４０１０を設けることにより、従来の電圧発生器で必要であった参照電圧ＶＲＴ，ＶＲＢを内部で発生させることができる。

２つの抵抗ラダー内で使用される抵抗値は２種類である。抵抗４０１１，４０２０の抵抗値をＲとすると、抵抗４０１２〜４０１９の抵抗値は２Ｒとなる。つまり、例えばＶ１０とＶ９との間や、Ｖ２とＶ１との間のように隣接する参照電圧間に設けられる抵抗については抵抗値をＲとし、Ｖ１０とＶ８との間や、Ｖ９とＶ７との間のように１つおきの参照電圧間に設けられる抵抗については抵抗値を２Ｒとする。これにより、同相信号側の電圧発生器４００Ｉが発生する参照電圧Ｖ１，Ｖ３，Ｖ５，Ｖ７，Ｖ９と直交信号側の電圧発生器４００Ｑが発生する参照電圧Ｖ２，Ｖ４，Ｖ６，Ｖ８，Ｖ１０とが交互に等間隔の電圧レベルになるようにする（Ｖ１０−Ｖ９＝Ｖ９−Ｖ８＝Ｖ８−Ｖ７＝・・・＝Ｖ２−Ｖ１＝一定）。

本実施例によれば、第１実施例と同様の効果を得ることができる。また、本実施例では、同相信号側の電圧発生器４００Ｉと直交信号側の電圧発生器４００Ｑを別々に抵抗ラダーで構成することにより、電圧発生器４００Ｉから同相信号側の差動増幅器４４０Ｉ〜４４４Ｉへの配線と、電圧発生器４００Ｑから直交信号側の差動増幅器４４０Ｑ〜４４４Ｑへの配線とを等長にすることができ、結果として配線寄生を同相信号側と直交信号側で同一にできるため、同相信号側の参照電圧と直交信号側の参照電圧を精度良く各差動増幅器に与えることができ、同相信号側と直交信号側の動作が不平衡になることを防止できる。

［第３実施例］
次に、本発明の第３実施例について説明する。図３は本発明の第３実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図であり、図１と同様の構成には同一の符号を付してある。第１実施例と同様に、電圧発生器４００ａは、抵抗４０００〜４００８からなる抵抗ラダーによって構成されている。さらに、本実施例では、電源電圧ＶＣＣと電圧ＶＲＴとの間に抵抗４００９を設け、電源電圧ＶＥＥと電圧ＶＲＢとの間に定電流源４０２１を設けることにより、従来の電圧発生器で必要であった参照電圧ＶＲＴ，ＶＲＢを内部で発生させることができる。

定電流源４０２１の電流値をＩ、抵抗ラダー内の抵抗４０００〜４００８の合成抵抗値をＲＴＬ、抵抗４００９の抵抗値をＲＴとし、差動増幅器４４０Ｉ〜４４４Ｉ，４４０Ｑ〜４４４Ｑの入力への電流の流れこみを無視すると、電圧ＶＲＴはＶＲＴ＝ＶＣＣ−ＲＴ×Ｉと表すことができ、電圧ＶＲＢはＶＲＢ＝ＶＣＣ−（ＲＴ＋ＲＴＬ）×Ｉと表すことができる。したがって、抵抗４００９の抵抗値ＲＴと定電流源４０２１の定電流値Ｉとを適切に設計することにより、電圧ＶＲＴとＶＲＢを任意の電圧レベルに設定することができる。

本実施例によれば、従来の電圧発生器で必要であった外部参照電圧ＶＲＴ，ＶＲＢを電圧発生器４００ａの内部で発生させることができ、外部からの電圧印加を不要にすることができる。また、本実施例では、定電流源４０２１の定電流値Ｉが電源電圧ＶＥＥ依存性を持たないものと仮定すると、電圧発生器４００ａが発生する参照電圧Ｖ１〜Ｖ１０が電源電圧ＶＥＥ依存性を持たないという利点がある。

［第４実施例］
次に、本発明の第４実施例について説明する。図４は本発明の第４実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図であり、図１〜図３と同様の構成には同一の符号を付してある。第３実施例では、電圧発生器４００ａは単一の抵抗ラダーにより構成されていたが、本実施例では、同相信号側の電圧発生器４００Ｉａと直交信号側の電圧発生器４００Ｑａとを別々に抵抗ラダーで構成している点が異なる。

同相信号側の電圧発生器４００Ｉａは、抵抗４０１１〜４０１５からなる抵抗ラダーによって構成され、直交信号側の電圧発生器４００Ｑａは、抵抗４０１６〜４０２０からなる抵抗ラダーによって構成されている。同相信号側の抵抗ラダーと直交信号側の抵抗ラダーに参照電圧ＶＲＴ，ＶＲＢを共通に与える。本実施例では、電源電圧ＶＣＣと電圧ＶＲＴとの間に抵抗４００９を設け、電源電圧ＶＥＥと電圧ＶＲＢとの間に定電流源４０２１を設けることにより、従来の電圧発生器で必要であった参照電圧ＶＲＴ，ＶＲＢを内部で発生させることができる。

本実施例によれば、第３実施例と同様の効果を得ることができる。また、本実施例では、同相信号側の電圧発生器４００Ｉａと直交信号側の電圧発生器４００Ｑａを別々に抵抗ラダーで構成することにより、配線寄生を同相信号側と直交信号側で同一にできるため、同相信号側の参照電圧と直交信号側の参照電圧を精度良く各差動増幅器に与えることができ、同相信号側と直交信号側の動作が不平衡になることを防止できる。

［第５実施例］
次に、本発明の第５実施例について説明する。図５は本発明の第５実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図であり、図１〜図４と同様の構成には同一の符号を付してある。第１実施例と同様に、電圧発生器４００ｂは、抵抗４０００〜４００８からなる抵抗ラダーによって構成されている。さらに、本実施例では、電源電圧ＶＣＣと電圧ＶＲＴとの間にレベルシフトダイオード４０２２，４０２３および電圧レベルの微調整用の抵抗４０２４を設け、電源電圧ＶＥＥと電圧ＶＲＢとの間に定電流源４０２１を設けることにより、従来の電圧発生器で必要であった参照電圧ＶＲＴ，ＶＲＢを内部で発生させることができる。

レベルシフトダイオード４０２２，４０２３の１個あたりの電圧降下をＶＬＳ、定電流源４０２１の電流値をＩ、抵抗ラダー内の抵抗４０００〜４００８の合成抵抗値をＲＴＬ、抵抗４０２４の抵抗値をＲＲとし、差動増幅器４４０Ｉ〜４４４Ｉ，４４０Ｑ〜４４４Ｑの入力への電流の流れこみを無視すると、電圧ＶＲＴはＶＲＴ＝ＶＣＣ−２×ＶＬＳ−ＲＲ×Ｉと表すことができ、電圧ＶＲＢはＶＲＢ＝ＶＣＣ−２×ＶＬＳ−（ＲＲ＋ＲＴＬ）×Ｉと表すことができる。したがって、レベルシフトダイオード４０２２，４０２３の段数と抵抗４０２４の抵抗値ＲＲと定電流源４０２１の電流値Ｉとを適切に設計することにより、電圧ＶＲＴとＶＲＢを任意の電圧レベルに設定することができる。

本実施例によれば、従来の電圧発生器で必要であった外部参照電圧ＶＲＴ，ＶＲＢを電圧発生器４００ｂの内部で発生させることができ、外部からの電圧印加を不要にすることができる。また、本実施例では、定電流源４０２１の定電流値Ｉが電源電圧ＶＥＥ依存性を持たないものと仮定すると、電圧発生器４００ｂが発生する参照電圧Ｖ１〜Ｖ１０が電源電圧ＶＥＥ依存性を持たないという利点がある。さらに、本実施例では、定電流値Ｉが電源電圧ＶＥＥ依存性を持つ場合であっても、一般にレベルシフトダイオードの電圧降下の電流依存性は抵抗の電圧降下の電流依存性（オームの法則）よりも小さいので、電圧発生器４００ｂが出力する参照電圧Ｖ１〜Ｖ１０の電源電圧ＶＥＥ依存性を抑圧することができる。
なお、電圧発生器４００ｂにおいて電圧レベル微調整用の抵抗４０２４は必須の構成要素ではなく、ＲＲ＝０としてもよい。

［第６実施例］
次に、本発明の第６実施例について説明する。図６は本発明の第６実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図であり、図１〜図５と同様の構成には同一の符号を付してある。第５実施例では、電圧発生器４００ｂは単一の抵抗ラダーにより構成されていたが、本実施例では、同相信号側の電圧発生器４００Ｉｂと直交信号側の電圧発生器４００Ｑｂとを別々に抵抗ラダーで構成している点が異なる。

同相信号側の電圧発生器４００Ｉｂは、抵抗４０１１〜４０１５からなる抵抗ラダーによって構成され、直交信号側の電圧発生器４００Ｑｂは、抵抗４０１６〜４０２０からなる抵抗ラダーによって構成されている。同相信号側の抵抗ラダーと直交信号側の抵抗ラダーに参照電圧ＶＲＴ，ＶＲＢを共通に与える。本実施例では、電源電圧ＶＣＣと電圧ＶＲＴとの間にレベルシフトダイオード４０２２，４０２３および抵抗４０２４を設け、電源電圧ＶＥＥと電圧ＶＲＢとの間に定電流源４０２１を設けることにより、従来の電圧発生器で必要であった参照電圧ＶＲＴ，ＶＲＢを内部で発生させることができる。

本実施例によれば、第５実施例と同様の効果を得ることができる。また、本実施例では、同相信号側の電圧発生器４００Ｉｂと直交信号側の電圧発生器４００Ｑｂを別々に抵抗ラダーで構成することにより、配線寄生を同相信号側と直交信号側で同一にできるため、同相信号側の参照電圧と直交信号側の参照電圧を精度良く各差動増幅器に与えることができ、同相信号側と直交信号側の動作が不平衡になることを防止できる。

［第７実施例］
次に、本発明の第７実施例について説明する。図７は本発明の第７実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図であり、図１〜図６と同様の構成には同一の符号を付してある。本実施例は、第５実施例にＰＶＴ補償回路６００を付加している点が異なる。ＰＶＴ補償回路６００は、トランジスタ６０００、レベルシフトダイオード６００１，抵抗６００２，６００３、および定電流源６００４から構成される。

ＰＶＴ補償回路６００は、制御電圧ＶＣのレベルをシフトするエミッタフォロアであり、以下の回路定数を電圧発生器４００ｂと一致させる。まず、ＰＶＴ補償回路６００のエミッタフォロア（トランジスタ６０００）とレベルシフトダイオード６００１の合計の段数を、電圧発生器４００ｂのレベルシフトダイオード４０２２，４０２３の段数と一致させる。また、ＰＶＴ補償回路６００の抵抗６００２の抵抗値を、電圧発生器４００ｂの電圧レベル微調整用の抵抗４０２４の抵抗値ＲＲと一致させる。さらに、ＰＶＴ補償回路６００の定電流源６００４の定電流値を、電圧発生器４００ｂの定電流源４０２１の定電流値Ｉと一致させる。ＰＶＴ補償回路６００の抵抗６００３の抵抗値ＲＴＤＬは、任意に選ぶことができる。例えば抵抗値ＲＴＤＬを、電圧発生器４００ｂの抵抗ラダー内の抵抗４０００〜４００８の合成抵抗値ＲＴＬと一致させてもよいし、合成抵抗値ＲＴＬの半分としてもよい。
なお、電圧発生器４００ｂにおいてレベルシフトダイオードの段数を４０２２のみの１段とした場合には、ＰＶＴ補償回路６００のレベルシフトダイオード６００１は不要となる。また、電圧発生器４００ｂにおいて電圧レベル微調整用の抵抗４０２４を用いない場合（ＲＲ＝０）には、ＰＶＴ補償回路６００の抵抗６００２は不要となる。

本実施例の電圧発生器４００ｂでは、レベルシフトダイオード４０２２，４０２３の１個あたりの電圧降下をＶＬＳ、定電流源４０２１の電流値をＩ、抵抗ラダー内の抵抗４０００〜４００８の合成抵抗値をＲＴＬ、抵抗４０２４の抵抗値をＲＲとし、差動増幅器４４０Ｉ〜４４４Ｉ，４４０Ｑ〜４４４Ｑの入力への電流の流れこみを無視すると、電圧ＶＲＴはＶＲＴ＝ＶＣＣ−２×ＶＬＳ−ＲＲ×Ｉと表すことができ、電圧ＶＲＢはＶＲＢ＝ＶＣＣ−２×ＶＬＳ−（ＲＲ＋ＲＴＬ）×Ｉと表すことができる。したがって、レベルシフトダイオード４０２２，４０２３の段数と抵抗４０２４の抵抗値ＲＲと定電流源４０２１の電流値Ｉとを適切に設計することにより、電圧ＶＲＴとＶＲＢを任意の電圧レベルに設定することができる。

一方、本実施例のＰＶＴ補償回路６００では、制御電圧ＶＣは、エミッタフォロアのトランジスタ６０００とレベルシフトダイオード６００１と抵抗６００２により電圧レベルがシフトされる。トランジスタ６０００のベース−エミッタ間電圧がレベルシフトダイオード４０２２，４０２３，６００１の１個あたりの電圧降下ＶＬＳと同一と仮定すると、差動増幅器４４０Ｉ〜４４４Ｉ，４４０Ｑ〜４４４Ｑに送られるレベルシフト後の制御電圧ＶＣＬＳは、ＶＣＬＳ＝ＶＣ−２×ＶＬＳ−ＲＲ×Ｉとなる。
以上により、ＶＲＴ−ＶＣＬＳ＝ＶＣＣ−ＶＣ、ＶＣＬＳ−ＶＲＢ＝ＲＴＬ×Ｉ−（ＶＣＣ−ＶＣ）となり、電圧ＶＲＴとＶＣＬＳ間の電圧差および電圧ＶＣＬＳとＶＲＢ間の電圧差は、（ＶＣＣ−ＶＣ）の関数で表すことができる。

本実施例によれば、従来の電圧発生器で必要であった外部参照電圧ＶＲＴ，ＶＲＢを電圧発生器４００ｂの内部で発生させることができ、外部からの電圧印加を不要にすることができる。また、本実施例では、定電流源４０２１の定電流値Ｉが電源電圧ＶＥＥ依存性を持たないものと仮定すると、電圧発生器４００ｂが出力する参照電圧Ｖ１〜Ｖ１０が電源電圧ＶＥＥ依存性を持たないという利点がある。また、電圧ＶＲＴとＶＣＬＳはそれぞれ電源電圧ＶＥＥに対する依存性を持つが、電源電圧ＶＥＥに依存して電圧ＶＲＴとＶＣＬＳが同様に変化するため、電圧ＶＲＴとＶＣＬＳ間の電圧差としては電源電圧ＶＥＥに依存しないことになる。したがって、定電流値Ｉが電源電圧ＶＥＥ依存性を持つ場合であっても、電圧ＶＲＴとＶＣＬＳ間の電圧差は（ＶＣＣ−ＶＣ）となり、電源電圧ＶＥＥに依存しないことから、ＰＶＴ補償回路６００を付加しない場合と比較して制御回路としての電源電圧ＶＥＥ依存性を抑圧することができる。

また、レベルシフトダイオード４０２２，４０２３，６００１の１個あたりのレベルシフト電圧ＶＬＳや抵抗４０２４，６００２の抵抗値ＲＲに温度依存性が存在しても、電圧ＶＲＴとＶＣＬＳ間の電圧差には影響しないので、制御回路の温度依存性を抑圧することができる。同様に、レベルシフトダイオード４０２２，４０２３，６００１の１個あたりのレベルシフト電圧ＶＬＳや抵抗４０２４，６００２の抵抗値ＲＲにプロセス間ばらつきが存在しても、電圧ＶＲＴとＶＣＬＳ間の電圧差には影響しない。したがって、本実施例では、電圧発生器４００ｂが出力する参照電圧Ｖ１〜Ｖ１０がＰＶＴに依存して変動したとしても、ＰＶＴ補償回路６００が制御電圧ＶＣを同様に変動させることにより、ＰＶＴに依存する制御回路出力の変動を低く抑えることができる。本実施例では、ＰＶＴ補償回路６００を設けることにより、制御回路の製造ばらつき依存性、電源電圧依存性および温度依存性を抑圧することができる。さらに、本実施例では、制御電圧ＶＣの電圧範囲を電源電圧ＶＣＣの近傍にすることができるので、電源電圧ＶＣＣを接地（＝０Ｖ）した場合には、雑音耐性に優れるという利点が得られる。
なお、本実施例では、ＰＶＴ補償回路６００にバイポーラトランジスタ６０００からなるエミッタフォロアを用いているが、電界効果トランジスタからなるソースフォロアを用いてもよい。

［第８実施例］
次に、本発明の第８実施例について説明する。図８は本発明の第８実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図であり、図１〜図７と同様の構成には同一の符号を付してある。第７実施例では、電圧発生器４００ｂは単一の抵抗ラダーにより構成されていたが、本実施例では、第５実施例と同様に、同相信号側の電圧発生器４００Ｉｂと直交信号側の電圧発生器４００Ｑｂとを別々に抵抗ラダーで構成している点が異なる。

本実施例によれば、第７実施例と同様の効果を得ることができる。また、本実施例では、同相信号側の電圧発生器４００Ｉｂと直交信号側の電圧発生器４００Ｑｂを別々に抵抗ラダーで構成することにより、配線寄生を同相信号側と直交信号側で同一にできるため、同相信号側の参照電圧と直交信号側の参照電圧を精度良く各差動増幅器に与えることができ、同相信号側と直交信号側の動作が不平衡になることを防止できる。

［第９実施例］
次に、本発明の第９実施例について説明する。図９は本発明の第９実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図であり、図１〜図８と同様の構成には同一の符号を付してある。本実施例は、第７実施例に制御利得調整回路７００を付加している点が異なる。制御利得調整回路７００は、抵抗７０００，７００１から構成される。

第７実施例で説明したとおり、制御電圧ＶＣとＶＣＬＳとの関係はＶＲＴ−ＶＣＬＳ＝ＶＣＣ−ＶＣで表されるので、レベルシフト後の制御電圧ＶＣＬＳの最高値がＶＲＴであることを考慮すると、制御電圧ＶＣの最高値はＶＣＣとなる。例えばＶＲＴ−ＶＲＢを０．５Ｖに設計し、電源電圧ＶＣＣを接地（＝０Ｖ）した場合には、ＶＣに入力できる電圧範囲は、最高電圧ＶＣＣ＝０Ｖ、最低電圧ＶＣＣ−０．５Ｖ＝−０．５Ｖの範囲内、すなわち−０．５Ｖ〜０Ｖとなる。図９の例のように、制御回路内に差動増幅器４４０Ｉ〜４４４Ｉ，４４０Ｑ〜４４４Ｑを１０個使用する場合には、後述するベクトル合成型移相器の総移相量が８１０°となるので、移相量を制御電圧の傾きで割った値である、制御電圧の利得は８１０°／０．５Ｖ＝１６２０°／Ｖとなる。

装置の仕様や制御電圧ＶＣのノイズ耐性やＰＶＴ耐性を向上させるために制御電圧ＶＣの利得を任意に設計する要求があり、制御利得調整回路７００はこのような要求に応えるために挿入されている。制御利得調整回路７００の抵抗７０００，７００１の抵抗値をそれぞれＲ１，Ｒ２とすると、制御利得調整回路７００を挿入していない第８実施例と比較して、制御利得をＲ１／（Ｒ１＋Ｒ２）に低減することができる。抵抗２個で制御利得調整回路７００が実現できるのは、制御回路にＰＶＴ補償回路６００が採用されており、制御電圧ＶＣの最高電圧がＶＣＣで固定されているためである。なお、抵抗７００１を可変抵抗器としてもよく、抵抗７０００と７００１をポテンショメータで実現してもよい。本実施例によれば、制御回路の制御利得を任意に調整することができる。

［第１０実施例］
次に、本発明の第１０実施例について説明する。図１０は本発明の第１０実施例に係る電圧発生器を用いた制御回路の構成例を示すブロック図であり、図１〜図９と同様の構成には同一の符号を付してある。第９実施例では、電圧発生器４００ｂは単一の抵抗ラダーにより構成されていたが、本実施例では、第５実施例と同様に、同相信号側の電圧発生器４００Ｉｂと直交信号側の電圧発生器４００Ｑｂとを別々に抵抗ラダーで構成している点が異なる。

本実施例によれば、第９実施例と同様の効果を得ることができる。また、本実施例では、同相信号側の電圧発生器４００Ｉｂと直交信号側の電圧発生器４００Ｑｂを別々に抵抗ラダーで構成することにより、配線寄生を同相信号側と直交信号側で同一にできるため、同相信号側の参照電圧と直交信号側の参照電圧を精度良く各差動増幅器に与えることができ、同相信号側と直交信号側の動作が不平衡になることを防止できる。

［第１１実施例］
次に、本発明の第１１実施例について説明する。図１１は本発明の第１１実施例に係るベクトル合成型移相器の構成を示すブロック図であり、図１２Ａ〜図１２Ｃは図１１のベクトル合成型移相器の各部の信号を平面上にコンスタレーション表示した図である。本実施例は、第１〜第１０実施例の電圧発生器を使用する制御回路の詳細と、制御回路を使用するベクトル合成型移相器の詳細を説明するものである。
図１１のベクトル合成型移相器は、９０°移相器１と、２つの四象限乗算器２Ｉ，２Ｑと、合成器３と、制御回路４とから構成される。

以下、入力信号ＶＩＮが理想的な正弦波であるとして図１１のベクトル合成型移相器の動作を説明する。図１２Ａは入力信号ＶＩＮを表す。
９０°移相器１は、入力信号ＶＩＮを入力し、同相信号ＶＩＮＩと、これに対して位相が９０°ずれた直交信号ＶＩＮＱとを出力する。同相成分（Ｉ）を横軸、直交成分（Ｑ）を縦軸とするコンスタレーション表示では、図１２Ｂに示すように、同相信号ＶＩＮＩは同相成分（Ｉ）のみで表すことができ、直交信号ＶＩＮＱは直交成分（Ｑ）のみで表すことができる。この２つの信号ＶＩＮＩ，ＶＩＮＱを仮に合成した場合には、図１２Ｂの２０（角度４５°、振幅２^1/2）に相当する信号を得ることができる。

同相信号ＶＩＮＩと直交信号ＶＩＮＱは、一対の四象限乗算器２Ｉ，２Ｑにそれぞれ入力される。四象限乗算器２Ｉ，２Ｑは、符号反転器と可変利得増幅器の組み合わせと同等の機能を有する。四象限乗算器２Ｉ，２Ｑは、それぞれ制御信号ＣＩ，ＣＱの符号とレベルに応じて出力の符号と利得とを変化させ、結果として同相信号ＶＩＮＩ、直交信号ＶＩＮＱの振幅を変化させて出力する。一対の四象限乗算器２Ｉ，２Ｑから出力される同相信号ＶＸＩと直交信号ＶＸＱは合成器３でベクトル合成され、移相器出力ＶＯＵＴとして外部へ出力される。

例えば同相信号側の利得を１、直交信号側の利得を０と設定した場合、コンスタレーション表示では、移相器出力ＶＯＵＴとして図１２Ｃの２１（角度０°、振幅１）の信号を得ることができる。同様に、同相信号側の利得をｃｏｓ（２２．５°）≒０．９２、直交信号側の利得をｓｉｎ（２２．５°）≒０．３８と設定した場合には、移相器出力ＶＯＵＴとして図１２Ｃの２２（角度２２．５°、振幅（０．９２²＋０．３８²）^1/2＝１）の信号を得ることができ、同相信号側の利得をｃｏｓ（４５°）≒０．７１、直交信号側の利得をｓｉｎ（４５°）≒０．７１と設定した場合には、移相器出力ＶＯＵＴとして図１２Ｃの２３（角度４５°、振幅（０．７１²＋０．７１²）^1/2＝１）の信号を得ることができる。

上記の３つの設定例は、第一象限（０°〜９０°）での動作例を取り上げたが、一対の四象限乗算器２Ｉ，２Ｑの制御信号ＣＩ，ＣＱの符号を変化させることにより、四象限（０°〜３６０°）にわたる任意位相の信号を得ることができる。すなわち、同相信号側の利得をｃｏｓ（φ）、直交信号側の利得をｓｉｎ（φ）と設定することにより、移相器出力ＶＯＵＴとして角度φ、振幅１の信号を得ることができる。

以上のベクトル合成型移相器の動作のために、制御回路４は、出力させたい位相φに対応（例えば比例）した制御電圧ＶＣを入力とし、一対の四象限乗算器２Ｉ，２Ｑのための制御信号ＣＩ，ＣＱを発生する。制御電圧ＶＣは、図示しない位相制御回路から入力される。制御回路４は、制御信号ＣＩ，ＣＱを発生するためにｃｏｓ、ｓｉｎの演算を行うアナログ回路から構成される。具体的には、制御回路４は、複数の参照電圧を発生する電圧発生器と、制御信号および２つの参照電圧を入力し制御信号が２つの参照電圧の範囲内にあるか範囲外にあるかを検出する差動増幅器対とを構成要素として実現される。この制御回路４として、第１〜第１０実施例で説明した制御回路を利用することができる。

以降、ベクトル合成型移相器の各要素を詳細に説明する。図１３は９０°移相器１の構成例を示すブロック図である。なお、図１３では、すべての信号が差動信号である場合について記載しており、補信号にはバーを付記して区別している。
９０°移相器１は、３つの差動増幅器１００，１０１，１０２から構成されている。図１３の構成では、入力信号ＶＩＮ，バーＶＩＮを２つの差動増幅器１００，１０１で分配する。一方の信号は、差動増幅器１００からそのまま出力され、同相信号ＶＩＮＩ，バーＶＩＮＩとなる。他方の信号は、差動増幅器１０１から差動増幅器１０２に入力され、差動増幅器１０２で遅延が加えられることにより、同相信号ＶＩＮＩ，バーＶＩＮＩに対して位相が９０°ずれた直交信号ＶＩＮＱ，バーＶＩＮＱとなる。

差動増幅器１０２の遅延時間は、入力周波数をｆ（Ｈｚ）とすると１／（４・ｆ）秒とすればよい。例えば入力周波数が２５ＧＨｚの場合には、差動増幅器１０２の遅延時間は１０ピコ秒に設計する。

９０°移相器１は、図１３の構成に限られるものではなく、９０°ハイブリッドを利用する構成、異なる接地の一対のトランジスタを利用する構成、線路長の異なる一対の伝送線路を利用する構成、一対のローパスフィルタとハイパスフィルタとを利用する構成、ポリフェーズフィルタを利用する構成、などから適切に選択すればよい。ポリフェーズフィルタは、同相信号側出力の振幅と直交信号側出力の振幅を容易に一致させることができ、かつ広帯域にわたって９０°移相動作を実現することができるので、ベクトル合成型移相器の９０°移相器として適している。また、同相の電力分配器と分配機能のない９０°移相器の組み合わせで実現してもよい。

図１４は四象限乗算器２Ｉ，２Ｑの構成例を示すブロック図である。四象限乗算器２Ｉは、ベースに制御信号ＣＩ，バーＣＩが入力されるトランジスタ２００，２０１からなる差動回路と、同様にベースに制御信号ＣＩ，バーＣＩが入力されるトランジスタ２０２，２０３からなる差動回路と、ベースに同相信号ＶＩＮＩが入力され、コレクタがトランジスタ２００，２０１のエミッタに接続されたトランジスタ２０４と、ベースに同相信号バーＶＩＮＩが入力され、コレクタがトランジスタ２０２，２０３のエミッタに接続されたトランジスタ２０５と、一端がトランジスタ２０４，２０５のエミッタに接続され、他端に電源電圧ＶＥＥが与えられる電流源２０６と、一端がトランジスタ２０１，２０２のコレクタに接続され、他端に電源電圧ＶＣＣが与えられる負荷抵抗２０７と、一端がトランジスタ２００，２０３のコレクタに接続され、他端に電源電圧ＶＣＣが与えられる負荷抵抗２０８とから構成されている。同相信号ＶＸＩは、トランジスタ２０１，２０２のコレクタと負荷抵抗２０７との接続点から出力され、同相信号バーＶＸＩは、トランジスタ２００，２０３のコレクタと負荷抵抗２０８との接続点から出力される。

図１４では四象限乗算器２Ｉの構成を示しているが、四象限乗算器２Ｑも同様の構成である。すなわち、図１４の制御信号ＣＩ，バーＣＩをＣＱ，バーＣＱに置き換え、同相信号ＶＩＮＩ，バーＶＩＮＩをＶＩＮＱ，バーＶＩＮＱに置き換え、同相信号ＶＸＩ，バーＶＸＩをＶＸＱ，バーＶＸＱに置き換えればよい。

図１４に示した四象限乗算器２Ｉ，２Ｑは、ギルバ−トセル、または単に変調器と呼ばれる一般的に知られた回路である。この回路では、同相信号ＶＩＮＩ，バーＶＩＮＩ（または直交信号ＶＩＮＱ，バーＶＩＮＱ）を入力とし、この入力に同相信号側の制御信号ＣＩ，バーＣＩ（または直交信号側の制御信号ＣＱ，バーＣＱ）を乗算して、同相信号側の出力ＶＸＩ，バーＶＸＩ（または直交信号側の出力ＶＸＱ，バーＶＸＱ）を出力する。

四象限乗算器２Ｉ，２Ｑは、図１４の構成に限られるものではなく、従来例で説明したように符号反転器と可変利得増幅器の機能に分離して実現してもよい。また、図１４では、バイポーラトランジスタを用いているが、電界効果トランジスタ（ＦＥＴ）を用いてもよい。また、入出力の線形性を向上させる等のために、各トランジスタのエミッタに抵抗器を挿入してもよい。

図１５は合成器３の構成例を示すブロック図である。合成器３は、ベースに同相信号ＶＸＩ，バーＶＸＩが入力されるトランジスタ３００，３０１からなる差動回路と、ベースに直交信号ＶＸＱ，バーＶＸＱが入力されるトランジスタ３０２，３０３からなる差動回路と、一端がトランジスタ３００，３０１のエミッタに接続され、他端に電源電圧ＶＥＥが与えられる電流源３０４と、一端がトランジスタ３０２，３０３のエミッタに接続され、他端に電源電圧ＶＥＥが与えられる電流源３０５と、一端がトランジスタ３０１，３０３のコレクタに接続され、他端に電源電圧ＶＣＣが与えられる負荷抵抗３０６と、一端がトランジスタ３００，３０２のコレクタに接続され、他端に電源電圧ＶＣＣが与えられる負荷抵抗３０７とから構成されている。出力信号ＶＯＵＴは、トランジスタ３０１，３０３のコレクタと負荷抵抗３０６との接続点から出力され、出力信号バーＶＯＵＴは、トランジスタ３００，３０２のコレクタと負荷抵抗３０７との接続点から出力される。

合成器３は、四象限乗算器２Ｉ，２Ｑから出力された同相信号ＶＸＩ，バーＶＸＩと直交信号ＶＸＱ，バーＶＸＱとをベクトル合成する機能を実現するもので、直交する２信号（同相成分と直交成分）の合成であるので、単純に電圧加算または電流加算をすればよい。図１５の回路では、同相信号ＶＸＩ，バーＶＸＩと直交信号ＶＸＱ，バーＶＸＱを電流加算した結果を電圧に変換して、出力信号ＶＯＵＴ，バーＶＯＵＴを得る。
合成器３は、図１５の構成に限られるものではなく、ウィルキンソン型等の電力合成器を用いてもよい。

図１６は制御回路４の構成例を示すブロック図である。制御回路４は、出力させたい位相φに対応した制御電圧ＶＣを入力とし、一対の四象限乗算器２Ｉ，２Ｑのための制御信号ＣＩ，ＣＱを発生する。このために制御回路４は、入力される制御電圧ＶＣから、制御信号ＣＩ＝ｃｏｓ（ＶＣ）、ＣＱ＝ｓｉｎ（ＶＣ）への変換をリアルタイムで行うアナログ演算回路で構成される。具体的には、制御回路４は、複数の参照電圧を発生する電圧発生器４００と、制御電圧ＶＣおよび２つの参照電圧を入力とし制御電圧ＶＣが２つの参照電圧の範囲内にあるか範囲外にあるかを検出する差動増幅器対４０１Ｉ，４０１Ｑ，４０２Ｉ，４０２Ｑとを構成要素として実現される。

電圧発生器４００は、複数の参照電圧Ｖ１〜Ｖ１０を発生する。必要な参照電圧の数Ｎ（Ｎは２以上の整数）は、ベクトル合成型移相器の必要な総移相量Δφから次式により計算できる。
Ｎ＝４×（Δφ−９０°）／３６０°＋２ ・・・（１）
図１６では、総移相量Δφ＝８１０°を実現するために参照電圧の数Ｎを１０としている。ここでは、制御回路４の例として、第１実施例の制御回路を例に挙げて説明しているが、第２〜第１０実施例の制御回路を利用してもよいことは言うまでもない。

差動増幅器対４０１Ｉ，４０１Ｑ，４０２Ｉ，４０２Ｑは、制御電圧ＶＣおよび２つの参照電圧Ｖｍ，Ｖｎを入力とし、制御電圧ＶＣが２つの参照電圧Ｖｍ，Ｖｎの範囲内にあるか範囲外にあるかを検出する。本実施例において差動増幅器対４０１Ｉ，４０１Ｑ，４０２Ｉ，４０２Ｑに求められる機能は、制御電圧ＶＣが２つの参照電圧の範囲内にあるか範囲外にあるか単純に２状態を検出することではなく、入力される制御電圧ＶＣから制御信号ＣＩ＝ｃｏｓ（ＶＣ）、ＣＱ＝ｓｉｎ（ＶＣ）への変換をアナログ演算することである。そこで、差動増幅器対４０１Ｉ，４０１Ｑ，４０２Ｉ，４０２Ｑの構成要素となる差動増幅器のアナログ動作を説明する。

図１７Ａ〜図１７Ｃは差動増幅器の回路構成とその動作を示す図であり、図１７Ａは差動増幅器の回路図、図１７Ｂは図１７Ａの差動増幅器の記号を示す図、図１７Ｃは図１７Ａの差動増幅器の入出力特性（ＶＣ−ＣＩ特性）を示す図である。
差動増幅器は、図１７Ａに示すように、ベースに制御電圧ＶＣが入力されるトランジスタ４１０と、ベースに参照電圧Ｖｍが入力されるトランジスタ４１１と、一端がトランジスタ４１０，４１１のエミッタに接続され、他端に電源電圧ＶＥＥが与えられる電流源４１２と、一端がトランジスタ４１１のコレクタに接続され、他端に電源電圧ＶＣＣが与えられる負荷抵抗４１３と、一端がトランジスタ４１０のコレクタに接続され、他端に電源電圧ＶＣＣが与えられる負荷抵抗４１４とから構成されている。制御信号ＣＩは、トランジスタ４１１のコレクタと負荷抵抗４１３との接続点から出力され、制御信号バーＣＩは、トランジスタ４１０のコレクタと負荷抵抗４１４との接続点から出力される。この差動増幅器を記号で表すと、図１７Ｂのようになる。

バイポーラトランジスタのベース接地の電流増幅率をα、電流源４１２の電流値をＩＥＥ、負荷抵抗４１３，４１４の抵抗値をＲＬ、ＶＴを定数（ＶＴ＝ｋＴ／ｑ＝２６ｍＶであり、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷）とすると、差動増幅器の出力電圧である制御信号ＣＩは次式により計算できる。
ＣＩ＝ＲＬ・α・ＩＥＥ／（１＋ｅｘｐ（（−ＶＣ＋Ｖｍ）／ＶＴ）） ・・（２）

制御電圧ＶＣの極値を考えると、ＶＣ→∞の場合には、制御信号ＣＩはＶＨ＝ＲＬ・α・ＩＥＥに収束し、ＶＣ→−∞の場合には、制御信号ＣＩはＶＬ＝０に収束する。一方、制御電圧ＶＣが参照電圧Ｖｍの近傍の場合には、制御信号ＣＩはＶＨとＶＬの中間的なレベルとなる。本実施例では、制御電圧ＶＣを参照電圧Ｖｍの近傍の値にして、この中間的なレベルを利用することで、制御電圧ＶＣからｃｏｓ（ＶＣ）に擬似的な制御信号ＣＩをアナログ演算する。図１７Ａ〜図１７Ｃの例では、制御信号ＣＩを演算する構成について示しているが、制御信号ＣＱを演算する構成も同様であり、制御電圧ＶＣからｓｉｎ（ＶＣ）に擬似的な制御信号ＣＱをアナログ演算することができる。

図１８Ａ〜図１８Ｃは差動増幅器対４０１Ｉの回路構成とその動作を示す図であり、図１８Ａは差動増幅器対４０１Ｉの回路図、図１８Ｂは図１８Ａの差動増幅器対４０１Ｉの記号を示す図、図１８Ｃは図１８Ａの差動増幅器対４０１Ｉの入出力特性（ＶＣ−ＣＩ特性）を示す図である。

差動増幅器対４０１Ｉは、図１８Ａに示すように、ベースに制御電圧ＶＣ、参照電圧Ｖｍが入力されるトランジスタ４１５，４１６からなる差動回路と、ベースに制御電圧ＶＣ、参照電圧Ｖｎが入力されるトランジスタ４１７，４１８からなる差動回路と、一端がトランジスタ４１５，４１６のエミッタに接続され、他端に電源電圧ＶＥＥが与えられる電流源４１９と、一端がトランジスタ４１７，４１８のエミッタに接続され、他端に電源電圧ＶＥＥが与えられる電流源４２０と、一端がトランジスタ４１６，４１７のコレクタに接続され、他端に電源電圧ＶＣＣが与えられる負荷抵抗４２１と、一端がトランジスタ４１５，４１８のコレクタに接続され、他端に電源電圧ＶＣＣが与えられる負荷抵抗４２２とから構成されている。このように、差動増幅器対４０１Ｉは、２つの差動増幅器から構成され、一方の差動増幅器には制御電圧ＶＣと参照電圧Ｖｍが入力され、他方の差動増幅器には制御電圧ＶＣと参照電圧Ｖｎが入力される。

２つの差動増幅器の出力は逆相で接続される。制御信号ＣＩは、トランジスタ４１６，４１７のコレクタと負荷抵抗４２１との接続点から出力され、制御信号バーＣＩは、トランジスタ４１５，４１８のコレクタと負荷抵抗４２２との接続点から出力される。この差動増幅器を記号で表すと、図１８Ｂのようになる。なお、入力を逆相で接続して出力を正相で接続してもよい。
差動増幅器対４０１Ｉの出力電圧である制御信号ＣＩは次式により計算できる。
ＣＩ＝ＲＬ・α・ＩＥＥ／（１＋ｅｘｐ（（−ＶＣ＋Ｖｎ）／ＶＴ））
＋ＲＬ・α・ＩＥＥ／（１＋ｅｘｐ（（ＶＣ−Ｖｍ）／ＶＴ）） ・・（３）

制御電圧ＶＣの極値を考えると、ＶＣ→∞の場合には、式（３）の第１項がＶＨ＝ＲＬ・α・ＩＥＥに収束し、第２項がＶＬ＝０に収束するので、制御信号ＣＩはＶＨ＝ＲＬ・α・ＩＥＥに収束する。また、ＶＣ→−∞の場合には、式（３）の第１項がＶＬ＝０に収束し、第２項がＶＨ＝ＲＬ・α・ＩＥＥに収束するので、制御信号ＣＩはＶＨ＝ＲＬ・α・ＩＥＥに収束する。一方、制御電圧ＶＣが参照電圧Ｖｍの近傍または参照電圧Ｖｎの近傍の場合には、制御信号ＣＩはＶＨとＶＬの中間的なレベルとなる。本実施例では、制御電圧ＶＣを参照電圧Ｖｍの近傍の値または参照電圧Ｖｎの近傍の値にして、この中間的なレベルを利用する。

図１９Ａ〜図１９Ｃは差動増幅器の入出力特性（ＶＣ−ＣＩ特性）を示す図であり、図１９Ａは参照電圧ＶｍとＶｎとの差が定数ＶＴと比較して十分に大きい場合（｜Ｖｍ−Ｖｎ｜＞＞８ＶＴ）の入出力特性を示す図、図１９Ｂは参照電圧ＶｍとＶｎとの差が定数ＶＴの８倍程度である場合（｜Ｖｍ−Ｖｎ｜≒８ＶＴ）の入出力特性を示す図、図１９Ｃは参照電圧ＶｍとＶｎとの差が定数ＶＴと比較して十分に小さい場合（｜Ｖｍ−Ｖｎ｜＜＜８ＶＴ）の入出力特性を示す図である。

一般に、制御電圧ＶＣが参照電圧ＶｍとＶｎの中間電圧となったときに制御信号ＣＩは最小となるが、参照電圧ＶｍとＶｎの電圧差と定数ＶＴとの大小関係によりその振る舞いは変化する。参照電圧ＶｍとＶｎとの差が定数ＶＴと比較して十分に大きい場合には、制御信号ＣＩは、図１９Ａに示すように広い制御電圧ＶＣの範囲でＶＬ＝０に張り付く。反対に、参照電圧ＶｍとＶｎとの差が定数ＶＴと比較して十分に小さい場合には、図１９Ｃに示すように制御電圧ＶＣが参照電圧ＶｍとＶｎの中間電圧となったときに制御信号ＣＩは最小となるが、制御信号Ｃの電圧値はＶＬまで下がらない。

参照電圧ＶｍとＶｎとの電圧差と、定数ＶＴとの関係を適切に（例えば、参照電圧ＶｍとＶｎとの電圧差を定数ＶＴの８倍程度）に選択すると、図１９Ｂに示すように制御電圧ＶＣが参照電圧ＶｍとＶｎの中間電圧となったときに、制御信号ＣＩはＶＬ＝０近傍まで下がり、かつｃｏｓ波形またはｓｉｎ波形に似た極小値を持つことになる。

このように、参照電圧ＶｍとＶｎとの電圧差と、定数ＶＴとの関係を適切に選択すると、制御電圧ＶＣに対する制御信号ＣＩの変化の特性をｃｏｓ（ＶＣ）またはｓｉｎ（ＶＣ）に類似させることができる。さらに、制御電圧ＶＣの変化に対して制御信号ＣＩが大きく変化しており、雑音の影響を受けにくいことから、制御信号ＣＩは制御信号として適している。
参照電圧ＶｍとＶｎとの電圧差が定数ＶＴの２倍未満または定数ＶＴの１２倍よりも大きいときには、制御信号ＣＩは正弦波、余弦波から外れた波形になる。このように、制御信号ＣＩを正弦波、余弦波に類似した波形にするには、参照電圧ＶｍとＶｎの電圧差を定数ＶＴの２倍以上１２倍以下程度に設定すると有効である。

本実施例は、差動増幅器対の出力の擬似的なｃｏｓ特性、ｓｉｎ特性を四象限乗算器の制御に利用することを最も主要な特徴とする。
制御回路の入出力特性は、制御電圧ＶＣが何れかの参照電圧Ｖｎ（ｎは整数）の近傍の場合には、一つの差動増幅器の遷移関数で表すことができる。そこで、差動増幅器の出力が正弦波または余弦波に近い特性を有することについて説明する。一般的な差動増幅器の差信号の入出力特性はｙ＝ｔａｎｈ（ｘ）の形式で記述できる（文献「Paul R.Gray，Robert G.Meyer，“Analysis and design of analog integrated circuits”，John Wiley ＆ Sons，Inc.，1977，P.227-231」参照）。これによれば、Ｖｃ近傍の差動増幅器の差信号Ｖｏの遷移関数は次式で表される。

ｔａｎｈ（ｘ）をｘ＝０近傍でテイラー展開した式は以下のようになる。

一方、ｓｉｎ（ｘ）をｘ＝０近傍でテイラー展開した式は以下のようになる。

ｔａｎｈ（ｘ）をｘ＝０近傍でテイラー展開した式（５）とｓｉｎ（ｘ）をｘ＝０近傍でテイラー展開した式（６）とを比較すると、第１項は一致しており、第２項は係数が異なるのみであり、両式は類似している。
このように、ｘ＝０（本実施例においてはＶＣ＝Ｖｎ、ＶＣ＝Ｖｍに相当）近傍において、差動増幅器の差信号の入出力特性（ｔａｎｈ波形）は正弦（ｓｉｎ）波形に類似していることが分かる。

次に、もう少し広い領域の制御回路の入出力特性の正弦波、余弦波との類似性について述べる。ＶＣ＝ＶｎからＶＣ＝Ｖ（ｎ＋１）を経由してＶＣ＝Ｖ（ｎ＋２）＝Ｖｍまでの制御回路の入出力特性は、隣り合う２つの差動増幅器の入出力特性の合成として記述できる。
Ｖｏ＝ＲＬ・α・ＩＥＥ［ｔａｎｈ［（ＶＣ−Ｖｎ）／（２・ＶＴ）］
＋ｔａｎｈ［（Ｖ（ｎ＋２）−ＶＣ）／（２・ＶＴ）］−１］ ・・・（７）

制御回路出力ＣＩ，ＣＱの十分に大きい振幅を得るためには、ＶＣ＝Ｖ（ｎ＋１）において、隣り合う２つの差動増幅器が両方ともほとんどオンまたはオフになる必要がある。２つの差動増幅器が両方ともほとんどオンまたはオフになるためには、（Ｖ（ｎ＋２）−Ｖｎ）がＶＴ（＝ｋＴ／ｑ）よりも十分に大きい必要がある。一方で、（Ｖ（ｎ＋２）−Ｖｎ）が過度に大きすぎると、ＣＩ，ＣＱの特性は図１９Ａに示したような形状となり、式（８）に記載の理想的な正弦波の形状からかい離する。
Ｖｉｄｅａｌ＝ＲＬ・α・ＩＥＥｓｉｎ［（ＶＣ−Ｖｎ）・π／ＶＴ］ ・・（８）

Ｖｉｄｅａｌは差動増幅器の差信号Ｖｏの理想値を表す。ＣＩ，ＣＱ特性の理想的な正弦波の形状からのかい離は、移相動作の線形性の悪化や、出力振幅の一定性の悪化をもたらす。式（７）に示した制御回路の入出力特性と式（８）に示した理想的な入出力特性とを計算した結果を図２０Ａ〜図２０Ｂに示す。図２０Ａ〜図２０Ｂの縦軸は出力電圧、横軸は制御電圧ＶＣである。図２０ＡはＶ（ｎ＋２）−Ｖｎが４．６ＶＴの場合を示し、図２０ＢはＶ（ｎ＋２）−Ｖｎが７．７ＶＴの場合を示し、図２０ＣはＶ（ｎ＋２）−Ｖｎが１５．４ＶＴの場合を示している。

差動増幅器の差信号Ｖｏの理想的な正弦波からのかい離の２乗値（Ｖｏ−Ｖｉｄｅａｌ）²をＶＣ＝ＶｎからＶＣ＝Ｖ（ｎ＋２）まで２１ポイント合計した値Δ（任意単位）は、図２１に示すように、（Ｖ（ｎ＋２）−Ｖｎ）が１９６ｍＶ、すなわち７．５・ＶＴ（周囲温度が３００Ｋの場合）の場合に最小になる。

すなわち、参照電圧ＶｍとＶｎの電圧差が定数ＶＴの８倍程度（上記の図２０Ａ〜図２０Ｂの例によれば厳密には７．５倍程度）の場合に、制御回路の広い範囲の入出力特性が正弦波、余弦波と類似性が高くなることが分かる。また、制御回路の入出力特性を正弦波、余弦波と見なせる特性にするには、参照電圧ＶｍとＶｎの電圧差を、定数ＶＴの２倍以上１２倍以下程度に設定すると好ましいと見積もることができる。この理由は以下のとおりである。

まず、参照電圧ＶｍとＶｎの電圧差の上限は、差動増幅器の差信号Ｖｏの理想的な正弦波からのかい離｜Ｖｏ−Ｖｉｄｅａｌ｜の最大値が理想的な正弦波の最大振幅の２５％以内である条件から決定した。Ｖｍ−Ｖｎを１９６ｍＶ（＝７．５・ＶＴ）から増大させていくと、Ｖｍ−Ｖｎ＝３０３ｍＶ（＝１１．７・ＶＴ）のときに、｜Ｖｏ−Ｖｉｄｅａｌ｜の最大値が理想的な正弦波の最大振幅の２５％に達する。したがって、参照電圧ＶｍとＶｎの電圧差の上限は、定数ＶＴの１２倍程度と見積もることができる。

次に、参照電圧ＶｍとＶｎの電圧差の下限は、以下の（Ａ）、（Ｂ）を考慮して見積もった。
（Ａ）参照電圧ＶｍとＶｎの電圧差Ｖｍ−Ｖｎを１９６ｍＶ（＝７．５・ＶＴ）から減少させると、ＣＩ，ＣＱの振幅が小さくなり、計算上は理想からかい離するものの、波形自体は正弦波、余弦波に近い形状を保つ（図２０Ａ参照）。そこで、下限については、差動増幅器の差信号Ｖｏの理想的な正弦波からのかい離｜Ｖｏ−Ｖｉｄｅａｌ｜の最大値が理想的な正弦波の最大振幅の２５％以内との条件を緩和し、かい離｜Ｖｏ−Ｖｉｄｅａｌ｜の最大値が理想的な正弦波の最大振幅の５０％以内との条件から決定した。具体的には、Ｖｍ−Ｖｎを１９６ｍＶ（＝７．５・ＶＴ）から減少させていくと、Ｖｍ−Ｖｎ＝１０２ｍＶ（＝３．９・ＶＴ）のときに、｜Ｖｏ−Ｖｉｄｅａｌ｜の最大値が理想的な正弦波の最大振幅の５０％に達する。

（Ｂ）差動増幅器を２段の差動増幅器の縦続接続により実現する場合、参照電圧ＶｍとＶｎの電圧差Ｖｍ−Ｖｎを概ね半分にすることができる。この場合も考慮すると、参照電圧ＶｍとＶｎの電圧差の下限をさらに半分にする必要がある。具体的には、Ｖｍ−Ｖｎ＝５１ｍＶ（＝２・ＶＴ）が下限となる。したがって、参照電圧ＶｍとＶｎの電圧差の下限は、定数ＶＴの２倍程度と見積もることができる。
以上の理由により、制御回路の入出力特性を正弦波、余弦波と見なせる特性にするには、参照電圧ＶｍとＶｎの電圧差を、定数ＶＴの２倍以上１２倍以下程度に設定すると好ましい。

なお、差動増幅器対を構成する差動増幅器に負帰還回路を付加すると、差動増幅器の利得を調整することができ、差動増幅器対の入出力（ＶＣ−ＣＩ）特性を変化させることができる。例えば各トランジスタのエミッタに抵抗を挿入することにより負帰還を付加することができる。負帰還回路の付加により、Ｖｍ、Ｖｎ、ＶＴの条件を変えずに差動増幅器対の入出力特性を調整し、擬似ｃｏｓ特性、擬似ｓｉｎ特性を向上させる設計が可能となる。

また、図１７〜図１９では、制御信号ＣＩ，バーＣＩを生成する差動増幅器対について説明しているが、制御信号ＣＱ，バーＣＱを生成する差動増幅器対も同様の構成で実現することができる。

制御回路４の詳細な実現例は、図１〜図１０に示したとおりである。差動増幅器対４０１Ｉは、差動増幅器４４０Ｉ，４４１Ｉによって構成され、差動増幅器対４０２Ｉは、差動増幅器４４２Ｉ，４４３Ｉによって構成されている。同様に、差動増幅器対４０１Ｑは、差動増幅器４４０Ｑ，４４１Ｑによって構成され、差動増幅器対４０２Ｑは、差動増幅器４４２Ｑ，４４３Ｑによって構成されている。同相信号側の差動増幅器４４０Ｉ〜４４４Ｉは第１の差動増幅器グループを構成し、直交信号側の差動増幅器４４０Ｑ〜４４４Ｑは第２の差動増幅器グループを構成している。

参照電圧の数Ｎ（Ｎは２以上の整数）は、ベクトル合成型移相器の必要な総移相量を得るために任意の整数から選択することが可能であり、図１〜図１０ではＮ＝１０の場合を記載している。第１の差動増幅器グループに含まれる差動増幅器の個数と第２の差動増幅器グループに含まれる差動増幅器の個数との総和は、Ｎである。したがって、Ｎ＝９を実現する場合は図１〜図１０の構成から差動増幅器４４４Ｉを削除すればよく、Ｎ＝８を実現する場合は差動増幅器４４４Ｉ，４４４Ｑを削除すればよい。

これまでの説明では、差動増幅器対をひとつの機能を実現する単位として捉えて説明してきたが、擬似的なｃｏｓ特性もしくはｓｉｎ特性を発生する機能を実現する最小単位は差動増幅器である。１個の差動増幅器対（すなわち、２個の差動増幅器）でｃｏｓ特性、ｓｉｎ特性の３６０°に相当する特性を実現できるが、差動増幅器の単位で特性の追加または削除が可能であり、この追加または削除は、ｃｏｓ特性、ｓｉｎ特性の１８０°に相当する特性の追加または削除に相当する。

図１〜図１０では、同相信号側の制御信号ＣＩの発生に差動増幅器を５個（差動増幅器対が２個と差動増幅器１個）、直交信号側の制御信号ＣＱの発生に差動増幅器を５個（差動増幅器対が２個と差動増幅器１個）利用している。したがって、同相信号側と直交信号側のそれぞれで１８０°×５＝９００°のｃｏｓ特性およびｓｉｎ特性が得られる。ただし、制御信号ＣＩとＣＱで９０°に相当する位相分動作がずれているので、ベクトル合成型移相器としては、９００°−９０°＝８１０°の移相量が得られる。

図２２は図１〜図１０に示した同相信号側の差動増幅器対４０１Ｉ，４０２Ｉおよび差動増幅器４４４Ｉの構成例を示す回路図である。差動増幅器４４０Ｉは、トランジスタ４５０，４５１と、電流源４５４と、負荷抵抗４６５，４６６とから構成され、差動増幅器４４１Ｉは、トランジスタ４５２，４５３と、電流源４５５と、負荷抵抗４６５，４６６とから構成され、差動増幅器４４２Ｉは、トランジスタ４５６，４５７と、電流源４６０と、負荷抵抗４６５，４６６とから構成され、差動増幅器４４３Ｉは、トランジスタ４５８，４５９と、電流源４６１と、負荷抵抗４６５，４６６とから構成され、差動増幅器４４４Ｉは、トランジスタ４６２，４６３と、電流源４６４と、負荷抵抗４６５，４６６とから構成されている。

図２３は制御回路４の入出力特性を示す図である。動作を大局的に捉えるために、図１６に示した制御回路４の構成と図１９に示した差動増幅器対の入出力特性とを用いて制御回路４全体の動作を説明する。

まず、参照電圧Ｖｍとして電圧Ｖ９が入力され、参照電圧Ｖｎとして電圧Ｖ７が入力される差動増幅器対４０１Ｉに注目して動作を説明する。制御電圧ＶＣが電圧Ｖ６よりも大きく、電圧Ｖ１０よりも小さい領域では、制御信号ＣＩは図１９Ｂと同様な特性となっている。すなわち、電圧Ｖ６を位相の基準（０°）と考えると、制御信号ＣＩのレベルは擬似的に、ＶＣ＝Ｖ６においてｃｏｓ（０°）、ＶＣ＝Ｖｎ＝Ｖ７においてｃｏｓ（９０°）、ＶＣ＝Ｖ８においてｃｏｓ（１８０°）、ＶＣ＝Ｖｍ＝Ｖ９においてｃｏｓ（２７０°）と理解することができる。図１９Ｂによれば、ｃｏｓ（０°）の電圧値はＶＨ、ｃｏｓ（１８０°）の電圧値はＶＬ、ｃｏｓ（９０°）、ｃｏｓ（２７０°）の電圧値はＶＨとＶＬの中間の値である。本実施例では、図２３に示すようにＶＨを「１」、ＶＬを「−１」、ＶＨとＶＬの中間の値を「０」としている。

さらに、参照電圧Ｖｍとして電圧Ｖ５が入力され、参照電圧Ｖｎとして電圧Ｖ３が入力される差動増幅器対４０２Ｉに注目して動作を説明する。制御電圧ＶＣが電圧Ｖ２よりも大きく、電圧Ｖ６よりも小さい領域では、制御信号ＣＩは図１９Ｂと同様な特性となっている。すなわち、電圧Ｖ２を位相の基準（０°）と考えると、制御信号ＣＩのレベルは擬似的に、ＶＣ＝Ｖ２においてｃｏｓ（０°）、ＶＣ＝Ｖｎ＝Ｖ３においてｃｏｓ（９０°）、ＶＣ＝Ｖ４においてｃｏｓ（１８０°）、ＶＣ＝Ｖｍ＝Ｖ５においてｃｏｓ（２７０°）と理解することができる。

以上説明した２つの差動増幅器対４０１Ｉ，４０２Ｉにより、制御電圧ＶＣが電圧Ｖ２からＶ１０の領域で７２０°分に相当する疑似的なｃｏｓ特性が得られることが分かる。さらに、電圧Ｖ１が入力される差動増幅器（図１〜図１０の差動増幅器４４４Ｉ）が設けられることにより、制御信号ＣＩは電圧Ｖ１においてｃｏｓ（２７０°）に相当する値となる。２つの差動増幅器対４０１Ｉ，４０２Ｉと差動増幅器４４４Ｉとを合わせると、制御電圧ＶＣが電圧Ｖ１からＶ１０の領域で８１０°分に相当する疑似的なｃｏｓ特性が得られることになる。

次に、参照電圧Ｖｍとして電圧Ｖ１０が入力され、参照電圧Ｖｎとして電圧Ｖ８が入力される差動増幅器対４０１Ｑに注目して動作を説明する。制御電圧ＶＣが電圧Ｖ７よりも大きい領域では、制御信号ＣＱは図１９Ｂの制御信号ＣＩと同様な特性となっている。９０°基準をずらして考えて、Ｖ６を位相の基準（０°）と考えると、制御信号ＣＱのレベルは擬似的に、ＶＣ＝Ｖ６においてｓｉｎ（０°）、ＶＣ＝Ｖ７においてｓｉｎ（９０°）、ＶＣ＝Ｖｎ＝Ｖ８においてｓｉｎ（１８０°）、ＶＣ＝Ｖ９においてｓｉｎ（２７０°）と理解することができる。

さらに、参照電圧Ｖｍとして電圧Ｖ６が入力され、参照電圧Ｖｎとして電圧Ｖ４が入力される差動増幅器対４０２Ｑに注目して動作を説明する。制御電圧ＶＣが電圧Ｖ３よりも大きく、電圧Ｖ７よりも小さい領域では、制御信号ＣＱは図１９Ｂの制御信号ＣＩと同様な特性となっている。９０°基準をずらして考えて、Ｖ２を位相の基準（０°）と考えると、制御信号ＣＱのレベルは擬似的に、ＶＣ＝Ｖ２においてｓｉｎ（０°）、ＶＣ＝Ｖ３においてｓｉｎ（９０°）、ＶＣ＝Ｖｎ＝Ｖ４においてｓｉｎ（１８０°）、ＶＣ＝Ｖ５においてｓｉｎ（２７０°）と理解することができる。

以上説明した２つの差動増幅器対４０１Ｑ，４０２Ｑにより、制御電圧ＶＣが電圧Ｖ２からＶ１０の領域で７２０°分に相当する疑似的なｓｉｎ特性が得られることが分かる。さらに、電圧Ｖ２が入力される差動増幅器（図１〜図１０の差動増幅器４４４Ｑ）が設けられることにより、制御信号ＣＱはＶＣ＝Ｖ２においてｓｉｎ（０°）、ＶＣ＝Ｖ１においてｓｉｎ（２７０°）に相当する値となる。２つの差動増幅器対４０１Ｑ，４０２Ｑと差動増幅器４４４Ｑとを合わせると、制御電圧ＶＣが電圧Ｖ１からＶ１０の領域で８１０°分に相当する疑似的なｓｉｎ特性が得られることになる。

このように、本実施例の制御回路４は、入力される制御電圧ＶＣから、制御信号ＣＩ＝ｃｏｓ（ＶＣ）、ＣＱ＝ｓｉｎ（ＶＣ）への変換をリアルタイムで行うアナログ演算回路となっている。同相信号側の制御信号ＣＩと直交信号側の制御信号ＣＱを同時に得ることができるのは、制御回路４内の電圧発生器４００が発生する複数の参照電圧を、同相信号側の演算を行う差動増幅器対と直交信号側の演算を行う差動増幅器対に交互に入力するからであり、この接続方法は本実施例を特徴づける主要な要素である。例えば図１〜図１０の例では、電圧Ｖ９，Ｖ７，Ｖ５，Ｖ３，Ｖ１を同相信号側の演算に使用し、電圧Ｖ１０，Ｖ８，Ｖ６，Ｖ４，Ｖ２を直交信号側の演算に使用している。

入力される制御電圧ＶＣから、制御信号ＣＩ＝ｃｏｓ（ＶＣ）、ＣＱ＝ｓｉｎ（ＶＣ）への変換のアナログ演算が理想的に誤差なく実現される場合には、制御電圧ＶＣを変化させ、ベクトル合成型移相器の出力信号の移相量φが変化したときでも、ベクトル合成型移相器の出力振幅を一定に保つことができる。ただし、本実施例の制御回路４は擬似的なｃｏｓ特性、ｓｉｎ特性を発生させることを目的としており、現実には設計誤差や外部環境変動による誤差も存在するので、厳密に出力振幅を一定に保つことはできない。本実施例のベクトル合成型移相器の設計にあたっては、出力振幅の一定性の要求条件から、必要とされるアナログ演算の設計精度を決定すればよい。

図２４は本実施例のベクトル合成型移相器の制御電圧ＶＣと出力信号の移相量φとの関係を示す図である。制御電圧ＶＣを電圧Ｖ１からＶ１０まで変化させることにより、ベクトル合成型移相器の出力信号ＶＯＵＴの位相を０°から８１０°にわたって変化させることができる。

図２５は差動増幅器の構成として図１〜図１０、図２２に示した構成を用いた場合の制御回路４の入出力特性を、現実のトランジスタのモデルでシミュレーションした結果を示す図である。図２５によれば、図２３とほぼ一致する疑似的なｃｏｓ特性、ｓｉｎ特性が得られることが分かる。

図２６Ａ〜図２６Ｂは図１７Ａに示した差動増幅器の別の回路構成とその動作を示す図であり、図２６Ａは差動増幅器の回路図、図２６Ｂは図２６Ａの差動増幅器の入出力特性（ＶＣ−ＣＩ特性）を示す図である。図２６Ｂにおいて、１５０は図１７Ａに示した差動増幅器の入出力特性、１５１は図２６Ａの差動増幅器の入出力特性を示している。

差動増幅器は、図２６Ａに示すように、ベースに制御電圧ＶＣが入力されるトランジスタ５００と、ベースに参照電圧Ｖｍが入力されるトランジスタ５０１と、一端に電源電圧ＶＥＥが与えられる電流源５０２と、一端に電源電圧ＶＣＣが与えられるレベルシフト用抵抗５０３と、一端がトランジスタ５００のコレクタに接続され、他端がレベルシフト用抵抗５０３の他端に接続される負荷抵抗５０４と、一端がトランジスタ５０１のコレクタに接続され、他端がレベルシフト用抵抗５０３の他端に接続される負荷抵抗５０５と、一端がトランジスタ５００のエミッタに接続され、他端が電流源５０２の他端に接続される負帰還抵抗５０６と、一端がトランジスタ５０１のエミッタに接続され、他端が電流源５０２の他端に接続される負帰還抵抗５０７と、ベースがトランジスタ５００のコレクタに接続されるトランジスタ５０８と、ベースがトランジスタ５０１のコレクタに接続されるトランジスタ５０９と、一端に電源電圧ＶＥＥが与えられる電流源５１０と、一端がトランジスタ５０８のコレクタに接続され、他端に電源電圧ＶＣＣが与えられる負荷抵抗５１１と、一端がトランジスタ５０９のコレクタに接続され、他端に電源電圧ＶＣＣが与えられる負荷抵抗５１２と、一端がトランジスタ５０８のエミッタに接続され、他端が電流源５１０の他端に接続される負帰還抵抗５１３と、一端がトランジスタ５０９のエミッタに接続され、他端が電流源５１０の他端に接続される負帰還抵抗５１４とから構成されている。制御信号ＣＩは、トランジスタ５０８のコレクタと負荷抵抗５１１との接続点から出力され、制御信号バーＣＩは、トランジスタ５０９のコレクタと負荷抵抗５１２との接続点から出力される。

図１７Ａの回路では、参照電圧ＶｍとＶｎとの電圧差が定数ＶＴの８倍程度必要であり、周囲温度が３００Ｋのときに定数ＶＴが２６ｍＶであるので、結果として外部参照電圧ＶＲＴとＶＲＢとの電圧差が８ＶＴ・４．５≒１Ｖ程度に決まってしまい、設計の自由度が少ない。また、図１７Ａの回路では、上記のとおり負帰還抵抗（各トランジスタのエミッタに付加する抵抗）により差動増幅器の入出力特性を調整できるが、外部参照電圧ＶＲＴとＶＲＢとの電圧差が大きくなる方向にしか調整することができない。

これに対して、図２６Ａの回路では、複数の差動増幅器を縦続接続することにより、図２６Ｂに示すように図１７Ａの差動増幅器よりも急峻な入出力特性（ＶＣ−ＣＩ特性）が得られるので、外部参照電圧ＶＲＴとＶＲＢとの電圧差を小さく（例えば０．５Ｖ程度に）設計することができる。例えば図２３において参照電圧Ｖ１が外部参照電圧ＶＲＴに相当し、参照電圧Ｖ１０が外部参照電圧ＶＲＢに相当するとすれば、ＶＣ−ＣＩ特性の正弦波曲線が急峻であればＶ１−Ｖ１０（ＶＲＴ−ＶＲＢ）間の電位差が小さくなる。さらに、負帰還抵抗により外部参照電圧ＶＲＴとＶＲＢとの電圧差を大きくすることもでき、設計の自由度を増やすことができる。また、図２６Ａの回路では、レベルシフト用抵抗５０３を設けることにより、エミッタフォロアを用いることなく複数の差動増幅器を縦続接続しており、回路規模の縮小、低消費電力に効果がある。

図２７は図１〜図１０に示した同相信号側の差動増幅器対４０１Ｉ，４０２Ｉおよび差動増幅器４４４Ｉの別の構成例を示す回路図である。差動増幅器４４０Ｉは、トランジスタ４７０，４７１，４７６と、電流源４７４と、抵抗４７８とから構成され、差動増幅器４４１Ｉは、トランジスタ４７２，４７３，４７７と、電流源４７５と、抵抗４７９とから構成され、差動増幅器４４２Ｉは、トランジスタ４８０，４８１，４８６と、電流源４８４と、抵抗４８８とから構成され、差動増幅器４４３Ｉは、トランジスタ４８２，４８３，４８７と、電流源４８５と、抵抗４８９とから構成され、差動増幅器４４４Ｉは、トランジスタ４９０，４９１，４９３と、電流源４９２と、抵抗４９４とから構成されている。図２７の回路によれば、図２２の回路と同様の入出力特性を得ることができる。なお、直交信号側の差動増幅器対４０１Ｑ，４０２Ｑおよび差動増幅器４４４Ｑについても、図２７と同様に実現できることは言うまでもない。

従来のベクトル合成型移相器は、大規模なディジタル回路やＤＡＣを含む制御回路を利用するため、回路規模と消費電力が大きくなるという問題点があった。このような回路規模と消費電力の増大は、ベクトル合成型移相器を搭載する光通信のトランシーバのサイズおよびコストの増大を招くことになる。また、従来のベクトル合成型移相器は、その制御帯域（位相を制御できる最高速度）が制御回路の帯域に制限されるという問題点があった。このため、光通信のトランシーバにおけるＮＲＺ（Non Return to Zero）−ＲＺ（Return to Zero）変換にベクトル合成型移相器を利用する場合に、環境変化による擾乱（電源電圧変動等）による位相変動耐性を十分に高くすることができず、ＮＲＺ−ＲＺ変換の位相位置をフィードバック制御しようとしたときに、十分に高い制御帯域を実現できないという問題が発生する。

従来のベクトル合成型移相器の制御回路を削除し、可変利得増幅器の制御信号ＤＡＩまたはＤＡＱのどちらか一方（あるいは制御信号ＣＩまたはＣＱのどちらか一方）のアナログレベル（電圧または電流）を外部から直接与える方法をとれば、前述の制御帯域の問題は解決できる。しかしながら、この方法では、可変な位相φが０°〜１８０°の範囲に限定されるという問題、および出力振幅が位相によって大きく変動するという問題（例えば、ＣＱ＝０．５に固定してＣＩを−１から１まで変化させると、出力振幅は最大値（５１／２）／２から最小値１／２の間で変化する）という問題が発生する。

これに対して、本実施例では、差動増幅器の正弦波または余弦波に類似した出力特性を利用することにより、ディジタル回路とＤＡＣとを用いずにアナログの差動増幅器を用いて、信号振幅を調整する手段（可変利得増幅器または四象限乗算器）の制御信号を発生させる制御回路を提供することができる。したがって、本実施例の制御回路をベクトル合成型移相器に適用すれば、小回路規模、低消費電力、広制御帯域、広移相範囲、出力振幅の変動抑圧を同時に達成するベクトル合成型移相器を提供することができる。

図２８は、本実施例のベクトル合成型移相器をＩｎＰ ＨＢＴ（Heterojunction Bipolar Transistor）により集積化したＩＣにおける制御電圧ＶＣと出力信号の移相量φとの関係の温度依存性を示す図である。ここでは、制御回路４として、図８に示した第８実施例の制御回路を用いている。ベクトル合成型移相器への入力信号は２１．５ＧＨｚの正弦波である。図２８によれば、制御電圧ＶＣを変化させることにより、０°から８１０°までの広大な移相が実現されていることが分かる。また、図２６Ａに示す差動増幅器の採用により、制御電圧ＶＣの範囲を０．５Ｖという小さい値で実現することができる。また、図８に示した制御回路の採用により、２５℃から８０℃までの温度変化に対して、４０°以下の小さい位相変動に抑制可能なことが分かる。

図２９は、本実施例のベクトル合成型移相器をＩｎＰ ＨＢＴにより集積化したＩＣにおける制御電圧ＶＣと出力信号の移相量φとの関係の電源電圧依存性を示す図である。ベクトル合成型移相器への入力信号は２１．５ＧＨｚの正弦波である。ここでは、電源電圧ＶＣＣを接地電位としている。図８に示した制御回路の採用により、電源電圧ＶＥＥが−５．２０Ｖから＋５％変動した場合（−４．９４Ｖ）、あるいは−５％変動した場合（−５．４６Ｖ）でも、４０°以下の小さい位相変動に抑制可能なことが分かる。

図３０は、本実施例のベクトル合成型移相器をＩｎＰ ＨＢＴにより集積化したＩＣにおける制御電圧ＶＣと出力振幅との関係を示す図である。ベクトル合成型移相器への入力信号は２１．５ＧＨｚの正弦波である。図８に示した回路の採用により、制御回路は理想的な正弦波、余弦波に近い制御信号ＣＩ，ＣＱを発生することができる。この結果、制御電圧ＶＣの可変範囲（−０．５Ｖ〜０Ｖ）において、ベクトル合成型移相器の平均出力振幅３６０ｍＶに対して振幅変動分は±１１ｍＶであり、３％程度の小さい振幅変動に抑制可能なことが分かる。

［第１２実施例］
次に、本発明の第１２実施例について説明する。図３１は本発明の第１２実施例に係る制御回路４ａの構成を示すブロック図であり、図１６と同様の構成には同一の符号を付してある。ベクトル合成型移相器全体の構成は、第１１実施例と同じである。
本実施例は、ベクトル合成型移相器の総移相量Δφが６３０°となるように、参照電圧の数Ｎを８とした例である。したがって、同相信号側の第１の差動増幅器グループに含まれる差動増幅器と直交信号側の第２の差動増幅器グループに含まれる差動増幅器を４個ずつにすればよい。

図３２は制御回路４ａのより詳細な実現例を示すブロック図である。電圧発生器４００ｃは、抵抗４０００〜４００６からなる抵抗ラダーによって構成されている。差動増幅器対４０１Ｉは、差動増幅器４４０Ｉ，４４１Ｉによって構成され、差動増幅器対４０２Ｉは、差動増幅器４４２Ｉ，４４３Ｉによって構成されている。同様に、差動増幅器対４０１Ｑは、差動増幅器４４０Ｑ，４４１Ｑによって構成され、差動増幅器対４０２Ｑは、差動増幅器４４２Ｑ，４４３Ｑによって構成されている。ここでは、図１に示した第１実施例の制御回路において、差動増幅器４４４Ｉ，４４４Ｑを削除し、電圧発生器から抵抗４００７，４００８を削除した例を示しているが、第２〜第１０実施例の制御回路においても同様の変更を加えることにより、制御回路４ａを実現できることは言うまでもない。

図３３は制御回路４ａの入出力特性を示す図である。図３１に示した制御回路４ａの構成と図１９に示した差動増幅器対の入出力特性とを用いて制御回路４ａ全体の動作を説明する。

まず、参照電圧Ｖｍとして電圧Ｖ９が入力され、参照電圧Ｖｎとして電圧Ｖ７が入力される差動増幅器対４０１Ｉに注目して動作を説明する。制御電圧ＶＣが電圧Ｖ６よりも大きく、電圧Ｖ１０よりも小さい領域では、制御信号ＣＩは図１９Ｂと同様な特性となっている。すなわち、電圧Ｖ６を位相の基準（０°）と考えると、制御信号ＣＩのレベルは擬似的に、ＶＣ＝Ｖ６においてｃｏｓ（０°）、ＶＣ＝Ｖｎ＝Ｖ７においてｃｏｓ（９０°）、ＶＣ＝Ｖ８においてｃｏｓ（１８０°）、ＶＣ＝Ｖｍ＝Ｖ９においてｃｏｓ（２７０°）と理解することができる。

さらに、参照電圧Ｖｍとして電圧Ｖ５が入力され、参照電圧Ｖｎとして電圧Ｖ３が入力される差動増幅器対４０２Ｉに注目して動作を説明する。制御電圧ＶＣが電圧Ｖ２よりも大きく、電圧Ｖ６よりも小さい領域では、制御信号ＣＩは図１９Ｂと同様な特性となっている。すなわち、電圧Ｖ２を位相の基準（０°）と考えると、制御信号ＣＩのレベルは擬似的に、ＶＣ＝Ｖ２においてｃｏｓ（０°）、ＶＣ＝Ｖｎ＝Ｖ３においてｃｏｓ（９０°）、ＶＣ＝Ｖ４においてｃｏｓ（１８０°）、ＶＣ＝Ｖｍ＝Ｖ５においてｃｏｓ（２７０°）と理解することができる。
以上説明した２つの差動増幅器対４０１Ｉ，４０２Ｉにより、制御電圧ＶＣが電圧Ｖ２からＶ１０の領域で７２０°分に相当（電圧Ｖ３からＶ１０の領域で６３０°分に相当）する疑似的なｃｏｓ特性が得られることが分かる。

次に、参照電圧Ｖｍとして電圧Ｖ１０が入力され、参照電圧Ｖｎとして電圧Ｖ８が入力される差動増幅器対４０１Ｑに注目して動作を説明する。制御電圧ＶＣが電圧Ｖ７よりも大きい領域では、制御信号ＣＱは図１９Ｂの制御信号ＣＩと同様な特性となっている。９０°基準をずらして考えて、Ｖ６を位相の基準（０°）と考えると、制御信号ＣＱのレベルは擬似的に、ＶＣ＝Ｖ６においてｓｉｎ（０°）、ＶＣ＝Ｖ７においてｓｉｎ（９０°）、ＶＣ＝Ｖｎ＝Ｖ８においてｓｉｎ（１８０°）、ＶＣ＝Ｖ９においてｓｉｎ（２７０°）と理解することができる。

さらに、参照電圧Ｖｍとして電圧Ｖ６が入力され、参照電圧Ｖｎとして電圧Ｖ４が入力される差動増幅器対４０２Ｑに注目して動作を説明する。制御電圧ＶＣが電圧Ｖ３よりも大きく、電圧Ｖ７よりも小さい領域では、制御信号ＣＱは図１９Ｂの制御信号ＣＩと同様な特性となっている。９０°基準をずらして考えて、Ｖ２を位相の基準（０°）と考えると、制御信号ＣＱのレベルは擬似的に、ＶＣ＝Ｖ２においてｓｉｎ（０°）、ＶＣ＝Ｖ３においてｓｉｎ（９０°）、ＶＣ＝Ｖｎ＝Ｖ４においてｓｉｎ（１８０°）、ＶＣ＝Ｖ５においてｓｉｎ（２７０°）と理解することができる。
以上説明した２つの差動増幅器対４０１Ｑ，４０２Ｑにより、制御電圧ＶＣが電圧Ｖ３からＶ１０の領域で６３０°分に相当する疑似的なｓｉｎ特性が得られることが分かる。

このように、本実施例の制御回路４ａは、入力される制御電圧ＶＣから、制御信号ＣＩ＝ｃｏｓ（ＶＣ）、ＣＱ＝ｓｉｎ（ＶＣ）への変換をリアルタイムで行うアナログ演算回路となっている。同相信号側の制御信号ＣＩと直交信号側の制御信号ＣＱを同時に得ることができるのは、制御回路４ａ内の電圧発生器４００ａが発生する複数の参照電圧を、同相信号側の演算を行う差動増幅器対と直交信号側の演算を行う差動増幅器対に交互に入力するからであり、この接続方法は本実施例を特徴づける主要な要素である。例えば図３１の例では、電圧Ｖ９，Ｖ７，Ｖ５，Ｖ３を同相信号側の演算に使用し、電圧Ｖ１０，Ｖ８，Ｖ６，Ｖ４を直交信号側の演算に使用している。

図３４は本実施例のベクトル合成型移相器の制御電圧ＶＣと出力信号の移相量φとの関係を示す図である。制御電圧ＶＣを電圧Ｖ３からＶ１０まで変化させることにより、ベクトル合成型移相器の出力信号ＶＯＵＴの位相を０°から６３０°にわたって変化させることができる。

なお、第１１、第１２実施例では、同相信号側と直交信号側にそれぞれ複数の差動増幅器対を配置する構成を示したが、同相信号側と直交信号側にそれぞれ１つの差動増幅器対を配置する構成を用いても、第１１、第１２実施例の制御回路４，４ａの動作（入力される制御電圧から正弦波または余弦波に類似する制御信号への変換をアナログ演算する）を実現することができる。
また、同相信号側と直交信号側にそれぞれ１つの差動増幅器を配置する構成を用いても、第１１、第１２実施例の制御回路４，４ａの動作を実現することができる。

［第１３実施例］
次に、本発明の第１３実施例について説明する。図３５は本発明の第１３実施例に係る光トランシーバの送信器の構成を示すブロック図である。本実施例は、第１１、第１２実施例のベクトル合成型移相器を光トランシーバのＮＲＺ−ＲＺ変換回路に適用したものである。

光トランシーバの送信器は、レーザ１０と、マッハツェンダ変調器１１と、シリアライザ１２と、変調器ドライバ１３と、ＮＲＺ−ＲＺ変換回路１４とを有する。
ＮＲＺ−ＲＺ変換回路１４は、マッハツェンダ変調器１５と、ベクトル合成型移相器１６と、位相制御回路１７と、変調器ドライバ１８とから構成されている。

シリアライザ１２は、低速のパラレルデータを入力とし、高速のシリアルデータを出力する。シリアライザ１２の出力データは、変調方式が例えばＯＯＫ（On-Off Keying）、ＤＰＳＫ（Differential Phase Shift Keying）の場合は１本（差動信号の場合は２本）であり、変調方式がＤＱＰＳＫ（Differential Quadrature Phase Shift Keying）の場合は２本（差動信号の場合は４本）である。

シリアライザ１２の出力データは、変調器ドライバ１３によってマッハツェンダ変調器１１を駆動できる電圧振幅に増幅される。
マッハツェンダ変調器１１は、レーザ１０から入力される連続光を、変調器ドライバ１３の出力信号に応じて位相変調または振幅変調し、ＮＲＺ信号光を出力する。

ＮＲＺ−ＲＺ変換回路１４は、ＮＲＺ信号光とクロックとを入力とし、ＮＲＺ信号光をＲＺ信号光に変換して出力する。
シリアライザ１２からＮＲＺ−ＲＺ変換回路１４に入力されるクロックは、ベクトル合成型移相器１６によって最適位相に調整され、変調器ドライバ１８によってマッハツェンダ変調器１５を駆動できる電圧振幅に増幅される。なお、最適位相とは、マッハツェンダ変調器１５に入力されるＮＲＺ信号光とクロックとの位相関係が最も適切な位相関係のことであり、一般にはＮＲＺ信号光が最も安定している位相をクロックでＲＺ信号に切り取る位相関係のことである。

マッハツェンダ変調器１５は、入力されたＮＲＺ信号光を、変調器ドライバ１８の出力信号に応じて切り取る（すなわち、振幅変調する）ことでＲＺ信号光を出力する。
ここで、クロックの最適位相の調整は、位相制御回路１７が例えばベクトル合成型移相器１６の出力波形をモニタして、ベクトル合成型移相器１６を制御することにより行われる。クロック位相の最適位相からのずれは、例えば電圧情報として検出される。位相制御回路１７は、この情報に基づいてクロックが最適位相になるように制御電圧ＶＣを出力し、ベクトル合成型移相器１６を制御する。

本実施例では、第１１、第１２実施例のベクトル合成型移相器を光トランシーバに適用することにより、サイズおよびコスト低下を実現することができる。特に、第１１、第１２実施例のベクトル合成型移相器を、光トランシーバにおけるＮＲＺ−ＲＺ変換に利用すれば、制御帯域を広くとることができるため、環境変化による擾乱（電源電圧変動等）による位相変動耐性を高くすることができる。また、アナログレベルによる位相制御が可能になる。また、本実施例では、外部からアナログによる広帯域制御を行う場合、移相可能な範囲を従来の１８０°から大幅に（例えば８１０°に）拡大することができる。この際に、出力振幅の変動を抑えることができる。

なお、本実施例では、第１１、第１２実施例のベクトル合成型移相器を、光トランシーバの送信器のＮＲＺ−ＲＺ変換回路に適用しているが、これに限るものではなく、ベクトル合成型移相器を任意波形発生器やパルスパタンジェネレータなどの測定器にも利用することが可能である。

また、第１〜第１３実施例では、電圧発生器の適用例としてベクトル合成型移相器の制御回路を例に挙げて説明しているが、これに限るものではなく、本発明の電圧発生器は、Ａ／Ｄ変換器など、動作に参照電圧が必要な他の回路にも適用可能である。

［第１４実施例］
次に、本発明の第１４実施例について説明する。図３６は本発明の第１４実施例に係る９０°移相器の構成を示す回路図である。本実施例は、第１１、第１２実施例のベクトル合成型移相器における９０°移相器１をポリフェーズフィルタで実現するものである。

ポリフェーズフィルタは、一端が入力信号ＶＩＮの入力端子に接続され、他端が同相信号ＶＩＮＩの出力端子に接続された抵抗８００と、一端が入力信号ＶＩＮの入力端子に接続され、他端が直交信号ＶＩＮＱの出力端子に接続された抵抗８０１と、一端が入力信号バーＶＩＮの入力端子に接続され、他端が同相信号バーＶＩＮＩの出力端子に接続された抵抗８０２と、一端が入力信号バーＶＩＮの入力端子に接続され、他端が直交信号バーＶＩＮＱの出力端子に接続された抵抗８０３と、一端が入力信号ＶＩＮの入力端子に接続され、他端が直交信号ＶＩＮＱの出力端子に接続された容量８０４と、一端が入力信号ＶＩＮの入力端子に接続され、他端が同相信号バーＶＩＮＩの出力端子に接続された容量８０５と、一端が入力信号バーＶＩＮの入力端子に接続され、他端が直交信号バーＶＩＮＱの出力端子に接続された容量８０６と、一端が入力信号バーＶＩＮの入力端子に接続され、他端が同相信号ＶＩＮＩの出力端子に接続された容量８０７とから構成される。

抵抗８００〜８０３の抵抗値をＲｐ、容量８０４〜８０７の容量値をＣｐとし、ポリフェーズフィルタに入力信号ＶＩＮ，バーＶＩＮとして角周波数ω＝１／（ＲｐＣｐ）の差動信号を入力すると、ポリフェーズフィルタは、抵抗８００と容量８０７の接続点から位相が０°の単相信号を出力し、抵抗８０１と容量８０４の接続点から位相が９０°の単相信号を出力し、抵抗８０２と容量８０５の接続点から位相が１８０°の単相信号を出力し、抵抗８０３と容量８０６の接続点から位相が２７０°の単相信号を出力する。これらの単相信号のうち、位相が０°と１８０°の信号を同相信号ＶＩＮＩ，バーＶＩＮＩとし、位相が９０°と２７０°の信号を直交信号ＶＩＮＱ，バーＶＩＮＱとすると、同相信号ＶＩＮＩ，バーＶＩＮＩと、同相信号ＶＩＮＩ，バーＶＩＮＩに対して位相が９０°ずれた直交信号ＶＩＮＱ，バーＶＩＮＱとを得ることができる。

なお、図３６では省略されているが、ポリフェーズフィルタの入力に差動増幅器を設けると、差動増幅器がシングルバランス（単相差動）変換器として機能するので、外部から入力される入力信号ＶＩＮが単相信号であっても、ポリフェーズフィルタに差動信号を入力することができ、同相信号ＶＩＮＩ，バーＶＩＮＩ、直交信号ＶＩＮＱ，バーＶＩＮＱを得ることができる。また、ポリフェーズフィルタの別の構成例として、抵抗と容量の接続が図３６と異なるものや、抵抗と容量を多段に接続するものがある。

［第１５実施例］
次に、本発明の第１５実施例について説明する。図３７は本発明の第１５実施例に係る９０°移相器の構成を示す回路図である。本実施例は、第１１、第１２実施例のベクトル合成型移相器における９０°移相器１をポリフェーズフィルタで実現するものであり、第１４実施例とは別の構成例を示すものである。

本実施例のポリフェーズフィルタは、図３６に示した第１４実施例の構成に対して、抵抗８００と容量８０７の接続点から出力される信号を非反転入力信号ＰＰＳＩとし、抵抗８０２と容量８０５の接続点から出力される信号を反転入力信号バーＰＰＳＩとする高利得差動増幅器８０８と、抵抗８０１と容量８０４の接続点から出力される信号を非反転入力信号ＰＰＳＱとし、抵抗８０３と容量８０６の接続点から出力される信号を反転入力信号バーＰＰＳＱとする高利得差動増幅器８０９とを追加したものである。高利得差動増幅器８０８の出力が同相信号ＶＩＮＩ，バーＶＩＮＩとなり、高利得差動増幅器８０９の出力が直交信号ＶＩＮＱ，バーＶＩＮＱとなる。高利得差動増幅器８０８，８０９の利得は概ね２以上である。

第１４実施例の構成はパッシブフィルタであるため伝送損失があり、入力信号の振幅に対して出力信号の振幅は大幅に（概ね１／２以下に）減少する。ベクトル合成型移相器において、振幅が小さい同相信号ＶＩＮＩ，バーＶＩＮＩおよび直交信号ＶＩＮＱ，バーＶＩＮＱを四象限乗算器に入力すると、ベクトル合成型移相器の出力振幅が小さくなるだけでなく、出力信号の波形劣化・ジッタ増大を招く。２つの高利得差動増幅器８０８，８０９は、この伝送損失を補い、適切な振幅の同相信号ＶＩＮＩ，バーＶＩＮＩおよび直交信号ＶＩＮＱ，バーＶＩＮＱを四象限乗算器に入力するために挿入されている。また、本実施例では、図３６に示した構成で発生する同相の雑音を除去することができる。

図３８は高利得差動増幅器８０８の構成例を示す回路図である。高利得差動増幅器８０８は、トランジスタ９００〜９０７と、抵抗９０８〜９１６と、電流源９１７〜９２０とから構成される。図３８に示した構成は、Ｃｈｅｒｒｙ Ｈｏｏｐｅｒ型または全帰還型と呼ばれるものである。図３８に示した構成は、高帯域と高利得を両立するのに適した回路であり、第１４実施例の構成で発生する伝送損失を補うことができる。なお、図３８では高利得差動増幅器８０８の例で説明しているが、高利得差動増幅器８０９にも図３８に示した構成を適用できることは言うまでもない。

本発明は、参照電圧を発生する電圧発生器、制御電圧と電圧発生器が発生する参照電圧とを入力とし、信号振幅を調整する可変利得増幅器または四象限乗算器等の手段に対して制御信号を出力する制御回路、可変利得増幅器または四象限乗算器と制御回路とを用いるベクトル合成型移相器、ベクトル合成型移相器を用いる光トランシーバに適用することができる。

Claims (17)

1. 供給される電圧を分圧して複数の参照電圧を発生する抵抗ラダーと、
   第１の電源電圧と前記抵抗ラダーの一端との間に挿入された第１のレベルシフトダイオードと、
   第２の電源電圧と前記抵抗ラダーの他端との間に挿入された第１の定電流源と、
   外部から入力される制御電圧をレベル補償した電圧を、前記参照電圧を入力とする回路に与えるＰＶＴ補償回路とを備え、
   前記ＰＶＴ補償回路は、
   外部から入力される制御電圧がベースまたはゲートに入力され、前記第１の電源電圧がコレクタまたはドレインに与えられ、エミッタまたはソースがＰＶＴ補償回路の出力端子に接続されたトランジスタからなるエミッタフォロアまたはソースフォロアと、
   前記第２の電源電圧とＰＶＴ補償回路の出力端子との間に挿入された第１の抵抗と、
   前記第２の電源電圧とＰＶＴ補償回路の出力端子との間に前記第１の抵抗と直列に挿入された第２の定電流源とからなることを特徴とする電圧発生器。
2. 請求項１記載の電圧発生器において、
   前記ＰＶＴ補償回路は、さらに、前記第１のレベルシフトダイオードが複数の場合に、前記トランジスタのエミッタまたはソースとＰＶＴ補償回路の出力端子との間に挿入された少なくとも一つの第２のレベルシフトダイオードを有し、
   前記エミッタフォロアまたはソースフォロアと前記第２のレベルシフトダイオードの合計の段数が、前記第１のレベルシフトダイオードの段数と等しいことを特徴とする電圧発生器。
3. 供給される電圧を分圧して複数の参照電圧を発生する抵抗ラダーと、
   第１の電源電圧と前記抵抗ラダーの一端との間に挿入された第１のレベルシフトダイオードと、
   第２の電源電圧と前記抵抗ラダーの他端との間に設けられる第１の電圧供給用抵抗とを備え、
   前記抵抗ラダーは、前記参照電圧を入力とする回路が備える第１の差動増幅器グループと第２の差動増幅器グループの各々に応じて、差動増幅器グループ毎に分割配置される２つの抵抗ラダーによって構成され、
   第１の抵抗ラダーは、生成した参照電圧を前記第１の差動増幅器グループのみに１つずつ入力し、
   第２の抵抗ラダーは、生成した参照電圧を前記第２の差動増幅器グループのみに１つずつ入力し、
   前記第１の抵抗ラダーが生成する参照電圧と前記第２の抵抗ラダーが生成する参照電圧とを交互に並べたときに各参照電圧間の電圧レベルが一定であることを特徴とする電圧発生器。
4. 信号振幅を調整する手段に対して制御信号を出力する制御回路であって、
   請求項１乃至３のいずれか１項に記載の電圧発生器と、
   外部から入力される制御電圧と前記電圧発生器が発生する参照電圧との差信号を制御信号として出力する差動増幅器とを備え、
   前記差動増幅器は、前記制御電圧が前記参照電圧の近傍にあるときに、前記制御電圧を正弦波または余弦波に類似する前記制御信号へ変換するアナログ演算を行うことを特徴とする制御回路。
5. 請求項４記載の制御回路において、
   前記差動増幅器は、複数の差動増幅器を縦続接続したことを特徴とする制御回路。
6. 請求項４記載の制御回路において、
   振幅調整の対象となる信号として同相信号とこの同相信号に対して位相が９０°ずれた直交信号とが存在する場合に、前記差動増幅器として、前記制御電圧と前記参照電圧とを入力とし同相信号側の第１制御信号を出力する第１の差動増幅器グループと、前記制御電圧と前記参照電圧とを入力とし直交信号側の第２の制御信号を出力する第２の差動増幅器グループとを備え、
   前記第１の差動増幅器グループと前記第２の差動増幅器グループとは、それぞれ少なくとも１つずつの差動増幅器を備えることを特徴とする制御回路。
7. 信号振幅を調整する手段に対して制御信号を出力する制御回路であって、
   電圧発生器と、
   外部から入力される制御電圧と前記電圧発生器が発生する参照電圧との差信号を制御信号として出力する差動増幅器とを備え、
   前記電圧発生器は、
   供給される電圧を分圧して複数の前記参照電圧を発生する抵抗ラダーと、
   第１の電源電圧と前記抵抗ラダーの一端との間に挿入された第１のレベルシフトダイオードと、
   第２の電源電圧と前記抵抗ラダーの他端との間に設けられる第１の電圧供給用抵抗とから構成され、
   振幅調整の対象となる信号として同相信号とこの同相信号に対して位相が９０°ずれた直交信号とが存在する場合に、前記差動増幅器として、前記制御電圧と前記参照電圧とを入力とし同相信号側の第１制御信号を出力する第１の差動増幅器グループと、前記制御電圧と前記参照電圧とを入力とし直交信号側の第２の制御信号を出力する第２の差動増幅器グループとを備え、
   前記第１の差動増幅器グループと前記第２の差動増幅器グループとは、それぞれ少なくとも１つずつの差動増幅器を備え、前記制御電圧が前記参照電圧の近傍にあるときに、前記制御電圧をその正弦値または余弦値に類似する前記第１、第２の制御信号へ変換するアナログ演算を行うことを特徴とする制御回路。
8. 請求項６または７記載の制御回路において、
   前記電圧発生器は、電圧を分圧して複数の前記参照電圧を生成し、この複数の参照電圧を前記第１の差動増幅器グループと前記第２の差動増幅器グループに交互に１つずつ入力することを特徴とする制御回路。
9. 請求項６乃至８のいずれか１項に記載の制御回路において、
   前記電圧発生器は、Ｎ（Ｎは２以上の整数）個の前記参照電圧を生成し、
   前記第１の差動増幅器グループに含まれる差動増幅器の個数と前記第２の差動増幅器グループに含まれる差動増幅器の個数との総和は、Ｎであることを特徴とする制御回路。
10. 請求項６乃至９のいずれか１項に記載の制御回路において、
    前記第１の差動増幅器グループに含まれる隣接する２つの差動増幅器の出力は逆相で接続され、
    前記第２の差動増幅器グループに含まれる隣接する２つの差動増幅器の出力は逆相で接続されることを特徴とする制御回路。
11. 請求項６乃至１０のいずれか１項に記載の制御回路において、
    前記参照電圧Ｖｍと１つおきの前記参照電圧Ｖｎとは、前記第１の差動増幅器グループに含まれる隣接する２つの差動増幅器または前記第２の差動増幅器グループに含まれる隣接する２つの差動増幅器に入力され、
    前記参照電圧Ｖｍと前記参照電圧Ｖｎとの電圧差は、定数ＶＴ＝ｋＴ／ｑ（ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷）の２倍以上１２倍以下であることを特徴とする制御回路。
12. 入力信号から同相信号とこの同相信号に対して位相が９０°ずれた直交信号とを生成する９０°移相器と、
    同相信号側の第１の制御信号に応じて前記同相信号の振幅を変化させて出力する第１の四象限乗算器と、
    直交信号側の第２の制御信号に応じて前記直交信号の振幅を変化させて出力する第２の四象限乗算器と、
    前記第１、第２の四象限乗算器から出力される同相信号と直交信号とを合成して出力する合成器と、
    前記第１、第２の制御信号を出力する、請求項６乃至１１のいずれか１項に記載の制御回路とを備えることを特徴とするベクトル合成型移相器。
13. 請求項１２記載のベクトル合成型移相器において、
    前記９０°移相器は、ポリフェーズフィルタであることを特徴とするベクトル合成型移相器。
14. 請求項１３記載のベクトル合成型移相器において、
    前記９０°移相器は、さらに、前記ポリフェーズフィルタの後段に高利得差動増幅器を備えることを特徴とするベクトル合成型移相器。
15. 請求項１４記載のベクトル合成型移相器において、
    前記高利得差動増幅器は、Ｃｈｅｒｒｙ Ｈｏｏｐｅｒ型の高利得差動増幅器であることを特徴とするベクトル合成型移相器。
16. 連続光を出力するレーザと、
    送信したいシリアルデータとクロックとを出力するシリアライザと、
    前記レーザから入力される連続光を位相変調または振幅変調してＮＲＺ信号光を出力する第１のマッハツェンダ変調器と、
    前記シリアルデータに応じて前記第１のマッハツェンダ変調器を駆動する第１の変調器ドライバと、
    前記第１のマッハツェンダ変調器から入力されるＮＲＺ信号光を振幅変調してＲＺ信号光を出力する第２のマッハツェンダ変調器と、
    前記クロックを入力とする、請求項１２乃至１５のいずれか１項に記載のベクトル合成型移相器と、
    このベクトル合成型移相器によって位相調整された前記クロックに応じて前記第２のマッハツェンダ変調器を駆動する第２の変調器ドライバと、
    前記ベクトル合成型移相器の移相量に対応する前記制御電圧を出力する位相制御回路とを備えることを特徴とする光トランシーバ。
17. 請求項１６記載の光トランシーバにおいて、
    前記位相制御回路は、前記ベクトル合成型移相器から出力されるクロックが最適位相になるように前記制御電圧を生成することを特徴とする光トランシーバ。

Images