JPH0951360A - アナログ信号のレベルシフト回路及びこれを用いた信号波形発生装置 - Google Patents

Abstract

(57)【要約】 【課題】 ディジタル通信においてベースバンド信号を
発生する信号波形発生装置の消費電力を低減し回路面積
を縮小する。 【解決手段】 Ｄ／Ａ変換器１１から出力されるアナロ
グ信号Ｖdac は、第１の信号レベルシフタ１２によりレ
ベルシフト電圧がアナログ加算され、ベースバンド信号
Ｖlsになる。第１の信号レベルシフタ１２は第２の信号
レベルシフタ１５と同一のレベルシフト特性を持つの
で、演算増幅器１６のフィードバック制御によりレベル
シフト電圧はシグナルグランド電位Ｖsgと信号中心電位
Ｖm との電位差になる。シグナルグランド電位決定回路
１３はオフセット電圧調整信号１７に従って電位Ｖsgを
調整する機能を有するので、Ｄ／Ａ変換器１１はオフセ
ット電圧調整のための電流セルを備える必要がない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、オフセット電圧調
整機能を有するアナログ信号のレベルシフト回路、及び
このレベルシフト回路を用いた、ＢＰＳＫ，ＱＰＳＫ，
ＱＡＭ等の変調方式によるディジタル通信に用いられる
信号波形発生装置に関する。

【０００２】

【従来の技術】ディジタル通信の送信部は、通常、ベー
スバンド信号を生成する変調部と、生成されたベースバ
ンド信号に対してアナログの直交変調を行い直交変調信
号を出力する直交変調器とを備えている。

【０００３】変調部は、ベースバンド信号の波形を生成
する信号波形発生装置を有している。信号波形発生装置
は、ロールオフ整形された正弦波又は余弦波の波形デー
タを記憶しており与えられたアドレスの波形データを出
力するＲＯＭと、ＲＯＭから出力された波形データをア
ナログ信号に変換するＤ／Ａ変換部と、Ｄ／Ａ変換部か
ら出力されたアナログ信号における量子化雑音を低減し
てベースバンド信号を出力するローパスフィルタとから
なる。

【０００４】変調部と直交変調器とは異なるプロセスを
用いた半導体集積回路により構成されるため、信号／雑
音比、変調精度等の性能を最良にする信号電位が異なる
場合がある。特に、信号波形発生装置のＤ／Ａ変換部か
ら直交変調器まではアナログ回路により構成されるた
め、信号の直流レベルの電位、すなわちシグナルグラン
ド電位が装置性能を決める要因の一つとなる。

【０００５】このため通常は、信号波形発生装置はベー
スバンド信号をレベルシフト（電位変換）する機能を備
えており、さらに、ベースバンド信号のシグナルグラン
ド電位を直交変調器の性能に最適なシグナルグランド電
位に合わせるために、ベースバンド信号に印加されるオ
フセット電圧を調整する機能を備えている。

【０００６】図１０は従来の信号波形発生装置のＤ／Ａ
変換部において用いられるＤ／Ａ変換器の一例として
の、１０ビットの電流セルマトリックス型Ｄ／Ａ変換器
の構成を示す回路図である。

【０００７】図１０に示す電流セルマトリックス型Ｄ／
Ａ変換器は、複数の単位電流セル、行デコーダー、列デ
コーダー、及び負荷抵抗Ｒdac を備えており、入力コー
ドに従って単位電流セルを選択し、選択された単位電流
セルから流れる電流を負荷抵抗Ｒdac に供給することに
よりアナログ信号Ｖdac の電位を決定する。各単位電流
セルは、行デコード信号及び列デコード信号が共に
“Ｈ”のとき、ある一定の電流を出力する。入力コード
は１０ビットのディジタル信号であり、ベースバンド信
号の波形を表すと共にオフセット電圧の調整を指示す
る。

【０００８】電流セルマトリックス型Ｄ／Ａ変換器内に
は、電流値Ｉ0 ／２⁷ の単位電流セルがアレイ状に（２
⁷ −１）個並べられ、電流値Ｉ0 ／２⁸ 、Ｉ0 ／２⁹ 、
Ｉ0／２¹⁰の単位電流セルがそれぞれ１個ずつ並べられ
ている。ここでＩ0 は、全ての単位電流セルの出力電流
が負荷抵抗Ｒdac に流れた場合のフルスケール電流の値
である。入力コードの上位７ビットは電流値Ｉ0 ／２⁷
の単位電流セルが選択された個数によりＤ／Ａ変換さ
れ、下位３ビットは電流量が重み付けされた単位電流セ
ルを選択するか否かによりＤ／Ａ変換され、併せて１０
ビットのＤ／Ａ変換が実現される。

【０００９】図１０では、Ｄ／Ａ変換器の例として電流
セルマトリックス型Ｄ／Ａ変換器を示したが、この他に
は、変換速度及び変換精度の要求から、定電流源の出力
電流を負荷抵抗に供給することによって出力電圧を決め
る電流源型Ｄ／Ａ変換器を用いた例等がある（Procedin
gs of the IEEE 1994 Custom Integrated Circuits Con
ference ，p16.6.1 〜16.6.4）。

【００１０】

【発明が解決しようとする課題】しかしながら、従来の
信号波形発生装置には以下のような問題があった。

【００１１】従来の信号波形発生装置では、ベースバン
ド信号に印加されるオフセット電圧を調整する機能を備
えているのはＤ／Ａ変換器である。図１０に示すような
電流セルマトリックス型Ｄ／Ａ変換器を信号波形発生装
置に用いた場合、この電流セルマトリックス型Ｄ／Ａ変
換器を構成する単位電流セルの一部はオフセット電圧の
生成のために使用される。

【００１２】図１１は、図１０に示す電流セルマトリッ
クス型Ｄ／Ａ変換器によって生成されたアナログ信号Ｖ
dac を示す図であり、振幅Ｖa の信号波形が生成された
場合を示している。図１１において、ＳA は中心電位が
Ｖctの信号、ＳB は信号ＳAにオフセット電圧の最大値
Ｖofmxが印加された信号、ＳC は信号ＳA にオフセット
電圧の最小値−Ｖofmxが印加された信号である。ここで
は、信号の振幅Ｖa とオフセット電圧の最大値Ｖofmxと
が等しく、且つアナログ信号Ｖdac の最大値は電源電位
ＶＤＤの３分の１であるとしている。

【００１３】図１１に示すような場合、電流セルマトリ
ックス型Ｄ／Ａ変換器を構成する単位電流セルのうちの
半数がオフセット電圧生成のために使用されていること
になる。

【００１４】しかし、オフセット電圧を生成する単位電
流セルは、電流セルマトリックス型Ｄ／Ａ変換器本来の
機能であるベースバンド信号波形の生成に関わっていな
いといえる。このため、電流セルマトリックス型Ｄ／Ａ
変換器全体の消費電力は、単にベースバンド信号の波形
を生成する場合よりも大幅に増大することになる。ま
た、必要な単位電流セルの個数が多くなるために電流セ
ルマトリックス型Ｄ／Ａ変換器の回路面積が大きくな
り、このため信号波形発生装置の回路面積が増大すると
いう問題があった。

【００１５】特に、信号波形発生装置が携帯電話や携帯
情報端末等の携帯機器に利用される場合には、携帯機器
は長時間連続使用されることが多いのでその消費電力は
少ないこと、携帯機器の低コスト化のためにその回路面
積は小さいことが信号波形発生装置の必須条件となる。

【００１６】以上のような問題に鑑み、本発明は、オフ
セット電圧調整機能を有するアナログ信号のレベルシフ
ト回路を提供し、このレベルシフト回路を用いることに
よって低消費電力であり且つ回路面積の小さい信号波形
発生装置を提供することを課題とする。

【００１７】

【課題を解決するための手段】前記の課題を解決するた
め、請求項１の発明が講じた解決手段は、入力されたア
ナログ信号をレベルシフトするレベルシフト回路とし
て、基準電位を生成する第１の基準電位生成手段と基準
電位を生成する第２の基準電位生成手段とを備え、前記
第１及び第２の基準電位生成手段の少なくともいずれか
一方は与えられたオフセット電圧調整信号に従って基準
電位を変化させる機能を有しており、前記第１の基準電
位生成手段によって生成された基準電位と前記第２の基
準電位生成手段によって生成された基準電位との差をレ
ベルシフト電圧とし入力されたアナログ信号にこのレベ
ルシフト電圧をアナログ加算するものであり、これによ
り、入力されたアナログ信号にアナログ加算されるレベ
ルシフト電圧がオフセット電圧調整信号によって変化す
るので、レベルシフト回路はオフセット電圧を調整する
機能を有することになる。このレベルシフト回路を信号
波形発生装置に用いることによって、Ｄ／Ａ変換器がオ
フセット電圧調整機能を備える必要がなくなるので、信
号波形発生装置の消費電力を低減することができ、回路
面積を小さくすることができる。

【００１８】請求項２の発明が講じた解決手段は、請求
項１の発明を具体化したものであり、入力されたアナロ
グ信号をレベルシフトするレベルシフト回路として、レ
ベルシフト回路に入力されたアナログ信号の電位に与え
られたバイアス電位信号に従って決定されるレベルシフ
ト電圧をアナログ加算してレベルシフト回路の出力信号
として出力する第１の信号レベルシフタと、第１の基準
電位を生成して出力する第１の基準電位生成手段と、第
２の基準電位を生成して出力する第２の基準電位生成手
段と、前記第１の信号レベルシフタと同一のレベルシフ
ト特性を有しており、前記第２の基準電位に、与えられ
たバイアス電位信号に従って決定されるレベルシフト電
圧をアナログ加算して出力する第２の信号レベルシフタ
と、前記第２の信号レベルシフタの出力電位を非反転入
力端子に入力すると共に前記第１の基準電位を反転入力
端子に入力し、前記第２の信号レベルシフタの出力電位
が前記第１の基準電位と等しくなるようなバイアス電位
信号を生成して前記第１及び第２の信号レベルシフタに
出力する演算増幅器とを備えており、前記第１の基準電
位生成手段は、オフセット電圧調整信号を入力とし、該
オフセット電圧調整信号に従って前記第１の基準電位を
変化させる機能を有するものであり、レベルシフト回路
に入力されたアナログ信号の電位にアナログ加算される
レベルシフト電圧は、前記オフセット電圧調整信号に従
って変化する前記第１の基準電位と前記第２の基準電位
との電位差であるものとする。

【００１９】請求項２の発明により、入力されたアナロ
グ信号には第１の信号レベルシフタによりバイアス電位
信号に従ってレベルシフト電圧がアナログ加算される。
また、第２の信号レベルシフタは第２の基準電位を前記
バイアス電位信号に従って引き上げる。このとき、前記
バイアス電位信号は第２の信号レベルシフタの出力電位
が第１の基準電位と等しくなるように演算増幅器によっ
てフィードバックがかけられる。第１の信号レベルシフ
タと第２の信号レベルシフタとは同一のレベルシフト特
性を有しているので、第１の信号レベルシフタによりア
ナログ加算されるレベルシフト電圧は第１の基準電位と
第２の基準電位との電位差に等しくなる。ここで、第１
の基準電位は第１の基準電位生成手段によりオフセット
電圧調整信号に従って調整することができるので、レベ
ルシフト回路はオフセット電圧を調整する機能を有する
ことになる。

【００２０】請求項３の発明では、前記請求項２のレベ
ルシフト回路における第１の基準電位生成手段は、異な
る２つの電位を供給する電源線間に直列に接続されてい
る複数の抵抗を有しており、入力されるオフセット電圧
調整信号に従って前記複数の抵抗の接続点のうち１つを
選択して該接続点の電位を前記第１の基準電位として出
力するものとする。

【００２１】請求項３の発明により、第１の基準電位
は、第１の基準電位生成手段において、入力されるオフ
セット電圧調整信号に従って複数の抵抗の接続点の電位
のうち１つが選択されることにより生成される。第１の
基準電位生成手段は簡易な回路により構成されるので、
オフセット電圧調整機能を有するレベルシフト回路を容
易に実現することができる。

【００２２】そして、請求項４の発明では、前記請求項
２又は３のレベルシフト回路における第２の基準電位は
前記Ｄ／Ａ変換器から出力されるアナログ信号の中心電
位と等しいものとする。これにより、オフセット電圧の
調整がより安定する。

【００２３】また、請求項５の発明が講じた解決手段
は、請求項１の発明を具体化したものであり、入力され
たアナログ信号をレベルシフトするレベルシフト回路と
して、レベルシフト回路に入力されたアナログ信号の電
位に、与えられたバイアス電位信号に従って決定される
レベルシフト電圧をアナログ加算して、レベルシフト回
路の出力信号として出力する第１の信号レベルシフタ
と、第１の基準電位を生成して出力する第１の基準電位
生成手段と、第２の基準電位を生成して出力する第２の
基準電位生成手段と、前記第１の信号レベルシフタと同
一のレベルシフト特性を有しており、前記第２の基準電
位に、与えられたバイアス電位信号に従って決定される
レベルシフト電圧をアナログ加算して出力する第２の信
号レベルシフタと、前記第２の信号レベルシフタの出力
電位を非反転入力端子に入力すると共に前記第１の基準
電位を反転入力端子に入力し、前記第２の信号レベルシ
フタの出力電位が前記第１の基準電位と等しくなるよう
なバイアス電位信号を生成して前記第１及び第２の信号
レベルシフタに出力する演算増幅器とを備えており、前
記第２の基準電位生成手段は、オフセット電圧調整信号
を入力とし、該オフセット電圧調整信号に従って前記第
２の基準電位を変化させる機能を有するものであり、レ
ベルシフト回路に入力されたアナログ信号の電位にアナ
ログ加算されるレベルシフト電圧は、前記第１の基準電
位と前記オフセット電圧調整信号に従って変化する前記
第２の基準電位との電位差であるものとする。

【００２４】請求項５の発明により、入力されたアナロ
グ信号は、第１の信号レベルシフタによりバイアス電位
信号に従って決定されるレベルシフト電圧がアナログ加
算される。また、第２の信号レベルシフタは第２の基準
電位を前記バイアス電位信号に従って引き上げる。この
とき、前記バイアス電位信号は第２の信号レベルシフタ
の出力電位が第１の基準電位と等しくなるように演算増
幅器によってフィードバックがかけられる。第１の信号
レベルシフタと第２の信号レベルシフタとは同一のレベ
ルシフト特性を有しているので、第１の信号レベルシフ
タによりアナログ加算されるレベルシフト電圧は、第１
の基準電位と第２の基準電位との電位差と等しくなる。

【００２５】ここで、第２の基準電位は第２の基準電位
生成手段によりオフセット電圧調整信号に従って調整す
ることができるので、レベルシフト回路はオフセット電
圧を調整する機能を有することになる。

【００２６】請求項６の発明では、前記請求項４のレベ
ルシフト回路における第２の基準電位生成手段は、異な
る２つの電位を供給する電源線間に直列に接続されてい
る複数の抵抗を有しており、入力されるオフセット電圧
調整信号に従って前記複数の抵抗の接続点のうち１つを
選択して該接続点の電位を前記第２の基準電位として出
力するものとする。

【００２７】請求項６の発明により、第２の基準電位
は、第２の基準電位生成手段において、入力されるオフ
セット電圧調整信号に従って複数の抵抗の接続点の電位
のうち１つが選択されることにより生成される。第２の
基準電位生成手段は簡易な回路により構成されるので、
オフセット電圧調整機能を有するレベルシフト回路を容
易に実現することができる。

【００２８】そして、請求項７の発明では、前記請求項
２又は５のレベルシフト回路における第１及び第２の信
号レベルシフタは、それぞれ、電源にソースが接続され
た第１のＭＯＳＦＥＴと、前記第１のＭＯＳＦＥＴのド
レインにソースが接続されると共にドレインが接地され
る第２のＭＯＳＦＥＴとを備えており、前記第２のＭＯ
ＳＦＥＴのゲートを入力端子とすると共に前記第１のＭ
ＯＳＦＥＴのドレインを出力端子とする一方、前記第１
のＭＯＳＦＥＴのゲートをバイアス電位信号入力端子と
するものとする。

【００２９】請求項７の発明により、第１及び第２の信
号レベルシフタがＭＯＳＦＥＴで構成されるため、安価
なＣＭＯＳプロセスで製造でき、コスト削減に有効であ
る。

【００３０】請求項８の発明が講じた解決手段は、信号
波形発生装置として、信号の振幅値を示すコードを記憶
しており、指定されたアドレスのコードを出力する記憶
手段と、前記記憶手段から出力されたコードを入力と
し、このコードをアナログ信号に変換して出力するＤ／
Ａ変換部と、前記Ｄ／Ａ変換部から出力されたアナログ
信号を入力とし、このアナログ信号の高周波成分を除去
して出力するローパスフィルタとを備え、前記Ｄ／Ａ変
換部は、前記記憶手段から出力されたコードをＤ／Ａ変
換することによってアナログ信号を生成し出力するＤ／
Ａ変換器と、前記Ｄ／Ａ変換器から出力されたアナログ
信号をレベルシフトすると共にオフセット電圧を調整す
るレベルシフト回路とを備え、前記ローパスフィルタか
ら出力された信号を出力信号とするものとする。

【００３１】請求項８の発明により、Ｄ／Ａ変換器がオ
フセット電圧を調整する機能を有していなくても、レベ
ルシフト回路によってオフセット電圧を調整することが
できる。このため、Ｄ／Ａ変換器の出力電位の範囲は生
成する信号波形自体の電位の範囲のみで良くなるので、
従来よりも消費電力を低減することができ、回路面積を
小さくすることができる。

【００３２】請求項９の発明では、前記請求項８の信号
波形発生装置におけるレベルシフト回路は、Ｄ／Ａ変換
器から出力されたアナログ信号の電位に、与えられたバ
イアス電位信号に従って決定されるレベルシフト電圧を
アナログ加算して、レベルシフト回路の出力信号として
出力する第１の信号レベルシフタと、第１の基準電位を
生成して出力する第１の基準電位生成手段と、第２の基
準電位を生成して出力する第２の基準電位生成手段と、
前記第１の信号レベルシフタと同一のレベルシフト特性
を有しており、前記第２の基準電位に、与えられたバイ
アス電位信号に従って決定されるレベルシフト電圧をア
ナログ加算して出力する第２の信号レベルシフタと、前
記第２の信号レベルシフタの出力電位を非反転入力端子
に入力すると共に前記第１の基準電位を反転入力端子に
入力し、前記第２の信号レベルシフタの出力電位が前記
第１の基準電位と等しくなるようなバイアス電位信号を
生成して前記第１及び第２の信号レベルシフタに出力す
る演算増幅器とを備え、前記第１の基準電位生成手段
は、オフセット電圧調整信号を入力とし、該オフセット
電圧調整信号に従って前記第１の基準電位を変化させる
機能を有しており、前記Ｄ／Ａ変換器から出力されたア
ナログ信号にアナログ加算されるレベルシフト電圧は、
前記オフセット電圧調整信号に従って変化する前記第１
の基準電位と前記第２の基準電位との電位差であるもの
とする。

【００３３】また、請求項１０の発明では、前記請求項
８の信号波形発生装置におけるレベルシフト回路は、Ｄ
／Ａ変換器から出力されたアナログ信号の電位に、与え
られたバイアス電位信号に従って決定されるレベルシフ
ト電圧をアナログ加算して、レベルシフト回路の出力信
号として出力する第１の信号レベルシフタと、第１の基
準電位を生成して出力する第１の基準電位生成手段と、
第２の基準電位を生成して出力する第２の基準電位生成
手段と、前記第１の信号レベルシフタと同一のレベルシ
フト特性を有しており、前記第２の基準電位に、与えら
れたバイアス電位信号に従って決定されるレベルシフト
電圧をアナログ加算して出力する第２の信号レベルシフ
タと、前記第２の信号レベルシフタの出力電位を非反転
入力端子に入力すると共に前記第１の基準電位を反転入
力端子に入力し、前記第２の信号レベルシフタの出力電
位が前記第１の基準電位と等しくなるようなバイアス電
位信号を生成して前記第１及び第２の信号レベルシフタ
に出力する演算増幅器とを備え、前記第２の基準電位生
成手段は、オフセット電圧調整信号を入力とし、該オフ
セット電圧調整信号に従って前記第２の基準電位を変化
させる機能を有し、前記Ｄ／Ａ変換器から出力されたア
ナログ信号にアナログ加算されるレベルシフト電圧は、
前記第１の基準電位と前記オフセット電圧調整信号に従
って変化する第２の基準電位との電位差であるものとす
る。

【００３４】そして、請求項１１の発明では、前記請求
項８の信号波形発生装置におけるＤ／Ａ変換器は、ｍ個
（ｍは正の整数）の定電流源と抵抗素子とを有してお
り、入力されるディジタル信号に従って前記ｍ個の定電
流源の中から任意のｎ個（０≦ｎ≦ｍ）の定電流源を選
択し、選択した定電流源の出力電流を前記抵抗素子に供
給して前記抵抗素子の電圧降下によりアナログ信号を生
成して出力する機能を有するものとする。

【００３５】請求項１１の発明により、波形発生に必要
な高速且つ高精度のＤ／Ａ変換器が簡単な方法で実現さ
れるため、コスト削減に有効である。

【００３６】

【発明の実施の形態】図１は、ディジタル通信の送信部
の一部を示す構成図である。図１において、１はベース
バンド信号を生成する変調部、２は生成されたベースバ
ンド信号に対してアナログの直交変調を行い直交変調信
号を出力する直交変調器である。図１では、変調部１
が、ベースバンド信号Ｉ（ｔ），Ｑ（ｔ）を生成するた
めに２つの信号波形発生装置３ａ，３ｂを持つ場合を示
している。信号波形発生装置３ａは記憶手段としてのＲ
ＯＭ５２ａ，Ｄ／Ａ変換部５３ａ及びローパスフィルタ
５４ａからなり、信号波形発生装置３ｂは記憶手段とし
てのＲＯＭ５２ｂ，Ｄ／Ａ変換部５３ｂ及びローパスフ
ィルタ５４ｂからなる。

【００３７】変調部１において、論理回路部５１は入力
された２値送信データをシリアル／パラレル変換しさら
に差動符号化する。ＲＯＭ５２ａはロールオフ整形され
た正弦波の波形データを記憶しており、論理回路部５１
から入力されたデータが示すアドレスの波形データを出
力する。Ｄ／Ａ変換部５３ａはＲＯＭ５２ａから出力さ
れた波形データをアナログ信号に変換する。ＲＯＭ５２
ａとＤ／Ａ変換部５３ａとによりレイズドコサイン特性
等を有するロールオフフィルタの機能が実現されてい
る。

【００３８】また、ＲＯＭ５２ｂはロールオフ整形され
た余弦波の波形データを記憶しており、論理回路部５１
から入力されたデータが示すアドレスの波形データを出
力する。Ｄ／Ａ変換部５３ｂはＲＯＭ５２ｂから出力さ
れた波形データをアナログ信号に変換する。ＲＯＭ５２
ｂとＤ／Ａ変換部５３ｂとによりレイズドコサイン特性
等を有するロールオフフィルタの機能が実現されてい
る。

【００３９】ローパスフィルタ５４ａはＤ／Ａ変換部５
３ａから出力されたアナログ信号における量子化雑音を
低減し、信号振幅Ｖa 、周波数がωb のベースバンド信
号Ｉ（ｔ）を出力する。また、ローパスフィルタ５４ｂ
はＤ／Ａ変換部５３ｂから出力されたアナログ信号にお
ける量子化雑音を低減し、信号振幅Ｖa 、周波数がωb
のベースバンド信号Ｑ（ｔ）を出力する。

【００４０】直交変調器において、ベースバンド信号Ｉ
（ｔ）及びＱ（ｔ）はキャリア周波数ωc の搬送波（ｃ
ｏｓωc ｔ、−ｓｉｎωc ｔ）とアナログ乗算され、さ
らにアナログ加算され、この結果、直交変調信号Ｓ
（ｔ）が出力される。

【００４１】図１に示したディジタル通信の送信部にお
いて、変調部１は、集積度向上による低コスト化のため
ＣＭＯＳプロセスを用いた半導体集積回路によって構成
される。また直交変調器２は、キャリア周波数ωc が数
百ＭＨｚから数ＧＨｚ程度に上がるためバイポーラプロ
セスやＧａＡｓを用いた半導体集積回路によって構成さ
れる。変調部１と直交変調器２とは異なるプロセスを用
いた半導体集積回路により構成されるため、信号／雑音
比、変調精度等の性能が最良になる信号電位が異なる場
合がある。特に、変調部１のＤ／Ａ変換部５３ａ及び５
３ｂから直交変調器２まではアナログ回路により構成さ
れるため、信号の直流レベルの電位、すなわちシグナル
グランド電位が装置性能を決める要因の一つとなる。

【００４２】このため、通常は、ベースバンド信号のシ
グナルグランド電位を直交変調器２の性能に最適なシグ
ナルグランド電位に合わせるために、変調部１はベース
バンド信号に印加されるオフセット電圧を調整する機能
を備えている。変調部１がオフセット電圧調整機能を備
えているのは、変調部１はＣＭＯＳプロセスを用いた半
導体集積回路により構成されるため集積度が高く、直交
変調器２がオフセット電圧調整機能を備えるよりも低コ
スト化が図れるためである。

【００４３】本実施形態は、オフセット電圧調整機能を
有するアナログ信号のレベルシフト回路をＤ／Ａ変換部
に備えることによって、信号波形発生装置の消費電力を
低減すると共に回路面積を小さくするものである。

【００４４】（第１の実施形態）図２は、本発明の第１
の実施形態に係る信号波形発生装置のＤ／Ａ変換部の構
成図である。図２において、１０はレベルシフト回路、
１１は９ビットの電流セルマトリックス型Ｄ／Ａ変換器
である。レベルシフト回路１０は、第１の信号レベルシ
フタ１２、第１の基準電位生成手段としてのシグナルグ
ランド電位決定回路１３、第２の基準電位生成手段とし
ての信号中心電位参照回路１４、第２の信号レベルシフ
タ１５、及び演算増幅器１６によって構成されている。

【００４５】電流セルマトリックス型Ｄ／Ａ変換器１１
に入力される入力コードは、ＲＯＭから出力された９ビ
ットのディジタル信号でありベースバンド信号の波形を
表す。また、信号Ｖlsはローパスフィルタに入力され
る。

【００４６】電流セルマトリックス型Ｄ／Ａ変換器１１
は、複数の単位電流セル、行デコーダー、列デコーダ
ー、及び負荷抵抗Ｒdac を備えており、信号波形を表す
９ビットの入力コードに従って単位電流セルを選択し、
選択された単位電流セルから流れる電流を負荷抵抗Ｒda
c に供給することによりアナログ信号Ｖdac の電位を決
定する。

【００４７】各単位電流セルは図３に示すような構成を
持ち、行デコード信号及び列デコード信号が共に“Ｈ”
のときある一定の電流を出力する。出力される電流値
は、定電流トランジスタＴrcs のゲート幅を調整するこ
とにより設定可能である。また、外部から電流セルマト
リックス型Ｄ／Ａ変換器１１に入力されるバイアス電圧
が各単位電流セルに供給されている。

【００４８】電流セルマトリックス型Ｄ／Ａ変換器１１
には、（２⁶ −１）個の電流値Ｉ0／２⁷ の単位電流セ
ル１１ａがアレイ状に並べられており、さらに電流値Ｉ
0 ／２⁸ の単位電流セル１１ｂ、電流値Ｉ0 ／２⁹ の単
位電流セル１１ｃ、電流値Ｉ0 ／２¹⁰の単位電流セル１
１ｄがそれぞれ１個ずつ並べられている。ここで電流値
Ｉ0 は、図１０に示した１０ビットの電流セルマトリッ
クス型Ｄ／Ａ変換器におけるフルスケール電流の値と同
じ値である。入力コードの上位６ビットは電流値Ｉ0 ／
２⁷ の単位電流セル１１ａが選択された個数によってＤ
／Ａ変換され、下位３ビットは電流値が重み付けされた
単位電流セル１１ｂ，１１ｃ，１１ｄを選択するか否か
によってＤ／Ａ変換され、併せて９ビットのＤ／Ａ変換
が実現される。

【００４９】図１０に示す電流セルマトリックス型Ｄ／
Ａ変換器と比べて単位電流セルの個数が少ないのは、Ｄ
／Ａ変換器にオフセット電圧を調整する機能を持たせる
必要がないためである。

【００５０】第１の信号レベルシフタ１２は、ＰＭＯＳ
１２ａ及び１２ｂにより構成されたソースフォロワ回路
であり、電流セルマトリックス型Ｄ／Ａ変換器１１から
出力されたアナログ信号Ｖdac にレベルシフト電圧をア
ナログ加算して、レベルシフトされた信号Ｖlsを出力す
る。ＰＭＯＳ１２ａのゲートにはアナログ信号Ｖdacが
印加される一方ＰＭＯＳ１２ｂのゲートには演算増幅器
１６の出力電位Ｖblsが印加され、ＰＭＯＳ１２ａのソ
ース（ＰＭＯＳ１２ｂのドレイン）から信号Ｖlsが出力
される。後述するが、この信号Ｖlsにはオフセット電圧
が印加されている。また、ＰＭＯＳ１２ａは、基板バイ
アス効果によるしきい値変動を防ぐために基板とソース
とが接続されている。

【００５１】ここで、ソースフォロワ回路について説明
する。図４は、ソースフォロワ回路の動作を説明するた
めの回路図である。図４において、８１はソースが電源
に接続されておりゲートにバイアス電位Ｖb が印加され
るＰＭＯＳ、８２はＰＭＯＳ８１のドレインにソースが
接続されていると共にドレインが接地されておりゲート
に入力電位Ｖinが印加されるＰＭＯＳである。ＰＭＯＳ
８１のドレイン（ＰＭＯＳ８２のソース）から電圧Ｖou
t が出力される。また、ＰＭＯＳ８２は、基板バイアス
効果によるしきい値変動を防ぐために基板とソースが同
電位になるように接続されている。

【００５２】ＰＭＯＳ８１に流れるドレイン電流Ｉ1 と
ＰＭＯＳ８２に流れるドレイン電流Ｉ2 とは等しく、次
のような関係式が成立する。 Ｉ1 ＝Ｉ2 ∴ β1 （ＶＤＤ−Ｖb −Ｖtp）² ＝β2 （Ｖout −Ｖ
in−Ｖtp）² ここで、 β1 ＝（μp ・Ｃox／２）×（Ｗ1 ／Ｌ1 ） β2 ＝（μp ・Ｃox／２）×（Ｗ2 ／Ｌ2 ） Ｖtp：ＰＭＯＳのしきい値電圧 μp ：ＰＭＯＳの移動度 Ｃox：ＰＭＯＳのゲート容量 Ｗ1 ／Ｌ1 ：ＰＭＯＳ８１のゲート幅とゲート長の比 Ｗ2 ／Ｌ2 ：ＰＭＯＳ８２のゲート幅とゲート長の比 である。これを解くと、入力電圧Ｖinと出力電圧Ｖout
の関係式が得られる。 Ｖout ＝Ｖin＋（β1 ／β2 ）^1/2 ・（ＶＤＤ−Ｖb ）
＋｛１−（β1 ／β2 ）^1/2 ｝Ｖtp

【００５３】この式は、図４に示したソースフォロワ回
路が、入力された電圧Ｖinにバイアス電位Ｖb により決
定される電圧がアナログ加算された電圧Ｖout を出力す
ることを示している。したがって、出力電圧Ｖout は入
力電圧Ｖinに対して線形に変化する。ここで、以後の説
明を簡単にするために、 Ｖout ＝Ｆ（Ｖin，Ｖb ） となる関数Ｆ（Ｖin，Ｖb ）を定義しておく。

【００５４】シグナルグランド電位決定回路１３は、電
源−接地間に直列に接続された複数の抵抗１３ａとセレ
クタ回路１３ｂとにより構成されており、入力されるオ
フセット電圧調整信号１７に従ってセレクタ回路１３ｂ
が複数の抵抗１３ａの１つの接続点の電位を選択するこ
とにより、第１の基準電位としてのシグナルグランド電
位Ｖsgを決定する。本実施形態の特徴は、シグナルグラ
ンド電位決定回路１３が、信号Ｖlsに印加されるオフセ
ット電圧を調整する機能を持つ点である。

【００５５】信号中心電位参照回路１４は、電源−接地
間に直列に接続された抵抗Ｒ1 及びＲ2 により構成され
ており、２つの抵抗の接続点の電位を第２の基準電位と
しての信号中心電位Ｖm として出力する。抵抗Ｒ1 及び
Ｒ2 の抵抗値は、電位Ｖm が電流セルマトリックス型Ｄ
／Ａ変換器１１から出力されるアナログ信号Ｖdac の中
心電位Ｖctと等しくなるように設定される。

【００５６】第２の信号レベルシフタ１５は、第１の信
号レベルシフタ１２と同一の構成か、ＰＭＯＳ１５ａと
ＰＭＯＳ１５ｂとの素子サイズ比が第１の信号レベルシ
フタ１２を構成するＰＭＯＳ１２ａとＰＭＯＳ１２ｂと
の素子サイズ比に等しくなるように構成されている。Ｐ
ＭＯＳ１５ａのゲートには信号中心電位参照回路１４か
ら出力される信号中心電位Ｖm が印加される一方、ＰＭ
ＯＳ１５ｂのゲートには演算増幅器１６から出力される
バイアス電位信号Ｖbls が印加され、ＰＭＯＳ１５ａの
ソース（ＰＭＯＳ１５ｂのドレイン）から電位Ｖrpl が
出力される。また、ＰＭＯＳ１５ａは、基板バイアス効
果によるしきい値変動を防ぐために基板とソースが接続
されている。

【００５７】演算増幅器１６は、第２の信号レベルシフ
タ１５の出力電位Ｖrpl が非反転入力端子に入力される
と共にシグナルグランド電位Ｖsgが反転入力端子に入力
され、バイアス電位信号Ｖbls を出力する。演算増幅器
１６には、通常、電圧利得が１０００倍以上あるものが
用いられる。そのため、バーチャルショートの原理によ
り、演算増幅器１６は、第２の信号レベルシフタ１５の
出力電位Ｖrpl がシグナルグランド電位Ｖsgに等しくな
るようにバイアス電位信号Ｖbls を設定する。電位Ｖrp
l がシグナルグランド電位Ｖsgからずれた場合には、バ
イアス電位信号Ｖbls は、負帰還の作用により電位Ｖrp
l がシグナルグランド電位Ｖsgに等しくなるような値に
変化する。

【００５８】図２に示した信号波形発生装置の動作につ
いて、図５を用いてさらに詳しく説明する。

【００５９】図５（ａ）は、電流セルマトリックス型Ｄ
／Ａ変換器１１から出力されるアナログ信号Ｖdac の信
号波形を示している。

【００６０】電流セルマトリックス型Ｄ／Ａ変換器１１
から出力されるアナログ信号Ｖdacの電位は、ベースバ
ンド信号の振幅をＶa 、アナログ信号Ｖdac の中心電位
をＶctとすると、次式のような範囲の値となる。 Ｖct−Ｖa ≦Ｖdac ≦Ｖct＋Ｖa …（１１） Ｖct−Ｖa ＝ＶＳＳ＝０とすると、Ｖct＝Ｖa となり、 ＶＳＳ≦Ｖdac ≦２Ｖa ＝Ｉ0 ／２×Ｒdac となる。

【００６１】Ｉ0 は図１０に示した電流セルマトリック
ス型Ｄ／Ａ変換器のフルスケール電流と等しいので、ア
ナログ信号Ｖdac の最大電位は図１０に示したアナログ
信号Ｖdac の最大電位の半分になる。課題の項の説明に
おいて、図１０に示す電流セルマトリックス型Ｄ／Ａ変
換器によって生成されたアナログ信号Ｖdac の最大電位
は電源電位ＶＤＤの３分の１であるとしたため、本実施
形態におけるアナログ信号Ｖdac の最大電位は電源電位
ＶＤＤの６分の１の電位になる。

【００６２】図５（ｂ）は、シグナルグランド電位Ｖsg
及び信号中心電位Ｖm の範囲を示している。

【００６３】シグナルグランド電位Ｖsgは、電源電位Ｖ
ＤＤの２分の１の電位を基準として、オフセット電圧調
整信号１７に従って調整される。オフセット電圧をＶof
とすると、 Ｖsg＝ＶＤＤ／２＋Ｖof …（１２） となり、オフセット電圧Ｖofの絶対値の最大値をＶofmx
とすると、｜Ｖof｜≦Ｖofmxであるので、 ＶＤＤ／２−Ｖofmx≦Ｖsg≦ＶＤＤ／２＋Ｖofmx となる。なお図５（ｂ）では、Ｖofmx＝Ｖa であるとし
ている。

【００６４】信号中心電位Ｖm は、アナログ信号Ｖdac
の中心電位Ｖctと等しく、次式で表される。 Ｖm ＝（ＶＤＤ−ＶＳＳ）×Ｒ2 ／（Ｒ1 ＋Ｒ2 ） ＝Ｖct …（１３）

【００６５】図５（ｃ）は、第１の信号レベルシフタ１
２の出力信号Ｖlsの信号波形及び範囲を示している。第
１の信号レベルシフタ１２はソースフォロワ回路である
ので、出力信号Ｖlsは次式のように表すことができる。 Ｖls＝Ｆ（Ｖdac ，Ｖbls ） 第２の信号レベルシフタ１５もまた第１の信号レベルシ
フタ１２と同じ特性を持つソースフォロワ回路であるの
で、出力電位Ｖrpl は次式のように表すことができる。 Ｖrpl ＝Ｆ（Ｖm ，Ｖbls ）

【００６６】演算増幅器１６から出力されるバイアス電
位信号Ｖbls は、第２の信号レベルシフタ１５の出力電
位Ｖrpl がシグナルグランド電位Ｖsgに等しくなるよう
な値となる。したがって、 Ｖrpl ＝Ｆ（Ｖm ，Ｖbls ） ＝Ｖsg となり、第１の信号レベルシフタ１２の出力信号Ｖls
は、次式のように表すことができる。 Ｖls＝Ｆ（Ｖdac ，Ｖbls ） ＝Ｆ（Ｖdac ＋Ｖm −Ｖm ，Ｖbls ） ＝Ｖdac ＋Ｖsg−Ｖm …（１４）

【００６７】すなわち、第１の信号レベルシフタ１２に
おいて、シグナルグランド電位Ｖsgと信号中心電位Ｖm
との電位差に等しいレベルシフト電圧が電流セルマトリ
ックス型Ｄ／Ａ変換器１１から出力されるアナログ信号
Ｖdac にアナログ加算され、信号Ｖlsが出力される。式
（１１）、（１２）、（１３）及び（１４）より、 Ｖls＝Ｖdac ＋ＶＤＤ／２＋Ｖof−Ｖm ＶＤＤ／２＋Ｖof−Ｖa ≦Ｖls≦ＶＤＤ／２＋Ｖof＋Ｖa …（１５） となる。式（１１）及び式（１５）を比較すると、アナ
ログ信号Ｖdac における中心電位Ｖctが、信号Ｖlsにお
いて電位（ＶＤＤ／２＋Ｖof）に線形にレベルシフトさ
れたことがわかる。

【００６８】したがって、信号Ｖlsの最小値｛Ｖls｝mi
n と最大値｛Ｖls｝max とは、式（１１）及び（１５）
より次式のようになる。 ｛Ｖls｝min ＝ＶＤＤ／２＋｛Ｖof｝min −Ｖa ＝ＶＤＤ／２−Ｖofmx−Ｖa …（１６） ｛Ｖls｝max ＝ＶＤＤ／２＋｛Ｖof｝max ＋Ｖa ＝ＶＤＤ／２＋Ｖofmx＋Ｖa …（１７）

【００６９】図５（ｃ）に示した信号波形のうち、実線
で示した波形はＶＤＤ／２を基準としたときのＶlsの波
形、一点鎖線で示した波形はオフセット電圧Ｖofの最大
値Ｖofmx及び最小値−Ｖofmxが印加されたときのＶlsの
波形である。

【００７０】図６は比較例として従来の図１０に示す電
流セルマトリックス型Ｄ／Ａ変換器を用いた信号波形発
生装置のＤ／Ａ変換部の構成を示す回路図であり、レベ
ルシフト回路がオフセット電圧調整機能を有していない
ものを示している。

【００７１】図６において、６１は図１０に示したもの
と同一の１０ビットの電流セルマトリックス型Ｄ／Ａ変
換器、６２はＰＭＯＳ６２ａ，６２ｂにより構成された
第１の信号レベルシフタ、６３は電源−接地間に直列に
接続された２つの抵抗によって構成されたシグナルグラ
ンド電位決定回路、６４は信号中心電位参照回路、６５
はＰＭＯＳ６５ａ，６５ｂにより構成された第２の信号
レベルシフタ、６６は演算増幅器である。図２と比較す
ると、第１の信号レベルシフタ６２は第１の信号レベル
シフタ１２と、信号中心電位参照回路６４は信号中心電
位参照回路１４と、第２の信号レベルシフタ６５は第２
の信号レベルシフタ１５と、演算増幅器６６は演算増幅
器１６と、それぞれ同一の構成からなる。

【００７２】図７は、図６に示す比較例におけるアナロ
グ信号Ｖdac のレベルシフトを示す図であり、同図中、
（ａ）はアナログ信号Ｖdac の信号波形及び電位範囲
を、（ｂ）はシグナルグランド電位Ｖsg及び信号中心電
位Ｖm を、（ｃ）はレベルシフトされたベースバンド信
号Ｖlsの信号波形及び電位範囲を示す。

【００７３】電流セルマトリックス型Ｄ／Ａ変換器６１
に入力される入力コードは、ベースバンド信号波形を表
すだけでなく、オフセット電圧を調整する役割も持って
いる。したがって、アナログ信号Ｖdac は、ベースバン
ド信号にオフセット電圧Ｖofが加えられたものとなる。
ベースバンド信号の振幅をＶa 、オフセット電圧Ｖofの
絶対値の最大値をＶofmx、出力電位Ｖdac の中心電位を
Ｖctとすると、 Ｖct＋Ｖof−Ｖa ≦Ｖdac ≦Ｖct＋Ｖof＋Ｖa …（５１） となり、｜Ｖof｜≦Ｖofmxなので、 Ｖct−Ｖofmx−Ｖa ≦Ｖdac ≦Ｖct＋Ｖofmx＋Ｖa …（５２） となる。Ｖct−Ｖofmx−Ｖa ＝ＶＳＳ＝０とすると、Ｖ
ct＝Ｖofmx＋Ｖa となり、 ＶＳＳ≦Ｖdac ≦２Ｖa ＋２Ｖofmx＝Ｉ0 ・Ｒdac となる。なお、ＶＳＳは接地電位である。

【００７４】図７（ａ）に示したアナログ信号Ｖdac の
波形のうち、実線で示した波形は中心電位Ｖctを基準と
したときの波形、一点鎖線で示した波形はオフセット電
圧Ｖofの最大値Ｖofmx及び最小値−Ｖofmxが印加された
ときの波形である。なお、図７では、Ｖofmx＝Ｖa であ
り且つＶdac の最大値はＶＤＤの３分の１であるとして
いる。

【００７５】ここで、図７（ｂ）に示すように、シグナ
ルグランド電位Ｖsgは電源電位ＶＤＤの２分の１に設定
されているとする。すなわち、 Ｖsg＝ＶＤＤ／２ …（５３） また、信号中心電位Ｖm はアナログ信号Ｖdac の中心電
位Ｖctに等しく、次式のようになるとする。 Ｖm ＝（ＶＤＤ−ＶＳＳ）×Ｒ2 ／（Ｒ1 ＋Ｒ2 ） ＝Ｖct …（５４）

【００７６】アナログ信号Ｖdac にシグナルグランド電
位Ｖsgと信号中心電位Ｖm との電位差に等しい電圧が印
加され、ベースバンド信号Ｖlsが出力されるとすると、 Ｖls＝Ｖdac ＋Ｖsg−Ｖm …（５５） 式（５１）、（５３）、（５４）及び（５５）により、 Ｖls＝Ｖdac ＋ＶＤＤ／２−Ｖct ＶＤＤ／２＋Ｖof−Ｖa ≦Ｖls≦ＶＤＤ／２＋Ｖof＋Ｖa …（５６） となる。式（５１）と式（５６）とを比較すると、中心
電位Ｖctが電位ＶＤＤ／２に線形にレベルシフトされた
ことが分かる。

【００７７】したがって、ベースバンド信号Ｖlsの最小
値｛Ｖls｝min と最大値｛Ｖls｝max とは、式（５２）
及び（５６）より次式のようになる。 ｛Ｖls｝min ＝ＶＤＤ／２＋｛Ｖof｝min −Ｖa ＝ＶＤＤ／２−Ｖofmx−Ｖa …（５７） ｛Ｖls｝max ＝ＶＤＤ／２＋｛Ｖof｝max ＋Ｖa ＝ＶＤＤ／２＋Ｖofmx＋Ｖa …（５８）

【００７８】図７（ｃ）に示したベースバンド信号Ｖls
の波形のうち、実線で示した波形はＶＤＤ／２を基準と
したときの波形、一点鎖線で示した波形はオフセット電
圧Ｖofの最大値Ｖofmx及び最小値−Ｖofmxが印加された
ときの波形である。

【００７９】式（１５）、（１６）及び（１７）は、比
較例における式（５６）、（５７）及び（５８）と一致
する。したがって、図２に示した信号波形発生装置のＤ
／Ａ変換部は図６に示した信号波形発生装置のＤ／Ａ変
換部と同等のオフセット電圧調整機能を備えていること
になる。しかも、図から明らかなように、Ｄ／Ａ変換器
の単位電流セルの個数はほぼ半減している。したがっ
て、信号波形発生装置の消費電力は低くなり、かつ回路
面積は小さくなる。

【００８０】以上説明したように、本実施形態による
と、シグナルグランド電位決定回路がオフセット電圧調
整信号に従って出力電位を調整する機能を有することに
より、ベースバンド信号に印加されるオフセット電圧を
シグナルグランド電位決定回路によって調整することが
できる。したがって、電流セルマトリックス型Ｄ／Ａ変
換器を構成する単位電流セルの数を減らすことができ、
低消費電力且つ小回路面積の信号波形発生装置を実現す
ることができる。

【００８１】（第２の実施形態）図８は、本発明の第２
の実施形態に係る信号波形発生装置の構成を示す回路図
である。図８において、１１は９ビットの電流セルマト
リックス型Ｄ／Ａ変換器、１２は第１の信号レベルシフ
タ、１５は第２の信号レベルシフタ、１６は演算増幅器
であり、図２において同一の符号を付したものと同じで
ある。また、２３は第１の基準電位生成手段としてのシ
グナルグランド電位決定回路、２４は第２の基準電位生
成手段としての信号中心電位参照回路である。第１の信
号レベルシフタ１２、シグナルグランド電位決定回路２
３、信号中心電位参照回路２４、第２の信号レベルシフ
タ１５、及び演算増幅器１６によってレベルシフト回路
２０が構成されている。

【００８２】シグナルグランド電位決定回路２３は電源
−接地間に直列に接続された２つの抵抗により構成され
ており、２つの抵抗の接続点の電位を第１の基準電位と
してのシグナルグランド電位Ｖsgとして出力する。

【００８３】信号中心電位参照回路２４は電源−接地間
に直列に接続された複数の抵抗２４ａとセレクタ回路２
４ｂとにより構成されており、入力されるオフセット電
圧調整信号２７に従ってセレクタ回路２４ｂが複数の抵
抗２４ａの１つの接続点の電位を選択することにより第
２の基準電位としての信号中心電位Ｖm を決定する。

【００８４】本実施形態の特徴は、信号中心電位参照回
路２４が信号Ｖlsに印加されるオフセット電圧を調整す
る機能を持つ点である。

【００８５】図８に示した信号波形発生装置の動作につ
いて、図９を用いてさらに詳しく説明する。

【００８６】図９（ａ）は、電流セルマトリックス型Ｄ
／Ａ変換器１１から出力されるアナログ信号Ｖdac の信
号波形を示している。アナログ信号Ｖdac は第１の実施
形態と同様に、 Ｖct−Ｖa ≦Ｖdac ≦Ｖct＋Ｖa …（２１） ∴ＶＳＳ≦Ｖdac ≦２Ｖa ＝Ｉ0 ／２×Ｒdac となる。

【００８７】図９（ｂ）は、シグナルグランド電位Ｖsg
及び信号中心電位Ｖm の範囲を示している。

【００８８】シグナルグランド電位Ｖsgは電源電位ＶＤ
Ｄの２分の１の電位であり、 Ｖsg＝ＶＤＤ／２ …（２２） とする。

【００８９】信号中心電位Ｖm は、アナログ信号Ｖdac
の中心電位Ｖctを基準としてオフセット電圧調整信号２
７に従って調整される。オフセット電圧をＶofとする
と、 Ｖm ＝Ｖct＋Ｖof …（２３） となり、オフセット電圧Ｖofの絶対値の最大値をＶofmx
とすると、｜Ｖof｜≦Ｖofmxであるので、 Ｖct−Ｖofmx≦Ｖm ≦Ｖct＋Ｖofmx となる。なお図９（ｂ）では、Ｖofmx＝Ｖa であるとし
ている。

【００９０】図９（ｃ）は、第１の信号レベルシフタ１
２の出力信号Ｖlsの信号波形及び範囲を示している。第
１の実施形態と同様に、第１の信号レベルシフタ１２に
おいて、シグナルグランド電位Ｖsgと信号中心電位Ｖm
との電位差に等しいオフセット電圧がアナログ信号Ｖda
c にアナログ加算され、信号Ｖlsが出力される。したが
って、式（１４）と同様に、 Ｖls＝Ｖdac ＋Ｖsg−Ｖm …（２４） となる。式（２１）、（２２）、（２３）及び（２４）
より、 Ｖls＝Ｖdac ＋ＶＤＤ／２−（Ｖct＋Ｖof） ＝Ｖdac ＋ＶＤＤ／２−Ｖct−Ｖof ＶＤＤ／２−Ｖof−Ｖa ≦Ｖls≦ＶＤＤ／２−Ｖof＋Ｖａ …（２５） となる。式（１１）と式（２５）とを比較すると、アナ
ログ信号Ｖdac における中心電位Ｖctが、信号Ｖlsにお
いて電位（ＶＤＤ／２−Ｖof）に線形にレベルシフトさ
れたことがわかる。このように、信号中心電位Ｖm に印
加されたオフセット電圧Ｖofにより、信号Ｖlsに印加さ
れるオフセット電圧が調整される。ただし、オフセット
電圧Ｖofの正負は反転してアナログ加算される。

【００９１】したがって、信号Ｖlsの最小値｛Ｖls｝mi
n と最大値｛Ｖls｝min は、式（２１）及び（２５）よ
り次式のようになる。 ｛Ｖls｝min ＝ＶＤＤ／２＋｛−Ｖof｝min −Ｖa ＝ＶＤＤ／２−Ｖofmx−Ｖa …（２６） ｛Ｖls｝max ＝ＶＤＤ／２＋｛−Ｖof｝max ＋Ｖa ＝ＶＤＤ／２＋Ｖofmx＋Ｖa …（２７）

【００９２】図９（ｃ）に示した信号波形のうち、実線
で示した波形はＶＤＤ／２を基準としたときの信号Ｖls
の波形、一点鎖線で示した波形はオフセット電圧Ｖofの
最大値Ｖofmx及び最小値−Ｖofmxが印加されたときの信
号Ｖlsの波形である。

【００９３】式（２６）及び（２７）は、比較例におけ
る式（５７）及び（５８）と一致する。したがって、図
８に示した信号波形発生装置のＤ／Ａ変換部は図６に示
した信号波形発生装置のＤ／Ａ変換部と同等のオフセッ
ト電圧調整機能を備えていることになる。しかも、図か
ら明らかなように、Ｄ／Ａ変換器の単位電流セルの個数
はほぼ半減している。したがって、信号波形発生装置の
消費電力は低くなり、かつ回路面積は小さくなる。

【００９４】以上説明したように、本実施形態による
と、信号中心電位参照回路がオフセット電圧調整信号に
従って出力電位を調整する機能を有することにより、ベ
ースバンド信号に印加されるオフセット電圧を信号中心
電位参照回路によって調整することができる。したがっ
て、電流セルマトリックス型Ｄ／Ａ変換器を構成する単
位電流セルの数を減らすことができ、低消費電力且つ小
回路面積の信号波形発生回路を実現することができる。

【００９５】なお、本発明の実施形態ではベースバンド
信号の振幅Ｖa とオフセット電圧の絶対値の最大値Ｖof
mxとは等しいとしたが、本発明はこの条件に限定される
ものではなく、Ｖa とＶofmxとが異なっていても同様の
効果を得ることができる。

【００９６】なお、第１及び第２の実施形態において示
したレベルシフト回路１０及び２０の用途は信号波形発
生装置のみに限られるものではなく、オフセット電圧調
整機能を有するアナログ信号のレベルシフト回路として
他の用途にも利用可能である。

【００９７】

【発明の効果】以上のように本発明によると、Ｄ／Ａ変
換器がオフセット電圧を調整する機能を有していなくて
も、レベルシフト回路によってオフセット電圧を調整す
ることができる。このため、Ｄ／Ａ変換器の出力電位の
範囲は生成する信号波形自体の電位の範囲のみで良いの
で、従来よりも消費電力の少なく回路面積の小さな信号
波形発生装置を実現することができ、しかも容易に且つ
安価に実現することができる。

【図面の簡単な説明】

【図１】ディジタル通信の送信部の要部構成を示すブロ
ック図である。

【図２】本発明の第１の実施形態に係る信号波形発生装
置のＤ／Ａ変換部の構成を示す回路図である。

【図３】単位電流セルの構成を示す回路図である。

【図４】ソースフォロワ回路の構成を示す回路図であ
る。

【図５】本発明の第１の実施形態に係る信号波形発生装
置のＤ／Ａ変換部の動作を説明するための図であり、
（ａ）はアナログ信号Ｖdac を示す図、（ｂ）はシグナ
ルグランド電位Ｖsg及び信号中心電位Ｖm を示す図、
（ｃ）はオフセット電圧が印加されたベースバンド信号
Ｖlsを示す図である。

【図６】比較例としての信号波形発生装置のＤ／Ａ変換
部の構成を示す回路図である。

【図７】図６に示す比較例としての信号波形発生装置の
Ｄ／Ａ変換部の動作を説明するための図であり、（ａ）
はアナログ信号Ｖdac を示す図、（ｂ）はシグナルグラ
ンド電位Ｖsg及び信号中心電位Ｖm を示す図、（ｃ）は
オフセット電圧が印加されたベースバンド信号Ｖlsを示
す図である。

【図８】本発明の第２の実施形態に係る信号波形発生装
置のＤ／Ａ変換部の構成を示す回路図である。

【図９】本発明の第２の実施形態に係る信号波形発生装
置のＤ／Ａ変換部の動作を説明するための図であり、
（ａ）はアナログ信号Ｖdac を示す図、（ｂ）はシグナ
ルグランド電位Ｖsg及び信号中心電位Ｖm を示す図、
（ｃ）はオフセット電圧が印加されたベースバンド信号
Ｖlsを示す図である。

【図１０】１０ビットの電流セルマトリックス型Ｄ／Ａ
変換器の構成を示す図である。

【図１１】図１０に示すＤ／Ａ変換器の出力信号の波形
を示す図である。

【符号の説明】

Ｖdac アナログ信号 Ｖsg シグナルグランド電位（第１の基準電位） Ｖm 信号中心電位（第２の基準電位） Ｖbls バイアス電位信号 Ｖls オフセット電圧が印加されたベースバンド信号 １ 変調部 ２ 直交変調器 ３ａ，３ｂ 信号波形発生装置 １０ レベルシフト回路 １１ 電流セルマトリックス型Ｄ／Ａ変換器 １１ａ 単位電流セル（定電流源） １１ｂ，１１ｃ，１１ｄ 単位電流セル Ｒdac 抵抗素子 １２ 第１の信号レベルシフタ １２ａ，１２ｂ ＰＭＯＳ １３ シグナルグランド電位決定回路（第１の基準電位
生成手段） １３ａ 複数の抵抗 １３ｂ セレクタ回路 １４ 信号中心電位参照回路（第２の基準電位生成手
段） １５ 第２の信号レベルシフタ １５ａ，１５ｂ ＰＭＯＳ １６ 演算増幅器 １７ オフセット電圧調整信号 ２０ レベルシフト回路 ２３ シグナルグランド電位決定回路（第１の基準電位
生成手段） ２４ 信号中心電位参照回路（第２の基準電位生成手
段） ２４ａ 複数の抵抗 ２４ｂ セレクタ回路 ２７ オフセット電圧調整信号 ５１ 論理回路部 ５２ａ，５２ｂ ＲＯＭ ５３ａ，５３ｂ ＤＡ変換部 ５４ａ，５４ｂ ローパスフィルタ ６１ 電流セルマトリックス型Ｄ／Ａ変換器 ６２ 第１の信号レベルシフタ ６２ａ、６２ｂ ＰＭＯＳ ６３ シグナルグランド電位生成回路 ６４ 信号中心電位参照回路 ６５ 第２の信号レベルシフタ ６６ 演算増幅器 ８１，８２ ＰＭＯＳ

Claims (11)

【特許請求の範囲】
1. 【請求項１】 入力されたアナログ信号をレベルシフト
   するレベルシフト回路であって、 基準電位を生成する第１の基準電位生成手段と、 基準電位を生成する第２の基準電位生成手段とを備え、 前記第１及び第２の基準電位生成手段の少なくともいず
   れか一方は、与えられたオフセット電圧調整信号に従っ
   て基準電位を変化させる機能を有しており、 前記第１の基準電位生成手段によって生成された基準電
   位と前記第２の基準電位生成手段によって生成された基
   準電位との差をレベルシフト電圧とし、入力されたアナ
   ログ信号にこのレベルシフト電圧をアナログ加算するこ
   とを特徴とするレベルシフト回路。
2. 【請求項２】 入力されたアナログ信号をレベルシフト
   するレベルシフト回路であって、 レベルシフト回路に入力されたアナログ信号の電位に、
   与えられたバイアス電位信号に従って決定されるレベル
   シフト電圧をアナログ加算して、レベルシフト回路の出
   力信号として出力する第１の信号レベルシフタと、 第１の基準電位を生成して出力する第１の基準電位生成
   手段と、 第２の基準電位を生成して出力する第２の基準電位生成
   手段と、 前記第１の信号レベルシフタと同一のレベルシフト特性
   を有しており、前記第２の基準電位に、与えられたバイ
   アス電位信号に従って決定されるレベルシフト電圧をア
   ナログ加算して出力する第２の信号レベルシフタと、 前記第２の信号レベルシフタの出力電位を非反転入力端
   子に入力すると共に前記第１の基準電位を反転入力端子
   に入力し、前記第２の信号レベルシフタの出力電位が前
   記第１の基準電位と等しくなるようなバイアス電位信号
   を生成して前記第１及び第２の信号レベルシフタに出力
   する演算増幅器とを備えており、 前記第１の基準電位生成手段は、オフセット電圧調整信
   号を入力とし、該オフセット電圧調整信号に従って前記
   第１の基準電位を変化させる機能を有するものであり、 レベルシフト回路に入力されたアナログ信号の電位にア
   ナログ加算されるレベルシフト電圧は、前記オフセット
   電圧調整信号に従って変化する前記第１の基準電位と前
   記第２の基準電位との電位差であることを特徴とするレ
   ベルシフト回路。
3. 【請求項３】 第１の基準電位生成手段は、 異なる２つの電位を供給する電源線間に直列に接続され
   た複数の抵抗を有しており、 入力されるオフセット電圧調整信号に従って前記複数の
   抵抗の接続点のうちの１つを選択して該接続点の電位を
   第１の基準電位として出力することを特徴とする請求項
   ２に記載のレベルシフト回路。
4. 【請求項４】 第２の基準電位は、レベルシフト回路に
   入力されたアナログ信号の中心電位と等しいことを特徴
   とする請求項２又は３に記載のレベルシフト回路。
5. 【請求項５】 入力されたアナログ信号をレベルシフト
   するレベルシフト回路であって、 レベルシフト回路に入力されたアナログ信号の電位に、
   与えられたバイアス電位信号に従って決定されるレベル
   シフト電圧をアナログ加算して、レベルシフト回路の出
   力信号として出力する第１の信号レベルシフタと、 第１の基準電位を生成して出力する第１の基準電位生成
   手段と、 第２の基準電位を生成して出力する第２の基準電位生成
   手段と、 前記第１の信号レベルシフタと同一のレベルシフト特性
   を有しており、前記第２の基準電位に、与えられたバイ
   アス電位信号に従って決定されるレベルシフト電圧をア
   ナログ加算して出力する第２の信号レベルシフタと、 前記第２の信号レベルシフタの出力電位を非反転入力端
   子に入力すると共に前記第１の基準電位を反転入力端子
   に入力し、前記第２の信号レベルシフタの出力電位が前
   記第１の基準電位と等しくなるようなバイアス電位信号
   を生成して前記第１及び第２の信号レベルシフタに出力
   する演算増幅器とを備えており、 前記第２の基準電位生成手段は、オフセット電圧調整信
   号を入力とし、該オフセット電圧調整信号に従って前記
   第２の基準電位を変化させる機能を有するものであり、 レベルシフト回路に入力されたアナログ信号の電位にア
   ナログ加算されるレベルシフト電圧は、前記第１の基準
   電位と前記オフセット電圧調整信号に従って変化する前
   記第２の基準電位との電位差であることを特徴とする信
   号波形発生装置。
6. 【請求項６】 第２の基準電位生成手段は、 異なる２つの電位を供給する電源線間に直列に接続され
   た複数の抵抗を有しており、 入力されるオフセット電圧調整信号に従って前記複数の
   抵抗の接続点のうちの１つを選択し、選択した接続点の
   電位を前記第２の基準電位として出力することを特徴と
   する請求項５に記載のレベルシフト回路。
7. 【請求項７】 第１及び第２の信号レベルシフタは、そ
   れぞれ、 電源にソースが接続された第１のＭＯＳＦＥＴと、 前記第１のＭＯＳＦＥＴのドレインにソースが接続され
   ると共にドレインが接地される第２のＭＯＳＦＥＴとを
   備えており、 前記第２のＭＯＳＦＥＴのゲートを入力端子とすると共
   に前記第１のＭＯＳＦＥＴのドレインを出力端子とする
   一方、前記第１のＭＯＳＦＥＴのゲートをバイアス電位
   信号入力端子とすることを特徴とする請求項２又は５に
   記載のレベルシフト回路。
8. 【請求項８】 信号の振幅値を示すコードを記憶してお
   り、指定されたアドレスのコードを出力する記憶手段
   と、 前記記憶手段から出力されたコードを入力とし、このコ
   ードをアナログ信号に変換して出力するＤ／Ａ変換部
   と、 前記Ｄ／Ａ変換部から出力されたアナログ信号を入力と
   し、このアナログ信号の高周波成分を除去して出力する
   ローパスフィルタとを備え、 前記Ｄ／Ａ変換部は、 前記記憶手段から出力されたコードをＤ／Ａ変換するこ
   とによってアナログ信号を生成し出力するＤ／Ａ変換器
   と、 前記Ｄ／Ａ変換器から出力されたアナログ信号をレベル
   シフトすると共にオフセット電圧を調整するレベルシフ
   ト回路とを備え、 前記ローパスフィルタから出力された信号を出力信号と
   することを特徴とする信号波形発生装置。
9. 【請求項９】 レベルシフト回路は、 Ｄ／Ａ変換器から出力されたアナログ信号の電位に、与
   えられたバイアス電位信号に従って決定されるレベルシ
   フト電圧をアナログ加算して、レベルシフト回路の出力
   信号として出力する第１の信号レベルシフタと、 第１の基準電位を生成して出力する第１の基準電位生成
   手段と、 第２の基準電位を生成して出力する第２の基準電位生成
   手段と、 前記第１の信号レベルシフタと同一のレベルシフト特性
   を有しており、前記第２の基準電位に、与えられたバイ
   アス電位信号に従って決定されるレベルシフト電圧をア
   ナログ加算して出力する第２の信号レベルシフタと、 前記第２の信号レベルシフタの出力電位を非反転入力端
   子に入力すると共に前記第１の基準電位を反転入力端子
   に入力し、前記第２の信号レベルシフタの出力電位が前
   記第１の基準電位と等しくなるようなバイアス電位信号
   を生成して前記第１及び第２の信号レベルシフタに出力
   する演算増幅器とを備え、 前記第１の基準電位生成手段は、オフセット電圧調整信
   号を入力とし、該オフセット電圧調整信号に従って前記
   第１の基準電位を変化させる機能を有するものであり、 前記Ｄ／Ａ変換器から出力されたアナログ信号の電位に
   アナログ加算されるレベルシフト電圧は、前記オフセッ
   ト電圧調整信号に従って変化する前記第１の基準電位と
   前記第２の基準電位との電位差であるものであることを
   特徴とする請求項８に記載の信号波形発生装置。
10. 【請求項１０】 レベルシフト回路は、 Ｄ／Ａ変換器から出力されたアナログ信号の電位に、与
    えられたバイアス電位信号に従って決定されるレベルシ
    フト電圧をアナログ加算して、レベルシフト回路の出力
    信号として出力する第１の信号レベルシフタと、 第１の基準電位を生成して出力する第１の基準電位生成
    手段と、 第２の基準電位を生成して出力する第２の基準電位生成
    手段と、 前記第１の信号レベルシフタと同一のレベルシフト特性
    を有しており、前記第２の基準電位に、与えられたバイ
    アス電位信号に従って決定されるレベルシフト電圧をア
    ナログ加算して出力する第２の信号レベルシフタと、 前記第２の信号レベルシフタの出力電位を非反転入力端
    子に入力すると共に前記第１の基準電位を反転入力端子
    に入力し、前記第２の信号レベルシフタの出力電位が前
    記第１の基準電位と等しくなるようなバイアス電位信号
    を生成して前記第１及び第２の信号レベルシフタに出力
    する演算増幅器とを備え、 前記第２の基準電位生成手段は、オフセット電圧調整信
    号を入力とし、該オフセット電圧調整信号に従って前記
    第２の基準電位を変化させる機能を有するものであり、 前記Ｄ／Ａ変換器から出力されたアナログ信号の電位に
    アナログ加算されるレベルシフト電圧は、前記第１の基
    準電位と前記オフセット電圧調整信号に従って変化する
    第２の基準電位との電位差であるものであることを特徴
    とする請求項８に記載の信号波形発生装置。
11. 【請求項１１】 Ｄ／Ａ変換器は、 ｍ個（ｍは正の整数）の定電流源と抵抗素子とを有して
    おり、 入力されるディジタル信号に従って前記ｍ個の定電流源
    の中から任意のｎ個（０≦ｎ≦ｍ）の定電流源を選択
    し、選択した定電流源の出力電流を前記抵抗素子に供給
    して前記抵抗素子の電圧降下によりアナログ信号を生成
    して出力する機能を有することを特徴とする請求項８に
    記載の信号波形発生装置。