WO2010041381A1 - 信号処理回路 - Google Patents

信号処理回路 Download PDF

Info

Publication number
WO2010041381A1
WO2010041381A1 PCT/JP2009/004814 JP2009004814W WO2010041381A1 WO 2010041381 A1 WO2010041381 A1 WO 2010041381A1 JP 2009004814 W JP2009004814 W JP 2009004814W WO 2010041381 A1 WO2010041381 A1 WO 2010041381A1
Authority
WO
WIPO (PCT)
Prior art keywords
filter coefficient
iir
signal processing
fir filter
fir
Prior art date
Application number
PCT/JP2009/004814
Other languages
English (en)
French (fr)
Inventor
寺本浩平
木村勝
仲田剛
齊藤文訓
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to US13/003,738 priority Critical patent/US8583717B2/en
Priority to JP2010532786A priority patent/JP5068373B2/ja
Priority to DE112009002137.9T priority patent/DE112009002137B4/de
Priority to CN200980132560.XA priority patent/CN102124650B/zh
Publication of WO2010041381A1 publication Critical patent/WO2010041381A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00Adaptive networks
    • H03H21/0012Digital adaptive filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/0248Filters characterised by a particular frequency response or filtering method
    • H03H17/0264Filter sets with mutual related characteristics
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/0294Variable filters; Programmable filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/04Recursive filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/06Non-recursive filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/04Recursive filters
    • H03H2017/0477Direct form I
    • H03H2017/0483Transposed

Definitions

  • the present invention relates to a signal processing circuit suitable for use in processing an audio signal by digital signal processing.
  • IIR Infinite Impulse Response
  • FIR Finite Impulse Response
  • the IIR filter includes an IIR coefficient output unit 30 that outputs a filter coefficient corresponding to the transfer function of the IIR filter, adders 31 and 32, multipliers 33 to 37, and delay units 38 and 39.
  • the IIR filter has a feature that it is easy to set an arbitrary frequency characteristic, and as shown in FIG. 3, since a calculation error is accumulated due to the feedback loop, the calculation accuracy is poor.
  • the FIR filter has an FIR coefficient output unit 40 that outputs a filter coefficient corresponding to the transfer function of the FIR filter, an adder 41, multipliers 42 to 44, and delay units 45 and 46. It consists of and. Further, since multiplication and addition per coefficient for each filter is completed only once for each signal, there is no error accumulation, and therefore high accuracy of calculation is provided, but only a portion having frequency characteristics is changed. Such adjustments are difficult and have poor adjustability.
  • the required number of taps is less than that of the conventional FIR system, and the necessary area is the IIR filter. Less.
  • the hybrid FIR / IIR filter described above does not use the FIR filter and the IIR filter by switching them. Therefore, the IIR filter has the ease of adjustment and the FIR filter has high accuracy with few calculation errors. It is not something that has both.
  • the FIR filter obtained here has the amplitude characteristic of the square of the IIR filter, if frequency correction is performed using this FIR filter, excessive correction is performed, and there is a problem that adjustment ease is impaired. .
  • the IIR filter corrects 6 dB
  • the FIR filter corrects 12 dB.
  • the present invention has been made to solve the above-described problems, and provides a high-performance signal processing circuit that combines the ease of adjustment of the IIR filter and the high accuracy of the FIR filter with less calculation error. For the purpose.
  • a signal processing circuit stores an IIR filter that processes a digital signal according to a filter coefficient set corresponding to a transfer function, an FIR filter, and a filter coefficient of the IIR filter.
  • An IIR filter coefficient storage unit a filter coefficient conversion unit that generates an FIR filter coefficient having the same transfer function as the IIR filter coefficient from the IIR filter coefficient stored in the IIR filter coefficient storage unit, and the filter coefficient conversion unit
  • An FIR filter coefficient storage unit for storing the generated FIR filter coefficient; and an FIR having the same transfer function as the IIR filter coefficient by enabling the IIR filter and controlling the filter coefficient conversion unit when adjusting the transfer function Generate filter coefficients and signal processing Or in which and a control unit to enable the FIR filter at a stage where the adjustment is completed.
  • the present invention it is possible to provide a high-performance signal processing circuit that has both the ease of adjustment that the IIR filter has and the high accuracy that the FIR filter has little calculation error.
  • FIG. 1 is a block diagram showing an internal configuration of a signal processing circuit according to Embodiment 1 of the present invention.
  • the signal processing circuit according to the first embodiment of the present invention includes a control unit 10, an IIR filter 11, an FIR filter 12, an IIR filter coefficient storage unit 13, and an FIR filter coefficient storage unit. 14, a filter coefficient conversion unit 15, and a switching unit 16.
  • the IIR filter 11 has a feature that it is easy to set an arbitrary frequency characteristic. Since the IIR filter 11 has a feedback loop, the calculation error is accumulated and the calculation accuracy is poor. Since each signal is multiplied and added per filter coefficient only once, it provides high-precision calculation accuracy without accumulating errors, but adjustments such as changing only parts with frequency characteristics Is characterized by difficulty.
  • Each of the IIR filter 11 and the FIR filter 12 processes a digital signal according to a filter coefficient set corresponding to a transfer function, and is mounted on, for example, a DSP (Digital Signal Processor).
  • DSP Digital Signal Processor
  • the IIR filter coefficient storage unit 13 stores the IIR filter coefficient of the IIR filter 11
  • the FIR filter coefficient storage unit 14 stores the FIR filter coefficient generated by the filter coefficient conversion unit 15.
  • the filter coefficient conversion unit 15 generates an FIR filter coefficient having the same transfer function as the IIR filter coefficient from the IIR filter coefficient stored in the IIR filter coefficient storage unit 13 under the control of the control unit 10.
  • the filter coefficient conversion unit 15 generates an FIR filter coefficient having the same transfer function as the IIR filter coefficient from the IIR filter coefficient by an impulse response measured under the control of the control unit 10 or by an operation such as inverse Fourier transform.
  • the control unit 10 controls the configuration coefficient control unit 15 that determines which one of the IIR filter 11 and the FIR filter 12 is activated, and the filter coefficient conversion unit 15 to the filter coefficient conversion unit 15. And a function of generating FIR filter coefficients having the same transfer function and storing them in the FIR filter coefficient storage unit 14. That is, when adjusting the transfer function (adjustment mode), the control unit 10 enables the IIR filter 11 via the switching unit 16 according to the selection operation by the user, and controls the filter coefficient conversion unit 15 to be the same as the IIR filter coefficient. An FIR filter coefficient having a transfer function is generated. Further, the control unit 10 enables the FIR filter 12 via the switching unit 16 according to the selection operation by the user at the time of signal processing (signal processing mode) or at the stage where the adjustment is completed.
  • the control unit 10, the IIR filter coefficient storage unit 13, the FIR filter coefficient storage unit 14, the filter coefficient conversion unit 15, and the switching unit 16 described above are mounted on, for example, an MPU (Micro Processor) including a memory. Is done. At this time, the IIR filter coefficient storage unit 13 and the FIR filter coefficient storage unit 14 are allocated and stored in the memory. Note that the memory may be externally attached.
  • MPU Micro Processor
  • FIG. 2 is a flowchart showing the operation of the signal processing circuit according to the first embodiment of the present invention. The operation of the signal processing circuit according to the first embodiment of the present invention shown in FIG. 1 will be described in detail below with reference to the flowchart of FIG.
  • Step ST201 In the adjustment mode in which the signal processing circuit is adjusted to an arbitrary transfer function (Step ST201 “Adjustment”), the control unit 10 first performs configuration setting for enabling the IIR filter 11 (Step ST202). That is, the signal processing circuit is set to an adjustment mode that is activated and activated when the IIR filter 11 is selected by the switching unit 16. Then, it is determined whether or not the adjustment is completed (step ST203). If NO, the adjustment is repeated. If YES, the control unit 10 controls the filter coefficient conversion unit 15 and is stored in the IIR filter coefficient storage unit 13. Based on the IIR filter coefficients, FIR filter coefficients having the same transfer function as the IIR filter coefficients are generated (step ST204). The FIR filter coefficient generated here is stored in the FIR filter coefficient storage unit 14 by the control unit 10.
  • the control unit 10 When the filter coefficient conversion unit 15 generates an FIR filter coefficient having the same transfer function as the IIR filter coefficient, the control unit 10 inputs an impulse signal to the filter coefficient conversion unit 15 and measures the impulse response. That is, the control unit 10 once regards the signal processing circuit configured by the IIR filter 11 as a black box, inputs an impulse signal to the signal processing circuit, and measures the impulse response. As is well known, this impulse response is equivalent to the calculation of the filter coefficient of the IIF filter 11, and if the FIR filter 12 having this value as a coefficient is configured, the characteristic equivalent to the IIR filter 11 ( Transfer function) can be realized by the FIR filter 12.
  • the FIR filter coefficient having the same transfer function as the IIR filter coefficient is generated by the impulse response.
  • the control unit 10 calculates the numerical value of the polynomial, or The filter coefficient may be calculated by a known calculation such as discrete inverse Fourier transform (IDFT: Inverse Discrete Fourier Transform).
  • IDFT discrete inverse Fourier transform
  • the control unit 10 changes the configuration of the FIR filter having the same transfer function as the IIR filter generated by the filter coefficient conversion unit 15 (step ST205). That is, the signal processing circuit shifts to a state in which the FIR filter 12 having the same transfer function as the filter coefficient of the IIR filter 11 is selected and activated by the switching unit 16 to perform signal processing.
  • the control unit 10 sets the configuration of the FIR filter 12 (step ST206) and controls the switching unit 16. Then, the start of signal processing by the FIR filter 12 is instructed (step ST207).
  • control unit 10 changes the configuration setting to the IIR filter 11 again, and after reconfiguration, replaces the configuration setting with the FIR filter 12 having the same transfer function again.
  • the two types of filter coefficients of the IIR filter 11 and the FIR filter 12 that always have the same transfer function are prepared, and the adjustment is performed to adjust to an arbitrary transfer function.
  • the IIR filter 11 is configured, and when the adjustment is completed, or in the case of the signal processing mode, the configuration is changed to the FIR filter 12 having the same transfer function, so that the IIR filter 11 can be easily adjusted. And high accuracy with few calculation errors of the FIR filter 12 can be obtained.
  • the filter coefficient of the FIR filter 12 having an equivalent transfer function is automatically generated using the IIR filter 11 capable of transmitting a signal in real time. The FIR filter coefficient can be generated in time, and the calculation load on the signal processing circuit is reduced.
  • the impulse response is measured and the FIR filter coefficient having a transfer function equivalent to the IIR filter 11 is generated.
  • the control unit 10 may substitute a numerical calculation of a polynomial or an IDFT calculation. Further, when the impulse response is too long, the control unit 10 can effectively reduce the amount of calculation by performing a convolution operation using a window function appropriate for the impulse response.
  • a rectangular window, a Gaussian window, a Hamming window, etc. are used as an appropriate window function here.
  • the filter operation on the time axis is equivalent to the multiplication on the frequency axis
  • the FIR filter coefficient and the input signal are frequency converted, and these are multiplied on the frequency axis. By doing so, it is possible to further reduce the amount of calculation.
  • the filtering process of the frequency axis field can be realized by a calculation method known as overlap-add or overlap-save.
  • control unit 10 enables the IIR filter 11 when adjusting the transfer function and controls the filter coefficient conversion unit 15 to generate an FIR filter coefficient having the same transfer function as the IIR filter coefficient.
  • Data processing for enabling the FIR filter 12 when the adjustment is completed may be realized on a computer by one or a plurality of programs, or at least a part thereof may be realized by hardware.
  • the signal processing circuit according to the present invention can provide a high-performance signal processing circuit that has both the ease of adjustment of the IIR filter and the high accuracy of the FIR filter with less calculation error. It is suitable for use in a signal processing circuit suitable for processing.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

 信号処理回路は、常に等価な伝達関数を持つIIRフィルタ11ならびに、FIRフィルタ12の2種類を有し、任意の伝達関数に調整する調整モードの場合は、IIRフィルタ11に構成設定し、調整が完了した段階で、あるいは信号処理モードの場合は、等価な伝達関数のFIRフィルタ12に構成を変更する。

Description

信号処理回路
 この発明は、デジタル信号処理によりオーディオ信号を処理する用途に用いて好適な、信号処理回路に関するものである。
 デジタルフィルタとして、通常、IIR(Infinite Impulse Response)フィルタとFIR(Finite Impulse Response)フィルタの2種類の方式が知られている。
 図3にIIRフィルタ、図4にFIRフィルタのそれぞれにおける信号処理のアルゴリズムがシグナルフロー図として示されている。
 図3に示すように、IIRフィルタは、IIRフィルタの伝達関数に対応したフィルタ係数を出力するIIR係数出力器30、加算器31、32、乗算器33~37、遅延器38、39とで構成されている。そして、IIRフィルタは、任意の周波数特性を容易に設定し易い特徴があり、図3に示されるように、フィードバックループを持つことから演算誤差が蓄積していくため演算精度が悪い。
 これに対し、FIRフィルタは、図4に示されるように、FIRフィルタの伝達関数に対応したフィルタ係数を出力するFIR係数出力器40、加算器41、乗算器42~44、遅延器45、46とで構成されている。そして、各信号に対してフィルタ1係数あたり乗算と加算が各1回のみで完結するため、誤差の蓄積がなく、したがって高精度な演算精度を提供するが、周波数特性のある部分だけを変更する等の調整は困難であり調整性が悪いという特徴を持つ。
 ところで、従来、D/A(Digital/Analog)変換器の量子化雑音を減少させるために、IIRフィルタ機能とFIRフィルタ機能とを組み合わせることによってD/A変換器の量子化出力を濾波する、ハイブリッドFIR/IIRフィルタの構造が知られている(例えば、特許文献1参照)。
 また、多項式の数値演算、あるいは離散的逆フーリエ変換等の複雑な演算を行うことなく、IIRフィルタのインパルス応答を測定することでFIRフィルタ係数を求める設計方法も知られている(例えば、特許文献2参照)。
特開平11-284491号公報 特開平6-97777号公報
 上記した特許文献1に開示された技術によれば、FIRフィルタ機能とIIRフィルタ機能とを組み合わせて1つの回路とすることにより、必要なタップ数は従来のFIR方式より少なく、必要領域はIIRフィルタより少なくなる。
 しかしながら、上記したハイブリッドFIR/IIRフィルタは、FIRフィルタとIIRフィルタとを切り替えて使用するものではなく、したがって、IIRフィルタが持つ調整容易性と、FIRフィルタが持つ演算誤差の少ない高精度性とを両立させて持つものではない。
 また、上記した特許文献2に開示された方法によれば、直線位相特性を持ち、もとのIIRフィルタの周波数振幅特性の2乗の特性をもつFIRフィルタを設計することができる。しかしながら、低域を強調する等、よく用いられる周波数補正において、その周波数特性を実現するIIRフィルタの応答時間は極めて長いことが知られており、これにより、算出されるFIRフィルタの群遅延特性が極めて長くなり、このため、長い遅延を許容できないリアルタイム性の高い音声・映像システムには適用できないという課題がある。
 更に、ここで得られるFIRフィルタは、IIRフィルタ2乗の振幅特性になるため、このFIRフィルタを用いて周波数補正を行うと過剰な補正になってしまい、調整容易性が損なわれるという課題もある。例えば、IIRフィルタで6dB補正すると、FIRフィルタでは12dBも補正することになる。
 この発明は上記した課題を解決するためになされたものであり、IIRフィルタが持つ調整容易性と、FIRフィルタが持つ演算誤差の少ない高精度性とを併せ持つ、高性能な信号処理回路を提供することを目的とする。
 上記した課題を解決するためにこの発明の信号処理回路は、伝達関数に対応して設定されるフィルタ係数にしたがいデジタル信号を処理するIIRフィルタ、ならびにFIRフィルタと、前記IIRフィルタのフィルタ係数を格納するIIRフィルタ係数格納部と、前記IIRフィルタ係数格納部に格納されたIIRフィルタ係数から前記IIRフィルタ係数と同じ伝達関数を有するFIRフィルタ係数を生成するフィルタ係数変換部と、前記フィルタ係数変換部により生成されるFIRフィルタ係数を格納するFIRフィルタ係数格納部と、前記伝達関数の調整時、前記IIRフィルタを有効とし、前記フィルタ係数変換部を制御して前記IIRフィルタ係数と同じ伝達関数を有するFIRフィルタ係数を生成させるとともに、信号処理時もしくは前記調整が完了した段階で前記FIRフィルタを有効とする制御部と、を備えたものである。
 この発明によれば、IIRフィルタが持つ調整容易性と、FIRフィルタが持つ演算誤差の少ない高精度性とを併せ持つ、高性能な信号処理回路を提供することができる。
この発明の実施の形態1に係る信号処理回路の内部構成を示すブロック図である。 この発明の実施の形態1に係る信号処理回路の動作を示すフローチャートである。 IIRフィルタの信号処理のアルゴリズムをシグナルフローで示した図である。 FIRフィルタの信号処理のアルゴリズムをシグナルフローで示した図である。
 以下、この発明をより詳細に説明する為に、この発明を実施する為の形態について、添付の図面に従って説明する。
実施の形態1.
 図1は、この発明の実施の形態1に係る信号処理回路の内部構成を示すブロック図である。
 図1に示されるように、この発明の実施の形態1に係る信号処理回路は、制御部10と、IIRフィルタ11と、FIRフィルタ12と、IIRフィルタ係数格納部13と、FIRフィルタ係数格納部14と、フィルタ係数変換部15と、切替え部16と、で構成されている。
 IIRフィルタ11は、上記したように、任意の周波数特性を容易に設定し易い特徴があり、フィードバックループを持つことから演算誤差が蓄積していくため演算精度が悪く、これに対しFIRフィルタ12は、各信号に対してフィルタ1係数あたり乗算と加算が各1回のみで完結するため、誤差の蓄積がなく高精度な演算精度を提供するが、周波数特性のある部分だけを変更する等の調整は困難であるという特徴がある。
 IIRフィルタ11ならびにFIRフィルタ12は、いずれも伝達関数に対応して設定されるフィルタ係数にしたがいデジタル信号を処理するものであり、例えば、DSP(Digital Signal Processor)に実装される。
 IIRフィルタ係数格納部13には、IIRフィルタ11のIIRフィルタ係数が格納され、FIRフィルタ係数格納部14には、フィルタ係数変換部15により生成されるFIRフィルタ係数が格納される。
 フィルタ係数変換部15は、制御部10による制御の下で、IIRフィルタ係数格納部13に格納されたIIRフィルタ係数からIIRフィルタ係数と同じ伝達関数を有するFIRフィルタ係数を生成する。フィルタ係数変換部15は、制御部10による制御の下で計測されるインパルス応答により、あるいは逆フーリエ変換等の演算によりIIRフィルタ係数からIIRフィルタ係数と同じ伝達関数を有するFIRフィルタ係数を生成する。
 なお、制御部10は、IIRフィルタ11とFIRフィルタ12のいずれを有効として動作させるかを決定する構成設定制御機能と、フィルタ係数変換部15を制御してフィルタ係数変換部15に、IIRフィルタ係数と同じ伝達関数を有するFIRフィルタ係数を生成させ、FIRフィルタ係数格納部14に格納する機能と、を有する。
 すなわち、制御部10は、伝達関数の調整時(調整モード)、ユーザによる選択操作にしたがい切替え部16を介してIIRフィルタ11を有効とし、フィルタ係数変換部15を制御してIIRフィルタ係数と同じ伝達関数を有するFIRフィルタ係数を生成させる。また、制御部10は、信号処理時(信号処理モード)もしくは調整が完了した段階でユーザによる選択操作にしたがい切替え部16を介してFIRフィルタ12を有効にする。
 なお、上記した制御部10と、IIRフィルタ係数格納部13と、FIRフィルタ係数格納部14と、フィルタ係数変換部15と、切替え部16とは、例えば、メモリを含むMPU(Micro Processor)に実装される。
 このとき、メモリには、IIRフィルタ係数格納部13と、FIRフィルタ係数格納部14とが割り付けられ記憶される。なお、メモリは外付けされても構わない。
 図2は、この発明の実施の形態1に係る信号処理回路の動作を示すフローチャートである。
 以下、図2のフローチャートを参照しながら、図1に示すこの発明の実施の形態1に係る信号処理回路の動作について詳細に説明する。
 信号処理回路を任意の伝達関数に調整する調整モードにおいて(ステップST201“調整”)、制御部10は、まず、IIRフィルタ11を有効にするための構成設定を行う(ステップST202)。すなわち、信号処理回路は、切替え部16によりIIRフィルタ11が選択されることにより有効になって動作する調整モードに設定される。
 そして、調整完了かを判断し(ステップST203)、NOの場合は調整を繰り返し、YESの場合は、制御部10は、フィルタ係数変換部15を制御し、IIRフィルタ係数格納部13に格納されたIIRフィルタ係数に基づき、IIRフィルタ係数と同じ伝達関数を有するFIRフィルタ係数を生成する(ステップST204)。ここで生成されたFIRフィルタ係数は、制御部10によりFIRフィルタ係数格納部14に格納される。
 フィルタ係数変換部15がIIRフィルタ係数と同じ伝達関数を有するFIRフィルタ係数を生成するにあたり、制御部10は、フィルタ係数変換部15にインパルス信号を入力し、そのインパルス応答を計測する。
 すなわち、制御部10は、一旦、IIRフィルタ11で構成設定された信号処理回路をブラックボックスと見なし、その信号処理回路にインパルス信号を入力してそのインパルス応答を計測する。このインパルス応答は、IIFフィルタ11のフィルタ係数を算出したことと等価であることは周知のとおりであり、この値を係数とするFIRフィルタ12を構成設定すれば、IIRフィルタ11と等価な特性(伝達関数)をFIRフィルタ12で実現することができる。
 なお、ここでは、インパルス応答によりIIRフィルタ係数と同じ伝達関数を有するFIRフィルタ係数を生成することとしたが、処理時間が比較的問題にならない場合は、制御部10が、多項式の数値計算、あるいは離散的逆フーリエ変換(IDFT:Inverse Discrete Fourier Transform)等、周知の演算によりフィルタ係数を算出してもよい。
 続いて、制御部10は、フィルタ係数変換部15により生成されたIIRフィルタと同じ伝達関数を有するFIRフィルタに構成の設定変更を行う(ステップST205)。すなわち、信号処理回路は、切替え部16によりIIRフィルタ11のフィルタ係数と同じ伝達関数を有するFIRフィルタ12が選択され有効になって信号処理を行う状態に移行する。
 また、ステップST201のモード判定処理において、信号処理モードと判定された場合(ステップST201“信号処理”)、制御部10は、FIRフィルタ12に構成を設定し(ステップST206)、切替え部16を制御してFIRフィルタ12による信号処理の開始を指示する(ステップST207)。
 なお、再調整時、制御部10は、再度IIRフィルタ11に構成の設定を変更し、再構成後、再び同じ伝達関数を有するFIRフィルタ12に構成設定を置換する。
 上記したこの発明の実施の形態1に係る信号処理回路によれば、常に同じ伝達関数を有するIIRフィルタ11と、FIRフィルタ12の2種類のフィルタ係数を用意し、任意の伝達関数に調整する調整モードの場合は、IIRフィルタ11に構成設定し、調整が完了した段階で、あるいは信号処理モードの場合は、同じ伝達関数のFIRフィルタ12に構成を変更することにより、IIRフィルタ11が持つ調整容易性と、FIRフィルタ12が持つ演算誤差の少ない高精度性をともに持つことができる。
 また、本発明の実施の形態1に係る信号処理回路によれば、リアルタイムで信号伝達が可能なIIRフィルタ11を使用して伝達関数が等価なFIRフィルタ12のフィルタ係数を自動生成するため、短時間でFIRフィルタ係数を生成でき、かつ、信号処理回路の演算負荷が軽減される。
 なお、上記したこの発明の実施の形態1に係る信号処理回路によれば、インパルス応答を計測してIIRフィルタ11と等価な伝達関数を持つFIRフィルタ係数を生成することとしたが、処理時間が問題にならないケースでは制御部10による多項式の数値計算やIDFT演算により代替してもよい。
 また、インパルス応答が長すぎる場合は、制御部10が、インパルス応答に適切な窓関数による畳み込み演算を行うことで効果的に演算量を削減することも可能である。なお、ここでいう適切な窓関数としては、矩形窓、ガウス窓、ハミング窓等が使用される。
 また、インパルス応答が長い場合には、時間軸上のフィルタ演算が周波数軸上の乗算と等価となることを利用し、FIRフィルタ係数と入力信号とを周波数変換し、周波数軸上でこれらを乗算することで更なる演算量の低減をはかることも可能である。
 なお、周波数軸場のフィルタ処理は、Overlap-addやOverlap-saveとして周知の演算手法により実現が可能である。
 また、図1に示す制御部10が有する機能は、全てをソフトウェアによって実現しても、あるいはその少なくとも一部をハードウェアで実現してもよい。
 例えば、制御部10が、伝達関数の調整時、IIRフィルタ11を有効とし、フィルタ係数変換部15を制御してIIRフィルタ係数と同じ伝達関数を有するFIRフィルタ係数を生成させるとともに、信号処理時もしくは調整が完了した段階でFIRフィルタ12を有効とするデータ処理は、1または複数のプログラムによりコンピュータ上で実現してもよく、また、その少なくとも一部をハードウェアで実現してもよい。
 この発明に係る信号処理回路は、IIRフィルタが持つ調整容易性と、FIRフィルタが持つ演算誤差の少ない高精度性とを併せ持つ、高性能な信号処理回路を提供できるため、デジタル信号処理によりオーディオ信号を処理するのに好適な信号処理回路等に用いるのに適している。

Claims (5)

  1.  伝達関数に対応して設定されるフィルタ係数にしたがいデジタル信号を処理するIIRフィルタ、ならびにFIRフィルタと、
     前記IIRフィルタのフィルタ係数を格納するIIRフィルタ係数格納部と、
     前記IIRフィルタ係数格納部に格納されたIIRフィルタ係数から前記IIRフィルタ係数と同じ伝達関数を有するFIRフィルタ係数を生成するフィルタ係数変換部と、
     前記フィルタ係数変換部により生成されるFIRフィルタ係数を格納するFIRフィルタ係数格納部と、
     前記伝達関数の調整時、前記IIRフィルタを有効とし、前記フィルタ係数変換部を制御して前記IIRフィルタ係数と同じ伝達関数を有するFIRフィルタ係数を生成させるとともに、信号処理時もしくは前記調整が完了した段階で前記FIRフィルタを有効とする制御部と、
    を備えたことを特徴とする信号処理回路。
  2.  前記制御部は、
     前記フィルタ係数変換部にインパルス信号を入力し、計測されるインパルス応答を前記IIRフィルタ係数と同じ伝達関数を有するFIRフィルタ係数として前記FIRフィルタ係数格納部に格納することを特徴とする請求項1記載の信号処理回路。
  3.  前記制御部は、
     前記IIRフィルタ係数格納部に格納されたIIRフィルタ係数を該IIRフィルタ係数と同じ伝達関数を有するFIRフィルタ係数に変換することを特徴とする請求項1記載の信号処理回路。
  4.  前記制御部は、
     前記インパルス応答が所定長の時間閾値を超えた場合、前記インパルス応答に所定の窓関数による畳み込み演算を行うことを特徴とする請求項2記載の信号処理回路。
  5.  前記制御部は、
     前記インパルス応答が所定長の時間閾値を超えた場合、入力信号と前記FIRフィルタ係数格納部に格納されたFIRフィルタ係数とを周波数変換し、周波数変換された入力信号とFIRフィルタ係数を乗算することを特徴とする請求項2記載の信号処理回路。
PCT/JP2009/004814 2008-10-06 2009-09-24 信号処理回路 WO2010041381A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US13/003,738 US8583717B2 (en) 2008-10-06 2009-09-24 Signal processing circuit
JP2010532786A JP5068373B2 (ja) 2008-10-06 2009-09-24 信号処理回路
DE112009002137.9T DE112009002137B4 (de) 2008-10-06 2009-09-24 Signalverarbeitungsschaltung
CN200980132560.XA CN102124650B (zh) 2008-10-06 2009-09-24 信号处理电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008259728 2008-10-06
JP2008-259728 2008-10-06

Publications (1)

Publication Number Publication Date
WO2010041381A1 true WO2010041381A1 (ja) 2010-04-15

Family

ID=42100343

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/004814 WO2010041381A1 (ja) 2008-10-06 2009-09-24 信号処理回路

Country Status (5)

Country Link
US (1) US8583717B2 (ja)
JP (1) JP5068373B2 (ja)
CN (1) CN102124650B (ja)
DE (1) DE112009002137B4 (ja)
WO (1) WO2010041381A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103534752A (zh) * 2011-02-16 2014-01-22 杜比实验室特许公司 用于产生滤波器系数并配置滤波器的方法和系统
JP2015095743A (ja) * 2013-11-12 2015-05-18 三菱電機株式会社 イコライザ
WO2017183405A1 (ja) 2016-04-19 2017-10-26 クラリオン株式会社 音響処理装置および音響処理方法
US10008997B2 (en) 2015-03-02 2018-06-26 Clarion Co., Ltd. Filter generator, filter generation method, and filter generation program
US10788100B2 (en) * 2018-05-25 2020-09-29 Duraflex Hong Kong Limited Cord fastener

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548056B2 (en) * 2012-12-19 2017-01-17 Dolby International Ab Signal adaptive FIR/IIR predictors for minimizing entropy
CN104539263B (zh) * 2014-12-25 2017-04-12 电子科技大学 一种可重构低功耗数字fir滤波器
CN114928349B (zh) * 2022-06-27 2024-02-27 奉加微电子(昆山)有限公司 连续时间流水线模数转换器及其数字重建滤波器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63224408A (ja) * 1987-03-13 1988-09-19 Fuji Xerox Co Ltd デイジタルフイルタシステム
JPH03204216A (ja) * 1989-12-30 1991-09-05 Casio Comput Co Ltd デジタルフィルタ装置
JP2005065231A (ja) * 2003-07-31 2005-03-10 Matsushita Electric Ind Co Ltd 信号処理装置及びその方法
JP2007537630A (ja) * 2004-05-12 2007-12-20 ディーイーキューエックス ピーティーワイ リミテッド デジタルフィルタ設計システムおよび方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5255215A (en) * 1989-11-07 1993-10-19 Casio Computer Co., Ltd. Digital filter system with changeable cutoff frequency
JPH0697777A (ja) 1992-04-15 1994-04-08 Takayoshi Hirata 巡回型ディジタルフィルターのインパルス応答を用いた非巡回型 ディジタルフィルターの設計法
DE69934924T2 (de) 1998-02-03 2007-06-28 Texas Instruments Inc., Dallas Hybrides FIR/IIR-Analogfilter
US7502816B2 (en) * 2003-07-31 2009-03-10 Panasonic Corporation Signal-processing apparatus and method
EP2243219B1 (de) * 2008-01-14 2013-05-08 ELMOS Semiconductor AG Digitales optimal-filter für periodische wechselsignale

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63224408A (ja) * 1987-03-13 1988-09-19 Fuji Xerox Co Ltd デイジタルフイルタシステム
JPH03204216A (ja) * 1989-12-30 1991-09-05 Casio Comput Co Ltd デジタルフィルタ装置
JP2005065231A (ja) * 2003-07-31 2005-03-10 Matsushita Electric Ind Co Ltd 信号処理装置及びその方法
JP2007537630A (ja) * 2004-05-12 2007-12-20 ディーイーキューエックス ピーティーワイ リミテッド デジタルフィルタ設計システムおよび方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103534752A (zh) * 2011-02-16 2014-01-22 杜比实验室特许公司 用于产生滤波器系数并配置滤波器的方法和系统
US9343076B2 (en) 2011-02-16 2016-05-17 Dolby Laboratories Licensing Corporation Methods and systems for generating filter coefficients and configuring filters
JP2015095743A (ja) * 2013-11-12 2015-05-18 三菱電機株式会社 イコライザ
US10008997B2 (en) 2015-03-02 2018-06-26 Clarion Co., Ltd. Filter generator, filter generation method, and filter generation program
WO2017183405A1 (ja) 2016-04-19 2017-10-26 クラリオン株式会社 音響処理装置および音響処理方法
US10396745B2 (en) 2016-04-19 2019-08-27 Clarion Co., Ltd. Audio processor and audio processing method
US10788100B2 (en) * 2018-05-25 2020-09-29 Duraflex Hong Kong Limited Cord fastener

Also Published As

Publication number Publication date
DE112009002137T5 (de) 2012-01-19
CN102124650A (zh) 2011-07-13
JPWO2010041381A1 (ja) 2012-03-01
US8583717B2 (en) 2013-11-12
CN102124650B (zh) 2014-03-19
US20110113081A1 (en) 2011-05-12
JP5068373B2 (ja) 2012-11-07
DE112009002137B4 (de) 2014-09-04

Similar Documents

Publication Publication Date Title
JP5068373B2 (ja) 信号処理回路
JP4857446B2 (ja) アナログデジタル変換システム、アナログデジタル変換方法、及び、コンピュータ読み取り可能な媒体
US8782110B2 (en) Signal processing system employing time and frequency domain partitioning
EP0556867B1 (en) Digital equalizer apparatus enabling separate phase and amplitude characteristic modification
JP5715595B2 (ja) 効率的なサブバンド適応firフィルタリング
JP2020510240A (ja) リアルタイム音響プロセッサ
US10008993B2 (en) Amplifier current consumption control
JP6351538B2 (ja) ディジタル音響信号用の多帯域信号プロセッサ
JP6127579B2 (ja) 雑音除去装置、雑音除去方法、及び雑音除去プログラム
CN101106384A (zh) 时域和频域中的分段快速卷积
US7584235B2 (en) Variable passband autoregressive moving average filter
JP4368917B2 (ja) 音響再生装置
JPS6076804A (ja) デイジタル伝送装置
JP4901416B2 (ja) デジタルフィルタ装置
JP3109389B2 (ja) 適応フィルタシステム
Siiskonen Graphic equalization using frequency-warped digital filters
JP2004080141A (ja) 連続時間のフィルタを離散時間のフィルタに変換する方法、及びこの方法により生成される離散時間のフィルタ
Välimäki et al. Interpolated and warped 2-D digital waveguide mesh algorithms
JP4661631B2 (ja) 振幅可変装置および振幅可変方法
JP2979712B2 (ja) フィルタ装置
JP2011109283A (ja) デジタルフィルタ
JP2024135565A (ja) ノイズ処理装置、ノイズ処理方法、および非一過性記録媒体
JP2000341786A (ja) 電子ボリューム切換方法および電子ボリューム切換装置
JP6380398B2 (ja) デジタル処理装置及びデジタル処理方法
JP4661630B2 (ja) 振幅可変装置および振幅可変方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980132560.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09818921

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010532786

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13003738

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 09818921

Country of ref document: EP

Kind code of ref document: A1