JP2005065231A - 信号処理装置及びその方法 - Google Patents
信号処理装置及びその方法 Download PDFInfo
- Publication number
- JP2005065231A JP2005065231A JP2004178077A JP2004178077A JP2005065231A JP 2005065231 A JP2005065231 A JP 2005065231A JP 2004178077 A JP2004178077 A JP 2004178077A JP 2004178077 A JP2004178077 A JP 2004178077A JP 2005065231 A JP2005065231 A JP 2005065231A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- vector
- complex
- input
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 第1の係数を実数入力部に入れ、第2の係数を虚数入力部に入れ、高速フーリエ変換を実行し、周波数領域での係数ベクトルを生成する。入力信号を高速フーリエ変換で周波数領域の信号ベクトルに変換した後、変換結果と係数ベクトルと要素ごとに乗算する。乗算結果を逆高速フーリエ変換すると、変換結果の実数出力部が第1の出力信号系列、虚数出力部が第2の出力信号系列となる。
【選択図】 図1
Description
M=N−L
となる。
H=[H(1),H(2),…,H(N)]
とし、データベクトルXを
X=[X(1),X(2),…,X(N)]
としたとき、複素乗算部12は、複素乗算結果が
Y=H・X=[H(1)X(1),H(2)X(2),…,H(N)X(N)]
となるように演算を行い、この演算結果Yを、IFFT部13の複素入力部13cへ出力する。
FFT 複素乗算(N/2)log2(N−1)
複素加算Nlog2N
ベクトル乗算複素乗算N
IFFT 複素乗算(N/2)log2(N−1)
複素加算Nlog2N
となり、合計で
複素乗算Nlog2(N−1)+N
複素加算2Nlog2N
となる。
FFT 複素乗算(N/2)log2(N−1)
複素加算Nlog2N
ベクトル乗算複素乗算2N
IFFT 複素乗算Nlog2(N−1)
複素加算2Nlog2N
となり、合計で
複素乗算(3N/2)log2(N−1)+2N
複素加算3Nlog2N
となる。
FFT 複素乗算Nlog2(N−1)
複素加算2Nlog2N
ベクトル乗算複素乗算4N
ベクトル加算複素加算2N
IFFT 複素乗算Nlog2(N−1)
複素加算2Nlog2N
となり、合計で
複素乗算2Nlog2(N−1)+4N
複素加算4Nlog2N+2N
となる。
図1は、本発明の実施の形態1における信号処理装置のブロック図であり、重複保持法を用いる例を示す。図2は、本発明の実施の形態1における信号処理装置のブロック図であり、重複加算法を用いる例を示す。実施の形態1は、1入力2出力系の信号処理装置に関する。
M=N−L
となる。
H=[H(1),H(2),…,H(N)]
とし、データベクトルXを
X=[X(1),X(2),…,X(N)]
としたとき、複素乗算部12は、複素乗算結果が
Y=H・X=[H(1)X(1),H(2)X(2),…,H(N)X(N)]
となるように演算を行い、演算結果Yを、IFFT部13の複素入力部13cへ出力する。
FFT 複素乗算(N/2)log2(N−1)
複素加算Nlog2N
ベクトル乗算複素乗算N
ベクトル加算複素加算なし
IFFT 複素乗算(N/2)log2(N−1)
複素加算Nlog2N
となり、合計で
複素乗算Nlog2(N−1)+N
複素加算2Nlog2N
となる。これは、従来では
複素乗算(3N/2)log2(N−1)+2N
複素加算3Nlog2N
となり、1.5倍の高速化が図れている。
N=(M/2+L)
なる新しいNをFFTの窓長とする必要がある。すなわち、Mサンプル当たりの演算回数は
複素乗算0.75(M+2L)log2{M/2+L−1}+(M+2L)
複素加算3(M/2+L)log2{M/2+L}
となる。
N=M+L
のままでよいので、Mサンプル当たりの演算回数は
複素乗算(M+L)log2(M+L−1)+(M+L)
複素加算2(M+L)log2(M+L)
となる。
M=2048 L=4096
の値を代入すると、従来改良法では
複素乗算104870
複素加算189260
となり、本形態では
複素乗算83465
複素加算154641
となり、共に本形態の方が、演算回数は、単位時間当たり、約20%削減されている。
本発明の実施の形態2における信号処理装置について、図3〜図6を参照しながら説明する。本形態は、実施の形態1とは異なり、2入力2出力系の信号処理装置に関する。
y1=h11・x1+h21・x2
y2=h12・x1+h22・x2
なる関係を満たすものとする。
M=N−L
となる。これは、これまでと同様である。
x(n)=x1(n)+jx2(n) (以下、「j」は虚数単位)
なる複素信号系列x(n)を定義する。この複素信号系列x(n)をFFTした複素数データX(k)は、
X(k)=X1(k)+jX2(k)
となる。このとき、X(k)を用いると、X1(k)、X2(k)は、
X1(k)={X(k)+X*(N−k)}/2
X2(k)={X(k)−X*(N−k)}/2j
(*は複素共役を表す。以下同じ。)
と表せる。
X1(k)=X1(N−k)
X2(k)=X2(N−k)
なる性質があるため、N/2を超えるものは省略して差し支えないのである。
FFT 複素乗算(N/2)log2(N−1)
複素加算Nlog2N
スプリッタ複素加算N
ベクトル乗算複素乗算2N
ベクトル加算複素加算N
IFFT 複素乗算(N/2)log2(N−1)
複素加算Nlog2N
となり、合計で
複素乗算Nlog2(N−1)+2N
複素加算2Nlog2N+2N
となる。これは、従来と比べ2倍の高速化が図れている。
複素乗算2Nlog2(N−1)+4N
複素加算4Nlog2N+2N
となるが、実施の形態1の場合と同じく、
N=(M/2+L)
なる新しいNをFFTの窓長とする必要がある。すなわち、Mサンプル当たりの演算回数は
複素乗算(M+2L)log2{M/2+L−1}+2(M+2L)
複素加算2(M+2L)log2{M/2+L}+(M+2L)
となる。
N=M+L
のままでよいので、Mサンプル当たりの演算回数は
複素乗算(M+L)log2(M+L−1)+2(M+L)
複素加算2(M+L)log2(M+L)+2(M+L)
となる。
M=2048 L=4096
の値を代入すると、従来改良法では
複素乗算146654
複素加算262587
となり、本形態では
複素乗算89609
複素加算166929
となり、共に本形態の方が、単位時間当たりの演算回数が、約38%削減されており、1入力2出力の場合に比べ、より削減率が高い。
本発明の実施の形態3における信号処理装置について、図7を参照しながら説明する。
Y1(k)=H11(k)X1(k)+H21(k)X2(k)
Y2(k)=H12(k)X1(k)+H22(k)X2(k)
と表される。ここで、
Y(k)=Y1(k)+jY2(k)
H1(k)=H11(k)+jH12(k)
H2(k)=H21(k)+jH22(k)
と定義すると
Y(k)=H1(k)X1(k)+H2(k)X2(k)
と表される。前述のように、
X1(k)={X(k)+X*(N−k)}/2
X2(k)={X(k)−X*(N−k)}/2j
であるから、
Y(k)=H1(k){X(k)+X*(N−k)}/2
―jH2(k){X(k)−X*(N−k)}/2
={H1(k)―jH2(k)}X(k)/2
+{H1(k)+jH2(k)}X*(N−k)/2
と変形できる。すなわち、
M(k)={H1(k)―jH2(k)}/2
={H11(k)+H22(k)}/2
+j{H12(k)―H21(k)}/2
P(k)={H1(k)+jH2(k)}/2
={H11(k)−H22(k)}/2
+j{H12(k)+H21(k)}/2
とおくと
Y(k)=M(k)X(k)+P(k)X*(N−k)
となる。
FFT 複素乗算(N/2)log2(N−1)
複素加算Nlog2N
ベクトル乗算複素乗算2N
ベクトル加算複素加算N
IFFT 複素乗算(N/2)log2(N−1)
複素加算Nlog2N
となり、合計で
複素乗算Nlog2(N−1)+2N
複素加算2Nlog2N+N
となり、実施の形態2に比べ、複素加算回数がNだけ削減されている。
本発明の実施の形態4における信号処理装置について、図8を参照しながら説明する。
本発明の実施の形態5における信号処理装置の適用例について、図9を参照しながら説明する。
本発明の実施の形態6における信号処理装置について、図10から図16を参照しながら説明する。
U2(k)={U(k)―U*(N−k)}/2j
次に、4つのスカラー係数によるたすきがけ演算の関係は
X1(k)=C11・U1(k)+C21・U2(k)
X2(k)=C12・U1(k)+C22・U2(k)
となる。
X(k)=X1(k)+jX2(k)
なる関係式より、X(k)をU(k)、U*(N−k)を用いて表すと
X(k)=EA・U(k)+EB・U*(N−k)
となる。ただし、
EA=(C11+C22)+j(C12−C21)
EB=(C11−C22)+j(C12+C21)
である。
C11=C22
C12=C21
のように、対称な係数が使われる場合が多く、この場合には、周波数領域の係数が
EA=2・C11
EB=j2・C12
となり、この関係を利用すると、さらに演算回数を削減できる。
実施の形態1から実施の形態6では、IFFT部13を用いて、演算結果Yを時間領域へ逆変換している。しかしながら、図17に示すように、IFFT部13に代えて、FFT部15と反転部45との組み合わせで構成することもできる。
(問題1)出力レベルがFFT部の窓長倍になる。
という問題がある。
12、18、19、21、22 複素乗算部
23、24 加算器
30、40、90 ベクトル乗算部
41 第1係数ベクトル記憶部
42 第2係数ベクトル記憶部
43 スプリッタ
44 コア部
45 反転部
50 第1係数ベクトル供給部
60 第2係数ベクトル供給部
70 第3係数ベクトル供給部
80 第4係数ベクトル供給部
100、101 周波数領域たすきがけ演算部
150、151 たすきがけ演算コア部
W 時間窓
x 入力信号系列
y 出力信号系列
X データベクトル
H 係数ベクトル
Y ベクトル乗算部の演算結果
Claims (20)
- 入力信号系列の時間窓内の成分を変換し複素数のデータベクトルを出力する第1の離散フーリエ変換部と、
前記データベクトルと係数ベクトルとを要素毎に複素乗算した演算結果を出力するベクトル乗算部と、
実数出力部と虚数出力部とを有する逆離散フーリエ変換部であって、前記演算結果を逆変換し、前記実数出力部より第1の出力信号系列を出力し、前記虚数出力部より第2の出力信号系列を出力する逆離散フーリエ変換部とを備える、信号処理装置。 - 入力信号系列の時間窓内の成分を変換し複素数のデータベクトルを出力する第1の離散フーリエ変換部と、
実数入力部と虚数入力部とを有する第2の離散フーリエ変換部であって、前記実数入力部に第1の係数が入力され、かつ、前記虚数入力部に第2の係数が入力され、前記実数入力部と前記虚数入力部への入力を変換して複素数の係数ベクトルを出力する第2の離散フーリエ変換部と、
前記データベクトルと前記係数ベクトルとを要素毎に複素乗算した演算結果を出力するベクトル乗算部と、
実数出力部と虚数出力部とを有する逆離散フーリエ変換部であって、前記演算結果を逆変換し、前記実数出力部より第1の出力信号系列を出力し、前記虚数出力部より第2の出力信号系列を出力する逆離散フーリエ変換部とを備える、信号処理装置。 - 実数入力部と虚数入力部とを有する第1の離散フーリエ変換部であって、前記実数入力部に第1の入力信号系列における第1の時間窓内の成分が入力され、かつ、前記虚数入力部に第2の入力信号系列における第2の時間窓内の成分が入力され、前記実数入力部と前記虚数入力部への入力を変換して複素数のデータベクトルを出力する第1の離散フーリエ変換部と、
前記データベクトルと係数ベクトルとを要素毎に複素乗算した演算結果を出力するベクトル乗算部と、
実数出力部と虚数出力部を有する逆離散フーリエ変換部であって、前記演算結果を逆変換し、前記実数出力部より第1の出力信号系列を、前記虚数出力部より第2の出力信号系列を出力する逆離散フーリエ変換部とを備え、
前記第1の時間窓と前記第2の時間窓とは時間軸上同じ位置にある、信号処理装置。 - 前記ベクトル乗算部は、さらに、
前記データベクトルを、前記第1の入力信号系列に係る第1の成分と前記第2の入力信号系列に係る第2の成分とに分離するスプリッタと、
第1係数ベクトルを供給する第1係数ベクトル供給部と、
第2係数ベクトルを供給する第2係数ベクトル供給部と、
前記第1の成分と前記第1係数ベクトルとを複素乗算する第1の複素乗算部と、
前記第2の成分と前記第2係数ベクトルとを複素乗算する第2の複素乗算部と、
前記第1の複素乗算部の乗算結果と前記第2の複素乗算部の乗算結果とを加算して前記演算結果とする加算器とを備える、請求項3記載の信号処理装置。 - 前記ベクトル乗算部は、さらに、
第1係数ベクトルと第2係数ベクトルとに基づいて第3係数ベクトルを生成する第3係数ベクトル供給部と、
第1係数ベクトルと第2係数ベクトルとに基づいて第4係数ベクトルを生成する第4係数ベクトル供給部と、
前記データベクトルと前記第3係数ベクトルとを複素乗算する第1の複素乗算部と、
前記データベクトルを反転させたデータの複素共役成分と前記第4係数ベクトルとを複素乗算する第2の複素乗算部と、
前記第1の複素乗算部の乗算結果と前記第2の複素乗算部の乗算結果とを加算して前記演算結果とする加算器とを備える、請求項3記載の信号処理装置。 - 前記第1の離散フーリエ変換部の出力側と前記逆離散フーリエ変換部の入力側との少なくとも一方に、周波数領域たすきがけ演算部を設けた、請求項1から5記載の信号処理装置。
- 前記周波数領域たすきがけ演算部は、
入力されるデータベクトルを、第1の成分と第2の成分とに分離するスプリッタを備え、
前記周波数領域たすきがけ演算部は、前記スプリッタにより分離された第1の成分と第2の成分に関し、たすきがけ演算し、たすきがけ演算結果を出力する、請求項6記載の信号処理装置。 - 前記周波数領域たすきがけ演算部は、入力される第1のデータベクトルと、前記第1のデータベクトルを反転させ複素共役をとった第2のデータベクトルとを、要素毎に所定の係数を乗じて加算し、加算結果を出力する、請求項6記載の信号処理装置。
- 前記周波数領域たすきがけ演算部は、前記周波数領域たすきがけ演算部の過去の演算結果である第1のデータベクトルと、前記第1のデータベクトルを反転させ複素共役をとった第2のデータベクトルと、入力される第3のデータベクトルとを、要素毎に所定の係数を乗じて加算し、加算結果を出力する、請求項6記載の信号処理装置。
- 前記逆離散フーリエ変換部は、離散フーリエ変換部と反転部とにより構成される、請求項1から9記載の信号処理装置。
- 入力信号系列の時間窓内の成分を変換し複素数のデータベクトルを出力するステップと、
前記データベクトルと係数ベクトルとを要素毎に複素乗算した演算結果を出力するステップと、
前記演算結果を逆変換して複素数の逆変換結果を求め、前記逆変換結果の実数部を第1の出力信号系列とし、前記逆変換結果の虚数部を第2の出力信号系列とするステップとを備える、信号処理方法。 - 入力信号系列の時間窓内の成分を変換し複素数のデータベクトルを出力するステップと、
実数部と虚数部とを有する複素数であって、前記実数部に第1の係数がセットされ、前記虚数部に第2の係数がセットされたものを入力し、複素数の係数ベクトルを出力するステップと、
前記データベクトルと前記係数ベクトルとを要素毎に複素乗算した演算結果を出力するステップと、
前記演算結果を逆変換して複素数の逆変換結果を求め、前記逆変換結果の実数部を第1の出力信号系列とし、前記逆変換結果の虚数部を第2の出力信号系列とするステップとを備える、信号処理方法。 - 離散フーリエ変換部の実数入力部に第1の入力信号系列における第1の時間窓内の成分を入力し、かつ、前記離散フーリエ変換部の虚数入力部に第2の入力信号系列における第2の時間窓内の成分を入力し、前記実数入力部と前記虚数入力部への入力を変換して複素数のデータベクトルを出力するステップと、
前記データベクトルと係数ベクトルとを要素毎に複素乗算した演算結果を出力するステップと、
前記演算結果を逆変換して複素数の逆変換結果を求め、前記逆変換結果の実数部を第1の出力信号系列とし、前記逆変換結果の虚数部を第2の出力信号系列とするステップとを備え、
前記第1の時間窓と前記第2の時間窓とは時間軸上同じ位置にある、信号処理方法。 - 前記畳み込みを行うステップは、さらに、
前記データベクトルを、前記第1の入力信号系列に係る第1の成分と前記第2の入力信号系列に係る第2の成分とに分離するステップと、
第1係数ベクトルを供給するステップと、
第2係数ベクトルを供給するステップと、
前記第1の成分と前記第1係数ベクトルとを複素乗算して第1の乗算結果を求めるステップと、
前記第2の成分と前記第2係数ベクトルとを複素乗算して第2の乗算結果を求めるステップと、
前記第1の乗算結果と前記第2の乗算結果とを加算して前記演算結果とするステップとを備える、請求項13記載の信号処理方法。 - 前記畳み込みを行うステップは、さらに、
第1係数ベクトルと第2係数ベクトルとに基づいて第3係数ベクトルを生成するステップと、
第1係数ベクトルと第2係数ベクトルとに基づいて第4係数ベクトルを生成するステップと、
前記データベクトルと前記第3係数ベクトルとを複素乗算して第3の乗算結果を求めるステップと、
前記データベクトルを反転させたデータの複素共役成分と前記第4係数ベクトルとを複素乗算して第4の乗算結果を求めるステップと、
前記第3の乗算結果と前記第4の乗算結果とを加算して前記演算結果とするステップとを備える、請求項13記載の信号処理方法。 - 前記係数ベクトルを記憶する係数ベクトル記憶部から前記係数ベクトルを読み出して複素乗算を行う、請求項11から15記載の信号処理方法。
- 前記データベクトルに周波数領域たすきがけ演算を施すステップをさらに備える、請求項11から16記載の信号処理方法。
- 前記周波数領域たすきがけ演算を施すステップは、
前記データベクトルを第1の成分と第2の成分とに分離するステップと、
第1の成分と第2の成分をたすきがけ演算し、たすきがけ演算結果を出力するステップとを含む、請求項17記載の信号処理方法。 - 前記周波数領域たすきがけ演算を施すステップは、
入力される第1のデータベクトルと、前記第1のデータベクトルを反転させ複素共役をとった第2のデータベクトルとを、要素毎に所定の係数を乗じて加算し加算結果を出力するステップを含む、請求項17記載の信号処理方法。 - 前記周波数領域たすきがけ演算を施すステップは、
過去の演算結果である第1のデータベクトルと、前記第1のデータベクトルを反転させ複素共役をとった第2のデータベクトルと、入力される第3のデータベクトルとを、要素毎に所定の係数を乗じて加算し加算結果を出力する、請求項17記載の信号処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004178077A JP4638695B2 (ja) | 2003-07-31 | 2004-06-16 | 信号処理装置及びその方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003284058 | 2003-07-31 | ||
JP2004178077A JP4638695B2 (ja) | 2003-07-31 | 2004-06-16 | 信号処理装置及びその方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005065231A true JP2005065231A (ja) | 2005-03-10 |
JP4638695B2 JP4638695B2 (ja) | 2011-02-23 |
Family
ID=34380245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004178077A Active JP4638695B2 (ja) | 2003-07-31 | 2004-06-16 | 信号処理装置及びその方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4638695B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006340343A (ja) * | 2005-05-09 | 2006-12-14 | Sony Computer Entertainment Europe Ltd | 音声処理 |
SG133451A1 (en) * | 2005-12-30 | 2007-07-30 | Oki Techno Ct Singapore Pte | A processor and method for performing a fast fourier transform and/or an inverse fast fourier transform of a complex input signal |
JP2009210642A (ja) * | 2008-02-29 | 2009-09-17 | Nippon Telegr & Teleph Corp <Ntt> | 音響信号フィルタとそのフィルタリング方法と、そのプログラムと記録媒体 |
WO2010041381A1 (ja) * | 2008-10-06 | 2010-04-15 | 三菱電機株式会社 | 信号処理回路 |
JP2012090079A (ja) * | 2010-10-20 | 2012-05-10 | Sony Corp | 受信装置、受信方法、およびプログラム |
JP2012137945A (ja) * | 2010-12-27 | 2012-07-19 | Shimizu Corp | 畳み込み演算システム及び畳み込み演算プログラム |
WO2013094308A1 (ja) * | 2011-12-20 | 2013-06-27 | 日本電気株式会社 | ディジタルフィルタ回路およびディジタルフィルタ処理方法 |
WO2013125173A1 (ja) * | 2012-02-20 | 2013-08-29 | 日本電気株式会社 | ディジタルフィルタ回路、ディジタルフィルタ処理方法及びディジタルフィルタ処理プログラム記憶媒体 |
JP2015502597A (ja) * | 2011-10-27 | 2015-01-22 | エルエスアイ コーポレーション | Firフィルタリングのためのベクトル畳み込み関数を含む命令セットを有するベクトル・プロセッサ |
JP2015210637A (ja) * | 2014-04-25 | 2015-11-24 | 日本電信電話株式会社 | 高速畳込近似装置、高速畳込近似方法、プログラム |
KR20160098657A (ko) * | 2015-02-10 | 2016-08-19 | 주식회사 쏠리드 | 로우 리소스 복소수 연산 필터 |
CN107766845A (zh) * | 2017-11-20 | 2018-03-06 | 苏州蓝珀医疗科技股份有限公司 | 一种基于光线震动传感器的呼吸及bcg信号提取方法 |
US10334389B2 (en) | 2013-12-12 | 2019-06-25 | Socionext Inc. | Audio reproduction apparatus and game apparatus |
US10855255B2 (en) | 2015-12-02 | 2020-12-01 | Nec Corporation | Digital filter, filter processing method, and recording medium |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59178809A (ja) * | 1983-03-30 | 1984-10-11 | Oki Electric Ind Co Ltd | オ−デイオ用デジタルイコライザアンプ |
-
2004
- 2004-06-16 JP JP2004178077A patent/JP4638695B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59178809A (ja) * | 1983-03-30 | 1984-10-11 | Oki Electric Ind Co Ltd | オ−デイオ用デジタルイコライザアンプ |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006340343A (ja) * | 2005-05-09 | 2006-12-14 | Sony Computer Entertainment Europe Ltd | 音声処理 |
SG133451A1 (en) * | 2005-12-30 | 2007-07-30 | Oki Techno Ct Singapore Pte | A processor and method for performing a fast fourier transform and/or an inverse fast fourier transform of a complex input signal |
US7818360B2 (en) | 2005-12-30 | 2010-10-19 | Oki Techno Centre (Singapore) Pte Ltd. | Processor and method for performing a fast fourier transform and/or an inverse fast fourier transform of a complex input signal |
JP2009210642A (ja) * | 2008-02-29 | 2009-09-17 | Nippon Telegr & Teleph Corp <Ntt> | 音響信号フィルタとそのフィルタリング方法と、そのプログラムと記録媒体 |
US8583717B2 (en) | 2008-10-06 | 2013-11-12 | Mitsubishi Electric Corporation | Signal processing circuit |
WO2010041381A1 (ja) * | 2008-10-06 | 2010-04-15 | 三菱電機株式会社 | 信号処理回路 |
JP2012090079A (ja) * | 2010-10-20 | 2012-05-10 | Sony Corp | 受信装置、受信方法、およびプログラム |
JP2012137945A (ja) * | 2010-12-27 | 2012-07-19 | Shimizu Corp | 畳み込み演算システム及び畳み込み演算プログラム |
JP2015502597A (ja) * | 2011-10-27 | 2015-01-22 | エルエスアイ コーポレーション | Firフィルタリングのためのベクトル畳み込み関数を含む命令セットを有するベクトル・プロセッサ |
WO2013094308A1 (ja) * | 2011-12-20 | 2013-06-27 | 日本電気株式会社 | ディジタルフィルタ回路およびディジタルフィルタ処理方法 |
JPWO2013094308A1 (ja) * | 2011-12-20 | 2015-04-27 | 日本電気株式会社 | ディジタルフィルタ回路およびディジタルフィルタ処理方法 |
US9509282B2 (en) | 2011-12-20 | 2016-11-29 | Nec Corporation | Digital filter circuit and digital filter processing method |
WO2013125173A1 (ja) * | 2012-02-20 | 2013-08-29 | 日本電気株式会社 | ディジタルフィルタ回路、ディジタルフィルタ処理方法及びディジタルフィルタ処理プログラム記憶媒体 |
JPWO2013125173A1 (ja) * | 2012-02-20 | 2015-07-30 | 日本電気株式会社 | ディジタルフィルタ回路、ディジタルフィルタ処理方法及びディジタルフィルタ処理プログラム |
US9571066B2 (en) | 2012-02-20 | 2017-02-14 | Nec Corporation | Digital filter circuit, digital filter processing method and digital filter processing program storage medium |
US10334389B2 (en) | 2013-12-12 | 2019-06-25 | Socionext Inc. | Audio reproduction apparatus and game apparatus |
JP2015210637A (ja) * | 2014-04-25 | 2015-11-24 | 日本電信電話株式会社 | 高速畳込近似装置、高速畳込近似方法、プログラム |
KR20160098657A (ko) * | 2015-02-10 | 2016-08-19 | 주식회사 쏠리드 | 로우 리소스 복소수 연산 필터 |
US10855255B2 (en) | 2015-12-02 | 2020-12-01 | Nec Corporation | Digital filter, filter processing method, and recording medium |
CN107766845A (zh) * | 2017-11-20 | 2018-03-06 | 苏州蓝珀医疗科技股份有限公司 | 一种基于光线震动传感器的呼吸及bcg信号提取方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4638695B2 (ja) | 2011-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4638695B2 (ja) | 信号処理装置及びその方法 | |
JP4814344B2 (ja) | メディア信号の処理方法及び装置 | |
CN106465033B (zh) | 用于处理频域中的信号的设备和方法 | |
US7502816B2 (en) | Signal-processing apparatus and method | |
EP2829082B1 (en) | Method and system for head-related transfer function generation by linear mixing of head-related transfer functions | |
KR101512995B1 (ko) | 공간 디코더 유닛, 공간 디코더 장치, 오디오 시스템, 한 쌍의 바이노럴 출력 채널들을 생성하는 방법 | |
WO2003096746A1 (fr) | Appareil audio et son programme de reproduction | |
EP2708041B1 (en) | Apparatus and method and computer program for generating a stereo output signal for providing additional output channels | |
JP4951985B2 (ja) | 音声信号処理装置、音声信号処理システム、プログラム | |
EP2730026B1 (en) | Low-delay filtering | |
EP4007310A1 (en) | Method of processing an input audio signal for generating a stereo output audio signal having specific reverberation characteristics | |
JP5428481B2 (ja) | 帯域分割フィルターおよびプログラム | |
Haghparast et al. | A computationally efficient coefficient update technique for Lagrange fractional delay filters | |
JP2000308199A (ja) | 信号処理装置および信号処理装置の製造方法 | |
Franck | Efficient frequency-domain filter crossfading for fast convolution with application to binaural synthesis | |
JP5022577B2 (ja) | Firフィルタ演算器 | |
JP2007202020A (ja) | 音声信号処理装置、音声信号処理方法、プログラム | |
Wang et al. | Blind preprocessing method for multichannel feedforward active noise control | |
Jang et al. | Virtual Sound Algorithm for Wide Stereo Sound Stage | |
Haddad et al. | On IIR Filters and Convergence Acceleration for Convolutive Blind Source Separation | |
JPH1051881A (ja) | スピーカの歪み除去装置 | |
JP2000333299A (ja) | サラウンド音響信号生成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4638695 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |