JPS59178809A - オ−デイオ用デジタルイコライザアンプ - Google Patents
オ−デイオ用デジタルイコライザアンプInfo
- Publication number
- JPS59178809A JPS59178809A JP58052623A JP5262383A JPS59178809A JP S59178809 A JPS59178809 A JP S59178809A JP 58052623 A JP58052623 A JP 58052623A JP 5262383 A JP5262383 A JP 5262383A JP S59178809 A JPS59178809 A JP S59178809A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- frequency
- filter coefficient
- gain
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/005—Tone control or bandwidth control in amplifiers of digital signals
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、フィルタ特性を、任意に、設定できるオーデ
ィオ用デジタルイコライザアンプに関するものである。
ィオ用デジタルイコライザアンプに関するものである。
（背景技術）
従来のオーディオ用イコライザアンプは、アナログ領域
で、行なわれており、フィルタ特性の決まったアナログ
フィルタの組み合わせ回路であった。そのためフィルタ
特性の設定に制限があり、フィルタ特性を、細かく設定
しようとすると、々。
で、行なわれており、フィルタ特性の決まったアナログ
フィルタの組み合わせ回路であった。そのためフィルタ
特性の設定に制限があり、フィルタ特性を、細かく設定
しようとすると、々。
くさんのアナログフィルタを必要とした。又、アナログ
フィルタの性質上、ダイナミックレンジも、あまり広く
とれなかった。
フィルタの性質上、ダイナミックレンジも、あまり広く
とれなかった。
又、従来、アナログフィルタを、デジタルフィルタに置
き換えるには、非常に困難が伴なった。
き換えるには、非常に困難が伴なった。
その理由は、オーディオに用いられる周波数帯域は、は
’： ＯＨｚから２０ ）Ｇ（ｚであり、サンプリング
間隔が、非常に短いため、これらの周波数帯域でＦＦＴ
を用いたデジタルフィルタを行なうには、非常に高速な
乗算器を必要とした事である。
’： ＯＨｚから２０ ）Ｇ（ｚであり、サンプリング
間隔が、非常に短いため、これらの周波数帯域でＦＦＴ
を用いたデジタルフィルタを行なうには、非常に高速な
乗算器を必要とした事である。
（発明の課題）
近年、非常に高速な乗算器の出現により、オーディオ用
の周波数帯域で、ＦＦＴを用いたデジタルフィルタを、
行なう事が、可能になった。本発明は、フィルタの構成
をアナログフィルタから、デジタルフィルタに置き換え
、自由に周波数特性を設定できる事を、特徴とし、その
目的は、前述のアナログフィ・レタの欠点を除去するた
めであり、以下詳細に説明する。
の周波数帯域で、ＦＦＴを用いたデジタルフィルタを、
行なう事が、可能になった。本発明は、フィルタの構成
をアナログフィルタから、デジタルフィルタに置き換え
、自由に周波数特性を設定できる事を、特徴とし、その
目的は、前述のアナログフィ・レタの欠点を除去するた
めであり、以下詳細に説明する。
（発明の構成および作用）
第１図は、本発明の実施例である。ここで１はアナログ
フィルタ、２はＡ／Ｄ変換器、５はデータラッチ回路、
４はデジタルフィルタ回路、５はＤ／Ａ変換器、６はサ
ンプルクロック発振回路、７はフィルタ係数格納メモリ
（ランダムアクセスメモリ）、８はフィルタ係数演算回
路、９は制御用ＣＰＵ、１０はスイッチ、１１はパネル
である。
フィルタ、２はＡ／Ｄ変換器、５はデータラッチ回路、
４はデジタルフィルタ回路、５はＤ／Ａ変換器、６はサ
ンプルクロック発振回路、７はフィルタ係数格納メモリ
（ランダムアクセスメモリ）、８はフィルタ係数演算回
路、９は制御用ＣＰＵ、１０はスイッチ、１１はパネル
である。
本装置は、次の如く動作する。動作手順は第２図に示さ
れる。最初に、１０のスイッチによりフィルタ特性に関
するデータを入力する。フィルタ特性に関するデータは
、周波数及びその周波数ｆ（対する利得を対で必要数入
力する。ただし、設定できる周波数のポイント数は、Ｆ
ＦＴの次数により限定される。たとえば、ＯＨ２〜２０
ＫＨ２の周波数帯域で１０２４次のＦＦＴを行なうとす
ると、設定できる周波数は、ＯＨｚから３９．０６２５
Ｈｚ毎の５１２ポイントとなる。又、設定できる利得の
範囲も、データのビット長に限定される。たとえば、１
６ビノトのデータであれば、９６ｄＢの範囲がとれる。
れる。最初に、１０のスイッチによりフィルタ特性に関
するデータを入力する。フィルタ特性に関するデータは
、周波数及びその周波数ｆ（対する利得を対で必要数入
力する。ただし、設定できる周波数のポイント数は、Ｆ
ＦＴの次数により限定される。たとえば、ＯＨ２〜２０
ＫＨ２の周波数帯域で１０２４次のＦＦＴを行なうとす
ると、設定できる周波数は、ＯＨｚから３９．０６２５
Ｈｚ毎の５１２ポイントとなる。又、設定できる利得の
範囲も、データのビット長に限定される。たとえば、１
６ビノトのデータであれば、９６ｄＢの範囲がとれる。
以上説明したように、たとえばＯＨｚから２０ＫＨｚの
利得を、５０ｄＢにしたければ、１０のスイッチより周
波数に０、利得に５０を入力し、次に周波数に２０，０
００、利得に５０を入力する。以上のように、周波数と
利得を対で１０のスイッチより、入力する毎に、そのデ
ータが９の制御用ＣＰＵを介して、８のフィルタ係数演
算回路に与えられる。周波数と利得を必要数設定し終る
と、１０のスイッチより、フィルタ係数の作成を指示す
る。９の制御用ＣＰＵは、フィルタ係数作成の指示を受
け、８のフィルタ係数演算回路に、フィルタ係数の作成
を指示する。８のフィルタ係数演算回路は、フィルタ係
数の作成指示を受けると、前もって与えられた周波数と
利得より、フィルタ係数を作成する。第６図は、与えら
れた周波数に対する利得（０の点）によって作成された
、フィルタ係数（黒の点）の例である。フィルタ係数の
作成方法は、直線近似により、２点の与えられた利得か
ら間の利得を求める。
利得を、５０ｄＢにしたければ、１０のスイッチより周
波数に０、利得に５０を入力し、次に周波数に２０，０
００、利得に５０を入力する。以上のように、周波数と
利得を対で１０のスイッチより、入力する毎に、そのデ
ータが９の制御用ＣＰＵを介して、８のフィルタ係数演
算回路に与えられる。周波数と利得を必要数設定し終る
と、１０のスイッチより、フィルタ係数の作成を指示す
る。９の制御用ＣＰＵは、フィルタ係数作成の指示を受
け、８のフィルタ係数演算回路に、フィルタ係数の作成
を指示する。８のフィルタ係数演算回路は、フィルタ係
数の作成指示を受けると、前もって与えられた周波数と
利得より、フィルタ係数を作成する。第６図は、与えら
れた周波数に対する利得（０の点）によって作成された
、フィルタ係数（黒の点）の例である。フィルタ係数の
作成方法は、直線近似により、２点の与えられた利得か
ら間の利得を求める。
８のフィルタ係数演算回路は、フィルタ係数の演算を終
了すると、７のフィルタ係数格納メモリに、格納し、演
算終了を９の制御用ＣＰＵに知らせる。次に、９０制御
用ＣＰＵは、１１のパネルにフィルタ係数の演ｑ゛終了
を表示する。１ｏのスイッチにより、処理の開始を指示
すると、９の制御用ＣＰＵは、指示を受け、４のデジタ
ルフィルタ回路に処理の開始を指示し、フィルタの処理
が開始される。
了すると、７のフィルタ係数格納メモリに、格納し、演
算終了を９の制御用ＣＰＵに知らせる。次に、９０制御
用ＣＰＵは、１１のパネルにフィルタ係数の演ｑ゛終了
を表示する。１ｏのスイッチにより、処理の開始を指示
すると、９の制御用ＣＰＵは、指示を受け、４のデジタ
ルフィルタ回路に処理の開始を指示し、フィルタの処理
が開始される。
以上のように、９０制御用ＣＰＵは、１ｏのスイッチ、
１１のパネルのインタフェース及び８のフィルタ係数演
算回路と４のデジタルフィルタ回路のコントローラの役
目を果たす。
１１のパネルのインタフェース及び８のフィルタ係数演
算回路と４のデジタルフィルタ回路のコントローラの役
目を果たす。
次に、処理を説明する。入力信号は、１の２０ＫＨｚ以
下の低域パスフィルタ（ＬＯＷ ＰＡＳＳ ＦＩＬＴＥ
Ｒ）を通り、２のＡ／Ｄ変換器によって、デジタル値と
なる。デジタル値となった入力信号は、６のサンプルク
ロック発振器より出力されるサンプルクロックによって
、３のデータラッチ回路でラッチされる。
下の低域パスフィルタ（ＬＯＷ ＰＡＳＳ ＦＩＬＴＥ
Ｒ）を通り、２のＡ／Ｄ変換器によって、デジタル値と
なる。デジタル値となった入力信号は、６のサンプルク
ロック発振器より出力されるサンプルクロックによって
、３のデータラッチ回路でラッチされる。
４のデジタルフィルタ回路では、このデータのデジタル
フィルタを行ない、最後にデータを５のＤ／Ａ変換器に
より、アナログ値として出力する。
フィルタを行ない、最後にデータを５のＤ／Ａ変換器に
より、アナログ値として出力する。
ここで、４のデジタル回路の処理方式を、説明する。第
４図は、４のデジタルフィルタ回路の処理方式である。
４図は、４のデジタルフィルタ回路の処理方式である。
４のデジタルフィルタ回路では、まずデータをオーバー
ラツプしながら入力し、入力されたデータに、窓関数を
掛け、ＦＦＴを行なう。
ラツプしながら入力し、入力されたデータに、窓関数を
掛け、ＦＦＴを行なう。
次に、７のフィルタ係数格納メモリより、フィルタ係数
を読み出し、ＦＦＴされたデータに掛け、高速逆フーリ
エ変換（以下ＩＦＦＴという。）を、行なう。ＩＦＦＴ
Ｌだ後のデータも、オーバーラツプした部分を捨てて出
力する。
を読み出し、ＦＦＴされたデータに掛け、高速逆フーリ
エ変換（以下ＩＦＦＴという。）を、行なう。ＩＦＦＴ
Ｌだ後のデータも、オーバーラツプした部分を捨てて出
力する。
以上、説明したように、第１の実施例では、１０のスイ
ッチにより、任意にフィルタ特性を設定できるという利
点がある。又、ＦＦＴの次数を、大きくする事により、
周波数の分析中が細かくなり、フィルタ特性をより細か
に、設定できる。又、ＦＦＴ−Ｑ行なうデジタルデータ
のビット数を大きくするとタイナミノクレンジが大きく
なるという利点がある。
ッチにより、任意にフィルタ特性を設定できるという利
点がある。又、ＦＦＴの次数を、大きくする事により、
周波数の分析中が細かくなり、フィルタ特性をより細か
に、設定できる。又、ＦＦＴ−Ｑ行なうデジタルデータ
のビット数を大きくするとタイナミノクレンジが大きく
なるという利点がある。
第一の実施例では、１０のスイッチにより、任意の周波
数に対するゲインを設定したが、第５図のように、９の
制御卸用ＣＰＵに１２のＩ１０インターフェース回路を
接続し、１４の磁気テープリーグ（ＭＴ）、１５のフロ
ッピディスク（ＦＤＤ）、１６の紙テープリーグ（ＰＴ
Ｒ）を、接続すれは、それぞれのＩｌｏより任意の周波
数に対するゲインを、８のフィルタ係数演算回路を通し
、７のフィルタ係数格納メモｌ） Ｋ格納できる。父、
直接フィルタ係数を、７のフィルタ係数格納メモリに格
納できる。又、フィルタ係数が固定であれば、７のフィ
ルタ係数格納メモリの値を使用せず、１３のり一ドオン
リメモリ（ＲＯ＋ｖＩ）に清き込まれたフィルタ係数の
値を、使用する事ができる。
数に対するゲインを設定したが、第５図のように、９の
制御卸用ＣＰＵに１２のＩ１０インターフェース回路を
接続し、１４の磁気テープリーグ（ＭＴ）、１５のフロ
ッピディスク（ＦＤＤ）、１６の紙テープリーグ（ＰＴ
Ｒ）を、接続すれは、それぞれのＩｌｏより任意の周波
数に対するゲインを、８のフィルタ係数演算回路を通し
、７のフィルタ係数格納メモｌ） Ｋ格納できる。父、
直接フィルタ係数を、７のフィルタ係数格納メモリに格
納できる。又、フィルタ係数が固定であれば、７のフィ
ルタ係数格納メモリの値を使用せず、１３のり一ドオン
リメモリ（ＲＯ＋ｖＩ）に清き込まれたフィルタ係数の
値を、使用する事ができる。
又、第１図では、４のデジタル回路と、８のフィルタ係
数演算回路を、それぞれもっている。しかし、４のデフ
クルフィルタ回路も単なる演算回路であり、８のフィル
タ係数前（至）回路と共通化でき、１つの回路としてま
とめる事ができる。その演算回路に、フィルタ係数演算
をさせるが、テジタルフィルタをさせるかは、９の制御
用ＣＰＵを使って切り換えればよい。
数演算回路を、それぞれもっている。しかし、４のデフ
クルフィルタ回路も単なる演算回路であり、８のフィル
タ係数前（至）回路と共通化でき、１つの回路としてま
とめる事ができる。その演算回路に、フィルタ係数演算
をさせるが、テジタルフィルタをさせるかは、９の制御
用ＣＰＵを使って切り換えればよい。
（発明の効果）
本発明は、フィルタの構成をディジタルフィルタとし、
又、フィルタ係数演算回路を有しているので、アナログ
フィルタに比べ、グイナミノクレノンが広くとれ、より
細かな周波数に対する利得を設定できるので、オーディ
オ用イコライザアンプとして有効である。
又、フィルタ係数演算回路を有しているので、アナログ
フィルタに比べ、グイナミノクレノンが広くとれ、より
細かな周波数に対する利得を設定できるので、オーディ
オ用イコライザアンプとして有効である。
第１図は本発明の実施例のブロック図、第２図はその動
作説明図、第５図はスイッチ１ｏにより与えられたデー
タ（白点）によって作成されたフィルタ係数の例を示す
図、第４図はディジタルフィルタ回路４の回路−例、第
５図は本発明の別の実施例のブロック図である。 １・・・アナログフィルタ、２・・・Ａ／Ｄ変換器、
３・・・データラッテ回路、４・・・デジタルフィルタ
回路、５・・・Ｄ／Ａ変換器、６・・・サンプルクロッ
ク発振器、７・・・フィルタ係数格納メモリ（ランダム
アクセスメモｌ／ ）、８・・・フィルタ係数演算回路
、９・・・制御用ＣＰＵ、 １ｏ・・・スイッチ、１
１・・・パネル、 １２ ・・・＝ Ｉ１０イ７タ７
ｘ ７．１３−＝ＲＯＭ、＋４・＝ＭＴ。 １５・・・ＦＤＤ、１６・・・ＰＴＲ 特許出願人 沖電気工業株式会社 特許出願代理人 弁理士 山 本 恵 − ！／ 図 雰３区 第４Ｉ１２１′ ＃り図
作説明図、第５図はスイッチ１ｏにより与えられたデー
タ（白点）によって作成されたフィルタ係数の例を示す
図、第４図はディジタルフィルタ回路４の回路−例、第
５図は本発明の別の実施例のブロック図である。 １・・・アナログフィルタ、２・・・Ａ／Ｄ変換器、
３・・・データラッテ回路、４・・・デジタルフィルタ
回路、５・・・Ｄ／Ａ変換器、６・・・サンプルクロッ
ク発振器、７・・・フィルタ係数格納メモリ（ランダム
アクセスメモｌ／ ）、８・・・フィルタ係数演算回路
、９・・・制御用ＣＰＵ、 １ｏ・・・スイッチ、１
１・・・パネル、 １２ ・・・＝ Ｉ１０イ７タ７
ｘ ７．１３−＝ＲＯＭ、＋４・＝ＭＴ。 １５・・・ＦＤＤ、１６・・・ＰＴＲ 特許出願人 沖電気工業株式会社 特許出願代理人 弁理士 山 本 恵 − ！／ 図 雰３区 第４Ｉ１２１′ ＃り図
Claims (1)
- 入力アナログ信号をデジタル信号に変換する手段と、該
デジタル信号に対し高速フーリエ変換による周波数領域
でのＦｅを行なうデジタルフィルタと、・その出力をア
ナログ信号に変換して出力する手段と、前記フィルタの
特性を設定するだめのスイッチと、該スイッチの設定に
従ってフィルタの係数を演算し格納すると共に前記フィ
ルタに印加する手段とを有し、フィルタ特性を前記スイ
ッチにより設定可能なことを特徴とするオーディオ用デ
ジタル１コライザアンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58052623A JPS59178809A (ja) | 1983-03-30 | 1983-03-30 | オ−デイオ用デジタルイコライザアンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58052623A JPS59178809A (ja) | 1983-03-30 | 1983-03-30 | オ−デイオ用デジタルイコライザアンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59178809A true JPS59178809A (ja) | 1984-10-11 |
Family
ID=12919931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58052623A Pending JPS59178809A (ja) | 1983-03-30 | 1983-03-30 | オ−デイオ用デジタルイコライザアンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59178809A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60130908A (ja) * | 1983-12-20 | 1985-07-12 | Sony Corp | グラフイツクイコライザ |
| JPS62291211A (ja) * | 1986-06-10 | 1987-12-18 | Fujitsu Ten Ltd | 音質制御装置 |
| JP2005065231A (ja) * | 2003-07-31 | 2005-03-10 | Matsushita Electric Ind Co Ltd | 信号処理装置及びその方法 |
| JP2016163187A (ja) * | 2015-03-02 | 2016-09-05 | クラリオン株式会社 | フィルタ生成装置、フィルタ生成方法およびフィルタ生成プログラム |
-
1983
- 1983-03-30 JP JP58052623A patent/JPS59178809A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60130908A (ja) * | 1983-12-20 | 1985-07-12 | Sony Corp | グラフイツクイコライザ |
| JPS62291211A (ja) * | 1986-06-10 | 1987-12-18 | Fujitsu Ten Ltd | 音質制御装置 |
| JPH06101658B2 (ja) * | 1986-06-10 | 1994-12-12 | 富士通テン株式会社 | 音質制御装置 |
| JP2005065231A (ja) * | 2003-07-31 | 2005-03-10 | Matsushita Electric Ind Co Ltd | 信号処理装置及びその方法 |
| JP2016163187A (ja) * | 2015-03-02 | 2016-09-05 | クラリオン株式会社 | フィルタ生成装置、フィルタ生成方法およびフィルタ生成プログラム |
| WO2016140121A1 (ja) * | 2015-03-02 | 2016-09-09 | クラリオン株式会社 | フィルタ生成装置、フィルタ生成方法およびフィルタ生成プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4074204A (en) | Equalizing amplifier | |
| JPS59178809A (ja) | オ−デイオ用デジタルイコライザアンプ | |
| JPS59178808A (ja) | オ−デイオ用デジタルイコライザアンプ | |
| JP2757740B2 (ja) | ディストーション回路 | |
| US4271398A (en) | Tone control device | |
| JP3287970B2 (ja) | 残響音付加方法および装置 | |
| CN114268886B (zh) | 虚拟低音的优化方法、系统、智能终端及存储介质 | |
| JP2822860B2 (ja) | 楽音合成装置 | |
| JP2517702B2 (ja) | イコライザ装置 | |
| JPS6238340Y2 (ja) | ||
| JPH02108318A (ja) | ディジタル信号処理装置 | |
| JP3277518B2 (ja) | 音場処理装置 | |
| JPH05152897A (ja) | デジタルフイルタ | |
| JPS5912746Y2 (ja) | テ−プレコ−ダ等におけるノイズ低減装置 | |
| JPS6368000A (ja) | ステレオヘツドホン駆動装置 | |
| JP2003122361A (ja) | 効果付与装置 | |
| JPH06113389A (ja) | 音質調整装置 | |
| JPS62127794A (ja) | 電子楽器 | |
| JPS5525876A (en) | Magnetic recording reproducer | |
| JPS63133200A (ja) | 電子サイレン | |
| JPS5994909A (ja) | グラフイツクイコライザ−システム | |
| JPS6021604A (ja) | 音声増幅回路 | |
| JPH0832385A (ja) | デジタルエフェクト調整装置およびデジタル音響装置 | |
| JPH0451914B2 (ja) | ||
| JP2002320297A (ja) | 低音感再現装置、低音感再現方法及び低音感再現プログラム |