WO2008032424A1

WO2008032424A1 - Convertisseur de puissance cc/cc

Info

Publication number: WO2008032424A1
Application number: PCT/JP2007/000527
Authority: WO
Inventors: Matahiko Ikeda; Takahiro Urakabe; Kiyoharu Anzai; Akihiko Iwata; Hirotoshi Maekawa; Toshiyuki Kikunaga; Masaru Kobayashi; Tatsuya Okuda
Original assignee: Mitsubishi Electric Corporation
Priority date: 2006-09-15
Filing date: 2007-05-17
Publication date: 2008-03-20
Also published as: US8036008B2; CN101517877B; JPWO2008032424A1; EP2063519B1; EP2063519A4; EP2063519A1; JP4995985B2; JP4881952B2; US20100019753A1; CN101517877A; JP2012050330A

Description

明細書

DCZDC電力変換装置

技術分野

[0001] この発明は、直流電圧を昇圧あるいは降圧した直流電圧に変換する、 DC ZD C電力変換装置に関するものである。

背景技術

[0002] 従来の DCZDC電力変換装置としての DCZDCコンバータは、正の電位に接続する半導体スィッチと負の電位に接続する半導体スィッチとを備えた少なくとも 2個以上の半導体スィッチを具備するインバータ回路と、直列に接続される複数の整流器と直列に接続される複数のコンデンサとを備えた多倍圧整流回路で構成され、インバータ回路で交流電圧を作り、更に、多倍圧整流回路で高圧直流電圧を作り負荷に供給する（例えば、特許文献 1参照

) o

[0003] また従来の別例による DCZDC電力変換装置としてのスィッチ卜キャパシタコンバータは、インバータ回路と 2倍圧整流回路とで構成され、コンデンサと直列にィンダクタを接続し、 L C共振現象を利用してコンデンサへの充放電電流を増大させ、大きな電力を移行しても効率の低下が少ない電力変換を実現している（例えば、非特許文献 1参照）。

[0004] 特許文献 1 ：特開平 9 _ 1 91 638号公報

非特許文献 1 ：出利葉史俊他：「共振形スィッチ卜キャパシタコンバータの制御特性」，信学技法， IE ICE Technical Report, EE2005-62, pp7-12, 2006 年

発明の開示

発明が解決しょうとする課題

[0005] これらの従来の DCZDC電力変換装置では、インバータ回路と整流回路とを備え、コンデンサの充放電を利用して直流 Z直流電力変換を行うものであり、また、コンデンサと直列にインダクタを接続して LC共振現象を利用すると高効率で大きな電力が移行できる。この場合、整流回路を複数個接続した多倍圧整流回路を用いると、コンデンサゃィンダクタの許容電流値を大きくする必要があリ、装置構成の大型化を招くという問題点があった。

[0006] この発明は、上記のような問題点を解消するために成されたものであって、インバータ回路と整流回路とから成る 3以上の回路を備え、コンデンサの充放電を利用する D CZ D C電力変換装置において、コンデンサとィンダクタとの共振現象を利用して変換効率を向上させると共に、装置構成の小型化を図ることを目的とする。

課題を解決するための手段

[0007] 第 1の発明による D CZ D C電力変換装置は、半導体スイッチング素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンサの正負端子間に接続して成る 3以上の回路を直列に接続する。上記複数の回路の内、所定の 1回路と他の各回路との間にそれぞれエネルギ移行用のコンデンサを接続し、かつ、該コンデンサを充放電する経路にインダクタを配す。そして、上記複数の回路の内、所定の回路を駆動用インバータ回路に用い、他の回路を整流回路に用いて、上記コンデンサの充放電により直流 Z直流変換を行うものである。

[0008] 第 2の発明による D CZ D C電力変換装置は、半導体スイッチング素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンサの正負端子間に接続して成る駆動用インバータ回路と、ダイオード素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンサの正負端子間に接続して成る整流回路とによる 3以上の回路を直列に接続する。上記複数の回路の内、所定の 1回路と他の各回路との間にそれぞれエネルギ移行用のコンデンサを接続し、かつ、該コンデンサを充放電する経路にインダクタを配す。そして、上記コンデンサの充放電によリ直流 Z直流変換を行うものである。発明の効果

[0009] この発明による第 1、第 2の D CZ D C電力変換装置は、駆動用インバータ回路と整流回路とによる 3以上の回路を直列に接続して、所定の 1回路と他の各回路との間にそれぞれコンデンサを接続すると共に該コンデンサを充放電する経路にインダクタを配する。このため、コンデンサとインダクタとの共振現象を利用して変換効率を向上できると共に、コンデンサおよびィンダクタに流れる電流値を低減でき、各コンデンサおよび各ィンダクタの電流定格を低減して装置構成を小型化できる。

図面の簡単な説明

[図 1 ]この発明の実施の形態 1による D CZ D C電力変換装置の主要部の回路構成を示す図である。

[図 2]この発明の実施の形態 1による D CZ D C電力変換装置のゲー卜信号生成部の回路構成を示す図である。

[図 3]この発明の実施の形態 1によるゲー卜信号および各部の電流波形を示す図である。

[図 4]この発明の実施の形態 2による D CZ D C電力変換装置のゲー卜信号生成部の回路構成を示す図である。

[図 5]この発明の実施の形態 2によるゲート信号および各部の電流波形を示す図である。

[図 6]この発明の実施の形態 3による D CZ D C電力変換装置のゲー卜信号生成部の回路構成を示す図である。

[図 7]この発明の実施の形態 4による D CZ D C電力変換装置の主要部の回路構成を示す図である。

[図 8]この発明の実施の形態 5による D CZ D C電力変換装置の主要部の回路構成を示す図である。

[図 9]この発明の実施の形態 6による D CZ D C電力変換装置の部分回路図でめる。

[図 10]この発明の実施の形態 6の別例による D CZ D C電力変換装置の部分回路図である。

[図 11 ]この発明の実施の形態 7による D CZ D C電力変換装置の主要部の回路構成を示す図である。 [図 12]この発明の実施の形態 8による D CZ D C電力変換装置の主要部の回路構成を示す図である。

[図 13]この発明の実施の形態 9による D CZ D C電力変換装置の主要部の回路構成を示す図である。

[図 14]この発明の実施の形態 9による D CZ D C電力変換装置のゲー卜信号生成部の回路構成を示す図である。

[図 15]この発明の実施の形態 1 0による D CZ D C電力変換装置のゲー卜信号生成部の回路構成を示す図である。

[図 16]この発明の実施の形態 1 2による D CZ D C電力変換装置の主要部の回路構成を示す図である。

[図 17]この発明の実施の形態 1 3による D CZ D C電力変換装置の主要部の回路構成を示す図である。

[図 18]この発明の実施の形態 1 4による D CZ D C電力変換装置の主要部の回路構成を示す図である。

[図 19]この発明の実施の形態 1 4による D CZ D C電力変換装置のゲート信号生成部の回路構成を示す図である。

[図 20]この発明の実施の形態 1 5による D CZ D C電力変換装置のゲー卜信号生成部の回路構成を示す図である。

[図 21]この発明の実施の形態 1 6による D CZ D C電力変換装置の主要部の回路構成を示す図である。

[図 22]この発明の実施の形態 1 7による D CZ D C電力変換装置の主要部の回路構成を示す図である。

[図 23]この発明の実施の形態 1 8による各回路の電源 Vskの構成を示す図である。

[図 24]この発明の実施の形態 1 8による電源 Vskの各部の電圧波形を示す図でめる。

発明を実施するための最良の形態

実施の形態 1 . 以下、この発明の実施の形態 1による D CZ D C電力変換装置を図について説明する。図 1、図 2はこの発明の実施の形態 1による D CZ D C電力変換装置の回路構成を示すもので、特に図 1は主要部を示し、図 2はゲート信号生成部を示す。

図 1に示すように、 D CZ D C電力変換装置は、電圧端子 VLと Vcom間に入力された電圧 V1を、約 4倍に昇圧された電圧 V2にして電圧端子 VHと Vcom間に出力する機能を有する。

D CZ D C電力変換装置の主回路部は、入出力電圧 V1、 V2を平滑化し、またエネルギ移行のための電圧源としても機能する平滑コンデンサ Cs1、 Cs2、 C s3、 Cs4と、複数の MOSFETとを備え、低圧側素子、高圧側素子としての 2つの MOSFET (Mos1し Mosl H) (Mos2し Mos2H) (Mos3し Mos3H) (Mos4し Mos4H ) を直列接続して各平滑コンデンサ Cs1、 Cs2、 Cs3、 Cs4の両端子間に接続した回路 A 1、 A 2、 A 3、 A 4を直列接続して構成される。そして、各回路 A 1、 A 2、 A 3、 A 4内の 2つの MOSFETの接続点を中間端子として、所定の 1回路となる回路 A 1と他の各回路 A 2、 A 3、 A 4との中間端子間に、コンデンサ Cr12、 Cr13、 Cr14およびインダクタ Lr12、 Lr13、 Lr14の直列体で構成されエネルギ移行素子として機能する L C直列体 LC12、 LC13、 LC14を接続する。

なお、各 MOSFETは、ソース、ドレイン間に寄生ダイオードが形成されているパワー MOSFETである。

主回路部の接続の詳細について説明する。平滑コンデンサ Cs1の両端子は、それぞれ電圧端子 VLと Vcomに接続され、電圧端子 Vcomは接地されている。平滑コンデンサ Cs1の VL側電圧端子は、平滑コンデンサ Cs2の一方の端子に接続され、平滑コンデンサ Cs2の他方の端子は平滑コンデンサ Cs3の一方の端子に、平滑コンデンサ Cs3の他方の端子は平滑コンデンサ Cs4の一方の端子に、平滑コンデンサ Cs4の他方の端子は電圧端子 VHに接続されている。

Mosl Lのソース端子は電圧端子 Vcomに、ドレイン端子は Mosl Hのソース端子に、 Mosl Hのドレイン端子は電圧端子 VLに接続されている。 Mos2Lのソース端子は平滑コンデンサ Cs2の低電圧側の端子に、 Mos2Lのドレイン端子は Mos2Hのソース端子に、 Mos2Hのドレイン端子は平滑コンデンサ Cs2の高電圧側の端子に接続されている。 Mos3Lのソース端子は平滑コンデンサ Cs3の低電圧側の端子に、 Mos3Lのドレイン端子は Mos3Hのソース端子に、 Mos3Hのドレイン端子は平滑コンデンサ Cs3の高電圧側の端子に接続されている。 Mos4Lのソース端子は平滑コンデンサ Cs4の低電圧側の端子に、 Mos4Lのドレイン端子は Mos4Hのソース端子に、 Mos4Hのドレイン端子は平滑コンデンサ Cs4の高電圧側の端子に接続されている。

[0013] L C直列体 LC12の一端は、 Mosl Lと Mosl Hの接続点に接続され、他端は Mos2L と Mos2Hの接続点に接続されている。 L C直列体 LC13の一端は、 Mosl Lと Mosl H の接続点に接続され、他端は Mos3Lと Mos3Hの接続点に接続されている。 L C 直列体 LC14の一端は、 Mosl Lと Mosl Hの接続点に接続され、他端は Mos4Lと Mos4 Hの接続点に接続されている。各段のィンダクタ Lrとコンデンサ Crのィンダクタンス値と容量値から定まる共振周期の値は、それぞれ等しくなるように設定されている。

[0014] Mos1し Mosl Hのゲート端子はゲート駆動回路 1 1 1の出力端子に接続され、ゲ一卜駆動回路 1 1 1の入力端子には、 Mosl Lのソース端子の電圧を基準としたそれぞれのゲート駆動信号が入力される。ゲート駆動回路は、一般的なブートストラップ方式の駆動回路であり、ハーフブリッジインバータ回路駆動用のドライバ I Cや高電圧側の M0SFETを駆動するためのコンデンサ等で構成されている。 Mos2し Mos2Hのゲート端子はゲート駆動回路 1 12の出力端子に接続され、ゲート駆動回路 1 12の入力端子には、 Mos2Lのソース端子の電圧を基準としたそれぞれのゲート駆動信号が入力される。 Mos3し Mos3Hのゲート端子はゲ一卜駆動回路 1 13の出力端子に接続され、ゲー卜駆動回路 1 13の入力端子には、 Mos3Lのソース端子の電圧を基準としたそれぞれのゲー卜駆動信号が入力される。 Mos4し Mos4Hのゲート端子はゲート駆動回路 1 14の出力端子に接続され、ゲート駆動回路 1 14の入力端子には、 Mos4Lのソース端子の電圧を基準としたそれぞれのゲー卜駆動信号が入力される。 [0015] Mosl L駆動用のゲー卜駆動信号はフォ卜力ブラ 121 Lから、 Mosl H駆動用のゲ一卜駆動信号はフォト力ブラ 121 Hから出力される。フォト力ブラ 121し 121 H には、ゲート信号 Gatelし Gatel Hが入力される。 Mos2L駆動用のゲート駆動信号はフォ卜力ブラ 122Lから、 Mos2H駆動用のゲート駆動信号はフォ卜力ブラ 12 2Hから出力される。フォト力ブラ 122し 122Hには、ゲート信号 Gate2し Gate2 Hが入力される。 Mos3L駆動用のゲート駆動信号はフォ卜力ブラ 123Lから、 Mos 3H駆動用のゲート駆動信号はフォ卜力ブラ 123Hから出力される。フォトカプラ 123し 123Hには、ゲート信号 Gate3し Gate3Hが入力される。 Mos4L駆動用のゲート駆動信号はフォ卜力ブラ 124Lから、 Mos4H駆動用のゲート駆動信号はフオト力ブラ 124Hから出力される。フォト力ブラ 124し 124Hには、ゲート信号 G ate4し Gate4Hが入力される。

電源 Vs1、 Vs2、 Vs3、 Vs4は、それぞれ Mos1し Mos2し Mos3し Mos4Lのソース端子を基準とした、 M0SFET、ゲート駆動回路、フォト力ブラを駆動するために備えられた電源である。

[0016] 回路 A 1は、電圧端子 VL_Vcom間に入力されるエネルギを、 MOSFET (Mosl L 、 Mosl H) のオンオフ動作により高電圧側に送る駆動用インバータ回路に用いられる。また、回路 A 2、 A 3、 A 4は、駆動用インバータ回路 A 1で駆動された電流を整流し、エネルギを高電圧側へ移行する整流回路として用いられる。

図 2に示すように、ゲート信号 Gatelし Gatel H. Gate2し Gate2H、 Gate3L 、 Gate3H、 Gate4し Gate4Hは、ゲート信号生成部となる制御回路 1 3にて生成される。制御回路 1 3には、駆動用インバータ回路 A 1を駆動するための駆動用ゲー卜信号 Gatelし Gatel Hを生成する駆動用ゲー卜信号生成部 130Aと、整流回路 A 2、 A 3、 A 4を駆動するための整流用ゲート信号 Gate2し Gat e2H、 Gate3し Gate3H、 Gate4し Gate4Hを生成する整流用ゲート信号生成部 13 0Bを有している。この場合、マイクロコンピュータ等の信号処理回路において、駆動用ゲー卜信号および整流用ゲー卜信号を生成している。

[0017] 次に動作について説明する。平滑コンデンサ Cs1、 Cs2、 Cs3、 Cs4の容量値は、 L C直列体のコンデンサ C r12、 Cr13、 Cr14の容量値と比較して十分大きな値に設定される。

上述したように、電圧端子 VL_Vcom間に入力された電圧 V1を、約 4倍に昇圧された電圧 V2にして電圧端子 VH_Vcom間に出力するため、電圧端子 VH_Vco m間に負荷が接続され、電圧 V2は 4 x V1よりも低い値となっている。定常状態では、平滑コンデンサ Cs1には電圧 V1の電圧が充電されており、平滑コンデンサ Cs2、 Cs3、 Cs4には平均的に（V2-V /3の電圧が充電されている。

[0018] 駆動用ゲート信号 Gatelし Gatel Hと、整流用ゲート信号 Gate2し Gate2H、 G ate3し Gate3H、 Gate4し Gate4Hと、駆動用インバータ回路 A 1および整流回路 A 2〜 A 4内の高圧側 MOSFET (Mos1 H、 Mos2H〜Mos4H) に流れる電流と低圧側 MOSFET (Mos1し Mos2L〜Mos4L) に流れる電流とを図 3に示す。駆動用インバータ回路 A 1内の MOSFETではドレインからソースに電流が流れ、整流回路 A 2〜 A 4内の MOSFETではソースからドレインに電流が流れる。 MOSFETはゲ一卜信号がハイ電圧でオンする。

図 3に示すように、駆動用ゲート信号 Gatel H、 Gatel Lは、 Lrと Crによる L C直列体 LC12、 LC13、 LC14にて定まる共振周期よりもやや大きな周期 Tでデユーティー約 50%のオンオフ信号である。なお、 tは共振周期の 1/2の期間を示し、 1 a、 1 bは駆動用ゲート信号 Gatel H、 Gatel Lのパルス（以下、駆動用パルスと称す）である。

[0019] 整流回路 A 2、 A 3、 A 4内の高圧側 MOSFETへの整流用ゲート信号 Gate2H 、 Gate3H、 Gate4H、および低圧側 MOSFETへの整流用ゲート信号 Gate2し Gate3 し Gate4Lは、駆動用ゲート信号 Gatel H、 Gatel Lの各駆動用パルス 1 a、 1 b の立ち上がりタイミングから期間 tの範囲内で発生されるパルス（以下、整流用パルス 2 a、 2 bと称す）から成るオンオフ信号である。ここでは、整流用パルス 2 a、 2 bは、駆動用パルス 1 a、 1 bと立ち上がりタイミングがー致すると共に立ち下がりタイミングが所定時間 r H、 r L早いものとする

[0020] 低圧側 MOSFETへのゲー卜信号の駆動用パルス 1 bおよび整流用パルス 2 b により各回路 A 1〜A 4の低圧側 MOSFETである Mos1し Mos2し Mos3し Mos4L がオン状態となると、電圧差があるため、平滑コンデンサ Cs1、 Cs2、 Cs3に蓄えられた一部のエネルギが、以下に示す経路でコンデンサ Cr12、 Cr13、 Cr14 に移行する。なお、 Mos2し Mos3し Mos4Lでは、整流用パルス 2 bがオフ状態の時も MOSFETの寄生ダイォードによリソースからドレインに電流が流れるため、 L C直列体 LC12、 LC13、 LC14の共振周期の 1 /2の期間 tで電流 3 bが流れ、その後寄生ダイォードの逆流防止機能により電流が遮断される。

Cs1 =^Mos2L=>Lr12=>Cr12=>Mos1 L

Cs1 =^Cs2=>Mos3L=>Lr13=>Cr13=>Mos1 L

Cs1 =>Cs2=>Cs3=>Mos4L=>Lr14=>Cr14=>Mos1 L

[0021 ] 次いで、高圧側 MOSFETへのゲー卜信号の駆動用パルス 1 aおよび整流用パルス 2 aによリ各回路 A 1〜 A 4の高圧側 MOSFETである Mos1 H、 Mos2H、 Mos3H 、 Mos4Hがオン状態となると、電圧差があるため、コンデンサ Cr12、 Cr13、 Cr 14に充電されたエネルギが、以下に示す経路で平滑コンデンサ Cs2、 Cs3、 Cs4 に移行する。なお、 Mos2H、 Mos3H、 Mos4Hでは、整流用パルス 2 aがオフ状態の時も MOSFETの寄生ダイォードによリソースからドレインに電流が流れるため、 L C直列体 LC12、 LC13、 LC14の共振周期の 1 /2の期間 tで電流 3 aが流れ、その後寄生ダイォードの逆流防止機能により電流が遮断される。

Cr 12=>Lr12=>Mos2H=>Cs2=>Mos1 H

Cr 13=>Lr13=>Mos3H=>Cs3=>Cs2=>Mos1 H

Cr14=>Lr14=>Mos4H=>Cs4=>Cs3=>Cs2=>Mos1 H

[0022] このように、コンデンサ Cr12、 Cr13、 Cr14の充放電により、平滑コンデンサ Cs1から平滑コンデンサ Cs2、 Cs3、 Cs4にエネルギを移行する。そして、電圧端子 VLと Vcom間に入力された電圧 V1を、約 4倍に昇圧された電圧 V2にして電圧端子 VHと Vcom間に出力する。また、各コンデンサ Cr12、 Cr13、 Cr14には、インダクタ Lr 12、 Lr13、 Lr14が直列に接続されて L C直列体 LC12、 LC13、 L C14を構成するため、上記エネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。 [0023] また、この実施の形態では、平滑コンデンサ Cs1の両端子に入力端子となる低電圧側の電圧端子 Vし Vcomが接続された駆動用インバータ回路 A 1と整流回路である他の各回路 A 2、 A3、 A 4との間に、 LC直列体 LC12、 LC13、 L C14を接続した。

この実施の形態における LC直列体 LC12、 LC13、 LC14に流れる電流値を 112 、 113、 114とし、コンデンサ Cr12、 Cr13、 Cr14の電圧を V12、 V13、 V14とする。そして、比較例として、隣接する回路間、即ち A 1、 A 2間、 A 2、 A3 間、 A3、 A4間で中間端子（低圧側 M0SFETと高圧側 M0SFETとの接続点）間に、 LC直列体 LC12、 LC23、 LC34を接続して、同様に動作させた場合を考える。この比較例における LC直列体 LC12、 LC23、 LC34に流れる電流値を 112r 、 I23r、 I34rとし、 LC直列体 LC12、 LC23、 LC34内のコンデンサ Cr12、 Cr23 、 Cr34の電圧を V12r、 V23r、 V34rとすると、

[0024] 比較例において

I12r： I23r： I34r=3 : 2 : 1

V12r=V23r=V34r

であるのに対し、この実施の形態では、

112=113=114 (=l34r)

V12： V13： V14= 1 : 2 : 3 (V12=V12r =V23r =V34r)

となる。

このように、この実施の形態では、回路 A 1と他の各回路 A2、 A3、 A 4との中間端子間に LC直列体 LC12、 LC13、 LC14を接続したため、上記比較例に比べて、コンデンサ Cr12、 Cr13、 Cr14の電圧は増大するものであるが、 L C直列体 LC12を流れる電流値を 1/3に、また高圧側が回路 A 3に接続される L C直列体 LC13では、比較例の L C直列体 LC23を流れる電流値の 1/2に低減できる。即ち、各 LC直列体 LC12、 LC13、 LC14を流れる電流値を最小のものと等しくできる。このため、エネルギ移行用の LC直列体 LC12、 LC13、 LC14のインダクタ Lr、コンデンサ Crの電流定格を低下させ、インダクタ Lrとコンデンサ Crを小形化することができる。 [0025] またこの実施の形態では、整流回路 A 2〜A 4に M0SFETを用いたため、ダィォードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。

また、整流回路 A 2〜A 4の M0SFETは、駆動用インバータ回路 A 1の M0SFE Tと同時にオン状態とし、期間 tの範囲内で駆動用インバータ回路 A 1の MOSF ETより早くオフ状態とする。整流回路 A 2〜 A 4の M0SFETのォン期間を該 M0S FETの導通期間 tと一致させると導通損失を最小にできるが、上記のように M0 SFETのオン状態を早く終了させても、寄生ダイオードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。

[0026] また整流用パルス 2 a、 2 bを、各駆動用パルス 1 a、 1 bの立ち上がりタイミングから期間 tの範囲内で発生させるため、 L C直列体 LC12、 LC13、 L C14の共振周期の 1/2の期間 tで電流が流れた後、電流は遮断され逆流しない。電流の逆流が発生すると、エネルギの移行量が減少するだけではなく、所望の電力を得るためにはよリ多くの電流を流す必要があリ、損失が増大し電力変換効率が悪化する。この実施の形態では、このような電流の逆流を防止するため、 L C直列体 LC12、 LC13、 LC14の共振現象を効果的に利用でき、しかも M0SFETを用いたことで導通損失が低減できるため、変換効率の高い D C Z D C電力変換装置が実現できる。

また、制御回路 1 3に、駆動用ゲート信号生成部 130Aと整流用ゲート信号生成部 130Bとを有して、駆動用ゲート信号 Gatelし Gatel Hと整流用ゲート信号 Gate2し Gate2H、 Gate3し Gate3H、 Gate4し Gate4Hとを別々に生成する様にしたため、整流回路 A 2〜A 4の M0SFETを駆動用インバータ回路 A 1の M0S FETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高い D CZ D C電力変換装置が確実に実現できる。

[0027] 実施の形態 2 .

上記実施の形態 1では、電圧 V1を、約 4倍の電圧 V2に昇圧する昇圧形の D CZ D C電力変換装置について示したが、この実施の形態では、電圧 V2から電圧 V1に降圧する降圧形の D CZ D C電力変換装置について示す。

この実施の形態による D CZ D C電力変換装置の回路構成の主要部は図 1 で示す回路構成と同様であるが、この場合、回路 A 2、 A 3、 A 4を駆動用インバータ回路に、回路 A 1を整流回路に用いる。また、ゲート信号生成部である制御回路 13aは、上記実施の形態 1とは異なり、図 4に示す。

図 4に示すように、ゲート信号 Gatelし Gate1 H、 Gate2し Gate2H、 Gate3L 、 Gate3H、 Gate4し Gate4Hは、制御回路 13aにて生成される。制御回路 13aには、駆動用インバータ回路 A 2、 A 3、 A 4を駆動するための駆動用ゲート信号 Gate2し Gate2H、 Gate3し Gate3H、 Gate4し Gate4Hを生成する駆動用ゲ一卜信号生成部 130Aと、整流回路 A 1を駆動するための整流用ゲー卜信号 Gat e1し Gatel Hを生成する整流用ゲート信号生成部 130Bを有している。なお、この実施の形態においてもマイクロコンピュータ等の信号処理回路において、駆動用ゲー卜信号および整流用ゲー卜信号を生成している。

[0028] 次に動作について説明する。

平滑コンデンサ Cs1、 Cs2、 Cs3、 Cs4の容量値は、 L C直列体のコンデンサ C r12、 Cr13、 Cr14の容量値と比較して十分大きな値に設定される。

電圧端子 VH_Vcom間に入力された電圧 V2を、約 1/4倍に降圧された電圧 V1にして電圧端子 VL_Vcom間に出力するため、電圧端子 VL_Vcom間に負荷が接続され、電圧 V2は 4 x V1よりも高い値となっている。

駆動用ゲート信号 Gate2し Gate2H、 Gate3し Gate3H、 Gate4し Gate4Hと、整流用ゲート信号 Gatelし Gatel Hと、駆動用インバータ回路 A 2〜 A 4および整流回路 A 1内の高圧側 MOSFET (Mos2H〜Mos4H、 Mosl H) に流れる電流と低圧側 MOSFET (Mos2L〜Mos4し Mosl L) に流れる電流とを図 5に示す。駆動用ィンバータ回路 A 2〜 A 4内の MOSFETではドレインからソースに電流が流れ、整流回路 A 1内の MOSFETではソースからドレインに電流が流れる。 MOSFETはゲー卜信号がハイ電圧でオンする。

[0029] 図 5に示すように、駆動用ゲート信号 Gate2し Gate2H、 Gate3し Gate3H、 G ate4H、 Gate4Lは、 Lrと Crによる L C直列体 LC12、 LC13、 LC14にて定まる共振周期 2 tよりもやや大きな周期 Tでデューティー約 50%のオンオフ信号である。なお、 1 c、 1 dは駆動用ゲート信号 Gate2し Gate2H、 Gate3し Gate3H 、 Gate4し Gate4Hのパルス（以下、駆動用パルスと称す）である。

整流回路 A 1内の高圧側 M0SFETへの整流用ゲー卜信号 Gatel Hおよび低圧側 M 0SFETへの整流用ゲート信号 Gatel Lは、各駆動用パルス 1 c、 1 dの立ち上がリタイミングから期間 tの範囲内で発生されるパルス（以下、整流用パルス 2 c、 2 dと称す）から成るオンオフ信号である。ここでは、整流用パルス 2 c、 2 dは、駆動用パルス 1 c、 1 dと立ち上がりタイミングが一致すると共に立ち下がりタイミングが所定時間 r H、 r L早いものとする。

[0030] 高圧側 M0SFETへのゲー卜信号の駆動用パルス 1 cおよび整流用パルス 2 c により各回路 A 2〜A 4、 A 1の高圧側 M0SFETである Mos2H、 Mos3H、 Mos4H、 Mosl Hがオン状態となると、電圧差があるため、平滑コンデンサ Cs2、 Cs3、 Cs 4に蓄えられた一部のエネルギが、以下に示す経路でコンデンサ Cr12、 Cr13、 Cr14に移行する。なお、 Mosl Hでは、整流用パルス 2 cがオフ状態の時も M0SF ETの寄生ダイオードによリソースからドレインに電流が流れるため、 L C直列体 LC12、 LC13、 LC14の共振周期の 1/2の期間 tで電流 3 cが流れ、その後寄生ダイォードの逆流防止機能によリ電流が遮断される。

Cs2=>Cs3=>Cs4=>Mos4H=>Lr14=>Cr14=>Mos1 H

Cs2=>Cs3=>Mos3H=>Lr13=>Cr13=>Mos1 H

Cs2=>Mos2H=>Lr12=>Cr12=>Mos1 H

[0031 ] 次いで、低圧側 MOSFETへのゲー卜信号の駆動用パルス 1 dおよび整流用パルス 2 dによリ各回路 A 2〜 A 4、 A 1の低圧側 MOSFETである Mos2し Mos3L 、 Mos4し Mosl Lがオン状態となると、電圧差があるため、コンデンサ Cr12、 C r13、 Cr14に充電されたエネルギが、以下に示す経路で平滑コンデンサ Cs1、 C s2、 Cs3に移行する。なお、 Mosl Lでは、整流用パルス 2 dがオフ状態の時も M 0SFETの寄生ダイオードによリソースからドレインに電流が流れるため、 L C 直列体 LC12、 LC13、 LC14の共振周期の 1 /2の期間 tで電流 3 dが流れ、その後寄生ダイォードの逆流防止機能によリ電流が遮断される。 Cr14=>Lr14=>Mos4L=>Cs3=>Cs2=>Cs1 =>Mos1 L

Cr13=>Lr13=>Mos3L=>Cs2=>Cs1 =>Mos1 L

Cr12=>Lr12=>Mos2L=>Cs1 =>Mos1 L

[0032] このように、コンデンサ Cr12、 Cr13、 Cr14の充放電により、平滑コンデンサ Cs2、 Cs3、 Cs4から平滑コンデンサ Cs1にエネルギを移行する。そして、電圧端子 VHと Vcom間に入力された電圧 V2を、約 1 /4倍に降圧された電圧 V1にして電圧端子 VLと Vcom間に出力する。また、各コンデンサ Cr12、 Cr13、 Cr14には、インダクタ Lr 12、 Lr13、 Lr14が直列に接続されて L C直列体 LC12、 LC13、 L C14を構成するため、上記エネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。

[0033] また、この実施の形態では、平滑コンデンサ Cs1の両端子に入力端子となる低電圧側の電圧端子 Vし Vcomが接続された整流回路 A 1と駆動用インバータ回路である他の各回路 A 2、 A 3、 A 4との間に、 L C直列体 LC12、 LC13、 L C14を接続した。そして、この実施の形態においても、上記実施の形態 1で示した比較例、即ち、隣接する回路間に、 L C直列体 LC12、 LC23、 LC34を接続して、同様に動作させた場合と比較して、 L C直列体 LC12を流れる電流値を 1 /3に、また高圧側が回路 A 3に接続される L C直列体 LC13では、比較例の L C直列体 LC23を流れる電流値の 1 /2に低減できる。即ち、各 L C直列体 LC12、 LC13、 LC14を流れる電流値を最小のものと等しくできる。このため、ェネルギ移行用の L C直列体 LC12、 LC13、 LC14のインダクタ Lr、コンデンサ Crの電流定格を低下させ、インダクタ Lrとコンデンサ Crを小形化することができる

[0034] また、この実施の形態では、整流回路 A 1に M0SFETを用いたため、ダイォ一ドを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。

また、整流回路 A 1の M0SFETは、駆動用インバータ回路 A 2〜A 4の M0SFE Tと同時にオン状態とし、期間 tの範囲内で駆動用インバータ回路 A 2〜 A 4 の M0SFETより早くオフ状態とする。整流回路 A 1の M0SFETのオン期間を該 M0S FETの導通期間 tと一致させると導通損失を最小にできるが、上記のように M0 SFETのオン状態を早く終了させても、寄生ダイオードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。

[0035] また整流用パルス 2 c、 2 dを、各駆動用パルス 1 c、 1 dの立ち上がりタイミングから期間 tの範囲内で発生させるため、 L C直列体 LC12、 LC13、 L C14の共振周期の 1/2の期間 tで電流が流れた後、電流は遮断され逆流しない。このため、 L C直列体 LC12、 LC13、 LC14の共振現象を効果的に利用でき、しかも M0SFETを用いたことで導通損失が低減できるため、変換効率の高い D C Z D C電力変換装置が実現できる。

また、制御回路 13aに、駆動用ゲート信号生成部 130Aと整流用ゲート信号生成部 130Bとを有して、駆動用ゲート信号 Gate2し Gate2H、 Gate3し Gate3H、 G ate4し Gate4Hと整流用ゲート信号 Gatelし Gatel Hとを別々に生成する様にしたため、整流回路 A 1の M0SFETを駆動用インバータ回路 A 2〜A 4の M0SFET とは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高い D CZ D C電力変換装置が確実に実現できる。

[0036] 実施の形態 3 .

上記実施の形態 1では V1 =>V2の昇圧形 D CZ D C電力変換装置について示し、上記実施の形態 2では V2=>V1の降圧形 D CZ D C電力変換装置について示したが、この実施の形態では、上記実施の形態 1、 2の機能を併せ持って双方向のエネルギ移行を実現する昇降圧形の D CZ D C電力変換装置について示す。

この実施の形態による D CZ D C電力変換装置の回路構成の主要部は、上記実施の形態 1、 2と同様に図 1で示す回路構成のもので、この場合、昇圧時には回路 A 1を駆動用インバータ回路に、回路 A 2、 A 3、 A 4を整流回路に用い、降圧時には回路 A 2、 A 3、 A 4を駆動用インバータ回路に、回路 A 1を整流回路に用いる。また、ゲート信号生成部である制御回路 13bは、上記実施の形態 1、 2とは異なり、図 6で示す回路構成である。 [0037] 図 6に示すように、制御回路 13bには、電圧端子 Vcom、 Vし VHの電圧が入力され、ゲート信号 Gatelし Gate1 H、 Gate2し Gate2H、 Gate3し Gate3H、 Gate4 し Gate4Hが生成されて出力される。入力された各端子電圧により V1、 V2 (V1 ： VL-Vcom. V2： VH-Vcom) を求めて、 V1 x 4 >V2の場合、昇圧モードと認識して上記実施の形態 1で示したようにゲー卜信号を出力し、 V1 X 4 <V2の場合、降圧モードと認識して上記実施の形態 2で示したようにゲー卜信号を出力する。

このように制御される昇降圧形の D CZ D C電力変換装置では、上記実施の形態 1、 2と同様の効果が得られると共に、 1つの回路で双方向のエネルギ移行を実現でき広く利用できる。

[0038] 実施の形態 4 .

次に、この発明の実施の形態 4による昇圧形の D CZ D C電力変換装置を図について説明する。図 7はこの発明の実施の形態 4による D CZ D C電力変換装置の主要部の回路構成を示す図である。

図 7に示すように、上記実施の形態 1の場合と同様に、電圧端子 VLと Vcom 間に入力された電圧 V1を、約 4倍に昇圧された電圧 V2にして電圧端子 VHと Vco m間に出力するもので、図 1で示した回路構成に電流検出手段としての電流センサ CT2、 CT3、 CT4を備える。

電流センサ CT2は、 Mos2Lと Mos2Hの接続点と L C直列体 LC12との間の配線に配置されて、 Mos2Lと Mos2Hの接続点からの電流を検出する。電流センサ CT3は、 Mos3Lと Mos3Hの接続点と L C直列体 LC13との間の配線に配置されて、 Mos3L と Mos3Hの接続点からの電流を検出する。電流センサ CT4は、 Mos4Lと Mos4Hの接続点と L C直列体 LC14との間の配線に配置されて、 Mos4Lと Mos4Hの接続点からの電流を検出する。

[0039] この実施の形態においても、上記実施の形態 1と同様に、回路 A 1は、電圧端子 VL_Vcom間に入力されるエネルギを、 M0SFET (Mos1し Mosl H) のオンオフ動作により高電圧側に送る駆動用インバータ回路に用いられる。また、回路 A 2、 A 3、 A 4は、駆動用インバータ回路 A 1で駆動された電流を整流し、エネルギを高電圧側へ移行する整流回路として用いられる。

この場合、ゲート信号生成部の図示は省略するが、駆動用ゲート信号 Gatel し Gatel Hを生成する制御回路と、コンパレータを備えて整流用ゲート信号 Ga te2し Gate2H、 Gate3し Gate3H、 Gate4し Gate4Hを生成する回路とを備える

[0040] 駆動用ゲート信号 Gatelし Gatel Hは、上記実施の形態 1と同様に、 L C直列体 LC12、 LC13、 LC14にて定まる共振周期 2 tよりもやや大きな周期 Tでデユーティー約 50%のオンオフ信号である。整流用ゲート信号 Gate2し Gate2H は、電流センサ CT2の出力信号を閾値電圧 V1:し VtHと比較して生成される。即ち、 Mos2Lと Mos2Hの接続点からの電流が正方向に流れるとき整流用パルスを発生させて Mos2Lをオンさせ、電流が負方向に流れるとき整流用パルスを発生させて Mos2Hをオンさせる。これにより、各 Mos2し Mos2Hは寄生ダイオードが導通する期間でオンすることになる。整流回路 A 3、 A 4の場合も、整流回路 A 2の場合と同様で、電流センサ CT3、 CT4の出力信号を閾値電圧 V1:し VtH と比較して生成される。なお、閾値電圧 V1:し VtHは、電流センサ CT2〜CT4により正あるいは負方向の電流が検出できる程度の電圧に設定する。

[0041 ] このようなゲート信号 Gatelし Gatel H. Gate2し Gate2H、 Gate3し Gate3H 、 Gate4し Gate4Hにより、上記実施の形態 1と同様の電流経路で電流が流れ、コンデンサ Cr12、 Cr13、 Cr14の充放電により、平滑コンデンサ Cs1から平滑コンデンサ Cs2、 Cs3、 Cs4にエネルギを移行する。そして、電圧端子 VLと Vcom 間に入力された電圧 V1を、約 4倍に昇圧された電圧 V2にして電圧端子 VHと Vco m間に出力する。

[0042] この実施の形態では、整流回路 A 2〜 A 4の高圧側 M0SFETと低圧側 M0SFET の接続点からの出力電流を検出する電流センサ CT2、 CT3、 CT4を設け、検出電流に応じて整流用ゲート信号 Gate2し Gate2H、 Gate3し Gate3H、 Gate4し Gat e4Hを生成するため、整流回路 A 2〜A 4の各 M0SFETは寄生ダイォードが導通する期間でオンさせることができる。このため、ゲート信号における整流用パルスを、各駆動用パルスの立ち上がりタイミングから L C直列体 LC12、 LC1 3、 LC14の共振周期の 1/2の期間 tの範囲内で確実に発生させることができる

。そして期間 tで電流が流れた後、電流は遮断され逆流しない。このため、

L C直列体 LC12、 LC13、 LC14の共振現象を効果的に利用でき、しかも整流回路 A 2〜 A 4に MOSFETを用いたことで導通損失が低減できるため、変換効率の高い D C Z D C電力変換装置が実現できる。

なお、閾値電圧 V1:し VtHを適切に設定することで、整流用パルスを MOSFET の導通期間 tと概一致させることができ、導通損失を最小にできる。

[0043] また、この実施の形態においても、駆動用ゲート信号 Gatelし Gatel Hと整流用ゲート信号 Gate2し Gate2H、 Gate3し Gate3H、 Gate4し Gate4Hとを別々に生成する様にしたため、整流回路 A 2〜 A 4の MOSFETを駆動用ィンバータ回路 A 1の MOSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高い D CZ D C電力変換装置が確実に実現できる。

[0044] 上記実施の形態 4では、整流回路 A 2〜A 4の高圧側 MOSFETと低圧側 M0SFE Tの接続点からの出力電流を検出したが、電流センサ CT2〜CT4の検出電流は、整流回路 A 2〜 A 4に接続される各コンデンサ Cr12〜Cr14に流れる電流とほぼ一致する。このため、上記実施の形態 4では、電流センサ CT2〜CT4を用いて整流回路 A 2〜A 4に接続される各コンデンサ Cr12〜Cr14に流れる電流を検出し、この検出電流に応じて整流回路 A 2〜 A 4の検出された整流用ゲー卜信号を生成する、と言うことができる。

[0045] 実施の形態 5 .

この実施の形態 5では、上記実施の形態 2と同様に、電圧 V2から約 1/4倍の電圧 V1に降圧する降圧形の D CZ D C電力変換装置について示す。この実施の形態による D CZ D C電力変換装置の回路構成の主要部を図 8に示す。図 8に示すように、図 1で示した回路構成に電流検出手段としての電流センサ CT1を備える。この場合、回路 A 2〜 A 4を駆動用インバータ回路に、回路 A 1を整流回路に用い、電流センサ CT1は整流回路 A 1の高圧側 MOSFETと低圧側 MOSFETの接続点からの出力電流を検出する。

[0046] この場合、ゲート信号生成部の図示は省略するが、駆動用ゲート信号 Gate2 し Gate2H、 Gate3し Gate3H、 Gate4し Gate4Hを生成する制御回路と、コンパレータを備えて整流用ゲー卜信号 Gatelし Gatel Hを生成する回路とを備える駆動用ゲー卜信号 Gate2し Gate2H、 Gate3し Gate3H、 Gate4し Gate4Hは、上記実施の形態 2と同様に、 L C直列体 LC12、 LC13、 LC14にて定まる共振周期 2 tよりもやや大きな周期でデューティー約 50%のオンオフ信号である。整流用ゲート信号 Gatelし Gatel Hは、電流センサ CT1の出力信号を閾値電圧 Vt し VtHと比較して生成される。即ち、 Mosl Lと Mosl Hの接続点からの電流が正方向に流れるとき整流用パルスを発生させて Mosl Lをオンさせ、電流が負方向に流れるとき整流用パルスを発生させて Mosl Hをオンさせる。これにより、各 Mos1し Mosl Hは寄生ダイオードが導通する期間でオンすることになる。なお、閾値電圧 V1:し VtHは、電流センサ CT1により正あるいは負方向の電流が検出できる程度の電圧に設定する。

[0047] このようなゲート信号 Gatelし Gatel H. Gate2し Gate2H、 Gate3し Gate3H 、 Gate4し Gate4Hにより、上記実施の形態 2と同様の電流経路で電流が流れ、コンデンサ Cr12、 Cr13、 Cr14の充放電により、平滑コンデンサ Cs2、 Cs3、 C s4から平滑コンデンサ Cs1にエネルギを移行する。そして、電圧端子 VHと Vcom 間に入力された電圧 V2を、約 1/4倍に降圧された電圧 V1にして電圧端子 VLと Vc om間に出力する。

[0048] この実施の形態では、整流回路 A 1の高圧側 M0SFETと低圧側 M0SFETの接続点からの出力電流を検出する電流センサ CT1を設け、検出電流に応じて整流用ゲー卜信号 Gatelし Gatel Hを生成するため、整流回路 A 1の M0SFETは寄生ダィオードが導通する期間でオンさせることができる。このため、ゲート信号における整流用パルスを、各駆動用パルスの立ち上がりタイミングから L C 直列体 LC12、 LC13、 LC14の共振周期の 1/2の期間 tの範囲内で確実に発生させることができる。そして期間 tで電流が流れた後、電流は遮断され逆流しない。このため、 L C直列体 LC12、 LC13、 LC14の共振現象を効果的に利用でき、しかも整流回路 A 1に M0SFETを用いたことで導通損失が低減できるため、変換効率の高い D C Z D C電力変換装置が実現できる。

なお、閾値電圧 V1:し VtHを適切に設定することで、整流用パルスを M0SFET の導通期間 tと概一致させることができ、導通損失を最小にできる。

[0049] また、この実施の形態においても、駆動用ゲート信号 Gate2し Gate2H、 Gat e3し Gate3H、 Gate4し Gate4Hと整流用ゲート信号 Gatelし Gatel Hとを別々に生成する様にしたため、整流回路 A 1の M0SFETを駆動用ィンバータ回路 A 2 〜A 4の M0SFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高い D CZ D C電力変換装置が確実に実現できる。

[0050] また、上記実施の形態 5では、整流回路 A 1の高圧側 M0SFETと低圧側 M0SFE Tの接続点からの出力電流を検出したが、電流センサ CT1の検出電流と各コンデンサ Cr12〜Cr14に流れる電流とは、振幅値は異なるが位相はほぼ一致している。このため、整流回路 A 1に接続されるコンデンサ Cr12〜Cr14に流れる電流を電流センサ CT1の出力から検出することができ、上記実施の形態 5と同様に整流回路 A 1の整流用ゲー卜信号を生成することで、同様の効果が得られる。

[0051 ] なお、上記実施の形態 4では V1 =>V2の昇圧形 D CZ D C電力変換装置について示し、上記実施の形態 5では V2=>V1の降圧形 D CZ D C電力変換装置について示したが、図 1で示した回路構成に電流検出手段としての電流センサ C TU CT2、 CT3、 CT4を備え、上記実施の形態 4、 5の機能を併せ持つ双方向のエネルギ移行を実現することもできる。この場合、検出電流を用いて昇圧動作用の整流用ゲー卜信号を生成する回路と降圧動作用の整流用ゲー卜信号を生成する回路とを備え、昇圧時と降圧時とでゲート信号を切り替える。

[0052] また、上記実施の形態 4、 5では、高圧側 M0SFETと低圧側 M0SFETの接続点と L C直列体との間の配線に電流センサを配置して電流を検出しているが、各 M0SFETを流れる電流を電流センサによリ検出してもよい。

[0053] 実施の形態 6 .

上記実施の形態 4、 5では、各回路 A 1〜A 4の中間端子（高圧側 M0SFET と低圧側 M0SFETの接続点）からの出力電流を電流センサ CT1〜CT4によリ検出し、検出電流に応じて整流用ゲート信号を生成したが、この実施の形態では

、エネルギ移行用のコンデンサ Crに流れる電流を直接検出する。

上述したように、各 L C直列体 LC12、 LC13、 LC14は、回路 A 1と他の回路との間で中間端子間に接続されているため、各コンデンサ Crに流れる電流と上記実施の形態 4での電流センサ CT2〜CT4の検出電流とはほぼ一致し、上記実施の形態 5での電流センサ CT1の検出電流とは振幅値は異なるが位相はほぼ一致している。このため、各コンデンサ Crに流れる電流を検出し、この検出電流に応じて上記実施の形態 4、 5と同様に整流用ゲー卜信号を生成することができる。

[0054] 図 9は、この実施の形態による D CZ D C電力変換装置の部分回路図で、例えば、 L C直列体 LC12のコンデンサ Cr12に流れる電流を検出するための回路を示す。

図に示すように、コンデンサ Cr12の回路 A 2側の電圧を分圧して取り出した電圧 Vaと、回路 A 1側の電圧を分圧して取り出した電圧 Vbの差電圧を微分することにより、コンデンサ Cr12に流れる電流を検出する。検出された電流信号は、信号 CT12s i gとして出力される。

このように出力される電流信号 CT12s i gに基づいて、上記実施の形態 4、 5 での電流センサ CT1〜CT4の出力信号と同様に整流用ゲート信号を生成することができ、同様の効果が得られる。

[0055] 上記実施の形態 6では、コンデンサ Crに流れる電流を検出したが、インダクタ Lrに流れる電流を検出しても良い。なお、コンデンサ Crの電流とインダクタ Lrの電流は、どちらも L C直列体に流れる電流で同じである。例えば、 L C直列体 LC12のインダクタ Lr12に流れる電流を検出するための回路を図 1 0に示す。

図に示すように、ィンダクタ Lr12の回路 A 2側の電圧を分圧して取り出した電圧 Vcと、回路 A 1側の電圧を分圧して取り出した電圧 Vdの差電圧を積分することにより、インダクタ Lr12に流れる電流を検出する。検出された電流信号は、信号 CT12s i gとして出力される。そして、上記実施の形態 6と同様に整流用ゲー卜信号を生成することができ、同様の効果が得られる。

[0056] なお、上記実施の形態では、 LC直列体 LC12に流れる電流の検出について説明したが、他の LC直列体 LC13、 LC14を流れる電流も同様に検出でき、この電流信号に基づいて整流用ゲート信号を生成することができる。

[0057] 実施の形態 7.

次に、この発明の実施の形態 7による D CZD C電力変換装置を図について説明する。図 1 1はこの発明の実施の形態 7による DCZDC電力変換装置の回路構成を示す。

この実施の形態 7では、電圧端子 VLと Vcom間の電圧 V1から電圧端子 VHと Vco m間の電圧 V2へエネルギを移行する昇圧形の D CZD C電力変換装置について示す。上記実施の形態 1と同様に、電圧 V2は電圧 V1の約 4倍となっており、 V 1は 50V、 V2は約 200Vとする。

[0058] この実施の形態では図 1 1に示すように、図 1で示した上記実施の形態 1 による DCZDC電力変換装置における回路 A 1〜A4の替わりに、回路 A1a 〜A4aを用い、回路 A1aは回路 A 1と同様の構成、回路 A2a〜A4aは、 2つの M0S FET (Mos2し Mos2H) (Mos3し Mos3H) (Mos4し Mos4H) をそれぞれダイォード（Di2し Di2H) (Di3し Dis3H) (Di4し Di4H) に置き換えている。即ち、駆動用インバータ回路 A1aは、低圧側素子、高圧側素子としての 2つの MOSFET (Mos1し MoslH) を直列接続して平滑コンデンサ Cs1の両端子間に接続して構成される。また整流回路 A2a〜A4aは、低圧側素子、高圧側素子としてのそれぞれ 2つのダイオード（Di2し Di2H) (Di3し Di3H) (Di4し Di4H) を直列接続して各平滑コンデンサ Cs2、 Cs3、 Cs4の両端子間に接続して構成される。これに伴い、 MOSFETを駆動するためのゲート駆動回路 111、フォト力ブラ 121H 、 121し電源 Vs1、ゲート信号 Gate1H、 Gate は、 MOSFET (Mos1し MoslH) に対するもの以外は削除され、この場合、制御回路から駆動用ゲート信号 Gatel H、 GatelLのみが出力される。その他の構成は、図 1で示した上記実施の形態 1と同じである。

[0059] 次に、動作について説明する。平滑コンデンサ Cs1、 Cs2、 Cs3、 Cs4の容量値は、 LC直列体 LC12、 LC13、 L C14のコンデンサ Crの容量値と比較して十分大きな値に設定される。電圧端子 VL_Vcom間に入力された電圧 V1を、約 4倍に昇圧された電圧 V2にして電圧端子 VH_Vcom間に出力するため、電圧端子 VH_Vcom間に負荷が接続され、電圧 V 2は 4xV1よりも低い値となっている。定常状態では、平滑コンデンサ Cs1には電圧 V1の電圧が充電されており、平滑コンデンサ Cs2、 Cs3、 Cs4には平均的に (V2-V1 ) /3の電圧が充電されている。

駆動用インバータ回路 A1aは、電圧端子 VL_Vcom間に入力されるエネルギを、 MOSFET (Mos1し MoslH) のオンオフ動作により高電圧側に送り、整流回路 A 2a〜A4aは、駆動用インバータ回路 A1aで駆動された電流を整流し、エネルギを高電圧側へ移行する。

[0060] 駆動用ゲート信号 Gate1H、 GatelLは、上記実施の形態 1と同様に生成されるが、上記実施の形態 1では整流回路内の MOSFETを流れていた電流が、この実施の形態では整流回路 A2a〜A4a内のダイォードを流れるため、導通損失が発生するものであるが、上記実施の形態 1と同様の昇圧動作により、 LC直列体 LC12、 LC13、 LC14の共振現象を効果的に利用でき、変換効率の高い DC Z D C電力変換装置が実現できる。

また、各 LC直列体 LC12、 LC13、 LC14に流れる電流 112、 113、 114も上記実施の形態 1の場合とほぼ同様である。即ち、この実施の形態においても、上記実施の形態 1と同様に、駆動用インバータ回路 A1aと他の各整流回路 A2a〜A 4aとの中間端子間に LC直列体 LC12、 LC13、 LC14を接続したため、エネルギ移行用の LC直列体 LC12、 LC13、 LC14に流れる電流を低減でき、各 LC直列体 LC12、 LC13、 LC14内のインダクタ Lr、コンデンサ Crの電流定格を低減でき、インダクタ Lrとコンデンサ Crを小形化することができる。

[0061] 実施の形態 8.

次に、この発明の実施の形態 8による DCZDC電力変換装置を図について説明する。図 1 2はこの発明の実施の形態 8による DCZDC電力変換装置の回路構成を示す。この実施の形態 8では、電圧端子 VH、 Vcom間の電圧 V2から電圧端子 Vし Vco m間の電圧 V1へエネルギを移行する降圧形の D CZD C電力変換装置について示す。上記実施の形態 2と同様に、電圧 V2は電圧 V1の約 4倍となっており、 V 1は 50V、 V2は約 200Vとする。

この実施の形態では図 1 2に示すように、図 1で示した上記実施の形態 2 による DCZDC電力変換装置における回路 A 1〜A4の替わりに、回路 A1b 〜A4bを用い、回路 A2b〜A4bは回路 A2〜A4と同様の構成、回路 A1bは、 2 つの MOSFET (Mos1し MoslH) をそれぞれダイオード（Di1し Di1H) に置き換えている。即ち、駆動用インバータ回路 A2b〜A4bは、低圧側素子、高圧側素子としてのそれぞれ 2つの MOSFETを直列接続して平滑コンデンサ Cs2、 Cs3、 C s4の両端子間に接続して構成される。また整流回路 A1bは、低圧側素子、高圧側素子としての 2つのダイオード（Di1し Di1H) を直列接続して平滑コンデンサ Cs1の両端子間に接続して構成される。これに伴い、図 1における回路 A 1内の MOSFETを駆動するためのゲート駆動回路 111、フォト力ブラ 121H、 121L 、電源 Vs1、ゲート信号 Gate1H、 GatelLは削除され、この場合、制御回路から駆動用ゲート信号 Gate2H〜Gate4H、 Gate2L〜Gate4Lのみが出力される。その他の構成は、図 1で示した上記実施の形態 2と同じである。

駆動用ゲート信号 Gate2H〜Gate4H、 Gate2L〜Gate4Lは、上記実施の形態 2 と同様に生成されるが、上記実施の形態 2では整流回路内の MOSFETを流れていた電流が、この実施の形態では整流回路 A1b内のダイォードを流れるため、導通損失が発生するものであるが、上記実施の形態 2と同様の降圧動作によリ、 LC直列体 LC12、 LC13、 LC14の共振現象を効果的に利用でき、変換効率の高い D C Z D C電力変換装置が実現できる。

また、各 LC直列体 LC12、 LC13、 LC14に流れる電流 112、 113、 114も上記実施の形態 2の場合とほぼ同様である。即ち、この実施の形態においても、上記実施の形態 2と同様に、整流回路 A1bと他の各駆動用ィンバータ回路 A2b〜A 4bとの中間端子間に LC直列体 LC12、 LC13、 LC14を接続したため、エネルギ移行用の LC直列体 LC12、 LC13、 LC14に流れる電流を低減でき、各 LC直列体 LC12、 LC13、 LC14内のインダクタ Lr、コンデンサ Crの電流定格を低減でき、インダクタ Lrとコンデンサ Crを小形化することができる。

[0063] 実施の形態 9 .

次に、この発明の実施の形態 9による D CZ D C電力変換装置を説明する。図 1 3、図 1 4はこの発明の実施の形態 9による D CZ D C電力変換装置の回路構成を示すもので、特に図 1 3は主要部を示し、図 1 4はゲート信号生成部を示す。

この実施の形態 9では、電圧端子 VLと Vcom間に入力された電圧 V1を、約 4 倍に昇圧された電圧 V2にして電圧端子 VHhと VH I間に出力する機能を有する昇圧形の D CZ D C電力変換装置について示す。電圧 V2は電圧 V1の約 4倍となつておリ、ここでは V1は 50V、 V2は約 200Vとする。

[0064] 図 1 3に示すように、図 1にて示した上記実施の形態 1における回路 A 1 〜 A 4と M0SFETおよび平滑コンデンザの構成が同じ回路 A 1〜 A 4を用い、回路間に配設される L C直列体および電圧端子の接続構成を異なるものとしている。即ち、低電圧側の正極電圧端子 VLは平滑コンデンサ Cs3と Cs4の接続点に接続され、接地された低電圧側の負極電圧端子 Vcomは平滑コンデンサ Cs2 と Cs3の接続点に接続されている。また、高電圧側の正極電圧端子 VHhは平滑コンデンサ Cs4の高電圧側端子に接続され、高電圧側の負極電圧端子 VH Iは平滑コンデンサ Cs1の低電圧側端子に接続されている。

そして、所定の 1回路となる回路 A 3と他の各回路 A 1、 A 2、 A 4との中間端子間に、コンデンサ Cr13、 Cr23、 Cr34およびインダクタ Lr13、 Lr23、 L r34の直列体で構成されエネルギ移行素子として機能する L C直列体 LC13、 LC 23、 LC34を接続する。各段のインダクタ Lrとコンデンサ Crのインダクタンス値と容量値から定まる共振周期の値は、それぞれ等しくなるように設定されている。

なお、各 M0SFETは、ソース、ドレイン間に寄生ダイオードが形成されているパワー M0SFETである。

[0065] 回路 A 3は、電圧端子 VL_Vcom間に入力されるエネルギを、 MOSFET (Mos3L 、 Mos3H) のオンオフ動作により高電圧側と低電圧側に送る駆動用インバータ回路に用いられる。また、回路 A 1、 A 2、 A 4は、駆動用インバータ回路 A 3で駆動された電流を整流し、エネルギを移行する整流回路として用いられる。

図 1 4に示すように、ゲート信号 Gatelし Gate1 H、 Gate2し Gate2H、 Gate3 し Gate3H、 Gate4し Gate4Hは、ゲート信号生成部となる制御回路 13cにて生成される。制御回路 13cには、駆動用インバータ回路 A 3を駆動するための駆動用ゲー卜信号 Gate3し Gate3Hを生成する駆動用ゲー卜信号生成部 130Aと、整流回路 A 1、 A 2、 A 4を駆動するための整流用ゲート信号 Gatelし Gatel H、 Gate2し Gate2H、 Gate4し Gate4Hを生成する整流用ゲート信号生成部 130B を有している。この場合、マイクロコンピュータ等の信号処理回路において、駆動用ゲー卜信号および整流用ゲー卜信号を生成している。

[0066] 次に動作について説明する。

平滑コンデンサ Cs1、 Cs2、 Cs3、 Cs4の容量値は、 L C直列体のコンデンサ C r13、 Cr23、 Cr34の容量値と比較して十分大きな値に設定される。

上述したように、電圧端子 VL_Vcom間に入力された電圧 V1を、約 4倍に昇圧された電圧 V2にして電圧端子 VHh_VH I間に出力するため、電圧端子 VHh_VH I間に負荷が接続され、電圧 V2は 4 x V1よりも低い値となっている。定常状態では、平滑コンデンサ Cs3には電圧 V1の電圧が充電されており、平滑コンデンサ Cs1、 Cs2、 Cs4には平均的に (V2-V /3の電圧が充電されている。

[0067] 駆動用ゲー卜信号 Gate3し Gate3Hは、上記実施の形態 1の駆動用ゲー卜信号 Gatelし Gatel Hと同様に、 Lrと Crによる L C直列共振にて定まる共振周期 2 tよりもやや大きな周期 Tでディーティー約 50%のオンオフ信号である。また、整流用ゲート信号 Gatelし Gatel H. Gate2し Gate2H、 Gate4し Gate4H の各パルスは、上記実施の形態 1における整流用ゲート信号 Gate2し Gate2H 、 Gate3し Gate3H、 Gate4し Gate4Hと同様に、駆動用ゲート信号の各パルスと立ち上がリがー致すると共に立ち下がリタイミングが所定時間 r H、 r L早くなつている（図 3参照）。 [0068] 各回路 A 1〜A 4の低圧側 MOSFETである Mos1し Mos2し Mos3し Mos4Lがォン状態となると、電圧差があるため、平滑コンデンサ Cs3に蓄えられた一部のエネルギがコンデンサ Cr34に、コンデンサ Cr23、 Cr13に充電されたエネルギが平滑コンデンサ Cs2、 Cs1に、以下に示す経路で移行する。なお、 Mos1し Mo s2し Mos4Lでは、整流用パルスがオフ状態の時も MOSFETの寄生ダイオードによリソースからドレインに電流が流れるため、 L C直列体 LC13、 LC23、 LC34 の共振周期の 1 /2の期間 tで電流が流れ、その後寄生ダイォードの逆流防止機能により電流が遮断される。

Cs3=>Mos4L=>Lr34=>Cr34=>Mos3L

Cr23=>Lr23=>Mos3L=>Cs2=>Mos2L

Cr13=>Lr13=>Mos3L=>Cs2=>Cs1 =>Mos1 L

[0069] 次いで、各回路 A 1〜A 4の高圧側 MOSFETである Mos1 H、 Mos2H、 Mos3H、 Mo s4Hがオン状態となると、電圧差があるため、コンデンサ Cr34に充電されたェネルギが平滑コンデンサ Cs4に、平滑コンデンサ Cs2、 Cs3に蓄えられた一部のエネルギがコンデンサ Cr13、 Cr23に、以下に示す経路で移行する。なお、 Mos 1 H、 Mos2H、 Mos4Hでは、整流用パルスがオフ状態の時も MOSFETの寄生ダイォ一ドによリソースからドレインに電流が流れるため、 L C直列体 LC13、 LC23 、 LC34の共振周期の 1 /2の期間 tで電流が流れ、その後寄生ダイオードの逆流防止機能によリ電流が遮断される。

Cr34=>Lr34=>Mos4H=>Cs4=>Mos3H

Cs3=>Mos3H=>Lr23=>Cr23=>Mos2H

Cs2=>Cs3=>Mos3H=>Lr13=>Cr13=>Mos1 H

[0070] このように、コンデンサ Cr13、 Cr23、 Cr34の充放電により、平滑コンデンサ Cs3から平滑コンデンサ Cs1、 Cs2、 Cs4にエネルギを移行する。そして、電圧端子 VLと Vcom間に入力された電圧 V1を、約 4倍に昇圧された電圧 V2にして電圧端子 VHhと VH I間に出力する。また、各コンデンサ Cr13、 Cr23、 Cr34には、インダクタ Lr13、 Lr23、 Lr34が直列に接続されて L C直列体 LC13、 LC23、 L C34を構成するため、上記エネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。

[0071 ] また、この実施の形態では、平滑コンデンサ Cs1の両端子に入力端子となる低電圧側の電圧端子 Vし Vcomが接続された駆動用ィンバータ回路 A 3と整流回路である他の各回路 A 1、 A 2、 A 4との間に、 L C直列体 LC13、 LC23、 L C34を接続した。このため、上記実施の形態 1と同様に、各 L C直列体 LC13、 LC23、 LC34を流れる電流値を最小のものと等しくして、該電流値を低減できる。このため、エネルギ移行用の L C直列体 LC13、 LC23、 LC34のインダクタ L r、コンデンサ Crの電流定格を低減でき、インダクタ Lrとコンデンサ Crを小形化することができる。

[0072] また、上記実施の形態 1では、低電圧側電圧端子 Vし Vcomを平滑コンデンサ Cs1の両端子に接続したが、この実施の形態では、他の回路に挟まれた中間に位置する回路 A 3の平滑コンデンサ Cs3の両端子に接続して、電圧 V1を平滑コンデンサ Cs3の端子間に入力する。上記実施の形態 1における L C直列体 LC 12、 LC13、 LC14のコンデンサ Cr12、 Cr13、 Cr14の電圧を V12r、 V13r、 V14rとし、この実施の形態における L C直列体 LC13、 LC23、 LC34のコンデンサ Cr13 、 Cr23、 Cr34の電圧を V13、 V23、 V34とすると、

V12r： V13r： V14r = 1 : 2 : 3

V34： V13： V23= 1 : 2 : 1

V34=V23=V12r

となる。

このように、低電圧側電圧端子 Vし Vcomを他の回路に挟まれた中間に位置する回路 A 3の平滑コンデンサ Cs3の両端子に接続することで、この実施の形態のコンデンサ Cr23の電圧は、実施の形態 1のコンデンサ Cr14の電圧の 1 /3となる。このように、 L C直列体 LC13、 LC23、 LC34のコンデンサ Cr13、 Cr23、 C r 34の電圧を低減することにより、上記実施の形態 1よりもコンデンサ Cr 13、 Cr23、 Cr34の電圧定格を低下させ、コンデンサをさらに小型化できる。

[0073] また、この実施の形態では、整流回路 A 1、 A 2、 4に1«03「£了を用ぃたため、ダイオードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。

また、整流回路 A 1、 A 2、 4の1«03「£丁は、駆動用インバータ回路 A 3 の M0SFETと同時にオン状態とし、期間 tの範囲内で駆動用インバータ回路 A 3の M0SFETより早くオフ状態とする。整流回路 A 1、 A 2、 A 4の M0SFETのオン期間を該 M0SFETの導通期間 tと一致させると導通損失を最小にできるが、上記のように M0SFETのオン状態を早く終了させても、寄生ダイオードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。

また整流用ゲー卜信号を、駆動用ゲー卜信号の立ち上がリタイミングから期間 tの範囲内で発生させるため、 L C直列体 LC13、 LC23、 LC34の共振周期の 1/2の期間 tで電流が流れた後、電流は遮断され逆流しない。このため、 L C直列体 LC13、 LC23、 LC34の共振現象を効果的に利用でき、しかも M0SFETを用いたことで導通損失が低減できるため、変換効率の高い D CZ D C電力変換装置が実現できる。

[0074] また、制御回路 13cに、駆動用ゲート信号生成部 130Aと整流用ゲート信号生成部 130Bとを有して、駆動用ゲート信号 Gate3し Gate3Hと整流用ゲート信号 G atelし Gate1 H、 Gate2し Gate2H、 Gate4し Gate4Hとを別々に生成する様にしたため、整流回路 A 1、 A 2、 4の1«03「£1"を駆動用ィンバータ回路 3の1« OSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高い D CZ D C電力変換装置が確実に実現できる。

[0075] なお、この実施の形態 9では、駆動用インバータ回路 A 3のゲート信号と整流回路 A 1、 A 2、 A 4のゲート信号を制御回路 13cにおいて生成したが、上記実施の形態 4〜 6のように、コンデンサ Crに流れる電流を検出して整流回路 A 1、 A 2、 A 4のゲート信号を生成してもよい。

[0076] 実施の形態 1 0 .

上記実施の形態 9では、電圧 V1を、約 4倍の電圧 V2に昇圧する昇圧形の D CZ D C電力変換装置について示したが、この実施の形態では、電圧 V2から電圧 V1に降圧する降圧形の D CZ D C電力変換装置について示す。この実施の形態による D CZ D C電力変換装置の回路構成の主要部は図 1 3で示す回路構成と同様であるが、この場合、回路 A 1、 A 2、 A 4を駆動用インバータ回路に、回路 A 3を整流回路に用いる。また、ゲート信号生成部である制御回路 13dは、図 1 5に示す。なお、この場合、平滑コンデンサ Cs 3の両端子に接続される電圧端子 Vし Vcomは、平滑コンデンサ Cs3の端子間から電圧 V1を出力する出力用端子となリ、負荷が接続される。

[0077] 図 1 5に示すように、ゲート信号 Gatelし Gate1 H、 Gate2し Gate2H、 Gate3 し Gate3H、 Gate4し Gate4Hは、制御回路 13dにて生成される。制御回路 13dには、駆動用インバータ回路 A 1、 A 2、 A 4を駆動するための駆動用ゲート信号 Gatelし Gatel H、 Gate2し Gate2H、 Gate4し Gate4Hを生成する駆動用ゲ一卜信号生成部 130Aと、整流回路 A 3を駆動するための整流用ゲー卜信号 Gat e3し Gate3Hを生成する整流用ゲート信号生成部 130Bを有している。なお、この実施の形態においてもマイクロコンピュータ等の信号処理回路において、駆動用ゲー卜信号および整流用ゲー卜信号を生成している。

[0078] 次に動作について説明する。

電圧端子 VHh_VH I間に入力された電圧 V2を、約 1/4倍に降圧された電圧 V1にして電圧端子 VL_Vcom間に出力するため、電圧端子 VL_Vcom間に負荷が接続され、電圧 V2は 4 x V1よりも高い値となっている。

駆動用ゲート信号 Gatelし Gate1 H、 Gate2し Gate2H、 Gate4し Gate4Hは、 L rと Crによる L C直列共振にて定まる共振周期 2 tよりもやや大きな周期丁でディーティー約 50%のオンオフ信号である。整流用ゲート信号 Gate3し Gate3 Hは、駆動用ゲート信号と立ち上がりが一致すると共に立ち下がりタイミングが所定時間 r H、 r L早くなつている。

[0079] 各回路 A 1〜A 4の高圧側 M0SFETである Mos1 H、 Mos2H、 Mos3H、 Mos4Hがォン状態となると、電圧差があるため、平滑コンデンサ Cs4に蓄えられた一部のエネルギがコンデンサ Cr34に、コンデンサ Cr23、 Cr13に充電されたエネルギが平滑コンデンサ Cs2、 Cs3に、以下に示す経路で移行する。なお、 Mos3Hでは、整流用パルスがオフ状態の時も M0SFETの寄生ダイォードによリソースからドレインに電流が流れるため、 L C直列体 LC13、 LC23、 LC34の共振周期の 1 /2 の期間 tで電流が流れ、その後寄生ダイォードの逆流防止機能によリ電流が遮断される。

Cs4=>Mos4H=>Lr34=>Cr34=>Mos3H

Cr23=>Lr23=>Mos3H=>Cs3=>Mos2H

Cr13=>Lr13=>Mos3H=>Cs3=>Cs2=>Mos1 H

[0080] 次いで、各回路 A 1〜A 4の低圧側 MOSFETである Mos1し Mos2し Mos3し Mo s4Lがオン状態となると、電圧差があるため、コンデンサ Cr34に充電されたェネルギが平滑コンデンサ Cs3に、平滑コンデンサ Cs1、 Cs2に蓄えられた一部のエネルギがコンデンサ Cr13、 Cr23に、以下に示す経路で移行する。なお、 Mos 3Lでは、整流用パルスがオフ状態の時も MOSFETの寄生ダイォードによリソースからドレインに電流が流れるため、 L C直列体 LC13、 LC23、 LC34の共振周期の 1 /2の期間 tで電流が流れ、その後寄生ダイォードの逆流防止機能によリ電流が遮断される。

Cr34=>Lr34=>Mos4L=>Cs3=>Mos3L

Cs2=>Mos3L=>Lr23=>Cr23=>Mos2L

Cs1 =^Cs2=>Mos3L=>Lr13=>Cr13=>Mos1 L

[0081 ] このように、コンデンサ Cr13、 Cr23、 Cr34の充放電により、平滑コンデンサ Cs1、 Cs2、 Cs4から平滑コンデンサ Cs3にエネルギを移行する。そして、電圧端子 VHhと VH I間に入力された電圧 V2を、約 1 /4倍に降圧された電圧 V1にして電圧端子 VLと Vcom間に出力する。また、各コンデンサ Cr13、 Cr23、 Cr34には、インダクタ Lr13、 Lr23、 Lr34が直列に接続されて L C直列体を構成するため、上記エネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。

[0082] また、この実施の形態においても、上記実施の形態 9と同様に、各 L C直列体 LC13、 LC23、 LC34を流れる電流値を最小のものと等しくして、該電流値を低減できる。このため、エネルギ移行用の L C直列体 LC13、 LC23、 LC34のインダクタ Lr、コンデンサ Crの電流定格を低減でき、インダクタ Lrとコンデンサ Crを小形化することができる。

また、出力用端子となる電圧端子 Vし Vcomを他の回路に挟まれた中間に位置する回路 A 3の平滑コンデンサ Cs3の両端子に接続しているため、上記実施の形態 9と同様に、 L C直列体 LC13、 LC23、 LC34のコンデンサ Cr13、 Cr23、 C r34の電圧定格を低減でき、コンデンサをさらに小型化できる。

[0083] また、整流回路 A 3の MOSFETは、駆動用インバータ回路 A 1、 A 2、 A 4 の MOSFETと同時にオン状態とし、期間 tの範囲内で駆動用インバータ回路 A 1、 A 2、 A 4の MOSFETより早くオフ状態とする。整流回路 A 3の MOSFETのオン期間を該 MOSFETの導通期間 tと一致させると導通損失を最小にできるが、上記のように MOSFETのオン状態を早く終了させても、寄生ダイオードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。

また、この実施の形態においても、整流用ゲート信号のパルスを、駆動用ゲー卜信号のパルスの立ち上がりタイミングから期間 tの範囲内で発生させるため、 L C直列体 LC13、 LC23、 LC34の共振周期の 1 /2の期間 tで電流が流れた後、電流は遮断され逆流しない。このため、 L C直列体 LC13、 LC23、 LC34 の共振現象を効果的に利用でき、しかも整流回路 A 3に MOSFETを用いたことで導通損失が低減できるため、変換効率の高い D CZ D C電力変換装置が実現できる。

[0084] また、駆動用ゲー卜信号と整流用ゲー卜信号とを別々に生成する様にしたため、整流回路 A 3の MOSFETを駆動用インバータ回路 A 1、 A 2、 4の1«03 FETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高い D CZ D C電力変換装置が確実に実現できる。

[0085] なお、この実施の形態 1 0においても、上記実施の形態 4〜6のように、コンデンサ Crに流れる電流を検出して整流回路 A 3のゲー卜信号を形成してもよい。 [0086] また、上記実施の形態 9、 1 0では、入出力用の電圧端子 Vし Vcomを平滑コンデンサ Cs3の両端子に接続したが、平滑コンデンサ Cs2の両端子に接続しても良く、上記実施の形態 9、 1 0と同様の効果が得られる。さらに、整流回路の段数を増やした場合においても、他の回路に挟まれた中間に位置する回路の平滑コンデンサ Csの両端子に電圧端子 Vし Vcomを接続しても同様の効果が得られる。

[0087] 実施の形態 1 1.

上記実施の形態 9では V1=>V2の昇圧形 DCZDC電力変換装置について示し、上記実施の形態 1 0では V2=>V1の降圧形 DCZDC電力変換装置について示したが、この実施の形態では、上記実施の形態 9、 1 0の機能を併せ持つて双方向のエネルギ移行を実現する昇降圧形の DCZDC電力変換装置について示す。

この実施の形態による D CZD C電力変換装置の回路構成の主要部は、上記実施の形態 9、 1 0と同様に図 1 3で示す回路構成のもので、この場合、昇圧時には回路 A 3を駆動用インバータ回路に、回路 A 1、 A 2、 A 4を整流回路に用い、降圧時には回路 A 3を駆動用インバータ回路に、回路 A 1、 A 2、 A 4を整流回路に用いる。

[0088] この場合、電圧端子 Vし Vcom. VHh、 VHIの電圧を制御回路に入力し、上記実施の形態 3と同様に、電圧端子の電圧に基づいて整流用ゲー卜信号と駆動用ゲー卜信号とを制御回路にて切リ替えることにより、昇降圧形の D CZ D C電力変換装置を実現する。また、上記実施の形態 5で示したように、検出電流を用いて昇圧動作用の整流用ゲート信号を生成する回路と降圧動作用の整流用ゲー卜信号を生成する回路とを備え、整流用ゲー卜信号と駆動用ゲー卜信号とを切り替えることによつても、昇降圧形の DCZDC電力変換装置を実現できる。

[0089] 実施の形態 1 2.

次に、この発明の実施の形態 1 2による DCZDC電力変換装置を図について説明する。図 1 6はこの発明の実施の形態 1 2による DCZDC電力変換装置の回路構成を示す。

この実施の形態 1 2では、電圧端子 VLと Vcom間の電圧 V1から電圧端子 VHhと VHI間の電圧 V2へエネルギを移行する昇圧形の DCZDC電力変換装置について示す。上記実施の形態 9と同様に、電圧 V2は電圧 V1の約 4倍となっており、 V1は 50V、 V2は約 200Vとする。

図 1 6に示すように、図 1 3で示した上記実施の形態 9による DCZ DC 電力変換装置における回路 A 1〜A4の替わりに、回路 A1c〜A4cを用い、回路 A3cは回路 A 3と同様の構成、回路 A1c、 A2c、 A4cは、 2つの MOSFET (MoslL 、 MoslH) (Mos2し Mos2H) (Mos4し Mos4H) をそれぞれダイオード（Di1し Di1H) (Di2し Di2H) (Di4し Di4H) に置き換えている。即ち、駆動用インバータ回路 A3cは、低圧側素子、高圧側素子としての 2つの MOSFET (Mos3し M os3H) を直列接続して平滑コンデンサ Cs3の両端子間に接続して構成される。また整流回路 A 、 A2c、 A4cは、低圧側素子、高圧側素子としてのそれぞれ 2 つのダイオード (Di1U Di1H) (Di2し Di2H) (Di4し Di4H) を直列接続して各平滑コンデンサ Cs1、 Cs2、 Cs4の両端子間に接続して構成される。これに伴い、 MOSFETを駆動するためのゲート駆動回路 113、フォト力ブラ 123H、 123L 、電源 Vs3、ゲー卜信号 Gate3H、 Gate3Lは、 MOSFET (Mos3し Mos3H) に対するもの以外は削除され、この場合、制御回路から駆動用ゲート信号 Gate3H、 Gat e3Lのみが出力される。その他の構成は、図 1 3で示した上記実施の形態 9と同じである。

次に、動作について説明する。

駆動用インバータ回路 A3cは、電圧端子 VL_Vcom間に入力されるエネルギを、 MOSFET (Mos3し Mos3H) のオンオフ動作により高電圧側に送り、整流回路 A 1c、 A2c、 A4cは、駆動用インバータ回路 A3cで駆動された電流を整流し、エネルギを高電圧側へ移行する。

駆動用ゲート信号 Gate3H、 Gate3Lは、上記実施の形態 9と同様に生成されるが、上記実施の形態 9では整流回路内の MOSFETを流れていた電流が、この実施の形態では整流回路 A1c、 A2c、 A4c内のダイオードを流れるため、導通損失が発生するものであるが、上記実施の形態 9と同様の昇圧動作により、 L

C直列体 LC13、 LC23、 LC34の共振現象を効果的に利用でき、変換効率の高い D C Z D C電力変換装置が実現できる。

また、各 LC直列体 LC13、 LC23、 LC34に流れる電流およびコンデンサ Cr13 、 Cr23、 Cr34の電圧も上記実施の形態 9の場合とほぼ同様である。

[0091] 即ち、この実施の形態においても、上記実施の形態 9と同様に、各 LC直列体 LC13、 LC23、 LC34を流れる電流値を最小のものと等しくして、該電流値を低減できる。このため、エネルギ移行用の LC直列体 LC13、 LC23、 LC34のインダクタ Lr、コンデンサ Crの電流定格を低減でき、インダクタ Lrとコンデンサ Crを小形化することができる。また、出力用端子となる電圧端子 Vし Vco mを他の回路に挟まれた中間に位置する回路 A 3の平滑コンデンサ Cs3の両端子に接続しているため、上記実施の形態 9と同様に、 LC直列体 LC13、 LC23 、 LC34のコンデンサ Cr13、 Cr23、 Cr34の電圧定格を低減でき、コンデンサをさらに小型化できる。

[0092] 実施の形態 1 3.

次に、この発明の実施の形態 1 3による DCZDC電力変換装置を図について説明する。図 1 7はこの発明の実施の形態 1 3による DCZDC電力変換装置の回路構成を示す。

この実施の形態 1 3では、電圧端子 VHh、 VHI間の電圧 V2から電圧端子 Vし V com間の電圧 V1へエネルギを移行する降圧形の D CZD C電力変換装置について示す。上記実施の形態 1 0と同様に、電圧 V2は電圧 V1の約 4倍となっておリ、 V1は 50V、 V2は約 200Vとする。

この実施の形態では図 1 7に示すように、図 1 3で示した上記実施の形態 1 0による DCZDC電力変換装置における回路 A 1〜A4の替わりに、回路 A1d〜A4dを用い、回路 A1d、 A2d、 A4dは回路 A 1、 A 2、 A 4と同様の構成、回路 A3dは、 2つの MOSFET (Mos3し Mos3H) をそれぞれダイオード（Di3し Di3H) に置き換えている。即ち、駆動用インバータ回路 A1d、 A2d、 A4dは、低圧側素子、高圧側素子としてのそれぞれ 2つの MOSFETを直列接続して平滑コンデンサ Cs1、 Cs2、 Cs4の両端子間に接続して構成される。また整流回路 A3d は、低圧側素子、高圧側素子としての 2つのダイオード（D i 3し D i 3H) を直列接続して平滑コンデンサ Cs3の両端子間に接続して構成される。これに伴い、図 1 3における回路 A 3内の M0SFETを駆動するためのゲート駆動回路 113、フォト力ブラ 123H、 123し電源 Vs3、ゲート信号 Gate3H、 Gate3Lは削除され、この場合、制御回路から駆動用ゲート信号 Gate1 H、 Gate2H、 Gate4H、 Gatel L 、 Gate2し Gate4Lのみが出力される。その他の構成は、図 1 3で示した上記実施の形態 1 0と同じである。

[0093] 駆動用ゲート信号 Gate1 H、 Gate2H、 Gate4H、 Gatelし Gate2し Gate4Lは、上記実施の形態 1 0と同様に生成されるが、上記実施の形態 1 0では整流回路内の M0SFETを流れていた電流が、この実施の形態では整流回路 A3d内のダイオードを流れるため、導通損失が発生するものであるが、上記実施の形態 1 0と同様の降圧動作により、 L C直列体 LC13、 LC23、 LC34の共振現象を効果的に利用でき、変換効率の高い D CZ D C電力変換装置が実現できる。

また、各 L C直列体 LC13、 LC23、 LC34に流れる電流およびコンデンサ Cr13 、 Cr23、 Cr34の電圧も上記実施の形態 1 0の場合とほぼ同様である。

[0094] 即ち、この実施の形態においても、上記実施の形態 1 0と同様に、各 L C 直列体 LC13、 LC23、 LC34を流れる電流値を最小のものと等しくして、該電流値を低減できる。このため、エネルギ移行用の L C直列体 LC13、 LC23、 LC34 のインダクタ Lr、コンデンサ Crの電流定格を低減でき、インダクタ Lrとコンデンサ Crを小形化することができる。また、出力用端子となる電圧端子 Vし V comを他の回路に挟まれた中間に位置する回路 A 3の平滑コンデンサ Cs3の両端子に接続しているため、上記実施の形態 9と同様に、 L C直列体 LC13、 LC2 3、 LC34のコンデンサ Cr13、 Cr23、 Cr34の電圧定格を低減でき、コンデンサをさらに小型化できる。

[0095] 実施の形態 1 4 .

次に、この発明の実施の形態 1 4による D CZ D C電力変換装置を説明する。図 1 8、図 1 9は、この発明の実施の形態 1 4による D CZ D C電力変換装置の回路構成を示すもので、特に図 1 8は主要部を示し、図 1 9はゲー卜信号生成部を示す。

この実施の形態 1 4では、電圧端子 VLと Vcom間に入力された電圧 V1を、約 4倍に昇圧された電圧 V2にして電圧端子 VHhと VH I間に出力する機能を有する昇圧形の D CZ D C電力変換装置について示す。

[0096] この実施の形態では、図 1 8に示すように、図 1にて示した上記実施の形態 1による回路構成と電圧端子の位置が異なっている。低電圧側の正極電圧端子 VLは平滑コンデンサ Cs3と Cs4の接続点に接続され、接地された低電圧側の負極電圧端子 Vcomは平滑コンデンサ Cs2と Cs3の接続点に接続されている。また、高電圧側の正極電圧端子 VHhは平滑コンデンサ Cs4の高電圧側端子に接続され、高電圧側の負極電圧端子 VH Iは平滑コンデンサ Cs1の低電圧側端子に接続されている。即ち、上記実施の形態 1では、低電圧側電圧端子 Vし Vcom を平滑コンデンサ Cs1の両端子に接続したが、この実施の形態では、他の回路に挟まれた中間に位置する回路 A 3の平滑コンデンサ Cs3の両端子に接続して、電圧 V1を平滑コンデンサ Cs3の端子間に入力する。その他の回路構成は、上記実施の形態 1と同様であり、各段の L C直列体 LC12、 LC13、 LC14におけるィンダクタ Lrとコンデンサ Crのィンダクタンス値と容量値から定まる共振周期の値は、それぞれ等しくなるように設定されている。

[0097] 回路 A 3および A 2は、電圧端子 VL_Vcom間に入力されるエネルギを、 M0S FET (Mos3し Mos3H) (Mos2し Mos2H) のオンオフ動作により高電圧側と低電圧側に送る駆動用インバータ回路に用いられる。また、回路 A 4は、駆動用インバータ回路 A 3、 A 2で駆動された電流を整流し、エネルギを移行する整流回路として用いられる。回路 A 1は、駆動用インバータ回路としての役割と、整流回路としての役割の両方を有しているが、後述する駆動用ゲート信号で駆動するため、ここでは駆動用ィンバータ回路と称す。

図 1 9に示すように、ゲート信号 Gatelし Gate1 H、 Gate2し Gate2H、 Gate3 し Gate3H、 Gate4し Gate4Hは、ゲート信号生成部となる制御回路 13eにて生成される。制御回路 13eには、駆動用インバータ回路 A 3、 A 2、 A 1を駆動するための駆動用ゲート信号 Gate3し Gate3H、 Gate2し Gate2H、 Gatelし Gat e1 H、を生成する駆動用ゲート信号生成部 130Aと、整流回路 A 4を駆動するための整流用ゲー卜信号 Gate4し Gate4Hを生成する整流用ゲー卜信号生成部 130 Bを有している。この場合、マイクロコンピュータ等の信号処理回路において、駆動用ゲー卜信号および整流用ゲー卜信号を生成している。

[0098] 次に動作について説明する。

上述したように、電圧端子 VL_Vcom間に入力された電圧 V1を、約 4倍に昇圧された電圧 V2にして電圧端子 VHh _VH I間に出力するため、電圧端子 VHh _VH I間に負荷が接続され、電圧 V2は 4 x V1よりも低い値となっている。定常状態では、平滑コンデンサ Cs3には電圧 V1の電圧が充電されており、平滑コンデンサ Cs1、 Cs2、 Cs4には平均的に (V2-V /3の電圧が充電されている。

[0099] 駆動用ゲート信号 Gate3し Gate3H、 Gate2し Gate2H、 Gatelし Gatel Hは、 L rと Crによる L C直列共振にて定まる共振周期 2 tとほぼ同じ周期 Tでディーティー約 50%のオンオフ信号である。また、整流用ゲート信号 Gate4し Gate4 Hのパルスは、上記実施の形態 1における整流用ゲート信号と同様に、駆動用ゲー卜信号の各パルスと立ち上がりが一致すると共に立ち下がりタイミングが所定時間 r H、 r L早くなつている（図 3参照）。

この場合、駆動用インバータ回路である回路 A 1が整流の役割を有するため、駆動用ゲート信号の周期 Tを共振周期 2 tとほぼ同じとすることにより、回路 A 1に流れる電流の逆流を防止する。

[0100] 各回路 A 1〜A 4の低圧側 M0SFETである Mos1し Mos2し Mos3し Mos4Lがォン状態となると、電圧差があるため、平滑コンデンサ Cs3、 Cs2、 Cs1に蓄えられた一部のエネルギがコンデンサ Cr14に、コンデンサ Cr13、 Cr12に充電されたエネルギが平滑コンデンサ Cs2、 Cs1に、以下に示す経路で移行する。なお、 Mos4Lでは、整流用パルスがオフ状態の時も M0SFETの寄生ダイオードによりソースからドレインに電流が流れるため、 L C直列体 LC14の共振周期の 1 /2の期間 tで電流が流れ、その後寄生ダイォードの逆流防止機能によリ電流が遮断^れ。

Cs1 =>Cs2=>Cs3=>Mos4L=>Lr14=>Cr14=>Mos1 L

Cr13=>Lr13=>Mos3L=>Cs2=>Cs1 =>Mos1 L

Cr12=>Lr12=>Mos2L=>Cs1 =>Mos1 L

[0101 ] 次いで、各回路 A 1〜A 4の高圧側 MOSFETである Mos1 H、 Mos2H、 Mos3H、 Mo s4Hがオン状態となると、電圧差があるため、コンデンサ Cr14に充電されたェネルギが平滑コンデンサ Cs4、 Cs3、 Cs2、 Cs1に、平滑コンデンサ Cs2、 Cs3に蓄えられた一部のエネルギがコンデンサ Cr13、 Cr12に、以下に示す経路で移行する。なお、 Mos4Hでは、整流用パルスがオフ状態の時も MOSFETの寄生ダイォードによリソースからドレインに電流が流れるため、 L C直列体 LC14の共振周期の 1 /2の期間 tで電流が流れ、その後寄生ダイォードの逆流防止機能により電流が遮断される。

Cr14=>Lr14=>Mos4H=>Cs4=>Cs3=>Cs2=>Mos1 H

Cs2=>Cs3=>Mos3H=>Lr13=>Cr13=>Mos1 H

Cs2=>Mos2H=>Lr12=>Cr12=>Mos1 H

[0102] このように、コンデンサ Cr12、 Cr13、 Cr14の充放電により、平滑コンデンサ Cs3から平滑コンデンサ Cs1、 Cs2、 Cs4にエネルギを移行する。そして、電圧端子 VLと Vcom間に入力された電圧 V1を、約 4倍に昇圧された電圧 V2にして電圧端子 VHhと VH I間に出力する。また、各コンデンサ Cr12、 Cr13、 Cr14には、インダクタ Lr 12、 Lr13、 Lr14が直列に接続されて L C直列体 LC13、 LC13、 L C14を構成するため、上記エネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。

[0103] また、上記実施の形態 1と同様に、各 L C直列体 LC12、 LC13、 LC14を流れる電流値を最小のものと等しくして、該電流値を低減できる。このため、ェネルギ移行用の L C直列体 LC12、 LC13、 LC14のインダクタ Lr、コンデンサおの電流定格を低減でき、インダクタ Lrとコンデンサ Crを小形化することがでさる。また、この実施の形態では、整流回路 A 4に M0SFETを用いたため、ダイォ一ドを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。

[0104] また、整流回路 A 4の M0SFETは、駆動用インバータ回路 A 3、 A 2、 A 1 の M0SFETと同時にオン状態とし、期間 tの範囲内で駆動用インバータ回路 A 3、 A 2、 A 1の M0SFETより早くオフ状態とする。整流回路 A 4の M0SFETのオン期間を該 M0SFETの導通期間 tと一致させると導通損失を最小にできるが、上記のように M0SFETのオン状態を早く終了させても、寄生ダイオードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。

また整流用ゲー卜信号を、駆動用ゲー卜信号の立ち上がリタイミングから期間 tの範囲内で発生させるため、 L C直列体 LC12、 LC13、 LC14の共振周期の 1/2の期間 tで電流が流れた後、電流は遮断され逆流しない。このため、 L C直列体 LC12、 LC13、 LC14の共振現象を効果的に利用でき、しかも M0SFETを用いたことで導通損失が低減できるため、変換効率の高い D CZ D C電力変換装置が実現できる。

[0105] また、制御回路 13eに、駆動用ゲート信号生成部 130Aと整流用ゲート信号生成部 130Bとを有して、駆動用ゲート信号 Gate3し Gate3H、 Gate2し Gate2H、 G atelし Gatel Hと整流用ゲート信号 Gate4し Gate4Hとを別々に生成する様にしたため、整流回路 A 4の M0SFETを駆動用インバータ回路 A 3、 A 2、 A 1の M OSFETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高い D CZ D C電力変換装置が確実に実現できる。

[0106] なお、この実施の形態 1 4では、駆動用インバータ回路 A 3、 A 2、 A 1 のゲー卜信号と整流回路 A 4のゲー卜信号を制御回路 13eにおいて形成したが、上記実施の形態 4〜 6のように、コンデンサ Crに流れる電流を検出して整流回路 A 4のゲー卜信号を形成してもよい。

[0107] 実施の形態 1 5 .

上記実施の形態 1 4では、電圧 V1を、約 4倍の電圧 V2に昇圧する昇圧形の D CZ D C電力変換装置について示したが、この実施の形態では、電圧 V2から電圧 V1に降圧する降圧形の D CZ D C電力変換装置について示す。

この実施の形態による D CZ D C電力変換装置の回路構成の主要部は図 1 8で示す回路構成と同様であるが、この場合、回路 A 4を駆動用インバータ回路に、回路 A 3、 A 2を整流回路に用いる。回路 A 1は、駆動用インバータ回路としての役割と、整流回路としての役割の両方を有しているが、後述する駆動用ゲー卜信号で駆動するため、ここでは駆動用インバータ回路と称す。また、ゲート信号生成部である制御回路 13fは、図 2 0に示す。なお、この場合、平滑コンデンサ Cs3の両端子に接続される電圧端子 Vし Vcomは、平滑コンデンサ Cs3の端子間から電圧 V1を出力する出力用端子となり、負荷が接続される。

[0108] 図 2 0に示すように、ゲート信号 Gatelし Gatel H. Gate2し Gate2H、 Gate3 し Gate3H、 Gate4し Gate4Hは、制御回路 13fにて生成される。制御回路 13fには、駆動用インバータ回路 A 4、 A 1を駆動するための駆動用ゲート信号 Gat e4し Gate4H、 Gatelし Gatel Hを生成する駆動用ゲート信号生成部 130Aと、整流回路 A 3、 A 2を駆動するための整流用ゲー卜信号 Gate3し Gate3H、 Gate2 し Gate2Hを生成する整流用ゲート信号生成部 130Bを有している。なお、この実施の形態においてもマイクロコンピュータ等の信号処理回路において、駆動用ゲー卜信号および整流用ゲー卜信号を生成している。

[0109] 次に動作について説明する。

駆動用ゲート信号 Gate4し Gate4H、 Gatelし Gatel Hは、 Lrと Crによる L C 直列共振にて定まる共振周期 2 tとほぼ同じ周期 Tでディーティー約 50%のオンオフ信号である。整流用ゲート信号 Gate3し Gate3H、 Gate2し Gate2Hは、駆動用ゲート信号と立ち上がりが一致すると共に立ち下がりタイミングが所定時間 ί" Η、てし早くなつている。

[01 10] 各回路 A 1 〜A 4の高圧側 M0SFETである Mos1 H、 Mos2H、 Mos3H、 Mos4Hがォン状態となると、電圧差があるため、平滑コンデンサ Cs4、 Cs3、 Cs2に蓄えられた一部のエネルギがコンデンサ Cr14に、コンデンサ Cr13、 Cr12に充電されたエネルギが平滑コンデンサ Cs3、 Cs2に、以下に示す経路で移行する。なお、 Mos3H、 Mos2Hでは、整流用パルスがオフ状態の時も M0SFETの寄生ダイォードによリソースからドレインに電流が流れるため、 L C直列体 LC13、 LC12の共振周期の 1 /2の期間 tで電流が流れ、その後寄生ダイォードの逆流防止機能により電流が遮断される。

Cs2=>Cs3=>Cs4=>Mos4H=>Lr14=>Cr14=>Mos1 H

Cr13=>Lr13=>Mos3H=>Cs3=>Cs2=>Mos1 H

Cr12=>Lr12=>Mos2H=>Cs2=>Mos1 H

[01 1 1 ] 次いで、各回路 A 1 〜A 4の低圧側 MOSFETである Mos1し Mos2し Mos3し Mo s4Lがオン状態となると、電圧差があるため、コンデンサ Cr14に充電されたェネルギが平滑コンデンサ Cs3、 Cs2、 Cs1に、平滑コンデンサ Cs1、 Cs2に蓄えられた一部のエネルギがコンデンサ Cr13、 Cr12に、以下に示す経路で移行する。なお、 Mos3し Mos2Lでは、整流用パルスがオフ状態の時も MOSFETの寄生ダィォードによリソースからドレインに電流が流れるため、 L C直列体 LC13、 L C12の共振周期の 1 /2の期間 tで電流が流れ、その後寄生ダイォードの逆流防止機能によリ電流が遮断される。

Cr14=>Lr14=>Mos4L=>Cs3=>Cs2=>Cs1 =>Mos1 L

Cs1 =^Cs2=>Mos3L=>Lr13=>Cr13=>Mos1 L

Cs1 =^Mos2L=>Lr12=>Cr12=>Mos1 L

[01 12] このように、コンデンサ Cr14、 Cr13、 Cr12の充放電により、電圧端子 VHhと VH I間に入力された電圧 V2を、約 1 /4倍に降圧された電圧 V1にして電圧端子 VL と Vcom間に出力する。また、各コンデンサ Cr14、 Cr13、 Cr12には、インダクタ Lr14、 Lr13、 Lr12が直列に接続されて L C直列体を構成するため、上記ェネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。

[01 13] また、この実施の形態においても、上記実施の形態 1 4と同様に、各 L C 直列体 LC14、 LC13、 LC12を流れる電流値を最小のものと等しくして、該電流値を低減できる。このため、エネルギ移行用の L C直列体 LC14、 LC13、 LC12 のインダクタ Lr、コンデンサ Crの電流定格を低減でき、インダクタ Lrとコンデンサ Crを小形化することができる。

また、この実施の形態では、整流回路 A 3、 2に1«03「£了を用ぃたため、ダイォードを用いたものに比して導通損失が低減でき、電力変換の効率が向上できる。

[01 14] また、整流回路 A 3、 2の1«03「£1"は、駆動用インバータ回路 A 4、 A 1 の M0SFETと同時にオン状態とし、期間 tの範囲内で駆動用インバータ回路 A 4、 A 1の M0SFETより早くオフ状態とする。整流回路 A 3、 A 2の M0SFETのオン期間を該 M0SFETの導通期間 tと一致させると導通損失を最小にできるが、上記のように M0SFETのオン状態を早く終了させても、寄生ダイオードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。

また、この実施の形態においても、整流用ゲート信号のパルスを、駆動用ゲー卜信号のパルスの立ち上がりタイミングから期間 tの範囲内で発生させるため、 L C直列体 LC12、 LC13、 LC14の共振周期の 1 /2の期間 tで電流が流れた後、電流は遮断され逆流しない。このため、 L C直列体 LC12、 LC13、 LC14 の共振現象を効果的に利用でき、しかも整流回路 A 3、 2に1«03「£了を用ぃたことで導通損失が低減できるため、変換効率の高い D CZ D C電力変換装置が実現できる。

[01 15] また、駆動用ゲー卜信号と整流用ゲー卜信号とを別々に生成する様にしたため、整流回路 A 3、 2の1«03「£1"を駆動用ィンバータ回路 4、 A 1の MOS FETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高い D CZ D C電力変換装置が確実に実現できる。

[0116] なお、この実施の形態 1 5においても、上記実施の形態 4〜6のようにコンデンサ Crに流れる電流を検出して整流回路 A 3、 A 2のゲー卜信号を形成してもよい。

[0117] また、上記実施の形態 1 4、 1 5では、入出力用の電圧端子 Vし Vcomを平滑コンデンサ Cs3の両端子に接続したが、平滑コンデンサ Cs2の両端子に接続しても良く、上記実施の形態 1 4、 1 5と同様の効果が得られる。さらに、整流回路の段数を増やした場合においても、他の回路に挟まれた中間に位置する回路の平滑コンデンサ Csの両端子に電圧端子 Vし Vcomを接続しても同様の効果が得られる。

[0118] また、上記実施の形態 1 4では V1 =>V2の昇圧形 D CZ D C電力変換装置について示し、上記実施の形態 1 5では V2=>V1の降圧形 D CZ D C電力変換装置について示したが、上記実施の形態 1 4、 1 5の機能を併せ持って双方向のエネルギ移行を実現することもできる。この場合、電圧端子 Vし Vcom. VHh 、 VH Iの電圧を制御回路に入力し、上記実施の形態 3と同様に、電圧端子の電圧に基づいて整流用ゲー卜信号と駆動用ゲー卜信号とを制御回路にて切リ替えることにより、昇降圧形の D CZ D C電力変換装置を実現する。また、上記実施の形態 5で示したように、検出電流を用いて昇圧動作用の整流用ゲー卜信号を生成する回路と降圧動作用の整流用ゲート信号を生成する回路とを備え、整流用ゲート信号と駆動用ゲート信号とを切り替えることによつても、昇降圧形の D CZ D C電力変換装置を実現できる。

[0119] また、上記実施の形態 1 4、 1 5において、各整流回路を、低圧側素子、高圧側素子としてそれぞれ 2つのダイォードを直列接続して各平滑コンデンザの両端子間に接続して構成しても良い。その場合、 M0SFETを駆動するためのゲート駆動回路、フォト力ブラ、電源ゲート信号は、駆動用インバータ回路に対するもの以外は削除され、制御回路から駆動用ゲー卜信号のみが出力される。整流回路内では電流がダイオードを流れるため、導通損失が発生するものであるが、上記各実施の形態 1 4、 1 5と同様の動作により、 L C直列体 LC12、 LC13、 LC14の共振現象を効果的に利用でき、変換効率の高い D C Z D C電力変換装置が実現できる。

[0120] 実施の形態 1 6 .

次に、この発明の実施の形態 1 6による D CZ D C電力変換装置を説明する。図 2 1は、この発明の実施の形態 1 6による D CZ D C電力変換装置の主要部の回路構成を示している。ゲート信号生成部は、実施の形態 1で示した図 2と同じである。

この実施の形態 1 6では、電圧端子 VLと Vcom間に入力された電圧 V1を、約 4倍に昇圧された電圧 V2にして電圧端子 VHと Vcom間に出力する機能を有する昇圧形の D CZ D C電力変換装置について示す。

[0121 ] この実施の形態では、図 2 1に示すように、図 1にて示した上記実施の形態 1とインダクタ Lrの配置が異なる。即ち、エネルギ移行用のコンデンサ Cr1 2、 Cr13、 Cr14は、回路 A 1と他の回路との間で中間端子間に接続されているが、該コンデンサ Cr12、 Cr13、 Cr14を充放電する経路に接続されるインダクタ Lr0、 LrU Lr2、 Lr3、 Lr4は、複数の MOSFETを接続する接続線と平滑コンデンサ Cs1、 Cs2、 Cs3、 Cs4の端子との間に接続される。

接続の詳細を説明する。平滑コンデンサ Cs4の高圧側端子と Mos4Hのドレイン端子の間にインダクタ Lr4、 Cs3の高圧側端子と Mos3Hのドレイン端子の間にインダクタ Lr3、 Cs2の高圧側端子と Mos2Hのドレイン端子の間にインダクタ Lr 2、 Cs1の高圧側端子と Mosl Hのドレイン端子の間にインダクタ Lr1、 Cs1の低圧側端子と Mosl Lのソース端子の間にインダクタ LrOがそれぞれ挿入されている

[0122] 各コンデンサ Crの容量値は略等しく、各インダクタ Lrのインダクタンス値も略等しくなつておリ、各コンデンサ Crの充放電経路において、インダクタ L rとコンデンサ Crのインダクタンス値と容量値から定まる共振周期の値は、それぞれ等しくなるように設定されている。この実施の形態では、各コンデンサ Crの充放電経路内には、当該コンデンサ Crと 2個のインダクタ Lrとが含まれるため、インダクタ Lrのインダクタンス値を Lr、コンデンサ Crの容量値を C 「とすると、共振周期は、 2 π (2Lr - Cr) ^{0 5}で計算される。

[0123] 上記実施の形態 1と同様に、回路 A 1は、電圧端子 VL_Vcom間に入力されるエネルギを、 MOSFET (Mos1し Mosl H) のオンオフ動作により高電圧側に送る駆動用インバータ回路に用いられる。回路 A 2、 A 3、 A 4は、駆動用ィンバータ回路で駆動された電流を整流し、エネルギを移行する整流回路として用いられる。ゲート信号 Gatelし Gate1 H、 Gate2し Gate2H、 Gate3し Gate3 H、 Gate4し Gate4Hについても、実施の形態 1と同様である（図 3参照）。

[0124] 次に動作について説明する。

平滑コンデンサ Cs1、 Cs2、 Cs3、 Cs4の容量値は、コンデンサ Cr12、 Cr13、 C r14の容量値と比較して十分大きな値に設定される。

[0125] 低圧側 MOSFETへのゲー卜信号の駆動用パルス 1 bおよび整流用パルス 2 b により各回路 A 1〜A 4の低圧側 MOSFETである Mos1し Mos2し Mos3し Mos4L がオン状態となると、電圧差があるため、平滑コンデンサ Cs1、 Cs2、 Cs3に蓄えられた一部のエネルギが、以下に示す経路でコンデンサ Cr12、 Cr13、 Cr14 に移行する。なお、 Mos2し Mos3し Mos4Lでは、整流用パルス 2 bがオフ状態の時も MOSFETの寄生ダイォードによリソースからドレインに電流が流れるため、上記共振周期の 1 /2の期間 tで電流 3 bが流れ、その後寄生ダイオードの逆流防止機能によリ電流が遮断される。

Cs1 =>Lr1 =>Mos2L=>Cr12=>Mos1 L=>LrO

Cs1 =^Cs2=>Lr2=>Mos3L=>Cr13=>Mos1 L=>LrO

Cs1 =>Cs2=>Cs3=>Lr3=>Mos4L=>Cr14=>Mos1 L=>LrO [0126] 次いで、高圧側 MOSFETへのゲー卜信号の駆動用パルス 1 aおよび整流用パルス 2 aによリ各回路 A 1〜 A 4の高圧側 MOSFETである Mos1 H、 Mos2H、 Mos3H 、 Mos4Hがオン状態となると、電圧差があるため、コンデンサ Cr12、 Cr13、 Cr 14に充電されたエネルギが、以下に示す経路で平滑コンデンサ Cs2、 Cs3、 Cs4 に移行する。なお、 Mos2H、 Mos3H、 Mos4Hでは、整流用パルス 2 aがオフ状態の時も MOSFETの寄生ダイォードによリソースからドレインに電流が流れるため、上記共振周期の 1 /2の期間 tで電流 3 aが流れ、その後寄生ダイオードの逆流防止機能によリ電流が遮断される。

Cr12=>Mos2H=>Lr2=>Cs2=>Lr1 =>Mos1 H

Cr13=>Mos3H=>Lr3=>Cs3=>Cs2=>Lr1 =>Mos1 H

Cr14=>Mos4H=>Lr4=>Cs4=>Cs3=>Cs2=>Lr1 =>Mos1 H

[0127] このように、コンデンサ Cr12、 Cr13、 Cr14の充放電により、平滑コンデンサ Cs1から平滑コンデンサ Cs2、 Cs3、 Cs4にエネルギを移行する。そして、電圧端子 VLと Vcom間に入力された電圧 V1を、約 4倍に昇圧された電圧 V2にして電圧端子 VHと Vcom間に出力する。また、各コンデンサ Cr12、 Cr13、 Cr14の充放電経路には、 2個のインダクタ Lr (LrO〜Lr4) が直列に接続されているため、上記エネルギの移行は共振現象を利用したものとなり、大きなエネルギ量を効率よく移行できる。

また、上記実施の形態 1と同様に、各コンデンサ Cr、インダクタ Lrを流れる電流値を低減でき、インダクタ Lrとコンデンサ Crを小形化することができる。

[0128] また、整流回路 A 2、 A 3、 A 4の MOSFETは、駆動用インバータ回路 A 1 の MOSFETと同時にオン状態とし、期間 tの範囲内で駆動用インバータ回路 A 1の MOSFETより早くオフ状態とする。整流回路 A 2、 A 3、 A 4の MOSFETのオン期間を該 MOSFETの導通期間 tと一致させると導通損失を最小にできるが、上記のように MOSFETのオン状態を早く終了させても、寄生ダイオードを介して導通するためその期間もエネルギは移行でき、また制御に係る遅延などによる問題を回避でき、信頼性が向上する。また、この実施の形態においても、整流用ゲート信号のパルスを、駆動用ゲー卜信号のパルスの立ち上がりタイミングから期間 tの範囲内で発生させるため、共振周期の 1/2の期間 tで電流が流れた後、電流は遮断され逆流しない。このため、インダクタ Lrとコンデンサ Crとによる共振現象を効果的に利用でき、しかも整流回路 A 2、 A 3、 4に1«03「£丁を用ぃたことで導通損失が低減できるため、変換効率の高い D CZ D C電力変換装置が実現できる。

[0129] また、駆動用ゲー卜信号と整流用ゲー卜信号とを別々に生成する様にしたため、整流回路 A 2、 A 3、 4の1«03「£1"を駆動用ィンバータ回路 1の1«03 FETとは別に容易に制御でき、上述した所望の動作を確実に実現でき、変換効率の高い D CZ D C電力変換装置が確実に実現できる。

[0130] なお、この実施の形態 1 6においても、上記実施の形態 4〜6のように、コンデンサ Crに流れる電流を検出して整流回路 A 2、 A 3、 A 4のゲート信号を形成してもよい。

[0131 ] この実施の形態 1 6では、エネルギ移行用のコンデンサ Crを充放電する経路に接続されるインダクタ LrO〜Lr4を、複数の M0SFETを接続する接続線と平滑コンデンサ Cs1、 Cs2、 Cs3、 Cs4の端子との間に接続する構成を、上記実施の形態 1に適用した場合を示した。このようなィンダクタ LrO〜Lr4の配置は、上記各実施の形態 2〜1 5にも同様に適用することができ、各実施の形態と同様の効果が得られる。

[0132] 実施の形態 1 7 .

次に、この発明の実施の形態 1 7による D CZ D C電力変換装置を説明する。図 2 2は、この発明の実施の形態 1 7による D CZ D C電力変換装置の回路構成を示すもので、主要部を示す。

この実施の形態 1 7では、電圧端子 VLと Vcom間に入力された電圧 V1を、約 4倍に昇圧された電圧 V2にして電圧端子 VHと Vcom間に出力するとともに、約 2倍に昇圧された電圧 V3にして電圧端子 VMと Vcom間に出力する機能を有する昇圧形の D CZ D C電力変換装置について示す。この場合、入力端子、出力端子との組み合わせは、 VL_Vcom、 VH_Vcomと VL_Vcom、 VM_Vcomとの 2組である。

[0133] 図 2 2に示すように、平滑コンデンサ Cs2の高電圧側端子に電圧端子 VMが接続されている。それ以外は、ゲート信号生成部も含めて実施の形態 1と同様の回路構成である。

この実施の形態は、上記実施の形態 1と同様の昇圧動作をするものであるが、電圧端子 VMを備えたため、電圧 V2に加えて電圧 V3も出力することができる。

入出力端子の対は 3組以上でも良く、このように入出力端子の対を複数組備えることにより、複数レベルの電圧に昇圧することができ、回路設計の自由度が向上する。

[0134] なお、この実施の形態では、昇圧形の D CZ D C電力変換装置について述ベたが、実施の形態 2のような降圧形の D CZ D C電力変換装置においても、中間の電圧端子 VMを備ええれば電圧 V1に加えて電圧 V3も出力することができる。また、実施の形態 3のような双方向の D CZ D C電力変換装置においても、中間の電圧端子 VMを備えれば電圧 V1に加えて電圧 V3も出力することができる。

また、このように入出力端子の対を複数組備えることは、上記各実施の形態 4〜 1 6にも同様に適用することができ、各実施の形態と同様の効果が得られる。

[0135] また、上記各実施の形態では、駆動用インバータ回路、整流回路内の半導体スイッチング素子に、ソース、ドレイン間に寄生ダイオードが形成されているパワー M0SFETを用いたが、 I G B T等、制御電極でオンオフ動作が制御できる他の半導体スイッチング素子でも良く、その場合ダイォードが逆並列接続されたものを用い、このダイォードがパワー M0SFETの寄生ダイォードの機能を果たす。これにより、上記各実施の形態と同様の制御により同様の効果が得られる。

また、上記各実施の形態は、整流回路の段数を変化させた、いろいろな電圧比の D C Z D C電力変換装置へも、発明を適用できることは言うまでもない。

[0136] 実施の形態 1 8.

上記各実施の形態による D CZD C電力変換装置を構成する複数の回路において、回路内の M0SFET、ゲート駆動回路、フォト力ブラ等を駆動するために備えられた電源 Vsk (Vs1〜Vs4) について、以下に説明する。

図 23は、電源 Vskの回路構成を示す図である。各回路、例えば上記実施の形態 1の回路 A 1〜A 4の電源 Vskは、各回路内の平滑コンデンサ Cs(k) (Cs1 〜Cs4) に発生する電圧を入力電圧 Vsi(k)として出力端子 Vsh(k)_Com(k)間に出力電圧 Vso(k)を生成する。

電圧 Vso(k)と Vsi (k)の基準電圧を Com (k)としている。平滑コンデンサ Cs(k) の高電圧側の端子は、 p形の M0SFETM2のソース端子に接続され、 M0SFETM 2のドレイン端子はダイォード D 1のカソード端子とチョークコイル L 1の一方の端子とに接続されている。ダイォード D 1のアノード端子は基準電圧 C om(k)に接続され、チョークコイル L 1の他方の端子はコンデンサ C 2の一方の端子に接続され、コンデンサ C 2の他方の端子は基準電圧 Com(k)に接続されている。コンデンサ Cs(k)、コンデンサ C 2、 M0SFETM2. ダイオード D 1 、チョークコイル L 1で非絶縁降圧形の DC/DCコンバータ 1 0を構成し、この DC/DCコンバータ 1 0を介して入力電圧 Vsi (k)は出力電圧 Vso(k)に変換される

[0137] コンデンサ C 1とコンデンサ C 2とツエナーダイォード Z 1とは並列に接続され、ツエナーダイォード Z 1のアノード端子側は基準電圧 Com(k)に接続され、ツエナーダイォード Z 1のカソード端子側はチヨークコイル L 1の端子に接続されている。この C 1、 C2、 Z 1の並列体に出力電圧 Vso(k)が発生する。電圧 Vso(k)は、クロック発生回路 d 1、誤差増幅回路 d 2、コンパレータ回路 d 3に供給され、各回路 d 1〜d 3は動作する。なお、誤差増幅回路 d 2、コンパレータ回路 d 3への電圧 Vso(k)の供給は、図示を省略するクロック発生回路 d 1の出力は、抵抗 R3とコンデンサ C3とで構成する鋸波形成部を介して、コンパレータ回路 d 3の入力の一方に入力される。誤差増幅回路 d 2の入力の一方には、抵抗 R 2とツエナーダイオード Z 2とで構成される目標電圧が入力され、入力の他方には、 Vso (k)の測定電圧が抵抗 R 3と R 4で分圧されて入力されている。また、誤差増幅回路 d 2の出力は、コンパレータ回路 d 3の入力の他方に入力され、その接続点は抵抗 R 5と R 6の接続点に接続される。抵抗 R 5の他方の端子は電圧 Vso (k)の出力端子 V sh (k)に接続され、抵抗 R 6の他方の端子は基準電圧 Com (k)に接続される。コンパレータ回路 d 3の出力端子は、 n形の M0SFETM 1のゲー卜端子に接続され、 M0SFETM 1のソース端子は基準電圧 Com (k)に、ドレイン端子は抵抗 R 7の一方の端子に接続されている。抵抗 R 7の他方の端子は、 M0SFETM 2 のゲート端子と抵抗 R 8の一方の端子とに接続されている。また、抵抗 R 8 の他方の端子は、 M0SFETM 2のソース端子に接続されている。

[0138] このように構成される電源 Vskの動作について説明する。降圧動作の場合、エネルギ源が VH_Vcom間に接続されるので、平滑コンデンサ Cs (k)には電圧が発生し電源 Vskが動作する。

一方、昇圧動作の場合、 VL_Vcom間にエネルギ源が接続されて平滑コンデンサ Cs1に電圧が発生するが、それ以外の平滑コンデンサ Cs (k)は、動作開始時には電圧が発生していない状態である。しかし、平滑コンデンサ Cs1の電圧で電源 Vs1が動作して、回路 A 1内の M0SFETがオンオフ動作することにより、回路 A 2〜 A 4の M0SFETの寄生ダイォードが動作し、エネルギが平滑コンデンサ Cs2、 Cs3、 Cs4に移行する。この寄生ダイオードを用いた動作の電力変換効率は良いものではないが、各平滑コンデンサ Cs (k)にエネルギが移行するのに 1秒も時間を要しない。このように、各平滑コンデンサ Cs (k)に電圧が発生し各電源 Vskが動作する。

[0139] 動作の詳細について述べる。平滑コンデンサ Cs (k)に電圧が形成されると、抵抗 R 1を介してコンデンサ C 1、 C 2を充電する。電圧はッ Iナーダイォード Z 1のツエナー電圧となり、ここでは 1 6 Vとしている。この電圧の供給により、 C 1、 C 2、 Z 1の並列体に出力電圧 Vso (k)が発生して、クロック発生回路 d 1、誤差増幅回路 d 2、コンパレータ回路 d 3に供給され、各回路 d 1〜d 3は動作するとともに、電源 Vskが動作する。

抵抗 R 1は、電力損失を抑えるため比較的大きな抵抗値にしているため、電源 Vskの動作前における抵抗 R 1を介したエネルギ供給では、各回路内の M0 SFETを動作させるのに十分ではない。電源 Vskが動作開始すると、非絶縁形の DC/DCコンバータ 1 0が動作して該 DC/DCコンバータ 1 0を介して電圧 Vsi (k) から電圧 Vso(k)に変換され、そのエネルギ量は、各回路内の M0SFETを動作させるのに十分である。

[0140] 図 24は、コンパレータ回路 d 3の誤差増幅回路 d 2側の入力端子の電圧 Daと、クロック発生回路 d 1側の入力端子の電圧 D bと、出力端子の電圧 Dcと、 M0SFETM2のゲート電圧 D dを示す。誤差増幅回路 d 2は、 2つの入力端子間の電圧がゼロになるような電圧 Daを出力する。すなわち、出力電圧 Vso(k) (1 5 V) が、ツエナーダイオード Z 2が定める目標電圧（1 5 V) になるように電圧 D aを定める。電圧 D bは鋸波状の電圧であり、クロック発生回路 d 1からの矩形波電圧を CR回路を介することにより形成されている。電圧 Daと D bがコンパレータ回路 d 3で比較されて矩形波電圧 D cが形成される。例えば、出力電圧 Vso(k)を抑える場合には、電圧 Daが低くなリ、結果として矩形波電圧 Dcのハイ電圧期間は短くなる。矩形波電圧 D cによリ M0SFETM 1がオンオフし、 M0SFETM 1のソース端子の電圧を基準として M0SFETM2のゲー卜端子の電圧がロウハイと変化する。 M0SFETM2は p形 M0SFETなので、ロウでオン、ハイでオフの動作となる。抵抗 R7と R8 との分圧により、 M0SFETM2のゲート■ソース間電圧は最大定格以内になるようになつている。このように M0SFETM2が、オン時間を制御されてオンォフ動作することにより、平滑コンデンサ Cs(k)からエネルギを移行し出力端子 Com(k)、 Vsh(k)間の電圧 Vso(k)が所定の電圧（1 5V) になるように制御される。

[0141] この実施の形態では、 DCZDC電力変換装置を構成する各回路を駆動する電源 Vskを、各回路内の平滑コンデンサ Cs(k)から非絶縁形の DC/DCコンバータ 1 0を介して電力供給するように構成した。このため、入力電圧部と各電源 Vsk間の配線やそのためのコネクタ等が不要で、またトランスを用いて各電源間を絶縁する必要もなく、小型で変換効率の良い電源構成となる。これにより、 DCZDC電力変換装置の高効率化、小型化が図れる。

[0142] なお、上記実施の形態では、入力電圧 Vsi(k)が 20 V以上を想定して DC/DC コンバータ 1 0は降圧形の回路構成を示したが、入力電圧 Vsi(k)が低い、例えば 1 OV以下の場合は昇圧形の DC/DCコンバータ 1 0を用いる。

[0143] また上記実施の形態では、 DCZDC電力変換装置の各回路を駆動する電源 Vskの基準電圧を Com (k)とし、各回路内のゲー卜駆動回路等の制御部を基準電圧 Com (k)で構成しているが、各回路内のゲー卜駆動回路等の制御部を電圧端子 Vcomの電圧基準で構成し、電源 Vskの基準電圧を Vcomとして電圧 Vcom基準で M0SFETM2を駆動しても良く、配線の引き回しが多少複雑になるが、変換効率の良い電源構成となる。

産業上の利用可能性

[0144] 駆動用インバータ回路と整流回路とから成る複数の回路毎に平滑コンデンサを並列配置して、エネルギ移行用コンデンサの充放電を利用する DCZD C電力変換装置に広く適用できる。

Claims

請求の範囲

[1] 半導体スィツチング素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンザの正負端子間に接続して成る 3以上の回路を直列に接続して、該複数の回路の内、所定の 1回路と他の各回路との間にそれぞれエネルギ移行用のコンデンサを接続し、かつ、該コンデンサを充放電する経路にインダクタを配し、

上記複数の回路の内、所定の回路を駆動用インバータ回路に用い、他の回路を整流回路に用いて、上記コンデンサの充放電により直流 Z直流変換を行うことを特徴とする D CZ D C電力変換装置。

[2] 上記各回路内の上記高圧側素子と上記低圧側素子との接続点を中間端子として、上記所定の 1回路と他の各回路との間となる該中間端子間に、上記コンデンザと上記ィンダクタとの直列体をそれぞれ接続したことを特徴とする請求項 1に記載の D CZ D C電力変換装置。

[3] 上記各回路内の上記高圧側素子と上記低圧側素子との接続点を中間端子として、上記所定の 1回路と他の各回路との間となる該中間端子間に上記コンデンサをそれぞれ接続し、上記高圧側素子および上記低圧側素子の接続線と上記平滑コンデンザの端子との間に上記ィンダクタをそれぞれ接続したことを特徴とする請求項 1に記載の D CZ D C電力変換装置。

[4] 上記駆動用ィン / 一タ回路内の上記各半導体スイツチング素子のォンオフ制御のための駆動用ゲー卜信号を生成する駆動用ゲー卜信号生成手段と、上記整流回路内の上記各半導体スイッチング素子のオンオフ制御のための整流用ゲー卜信号を、上記駆動用ゲー卜信号とは別に生成する整流用ゲー卜信号生成手段とを備えたことを特徴とする請求項 1〜 3のいずれか 1項に記載の D CZ D C電力変換装置。

[5] 上記各コンデンサのコンデンサ容量と該各コンデンサの充放電経路内の上記各ィンダクタのインダクタンスとで決まる共振周期はそれぞれ等しく、上記整流用ゲー卜信号は、上記駆動用ゲー卜信号の各パルスの立ち上がりタイミングから上記共振周期の 1 Z 2の期間の範囲内で発生されるパルスから成ることを特徴とする請求項 4に記載の D CZ D C電力変換装置。

[6] 上記整流用ゲート信号の各パルスは、上記駆動用ゲート信号のパルスと、立ち上がリタイミングがー致すると共に立ち下がリタイミングが所定時間早いことを特徴とする請求項 5に記載の D CZ D C電力変換装置。

[7] 上記整流用ゲー卜信号の各パルスは、パルス幅が上記共振周期の 1 Z 2と該一致することを特徴とする請求項 5に記載の D CZ D C電力変換装置。

[8] 上記整流回路に接続される上記コンデンサを流れる電流を検出する電流検出手段を備え、上記整流用ゲート信号生成手段は、上記電流検出手段による検出電流に応じて上記整流用ゲー卜信号を生成することを特徴とする請求項

5に記載の D CZ D C電力変換装置。

[9] 上記直流 Z直流変換は昇圧動作による電力変換であり、上記所定の 1回路が上記駆動用ィンバータ回路であることを特徴とする請求項 1〜 3のいずれか 1項に記載の D CZ D C電力変換装置。

[10] 上記直流 Z直流変換は降圧動作による電力変換であり、上記所定の 1回路以外の他の各回路が上記駆動用ィンバータ回路であることを特徴とする請求項 1〜3のいずれか 1項に記載の D CZ D C電力変換装置。

[11 ] 上記所定の 1回路は、両側が上記複数の回路内の他の回路に接続されて中間に位置することを特徴とする請求項 1〜 3のいずれか 1項に記載の D CZ

D C電力変換装置。

[12] 上記各半導体スイッチング素子は、ソース，ドレイン間に寄生ダイオードを有するパワー M O S F E丁、あるいはダイオードを逆並列に接続した半導体スィツチング素子であることを特徴とする請求項 1〜 3のいずれか 1項に記載の D CZ D C電力変換装置。

[13] 上記各回路は、該回路を動作させるための電源回路を備え、該各電源回路は、上記各回路内の平滑コンデンサから D CZ D Cコンバータを介して電力供給することを特徴とする請求項 1〜 3のいずれか 1項に記載の D CZ D C 電力変換装置。

[14] 上記平滑コンデンサの端子に接続される、該 D CZ D C電力変換装置の入出力用端子の対を複数組備えることを特徴とする請求項 1〜 3のいずれか 1 項に記載の D CZ D C電力変換装置。

[15] 半導体スィツチング素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンザの正負端子間に接続して成る駆動用ィンバータ回路と、ダイオード素子から成る高圧側素子および低圧側素子を直列接続して平滑コンデンザの正負端子間に接続して成る整流回路とによる 3以上の回路を直列に接続して、該複数の回路の内、所定の 1回路と他の各回路との間にそれぞれェネルギ移行用のコンデンサを接続し、かつ、該コンデンサを充放電する経路にインダクタを配し、

上記コンデンサの充放電によリ直流 Z直流変換を行うことを特徴とする D CZ D C電力変換装置。

[16] 上記各回路内の上記高圧側素子と上記低圧側素子との接続点を中間端子として、上記所定の 1回路と他の各回路との間となる該中間端子間に、上記コンデンザと上記ィンダクタとの直列体をそれぞれ接続したことを特徴とする請求項 1 5に記載の D CZ D C電力変換装置。

[17] 上記各回路内の上記高圧側素子と上記低圧側素子との接続点を中間端子として、上記所定の 1回路と他の各回路との間となる該中間端子間に上記コンデンサをそれぞれ接続し、上記高圧側素子および上記低圧側素子の接続線と上記平滑コンデンザの端子との間に上記ィンダクタをそれぞれ接続したことを特徴とする請求項 1 5に記載の D CZ D C電力変換装置。

[18] 上記各コンデンサのコンデンサ容量と該各コンデンサの充放電経路内の上記各ィンダクタのインダクタンスとで決まる共振周期はそれぞれ等しく設定されることを特徴とする請求項 1 5〜 1 7のいずれか 1項に記載の D CZ D C電力変換装置。

[19] 上記直流 Z直流変換は昇圧動作による電力変換であり、上記所定の 1回路が上記駆動用インバータ回路であることを特徴とする請求項 1 5〜 1 7のいずれか 1項に記載の D CZ D C電力変換装置。

[20] 上記直流 Z直流変換は降圧動作による電力変換であり、上記所定の 1回路以外の他の各回路が上記駆動用ィンバータ回路であることを特徴とする請求項 1 5〜1 7のいずれか 1項に記載の DCZ DC電力変換装置。

[21] 上記所定の 1回路は、両側が上記複数の回路内の他の回路に接続されて中間に位置することを特徴とする請求項 1 5〜1 7のいずれか 1項に記載の D

CZDC電力変換装置。

[22] 上記各半導体スイッチング素子は、ソース，ドレイン間に寄生ダイオードを有するパワー MOS FE丁、あるいはダイオードを逆並列に接続した半導体スイッチング素子であることを特徴とする請求項 1 5〜1 7のいずれか 1 項に記載の D CZD C電力変換装置。

[23] 上記駆動用インバータ回路は、該回路を動作させるための電源回路を備え

、該電源回路は、上記駆動用インバータ回路内の平滑コンデンサから DCZ

DCコンバータを介して電力供給することを特徴とする請求項 1 5〜1 7のいずれか 1項に記載の D CZD C電力変換装置。

[24] 上記平滑コンデンサの端子に接続される、該 DCZDC電力変換装置の入出力用端子の対を複数組備えることを特徴とする請求項 1 5〜1 7のいずれか 1項に記載の D CZD C電力変換装置。