JP5067430B2 - コンバータ回路 - Google Patents
コンバータ回路 Download PDFInfo
- Publication number
- JP5067430B2 JP5067430B2 JP2010021254A JP2010021254A JP5067430B2 JP 5067430 B2 JP5067430 B2 JP 5067430B2 JP 2010021254 A JP2010021254 A JP 2010021254A JP 2010021254 A JP2010021254 A JP 2010021254A JP 5067430 B2 JP5067430 B2 JP 5067430B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- state
- output
- circuit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
このような観点から、電源装置は、高効率化および小型化が可能なスイッチングレギュレータを採用している。軽負荷状態で高い効率を達成できるスイッチングレギュレータとして、同期整流昇圧PFM制御型の電源装置が知られている。
ここで、コンパレ一夕UOは、出力電圧VBoostと目標電圧VBSETを比較する。
電源装置は、上記コンパレ一夕UOによる比較結果等を基に、スイッチSWL,SWHのオン/オフをそれぞれ制御する制御信号HCNT,LCNTを生成する。
ただし、スイッチSWL,SWHがMOSFETであるため、それぞれ寄生ダイオードDL,DHが存在する。
(A状態)
A状態では、図8に示すように、制御信号HCNT,LCNTにより、スイッチSWLがオンになり、スイッチSWHがオフになっている。
入力側端子TinからインダクタL、スイッチSWLのD(ドレイン)−S(ソース)間を経由して、グランドへ電流が流れる。これにより、インダクタLにエネルギが蓄積される。そして、スイッチSWLに流れる電流が一定値を超えると、インダクタLに目標エネルギが蓄積された判断して、B状態へと遷移するように、制御信号HCNT,LCNTが切り換えられる。
B状態では、図9に示すように、制御信号HCNT,LCNTにより、スイッチSWHがオンになり、スイッチSWLがオフになっている。
これにより、インダクタLに蓄えられたエネルギに応じて、出力側に電流が流れ、出力電圧VBoostが上昇する。
そして、インダクタLに蓄えられたエネルギが枯渇し、端子SWの電圧が出力電圧VBoostより低くなると、出力電圧VBoost側から入力側端子Tin側への電流逆流が始まる。上記電源装置は、上記電流逆流を検出すると、C状態へと遷移するように、制御信号HCNT,LCNTを切り換える。
C状態では、図10に示すように、制御信号HCNT,LCNTにより、スイッチSWHがオフになり、スイッチSWLがオフになっている。
これにより出力側端子Toutに接続されている負荷Ioによって出力側コンデンサCが放電され、出力電圧VBoostは降下していく。
そして、出力電圧VBoostが目標電圧VBSETより降下して、コンパレータUOの出力VSETdetがローレベルからハイレベルに切り換る。
上記電源装置は、出力VSETdetがハイレベルに切り換ったことを検出すると、A状態に遷移するように、制御信号HCNT,LCNTを切り換える。
(問題点1:VIN>VBSET+VHon)
入力電圧VINが出力電圧VBoostの目標電圧VBSETに寄生ダイオードDHのダイオード電圧VHonを加えた電圧よりも高い場合は、寄生ダイオードDHが常にオンするため、出力電圧Voostは目標電圧VBSETより低くならない。
そのため、上述したC状態において、「電圧VBoostが目標電圧VBSETより低くなる」という条件が満たされることはなく、A,B状態に遷移することはない。
この場合、出力電圧VBoostは、入力電圧VINからダイオードDHのダイオード電圧VHon分だけ降下したものになる。電源装置は、この状態において、常に負荷電流Ioに電圧VHonを乗じた電力を損失することになり、消費電力が大きいという問題がある。
図12に示すように、入力電圧VINが、電圧VBoostの目標電圧VBSETより高く、且つ、電圧VBoostに寄生ダイオードDHのダイオード電圧VHonを加えた電圧より低い場合は、A、B、Cの各状態に順次遷移する。
また、電源装置の構成によっては、電圧リップルのために、回路が誤動作してしまうことも懸念される。
好適には、本発明の昇圧回路の前記制御手段は、前記第2のスイッチング素子に流れる電流の極性に応じて、前記昇圧コンバータを前記第2の状態から前記第3の状態へ遷移させる。
好適には、本発明の昇圧回路の前記制御手段は、前記第1の状態において前記第1のスイッチング素子に流れる電流が一定値を超えると、前記昇圧コンバータを前記第2の状態へ遷移させる。
好適には、本発明の昇圧回路の前記制御手段は、前記第3の状態において前記出力電圧が前記目標電圧より低くなると、前記昇圧コンバータを前記第1の状態に遷移させる。
図1に示すように、電源装置1は、例えば、同期整流昇圧PFM制御型の電源装置であり、制御回路モジュール5および昇圧回路モジュール7を有する。
昇圧回路モジュール7は、B状態では、スイッチSWHがオンであるため、出力電圧VBoostが入力電圧VINに近くなり、電力損失を小さくできる。
また、昇圧回路モジュール7は、上記条件を満たす間、B状態が保持されることから、出力電圧VBoostは入力電圧VIN付近の一定電圧に保持され、電圧リップルを抑制できる。
<制御回路モジュール5>
図1に示すように、制御回路モジュール5は、例えば、信号生成回路9、コンパレータ11、コンパレータ13、AND回路21、NOR回路23、NOR回路25、NOT回路31、AND回路33を有する。
ここで、制御回路モジュール5が本発明の制御手段の一例である。また、A状態が本発明の第1の状態の一例であり、B状態が本発明の第2の状態の一例であり、C状態が本発明の第3の状態の一例である。
信号生成回路9は、A状態において、昇圧回路モジュール7のスイッチSWLのソース/ドレイン間に一定値以上の電流が流れると、B状態に遷移させるために、制御信号HCNT1をローレベル(L)に設定し、制御信号LCNT1をローレベル(L)に設定する。
ここで、スイッチSWLのソース(S)/ドレイン(D)間に一定値以上の電流が流れるか否かは、例えば、当該電流のピーク値あるいは平均値を基に判断される。
ここで、インダクタLの一端の端子67の電圧が出力側端子71の出力電圧VBoostより低くなったか否かは、端子67の電圧と出力電圧VBoostとを比較する比較回路からの出力を基に信号生成回路9で行う。
ここで、出力側端子71の出力電圧VBoostの電圧がVBoostの目標電圧VBSETより低くなったか否かは、コンパレータUOからの出力VSETdetを基に信号生成回路9で判断する。
ここで、電圧OVREFは、目標電圧VBSETより高い。なお、目標電圧VBSETは、C状態においてA状態に切り換えるタイミングを決定するために、出力側端子71の出力電圧VBoostと比較される基準電圧である。具体的には、電圧VBoostが目標電圧VBSETより低くなると、C状態からA状態に切り換えられるように制御される。
コンパレータ11の出力OVdetは、出力電圧VBoostが電圧OVREFより高い状態でハイレベル(H)となり、そうでない状態でローレベル(L)となる。
コンパレータ13の出力VINdetは、昇圧回路モジュール7を強制的にB状態に切り換えるための条件として用いられる。
出力OVdetによる条件を用いたのは、電源装置1の起動時に、A状態の後に、強制的にB状態に保持されてしまうことを防止するためである。
また、目標電圧VBSETより高い電圧OVREFを用いたのは、電圧VBoostに重畳するノイズ等の影響により動作が不安定になることを防止するためである。
コンパレータ13の出力VINdetは、電圧(VIN+VOFFSET)が電圧VBoostより高い状態でハイレベルとなり、そうでない状態でローレベルとなる。
コンパレータ13の出力VINdetは、昇圧回路モジュール7を強制的にB状態に切り換えるための条件として用いられる。
出力VINdetによる条件は、入力電圧VINが出力電圧VBoostより高いという、従来技術で説明した(問題点1)、(問題点2)が生じるような通常の昇圧動作が行われない状態になったときに満たされる。
また、入力電圧VINより高い電圧(VIN+VOFFSET)を用いたのはノイズ等の影響により動作が不安定になることを防止するためである。
NOR回路23は、コンパレータ11の出力OVdetと、信号生成回路9からの制御信号HCNT1との否定論理和をNOR回路25に出力する。
NOR回路25は、AND回路21およびNOR回路23の出力の否定論理和を制御信号HCNT2としてスイッチSWHのゲートに出力する。
AND回路33は、信号生成回路9からの制御信号LCNT1と、NOT回路31の出力の論理積を制御信号LCNT2としてスイッチSWLのゲートに出力する。
図2に示すように、出力VINdet,OVdetの双方がハイレベル(H)の場合、すなわち、「電圧VBoostが電圧OVREFより高い」、「電圧(VIN+VOFFSET)が、電圧VBoostより高い」の双方の条件が満たされた場合に、制御信号HCNT2,LCNT2の双方がローレベル「L」になる。これにより、スイッチSWLがオフになり、スイッチSWHがオンになり、B状態に強制的に切り換る。
また、図2に示すように、「出力VINdetがローレベルであり、且つ,OVdetがハイレベルの場合」には、制御信号HCNT2がハイレベルになり、制御信号LCNT2がローレベルになる。このとき、スイッチSWH、SWLは共にオフ状態になり、C状態となる。
昇圧回路モジュール7は、例えば、スイッチSWH、スイッチSWL、寄生ダイオードDH、寄生ダイオードDL、入力側端子61、インダクタL、出力側端子71、出力側キャパシタC、コンパレータUOを有する。
昇圧回路モジュール7が本発明の昇圧コンバータの一例である。また、入力側端子61が本発明の入力端子の一例であり、出力側端子71が本発明の出力端子の一例である。
また、インダクタLが本発明のインダクタの一例であり、出力側キャパシタCが本発明のキャパシタの一例であり、スイッチSWLが本発明の第1のスイッチング素子の一例であり、スイッチSWHが本発明の第2のスイッチング素子の一例である。
ここで、出力側キャパシタCは、B状態においてインダクタLからスイッチSWHを介して流入した電流に応じた電荷を蓄積する。出力側キャパシタCの蓄積電荷に応じて電圧VBoostが決まる。
負荷75は、昇圧後の出力電圧VBoostによって電源を供給される回路である。
スイッチSWHのソース(S)/ドレイン(D)間には、それと並列に、ドレイン(D)からソース(S)を順方向とする寄生ダイオードDHが存在している。
スイッチSWHのゲート(G)には、制御回路モジュール5のNOR回路25からの制御信号HCNT2が印加される。
スイッチSWHは、PチャネルのMOSトランジスタであり、ゲート(G)に印加される制御信号HCNT2がローレベル(L)の場合にドレイン(D)−ソース(S)間がオンになり、制御信号HCNT2がハイレベル(H)の場合にドレイン(D)−ソース(S)間がオフになる。
スイッチSWLのソース(S)はグランドに接続されている。
スイッチSWLのソース(S)/ドレイン(D)間には、それと並列に、ソース(S)からドレイン(D)を順方向とする寄生ダイオードDHが存在している。
スイッチSWLのゲート(G)には、制御回路モジュール5のNOR回路33からの制御信号LCNT2が印加される。
スイッチSWLは、NチャネルのMOSトランジスタであり、ゲート(G)に印加される制御信号LCNT2がハイレベル(H)の場合にドレイン(D)−ソース(S)間がオンになり、制御信号LCNT2がローレベル(H)の場合にドレイン(D)−ソース(S)間がオフになる。
インダクタLの他端は、入力側端子61に接続され、電圧VINが印加されている。
入力側端子61には、入力電圧VINを供給するバッテリーが接続されている。
インダクタLには、A状態(スイッチSWHがオフ、スイッチSWLがオンの状態)で、入力側端子61からスイッチSWLを介して電流が流れてエネルギが蓄積される。また、インダクタLに蓄積されたエネルギによって、B状態(スイッチSWHがオン、スイッチSWLがオフの状態)においてインダクタLからスイッチSWHを介してキャパシタCに電流が流れる。これにより、出力側キャパシタCに電荷が蓄えられて出力側端子71の出力電圧VBoostが上昇する。
コンパレータUOの+端子には、VBoostの目標電圧であるVBSETが印加されている。
コンパレータUOから出力される信号VSETdetは、出力側端子71の出力電圧VBoostが目標電圧VBSETより低くなると、ローレベル(L)からハイレベル(H)に切り換る。
信号VSETdetは、コンパレータUOから制御回路モジュール5の信号生成回路9に出力される。
<第1動作例>
本動作例では、C状態において、電圧VINが出力電圧VBoostの目標電圧VBSETに寄生ダイオードDHのダイオード電圧VHonを加えた電圧よりも高くなった場合、すなわち従来技術において前述した(問題点1)が発生する場合になったときの電源装置1の動作例を説明する。
この場合、寄生ダイオードDHがオンすると、C状態からA状態への遷移条件である「出力電圧VBoostが目標電圧VBSETより小さい」という条件は満たされない。すなわち、出力電圧VBoostは目標電圧VBSETより大きい。
しかしながら、出力電圧VBoostが電圧OVREF(>VBSET)より高いという条件を満たしている場合には、コンパレータ11の出力OVdetがハイレベル(H)になる。
このようなB状態への切り換りは、信号生成回路9が発生する制御信号HCNT1,LCNT1とは無関係に強制的に行われる。
このとき、図4に示すように、損失電力はスイッチSWLのドレイン(D)−ソース(S)間の抵抗成分Ron(SWH)に応じた電圧V(SWH)に電流Ioを乗じたものになる。
ここで、電圧V(SWH)は、ダイオード電圧VHonより大幅に小さいため、従来技術に比べて、損失電力を大幅に小さくできる。
本動作例では、入力電圧VINが、出力電圧VBoostの目標電圧VBSETより高く、且つ、出力電圧VBoostに寄生ダイオードDHのダイオード電圧VHonを加えた電圧より低い場合、すなわち従来技術において前述した(問題点2)が発生する場合における電源装置1の動作例を説明する。
すなわち、電源装置1は、A状態において、図5に示すように、出力電圧VBoostは、電圧OVREFより低く、出力OVdetはローレベル(L)を示している。そのため、図2に示すように、制御信号HCNT2,LCNT2は、それぞれ制御信号HCNT1,LCNT1と一致する。
一方、本動作例の前提では、電圧「VIN+VOFFSET」が出力電圧VBoostより大きく、コンパレータ13の出力VINdetがハイレベル(H)になっている。
これにより、昇圧回路モジュール7は、スイッチSWHがオンになり、スイッチSWLがオフになり、B状態に切り換る。
そして、電圧VBoostが電圧OVREFより大きくなり、出力OVdetがハイレベル(H)に切り換る。
これにより、電圧VBoostの波形は、図4に示すようになり、従来の図12に示すような電圧リップルを抑制できる。
本動作例では、通常の昇圧動作が行われる場合を説明する。
この場合には、電圧「VIN+VOFFSET」が電圧VBoostより低く、コンパレータ13の出力VINdetがローレベル(L)になっている。
そのため、図2に示すように、制御信号HCNT2,LCNT2は、それぞれ制御信号HCNT1,LCNT1と一致する。
従って、電源装置1は、以下に示すように、A,B,C状態を順に切り換える。
A状態では、図1に示す制御信号HCNT2,LCNT2により、スイッチSWHがオフになり、スイッチSWLがオンになっている。
入力側端子61からインダクタL、スイッチSWLのD(ドレイン)−S(ソース)間を経由して、グランドへ電流が流れる。これにより、インダクタLにエネルギが蓄積される。そして、スイッチSWLに流れる電流が一定値を超えると、インダクタLに目標エネルギが蓄積された判断して、B状態へと遷移するように、制御信号HCNT2,LCNT2が切り換えられる。
B状態では、制御信号HCNT2,LCNT2により、スイッチSWHがオンになり、スイッチSWLがオフになっている。
これにより、インダクタLに蓄えられたエネルギに応じて、出力側に電流が流れ、出力電圧VBoostが上昇する。
そして、インダクタLに蓄えられたエネルギが枯渇し、端子67の電圧が出力電圧VBoostより低くなると、出力電圧VBoost側から入力端子61側への電流逆流が始まる。信号生成回路9は、上記電流逆流を検出すると、C状態へと遷移するように、制御信号HCNT2,LCNT2を切り換える。
C状態では、制御信号HCNT2,LCNT2により、スイッチSWHがオフになり、スイッチSWLがオフになっている。
これにより出力側に接続されている負荷Ioによって出力側コンデンサCが放電され、出力電圧VBoostは降下していく。
そして、出力電圧VBoostが目標電圧VBSETより降下して、コンパレータUOの出力VSETdetはローレベルからハイレベルに切り換る。
信号生成回路9は、出力VSETdetがハイレベルに切り換ったことを検出すると、A状態に遷移するように、制御信号HCNT2,LCNT2を切り換える。
昇圧回路モジュール7は、B状態では、スイッチSWHがオンであるため、寄生ダイオードDHに順電流が流れる場合に比べて電力損失を小さくできる。
また、昇圧回路モジュール7は、上記条件を満たす間、B状態が保持されることから、出力電圧VBoostは入力電圧VIN付近の一定電圧に保持され、電圧リップルを抑制できる。
図6は、本発明のその他の実施形態に係る電源装置101の構成図である。
図6に示すように、電源装置101は、制御回路モジュール105の論理回路と昇圧回路モジュール107の一部が電源装置1とは異なる。
以下、相違点のみを説明する。
電源装置101の昇圧回路モジュール107は、スイッチSWHaがNチャネルのMOSトランジスタである。
AND回路21は、コンパレータ11の出力VINdetとコンパレータ13の出力VINdetとの論理積をOR回路125に出力する。
NOT回路131は、コンパレータ11の出力OVdetを反転してAND回路33,123に出力する。
AND回路123は、信号生成回路9からの制御信号HCNT1と、NOT回路131の出力との論理積をOR回路125に出力する。
OR回路125は、AND回路21およびAND回路123の出力の論理和を制御信号HCNT2としてスイッチSWHのゲートに出力する。
図7に示すように、出力VINdet,OVdetの双方がハイレベル(H)の場合、すなわち、「電圧VBoostが電圧OVREFより高い」、「電圧(VIN+VOFFSET)が、電圧VBoostより高い」の双方の条件が満たされた場合に、制御信号HCNT2がハイレベル(H)になり、制御信号LCNT2がローレベル「L」になる。これにより、スイッチSWHがオンになり、スイッチSWLがオフになり、B状態に強制的に切り換る。
また、図7に示すように、「出力VINdetがローレベルであり、且つ,OVdetがハイレベルの場合」には、制御信号HCNT2,LCNT2の双方がローレベルになる。
すなわち、当業者は、本発明の技術的範囲またはその均等の範囲内において、上述した実施形態の構成要素に関し、様々な変更、コンビネーション、サブコンビネーション、並びに代替を行ってもよい。
上述した実施形態では、スイッチSWHをオン状態にすることで強制的にB状態に遷移させたが、スイッチSWHとは別に入力側端子61と出力側端子71とを接続するパスを設けて、このパスを接続状態にすることでB状態に遷移させてもよい。
Claims (4)
- 電圧入力端子と第1のノードとの間に接続されたインダクタンス素子と、上記第1のノードと第1の電圧端子との間に接続された第1のMOSトランジスタと、上記第1のノートと電圧出力端子との間に接続された第2のMOSトランジスタと、上記電圧出力端子に接続された出力容量素子と、上記第1及び第2のMOSトランジスタをPFM制御する制御回路とを有するコンバータ回路であって、
上記制御回路が、
上記第1及び第2のMOSトランジスタがそれぞれ導通状態及び非導通状態となる第1の状態、上記第1及び第2のMOSトランジスタがそれぞれ非導通状態及び導通状態となる第2の状態、又は上記第1及び第2のMOSトランジスタが何れも非導通状態となる第3の状態となるように、上記第1及び第2のMOSトランジスタをそれぞれ制御するための第1及び第2の制御信号を生成する制御信号生成回路と、
上記電圧出力端子に現れる出力電圧と当該出力電圧の目標電圧よりも大きい第1の基準電圧とを比較して第1の比較信号を出力する第1の比較回路と、
上記電圧入力端子に印加される入力電圧にオフセット電圧を加えた第2の基準電圧と上記出力電圧とを比較して第2の比較信号を出力する第2の比較回路と、
上記第1及び第2の制御信号、並びに上記第1及び第2の比較信号に基づいて、上記第1及び第2のMOSトランジスタをそれぞれ駆動する第1及び第2の駆動信号を上記第1及び第2のMOSトランジスタの制御端子に供給する駆動信号供給回路と、
を含み、
上記出力電圧が上記第1の基準電圧よりも小さいときに、上記第1及び第2の制御信号に対応した上記第1及び第2の駆動信号が供給され、
上記出力電圧が上記第1の基準電圧よりも大きいときに、上記第2の状態又は上記第3の状態を維持する上記第1及び第2の駆動信号が供給され、
上記第2の基準電圧が上記出力電圧よりも大きく、上記出力電圧が上記第1の基準電圧よりも大きいときに、上記第2の状態を維持する上記第1及び第2の駆動信号が供給される、
コンバータ回路。 - 上記制御回路が、
上記第1のMOSトランジスタに流れる電流を検知する電流検知回路と、
上記第1のノードの電圧と上記電圧出力端子の電圧との関係を検知する電圧検知回路と、
上記出力電圧と上記目標電圧とを比較して第3の比較信号を出力する第3の比較回路と、
を更に有し、
上記制御信号生成回路が、上記電流検知回路の検知結果に基づいて上記第1の状態から上記第2の状態に遷移し、上記電圧検知回路の検知結果に基づいて上記第2の状態から上記第3の状態に遷移し、上記第3の比較信号に基づいて上記第3の状態から上記第1の状態に遷移するように、上記第1及び第2の制御信号を生成する、
請求項1に記載のコンバータ回路。 - 上記第2の基準電圧が上記出力電圧よりも小さく、上記出力電圧が上記第1の基準電圧よりも大きいときに、上記第3の状態を維持する上記第1及び第2の駆動信号が供給される、請求項1又は2に記載のコンバータ回路。
- 上記第1のMOSトランジスタがNMOSトランジスタであり、上記第2のMOSトランジスタがPMOSトランジスタである、請求項1、2又は3に記載のコンバータ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010021254A JP5067430B2 (ja) | 2010-02-02 | 2010-02-02 | コンバータ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010021254A JP5067430B2 (ja) | 2010-02-02 | 2010-02-02 | コンバータ回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008134646A Division JP4514811B2 (ja) | 2008-05-22 | 2008-05-22 | 昇圧回路および電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010098946A JP2010098946A (ja) | 2010-04-30 |
JP5067430B2 true JP5067430B2 (ja) | 2012-11-07 |
Family
ID=42260204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010021254A Active JP5067430B2 (ja) | 2010-02-02 | 2010-02-02 | コンバータ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5067430B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7710700B2 (en) * | 2005-01-10 | 2010-05-04 | Linear Technology Corporation | DC/DC converter with current limit protection |
JP4572774B2 (ja) * | 2005-08-23 | 2010-11-04 | トヨタ自動車株式会社 | 車両用電源装置 |
TWI326518B (en) * | 2006-07-05 | 2010-06-21 | Ite Tech Inc | Control circuit for power converter and power converter using the control circuit |
-
2010
- 2010-02-02 JP JP2010021254A patent/JP5067430B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010098946A (ja) | 2010-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8000117B2 (en) | Buck boost function based on a capacitor bootstrap input buck converter | |
US6812676B2 (en) | DC-DC converter and controller for DC-DC converter | |
US9484758B2 (en) | Hybrid bootstrap capacitor refresh technique for charger/converter | |
JP5739832B2 (ja) | 昇降圧型dc−dcコンバータの制御回路、昇降圧型dc−dcコンバータの制御方法、および昇降圧型dc−dcコンバータ | |
US9729061B2 (en) | Boost regulator having adaptive dead time | |
US7411316B2 (en) | Dual-input power converter and control methods thereof | |
US8669748B2 (en) | Device for synchronous DC-DC conversion and synchronous DC-DC converter | |
KR101367607B1 (ko) | 동기형 dc-dc 컨버터 | |
US7999528B2 (en) | Dual mode transient recovery control method of DC-DC converters | |
US20110101946A1 (en) | Voltage converters | |
US9698677B2 (en) | Brownout recovery circuit for bootstrap capacitor and switch power supply circuit | |
JP5235526B2 (ja) | チョッパ型dc−dcコンバータ | |
WO2010143453A1 (ja) | 力率改善コンバータ | |
US20130207626A1 (en) | Switching Power Supply Circuit | |
US8106635B2 (en) | Power converter | |
JP2017147787A (ja) | 多出力dc−dcコンバータ | |
JP5023819B2 (ja) | 昇降圧型dc−dcコンバータの制御方法、昇降圧型dc−dcコンバータの制御回路、および昇降圧型dc−dcコンバータ | |
US8669749B2 (en) | Switching power supply unit | |
JP5304173B2 (ja) | 電源電圧制御回路及びdc−dcコンバータ | |
US20190348909A1 (en) | Power converter and dead-time control circuit therefor | |
JP4514811B2 (ja) | 昇圧回路および電源装置 | |
JP2012210023A (ja) | スイッチング電源装置およびスイッチング電源装置の制御方法 | |
JP5067430B2 (ja) | コンバータ回路 | |
US20110109289A1 (en) | Switching regulator circuit and operation method therefor | |
JP7324627B2 (ja) | 電源制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100223 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120730 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5067430 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |