WO2008023824A1 - Dispositif à semi-conducteur et son procédé de fabrication - Google Patents

Dispositif à semi-conducteur et son procédé de fabrication Download PDF

Info

Publication number
WO2008023824A1
WO2008023824A1 PCT/JP2007/066699 JP2007066699W WO2008023824A1 WO 2008023824 A1 WO2008023824 A1 WO 2008023824A1 JP 2007066699 W JP2007066699 W JP 2007066699W WO 2008023824 A1 WO2008023824 A1 WO 2008023824A1
Authority
WO
WIPO (PCT)
Prior art keywords
support
semiconductor substrate
semiconductor
hole
semiconductor device
Prior art date
Application number
PCT/JP2007/066699
Other languages
English (en)
French (fr)
Inventor
Hiroshi Yamada
Katsuhiko Kitagawa
Kazuo Okada
Yuichi Morita
Hiroyuki Shinogi
Shinzo Ishibe
Yoshinori Seki
Takashi Noma
Original Assignee
Sanyo Electric Co., Ltd.
Sanyo Semiconductor Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co., Ltd., Sanyo Semiconductor Co., Ltd. filed Critical Sanyo Electric Co., Ltd.
Priority to US12/438,869 priority Critical patent/US9034729B2/en
Priority to JP2008530981A priority patent/JP5270349B2/ja
Publication of WO2008023824A1 publication Critical patent/WO2008023824A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body

Definitions

  • the present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device in which an element formed on a semiconductor substrate is sealed and a manufacturing method thereof.
  • These device elements are formed on a semiconductor chip, and the completed semiconductor chip is sealed with a sealing body.
  • a sealing structure include a can package that is sealed with a metal cap, a ceramic package that is sealed with a ceramic cap, and a package that is sealed with a cylindrical casing.
  • the conventional sealing structure has a problem that the entire size is increased. Also, in the conventional sealing structure, a semiconductor chip on which device elements are formed and a sealing body are separately prepared and assembled. For this reason, there is a problem that the manufacturing process in mass production becomes complicated and the manufacturing cost increases accordingly.
  • an object of the present invention is to provide a semiconductor device and a method for manufacturing the semiconductor device that are smaller in size and that can simplify the manufacturing process and reduce the manufacturing cost.
  • a semiconductor device is provided with a cavity (C avity) and it is desired to effectively use the cavity.
  • a cavity C avity
  • another object of the present invention is to provide a semiconductor device having a cavity.
  • the semiconductor device of the present invention includes a semiconductor substrate, a first support body that has a through-hole that is bonded to the surface of the semiconductor substrate via an adhesive layer and penetrates from the front surface to the back surface, and the through-hole.
  • the semiconductor device of the present invention includes a semiconductor substrate, a support having a through-hole bonded to the surface of the semiconductor substrate via an adhesive layer, and penetrating from the front surface to the back surface, and the semiconductor element includes the through-hole. It is formed on a semiconductor substrate corresponding to the above.
  • the method for manufacturing a semiconductor device of the present invention includes a step of attaching a first support on the surface of a semiconductor substrate via an adhesive layer, and selectively removing a part of the first support, A step of forming a through-hole penetrating from the front surface to the back surface of the first support; and a second support via an adhesive layer on the first support so as to cover the through-hole. And a step of sealing a device element in a cavity surrounded by the semiconductor substrate, the first support body, and the second support body.
  • the method for manufacturing a semiconductor device of the present invention includes a step of attaching a support to the surface of a semiconductor substrate via an adhesive layer, a part of the support is selectively removed, and the surface of the support is removed. Forming a through-hole penetrating to the back surface, and removing a support on the semiconductor element formed on the semiconductor substrate.
  • the first support body having a through hole penetrating from the front surface to the back surface of the semiconductor substrate is bonded to the first support body so as to cover the through hole.
  • a second support and integrated as a chip Therefore, it is possible to form a cavity and reduce the size of the entire apparatus.
  • the conventional assembling work can be simplified and the manufacturing cost can be reduced.
  • FIG. 1 is a cross-sectional view illustrating a semiconductor device according to the first embodiment of the present invention
  • FIG. 2 is a cross-sectional view illustrating the semiconductor device according to the first embodiment of the present invention
  • Figure FIG. 4 is a cross-sectional view illustrating the semiconductor device according to the first embodiment of the present invention
  • FIG. 4 is a cross-sectional view illustrating the semiconductor device according to the first embodiment of the present invention
  • FIG. 6 is a cross-sectional view illustrating a semiconductor device according to a first embodiment of the present invention
  • FIG. 6 is a cross-sectional view illustrating a semiconductor device according to a second embodiment of the present invention
  • FIG. 8 is a sectional view for explaining a semiconductor device according to a second embodiment of the invention
  • FIG. 8 is a sectional view for explaining a semiconductor device according to the second embodiment of the present invention
  • FIG. FIG. 10 is a cross-sectional view illustrating a semiconductor device according to a second embodiment
  • FIG. 10 is a cross-sectional view illustrating a semiconductor device according to a third embodiment of the present invention.
  • FIGS. 1 to 5 are cross-sectional views shown in the order of manufacturing steps.
  • S light receiving element such as CCD, infrared sensor, CMOS sensor, light emitting element or other semiconductor element
  • the device element 1 may be a mechanical device such as a MEMS (MicroElectroMeChananica1Systems) element.
  • MEMS MicroElectroMeChananica1Systems
  • MEMS is a device in which mechanical component parts, sensors, actuators, electronic circuits, etc. are integrated on a semiconductor substrate.
  • an insulating film for example, a silicon oxide film formed by a thermal oxidation method, a CVD method, or the like is formed on the surface of the semiconductor substrate 2.
  • a wiring layer 3 (for example, an aluminum layer) is formed on the insulating film, for example, a sputter. It is formed by the tulling method.
  • the wiring layer 3 is electrically connected to the device element 1 and a conductive terminal 13 to be described later, and the power supply to the device element 1 is interposed.
  • a passivation film (not shown) is formed on the semiconductor substrate 2 including the wiring layer 3.
  • the first support 5 is bonded onto the surface of the semiconductor substrate 2 via an adhesive layer 4 such as epoxy resin, polyimide, polyimide (eg, photosensitive polyimide), resist, acrylic, or the like.
  • the first support 5 may be a substrate made of, for example, glass, quartz, ceramic, metal or the like, or may be made of a resin (eg, epoxy resin, acrylic resin, polyester resin, etc.).
  • the thickness is, for example, 1500 m.
  • etching, laser beam irradiation, sandblasting, etc. are performed on a region including at least an element formation region (a region where the device element 1 and the wiring layer 3 are formed) in the first support 5.
  • the first support 5 is selectively removed.
  • a through-hole 6 that penetrates the first support 5 from the front surface to the back surface is formed.
  • the lower adhesive layer 4 is also removed following the selective removal of the first support 5.
  • a dry etching method or a wet etching method may be used as a method for removing the adhesive layer 4.
  • the etching resistance may be improved.
  • the through hole 6 is formed so that the wiring layer 3 is exposed.
  • the through hole 6 may be formed in a state where the wiring layer 3 is covered.
  • the through-hole 6 has a substantially square shape with, for example, about 100 to 200 / im on one side, although it varies depending on the application when viewed from the upper surface direction.
  • the planar shape of the through-hole 6 is not limited to a square shape, but may be other polygons (such as a triangle or a pentagon), or a shape including a curved portion such as a circle.
  • Sand blasting is a method of processing an object by injecting fine particles such as alumina and silica onto the object.
  • the first support body in which the through holes are formed in advance may be bonded onto the semiconductor substrate 2.
  • the second support 7 may be a substrate made of glass, quartz, ceramic, or metal, like the first support 5, or is made of a resin (for example, epoxy resin, acrylic resin, polyester resin, etc.). It may be a thing.
  • the thickness is, for example, 1500 m.
  • the second support 7 is made of a transparent or translucent material and has a property of transmitting light.
  • a predetermined thin film can be formed on the back surface of the second support 7 (the surface facing the semiconductor substrate 1) according to the use of the semiconductor device.
  • a layer that transmits only light of a specific wavelength is applied to the second support 7 by a thin film formation technique such as CVD (Chemical Vapor Deposition) or PVD (Physical Vapor Deposition).
  • CVD Chemical Vapor Deposition
  • PVD Physical Vapor Deposition
  • the second support 7 can also have a function as a filter layer (for example, an infrared filter).
  • a layer that strongly absorbs light for example, a resin layer to which a black pigment is added
  • a metal layer that reflects light for example, an aluminum layer or the like
  • a copper layer, etc. may be formed on the back surface of the second support 7 to provide a function as a light shielding layer. it can.
  • the second support 7 can have a function as a lens.
  • a plano-concave lens (reverse direction) ) Can be used.
  • the surface (the surface not facing the semiconductor substrate 1) is processed into a curved shape with respect to the inner side, it can be used as a plano-concave lens (forward direction).
  • both surfaces are processed to be curved with respect to the inside, it can be used as a biconcave lens. It can also be used as a plano-convex lens or a biconvex lens by changing the curved shape.
  • the second support 5 is formed on the surface of the first support 5 via an adhesive layer 8 such as epoxy resin, polyimide (eg, photosensitive polyimide), resist, acrylic or the like. Laminate support 7 together. Thereby, the through hole 6 is covered with the second support 7, and the inside of the through hole 6 is sealed. An internal space surrounded by the semiconductor substrate 2, the first support 5, and the second support 7 is referred to as a cavity (C avity) 9.
  • an adhesive layer 8 such as epoxy resin, polyimide (eg, photosensitive polyimide), resist, acrylic or the like.
  • Laminate support 7 together.
  • the through hole 6 is covered with the second support 7, and the inside of the through hole 6 is sealed.
  • An internal space surrounded by the semiconductor substrate 2, the first support 5, and the second support 7 is referred to as a cavity (C avity) 9.
  • first support 5 and the second support 7 are bonded together under a reduced pressure condition so that the inside of the cavity 9 is in a substantially vacuum state.
  • the both may be bonded in an atmosphere of an inert gas (for example, nitrogen) and the cavity 9 may be filled with the inert gas. This is because if the cavity 9 is in a vacuum state or filled with an inert gas, corrosion or deterioration due to oxidation or the like of the sealed device element 1 can be prevented.
  • the adhesive layer 8 is interposed between the device element and the second support 7,
  • the quality of the conductor device may deteriorate.
  • the device element is a light-receiving element or light-emitting element
  • an extra material that may impede the incidence of light on the device element (or light emission from the device element) may be present between the support and the device element.
  • the operation quality of the semiconductor device deteriorates.
  • a desired refractive index cannot be obtained.
  • the adhesive layer deteriorates, and the deteriorated adhesive layer causes a problem that the operation quality of the semiconductor device is lowered. .
  • the adhesive layer 8 is not formed uniformly on the bonding surface of the second support 7, but the through hole 6 (cavity 9) is formed. You may form only in the area
  • the device element 10 can also be arranged on the semiconductor substrate 2 in 9.
  • the device element 10 is a mechanical device such as a M E M S element.
  • fine components such as a filter member and a lens can be arranged in the cavity 9.
  • the back surface of the semiconductor substrate 2 is applied to the back surface using a back surface grinding device (grinder).
  • the semiconductor substrate 2 is thinned to a predetermined thickness (for example, about 100 / im).
  • the grinding process may be an etching process, or a combination of a grinder and an etching process. Depending on the application and specifications of the final product and the initial thickness of the prepared semiconductor substrate 2, the grinding process may not be necessary.
  • an insulating film (not shown) and a barrier layer are sequentially formed in the via hole 11 and further electrically connected to the wiring layer 3.
  • the formed through electrode 12 (made of copper, aluminum, aluminum alloy, etc.) is formed by a plating method or a sputtering method.
  • a protective layer (not shown) having an opening in the formation region of the conductive terminals 13 (for example, composed of a solder resist) is formed.
  • a conductive layer 1 3 (for example, solder metal) is electrically connected to the through electrode 12 in the opening of the protective layer (not shown). It consists of layer layers etc.).
  • the conductive terminals 13 can be formed by, for example, a screen printing method, a mesh method, or a dispense method.
  • the conductive terminal 13 is formed immediately below the through electrode 12.
  • the back surface wiring may be formed, and the conductive terminal 13 may be formed on the back surface wiring. That is, as shown in FIG. 5, the back surface of the semiconductor substrate 2 is selectively etched to expose the back surface of the wiring layer 3. Subsequently, an insulating film (not shown) is formed on the side surface and the back surface of the semiconductor substrate 2, and then connected to the back surface of the wiring layer 3, and the back surface wiring 2 is connected to the side surface and the back surface of the semiconductor substrate 2 through the insulating film. Form two. Then, a protective film 2 3 is formed so as to cover the back surface wiring 2 2. The conductive terminal 13 is formed through the opening formed in the protective film 23. The insulating film below the wiring layer 3 and the passivation film on the wiring layer 3 are not shown.
  • each semiconductor device 20 or semiconductor device 30 cutting along the dicing line D L completes each semiconductor device 20 or semiconductor device 30.
  • a method of dividing into individual semiconductor devices 20 and 30 there are a dicing method, an etching method, a laser cut method and the like.
  • the completed semiconductor devices 20 and 30 are mounted on a circuit board or the like on which external electrodes are patterned.
  • the semiconductor device of this embodiment includes the first support 5 having the through hole 6 on the surface of the semiconductor substrate 2 on which the device element 1 is formed, and the first support 5 so as to cover the through hole 6. And a second support 7 bonded on the support 5 of 1 and integrated as a chip.
  • the device element 1 is sealed in a cavity 9 surrounded by the semiconductor substrate 2, the first support 5, and the second support 7. Therefore, the entire device can be made small.
  • the device element is sealed during the manufacturing process of the semiconductor device, and then divided into a plurality of semiconductor devices. Therefore, the assembly work after dicing is simplified, and the manufacturing cost can be suppressed.
  • the space of the cavity 9 can be freely expanded or reduced, so that the cavity 9 can be used efficiently.
  • a filter member for example, a color filter or a filter that transmits only a specific wavelength
  • the structure of the present embodiment is not a structure in which the device element is sealed with one support, but a structure in which the device element is sealed with two supports. Therefore, even if mechanical damage occurs on one support, the propagation of the mechanical damage to the other support is reduced. Therefore, according to this embodiment, the strength of the entire support is improved, and the reliability of the semiconductor device can be improved.
  • device elements 1 for example, light receiving elements such as CCDs, infrared sensors, CMOS sensors, and semiconductor elements such as light emitting elements.
  • an insulating film for example, a silicon oxide film formed by a thermal oxidation method, a CVD method, or the like is formed on the surface of the semiconductor substrate 2.
  • a wiring layer 3 (for example, an aluminum layer) is formed on the insulating film by, for example, a sputtering method.
  • the wiring layer 3 is electrically connected to the device element 1 and a conductive terminal 13 to be described later, and interposes power supply to the device element 1.
  • a passivation film (not shown) is formed on the semiconductor substrate 2 including the wiring layer 3.
  • a support 25 is bonded onto the surface of the semiconductor substrate 2 via an adhesive layer 4 such as epoxy resin, polyimide (eg, photosensitive polyimide), resist, acrylic, or the like.
  • the support body 25 may be, for example, a substrate made of glass, quartz, ceramic, metal, or the like. It may be made of fat (eg, epoxy resin, acrylic resin, polyester resin). The thickness is, for example, 150 ⁇ m.
  • etching, laser beam irradiation, sand blasting, etc. are performed on the region of the support body 25 including at least the element formation region (the region where the device element 1 and the wiring layer 3 are formed) on the semiconductor element 2.
  • the support 2 5 is selectively removed.
  • through-holes 26 are formed through the support body 25 from the front surface to the back surface.
  • the lower adhesive layer 4 is also removed following the selective removal of the support 25.
  • a dry etching method or a wet etching method may be used as a method of removing the adhesive layer 4.
  • the support 5 is etched, for example, if a resist film used for forming a plating on the conductive layer on the printed board is used as a mask, the etching resistance may be improved.
  • the through hole 26 When viewed from the top surface direction, the through hole 26 is, for example, a substantially square having a side of about 100 to 200 ⁇ m.
  • the planar shape of the through hole 26 is not limited to a rectangular shape, but may be other polygonal shapes (triangle, pentagon, etc.) or a shape including a curved portion such as a circle.
  • the support body 25 and the adhesion are formed on the light receiving area. Since layer 4 is not formed, loss such as reflection of incident light can be suppressed.
  • the refractive index is 1.4.
  • the refractive index is the refractive index of air. It becomes 0.
  • the through hole 26 is formed on the light receiving area, it can be selected as a support for the support 25.
  • the material is not limited to transparent materials, increasing the degree of freedom of selection.
  • the semiconductor device 40 or the semiconductor device 50 is formed by forming the conductive terminal 13 connected to the wiring layer 3 as shown in FIGS.
  • a semiconductor device 60 having a second support 27 on a support 25 may be configured.
  • the through-hole forming process to the second support 27, the adhesive layer 28 removing process, the through-hole forming process to the support 25, and the adhesive layer 4 removing process are manipulated. Return it.
  • each support body 5, 7, 2 5, 2 7 is bonded using the adhesive layers 4, 8, 2 8, but the semiconductor substrate 2 and the support bodies 5, 7, 25, It is also possible to omit the adhesive layers 4, 8, 2 8 by bonding them to the surface activation process such as anodic bonding.
  • the support 5 is bonded to the semiconductor substrate 2 and then the through hole 6 is formed in the support 5.
  • a support having a through hole is prepared, and the support May be bonded to the semiconductor substrate 2.
  • a process of removing the passivation film formed on the light receiving / emitting surface is performed. You may have.
  • the present invention is not limited to the above-described embodiment, and modifications can be made without departing from the scope of the invention.
  • a BGA (Ball Grid Array) type semiconductor device has been described.
  • the present invention has a LG A (L and Grid Array) type that does not have a ball-shaped conductive terminal. It can also be applied to other CSP type and flip chip type semiconductor devices.

Description

明 細 書 半導体装置及びその製造方法 技術分野
本発明は、 半導体装置及びその製造方法に関し、 特に、 半導体基板上に形成さ れた素子を封止した半導体装置及びその製造方法に関するものである。 背景技術
近年、 MEMS (M i c r o E l e c t r o Me c h a n i c a l S y s t e rn s ) を利用したデバイス、 イメージセンサ等に用いられる CCD (C h a r g e C o u p l e d D e v i c e ), CMO Sセンサ， 赤外線 ( I n f r a r e d R a d i a t i o n) を電気的に検出するセンサ （ I Rセンサ）等が開発されている。
そして、 これらのデバイス素子は半導体チップ上に形成され、 当該完成した半 導体チップは封止体で封止される。 このような封止構造には、 金属キャップにより封 止するキャンパッケージや、 セラミックキヤップにより封止するセラミックパッケー ジゃ、 筒状の筐体で封止するパッケージなどがある。
本発明と関連する技術は、 例えば日本特許公開公報平 1 1一 3 5 1 9 5 9号、 平 9— 6 1 2 3 9号に記載されている。 発明の開示
従来の封止構造では、 全体のサイズが大型化するという問題があった。 また、 従来の封止構造では、 デバイス素子が形成された半導体チップと、 封止体を別々に用 意して、 これらを組み立てていた。そのため、大量生産における製造工程が煩雑化し、 これに伴って製造コストが増大するという問題があった。
そこで本発明は、 より小型であると共に、 製造工程を簡略化して製造コス トを 削減することができる半導体装置及びその製造方法を提供することを目的とする。
また、 半導体装置にキヤビティ （C a v i t y ) を設け、 当該キヤビティを有 効活用したい場合があった。 例えば、 デバイス素子を当該キヤビティ内に封止したい 場合である。 そこで、 本発明の他の目的はキヤビティを有する半導体装置を提供する ことを目的とする。
本発明は上記課題に鑑みてなされたものであり、 その主な特徴は以下のとおり である。 すなわち、 本発明の半導体装置は、 半導体基板と、 前記半導体基板の表面上 に接着層を介して貼り合わされ、 その表面から裏面にかけて貫通する貫通孔を有する 第 1の支持体と、 前記貫通孔を被覆するように、 前記第 1の支持体上に接着層を介し て貼り合わされた第 2の支持体とを備え、 デバイス素子が、 前記半導体基板と前記第 1の支持体と前記第 2の支持体とで囲まれたキヤビティ内に封止されていることを特 徴とする。
また、 本発明の半導体装置は、 半導体基板と、 前記半導体基板の表面上に接着 層を介して貼り合わされ、 その表面から裏面にかけて貫通する貫通孔を有する支持体 と、 半導体素子が、 前記貫通孔に対応する半導体基板上に形成されていることを特徴 とする。
更に、 本発明の半導体装置の製造方法は、 半導体基板の表面上に接着層を介し て第 1の支持体を貼り合わせる工程と、 前記第 1の支持体の一部を選択的に除去し、 前記第 1の支持体の表面から裏面にかけて貫通する貫通孔を形成する工程と、 前記貫 通孔を被覆するように、 前記第 1の支持体上に接着層を介して第 2の支持体を貼り合 わせ、 前記半導体基板と前記第 1の支持体と前記第 2の支持体とで囲まれたキヤビテ ィ内にデバイス素子を封止する工程とを備えることを特徴とする。
また、 本発明の半導体装置の製造方法は、 半導体基板の表面上に接着層を介し て支持体を貼り合わせる工程と、 前記支持体の一部を選択的に除去し、 前記支持体の 表面から裏面にかけて貫通する貫通孔を形成し、 前記半導体基板上に形成された半導 体素子上の支持体を取り除く工程とを有することを特徴とする。
そして、 前記支持体を取り除く工程の後に、 接着層を取り除く工程を有するこ とを特徴とする。
本発明では、 半導体基板の表面上に、 その表面から裏面にかけて貫通する貫通 孔を備える第 1の支持体と、 当該貫通孔を被覆するように、 第 1の支持体上に貼り合 わされた第 2の支持体とを備え、 チップとして一体化されている。 そのため、 キヤビ ティを形成するとともに、 装置全体を小型にすることができる。
また、 デバイス素子が、 半導体装置の製造工程の途中で封止されるため、 従来 の組み立て作業が簡略化され、 製造コストを抑えることができる。
また、 支持体に貫通孔を形成することで、 受光 ·発光素子から成る半導体素子 上に支持体を配置しないことで、 支持体による屈折率の影響を抑止できる。 図面の簡単な説明
第 1図は本発明の第 1の実施形態に係る半導体装置を説明する断面図であり、 第 2図は本発明の第 1の実施形態に係る半導体装置を説明する断面図であり、 第 3図 は本発明の第 1の実施形態に係る半導体装置を説明する断面図であり、 第 4図は本発 明の第 1の実施形態に係る半導体装置を説明する断面図であり、 第 5図は本発明の第 1の実施形態に係る半導体装置を説明する断面図であり、 第 6図は本発明の第 2の実 施形態に係る半導体装置を説明する断面図であり、 第 7図は本発明の第 2の実施形態 に係る半導体装置を説明する断面図であり、 第 8図は本発明の第 2の実施形態に係る 半導体装置を説明する断面図であり、 第 9図は本発明の第 2の実施形態に係る半導体 装置を説明する断面図であり、 第 1 0図は本発明の第 3の実施形態に係る半導体装置 を説明する断面図である。 発明を実施するための最良の形態
次に、 本発明の実施形態について図面を参照しながら説明する。 第 1図乃至〜 第 5図はそれぞれ製造工程順に示した断面図である。
まず、 第 1図に示すように、 その表面にデバイス素子 1 (例えば、 C CDや赤 外線センサ， CMO Sセンサ等の受光素子や発光素子またはその他の半導体素子） が 形成されたシリ コン （S i ) 等から成る半導体基板 2を準備する。
デバイス素子 1は、 MEMS (M i c r o E l e c t r o Me c h a n i c a 1 S y s t e m s ) 素子のような機械的デバイスでもよい。 MEMSとは、 機 械要素部品、 センサ、 ァクチユエ一ター、 電子回路等を半導体基板上に集積化したデ バイスのことである。
次に、 半導体基板 2の表面に絶縁膜 （例えば、 熱酸化法や CVD法等によって 形成されたシリ コン酸化膜等） を形成する。
次に、 当該絶縁膜上に配線層 3 (例えば、 アルミニウム層等） を例えばスパッ タリング法で形成する。 配線層 3は、 デバイス素子 1及び後述する導電端子 1 3と電 気的に接続され、 デバイス素子 1への電源供給を介在する。
なお、 前記配線層 3上を含む半導体基板 2上には図示しないパッシベーショ ン 膜が形成されている。
次に、 半導体基板 2の表面上に、 エポキシ樹脂， ポリイミ，ド （例えば感光性ポ リイミ ド等）， レジス ト， アク リル等の接着層 4を介して第 1の支持体 5を貼り合わせ る。 第 1の支持体 5は、 例えばガラスや石英， セラミック， 金属等から成る基板でも よいし、 樹脂 （例えばエポキシ樹脂， アクリル樹脂， ポリエステル樹脂等） から成る ものでもよい。 その厚みは例えば 1 5 0 mである。
次に、 第 1の支持体 5のうち、 少なくとも素子形成領域 （デバイス素子 1や配 線層 3が形成された領域） を含む領域に対してエッチングやレーザービーム照射， サ ンドブラスト等を行い、 第 1の支持体 5を選択的に除去する。 これにより、 第 2図に 示すように第 1の支持体 5を表面から裏面にかけて貫通する貫通孔 6が形成される。 また、 本実施形態では、 第 1の支持体 5の選択的な除去に続いて下方の接着層 4も除 去している。 このとき、 接着層 4を除去する方法として、 ドライエッチング法または ゥエツトエッチング法を用いると良い。
なお、 第 1の支持体 5をエッチングする際に、 例えば、 プリント基板上の導電 層上にメツキを形成する際に用いられるレジスト膜をマスクとして用いると、 エッチ ング耐性が向上して良い。
更に、 上記実施形態では、 前記配線層 3上が露出されるように貫通孔 6を形成 しているが、 前記配線層 3上を被覆した状態で貫通孔 6を形成するものであっても良 レ、。 当該貫通孔 6は、 上面方向から見た場合、 用途に応じて異なるが例えば一辺が 1 00〜 2 0 0 /i m程度の略正方形である。 ただし、 当該貫通孔 6の平面形状は四角 形状だけでなく、 その他の多角形 （三角形や五角形等） でもよく、 円のように曲線部 を含む形状であってもよい。 なお、 サンドブラストどは、 アルミナやシリカ等の微細 な粒子を対象物に噴射することで、 当該対象物を加工する方法である。
更に、 予め貫通孔が形成された第 1の支持体を半導体基板 2上に接着するもの でもよい。
次に、 第 2の支持体 7を準備する。 第 2の支持体 7は、 第 1の支持体 5と同様 にガラスや石英， セラミック， 金属から成る基板であってもよいし、 樹脂 （例えばェ ポキシ樹脂、 アクリル樹脂， ポリエステル樹脂等） から成るものでもよい。 その厚み は例えば 1 5 0 mである。なお、デバイス素子 1が受光素子や発光素子である場合、 第 2の支持体 7は透明もしくは半透明の材料から成り、 光を透過させる性状を有する ものである。
また、 第 2の支持体 7の裏面 （半導体基板 1と対向する側の面） に、 半導体装 置の用途に応じた所定の薄膜を形成することもできる。 例えば、 ある特定の波長の光 のみを透過させる層を CVD (C h e m i c a l V a p o r D e p o s i t i o n ) 法や P VD (P h y s i c a l V a p o r D e p o s i t i o n) 法等の薄 膜形成技術で第 2の支持体 7の裏面に形成させておくことで、 第 2の支持体 7にフィ ルタ層 （例えば、 赤外線フィルタ等） としての機能をもたせることもできる。 また、 デバイス素子 1に光を入射させたくない場合には、 光を強く吸収する層 （例えば、 黒 色顔料が添加された樹脂層等） や、 光を反射させる金属層 （例えば、 アルミニウム層 や銅層等） を第 2の支持体 7の裏面に形成し、 遮光層としての機能を持たせることも できる。
また、 第 2の支持体 7の表面あるいは裏面を内側あるいは外側に湾曲させてお くことで、 第 2の支持体 7にレンズとしての機能を持たせることもできる。 具体的に は、 エッチングやレーザー照射等によって、 第 2の支持体 7の裏面 （半導体基板 1と 対向する側の面） を内側に対して湾曲状に加工した場合には、 平凹レンズ （逆方向） として用いることができる。 また、 表面 （半導体基板 1と対向しない側の面） を内側 に対して湾曲状に加工した場合には平凹レンズ（順方向） として用いることができる。 また、 両面を内側に対して湾曲状に加工した場合には両凹レンズとして用いることも できる。 また、 湾曲の形状を変えることで平凸レンズ， 両凸レンズとして用いること も可能である。
次に、 第 3図に示すように第 1の支持体 5の表面上に、 エポキシ樹脂， ポリイ ミ ド （例えば感光性ポリイミ ド等）， レジスト， アクリル等の接着層 8を介して第 2の 支持体 7を貼り合わせる。 これにより、 貫通孔 6は第 2の支持体 7で被覆され、 貫通 孔 6内が密閉される。 半導体基板 2と第 1の支持体 5と第 2の支持体 7とで囲まれた 内部空間をキヤビティ （C a v i t y ) 9と称する。
なお、 減圧条件下で第 1の支持体 5と第 2の支持体 7との貼り合わせを行い、 キヤビティ 9内を実質的な真空状態にすることが好ましい。 あるいは、不活性ガス （例 えば窒素等） の雰囲気中で両者の貼り合わせを行い、 キヤビティ 9内に不活性ガスを 充填させてもよい。 キヤビティ 9内を真空状態や、 不活性ガスが充填された状態とす ることで、 封止されたデバイス素子 1の酸化等による腐食や劣化を防止することがで きるからである。
ところで、 デバイス素子と第 2の支持体 7との間に接着層 8が介在すると、 半 導体装置の品質が低下することがある。 例えば、 デバイス素子が受光素子や発光素子 である場合には、 デバイス素子への光の入射 （あるいはデバイス素子からの光の放射） を僅かでも妨げるような余計な物質が支持体とデバイス素子間に介在すると、 半導体 装置の動作品質が低下するという問題がある。 例えば、 所望の屈折率が得られないと いう問題である。 また、 ブルーレイ （B l u— r a y ) のような特定の波長の光が接 着層に当たると当該接着層が劣化し、 その劣化した接着層によつて半導体装置の動作 品質が低下するという問題がある。
従って、 第 2の支持体 7の貼り合わせを行う際に、 第 2の支持体 7の貼り合わ せ面に接着層 8を一様に形成するのではなく、 貫通孔 6 (キヤビティ 9 ) の形成領域 を除く領域にのみ形成してもよい。 これにより、 上記した接着層 8による動作品質の 劣化を抑えることができるからである。 なお、 この点は接着層 4についても同様であ る。
また、 第 1の支持体 5に貫通孔 6を形成した後であって、 第 1の支持体 5と第 2の支持体 7との貼り合わせを行う前に、 第 3図に示すようにキヤビティ 9内の半導 体基板 2上にデバイス素子 1 0を配置することもできる。 デバイス素子 1 0は、 例え ば M E M S素子のような機械的デバイスである。 また、 デバイス素子以外にも、 フィ ルタ部材ゃレンズ等の微細な部品をキヤビティ 9内に配置することもできる。 このよ うに、 第 2の支持体 7を貼り合わせる工程の前に、 キヤビティ 9内に新たにデバイス 素子や部品を封止する工程を有することで、 完成する半導体装置の多様性が増す。 な お、 キヤビティ 9の高さ （第 1の支持体 5の厚み） を調節することで、 厚みのある素 子を半導体基板 2上に封止することが可能である。
次に、 半導体基板 2の裏面に対して裏面研削装置 （グラインダー） を用いてバ ックグラインドを行い、 半導体基板 2の厚さを所定の厚さ （例えば、 1 0 0 /i m程度） に薄くする。 なお、 当該研削工程はエッチング処理でもよいし、 グラインダーとエツ チング処理の併用でもよい。 なお、 最終製品の用途や仕様、 準備した半導体基板 2の 当初の厚みによっては、 当該研削工程を行う必要がない場合もある。
次に、 半導体基板 2の裏面側から表面側にかけて選択的にエッチングし、 配線 層 3に至る複数のビアホール 1 1を形成する。
次に、 ビアホール 1 1内に絶縁膜 （不図示） 及びバリア層 （例えば、 チタン層 やチタンナイ トライ ド層、 その合金層等から成る） を順番に形成し、 さらに配線層 3 と電気的に接続された貫通電極 1 2 (例えば、 銅， アルミニウム， アルミニウム合金 等から成る） をメツキ法やスパッタリング法により形成する。 次に、 半導体基板 2の 裏面上に、 導電端子 1 3の形成領域に開口部を有する不図示の保護層 （例えば、 ソル ダーレジス ト等から成る） を形成する。
次に、 保護層 （不図示） の開口部に、 貫通電極 1 2と電気的に接続された.導電 端子 1 3 (例えばハンダゃ金等から成る） をメツキ層 （例えばニッケルや金、 その積 層層等から成る） を介して形成する。 導電端子 1 3は、 例えばスク リーン印刷法ゃメ ッキ法ゃデイスペンス法で形成することができる。
なお、 第 4図では貫通電極 1 2の直下に導電端子 1 3が形成されているが、 裏 面配線を形成し、 その裏面配線上に導電端子 1 3を形成してもよい。 つまり、 第 5図 に示すように半導体基板 2の裏面を選択的にエッチングして前記配線層 3の裏面を露 出させる。続いて、前記半導体基板 2の側面と裏面に不図示の絶縁膜を形成した後に、 前記配線層 3の裏面に接続し、 かつ前記絶縁膜を介して半導体基板 2の側面と裏面に 裏面配線 2 2を形成する。 そして、 前記裏面配線 2 2を被覆するように保護膜 2 3を 形成し、 この保護膜 2 3に形成した開口部を介して導電端子 1 3を形成するものであ る。 なお、 配線層 3下の絶緣膜と配線層 3上のパッシベーシヨン膜の図示は省略して いる。
次に、 ダイシングライン D Lに沿って切断し、 個々の半導体装置 2 0または半 導体装置 3 0が完成する。 なお、 個々の半導体装置 2 0、 3 0に分割する方法として は、 ダイシング法、 エッチング法、 レーザーカット法等がある。 完成した半導体装置 2 0、 3 0は、 外部電極がパターン形成された回路基板等に実装される。
このように本実施形態の半導体装置は、 デバイス素子 1が形成された半導体基 板 2の表面上に、 貫通孔 6を有する第 1の支持体 5と、 当該貫通孔 6を被覆するよう に第 1の支持体 5上に貼り合わされた第 2の支持体 7とを備え、 チップとして一体化 されている。 そして、 デバイス素子 1は、 半導体基板 2 , 第 1の支持体 5 , 及び第 2 の支持体 7とで囲まれたキヤビティ 9内に封止されている。 そのため、 装置全体を小 型にすることができる。
また、 デバイス素子は半導体装置の製造工程の途中で封止され、 その後に複数 の半導体装置に分割している。そのため、ダイシング後の組み立て作業が簡略化され、 製造コストを抑えることができる。
また、 第 1の支持体 5の厚みを変更することで、 キヤビティ 9の空間を自由に 拡げることも、 狭めることもできるため、 当該キヤビティ 9を効率的に利用すること ができる。 例えば、 キヤビティ 9内にフィルタ部材 （例えばカラ一フィルタ、 特定の 波長のみを透過するフィルタ等） を配置することで、 装置全体の小型化を図ることが できる。
また、 一つの支持体でデバイス素子を封止する構造であると、 一箇所の機械的 ダメージが他の部分に伝播し易く、 支持体としての強度が劣化しやすい。 ここでいう 機械的ダメージとは、 例えばダイシング工程時に生じるダメージである。 これに対し て本実施形態の構造は、 一つの支持体でデバイス素子を封止する構造ではなく、 二つ の支持体でデバイス素子を封止する構造である。 そのため、 仮に一方の支持体に機械 的ダメージが生じたとしても、 当該機械的ダメージが他方の支持体に伝播することは 低減される。 従って本実施形態によれば、 支持体の全体としての強度が向上し、 半導 体装置の信頼性を向上させることができる。
続いて、 本発明の第 2の実施形態について第 6図乃至第 8図に基づいて説明す る。
まず、 第 6図において、 その表面にデバイス素子 1 (例えば、 C C Dや赤外線 センサ， C M O Sセンサ等の受光素子や発光素子等の半導体素子） が形成されたシリ コン （S i ) 等から成る半導体基板 2を準備する。
次に、 半導体基板 2の表面に絶縁膜 （例えば、 熱酸化法や C V D法等によって 形成されたシリ コン酸化膜） を形成する。
次に、 当該絶縁膜上に配線層 3 (例えば、 アルミニウム層） を例えばスパッタ リ ング法で形成する。 配線層 3は、 デバイス素子 1及び後述する導電端子 1 3と電気 的に接続され、 デバイス素子 1への電源供給を介在する。
なお、 前記配線層 3上を含む半導体基板 2上には図示しないパッシベーション 膜が形成されている。
次に、 半導体基板 2の表面上に、 エポキシ樹脂， ポリイミ ド （例えば感光性ポ リイミ ド）， レジスト， ァクリル等の接着層 4を介して支持体 2 5を貼り合わせる。 支 持体 2 5は、 例えばガラスや石英， セラミック， 金属等から成る基板でもよいし、 樹 脂 （例えばエポキシ樹脂， アク リル樹脂， ポリエステル樹脂） から成るものでもよい。 その厚みは例えば 1 5 0 μ mである。
次に、 支持体 2 5のうち、 少なくとも素子形成領域 （デバイス素子 1や配線層 3が形成された領域） を含む領域に対してエッチングやレーザービーム照射， サンド ブラスト等を行い、 半導体素子 2上の支持体 2 5を選択的に除去する。 これにより、 第 7図に示すように支持体 2 5を表面から裏面にかけて貫通する貫通孔 2 6が形成さ れる。 また、 本実施形態では、 支持体 2 5の選択的な除去に続いて下方の接着層 4も 除去している。 このとき、 接着層 4を除去する方法としては、 ドライエッチング法ま たはゥエツトエッチング法を用いると良い。
なお、 前記支持体 5をエッチングする際に、 例えば、 プリント基板上の導電層 上にメツキを形成する際に用いられるレジス ト膜をマスクとして用いると、 エツチン グ耐性が向上して良い。
当該貫通孔 2 6は、 上面方向から見た場合、 用途に応じて異なるが例えば一辺 が 1 0 0〜 2 0 0 μ m程度の略正方形である。 ただし、 当該貫通孔 2 6の平面形状は 四角形状だけでなく、 その他の多角形 （三角形や五角形等） でもよく、 円のように曲 線部を含む形状であってもよい。
以上のように本実施形態では、 前記支持体 2 5に貫通孔 2 6を形成することで、 例えば前記半導体素子 2が受光素子である場合、 その受光エリア上には支持体 2 5及 び接着層 4が形成されないため、 入射光の反射等の損失が抑止できる。 例えば、 支持 体 2 5がガラスの場合には、 その屈折率は 1 . 4であり、 受光エリア上に支持体 2 5 及び接着層 4が形成されない場合には、 その屈折率は空気の屈折率である 0となる。
また、 受光エリア上に貫通孔 2 6が形成されるため、 支持体 2 5の選択枝とし て透明な材質に限られることがなく、 選定の自由度が増す。
以下、 第 8図、 第 9図に示すようにして前記配線層 3に接続される導電端子 1 3を形成することで、 半導体装置 40または半導体装置 5 0を構成する。
なお、 第 1 0図に示すように支持体 2 5上に第 2の支持体 2 7を有した半導体 装置 6 0を構成するものであっても良い。 この場合には、 第 2の支持体 2 7への貫通 孔の形成工程、 接着層 2 8の除去工程、 支持体 2 5への貫通孔の形成工程、 そして接 着層 4の除去工程を操り返せば良い。
また、 上記実施形態では、 接着層 4, 8, 2 8を用いて各支持体 5 , 7, 2 5, 2 7を接着させているが、 半導体基板 2と支持体 5 , 7, 2 5 , 2 7とを表面活性化 処理、 例えば陽極接合法を用いて接合させるようにして、 接着層 4, 8, 2 8を省略 することも可能である。
更に、 上記実施形態では、 半導体基板 2に支持体 5を接着させた後に、 当該支 持体 5に貫通孔 6を形成しているが、 貫通孔を有する支持体を用意して、 当該支持体 を半導体基板 2に接着させるものであっても良い。
また、 例えば、 受光 ·発光素子の関係で、 受光 ·発光面にはパッシベーシヨン 膜を形成しない方がよいデバイスを用いる場合には、 受光 ·発光面上に形成されたパ ッシベーション膜を除去する工程を有するものであってもよい。
なお、 本発明は上記実施形態に限定されることはなく、 その要旨を逸脱しない 範囲で変更が可能であることは言うまでも無い。 また、 以上の説明では、 BGA (B a l l G r i d A r r a y) 型の半導体装置について説明したが、 本発明はボー ル状の導電端子を有さない LG A (L a n d G r i d A r r a y) 型やその他の C S P型， フリップチップ型の半導体装置に適用することもできる。

Claims

請 求 の 範 囲
半導体基板と、
前記半導体基板の表面上に接着層を介して貼り合わされ、その表面から裏面にか けて貫通する貫通孔を有する第 1の支持体と、
前記貫通孔を被覆するように、前記第 1の支持体上に接着層を介して貼り合わさ れた第 2の支持体とを備え、
デバイス素子が、前記半導体基板と前記第 1の支持体と前記第 2の支持体とで囲 まれたキヤビティ内に封止されていることを特徴とする半導体装置。
半導体基板と、
前記半導体基板の表面上に貼り合わされ、その表面から裏面にかけて貫通する貫 通孔を有する第 1の支持体と、
前記貫通孔を被覆するように、前記第 1の支持体上に貼り合わされた第 2の支持 体とを備え、
デバイス素子が、前記半導体基板と前記第 iの支持体と前記第 2の支持体とで囲 まれたキヤビティ内に封止されていることを特徴とする半導体装置。
前記デバイス素子は M E M S素子であることを特徴とする請求の範囲第 1項ま たは請求の範囲第 2項に記載の半導体装置。
前記キヤビティ内は、真空状態または不活性ガスが充填された状態であることを 特徴とする請求の範囲第 1、 2、 3項のいずれか 1項に記載の半導体装置。 半導体基板と、
前記半導体基板の表面上に接着層を介して貼り合わされ、その表面から裏面にか けて貫通する貫通孔を有する支持体と、 半導体素子が、前記貫通孔に対応する半導体基板上に形成されていることを特徴 とする半導体装置。
半導体基板と、
前記半導体基板の表面上に貼り合わされ、その表面から裏面にかけて貫通する貫 通孔を有する支持体と、
半導体素子が、前記貫通孔に対応する半導体基板上に形成されていることを特徴 とする半導体装置。
前記半導体素子上には、接着層が形成されていないことを特徴とする請求の範囲 第 5項に記載の半導体装置。
前記半導体素子は、受光 '発光素子であることを特徴とする請求の範囲第 5、 6、
7項のいずれか 1項に記載の半導体装置。
半導体基板の表面上に接着層を介して第 1の支持体を貼り合わせる工程と、 前記第 1の支持体の一部を選択的に除去し、前記第 1の支持体の表面から裏面に かけて貫通する貫通孔を形成する工程と、
前記貫通孔を被覆するように、前記第 1の支持体上に接着層を介して第 2の支持 体を貼り合わせ、前記半導体基板と前記第 1の支持体と前記第 2の支持体とで囲 まれたキヤビティ內にデパイス素子を封止する工程とを有することを特徴とす る半導体装置の製造方法。
半導体基板の表面上に第 1の支持体を貼り合わせる工程と、
前記第 1の支持体の一部を選択的に除去し、前記第 1の支持体の表面から裏面に かけて貫通する貫通孔を形成する工程と、
前記貫通孔を被覆するように、前記第 1の支持体上に第 2の支持体を貼り合わせ、 前記半導体基板と前記第 1の支持体と前記第 2の支持体とで囲まれたキヤビテ ィ内にデバイス素子を封止する工程とを有することを特徴とする半導体装置の 製造方法。
前記貫通孔を形成した後であって、 前記第 2の支持体を貼り合わせる工程の前 に、前記デバイス素子を前記貫通孔内の前記半導体基板上に配置する工程を有す ることを特徴とする請求の範囲第 9項または請求の範囲第 1 0項に記載の半導 体装置の製造方法。
前記デバイス素子は M E M S素子であることを特徴とする請求の範囲第 9、 1 0、 1 1項のいずれか 1項に記載の半導体装置の製造方法。
半導体基板の表面上に接着層を介して支持体を貼り合わせる工程と、 前記支持体の一部を選択的に除去し、前記支持体の表面から裏面にかけて貫通す る貫通孔を形成し、前記半導体基板上に形成された半導体素子上の支持体を取り 除く工程とを有することを特徴とする半導体装置の製造方法。
半導体基板の表面上に支持体を貼り合わせる工程と、
前記支持体の一部を選択的に除去し、前記支持体の表面から裏面にかけて貫通す る貫通孔を形成し、前記半導体基板上に形成された半導体素子上の支持体を取り 除く工程とを有することを特徴とする半導体装置の製造方法。
前記支持体を取り除く工程の後に、 接着層を取り除く工程を有することを特徴 とする請求の範囲第 1 3項に記載の半導体装置の製造方法。
前記半導体素子は、受光 ·発光素子であることを特徴とする請求の範囲第 1 3、 1 4、 1 5項のいずれか 1項に記載の半導体装置の製造方法。
PCT/JP2007/066699 2006-08-25 2007-08-22 Dispositif à semi-conducteur et son procédé de fabrication WO2008023824A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/438,869 US9034729B2 (en) 2006-08-25 2007-08-22 Semiconductor device and method of manufacturing the same
JP2008530981A JP5270349B2 (ja) 2006-08-25 2007-08-22 半導体装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006-229016 2006-08-25
JP2006229016 2006-08-25
JP2007-045491 2007-02-26
JP2007045491 2007-02-26

Publications (1)

Publication Number Publication Date
WO2008023824A1 true WO2008023824A1 (fr) 2008-02-28

Family

ID=39106903

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/066699 WO2008023824A1 (fr) 2006-08-25 2007-08-22 Dispositif à semi-conducteur et son procédé de fabrication

Country Status (3)

Country Link
US (1) US9034729B2 (ja)
JP (1) JP5270349B2 (ja)
WO (1) WO2008023824A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009285810A (ja) * 2008-05-30 2009-12-10 Toshiba Corp 半導体装置およびその製造方法
FR2944646A1 (fr) * 2009-04-21 2010-10-22 Commissariat Energie Atomique Procede de realisation d'une cavite dans l'epaisseur d'un substrat pouvant former un site d'accueil de composant
JP2011194478A (ja) * 2010-03-17 2011-10-06 Denso Corp 半導体力学量センサおよびその製造方法
JP2012133123A (ja) * 2010-12-21 2012-07-12 Shinko Electric Ind Co Ltd 枠付反射防止ガラス及びその製造方法
KR20140006908A (ko) * 2011-01-27 2014-01-16 센시리온 에이지 센서 칩을 테스트하기 위한 장치를 포함하는 센서 칩을 제조하는 방법
JP2016004974A (ja) * 2014-06-19 2016-01-12 京セラ株式会社 発光装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008023826A1 (fr) * 2006-08-25 2008-02-28 Sanyo Electric Co., Ltd. Dispositif semi-conducteur et son procédé de fabrication
US8653612B2 (en) * 2006-08-25 2014-02-18 Sanyo Semiconductor Co., Ltd. Semiconductor device
JP5512930B2 (ja) 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5512931B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW201115775A (en) * 2009-10-19 2011-05-01 Everlight Electronics Co Ltd Light emitting diode package structure
CN103502139B (zh) 2011-04-20 2016-04-27 卡文迪什动力有限公司 气态化学品向形成于中间介质层中的腔体内的注入以用于之后的热扩散释放
CN103107153B (zh) * 2011-11-15 2016-04-06 精材科技股份有限公司 晶片封装体及其形成方法
WO2014174943A1 (ja) * 2013-04-26 2014-10-30 株式会社村田製作所 カメラモジュールの製造方法
CN103996659A (zh) * 2014-05-15 2014-08-20 华进半导体封装先导技术研发中心有限公司 图像传感器玻璃腔壁的制作方法
CN204632759U (zh) * 2015-03-25 2015-09-09 精材科技股份有限公司 一种芯片尺寸等级的感测芯片封装体
CN105070732B (zh) * 2015-07-16 2018-02-16 北京工业大学 高像素影像传感器封装结构及其制作方法
TWI620286B (zh) * 2015-10-16 2018-04-01 精材科技股份有限公司 晶片封裝體及其製造方法
DE102018204772B3 (de) 2018-03-28 2019-04-25 Infineon Technologies Ag Chip-Stapelanordnung und Verfahren zum Herstellen derselben
US11788884B2 (en) * 2020-08-18 2023-10-17 Raytheon Company Direct filter hybridization for an optical sensor and filter assembly

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298102A (ja) * 2000-04-13 2001-10-26 Nec Corp 機能素子の実装構造およびその製造方法
JP2005019966A (ja) * 2003-06-06 2005-01-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2006100735A (ja) * 2004-09-30 2006-04-13 Fuji Photo Film Co Ltd カバーガラスの洗浄方法
WO2006040986A1 (ja) * 2004-10-13 2006-04-20 Sumitomo Bakelite Co., Ltd. 受光装置

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US321903A (en) * 1885-07-07 Max krueger
US65929A (en) * 1867-06-18 Isaac h
US12169A (en) * 1855-01-02 Improvement in rakes
JPS62149155A (ja) 1985-09-02 1987-07-03 Hitachi Ltd 封止電子装置
JPH0878560A (ja) 1994-09-05 1996-03-22 Fujitsu Ltd 半導体装置
US6969635B2 (en) * 2000-12-07 2005-11-29 Reflectivity, Inc. Methods for depositing, releasing and packaging micro-electromechanical devices on wafer substrates
US5837562A (en) * 1995-07-07 1998-11-17 The Charles Stark Draper Laboratory, Inc. Process for bonding a shell to a substrate for packaging a semiconductor
JPH0961239A (ja) 1995-08-29 1997-03-07 Kyocera Corp 光量検出部材およびこの光量検出部材を搭載した画像入力装置
US6011294A (en) * 1996-04-08 2000-01-04 Eastman Kodak Company Low cost CCD packaging
US6351389B1 (en) 1996-05-07 2002-02-26 Sun Microsystems, Inc. Device and method for packaging an electronic device
DE19621124A1 (de) * 1996-05-24 1997-11-27 Siemens Ag Optoelektronischer Wandler und dessen Herstellungsverfahren
US6117705A (en) * 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
JPH11351959A (ja) 1998-06-12 1999-12-24 Omron Corp 窓材付きキャン及び固定方法並びに温度センサ
US6252229B1 (en) 1998-07-10 2001-06-26 Boeing North American, Inc. Sealed-cavity microstructure and microbolometer and associated fabrication methods
US6566745B1 (en) 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
JP3362219B2 (ja) 1999-04-15 2003-01-07 サンユレック株式会社 気密封止パッケージの製造方法
JP3462806B2 (ja) * 1999-08-06 2003-11-05 三洋電機株式会社 半導体装置およびその製造方法
US6531341B1 (en) * 2000-05-16 2003-03-11 Sandia Corporation Method of fabricating a microelectronic device package with an integral window
US6319745B1 (en) * 2000-05-31 2001-11-20 International Business Machines Corporation Formation of charge-coupled-device with image pick-up array
EP1244152A3 (en) 2001-01-26 2008-12-03 Toyoda Gosei Co., Ltd. Reflective light emitting diode, reflective optical device and its manufacturing method
US6534850B2 (en) * 2001-04-16 2003-03-18 Hewlett-Packard Company Electronic device sealed under vacuum containing a getter and method of operation
US6686649B1 (en) * 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
US6890834B2 (en) 2001-06-11 2005-05-10 Matsushita Electric Industrial Co., Ltd. Electronic device and method for manufacturing the same
KR100986816B1 (ko) * 2001-08-24 2010-10-12 쇼오트 아게 전자 부품 제조 방법
JP2003078121A (ja) 2001-09-03 2003-03-14 Canon Inc 固体撮像装置
US6759266B1 (en) * 2001-09-04 2004-07-06 Amkor Technology, Inc. Quick sealing glass-lidded package fabrication method
US7026758B2 (en) 2001-09-28 2006-04-11 Osram Opto Semiconductors Gmbh Reinforcement of glass substrates in flexible devices
US6630661B1 (en) * 2001-12-12 2003-10-07 Amkor Technology, Inc. Sensor module with integrated discrete components mounted on a window
US6787897B2 (en) * 2001-12-20 2004-09-07 Agilent Technologies, Inc. Wafer-level package with silicon gasket
US6962834B2 (en) * 2002-03-22 2005-11-08 Stark David H Wafer-level hermetic micro-device packages
US20050205898A1 (en) * 2002-05-30 2005-09-22 Koninkijkle Phillips Electronics N.V. Electronic imaging device
JP4443865B2 (ja) * 2002-06-24 2010-03-31 富士フイルム株式会社 固体撮像装置およびその製造方法
US6885107B2 (en) 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication
KR100774775B1 (ko) * 2002-09-17 2007-11-07 앤터온 비.브이. 카메라 디바이스, 카메라 디바이스 제조 방법, 웨이퍼스케일 패키지 및 광학 어셈블리
US6998777B2 (en) 2002-12-24 2006-02-14 Toyoda Gosei Co., Ltd. Light emitting diode and light emitting diode array
US20040150975A1 (en) * 2003-01-30 2004-08-05 Jackson Hsieh Image sensor having a frame layer formed with a venthole
US20040150062A1 (en) * 2003-02-04 2004-08-05 Jackson Hsieh Simplified image sensor module
JP2004303733A (ja) 2003-03-31 2004-10-28 Osram Opto Semiconductors Gmbh 構成素子、とりわけ有機発光ダイオードを備える表示装置
JP3913700B2 (ja) * 2003-04-08 2007-05-09 富士通メディアデバイス株式会社 弾性表面波デバイス及びその製造方法
JP4130158B2 (ja) 2003-06-09 2008-08-06 三洋電機株式会社 半導体装置の製造方法、半導体装置
JP2004349593A (ja) 2003-05-26 2004-12-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US6936491B2 (en) * 2003-06-04 2005-08-30 Robert Bosch Gmbh Method of fabricating microelectromechanical systems and devices having trench isolated contacts
TWI275168B (en) * 2003-06-06 2007-03-01 Sanyo Electric Co Semiconductor device and method for making the same
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
JP4401181B2 (ja) 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
JP3808092B2 (ja) 2003-08-08 2006-08-09 松下電器産業株式会社 電子デバイスおよびその製造方法
TWI242862B (en) * 2003-08-21 2005-11-01 Siliconware Precision Industries Co Ltd Semiconductor package with heat sink
US20050077603A1 (en) * 2003-10-08 2005-04-14 Dylan Yu Method and structure for a wafer level packaging
US7303645B2 (en) * 2003-10-24 2007-12-04 Miradia Inc. Method and system for hermetically sealing packages for optics
JP4361379B2 (ja) 2004-01-21 2009-11-11 株式会社フジクラ 電子デバイスパッケージの製造方法
US7005720B2 (en) * 2004-01-23 2006-02-28 Siliconware Precision Industries Co., Ltd. Semiconductor package with photosensitive chip and fabrication method thereof
JP4198072B2 (ja) * 2004-01-23 2008-12-17 シャープ株式会社 半導体装置、光学装置用モジュール及び半導体装置の製造方法
US7172926B2 (en) * 2004-04-21 2007-02-06 Advanced Semiconductor Engineering, Inc. Method for manufacturing an adhesive substrate with a die-cavity sidewall
US7576427B2 (en) 2004-05-28 2009-08-18 Stellar Micro Devices Cold weld hermetic MEMS package and method of manufacture
US7498647B2 (en) * 2004-06-10 2009-03-03 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7547978B2 (en) 2004-06-14 2009-06-16 Micron Technology, Inc. Underfill and encapsulation of semiconductor assemblies with materials having differing properties
KR100592368B1 (ko) 2004-07-06 2006-06-22 삼성전자주식회사 반도체 소자의 초박형 모듈 제조 방법
US7141870B2 (en) * 2004-07-28 2006-11-28 Miradia Inc. Apparatus for micro-electro mechanical system package
JP4835018B2 (ja) 2005-03-25 2011-12-14 ソニー株式会社 液体吐出ヘッド及び液体吐出装置
US20070075417A1 (en) 2005-10-05 2007-04-05 Samsung Electro-Mechanics Co., Ltd. MEMS module package using sealing cap having heat releasing capability and manufacturing method thereof
JP2007189032A (ja) * 2006-01-12 2007-07-26 Nippon Steel Chem Co Ltd 中空封止型半導体装置の製造方法
US8653612B2 (en) 2006-08-25 2014-02-18 Sanyo Semiconductor Co., Ltd. Semiconductor device
WO2008023826A1 (fr) 2006-08-25 2008-02-28 Sanyo Electric Co., Ltd. Dispositif semi-conducteur et son procédé de fabrication
US7968986B2 (en) * 2007-05-07 2011-06-28 Innovative Micro Technology Lid structure for microdevice and method of manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298102A (ja) * 2000-04-13 2001-10-26 Nec Corp 機能素子の実装構造およびその製造方法
JP2005019966A (ja) * 2003-06-06 2005-01-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2006100735A (ja) * 2004-09-30 2006-04-13 Fuji Photo Film Co Ltd カバーガラスの洗浄方法
WO2006040986A1 (ja) * 2004-10-13 2006-04-20 Sumitomo Bakelite Co., Ltd. 受光装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009285810A (ja) * 2008-05-30 2009-12-10 Toshiba Corp 半導体装置およびその製造方法
FR2944646A1 (fr) * 2009-04-21 2010-10-22 Commissariat Energie Atomique Procede de realisation d'une cavite dans l'epaisseur d'un substrat pouvant former un site d'accueil de composant
WO2010122015A1 (fr) * 2009-04-21 2010-10-28 Commissariat à l'énergie atomique et aux énergies alternatives Procede de realisation d'une cavite dans l'epaisseur d'un substrat pouvant former un site d'accueil de composant
US8470184B2 (en) 2009-04-21 2013-06-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for making a cavity in the thickness of a substrate which may form a site for receiving a component
JP2011194478A (ja) * 2010-03-17 2011-10-06 Denso Corp 半導体力学量センサおよびその製造方法
JP2012133123A (ja) * 2010-12-21 2012-07-12 Shinko Electric Ind Co Ltd 枠付反射防止ガラス及びその製造方法
US8622556B2 (en) 2010-12-21 2014-01-07 Shinko Electric Industries Co., Ltd. Frame-attached anti-reflection glass and method of manufacturing the same
KR20140006908A (ko) * 2011-01-27 2014-01-16 센시리온 에이지 센서 칩을 테스트하기 위한 장치를 포함하는 센서 칩을 제조하는 방법
JP2014508288A (ja) * 2011-01-27 2014-04-03 センシリオン アクチエンゲゼルシャフト センサチップを試験する装置を有するセンサチップの製造方法
US9366720B2 (en) 2011-01-27 2016-06-14 Sensirion Ag Sensor protection
KR101944128B1 (ko) * 2011-01-27 2019-01-30 센시리온 에이지 센서 칩을 테스트하기 위한 장치를 포함하는 센서 칩을 제조하는 방법
JP2016004974A (ja) * 2014-06-19 2016-01-12 京セラ株式会社 発光装置

Also Published As

Publication number Publication date
JPWO2008023824A1 (ja) 2010-01-14
US20090206349A1 (en) 2009-08-20
JP5270349B2 (ja) 2013-08-21
US9034729B2 (en) 2015-05-19

Similar Documents

Publication Publication Date Title
JP5270349B2 (ja) 半導体装置及びその製造方法
WO2008023827A1 (fr) Dispositif semi-conducteur
JP5344336B2 (ja) 半導体装置
JP5220004B2 (ja) フリップチップ素子及びその製造方法
JP5258567B2 (ja) 半導体装置及びその製造方法
US7893514B2 (en) Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package
US7262475B2 (en) Image sensor device and method of manufacturing same
US7001797B2 (en) Optical device and method of manufacturing the same, optical module, circuit board, and electronic instrument
JP5375219B2 (ja) 撮像装置
JP4693827B2 (ja) 半導体装置とその製造方法
JP2013517953A (ja) Ｍｅｍｓ及びａｓｉｃを備える小型化した電気的デバイス及びその製造方法
WO2008023826A1 (fr) Dispositif semi-conducteur et son procédé de fabrication
JP2006024891A (ja) 半導体装置及びその製造方法
KR101612400B1 (ko) 막 구조물을 갖춘 열 복사 검출 장치, 그 장치의 제조 방법 및 용도
US8975106B2 (en) Chip package and method for forming the same
KR101496673B1 (ko) 샌드위치 구조물을 갖춘 열 복사 검출 장치, 그 장치의 제조 방법 및 용도
JP4468427B2 (ja) 半導体装置の製造方法
JP2004193600A (ja) 半導体装置及びその製造方法、半導体装置用カバー並びに電子機器
JP4942671B2 (ja) 半導体装置およびその製造方法
WO2020003796A1 (ja) 固体撮像装置、電子機器、および固体撮像装置の製造方法
JP5226348B2 (ja) 固体撮像装置およびその製造方法
JP2002033407A (ja) 光半導体素子収納用パッケージ
TWI643325B (zh) 影像感測器及其製造方法
JP2007042750A (ja) 半導体装置および半導体装置の製造方法
JP6773089B2 (ja) デバイス

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07806176

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008530981

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

WWE Wipo information: entry into national phase

Ref document number: 12438869

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 07806176

Country of ref document: EP

Kind code of ref document: A1