WO2007123040A1

WO2007123040A1 - 電力増幅器

Info

Publication number: WO2007123040A1
Application number: PCT/JP2007/058059
Authority: WO
Inventors: Shingo Yamanouchi; Kazuaki Kunihiro
Original assignee: Nec Corporation
Priority date: 2006-04-21
Filing date: 2007-04-12
Publication date: 2007-11-01
Also published as: US7821337B2; JP5245822B2; JPWO2007123040A1; US20090072901A1

Abstract

　本発明の電力増幅器は、入力信号を分配する分配器７６と、分配器により分配された入力信号を受信すると、入力信号に含まれる、周波数の異なる２つの主信号のそれぞれに対して位相差が逆相の３次相互変調歪を生成し、２つの主信号および３次相互変調歪を出力する逆相３次相互変調歪発生回路６３と、逆相３次相互変調歪発生回路から受信する信号を増幅して出力する第１の増幅器６１と、分配器により分配される入力信号を増幅して出力する第２の増幅器６２と、第１の増幅器の出力信号と第２の増幅器の出力信号とを合成する合成器６４とを有する構成である。

Description

明細書

電力増幅器

技術分野

[0001] 本発明は、無線通信で使用される電力増幅器に関する。

背景技術

[0002] 高速通信用の無線送信機においては、正しくデータ送信を行なうため、増幅器には高い線形性 (低歪特性)が要求される。従来の増幅器の構成と動作を説明する。

[0003] 図 1は、低歪特性を実現するためのフィードフォワード型増幅器を示すブロック図である。フィードフォワード型増幅器は、増幅器 1と、遅延線路 10, 11と、増幅器 1からの信号と遅延線路 10力の信号を合成して 3次相互変調歪 6を取り出す減算器 2と、 3次相互変調歪 6を増幅して 3次相互変調歪 7を生成するエラーアンプ 3と、 3次相互変調歪 6と 3次相互変調歪 7とを相殺する合成器 4とを有する。

[0004] 図 1に示すフィードフォワード型増幅器の動作を簡単に説明する。入力端子 13から入力信号 12が入力されると、入力信号 12が増幅器 1と遅延線路 10に入力される。増幅器 1からの出力信号は、増幅された主信号 5の他に、 3次相互変調歪 6を含む。減算器 2は、増幅器 1からの出力信号と遅延線路 10を介して入力信号 12とが入力されると、これらの信号を合成することにより増幅器 1で発生した 3次相互変調歪 6を取り出す。エラーアンプ 3は、入力される 3次相互変調歪 6を増幅し、 3次相互変調歪 7として出力する。合成器 4は、遅延線路 11を介して入力される主信号 5および 3次相互変調歪 6 とエラーアンプ 3からの 3次相互変調歪 7とを足し合わせる。これにより、出力端子 14から出力される信号において、 3次相互変調歪 6と 3次相互変調歪 7との足し合わせによる 3次相互変調歪 9が相殺される。このようなフィードフォワード型増幅器では、増幅器力も発生する歪自身を用いて歪補償するため、大きな歪補償量が実現できる旨が、「 MWE2004 Microwave Workshop Digest, pp.575- 584, 2004, November」 (以下では、文献 1と称する）に記載されている。

[0005] しかしながら、図 1のフィードフォワード型増幅器では、 2つのループ構成となるため、回路規模が大きくなり、コスト、サイズおよび電力損失が大きくなるという問題点がある。この問題を回避するための方式が、特許第 2973684号公報（以下では、文献 2 と称する）に提案されている。図 2は、文献 2で提案された歪補償方式の増幅装置を示すブロック図である。

[0006] 図 2は従来の増幅装置の構成例を示すブロック図である。図 2に示すように、増幅装置は、低歪増幅器 21,22と、高歪増幅器 23と、高歪増幅器 23の後段に設けられた位相等価器 24と、ハイブリッドトランス 25と、合成器 26とを有する構成である。

[0007] 図 2に示す増幅装置の動作を簡単に説明する。入力端子 35から入力信号 37が入力されると、ハイブリッドトランス 25は、入力信号 37を入力信号 37と同位相の主信号 28 および入力信号 37の位相を 180° 反転させた主信号 27に分配する。そして、主信号 2 8を低歪増幅器 21に入力し、主信号 27を高歪増幅器 23に入力する。低歪増幅器 21 および低歪増幅器 22が主信号 28を増幅することで、主信号 28が増幅された主信号 2 9と 3次相互変調歪 30とが低歪増幅器 22から出力される。

[0008] 一方、高歪増幅器 23は、ハイブリッドトランス 25から主信号 27を受信すると、主信号 27から歪補償用の 3次相互変調歪 32を生成する。続いて、主信号 27と 3次相互変調歪 32を出力する。高歪増幅器 23の後段に設けられた位相等価器 24は、高歪増幅器 2 3から主信号 27および 3次相互変調歪 32を受信すると、 3次相互変調歪 32について、低歪増幅器 21における位相シフト分を補正し、位相を低歪増幅器 22から出力される 3 次相互変調歪 30の位相と逆相になるように補正する。そして、位相を調整した 3次相互変調歪 32と主信号 27に替わる主信号 31とを出力する。

[0009] 合成器 26は、低歪増幅器 22から出力される主信号 29および 3次相互変調歪 30と位相等価器 24から出力される主信号 31および 3次相互変調歪 32とを合成する。これにより、出力端子 36に出力される 3次相互変調歪 34を相殺でき、出力端子 36において主信号 33に対する 3次相互変調歪 34の相対強度を低減できる。この方式では、 1つのループ構成で歪補償が可能になり、回路規模の縮小が図られている。

[0010] 他方において、並列構成で低電力時の効率を改善する方式として、ドハティ型増幅器が上記文献 1に記載されて、る。図 3は従来のドノ、ティ型増幅器の構成例を示すブロック図である。

[0011] 図 3に示すように、ドノ、ティ型増幅器は、主増幅器 41と、副増幅器 42と、 λ Ζ4線 43, 44と、合成器 45と、入力端子 46と、出力端子 47と、分配器 48とを有する構成である。また、主増幅器 41は A〜AB級バイアスの状態に設定され、副増幅器 42は C級バイアスの状態に設定されている。

[0012] 図 3に示すドハティ型増幅器の動作を簡単に説明する。入力端子 46力入力信号 5 1が入力されると、分配器 48は、主増幅器 41への経路と λ Ζ4線 43および副増幅器 42 への経路とに入力信号 51を分配する。主増幅器 41と副増幅器 42のそれぞれは、受信した入力信号 51を増幅する。主増幅器 41は、入力信号 51を増幅して λ Ζ4線 44を経由して合成器 45に送出する。副増幅器 42は、 λ Ζ4線 43を経由して受信した入力信号 51を増幅して合成器 45に送出する。合成器 45は、 λ , 4線 44を介して主増幅器 41から受信する信号と副増幅器 42から受信する信号を合成して出力端子 47に出力する。

[0013] 図 3で説明した構成では、入力電力の増加に伴い副増幅器 42の出力インピーダンスが変化することを利用し、幅広い入力電力範囲で主増幅器 41の負荷インピーダンスを効率最適の状態に設計することができる。これにより幅広い入力電力の範囲で主増幅器 41単体の場合より効率を改善できる。

発明の開示

[0014] 解決しょうとする第一の問題点は、従来の歪補償方式では不要な電力損失が生じ、電力損失が生じることである。

[0015] 例えば、図 1で参照したフィードフォワード方式の増幅器ではエラーアンプや遅延回路が必要なため、消費電力が大きくなる問題点がある。特にエラーアンプでは歪が発生しな!、ことが理想的に望まれるため、エラーアンプはある程度の大きさにする必要があり、かつエラーアンプ自体は主信号を出力しないため、電力効率を著しく低下させる。さらに、増幅器およびエラーアンプにおいて遅延が発生するため、広帯域にわたって良好な歪補償を行なうには遅延線路が必要になる。特に遅延線路は主増幅器の出力側にあるため、この線路での損失によって増幅器全体の効率を低下させる問題がある。

[0016] また、図 2で参照した歪補償方式の増幅装置では出力合成部において主信号が逆相の状態で合成されてしまうため主信号の電力低下が生じ、この電力低下分が電力損失となり、やはり電力効率を低下させる問題がある。

[0017] 解決しょうとする第二の問題点は、従来の高効率増幅器では大きな信号歪が発生し線形性が劣化することである。

[0018] 例えば、電力効率を高めるため、またはアイドル動作時の消費電力を抑えるために増幅器のアイドル電流を低減し、バイアス条件を B級に近、状態力 C級に設定した場合、主信号と同相の 3次相互変調歪が発生し、これが信号歪の原因となる。図 3で参照したドノ、ティ型増幅器にぉ、ても副増幅器 42を C級バイアスの状態にして、るため、同様に 3次相互変調歪 55が発生し、全体の 3次相互変調歪 57も大きくなるという信号歪の問題が生じる。

[0019] 本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、電力損失を抑制し、歪を低減した電力増幅器を提供することを目的とする

[0020] 本発明の電力増幅器は、入力信号を分配する分配器と、分配器により分配された入力信号を受信すると、入力信号に含まれる、周波数の異なる 2つの主信号のそれぞれに対して位相差が + 90° から + 180° の範囲および 180° から 90° の範囲のヽずれかに含まれる逆相の 3次相互変調歪を生成し、上記 2つの主信号および 3次相互変調歪を出力する逆相 3次相互変調歪発生回路と、逆相 3次相互変調歪発生回路力受信する信号を増幅して出力する第 1の増幅器と、分配器により分配される入力信号を増幅して出力する第 2の増幅器と、第 1の増幅器の出力信号と第 2の増幅器の出力信号とを合成する合成器とを有する構成である。

[0021] 本発明では、第 2の増幅経路で入力信号が増幅されると、主信号と同相の 3次相互変調歪が発生するが、この 3次相互変調歪は、逆相 3次相互変調歪発生回路で生成される逆相の 3次相互変調歪で振幅が低減する。また、合成器から出力される主信号は、第 1の増幅器および第 2の増幅器のそれぞれで増幅された信号となる。よって、従来の並列型低歪増幅器で発生して!/、た電力合成時の電力損失を抑制しつつ、歪の低減を図れる。また、増幅器の高効率、かつ低歪の動作が可能である。

図面の簡単な説明

[0022] [図 1]図 1は従来のフィードフォワード増幅器の一構成例を示すブロック図である。圆 2]図 2は従来の歪補償方式を備えた増幅器の一構成例を示すブロック図である。

[図 3]図 3は従来のドノ、ティ型増幅器の一構成例を示すブロック図である。

[図 4]図 4は第 1の実施形態の電力増幅器の一構成例を示すブロック図である。圆 5]図 5は図 4に示した電力増幅器における逆相 3次相互変調歪発生回路の一構成例を示すブロック図である。

[図 6]図 6は 3次の非線形過程およびその過程によって生じる 3次相互変調歪を表す概念図である。

[図 7]図 7は 2次の非線形過程およびその過程によって生じる 3次相互変調歪を表す概念図である。

[図 8]図 8は第 2の実施形態による電力増幅器の一構成例を示すブロック図である。圆 9]図 9は逆相 3次相互変調歪発生回路の具体例を示す回路図である。

圆 10]図 10は図 9に示す振幅調整回路の容量素子の容量値に対する、 RF基本波帯におけるインピーダンスの変化、およびその実部と絶対値の比の変化を示すグラフである。

圆 11]図 11は図 9に示す振幅調整回路内の容量素子の容量値に対する、 3次相互変調歪の振幅と位相の変化を示すグラフである。

圆 12]図 12は位相調整回路を備えた構成と備えていない構成との特性結果を比較するためのグラフである。

[図 13]図 13は図 8に示した回路構成のうち増幅器 61および逆相 IMD3発生回路 63を含む増幅経路を示す回路図である。

圆 14]図 14は図 8に示した回路構成のうち増幅器 62を含む増幅経路を示す回路図である。

[図 15]図 15は図 13および図 14のそれぞれに示した回路について、主信号と 3次相互変調歪の位相に関する、 2ton_e信号の平均入力電力依存性を示すグラフである。

[図 16]図 16は図 8、図 13および図 14のそれぞれに示した回路について、 3次相互変調歪の主信号に対する相対振幅強度の、 2ton_e信号の平均入力電力依存性を示すグラフである。

圆 17]図 17は第 2の実施形態の第 1の変形例を示す回路図である。圆 18]図 18は第 2の実施形態の第 2の変形例を示す回路図である。

圆 19]図 19は第 2の実施形態の第 3の変形例を示す回路図である。

圆 20]図 20は第 2の実施形態の第 4の変形例を示す回路図である。

圆 21]図 21は第 2の実施形態の第 5の変形例を示す回路図である。

圆 22]図 22は第 2の実施形態の第 6の変形例を示す回路図である。

圆 23]図 23は第 2の実施形態の第 7の変形例を示す回路図である。

圆 24]図 24は第 2の実施形態の第 8の変形例を示す回路図である。

圆 25]図 25は第 2の実施形態の第 9の変形例を示す回路図である。

圆 26]図 26は第 2の実施形態の第 10の変形例を示す回路図である。

[図 27]図 27は第 3の実施形態による電力増幅器の一構成例を示すブロック図である

[図 28]図 28は第 3の実施形態の第 1の変形例を示すブロック図である。

[図 29]図 29は第 3の実施形態の第 1の変形例における他の構成を示すブロック図である。

[図 30]図 30は第 4の実施形態による電力増幅器の一構成例を示すブロック図である

[図 31]図 31は第 4の実施形態の第 1の変形例を示すブロック図である。

[図 32]図 32は第 5の実施形態による電力増幅器の一構成例を示すブロック図である

[図 33]図 33は第 6の実施形態による電力増幅器の一構成例を示すブロック図である

[図 34]図 34は第 6の実施形態の第 1の変形例を示すブロック図である。

[図 35]図 35は第 6の実施形態の第 2の変形例を示すブロック図である。

[図 36]図 36は第 6の実施形態の第 3の変形例を示すブロック図である。

符号の説明

1、 61、 61a、 61bゝ 62、 62aゝ 62b、 481、 491aゝ 491bゝ 561、 562 増幅器

2 減算器

3 エラーアンプ 4、 26、 45、 64、 64a、 64b 合成器

5、 8、 27、 28、 29、 31、 33、 52、 54、 56、 66、 68、 68a、 68b、 70、 70aゝ 70bゝ 72、 121、 12 2、 528、 530、 538、 540 主信号

6、 7、 9、 30、 32、 34、 53、 55、 57、 67、 69、 69a, 69b、 71、 71a, 71b、 73、 123、 124、 14 1、 142、 143、 144、 529、 531、 539、 541 3次相互変調歪

10、 11 遅延線路

12、 37、 51、 65 入力信号

13、 35、 46、 74、 84 入力端子

14、 36、 47、 75、 85、 209 出力端子

21、 22、 481aゝ 481bゝ 482、 501、 501aゝ 502、 503 低歪増幅器

23 高歪増幅器

24 位相等価器

25 ハイブリッドトランス

41 主増幅器

42 副増幅器

43、 44、 167、 227、 511、 512 ぇ/4線

48、 76、 76a, 76b 分配器

63、 63a, 63b 逆相 3次相互変調歪発生回路

81 歪発生回路

82 位相調整回路

83 振幅調整回路

86、 87、 109、 201、 203、 204、 205、 205aゝ 205b, 206、 207、 208、 264、 265、 266、 267 、 268、 269 接続点

101 非線形素子

102、 103、 104、 106 インピーダンス素子

105 信号源

108、 373 信号線

125、 126 3次非線形過程 145 2次相互変調歪

147、 148 2次高調波

149、 150、 151、 152、 153、 154 2次非線形過程

161、 165、 168、 225、 228 バイポーラトランジスタ

162、 163、 166、 226、 341aゝ 341bゝ 351aゝ 351bゝ 371aゝ 371bゝ 422、 432、 442、 452、 55 la、 551b, 553a, 553b 容量素子

164、 342、 352、 372、 423、 433、 443、 453、 552a, 554a インダクタ素子

169、 170、 229、 391、 421、 431、 441、 451 抵抗素子

191、 251 入力整合回路

192、 192a, 192b, 194、 194a, 194b, 252、 254 電源安定化回路

193、 253 出力整合回路

281、 281a, 281b, 282、 282a, 282b, 283、 301、 302、 303 電源端子

361aゝ 361bゝ 381、 424、 434、 444、 454、 461aゝ 461bゝ 462aゝ 462bゝ 483aゝ 483bゝ 511a 、 512a 回路

401 電界効果トランジスタ

411 ダイオード

発明を実施するための最良の形態

[0024] 本発明の電力増幅器は、主信号の増幅率を維持するとともに、主信号を増幅する際に発生する 3次相互変調歪を打ち消すための逆相の 3次相互変調歪を生成する回路を設けたことを特徴とする。

[0025] 以下に、本発明の電力増幅器を添付の図面に示す実施形態に基づいて説明する

。なお、同一の構成、または同様な構成に相当する部分については同一の符号を付している。

(第 1の実施形態）

本発明の第 1の実施形態の電力増幅器の構成を説明する。

[0026] 図 4は第 1の実施形態による電力増幅器の一構成例を示すブロック図である。図 4 に示すように、本実施形態の電力増幅器は、入力信号 65を分配する分配器 76と、主信号 66および主信号 66の逆相の 3次相互変調歪（IMD3:3rd- order Inter- modulatio n distortion) 67を出力する逆相 3次相互変調歪発生回路 63と、逆相 3次相互変調歪発生回路 63の出力側に接続された増幅器 61と、逆相 3次相互変調歪発生回路 63および増幅器 61と並列に接続された増幅器 62と、増幅器 61と増幅器 62の出力信号を合成する合成器 64とを有する。分配器 76の前段には、外部からの入力信号を入力するための入力端子 74が設けられている。合成器 64の後段には、合成器 64の出力信号を出力するための出力端子 75が設けられている。以下では、逆相 3次相互変調歪発生回路を「逆相 IMD3発生回路」と表記する。

[0027] 本実施形態の電力増幅器は、図 4に示すように、信号の増幅経路を 2系統有している。 2系統の増幅経路のうち一方には逆相 IMD3発生回路 63および増幅器 61が直列に接続され、他方には増幅器 62が設けられている。

[0028] なお、同相とは位相差が一 90° 力も +90° の範囲にあることと定義する。また、逆相とは位相差が +90° から +180° の範囲および 90° から 180° の範囲のいずれかにあることと定義する。

[0029] 次に、本実施形態の電力増幅器の動作を説明する。

[0030] 図 4に示した電力増幅器の構成において、入力端子 74から入力信号 65が入力されると、分配器 76は、逆相 IMD3発生回路 63および増幅器 62のそれぞれに入力信号 65 を分配する。逆相 IMD3発生回路 63は、分配器 76から入力信号 65を受信すると、入力信号 65に含まれる主信号 66に対して逆相の 3次相互変調歪 67を生成し、主信号 66および 3次相互変調歪 67を増幅器 61に送出する。増幅器 61は、主信号 66および 3次相互変調歪 67を受信すると、これらの信号をそれぞれ増幅して主信号 68および 3次相互変調歪 67を生成する。そして、主信号 68および 3次相互変調歪 69を合成器 64に送出する。 3次相互変調歪 69の位相は主信号 68の逆相になっている。

[0031] 一方、増幅器 62は、分配器 76から入力信号 65を受信すると、入力信号 65に含まれる主信号 70に対して同相の 3次相互変調歪 71を生成し、主信号 70および 3次相互変調歪 71を合成器 64に送出する。なお、増幅器 62が主信号 70と同相の 3次相互変調歪 71を出力することは、増幅器 62のアイドル電流を低減させることで容易に実現可能である。増幅器 62のアイドル電流を低減させることは、電力効率を高め、かつアイドル動作時の消費電力を抑えることにもつながる。 [0032] また、逆相 IMD3発生回路 63から出力される主信号 66の位相シフトは小さいため、増幅器 61から出力される主信号 68と増幅器 62から出力される主信号 70の位相差は小さぐ両者は同相となる。また、増幅器 61から出力される 3次相互変調歪 69と増幅器 62から出力される 3次相互変調歪 71は逆相の関係になる。

[0033] 続、て、合成器 64は、増幅器 61から受信する主信号 68および 3次相互変調歪 69と増幅器 62から受信する主信号 70および 3次相互変調歪 71とを合成する。そして、主信号 68と主信号 70とを合成した主信号 72と、 3次相互変調歪 69と 3次相互変調歪 71とを合成した 3次相互変調歪 73を出力端子 75から出力する。上述したように、 3次相互変調歪 69と 3次相互変調歪 71とは逆相の関係にあるため、 3次相互変調歪 69および 3 次相互変調歪 71は互いに相殺される。その結果、出力端子 75において、主信号 72 に対する 3次相互変調歪 73の相対強度を低減できる。

[0034] また、増幅器 61から出力される主信号 68と増幅器 62から出力される主信号 70は同相の関係にあるため、図 2で説明した従来例で問題とされた、合成時の電力損失が抑制される。なお、図 4に示した電力増幅器の構成において、増幅器 61および増幅器 62の段数はそれぞれ 1段に限定されず、多段構成としてもよい。

[0035] 次に、逆相 IMD3発生回路 63の構成について説明する。

[0036] 図 5は逆相 IMD3発生回路の一構成例を示すブロック図である。図 5に示すように、逆相 IMD3発生回路 63は、入力端子 84と、歪発生回路 81と、 3次相互変調歪の位相調整回路 82と、 3次相互変調歪の振幅調整回路 83と、出力端子 85とを有する。以下では、 3次相互変調歪の位相調整回路を単に「位相調整回路」と称し、 3次相互変調歪の振幅調整回路を単に「振幅調整回路」と称する。

[0037] 歪発生回路 81は、歪補償に必要な 3次相互変調歪を出力する。位相調整回路 82は、歪発生回路 81の差周波帯インピーダンスにおける負荷インピーダンスを最適な値に設定することで、歪発生回路 81から出力される 3次相互変調歪の位相を最適な値に設定する。差周波帯とは、入力される 2つの主信号 (希望波)の周波数の差に相当する周波数帯域、または入力される変調波の変調帯域幅に相当する周波数帯域を指す。

[0038] 振幅調整回路 83は、歪発生回路 81の RF基本波帯における負荷インピーダンスを最適な値に設定することで、歪発生回路 81から出力される 3次相互変調歪の振幅を最適な値に設定する。 RF基本波帯とは、入力される信号の搬送波およびその近傍の周波数帯域を指す。

[0039] なお、歪発生回路 81と位相調整回路 82と振幅調整回路 83との接続関係は、歪発生回路 81の RF基本波帯および差周波帯の負荷インピーダンスを位相調整回路 82および振幅調整回路 83で最適な値に設定できる構成であればよぐ図 5に示した構成に限定されるものではない。例えば、図 5に示した位相調整回路 82と振幅調整回路 83との間に歪発生回路 81を設置する構成に限らず、歪発生回路 81と振幅調整回路 83との間に位相調整回路 82を設置する構成であってもよぐ歪発生回路 81と位相調整回路 82との間に振幅調整回路 83を設置する構成であってもよい。

[0040] 以下に、図 5を参照して、歪発生回路 81から出力される 3次相互変調歪の位相を最適な値に設定する位相調整回路 82による機能の原理を詳細に説明する。また、歪発生回路 81から出力される 3次相互変調歪の振幅を最適な値に設定する振幅調整回路 83による機能の原理を詳細に説明する。

[0041] 図 5に示すように、歪発生回路 81は非線形素子 101を有し、非線形素子 101の一端は接続点 109にお、て信号線 108に接続されて!、る。信号線 108との接続点 109における非線形素子 101の電圧 V (t)と電流 i (t)は、アイドル時の DC電圧 V (t)および

N N N— DC

DC電流 i (t)と、信号入力時の AC電圧 v (t)および AC電流 i (t)と、非線形性

N— DC N_AC N— AC を表すパラメータ (η=1,2,3, ···)とを用いて、式（1)および式 (2)ならびに式 (3)で表される非線形性特性を有する。

[0042] [数 1] v_N(. = v_{N lx} +v_{N AC}(t) · · · ( 1 )

[0043] [数 2] (t) = i_N_Dc +iN_Ac( · · · (2)

[0044] [数 3] i_N__AC{t) = K_xv_{N AC}(t) + K₂{v_{N AC}(t)}²+K₃{_{VfJ AC}(t) + (3) また、図 5の構成において、位相調整回路 82はインピーダンス素子 102を有し、インピーダンス素子 102の一端は信号線 108に接続されている。ここでは、インピーダンス素子 102のインピーダンスを Z (f)で表す。

BB

[0045] また、振幅調整回路 83はインピーダンス素子 103を有し、インピーダンス素子 103は信号線 108に直列に接続されている。ここではインピーダンス素子 103のインピーダンスを Z (f)で表す。

RF

[0046] 図 5の構成において、インピーダンス素子 106は逆相 IMD3発生回路 63の出力端子 85に接続される負荷インピーダンス Z (f)を表して、る。

し

[0047] また、インピーダンス素子 104は逆相 IMD3発生回路 63の入力端子 84に接続される負荷インピーダンス Z (f)を表している。この負荷インピーダンス Z (f)は RF基本波帯

S S

にお、て逆相 IMD3発生回路 63の入力インピーダンスと共役整合に近、状態に設計され、信号電力が適切に伝達されるものとする。このような場合、振幅調整回路 83側を見たインピーダンス Z (f)と位相調整回路 82側および歪発生回路 81側を見たイン

L2

ピーダンス Z (f)も共役整合に近い状態になる。

S2

[0048] 図 5に示す構成例では、逆相 IMD3発生回路 63の入力に信号源 105が接続され、希望周波数が fおよび f (f < f )であり最大電圧振幅力である式 (5)の 2tone信号 v

1 2 1 2

(t)が信号源 105から入力されるものとする。

in

[0049] [数 4] v_m (/) · · · ( 4 )

上記の図 5の逆相 IMD3発生回路 63の構成において、文献 PROCEEDINGS OF THE IEEE, vol.62, no.8, pp. 1088-1098, August, 1974」に記載されているヴォルテラ級数法の手順を用いて、出力端子 85力出力される周波数 fの主信号 (複素

1

スペクトル) d と、周波数 fの主信号 (複素スペクトル) dと、周波数 2f -fの 3次相互変

-1 2 1 1 2

調歪 (複素スペクトル) d と、周波数 2f -fの 3次相互変調歪 (複素スペクトル) dは、式

-3 1 2 3

(5)から式（11)のように計算される。

[0050] [数 5] A Z_L{f_c)

(5)

2)Re(Z_L2(f_c))

[0051] [数 6] d₃ = _N3 =d_N2B =d_N2H +0(A⁵), (6)

[0052] [数 7]

[0053] [数 8]

[0054] [数 9]

[0055] [数 10]

A

d K₂ ²Z_Q(f_c).(Z_L2(2f_c)\\Z_S2(2f_c)),

[0056] [数 11]

上記の式にお!、て、 fは搬送波の周波数 (= (f +f ) Z2〜f〜f )を表し、 Δ fは 2つの c 1 2 1 2

主信号 (希望波)の周波数の差に相当する周波数すなわち差周波 (=f -f )を表して

2 1 いる。

また、記号 (A||B)はインピーダンス Aおよび Bの並列合成インピーダンスを表し、記号 (A) *は Aの複素共役を表して、る。 [0058] 図 6および図 7は 3次相互変調歪の発生過程を説明するための図である。

[0059] 式（6)、式（7)および式（8)における d は、図 6に示す 3次相互変調歪 123,124を表

N3

している。 3次相互変調歪 123,124は、主信号 121, 122が 3次非線形過程 125,126によつてミキシングされて生じる。

[0060] 式 (6)、式（7)および式 (9)における d は、図 7に示す 3次相互変調歪 142を表して

N2B

いる。図 7に示すように、主信号 121, 122が 2次非線形過程 149によってミキシングされて 2次相互変調歪 145が生じ、 3次相互変調歪 142は、その 2次相互変調歪 145が 2次非線形過程 150によって主信号 122と再度ミキシングされて生じる。 2次相互変調歪 14 5が 2次非線形過程 151によって主信号 122と再度ミキシングされて生じる 3次相互変調歪 141は、 d の複素共役の（d ) *となる。

N2B N2B

[0061] また、式 (6)、式（7)および式（10)における d は、図 7に示す 3次相互変調歪 143,1

N2H

44を表している。図 7に示すように、主信号 121, 122が 2次非線形過程 152によってミキシングされて 2次高調波 147,148が生じ、 3次相互変調歪 143,144は、それら 2次高調波 147,148が 2次非線形過程 153,154によって主信号 121, 122と再度ミキシングされて生じる。

[0062] 式（10)に示すように、 2次高調波 147,148を経由して生じる 3次相互変調歪 143,144 の振幅 I d Iは、 2次高調波帯のインピーダンス I Z (2f )

N2H L2 c I I Z (2f )

S2 c Iに比例する。 2次高調波帯のインピーダンス I Z (2f )

L2 c I I Z (2f )

S2 c Iは、通常数 Ω力も数十

Ω程度と低い値であるため、 | d Iも小さくなる。 2次高調波 147,148を経由して生

N2H

じる 3次相互変調歪 143,144は、 3次非線形過程 125,126によって生じる 3次相互変調歪 d に対して無視できる強度となる。

N3

[0063] 式 (9)に示すように、 2次相互変調歪 145を経由して生じる 3次相互変調歪 141, 142 の振幅 I d I は、差周波帯のインピーダンス f)

N2B I Z ( A

L2 I I Z ( Af)

S2 I に比例する

。差周波帯のインピーダンス I Z ( Af)

L2 I I Z ( Af)

S2 Iは位相調整回路 82が無い状態では、通常数百 Ω力数程度と比較的高い値である。そのため、 2次相互変調歪 145を経由して生じる 3次相互変調歪 141, 142は、 3次非線形過程 125,126によって生じる 3次相互変調歪 123,124よりも大きな振幅を持ち得る。これに対して、位相調整回路 82を設置し、 I Z ( Af) I I Z ( Af) Iを数十 Ω以下の程度まで低減すれば、 2 次相互変調歪 145を経由して生じる 3次相互変調歪 141, 142は抑制される。

[0064] 3次非線形過程 125,126によって生じる 3次相互変調歪 123,124は、式 (8)に示すように、差周波帯のインピーダンス I Z ( Af) I I Z ( Af) Iに依存しない。そのため、し 2 S2

位相調整回路 82を設置しても、 3次非線形過程 125, 126によって生じる 3次相互変調歪 123, 124は大きな変化を受けない。したがって、位相調整回路 82を設置することで、 2次相互変調歪 145を経由して生じる 3次相互変調歪 141, 142のみを抑制し、 3次非線形過程 125,126によって生じる 3次相互変調歪 123,124を 3次相互変調歪の主成分として出力させることが可能になる。

[0065] 2次相互変調歪 145を経由して生じる 3次相互変調歪 142と主信号 122の位相差は式

(12)のように計算される。

[0066] [数 12]

Z( _N2B ) - Z(d, ) = Z

(Af)) ( 1 2 )

V ノ

2次相互変調歪 145を経由して生じる 3次相互変調歪 141と主信号 121の位相差は式 (13)のように計算される。

[0067] [数 13] N_2S) - d,) = Z_S2 (Af)) ( 1 3 )

差周波帯のインピーダンス I Z ( Af) ( Af)

L2 I I Z

S2 Iは負性ではないという条件、すなわちインピーダンスの実部が正であるという条件から、式（12)および式（13)で計算した 3次相互変調歪 142と主信号 122の位相差、および 3次相互変調歪 141と主信号 121の位相差は、それぞれ- 90° 力も +90° の範囲となる。すなわち、 2次相互変調歪 145を経由して生じる 3次相互変調歪 141, 142は主信号 121, 122と同相になる。

[0068] 3次非線形過程 125,126によって生じる 3次相互変調歪 123,124と主信号 121, 122の位相差は式（14)のように計算される。

[0069] [数 14] d

d_N3 )一 ) = _m ) - d._t ) = 4 ( 1 4 )

d、式（14)において、 3次の非線形過程を表す係数 Kが正であれば、 3次非線形過程 1

3

25,126によって生じる 3次相互変調歪 123,124と主信号 121, 122との位相差は 180° となる。すなわち、 3次非線形過程 125,126によって生じる 3次相互変調歪 123,124は主信号 121, 122と逆相になる。したがって、非線形素子 101として 3次の非線形過程を表す係数 Κが正であるような非線形素子を用いることで、 3次非線形過程 125,126によつ

3

て生じる 3次相互変調歪 123,124は主信号 121, 122と逆相になる状態を実現できる。

[0070] 上記のように、 2次相互変調歪 145を経由して生じる 3次相互変調歪 141, 142は主信号 121, 122と同相になり、 3次非線形過程 125,126によって生じる 3次相互変調歪 123,1

24は主信号 121, 122と逆相になっている。

[0071] また、上記のように、位相調整回路 82を設置し、 I Z ( Af)

し 2 I I Z ( Af) |を数十

S2

Ω以下の程度まで低減すれば、 2次相互変調歪 145を経由して生じる 3次相互変調歪 141, 142は抑制される。そして、 3次非線形過程 125,126によって生じる、主信号 121 ,122と逆相の 3次相互変調歪 123, 124を 3次相互変調歪の主成分として出力させることが可能になる。このような場合、逆相 IMD3発生回路 63から出力される 3次相互変調歪 67は主信号 66と逆相になる。

[0072] 逆に、位相調整回路 82を設置しないか、または位相調整回路 82の差周波帯に対応する周波数におけるインピーダンスが数百 Ω以上と高、場合は、 2次相互変調歪 1 45を経由して生じる、主信号 121, 122と同相の 3次相互変調歪 141, 142が 3次相互変調歪の主成分となる。そのため、逆相 IMD3発生回路 63から出力される 3次相互変調歪 67は主信号 66と同相になる。

[0073] このように、位相調整回路 82を用いて差周波インピーダンス I Z ( Af)

L2 I I Z ( Af

S2

) Iを調整することにより、主信号と 3次相互変調歪の位相差を最適な値に設定することが可能となる。

[0074] 式 (6)〜式（10)より、出力端子 85から出力される周波数 2f -fの 3次相互変調歪の振幅 I d Iと周波数 2f -fの 3次相互変調歪の振幅 I d Iは、いずれも式（11)で定義される RF基本波帯域におけるインピーダンス量 | Z (f ) |に比例することが分かる

Q c

。また、式（11)に示すように、インピーダンス量 I Z (f )

Q c Iは振幅調整回路 83側を見た RF基本波帯域のインピーダンス Z (f )の実部と絶対値の比 I Z (f )

し 2 I /Re[Z (f し 2 し 2

) ]に対して単調増加する。

[0075] したがって、インピーダンス Z (f )の実部と絶対値の比

し 2 I Z (f )

し 2 I /Re[Z (f ) ]がし 2 大きくなるように振幅調整回路 83を調整すれば、逆相 IMD3発生回路 63力も出力される 3次相互変調歪 67の振幅を大きくすることができる。逆にインピーダンス Z (f )の実

L2 部と絶対値の比 | Z (f )

し 2 I /Re[Z (f ) ]力、さくなるように振幅調整回路 83を調整し 2

すれば、逆相 IMD3発生回路 63から出力される 3次相互変調歪 67の振幅を小さくすることができる。

[0076] このように、振幅調整回路 83を用いることで、振幅調整回路 83側を見たインピーダンス Z (f )の実部と絶対値の比 I Z (f )

し 2 I /Re[Z (f ) ]の比を調整し、逆相 IMD3 し 2 し 2

発生回路 63から出力される 3次相互変調歪 67の振幅を最適な値に設定することができる。

[0077] 本発明においては、振幅調整回路 83により逆相 IMD3発生回路 63から出力される 3 次相互変調歪 67の振幅を最適な値に設定することができ、位相調整回路 82により逆相 IMD3発生回路 63から出力される 3次相互変調歪 67の位相を最適な値に設定することができる。

[0078] したがって、図 4の構成において、逆相 IMD3発生回路 63から出力される 3次相互変調歪 67の振幅と位相を最適な値に設定することで、増幅器 61から出力される 3次相互変調歪 69の振幅および位相が増幅器 62から出力される 3次相互変調歪 71と逆相でかつ振幅が同じか、それに近い状態になるように最適な値に設定することができ、 3 次相互変調歪 69および 71を相殺させて低歪の状態を実現できる。

[0079] 本発明では、逆相 IMD3発生回路 63から出力される 3次相互変調歪 67の振幅と位相を振幅調整回路 83と位相調整回路 82という別個の手段でそれぞれ最適な値に設定できるので、 3次相互変調歪 67の振幅と位相の両者が同時に歪補償に最適な値に設定することも容易にできると、う利点がある。

[0080] なお、上記説明では式 (4)で表される 2tone信号を入力信号としたが、実際に本発明の回路を使用する際の入力信号は 2ton_e信号に限定されず、一般の変調信号を入力してもよい。文献「Microwave Journal, vol.42, no.12, pp. 70—84, December,

1999」に記載されているように、 2tone信号入力時の歪指標である相互変調歪が低減された増幅器は、変調波入力時の歪指標、例えば隣接チャネル漏洩電力（adjace nt channel power ratio、 ACPR)も低減できる。そのため、本発明の回路は、 2tone 信号だけでなく一般の変調波が入力される場合においても、有効に歪を低減できる

(第 2の実施形態）

本発明の第 2の実施形態の電力増幅器の構成を説明する。図 8は第 2の実施形態による電力増幅器の一構成例を示すブロック図である。

[0081] 図 8に示すように、本実施形態の電力増幅器は、入力信号を分配する分配器 76と、主信号および主信号の逆相の 3次相互変調歪を出力する逆相 IMD3発生回路 63と、逆相 IMD3発生回路 63の出力に接続された増幅器 61と、逆相 IMD3発生回路 63および増幅器 61と並列に接続された増幅器 62と、増幅器 61と増幅器 62の出力信号を合成する合成器 64とを有する。分配器 76の前段に入力端子 74が設けられ、合成器 64の後段に出力端子 75が設けられている。以下に、各構成について詳細に説明する。

[0082] 図 8に示すように、増幅器 61は、増幅作用を持つバイポーラトランジスタ 165と、バイポーラトランジスタ 168および抵抗素子 169から構成されるベースノィァス回路と、 λ Ζ4線 167および容量素子 166で構成されるコレクタバイアス回路とを有する構成である。バイポーラトランジスタ 165のベース端子に RF信号が入力される。コレクタ端子は、 RF信号の出力端子となり、電源端子 283からバイポーラトランジスタ 165のコレクタ電圧が印加される。

[0083] 増幅器 62も増幅器 61と同様の構造を有し、増幅器 62は、増幅作用を持つバイポーラトランジスタ 225と、バイポーラトランジスタ 228および抵抗素子 229から構成されるべースバイアス回路と、 X Ζ4線 227および容量素子 226で構成されるコレクタバイアス回路とを有する構成であり、電源端子 303からバイポーラトランジスタ 225のコレクタ電圧が印加される。

[0084] なお、本発明において増幅器 61,62の回路構成は図 8に示した構成に限定はされず、増幅器 61,62は増幅作用を持つ回路であればよい。例えば、増幅器 61,62で用いられて、るバイポーラトランジスタの代わりに電界効果トランジスタを用いてもよく、コレクタバイアス回路内の λ /4線の代わりにチョークコイルを用いてもよい。また、増幅器 61,62のベースバイアス回路はバイポーラトランジスタ 168と抵抗素子 169で構成された回路構成に限定されず、バイポーラトランジスタ 165のような増幅素子に適切にノィァスを印加できる回路構成であればよい。また、増幅器 61,62は一段の構成には限定されず、多段構成の増幅器を用いてもよい。このように、増幅作用を持つ回路の例として、図 8に示した増幅器 61,62の回路構成以外にも様々な変形例が考えられる

[0085] 図 8に示す実施形態において、増幅器 61のベースバイアス回路に含まれるバイポーラトランジスタ 168のコレクタ電圧は、電源安定ィ匕回路 194および電源端子 282を介して印加される。バイポーラトランジスタ 168のベース電圧は、電源安定ィ匕回路 192および電源端子 281を介して印加される。同様に、増幅器 62のベースバイアス回路に含まれるノイポーラトランジスタ 228のコレクタ電圧は電源安定ィ匕回路 254および電源端子 301を介して印加され、バイポーラトランジスタ 228のベース電圧は電源安定ィ匕回路 252および電源端子 302を介して印加される。

[0086] 電源安定ィ匕回路 192, 194と電源安定ィ匕回路 252,254のそれぞれは、電源端子 281, 2 82と電源端子 301,302のそれぞれの電圧変動がバイポーラトランジスタ 168およびバイポーラトランジスタ 228のそれぞれに伝達することを抑制する。これにより、ノィポーラトランジスタ 168,228には電圧変動が抑制された DC電圧が供給される。

[0087] なお、電源安定化回路 192,194,252,254を用いることは望ましいが、本発明では必ずしも電源安定化回路を用いなくてもよぐ電源端子 281,282と電源端子 301,302のそれぞれから直接バイポーラトランジスタ 168およびバイポーラトランジスタ 228のそれぞれに DC電圧を印加してもよ!、。

[0088] また、図 8に示す実施形態では、電源端子 281, 282,283,301, 302,303が備えられているが、これらの電源端子のうち複数を接続して一つにまとめ、一つの電源からこれらの複数の電源端子に電圧を印加するようにしてもょ、。

[0089] 図 8に示す実施形態においては、逆相 IMD3発生回路 63の前段には入力信号を適切に伝達するための入力整合回路 191が設けられ、増幅器 62の前段には入力信号を適切に伝達するための入力整合回路 251が設けられている。入力整合回路 191,25 1は、低域通過型フィルタまたは高域通過型フィルタのいずれかで構成してもよぐまたは低域通過型フィルタと高域通過型フィルタの組み合わせで構成してもよい。

[0090] 図 8に示す実施形態においては、増幅器 61の後段には出力信号を適切に伝達するための出力整合回路 193が設けられ、増幅器 62の後段には出力信号を適切に伝達するための出力整合回路 253が設けられている。出力整合回路 193,253は低域通過型フィルタまたは高域通過型フィルタの、ずれかで構成してもよぐまたは低域通過型フィルタと高域通過型フィルタの組み合わせで構成してもよい。

[0091] 図 8に示す実施形態においては、増幅器 61および逆相 IMD3発生回路 63を有する増幅経路と、増幅器 62を有する増幅経路とにおいて、それぞれの増幅経路から出力される主信号周波数成分のスペクトルの位相を揃える。そのために、増幅器 61と増幅器 62は同じ構成のものが望ましい。同様の理由で、入力整合回路 191と入力整合回路 251も同じ構成であることが望ましぐ出力整合回路 193と出力整合回路 253も同じ構成であることが望ましい。

[0092] ただし、本発明では、主信号周波数のスペクトルの位相が同じであれば増幅器 61と増幅器 62とは必ずしも同じ構成でなくてもよい。同様の理由で、通過させる信号の位相が同じであれば入力整合回路 191および入力整合回路 251とは必ずしも同じ構成でなくてもよぐ出力整合回路 193と出力整合回路 253とは必ずしも同じ構成でなくてもよい。それぞれについて、必要に応じて別構成の回路を用いてもよい。

[0093] 図 8に示す実施形態において、逆相 IMD3発生回路 63は、歪発生回路 81と、位相調整回路 82と、振幅調整回路 83とを有する構成である。歪発生回路 81は歪補償に必要な 3次相互変調歪を出力する。位相調整回路 82は、歪発生回路 81の差周波帯インピーダンスにおける負荷インピーダンスを最適な値に設定することで、歪発生回路 81 力出力される 3次相互変調歪の位相を最適な値に設定する。振幅調整回路 83は、歪発生回路 81の RF基本波帯における負荷インピーダンスを最適な値に設定することで、歪発生回路 81から出力される 3次相互変調歪の振幅を最適な値に設定する。

[0094] 上記歪発生回路 81について詳細に説明する。図 8に示す実施形態において、逆相 IMD3発生回路 63内の歪発生回路 81はバイポーラトランジスタ 161を備えている。バイポーラトランジスタ 161のェミッタ端子は信号線 108と接続点 109において接続されている。また、増幅器 61内のベースバイアス回路内のバイポーラトランジスタ 168と同様に、バイポーラトランジスタ 161のコレクタ電圧は電源安定ィ匕回路 194を介して電源端子 282から印加され、ベース電圧は電源安定化回路 192を介して電源端子 281から印加される。また、バイポーラトランジスタ 161のェミッタ端子は抵抗 170を介してノイポーラトランジスタ 168のェミッタ端子と接続されている。これにより、ノ《イポーラトランジスタ 161およびバイポーラトランジスタ 168のェミッタ電流はバイポーラトランジスタ 165のべース電流としてノィパスされる。バイポーラトランジスタ 161は、第 1の実施形態で示した非線形素子 101と同様の非線形特性を有し、歪補償に必要な 3次相互変調歪を発生させるために用いられる。

[0095] 次に、振幅調整回路 83について詳細に説明する。

[0096] 図 8に示した実施形態において、逆相 IMD3発生回路 63内の振幅調整回路 83は、信号線 108に直列に接続された容量素子 162で構成されている。容量素子 162の容量値を最適な値に設定することにより、歪発生回路 81から振幅調整回路 83側を見たインピーダンス Z (f)の RF基本波帯における実部と絶対値の比 )

し 2 I Z (f

し 2 I /Re[Z し 2

(f ) ]を最適な値に設定することができる。さらに、第 1の実施形態で説明した原理に基づいて、上記 | Z (f )

し 2 I /Re[Z (f ) ]を最適な値に設定することで、逆相 IMD3発し 2

生回路 63の出力端子 85から出力される 3次相互変調歪 67の振幅を最適な値に設定できる。

[0097] ここで、逆相 IMD3発生回路 63における 3次相互変調歪 67の振幅調整のための特性結果を説明する。

[0098] 図 9は、特性測定に用いた逆相 IMD3発生回路の具体例を示す回路図である。図 9 は、図 8に示した回路構成から増幅器 62を取り除き、逆相 IMD3発生回路 63とその周辺回路である入力整合回路 191と電源安定ィ匕回路 192,194とを残した構成である。

[0099] 図 10は、振幅調整回路内の容量素子の容量値に対する、 RF基本波帯におけるィンピーダンスの変化、およびその実部と絶対値の比の変化を示すグラフである。この測定では、 RF基本波帯の中心周波数を 1.95GHzとした。グラフの横軸に、図 9に示した回路構成の振幅調整回路 83内の容量素子 162の容量値 Cを取っている。グラフの b

左側縦軸には歪発生回路 81から振幅調整回路 83側を見た RF基本波帯におけるインピーダンス Z (f )の値を取り、グラフの右側縦軸にはそのインピーダンスの実部と絶

L2

対値の比 I Z (f ) /Re[Z (f ) ]を取っている

し 2 I 。図 10の結果は、容量素子 162の容し 2

量値 Cが小さくなると、インピーダンス Z (f )が単調増加することを示している。同様 b L2 c

に、容量素子 162の容量値 Cが小さくなると、インピーダンス Z (f )の実部と絶対値の b L2 c

比 | Z (f ) I /Re[Z (f ) ]が単調増加することを示している。

し 2 c し 2 c

[0100] 図 11は、振幅調整回路内の容量素子の容量値に対する、 3次相互変調歪の振幅と位相の変化を示すグラフである。この測定では、差周波を 4MHzとし、中心周波数 1. 95GHzの 2ton_e信号を入力する場合とした。グラフの横軸に、図 9に示した回路構成の振幅調整回路 83内の容量素子 162の容量値 Cを取っている。グラフの左側縦軸に b

は出力端子 209から出力される 3次相互変調歪の振幅を取り、グラフの右側縦軸には 3次相互変調歪の位相を取っている。図 11の結果は、容量素子 162の容量値 Cが小 b さくなると、出力端子 209から出力される 3次相互変調歪の振幅が単調増加することを示している。

[0101] 図 10および図 11に示した結果は、振幅調整回路 83の容量素子 162の容量値 Cを b 最適な値に設定することにより、インピーダンス Z (f)の RF基本波帯における実部と

L2

絶対値の比 | Z (f ) /Re[Z (f )

し 2 I ]を調整できることを示している。さらに、第 1の実し 2

施形態で説明した原理に基づいて、 I Z (f ) I /Re[Z (f ) ]の

し 2 c し 2 c 値を調整することにより、出力端子 209から出力される 3次相互変調歪の振幅を調整でき、歪補償にとって最適な値に設定できることを示して、る。

[0102] 上述したことから、図 8に示した実施形態における振幅調整回路 83の構成は、容量素子 162の容量値を最適な値に設定することにより、逆相 IMD3発生回路 63の出力端子 85および出力端子 209から出力される 3次相互変調歪 67の振幅を歪補償にとって必要な値に設定するための手段を提供する。

[0103] 容量素子 162の RF基本波帯におけるインピーダンス最適値は歪補償に必要な 3次相互変調歪 67の振幅に依存するが、通常は数 Ω力数十 Ω程度であり、これに対応する容量値は通常は数 pFから十数 pFの程度になる。よって、容量素子 162は集積回路上に容易に集積できるサイズとなるため、 3次相互変調歪の振幅調整回路を小型かつ安価に実現することができる。ただし、容量素子 162は集積回路上に集積するものとは限定されず、集積回路外の受動素子で実現してもよい。また、容量素子 162の容量値は数 pFから十数 pFの程度の範囲に限定される訳ではなぐ必要に応じて容量値を任意に設定してもよヽ。

[0104] 次に、位相調整回路 82について詳細に説明する。

[0105] 図 8に示した実施形態において、逆相 IMD3発生回路 63内の位相調整回路 82は、容量素子 163およびインダクタ素子 164が直列に接続された回路を有する。その回路のインダクタ素子 164側の一端が信号線 108に並列に接続され、その回路の容量素子 163側の一端が接地されて、る。

[0106] 位相調整回路 82内の容量素子 163の容量値は、数 nF〜数百 uFの範囲に入るような、比較的大きい値が望ましい。以下に、その理由を説明する。差周波 Δ1"の範囲を通信システムの変調帯域幅に対応する数 kHzから数十 MHzの間に取るとする。この場合、 DC電流をカットしつつ、そのような差周波 Δ1"に対応する周波数範囲において、振幅調整回路 83側を見たインピーダンス Z (f)と、位相調整回路 82側および歪発生

L2

回路 81側を見たインピーダンス Z (f)との並列合成インピーダンス

S2 I Z ( Af)

L2 I I Z

S2

( Af) Iを数十 Ω以下の程度まで低減できるようにするためである。このような大きな容量値でも、近年のデバイス製造技術の発達により、低コスト、かつ小型な容量素子を入手することが可能である。

[0107] また、位相調整回路 82内のインダクタ素子 163のインダクタ値は、数 ηΗから数十 ηΗ 程度であることが望ましい。以下に、その理由を説明する。インダクタ素子 163は、 RF 基本波帯域にぉヽては、整合に影響を与えな！/ヽように整合インピーダンスよりも十分に高い、数十 Ω力も数百 Ω程度のインピーダンスを持つ必要がある。また、差周波 Δ fに対応する周波数範囲においては、数 Ω以下と十分低いインピーダンスを持つ必要がある。上記インダクタ値は、少なくともこれら 2つの条件を満たすためである。なお、このインダクタ素子 163は、集積回路上に集積するものでもよぐ集積回路外に受動素子で実装するものであってもよ、。

[0108] このようにして、差周波 Δ1"に対応する周波数におけるインピーダンス I Z ( Af) I I Z ( Af) Iを数十 Ω以下に低減することにより、第 1の実施形態で説明した原理に

S2

基づいて、 2次相互変調歪 145を経由して生じる 3次相互変調歪 141, 142は抑制される。そして、 3次非線形過程 125,126によって生じる、主信号 121, 122と逆相の 3次相互変調歪 123, 124を 3次相互変調歪の主成分として出力させることが可能になる。このような場合、逆相 IMD3発生回路 63から出力される 3次相互変調歪 67は主信号 66と逆相になる。

[0109] ここで、位相調整回路 82を備えた構成と備えて、な、構成との特性を比較する。位相調整回路 82を備えた構成として、図 9に示した回路構成を用いた。また、位相調整回路 82を備えていない構成として、図 9に示した回路構成から位相調整回路 82を取り除いたものを用いた。

[0110] 図 12は位相調整回路を備えた構成と備えてヽなヽ構成との特性結果を比較するためのグラフである。この測定では、差周波を 4MHzとし、中心周波数 1.95GHzの 2ton e信号を入力する場合とした。グラフの横軸に、 2ton_e信号の平均入力電力を取った。グラフの縦軸には、出力端子 209から出力される 3次相互変調歪の位相を取っている。図 12のグラフは、 3次相互変調歪の位相に関する、 2tone信号の平均入力電力依存性を示すものである。

[0111] 図 12に示すように、位相調整回路 82を備えた構成では、出力端子 209から出力される 3次相互変調歪の主信号に対する相対位相は逆相になっている。その理由は次の通りである。差周波 Δ1"に対応する周波数におけるインピーダンス I Z ( Af)

L2 I I Z

S

( Af)

2 Iが低減されることで 2次相互変調歪 145を経由して生じる、主信号 121, 122と同相の 3次相互変調歪 141, 142が抑制される。そして、 3次非線形過程 125,126によつて生じる、主信号 121, 122と逆相の 3次相互変調歪 123,124が 3次相互変調歪の主成分として出力されるためである。

[0112] これに対し、図 9に示した回路構成から位相調整回路 82を取り除いた構成では、出力端子 209から出力される 3次相互変調歪の主信号に対する相対位相は同相になつている。これは、差周波 Δ1"に対応する周波数におけるインピーダンス I Z ( Af)

L2 I I

Z ( Af) Iが低減されず、 2次相互変調歪 145を経由して生じる、主信号 121, 122と同

S2

相の 3次相互変調歪 141, 142が抑制されずに残るためである。 [0113] したがって、図 8に示した実施形態における位相調整回路 82の構成は、逆相 3次相互変調歪反転回路 63から主信号 66と逆相の 3次相互変調歪 67を出力させ、増幅器 6 2から出力される主信号 70と同相の 3次相互変調歪 71と相殺させる。これにより、位相調整回路 82の構成は、出力端子 75において主信号 72に対する 3次相互変調歪 73の相対強度を低減することを可能にするための手段を提供する。

[0114] 以上のことから、本実施形態においては、次のような効果が得られる。

[0115] 図 13に示す回路は、図 8に示した回路構成のうち増幅器 61および逆相 IMD3発生回路 63を含む増幅経路を示す。図 14に示す回路は、図 8に示した回路構成のうち増幅器 62を含む増幅経路を示す。図 13に示す回路と図 14に示す回路とを分配器 76 および合成器 64の間に並列に配置し、それぞれを分配器 76および合成器 64に接続したものが、図 8に示した回路構成に相当する。以下に、これら 2つの回路の特性結果を示す。

[0116] 図 15は、図 13および図 14のそれぞれに示した回路について、主信号と 3次相互変調歪の位相に関する、 2ton_e信号の平均入力電力依存性を示すグラフである。ここでは、差周波を 4MHzとし、中心周波数 1.95GHzの 2tone信号を入力する場合とした。グラフの横軸に、 2ton_e信号の平均入力電力を取った。グラフの縦軸には、主信号と 3次相互変調歪の位相を取って!/、る。

[0117] 図 13に示した回路では、主信号と 3次相互変調歪の位相差はほぼ 180° であり、逆相であることがわかる。また、図 14に示した回路では、幅広い電力領域で主信号と 3 次相互変調歪の位相差は 90° の範囲内にあり、同相であることが分かる。さらに、図 13に示した回路の主信号と図 14に示した回路の主信号はほぼ同じ位相を持っていることがゎカゝる。

[0118] 図 15の特性結果からわ力るように、図 13に示した回路と図 14に示した回路とを並列に接続し、両者の出力信号を合成することで、図 13に示した回路と図 14に示した回路力それぞれ出力される 3次相互変調歪同士を相殺し、全体の 3次相互変調歪を低減できる。また、図 13に示した回路と図 14に示した回路から出力される主信号の位相はほぼ同じであるため、合成時の電力の低下および損失を抑制できる。

[0119] 図 16は、図 8、図 13および図 14のそれぞれに示した回路について、 3次相互変調歪 (IMD3)の主信号に対する相対振幅強度の、 2tone信号の平均入力電力依存性を示すグラフである。グラフの横軸に 2tone信号の平均入力電力を取り、グラフの縦軸には、 3次相互変調歪の主信号に対する相対振幅強度を取っている。ここでは、差周波を 4MHzとし、中心周波数 1.95GHzの 2tone信号を入力する場合とした。また、図 13 に示した回路力も出力される 3次相互変調歪の相対振幅強度が図 14に示した回路とほぼ同程度となるように、図 13に示した回路の振幅調整回路 83内の素子値を設定している。図 16に示すように、図 8に示した回路では、図 13および図 14の回路に比べて 3次相互変調歪の主信号に対する相対振幅強度が 10dB以上低ぐ 10dB以上の 3 次相互変調歪抑制の改善が得られている。この図 16の結果は、本発明の電力増幅器が実際に歪低減に有効であることを示して、る。

[0120] 以下に、本実施形態について、 10通りの変形例を説明する。

(第 2の実施形態の第 1の変形例）

この変形例は、図 8に示した逆相 IMD3発生回路 63において、複数の素子を用いて位相調整回路 82を構成したものである。

[0121] 図 17は図 8に示した第 2の実施形態の第 1の変形例を示す回路図である。 2ton_e信号と異なり、変調帯域内で連続的なスぺ外ルを持つ一般的な変調波を入力する場合、その変調帯域幅に対応する周波数 (0Hzに近い低周波から変調帯域幅の周波数まで)で万遍なく差周波帯のインピーダンス I Z ( Af) I I Z ( Af) Iを低減した

L2 S2

方がより安定した歪補償が可能になる。ただし、図 8に示した位相調整回路 82のように 1つの容量素子 164を用いる構成では、容量素子 164の寄生インダクタンスによる共振のため、変調帯域幅に対応する周波数で万遍なく差周波帯のインピーダンス I Z

L2

( Af) I I Z ( Af)

S2 Iを低減することは困難である。この困難を克服するための構成力図 17に示す位相調整回路 82である。

[0122] 図 17に示すように、位相調整回路 82は、並列に接続された複数の容量素子 341a、 341b, · · ·、 341x(a、 b、 · · ·、 xの個数を mとすると、 mは 1以上の整数）がインダクタ素子 342に直列に接続された回路 361aと、回路 361aと同様な構成の回路 361bとを有する。回路 361bは、並列に接続された複数の容量素子 351a、 351b, · · ·、 351xがインダクタ素子 352に直列に接続された構成である。 [0123] 回路 361aの 2つの端子のうち一方の端子は接地され、他方の端子は信号線 108に並列に接続されている。これと同様に、回路 361bの 2つの端子のうち一方の端子は接地され、他方の端子は信号線 108に並列に接続されている。

[0124] なお、本変形例の回路 361aおよび回路 361bのように、複数の容量素子力インダクタ素子に直列に接続された回路であって、その回路の 2つの端子のうち一方の端子が信号線 108に並列に接続され、他方の端子が接地された構成の数は 2つに限られない。回路 361bを設けずに回路 361aだけであってもよぐ回路 361aと同様な構成を全部で 3つ以上設けるようにしてもょ、。

[0125] 図 17に示した構成では、容量素子 341a、 341b, · · ·、 341xおよび容量素子 351a、 35 lb、 ' ' '、 351xにそれぞれ異なる容量値のものを用いることで、それぞれの容量が、異なる周波数範囲でインピーダンスを低減する。そのため、差周波帯のインピーダンス I Z ( A f) I I Z ( A f) Iを低減させる周波数範囲を拡張することが可能になる。

L2 S2

その結果、一般的な変調波を入力する場合であっても、より安定した歪補償が可能になる。

[0126] 上述したように、この変形例に示す逆相 IMD3発生回路 63を用いた場合においても、第 1および第 2の実施形態で説明したのと同一の原理に基づいて、歪補償を行なうことができる。

(第 2の実施形態の第 2の変形例）

この変形例は、位相調整回路 82に複数の素子を用いるものであるが、第 1の変形例と異なる構成である。

[0127] 図 18は図 8に示した第 2の実施形態の第 2の変形例を示す回路図である。図 18に示すように、位相調整回路 82は、並列に接続された複数の容量素子 371a、 371b, · · ·、 371x (a、 b、 · · ·、 xの個数を mとすると、 mは 1以上の整数）を含む回路 381と、インダクタ素子 372とを有する構成である。回路 381は信号線 108に直列に接続されている。インダクタ素子 372は、 2つの端子のうち一方の端子が信号線 373に並列に接続され、他方の端子が接地されている。

[0128] この構成では、インピーダンス I Z ( A f)

L2 I I Z ( A f)

S2 Iを変調帯域幅に対応する周波数で万遍なく低減するために、容量素子 371a、 371b, · · ·、 371xの容量値は、数 nF〜数百 uFの比較的大きな値で、かつそれぞれ異なる値であることが望まし、。

[0129] この変形例に示す逆相 IMD3発生回路 63を用いた場合においても、第 1および第 2 の実施形態で説明したのと同一の原理に基づいて、歪補償を行なうことができる。

(第 2の実施形態の第 3の変形例）

この変形例は、図 8に示した逆相 IMD3発生回路 63において、歪発生回路 81から出力される電流をバイパスするための抵抗素子を別の位置に設けたものである。

[0130] 図 19は図 8に示した第 2の実施形態の第 3の変形例を示す回路図である。図 19に示すように、信号線 108の接続点 109に抵抗素子 391が接続されている。抵抗素子 391 の 2つの端子のうち、一方の端子が接続点 109に接続され、他方の端子が接地されている。

[0131] 図 8に示した逆相 IMD3発生回路 63の構成では、抵抗素子 170を介して歪発生回路 81内のバイポーラトランジスタ 161のェミッタ電流をバイポーラトランジスタ 165のベース電流としてノィパスしていた。これに対し、図 19に示す構成では、抵抗素子 391を介してバイポーラトランジスタ 161のェミッタ電流を接地へノィパスして、る。このような構成は、増幅器 61内の増幅素子としてバイポーラトランジスタ 168の代わりに電界効果トランジスタを用いた場合など、その増幅素子の入力端子への電流バイパスが困難なときに有用である。

[0132] この変形例に示す逆相 IMD3発生回路 63を用いた場合においても、第 1および第 2 の実施形態で説明したのと同一の原理に基づいて、歪補償を行なうことができる。 (第 2の実施形態の第 4の変形例）

この変形例は、図 8に示した逆相 IMD3発生回路 63において、歪発生回路 63の非線形素子に電界効果トランジスタを用いた構成である。

[0133] 図 20は図 8に示した第 2の実施形態の第 4の変形例を示す回路図である。図 20に示すように、歪発生回路 81は非線形素子 101として電界効果トランジスタ 401を備えている。電界効果トランジスタ 401は、ソース端子が信号線 108に並列に接続され、ゲート端子が接続点 205aを介して電源安定ィ匕回路 192aに接続され、ドレイン端子が接続点 203を介して電源安定ィ匕回路 194aに接続されて、る。電界効果トランジスタ 401は、ノイポーラトランジスタ 161を用いた場合と同様に、第 1の実施形態で示した非線形素子 101と同様な非線形特性を有し、歪補償に必要な 3次相互変調歪を発生させることができる。

[0134] この変形例に示す逆相 IMD3発生回路 63を用いた場合においても、第 1および第 2 の実施形態で説明したのと同一の原理に基づいて、歪補償を行なうことができる。 (第 2の実施形態の第 5の変形例）

この変形例は、図 8に示した逆相 IMD3発生回路 63において、歪発生回路 63の非線形素子にダイオードを用いた構成である。

[0135] 図 21は図 8に示した第 2の実施形態の第 5の変形例を示す回路図である。図 21に示すように、歪発生回路 81は非線形素子 101としてダイオード 411を備えている。ダイオード 411は、力ソード端子が信号線 108に並列に接続され、アノード端子が接続点 2 03を介して電源安定ィ匕回路 194に接続されている。ダイオード 411は、ノィポーラトランジスタ 161を用いた場合と同様に、第 1の実施形態で示した非線形素子 101と同様な非線形特性を有し、歪補償に必要な 3次相互変調歪を発生させることができる。

[0136] この変形例に示す逆相 IMD3発生回路 63を用いた場合においても、第 1および第 2 の実施形態で説明したのと同一の原理に基づいて、歪補償を行なうことができる。 (第 2の実施形態の第 6の変形例）

この変形例は、図 8に示した逆相 IMD3発生回路 63において、複数の素子を用いて振幅調整回路 83を構成したものである。

[0137] 図 22は図 8に示した第 2の実施形態の第 6の変形例を示す回路図である。図 22に示すように、振幅調整回路 83は、抵抗素子 431、容量素子 432およびインダクタ素子 4 33が直列に接続された回路 434を有する。そして、回路 434は信号線 108に直列に接続されている。

[0138] 図 22に示す構成では、第 2の実施形態と同様に、抵抗素子 431、容量素子 432およびインダクタ素子 433のそれぞれの値を最適な値に設定することで、歪発生回路 81から振幅調整回路 83側を見たインピーダンス Z (f)の RF基本波帯における実部と絶対

L2

値の比 | Z (f )

し 2 I /Re[Z (f ) ]を調整することが可能となる。また、第 1の実施形態し 2

で説明した原理に基づいて、 I Z (f )

し 2 c I /Re[Z (f ) ]の値を調整することで、出力し 2 c

端子 85から出力される 3次相互変調歪の振幅を歪補償に最適な値に設定することが可能となる。

[0139] 図 22に示した構成では、抵抗素子 431、容量素子 432およびインダクタ素子 433が振幅調整のための素子となり、図 8に示した構成に比べて、振幅を最適な値に設定するための素子の数が増えている。設定のための素子の数が増えた分だけ、図 8に示した構成よりも調整の自由度が増え、出力端子 85力出力される 3次相互変調歪の振幅を最適な値により設定しやすくなる。

[0140] なお、抵抗素子 431、容量素子 432およびインダクタ素子 433のうち少なくとも 1つを用いるようにしてもよい。

[0141] 上述したように、この変形例に示す逆相 IMD3発生回路 63を用いた場合においても、第 1および第 2の実施形態で説明したのと同一の原理に基づいて、歪補償を行なうことができる。

(第 2の実施形態の第 7の変形例）

この変形例は、振幅調整回路 83に複数の素子を用いるものであるが、第 6の変形例と異なる構成である。

[0142] 図 23は図 8に示した第 2の実施形態の第 7の変形例を示す回路図である。図 23に示すように、振幅調整回路 83は、抵抗素子 421、容量素子 422およびインダクタ素子 4 23が並列に接続された回路 424を有する。そして、回路 424は信号線 108に直列に接続されている。

[0143] 図 23に示す構成では、第 2の実施形態の第 6の変形例と同様の原理で、抵抗素子 421、容量素子 422およびインダクタ素子 423のそれぞれの値を最適な値に設定することで、出力端子 85力出力される 3次相互変調歪の振幅を歪補償に最適な値に設定することが可能となる。

[0144] 図 23に示した構成においては、抵抗素子 421、容量素子 422およびインダクタ素子 423が振幅調整のための素子となる。そのため、第 6の変形例と同様に、振幅調整のための素子の数が増えた分だけ、図 8に示した構成よりも調整の自由度が増え、出力端子 85から出力される 3次相互変調歪の振幅を最適な値により設定しやすくなる。

[0145] また、図 23に示した構成において、歪発生回路 81内のバイポーラトランジスタ 161 は、歪補償用の 3次相互変調歪を発生させる非線形素子 101としての機能だけでなく、増幅器 61内のバイポーラトランジスタ 165にベース電圧を印加する機能も兼ね備えている。このような構成では、歪発生回路 81とは別に設けられていた、増幅器 61のバィァス回路の構成素子であるバイポーラトランジスタ 168、抵抗素子 169および抵抗素子 170を省くことができるため、一層の小型化が可能になる。

[0146] なお、抵抗素子 421、容量素子 422およびインダクタ素子 423のうち少なくとも 1つを用いるようにしてもよい。

[0147] この変形例に示す逆相 IMD3発生回路 63を用いた場合においても、第 1および第 2 の実施形態で説明したのと同一の原理に基づいて、歪補償を行なうことができる。

(第 2の実施形態の第 8の変形例）

この変形例は、振幅調整回路 83に複数の素子を用いるものであるが、第 6および第

7の変形例の、ずれとも異なる構成である。

[0148] 図 24は図 8に示した第 2の実施形態の第 8の変形例を示す回路図である。図 24に示すように、振幅調整回路 83は、抵抗素子 451、容量素子 452およびインダクタ素子 4

53が直列に接続された回路 454を有する。そして、回路 454は信号線 108に並列に接続されている。

[0149] 図 24に示す構成では、第 2の実施形態の第 6の変形例と同様の原理で、抵抗素子 441、容量素子 442およびインダクタ素子 443の値を最適な値に設定することで、出力端子 85から出力される 3次相互変調歪の振幅を歪補償に最適な値に設定することができる。

[0150] また、図 24に示した構成においても、第 6および第 7の変形例と同様に、抵抗素子 4 51、容量素子 452およびインダクタ素子 453が振幅調整のための素子となる。そのため、振幅調整のための素子の数が増えた分だけ、図 8に示した構成よりも調整の自由度が増え、出力端子 85力出力される 3次相互変調歪の振幅を最適な値により設定しゃすくなる。

[0151] さらに、図 23に示した構成において、歪発生回路 81内のバイポーラトランジスタ 161 は、第 7の変形例と同様に、非線形素子 101としての機能だけでなぐ増幅器 61内のバイポーラトランジスタ 165にベース電圧を印加する機能も兼ね備えている。そのため、増幅器 61のバイアス回路の構成素子であるバイポーラトランジスタ 168、抵抗素子 1 69および抵抗素子 170を省くことができるため、一層の小型化が可能になる。

[0152] なお、抵抗素子 451、容量素子 452およびインダクタ素子 453のうち少なくとも 1つを用いるようにしてもよい。

[0153] この変形例に示す逆相 IMD3発生回路 63を用いた場合においても、第 1および第 2 の実施形態で説明したのと同一の原理に基づいて、歪補償を行なうことができる。

(第 2の実施形態の第 9の変形例）

この変形例は、振幅調整回路 83に複数の素子を用いるものであるが、第 6から第 8 の変形例のヽずれとも異なる構成である。

[0154] 図 25は図 8に示した第 2の実施形態の第 9の変形例を示す回路図である。

[0155] 図 25に示すように、振幅調整回路 83は、抵抗素子 441、容量素子 442およびインダクタ素子 443が並列に接続された回路 444と、容量素子 162とを有する。そして、回路 4

44は信号線 108に並列に接続され、容量素子 162は信号線 108に直列に接続されている。

[0156] 図 25に示す構成では、第 2の実施形態の第 6の変形例と同様の原理で、抵抗素子 441、容量素子 162、容量素子 442およびインダクタ素子 443の値を最適な値に設定することで、出力端子 85から出力される 3次相互変調歪の振幅を歪補償に最適な値に設定することができる。

[0157] 図 25に示した構成においては、抵抗素子 441、容量素子 162、容量素子 422およびインダクタ素子 443が振幅調整のための素子となる。そのため、第 6および第 7の変形例と同様に、振幅調整のための素子の数が増えた分だけ、図 8に示した構成よりも調整の自由度が増え、出力端子 85から出力される 3次相互変調歪の振幅を最適な値により設定しやすくなる。

[0158] なお、抵抗素子 441、容量素子 162、容量素子 442およびインダクタ素子 443のうち少なくとも 1つを用いるようにしてもょヽ。

[0159] この変形例に示す逆相 IMD3発生回路 63を用いた場合においても、第 1および第 2 の実施形態で説明したのと同一の原理に基づいて、歪補償を行なうことができる。

(第 2の実施形態の第 10の変形例）

この変形例は、振幅調整回路 83に第 6の変形例から第 9の変形例を組み合わせた構成である。

[0160] 図 26は図 8に示した第 2の実施形態の第 10の変形例を示す回路図である。図 26 に示すように、振幅調整回路 83は、信号線 108に対して直列に接続された回路 462a, 462bと、信号線 108に対して並列に接続された回路 461a,461bとを有する。回路 462a および回路 462bのそれぞれは、第 6の変形例で説明した回路 434および第 7の変形例で説明した回路 424のうちいずれかである。回路 461aおよび回路 461bのそれぞれは、第 8の変形例で説明した回路 454および第 9の変形例で説明した回路 444のうちいずれかである。

[0161] 図 26に示す構成では、第 2の実施形態の第 6の変形例と同様の原理で、回路 461a ,461bおよび回路 462a,462b内の抵抗素子、容量素子およびインダクタ素子の素子値を最適な値に設定することで、出力端子 85から出力される 3次相互変調歪の振幅を歪補償に最適な値に設定することができる。

[0162] 図 26に示した構成においては、図 8に示した構成に比べて最適な値に設定可能な素子の数が増えている分だけ調整の自由度が増え、出力端子 85力出力される 3次相互変調歪の振幅を最適な値により設定しやすくなる。

[0163] 図 26に示した構成においては、信号線 108に直列に接続する回路として、回路 462 aおよび回路 462bの 2つを設けたが、本発明では、第 6の変形例の回路 434および第 7の変形例の回路 424のうちいずれかに相当する回路を 2つに限らず、 1つでも、 3つ以上でもよい。また、信号線 108に並列に接続する回路として、回路 461aおよび回路 461bの 2つを設けたが、本発明では、第 8の変形例の回路 454および第 9の変形例の回路 444のうちいずれかに相当する回路を 2つに限らず、 1つでも、 3つ以上でもよい。さらに、回路 461a,461bおよび回路 462a,462bを用いる場合について述べた力本発明はこれに限らず、回路 461a、回路 461b、回路 462aおよび回路 462bのうち少なくとも 1つを用いるようにしてもょヽ。

[0164] この変形例に示す逆相 IMD3発生回路 63を用いた場合においても、第 1および第 2 の実施形態で説明したのと同一の原理に基づいて、歪補償を行なうことができる。

[0165] なお、第 2の実施形態および第 2の実施形態の第 1および第 2の変形例で示した位相調整回路 82と、第 2の実施形態および第 2の実施形態の第 3と第 4および第 5の変形例で示した歪発生回路 81と、第 2の実施形態および第 2の実施形態の第 6と第 7と第 8と第 9と第 10の変形例で示した振幅調整回路 83とを組み合わせて構成された逆相 IMD3発生回路 63を用いた場合においても、第 1および第 2の実施形態で説明したのと同一の原理に基づいて、歪補償を行なうことができる。

(第 3の実施形態）

本発明の第 3の実施形態の電力増幅器の構成を説明する。本実施形態の電力増幅器は、第 1の実施形態で説明した電力増幅器を 2つ直列に接続した構成である。

[0166] 図 27は第 3の実施形態による電力増幅器の一構成例を示すブロック図である。図 2 7に示すように、本実施形態の電力増幅器は、信号が入力される低歪増幅器 481aと、低歪増幅器 481aの後段に接続された低歪増幅器 481bとを有する構成である。低歪増幅器 481aの前段に入力端子 74が設けられ、低歪増幅器 481bの後段に出力端子 7 5が設けられている。

[0167] 低歪増幅器 481aは、入力信号 65を分配する分配器 76aと、主信号および主信号の逆相の 3次相互変調歪を出力する逆相 IMD3発生回路 63aと、逆相 IMD3発生回路 63a の出力側に接続された増幅器 61aと、逆相 IMD3発生回路 63aおよび増幅器 61aと並列に接続された増幅器 62aと、増幅器 61aと増幅器 62aの出力信号を合成する合成器 64aとを有する。低歪増幅器 481bは、低歪増幅器 481aと同様に、分配器 76bと、逆相 I MD3発生回路 63bと、増幅器 61b,62bと、合成器 64bとを有する。そして、低歪増幅器 4 81a内の合成器 64aの出力端子が低歪増幅器 481b内の分配器 76bの入力端子に接続されている。

[0168] 図 27に示す実施形態において、逆相 IMD3発生回路 63aおよび逆相 IMD3発生回路 63bのそれぞれは、第 1の実施形態ならびに第 2の実施形態およびその変形例において説明した逆相 IMD3発生回路 63のいずれかと同一の構成を有する。本実施形態における逆相 IMD3発生回路 63aおよび逆相 IMD3発生回路 63bも、第 1の実施形態ならびに第 2の実施形態およびその変形例において説明したのと同一の原理により、主信号と逆相の 3次相互変調歪を出力することが可能である。

[0169] 図 27に示す電力増幅器の動作を説明する。

[0170] 図 27に示す構成において、前段に逆相 IMD3発生回路 63aが設けられた増幅器 61 aは、主信号 68aと、主信号 68aに対して逆相の 3次相互変調歪 69aとを出力する。前段に逆相 IMD3発生回路が設けられていない増幅器 62aは、主信号 70aと、主信号 70aに対して同相の 3次相互変調歪 71aを出力する。これにより、合成器 64aにおいて、互いに逆相の 3次相互変調歪 69aおよび 3次相互変調歪 71aが相殺され、主信号 68aおよび主信号 70aの合成信号が後段の低歪増幅器 481bへ出力される。

[0171] 後段の低歪増幅器 481bにおいても、前段の低歪増幅器 481aと同じ原理によって互いに逆相の 3次相互変調歪 69bおよび 3次相互変調歪 71bが合成器 64bで相殺され、 3 次相互変調歪が抑制された、低歪の出力信号が出力端子 75に出力される。本実施形態においては、合成器 64aおよび合成器 64bのそれぞれにおいて、主信号は同相で合成されるので、合成時の電力損失も抑制される。

[0172] 図 27に示した構成では低歪増幅器 481aおよび低歪増幅器 481bを接続した 2段構成であるが、本発明では 2段構成には限定されず、低歪増幅器 481aと同一構成の低歪増幅器を 3段以上接続してもよヽ。低歪増幅器を多段接続した電力増幅器を構成して、増幅器の段数を増やすことにより、より高利得の増幅器を実現することが可能になる。

[0173] 上述したように、図 27で示した構成は、電力消費を抑制しつつ、低歪を実現し、かつ高利得の増幅器を提供する。

(第 3の実施形態の第 1の変形例）

この変形例は、第 3の実施形態で説明した低歪増幅器 481aと低歪増幅器 481bの増幅経路同士を接続した構成である。

[0174] 図 28は図 27に示した第 3の実施形態の第 1の変形例を示すブロック図である。

[0175] 図 28に示すように、この変形例の電力増幅器は、図 27に示した構成において、その構成力も合成器 64aおよび分配器 76bを取り除き、増幅器 61aの出力端子を逆相 IM

D3発生回路 63bの入力端子に接続し、増幅器 62aの出力端子を増幅器 62bの入力端子に接続した構成である。

[0176] この変形例における電力増幅器の動作を簡単に説明する。

[0177] 図 28に示した構成において、前段に逆相 IMD3発生回路 63aが設けられた増幅器 6 laは、主信号 68aと、主信号 68aに対して逆相の 3次相互変調歪 69aとを逆相 IMD3発生回路 63bに送信する。前段に逆相 IMD3発生回路 63bが設けられた増幅器 61bは、主信号 68bと、主信号 68bに対して逆相の 3次相互変調歪 69bとを合成器 64bに送信する。一方、前段に逆相 IMD3発生回路が設けられていない増幅器 62aは、主信号 70aと、主信号 70aに対して同相の 3次相互変調歪 71aとを増幅器 62bに送信する。増幅器 6 2bは、主信号 70aを増幅した主信号 70bと、 3次相互変調歪 71aを増幅した 3次相互変調歪 71bとを合成器 64bに送信する。

[0178] 主信号 68bおよび 3次相互変調歪 69bと、主信号 70bおよび 3次相互変調歪 71bとが合成器 64bに入力されると、互いに逆相の 3次相互変調歪 69bおよび 3次相互変調歪 71bが合成器 64bにおいて相殺され、低歪の信号が出力端子 75へ出力される。

[0179] 図 28に示した構成では低歪増幅器 481aおよび低歪増幅器 481bを接続した 2段構成であるが、本発明では 2段構成には限定されず、低歪増幅器 481aと同一構成の低歪増幅器を 3段以上接続してもよヽ。低歪増幅器を多段接続した電力増幅器を構成して、増幅器の段数を増やすことにより、より高利得の増幅器を実現することが可能になる。

[0180] なお、図 29に示す構成のように、増幅器 61aおよび増幅器 61bのそれぞれの前段に設けられた逆相 IMD3発生回路のうち、いずれ力 1つを省いた構成であってもよい。低歪増幅器 481aと同一構成の低歪増幅器を 3段以上接続した場合には、少なくともいずれ力 1つの低歪増幅器に逆相 IMD3発生回路を設ければよい。

[0181] 図 28および図 29で示した構成は、合成器 64aと分配器 76bを設けることを省いた分だけ図 27に示した構成よりも小型化でき、かつ図 28で示した構成と同じく低歪の増幅器を実現できる。

(第 4の実施形態）

本発明の第 4の実施形態の電力増幅器の構成を説明する。本実施形態の電力増幅器は、第 1の実施形態で説明した電力増幅器の前段に増幅器を設けた構成である。

[0182] 図 30は第 4の実施形態による電力増幅器の一構成例を示すブロック図である。図 3 0に示すように、本実施形態の電力増幅器は、増幅器 481と、増幅器 481の前段に設けられた増幅器 491aとを有する構成である。増幅器 481は、入力信号 65を分配する分配器 76と、主信号および主信号の逆相の 3次相互変調歪を出力する逆相 IMD3発生回路 63と、逆相 IMD3発生回路 63の出力側に接続された増幅器 61と、逆相 IMD3発生回路 63および増幅器 61と並列に接続された増幅器 62と、増幅器 61と増幅器 62の出力信号を合成する合成器 64とを有する。増幅器 491aの前段には入力端子 74が設けられ、合成器 64の後段には出力端子 75が設けられている。

[0183] 図 30に示す実施形態において、逆相 IMD3発生回路 63は、第 1の実施形態ならびに第 2の実施形態およびその変形例において説明した逆相 IMD3発生回路 63のいずれかと同一の構成を有する。本実施形態における逆相 IMD3発生回路 63も、第 1の実施形態ならびに第 2の実施形態およびその変形例において説明したのと同一の原理により、主信号と逆相の 3次相互変調歪を出力することが可能である。

[0184] 本実施形態の電力増幅器の動作を説明する。

[0185] 図 30で示した構成において、増幅器 491aは、入力端子 74を介して入力信号 65が入力されると、入力信号 65を増幅して分配器 76に送信する。分配器 76は、増幅器 49 laから受信した信号を逆相 IMD3発生回路 63と増幅器 62に分配する。

[0186] ここで、増幅器 491aから出力される主信号と 3次相互変調歪とが同相の関係にある場合は、次の通りである。逆相 IMD3発生回路 63は、生成する 3次相互変調歪を主信号に対して逆相で、かつ振幅を大きく取る。これにより、逆相 IMD3発生回路 63は、主信号に対して逆相の 3次相互変調歪を出力する。そして、増幅器 61は、逆相 IMD3発生回路 63から受信する主信号と 3次相互変調歪を増幅して合成器 64に送信する。一方、増幅器 62は、主信号と、主信号に対して同相の 3次相互変調歪を増幅して合成器 64に送信する。増幅器 61からは主信号 68に対して逆相の 3次相互変調歪 69が出力され、増幅器 62からは主信号 70に対して逆相の 3次相互変調歪 71が出力され、合成器 64で合成される。その結果、 3次相互変調歪 69と 3次相互変調歪 71とが相殺され、出力端子 75力低歪の信号を出力させることが可能となる。

[0187] 逆に、増幅器 491aから出力される主信号と 3次相互変調歪とが逆相の関係にある場合は、次の通りである。逆相 IMD3発生回路 63は、生成する 3次相互変調歪を主信号に対して逆相で、かつ振幅を小さく取る。このようにして、逆相 IMD3発生回路 63は、主信号に対して逆相の 3次相互変調歪を、振幅が大きくなり過ぎないように調整して出力する。そして、増幅器 61は、逆相 IMD3発生回路 63から受信する主信号と 3次相互変調歪を増幅して合成器 64に送信する。一方、増幅器 62は、主信号と、主信号に対して同相の 3次相互変調歪を増幅して合成器 64に送信する。増幅器 61からは主信号 68に対して逆相の 3次相互変調歪 69が出力され、増幅器 62からは主信号 70に対して逆相の 3次相互変調歪 71が出力され、合成器 64で合成される。その結果、 3次相互変調歪 69と 3次相互変調歪 71とが相殺され、出力端子 75から低歪の信号を出力させることが可能となる。

[0188] 図 30に示した構成は、第 3の実施形態で説明した構成よりも部品数を低減できる。

また、第 3の実施形態と同様に、低歪、かつ高利得の増幅器を実現できる。

(第 4の実施形態の第 1の変形例）

この変形例は、図 30に示した電力増幅器において、増幅器 491aを増幅器 481の後段に設けた構成である。ここでは、第 4の実施形態と同様な構成および動作についての詳細な説明を省略する。

[0189] 図 31は図 30に示した第 4の実施形態の第 1の変形例を示すブロック図である。図 3

1に示す実施形態は、図 30に示した構成において、増幅器 481の前段に設けられていた増幅器 491aを取り除き、その代わりに増幅器 481の後段に増幅器 491bを設けた構成である。

[0190] 図 31に示す構成では、第 1の実施形態で説明したように、低歪の信号が増幅器 48 1から出力された後、増幅器 491bで増幅される。増幅器 481から出力される信号は 3次相互変調歪が低減しているため、歪を抑制し、かつ主信号をさらに増幅できる。

[0191] ここで、増幅器 491bで出力される信号に含まれる 3次相互変調歪の振幅をさらに低減する方法を説明する。

[0192] 増幅器 491bから出力される主信号と 3次相互変調歪とが同相の関係にある場合は、次の通りである。逆相 IMD3発生回路 63は、生成する 3次相互変調歪を主信号に対して逆相で、かつ振幅を大きく取る。これにより、逆相 IMD3発生回路 63は、主信号に対して逆相の 3次相互変調歪を出力する。そして、増幅器 61は、逆相 IMD3発生回路 63から受信する主信号と 3次相互変調歪を増幅して合成器 64に送信する。一方、増幅器 62は、主信号と、主信号に対して同相の 3次相互変調歪を増幅して合成器 64に送信する。増幅器 61からは主信号 68に対して逆相の 3次相互変調歪 69が出力され、増幅器 62からは主信号 70に対して逆相の 3次相互変調歪 71が出力され、合成器 64 で合成される。その結果、 3次相互変調歪 69と 3次相互変調歪 71とが相殺される。このようにして、増幅器 491bで出力される信号の 3次相互変調歪の振幅をさらに低減することが可能となる。

[0193] 逆に、増幅器 491bから出力される主信号と 3次相互変調歪とが逆相の関係にある場合は、次の通りである。逆相 IMD3発生回路 63は、生成する 3次相互変調歪を主信号に対して逆相で、かつ振幅を小さく取る。このようにして、逆相 IMD3発生回路 63は、主信号に対して逆相の 3次相互変調歪を、振幅が大きくなり過ぎないように調整して出力する。そして、増幅器 61は、逆相 IMD3発生回路 63から受信する主信号と 3次相互変調歪を増幅して合成器 64に送信する。一方、増幅器 62は、主信号と、主信号に対して同相の 3次相互変調歪を増幅して合成器 64に送信する。増幅器 61からは主信号 68に対して逆相の 3次相互変調歪 69が出力され、増幅器 62からは主信号 70に対して逆相の 3次相互変調歪 71が出力され、合成器 64で合成される。その結果、 3次相互変調歪 69と 3次相互変調歪 71とが相殺される。このようにして、増幅器 491bで出力される信号の 3次相互変調歪の振幅をさらに低減することが可能となる。

[0194] 上述したように、図 31で示した構成においても、第 3の実施形態で示した構成よりも部品数を低減でき、かつ第 3の実施形態と同様に、低歪、かつ高利得の増幅器を実現できる。

(第 5の実施形態）

本発明の第 5の実施形態の電力増幅器の構成を説明する。本実施形態の電力増幅器は、第 1の実施形態で説明した、逆相 IMD3発生回路を有する増幅経路と逆柚 MD3発生回路を有して、な、増幅経路とが、それぞれ複数設けられた構成である。

[0195] 図 32は第 5の実施形態による電力増幅器の一構成例を示すブロック図である。図 3 2に示すように、本実施形態の電力増幅器は、逆相 IMD3発生回路を有する複数の第 1の増幅経路と、逆相 IMD3発生回路を有していない複数の第 2の増幅経路と、入力信号 65を複数の第 1の増幅経路および複数の第 2の増幅経路に分配する分配器 7 6と、複数の第 1の増幅経路および複数の第 2の増幅経路力の出力信号を合成する合成器 64とを有する。分配器 76の前段には入力端子 74が設けられ、合成器 64の後段には出力端子 75が設けられて、る。

[0196] 複数の第 1の増幅経路は、回路 483a、 483b, · · ·、 483x (a、 b、 · · ·、 xの個数は mであり、 mは 2以上の整数)の複数の回路に相当する。複数の第 2の増幅経路には、それぞれ増幅器が 1つ設けられている。それらの増幅器を増幅器 62a、 62b, · · ·、 62y (a 、 b、 · · ·、 yの個数は nであり、 nは 2以上の整数）と表記する。第 2の増幅経路の個数は n個である。図 32に示すように、回路 483a〜483xと増幅器 62a〜62yは、並列に接続されている。

[0197] 回路 483aは、主信号と主信号に対して逆相の 3次相互変調歪とを出力する逆相 IM D3発生回路 63aと、逆相 IMD3発生回路 63aの出力側に接続された増幅器 61aとを有する。同様に、回路 483bは、逆相 IMD3発生回路 63bと、増幅器 61bとを有する。他の回路 483c〜483xも同様な構成であるため、ここでは、詳細な説明を省略する。

[0198] 図 32に示した実施形態において、逆相 IMD3発生回路 63a〜63xのそれぞれは、第 1の実施形態ならびに第 2の実施形態およびその変形例において説明した逆相 IMD 3発生回路 63のいずれかと同一の構成を有する。また、本実施形態における逆相 IM D3発生回路 63も、第 1の実施形態ならびに第 2の実施形態およびその変形例において説明したのと同一の原理により、主信号と逆相の 3次相互変調歪を出力することが可能である。

[0199] 本実施形態では、回路 483a〜483xが出力する、主信号に対して逆相の 3次相互変調歪と、増幅器 62a〜62yが出力する、主信号に対して同相の 3次相互変調歪とが相殺されるように、回路 483a〜483x内の逆相 IMD3発生回路 63a〜63xのそれぞれが設定される。

[0200] 図 32に示した構成において、逆相 IMD3発生回路を有する回路 483a〜483xからはそれぞれ主信号 68a〜68xに対して逆相の 3次相互変調歪 69a〜69xが出力される。また、逆相 IMD3発生回路を有して、な、増幅経路の増幅器 62a〜62yからは主信号 70 a〜70yに対して逆相の 3次相互変調歪 71a〜71yが出力される。そして、互いに逆相の関係にある 3次相互変調歪 69a〜69xと 3次相互変調 71a〜71yとが合成器 64において相殺されるように合成され、 3次相互変調歪が抑制された出力信号が出力端子 75 へ出力される。

[0201] 上述したように、図 32に示した第 5の実施形態においても、上述した他の実施形態と同様に低歪の増幅器を実現することができる。

(第 6の実施形態）

本発明の第 6の実施形態の電力増幅器の構成を説明する。本実施形態は、本発明をドハティ型増幅器に適用したものである。

[0202] 図 33は第 6の実施形態による電力増幅器の一構成例を示すブロック図である。図 3 3に示すように、本実施形態の電力増幅器 501は、並列に接続された第 1および第 2 の増幅経路と、入力信号を第 1および第 2の増幅経路に分配する分配器 76と、第 1および第 2の増幅経路の出力信号を合成する合成器 64とを有する。分配器 76の前段には入力端子 74が設けられ、合成器 64の後段には出力端子 75が設けられて、る。

[0203] 第 1の増幅経路は、主信号および主信号の逆相の 3次相互変調歪を出力する逆相 IMD3発生回路 63と、逆相 IMD3発生回路 63の出力側に接続された増幅器 561と、増幅器 561の後段に接続された λ Ζ4線 511とを有する。第 2の増幅経路は、増幅器 562 と、増幅器 562の前段に接続された λ Ζ4線 512とを有する。 λ Ζ4線 511および λ Ζ4 線 512は、位相を 90° 変化させるための位相調整部となる。

[0204] 図 33に示した実施形態において、逆相 IMD3発生回路 63は、第 1の実施形態ならびに第 2の実施形態およびその変形例にぉ、て説明した逆相 IMD3発生回路 63のヽずれかと同一の構成を有する。また、本実施形態における逆相 IMD3発生回路 63も、第 1の実施形態ならびに第 2の実施形態およびその変形例において説明したのと同一の原理により、主信号と逆相の 3次相互変調歪を出力することが可能である。

[0205] 図 33で示した構成において、増幅器 561は Α〜ΑΒ級バイアスに設定され、増幅器 5 62は C級バイアスの状態に設定されている。増幅器 561はドハティ型増幅器における主増幅器に対応する動作をし、増幅器 562はドハティ型増幅器における副増幅器に対応する動作をする。このような構成において、従来のドノ、ティ型増幅器と同じ原理により、入力電力の増加に伴って増幅器 562の出力インピーダンスが変化することを利用し、幅広い入力電力範囲で主増幅器 561の負荷インピーダンスを効率最適の状態に設定することが可能となる。これにより、幅広い入力電力範囲で増幅器 561単体の場合より効率を改善することができる。

[0206] また、図 33で示した構成において、逆相 IMD3発生回路 63が前段に設けられた増幅器 561から、主信号 538に対して逆相の 3次相互変調歪 539が出力される。また、逆相 IMD3発生回路が前段に設けられて、な、増幅器 562から、主信号 540に対して同相の 3次相互変調歪 541が出力される。そして、互いに逆相の関係にある 3次相互変調歪 539および 3次相互変調歪 541が合成器 64において相殺されるように合成されることで、低歪の信号が出力端子 75へ出力される。

[0207] 上述したことから、図 33に示した構成において、効率の改善と同時に歪の低減を図ることが可能となる。

(第 6の実施形態の第 1の変形例）

この変形例は、図 33に示した構成において、第 1の増幅経路に設けた逆相 IMD3発生回路 63を第 2の増幅経路の増幅器 562の前段に設けた構成である。

[0208] 図 34は図 33で示した第 6の実施形態の第 1の変形例を示すブロック図である。

[0209] 図 34に示す電力増幅器 502は、図 33に示した構成において、主増幅器として動作する増幅器 561の前段に設けられた逆相 IMD3発生回路 63を取り除き、その代わり〖こ副増幅器として動作する増幅器 562の前段に逆相 IMD3発生回路 63を設けた構成である。

[0210] 図 34に示した構成においても、第 6の実施形態と同じ原理に基づいて、幅広い入力電力範囲で増幅器 561単体の場合より効率を改善することができる。

[0211] また、図 34に示した構成において、逆相 IMD3発生回路 63が前段に設けられた増幅器 562から主信号 528に対して逆相の 3次相互変調歪 529が出力される。また、逆相 IMD3発生回路が前段に設けられて、な、増幅器 561から主信号 530に対して同相の 3次相互変調歪 531が出力される。そして、互いに逆相の関係にある 3次相互変調歪 5 29および 3次相互変調歪 531が合成器 64において相殺されるように合成されることで、低歪の信号が出力端子 75へ出力される。

[0212] 上述したことから、図 34で示した構成においても、効率の改善と同時に歪の低減を図ることが可能となる。

(第 6の実施形態の第 2の変形例）この変形例は、図 33に示した構成において、第 1の増幅経路に設けた逆相 IMD3発生回路 63を第 2の増幅経路の λ Ζ4線 512の前段に設けた構成である。

[0213] 図 35は図 33で示した第 6の実施形態の第 2の変形例を示すブロック図である。

[0214] 図 35に示す電力増幅器 503は、図 33に示した構成において、主増幅器として動作する増幅器 561の前段に設けられていた逆相 IMD3発生回路 63を取り除き、その代わりに副増幅器として動作する増幅器 562を含む経路に設けられた λ Ζ4線 512の前段に逆相 IMD3発生回路 63を設けた構成である。

[0215] 図 35で示した構成においても、第 6の実施形態の第 1の変形例と同じ原理に基づいて、幅広い入力電力範囲で増幅器 561単体の場合よりも効率を改善することができ、かつ歪の低減を図ることができる。

(第 6の実施形態の第 3の変形例）

この変形例は、図 33に示した構成において、 λ Ζ4線の代わりに、 λ Ζ4線と同等の特性を有する等価回路に差し替えた構成である。

[0216] 図 36は図 33で示した第 6の実施形態の第 3の変形例を示すブロック図である。図 3 6に示す電力増幅器 501aは、図 33に示した構成において、分布定数素子であるえ Z4線 511を、集中定数素子である容量素子 551a,551bおよびインダクタ素子 552aで構成された回路 51 laに差し替え、 λ Ζ4線 512を、容量素子 553a,553bおよびインダクタ素子 554aで構成された回路 512aに差し替えた構成である。回路 51 laは λ Ζ4線 51 1と同等の特性を持つ等価回路である。また、回路 512aは λ Ζ4線 512と等価回路である。

[0217] なお、図 36に示した構成では、回路 511aは容量素子 551a,551bおよびインダクタ素子 552aで構成されているが、本発明はこのような構成に限定されず、回路 51 laは容量素子およびインダクタ素子の数を図 36に示す構成に対して追加または削減した構成でもよい。回路 512aについても同様に、図 36に示す構成に対して容量素子およびインダクタ素子の数を追加または削減した構成でもよい。また、 λ Ζ4線 511およびえ Ζ4線 512を等価回路に差し替えたが、いずれか一方だけでもよい。

[0218] 図 36に示した構成においても、第 6の実施形態と同じ原理に基づいて、幅広い入力電力範囲で増幅器 561単体の場合よりも効率を改善することができ、かつ歪の低減を図ることができる。

[0219] また、この変形例では第 6の実施形態を基にして説明したが、第 1および第 2の変形例に本変形例を適用し、 X Z4線 511および λ Ζ4線 512のそれぞれを回路 51 laおよび回路 512bのそれぞれに差し替えてもよ、。等価回路への差し替えは、ずれか一方の λ Z4線だけでもよい。この場合においても、第 6の実施形態と同じ原理に基づいて、幅広い入力電力範囲で増幅器 561単体の場合よりも効率を改善することができ、かつ歪の低減を図ることができる。

[0220] 上述した第 1の実施形態力第 6の実施形態は、すべての点で例示であって制限的なものではない。本発明は上記実施形態に限定されることなぐ発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれる。

[0221] 以上説明したように、本発明の第 1の効果は、従来の並列型低歪増幅器で発生していた電力合成時の電力損失を抑制しつつ、歪の低減を図ることが可能になったことである。その理由は、本発明において主信号と逆相の 3次相互変調歪を発生させる回路が提案され、これにより並列型低歪増幅器において、 3次相互変調歪のみ逆相で合成し相殺しつつ、主信号は同相で合成できることが可能になったためである。

[0222] また、本発明の第 1の効果により、本発明で示した全ての実施例において電力合成時の電力損失を抑制しつつ、歪の低減を図ることができる効果が得られる。

[0223] 本発明の第 2の効果は、増幅器の高効率、かつ低歪の動作が可能になったことである。その理由は、高効率動作を行なうために増幅器のアイドル電流を低減させた状態で動作させた場合は主信号と同相の 3次相互変調歪が発生するものの、本発明において提案した主信号と逆相の 3次相互変調歪を発生させる回路により、増幅器力発生する主信号と同相の 3次相互変調歪の相殺が可能になるからである。

[0224] また、本発明の第 2の効果により、本発明で示した全ての実施例において、増幅器の高効率かつ低歪の動作が可能になる効果が得られる。

[0225] 本発明の第 3の効果は、主信号と逆相の 3次相互変調歪を発生させる回路において、その回路力も発生する 3次相互変調歪の振幅および位相を最適な値に設定できる手段が個別に提供されることにより、増幅器の歪低減が容易に実現できることである。その理由は、以下の通りである。主信号と逆相の 3次相互変調歪を発生させる回路において、歪発生回路の RF基本波帯における負荷インピーダンスを最適な値に設定することで歪発生回路から出力される 3次相互変調歪の振幅を最適な値に設定できる。そして、歪発生回路の差周波帯における負荷インピーダンスを最適な値に設定することで、歪発生回路から出力される 3次相互変調歪の位相を最適な値に設定できる。そのため、増幅器力も発生する 3次相互変調歪を相殺できるように、その増幅器に並列に接続された主信号と逆相の 3次相互変調歪を発生させる回路からの 3次相互変調歪の振幅と位相を最適な値に設定できるからである。

また、本発明は上記実施例に限定されることなぐ発明の範囲内で種々の変形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。

Claims

請求の範囲

[1] 入力信号を分配する分配器と、

前記分配器により分配された入力信号を受信すると、該入力信号に含まれる、周波数の異なる 2つの主信号のそれぞれに対して位相差が + 90° から + 180° の範囲および 180° から 90° の範囲のいずれかに含まれる逆相の 3次相互変調歪を生成し、前記 2つの主信号および該 3次相互変調歪を出力する逆相 3次相互変調歪発生回路と、

前記逆相 3次相互変調歪発生回路力受信する信号を増幅して出力する第 1の増幅器と、

前記分配器により分配される入力信号を増幅して出力する第 2の増幅器と、前記第 1の増幅器の出力信号と前記第 2の増幅器の出力信号とを合成する合成器と、

を有する電力増幅器。

[2] 前記分配器により前記入力信号が分配される第 1の増幅経路および第 2の増幅経路を有し、

前記第 1の増幅経路に、前記逆相 3次相互変調歪発生回路および前記第 1の増幅器が設けられ、

前記第 2の増幅経路に、前記第 2の増幅器が設けられた、請求の範囲 1記載の電力増幅器。

[3] 前記第 1の増幅経路が複数並列に設けられ、

前記第 2の増幅経路が複数並列に設けられた請求の範囲 2記載の電力増幅器。

[4] 前記逆相 3次相互変調歪発生回路は、

前記 3次相互変調歪を発生させるための非線形素子を含む歪発生回路と、前記入力信号の 2つの主信号の周波数成分の中間周波数に対応して設定された、 RF基本波帯における前記歪発生回路の負荷インピーダンスに対応して、前記 3次相互変調歪の振幅を調整する振幅調整回路と、

前記入力信号の 2つの主信号の周波数成分の差に対応して設定された、差周波帯における前記歪発生回路の負荷インピーダンスに対応して、前記 3次相互変調歪の位相を調整する位相調整回路と、

を有する請求の範囲 2または 3のいずれか 1項記載の電力増幅器。

[5] 前記非線形素子はバイポーラトランジスタであり、

前記バイポーラトランジスタのェミッタ端子が前記第 1の増幅経路に接続された請求の範囲 4記載の電力増幅器。

[6] 前記非線形素子は電界効果トランジスタであり、

前記電界効果トランジスタのソース端子が前記第 1の増幅経路に接続された請求の範囲 4記載の電力増幅器。

[7] 前記非線形素子はダイオードであり、

前記ダイオードの力ソード端子が前記第 1の増幅経路に接続された請求の範囲 4 記載の電力増幅器。

[8] 前記振幅調整回路は、

前記第 1の増幅経路に直列または並列に接続された容量素子、インダクタ素子および抵抗素子のうち少なくともいずれかの受動素子を有し、

選択された前記受動素子による、前記歪発生回路の RF基本波帯における負荷ィンピーダンスに対応して、前記 3次相互変調歪の振幅を調整する請求の範囲 4記載の電力増幅器。

[9] 前記位相調整回路は、

2つの端子のうち一方の端子が前記第 1の増幅経路に接続され、他方の端子が接地された、容量素子およびインダクタ素子が直列に接続された回路を有し、

前記容量素子および前記インダクタ素子の素子値の設定による、前記歪発生回路の差周波帯における負荷インピーダンスに対応して、前記 3次相互変調歪の位相を調整する請求の範囲 4記載の電力増幅器。

[10] 前記位相調整回路は、

2つの端子のうち一方の端子が接地され、他方の端子が前記第 1の増幅経路に接続されたインダクタ素子と、

前記第 1の増幅経路に対して、前記非線形素子が接続された部位と前記インダクタ素子が接続された部位の間に直列に接続された容量素子とを有し、前記容量素子および前記インダクタ素子の素子値の設定による、前記歪発生回路の差周波帯における負荷インピーダンスに対応して、前記 3次相互変調歪の位相を調整する請求の範囲 4記載の電力増幅器。

[11] 前記第 1の増幅経路において、前記第 1の増幅器の後段に設けられた λ Ζ4線またはその等価回路を含む第 1の位相調整部と、

前記第 2の増幅経路において、前記第 2の増幅器の前段に設けられた λ Ζ4線またはその等価回路を含む第 2の位相調整部と、

を有する請求の範囲 4記載の電力増幅器。

[12] 前記第 1の増幅経路において、前記第 1の増幅器の前段に設けられた λ Ζ4線またはその等価回路を含む第 1の位相調整部と、

前記第 2の増幅経路において、前記第 2の増幅器の後段に設けられた λ Ζ4線またはその等価回路を含む第 2の位相調整部と、

を有する請求の範囲 4記載の電力増幅器。