WO2024106472A1 - 電力増幅回路 - Google Patents

Abstract

入力信号を、第１信号と、前記第１信号と位相が略１８０度異なる第２信号と、に分配して、前記第１信号および前記第２信号を、主経路および副経路のそれぞれに出力する分配回路と、前記副経路に設けられる、前記第１信号と前記第２信号とを合成する２倍波生成回路であって、前記第１信号の基本波と、前記第２信号の基本波と、を打ち消すように合成し、前記第１信号の２倍波の周波数帯域の信号と、前記第２信号の２倍波の周波数帯域の信号と、が加算されるように合成して２倍波合成信号を生成する２倍波生成回路と、前記主経路を経由する前記第１信号および前記第２信号に基づく基本信号と、前記副経路を経由する前記２倍波合成信号に基づく調整信号と、を合成した信号を増幅して増幅信号を出力する第１増幅回路と、 を備える。

Description

電力増幅回路

　本発明は、電力増幅回路に関する。

　携帯電話等の移動体通信機には、送信信号の電力を増幅するための電力増幅器が搭載されている。このような電力増幅器に、例えば周波数が近接した複数の信号が供給されると、これらの複数の信号から相互変調歪み（ＩＭＤ：Ｉｎｔｅｒ－ｍｏｄｕｌａｔｉｏｎ　Ｄｉｓｔｏｒｔｉｏｎ）が生じ、利得の線形性が劣化するおそれがある。したがって、このような相互変調歪みの影響を抑制すべく、信号経路に高調波を意図的に注入することにより、相互変調歪みの成分を打ち消す技術が提案されている。例えば、特許文献１には、初段の増幅器の出力を基本波と２倍波に分配し、当該２倍波の位相及び振幅を調整したのち、基本波に加算して後段の増幅器に入力することにより相互変調歪みを補償する、歪み補償電力増幅装置が開示されている。また、例えば、特許文献２には、初段の増幅器の出力から基本波を減衰させて２倍波を通過させるフィルタ回路を備えることにより相互変調歪みを補償する歪み補償回路が開示されている。

米国特許出願公開第２００５／０２４２８７７号明細書 米国特許第１１３０９８４９号明細書

　近年、４Ｇ（第４世代移動通信システム）及び５Ｇ（第５世代移動通信システム）等の新たな通信規格の導入により、電力増幅回路が対応すべき周波数帯域の数が増加し、これに伴ってフィルタ回路の数が増加している。さらに、特許文献１および特許文献２に開示されている装置は、２倍波を抽出するためのフィルタ回路を設けているため、回路が大きくなり、通過損失が劣化するため高出力化することが困難であった。

　本発明は、かかる事情に鑑みてなされたものであり、相互変調歪みの影響を抑制しつつ高出力化が可能な電力増幅回路を提供することを目的とする。

　かかる目的を達成するため、本発明の一側面に係る電力増幅回路は、入力信号を、第１信号と、前記第１信号と位相が略１８０度異なる第２信号と、に分配して、前記第１信号および前記第２信号を、主経路および副経路のそれぞれに出力する分配回路と、前記副経路に設けられる、前記第１信号と前記第２信号とを合成する２倍波生成回路であって、前記第１信号の基本波と、前記第２信号の基本波と、を打ち消すように合成し、前記第１信号の２倍波の周波数帯域の信号と、前記第２信号の２倍波の周波数帯域の信号と、が加算されるように合成して２倍波合成信号を生成する２倍波生成回路と、前記主経路を経由する前記第１信号および前記第２信号に基づく基本信号と、前記副経路を経由する前記２倍波合成信号に基づく調整信号と、を合成した信号を増幅して増幅信号を出力する第１増幅回路と、を備える

　本発明によれば、相互変調歪みの影響を抑制しつつ高出力化が可能な電力増幅回路を提供することができる。

第１実施形態に係る電力増幅回路の構成例を示す図である。 第１実施形態に係る電力増幅回路の具体的な構成例を示す図である。 ２倍波生成回路の具体的な構成と、信号の波形とを示す図である。 位相調整回路において位相および振幅が調整されたことを示すベクトル図である。 ドライブ段の増幅回路に供給される信号のスペクトルを示した図である。 ドライブ段の増幅回路から出力される信号の３次相互変調歪みが相殺されることを示す図である。 第２実施形態に係る電力増幅回路の構成例を示す図である。 第３実施形態に係る電力増幅回路の構成例を示す図である。 第４実施形態に係る電力増幅回路の構成例を示す図である。 第５実施形態に係る電力増幅回路の構成例を示す図である。 第５実施形態に係る電力増幅回路における位相調整回路の構成例を示す図である。 第５実施形態に係る電力増幅回路の第１変形例における位相調整回路の構成図である。 第５実施形態に係る電力増幅回路の第２変形例を示す構成図である。 第５実施形態に係る電力増幅回路の第３変形例を示す構成図である。 第５実施形態に係る電力増幅回路の第４変形例を示す構成図である。

　以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。

＝＝＝第１実施形態に係る電力増幅回路１００ａ＝＝＝
　図１は、第１実施形態に係る電力増幅回路１００ａの構成例を示す図である。図１に示される電力増幅回路１００ａは、例えば、携帯電話等の移動体通信機に搭載され、基地局に送信する無線周波数（ＲＦ：Ｒａｄｉｏ－Ｆｒｅｑｕｅｎｃｙ）信号の電力を増幅するために用いられる。電力増幅回路１００ａは、例えば、２Ｇ（第２世代移動通信システム）、３Ｇ（第３世代移動通信システム）、４Ｇ（第４世代移動通信システム）、５Ｇ（第５世代移動通信システム）、ＬＴＥ（Ｌｏｎｇ　Ｔｅｒｍ　Ｅｖｏｌｕｔｉｏｎ）－ＦＤＤ（Ｆｒｅｑｕｅｎｃｙ　Ｄｉｖｉｓｉｏｎ　Ｄｕｐｌｅｘ）、ＬＴＥ－ＴＤＤ（Ｔｉｍｅ　Ｄｉｖｉｓｉｏｎ　Ｄｕｐｌｅｘ）、ＬＴＥ－Ａｄｖａｎｃｅｄ、ＬＴＥ－Ａｄｖａｎｃｅｄ　Ｐｒｏ等の通信規格の信号の電力を増幅する。また、ＲＦ信号の周波数は、例えば数百ＭＨｚ～数十ＧＨｚ程度である。なお、電力増幅回路１００Ａが増幅する信号の通信規格及び周波数はこれらに限られない。

　電力増幅回路１００ａは、例えば、分配回路１１０、増幅回路１２０，１４０、２倍波減衰回路１３０、合成回路１５０、歪み補償回路１６０、入力端子１０１及び出力端子１０２を備える。電力増幅回路１００ａは、主経路Ｐ１と副経路Ｐ２を含む。

　主経路Ｐ１は、例えば入力信号ＲＦｉｎの基本波を通過させる経路である。副経路Ｐ２は、例えば、３次相互変調歪みを補償するための２倍波を生成して通過させる経路である。

　分配回路１１０は、入力信号ＲＦｉｎを、信号ＲＦ１（第１信号）と、信号ＲＦ１と位相が略１８０度異なる信号ＲＦ２（第２信号）とに分配する。そして、分配回路１１０は、例えば、主経路Ｐ１に信号ＲＦ１を出力し、副経路Ｐ２に信号ＲＦ２を出力する。略１８０度とは、例えば１３５度～２２５度の範囲を含む。

　分配回路１１０は、例えばバラントランスを含んで構成される。分配回路１１０は、その前段の回路（不図示）と、後段の増幅回路１２０とのインピーダンスを整合する機能を有していてもよい。

　増幅回路１２０（第２増幅回路）及び増幅回路１４０（第１増幅回路）のそれぞれは、入力される差動のＲＦ信号を増幅して出力する差動増幅回路である。電力増幅回路１００ａでは、一例として、２段階にわたって電力を増幅する構成を有する。

　増幅回路１２０（例えばドライブ段）は、入力端子１０１から分配回路１１０を通じて入力される信号ＲＦ１および信号ＲＦ２を増幅して、信号ＲＦ１１および信号ＲＦ１２を２倍波減衰回路１３０に出力する。

　増幅回路１４０（例えばパワー段）は、２倍波減衰回路１３０から出力される信号Ｆ_０１および信号Ｆ_０２（基本信号）と、歪み補償回路１６０から出力される信号２Ｆ_０１および信号２Ｆ_０２とをノードＮ１およびノードＮ２で合成した信号を増幅して、信号ＲＦ４１および信号ＲＦ４２を合成回路１５０に出力する差動増幅回路である。

　すなわち、ノードＮ１およびノードＮ２において、主経路Ｐ１を経由した基本波の信号Ｆ_０１および信号Ｆ_０２と、副経路Ｐ２を経由した２倍波の信号２Ｆ_０１および信号２Ｆ_０２とが合成されて増幅回路１４０に供給される。

　増幅回路１２０および増幅回路１４０は、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）等のバイポーラトランジスタを含んで構成される。なお、増幅回路１２０および増幅回路１４０は、ＨＢＴに替えて電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ－Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）を含んで構成されていてもよい。以下、一例として、増幅回路１２０および増幅回路１４０は、バイポーラトランジスタで構成されるものとして説明する。

　図２を参照して、増幅回路１２０および増幅回路１４０の具体的な構成の一例について説明する。図２は、第１実施形態に係る電力増幅回路１００ａの具体的な構成例を示す図である。

　図２に示すように、増幅回路１２０は、トランジスタ１２１と、トランジスタ１２２と、バイアス回路１２３とを含む。

　トランジスタ１２１は、信号ＲＦ１を増幅した信号ＲＦ１１を２倍波減衰回路１３０に出力する。トランジスタ１２１は、ベースにキャパシタＣ１を通じて信号ＲＦ１が入力され、エミッタが基準電位と電気的に接続され、コレクタが２倍波減衰回路１３０と電気的に接続される。

　トランジスタ１２２は、信号ＲＦ２を増幅した信号ＲＦ１２を２倍波減衰回路１３０に出力する。トランジスタ１２２は、ベースにキャパシタＣ２を通じて信号ＲＦ２（信号ＲＦ１と位相が１８０度異なる信号）が入力され、エミッタが基準電位と電気的に接続され、コレクタが２倍波減衰回路１３０と電気的に接続される。

　バイアス回路１２３は、トランジスタ１２１のベースに抵抗Ｒ１を通じてバイアスを供給し、トランジスタ１２２のベースに抵抗Ｒ２を通じてバイアスを供給する。バイアス回路１２３は、例えば、制御信号Ｃｔｒｌ１によってトランジスタ１２１およびトランジスタ１２２のバイアスが制御される。

　図２に示すように、増幅回路１４０は、トランジスタ１４１と、トランジスタ１４２と、バイアス回路１４３とを含む。トランジスタ１４１、トランジスタ１４２は、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）等のバイポーラトランジスタでもよいし、電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ－Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）でもよい。

　トランジスタ１４１は、２倍波減衰回路１３０から出力される信号ＲＦ１の２倍波が減衰された信号Ｆ_０１と、歪み補償回路１６０から出力される２倍波の信号２Ｆ_０１とを合成した信号ＲＦ４１を、合成回路１５０に出力する。トランジスタ１４１は、ベースにキャパシタＣ３を通じて２倍波減衰回路１３０が電気的に接続され、エミッタが基準電位と電気的に接続され、コレクタが歪み補償回路１６０と電気的に接続される。

　トランジスタ１４２は、２倍波減衰回路１３０から出力される信号ＲＦ２の２倍波が減衰された信号Ｆ_０２と、歪み補償回路１６０から出力される２倍波の信号２Ｆ_０２とを合成した信号ＲＦ４２を、合成回路１５０に出力する。トランジスタ１４２は、ベースにキャパシタＣ４を通じて２倍波減衰回路１３０が電気的に接続され、エミッタが基準電位と電気的に接続され、コレクタが歪み補償回路１６０と電気的に接続される。

　バイアス回路１４３は、トランジスタ１４１のベースに抵抗Ｒ３を通じてバイアスを供給し、トランジスタ１４２のベースに抵抗Ｒ４を通じてバイアスを供給する。バイアス回路１４３は、例えば、制御信号Ｃｔｒｌ２によってトランジスタ１４１およびトランジスタ１４２のバイアスが制御される。

　電力増幅回路１００ａでは、パワー段に差動増幅回路を用いることによって、出力インピーダンスが高くなるため、負荷のインピーダンスを低くすることができることから、高出力化が可能となる。また、差動増幅回路を用いることによって、広帯域化が可能となり、同相信号を除去できるため外来ノイズの影響を抑制できる。

　２倍波減衰回路１３０（出力回路）は、例えば、主経路Ｐ１において分配回路１１０と合成回路１５０との間に設けられ、増幅回路１２０の増幅動作によって発生する高調波歪み（ＨＤ：Ｈａｒｍｏｎｉｃ　Ｄｉｓｔｏｒｔｉｏｎ）を減衰させる機能を有する。具体的には、２倍波減衰回路１３０は、基本波を通過させ、２倍波を減衰させる周波数特性を有する低域通過フィルタ（ＬＰＦ：Ｌｏｗ　Ｐａｓｓ　Ｆｉｌｔｅｒ）回路を含んでいてもよい。２倍波減衰回路１３０は、２倍波が減衰された信号Ｆ_０１および信号Ｆ_０２（基本信号）を増幅回路１４０に通過させる。

　これにより、電力増幅回路１００ａでは、主経路Ｐ１を通過する信号に含まれる２倍波が増幅回路１４０に供給されることを抑制できる。そのため、後述する信号２Ｆ_０１および信号２Ｆ_０２が増幅回路１４０に入力される前に主経路Ｐ１を通過する２倍波によって相殺されることで生じ得る歪み補償の効果の低減を回避できる。

　なお、２倍波減衰回路１３０は、増幅回路１２０と増幅回路１４０とのインピーダンスを整合させる機能を有していてもよい。

　合成回路１５０は、増幅回路１４０の後段に設けられ、増幅回路１４０から出力される信号ＲＦ４１および信号ＲＦ４２を合成して信号ＲＦｏｕｔを出力する。合成回路１５０は、増幅回路１４０と出力端子１０２の後段の回路（不図示）とのインピーダンスを整合する機能を有していてもよい。

　また、合成回路１５０は、信号ＲＦ４１および信号ＲＦ４２に含まれる２倍波を接地に短絡する機能を有していてもよい。これにより、電力増幅回路１００ａでは、出力端子１０２から２倍波が減衰された信号ＲＦｏｕｔを出力することができる。

　歪み補償回路１６０は、副経路Ｐ２に設けられ、入力信号ＲＦｉｎが分配回路１１０で分配された差動信号について、基本波の信号をキャンセルして、３次相互変調歪みを補償するための２倍波の信号を生成する回路である。

　具体的には、歪み補償回路１６０は、信号ＲＦ１（第１信号）の基本波と、信号ＲＦ２（第２信号）の基本波とが打ち消し合うように合成し、信号ＲＦ１の２倍波の周波数帯域の信号と、信号ＲＦ２の２倍波の周波数帯域の信号とが加算されるように合成するとともに、合成した信号の位相を調整して、信号２Ｆ_０１および信号２Ｆ_０２（調整信号）を出力する。

　すなわち、歪み補償回路１６０は、３次相互変調歪みを補償するために意図的に２倍波の信号２Ｆ_０１および信号２Ｆ_０２を生成して出力する。

　図２に示すように、歪み補償回路１６０は、例えば、２倍波生成回路２００と、分配器２１０と、位相調整回路２２０と、分配器２３０とを含む。

　２倍波生成回路２００は、信号ＲＦ１および信号ＲＦ２から２倍波の周波数帯域の信号を生成する回路である。

　具体的には、２倍波生成回路２００は、信号ＲＦ１（第１信号）の基本波と、信号ＲＦ２（第２信号）の基本波とが打ち消し合うように合成し、信号ＲＦ１の２倍波の周波数帯域の信号と、信号ＲＦ２の２倍波の周波数帯域の信号とが加算されるように合成して、信号ＲＦ２０（２倍波合成信号）を生成する。

　図２に示すように、２倍波生成回路２００は、トランジスタ２０１と、トランジスタ２０２とを含む。

　トランジスタ２０１は、ベースに分配回路１１０で分配される信号ＲＦ１が入力され、エミッタが基準電位と電気的に接続される。

　トランジスタ２０２は、ベースに分配回路１１０で分配される信号ＲＦ２が入力され、エミッタが基準電位と電気的に接続され、コレクタがトランジスタ２０１のコレクタと電気的に接続される。

　さらに、図３を参照して、２倍波生成回路２００において、基本波が打ち消され、２倍波の信号が生成される仕組みについて説明する。図３は、２倍波生成回路２００の具体的な構成と、信号の波形とを示す図である。以下、２倍波生成回路２００の各箇所における信号の波形を用いて上記の仕組みについて説明する。

　図３に示すように、２倍波生成回路２００のトランジスタ２０１のベースには、信号ＲＦ１の第１位相を示す電圧Ｖｂ１が入力される。トランジスタ２０１のコレクタには電圧Ｖｂ１に応じたコレクタ電流Ｉｃ１が流れる。コレクタ電流Ｉｃ１の基本波は、電圧Ｖｂ１と第１位相と同じ位相を示す。このとき、コレクタ電流Ｉｃ１の２倍波（２次高調波）が発生する。

　一方、２倍波生成回路２００のトランジスタ２０２のベースには、信号ＲＦ２の第２位相を示す電圧Ｖｂ２が入力される。第２位相は、第１位相と１８０度異なる位相である。トランジスタ２０２のコレクタには電圧Ｖｂ２に応じたコレクタ電流Ｉｃ２が流れる。コレクタ電流Ｉｃ２の基本波は、電圧Ｖｂ１と第１位相と１８０度異なる位相を示す。このとき、コレクタ電流Ｉｃ２の２倍波（２次高調波）が発生する。

　ここで、コレクタ電流Ｉｃ１の２倍波の位相は、コレクタ電流Ｉｃ２の２倍波の位相と同じである。これは、以下の式（１）に示すように、偶数倍の高調波は偶数乗されて位相がプラスとなるため、基本波の位相が異なるそれぞれの２倍波は位相が同じとなる。なお、式（１）において、ｔは時間を示し、Ｃ_０、Ｃ_１、Ｃ_２、Ｃ_３は定数を示す。

　２倍波生成回路２００では、ノードＮ２００において、コレクタ電流Ｉｃ１とコレクタ電流Ｉｃ２とが合成されて、信号ＲＦ２０を出力する。

　このとき、コレクタ電流Ｉｃ１の基本波とコレクタ電流Ｉｃ２の基本波とがそれぞれ打ち消される。一方、コレクタ電流Ｉｃ１の２倍波およびコレクタ電流Ｉｃ２の２倍波のそれぞれは、同相であるため加算される。すなわち、２倍波生成回路２００は、コレクタ電流Ｉｃ１の２倍波とコレクタ電流Ｉｃ２の２倍波とが加算された電流に対応する電圧Ｖｃｔを信号ＲＦ２０として出力する。

　電力増幅回路１００ａは、２倍波生成回路２００を備えることによって、フィルタ回路を用いずに、基本波を減衰させて２倍波を出力させることができるため、回路を小さくすることができる。

　分配器２１０は、信号ＲＦ２０を、信号ＲＦ２１と、信号ＲＦ２１と位相が略９０度異なる信号ＲＦ２２とに分配する。分配器２１０は、例えばハイブリッドカプラで構成されていてもよい。略９０度とは、例えば４５度～１３５度の範囲を含む。

　位相調整回路２２０は、分配器２１０の後段に設けられ、信号ＲＦ２１および信号ＲＦ２２（２倍波合成信号）の位相および振幅を調整して信号ＲＦ３０（調整信号）を出力する回路である。

　すなわち、位相調整回路２２０は、２倍波生成回路２００で生成された２倍波の信号ＲＦ２０が分配器２１０で分配された信号を、歪み補償に適した位相および振幅となるように調整する。

　図２に示すように、位相調整回路２２０は、トランジスタ２２１と、トランジスタ２２２と、バイアス回路２２３とを含む。

　トランジスタ２２１は、ベースに分配器２１０で分配される信号ＲＦ２１が入力され、エミッタが基準電位と電気的に接続される。

　トランジスタ２２２は、ベースに分配器２１０で分配される信号ＲＦ２２が入力され、エミッタが基準電位と電気的に接続され、コレクタがトランジスタ２２１のコレクタと電気的に接続される。

　バイアス回路２２３は、トランジスタ２２１のベースおよびトランジスタ２２２のベースに、トランジスタ２２１およびトランジスタ２２２のゲインを調整するためのバイアスを供給する。

　バイアス回路２２３は、制御信号Ｃｔｒｌ３によってトランジスタ２２１のバイアス（後述するゲイン）が制御され、制御信号Ｃｔｒｌ４によってトランジスタ２２２のバイアス（後述するゲイン）が制御される。制御信号Ｃｔｒｌ３および制御信号Ｃｔｒｌ４は、入力信号ＲＦｉｎの周波数、周囲温度または電源電圧などに応じた信号である。

　図４を参照して、位相調整回路２２０において位相および振幅を調整可能な仕組みについて説明する。図４は、位相調整回路２２０において位相および振幅が調整されたことを示すベクトル図である。

　位相調整回路２２０では、位相が異なる二つの信号ＲＦ２１および信号Ｒｆ２２のそれぞれを、異なるゲインの増幅器（ここでは、トランジスタ２２１およびトランジスタ２２２）で増幅する。

　図４に示すように、位相調整回路２２０では、それぞれの増幅器で増幅された信号のベクトル和で示される、歪み補償に適した位相および振幅の信号ＲＦ３０を出力する。具体的には、図４に示すように、位相調整回路２２０は、信号ＲＦ２１のゲインを調整してベクトルの長さを調整し、信号ＲＦ２２のゲインを調整してベクトルの長さを調整して、それぞれのベクトルの和を示す信号ＲＦ３０のベクトルの位相θおよびベクトルの長さ（信号の振幅）を調整する。

　すなわち、位相調整回路２２０は、位相が９０度異なる二つの信号に基づき位相および振幅を任意に調整して信号を出力可能な回路である。

　これにより、電力増幅回路１００ａは、周波数、温度または電源電圧などの動作条件が変動しても、動作条件に応じて歪み補償に適した位相および振幅の信号ＲＦ３０を出力できる。

　分配器２３０は、位相調整回路２２０から出力される信号ＲＦ３０を、信号２Ｆ_０１と、信号２Ｆ_０１と位相が略１８０度異なる信号２Ｆ_０２とに分配する。副経路Ｐ２の分配器２３０から出力される信号２Ｆ_０１および信号２Ｆ_０２のそれぞれは、主経路Ｐ１のノードＮ１およびノードＮ２のそれぞれに注入される。分配器２３０は、例えばバラントランスを含んで構成される。また、分配器２３０は、基本波を減衰させる機能と、２倍波の周波数帯域におけるインピーダンス整合（インピーダンス変換）の機能とを有していてもよい。

　電力増幅回路１００ａは、上述の歪み補償回路１６０によって、増幅回路１４０の入力に意図的に注入される２倍波の信号２Ｆ_０１および信号２Ｆ_０２を生成することができる。

　なお、歪み補償回路１６０は、位相調整回路２２０および分配器２３０を備えている必要はない。この場合であっても、電力増幅回路１００ａは、フィルタ回路を用いることなく２倍波の信号を生成して、主経路Ｐ１の３次相互変調歪みを補償することができる。

　また、上記において、２倍波生成回路２００は、信号ＲＦ１および信号ＲＦ２が入力されることとして説明したが、これに限定されない。例えば、電力増幅回路１００ａは、増幅回路１２０で増幅された信号ＲＦ１および信号ＲＦ２が２倍波生成回路２００に供給されるように構成されていてもよい。

　次に、図５及び図６を参照して、３次相互変調歪みの補償の動作について説明する。

　図５は、ドライブ段の増幅回路１４０に供給される信号（ここでは、図１の信号Ｆ_０１および信号２Ｆ_０１または信号Ｆ_０２および信号２Ｆ_０２）のスペクトルを示した図である。なお、図５では、信号Ｆ_０１に対する高調波（問題となるのは２倍波）の信号成分が含まれるものの、この記載を省略している。当該高調波の信号成分によって、３次相互変調歪みが発生する。

　図６は、ドライブ段の増幅回路１４０から出力される信号（ここでは、図１の信号ＲＦ４１または信号ＲＦ４２）の３次相互変調歪みが相殺されることを示す図である。

　図５及び図６では、一例として、増幅回路１４０に供給される差動信号のうちの一方の信号Ｆ_０１と信号２Ｆ_０１とを示す。図５及び図６では、横軸が信号の周波数を示し、縦軸がパワースペクトル密度（ＰＳＤ：Ｐｏｗｅｒ　Ｓｐｅｃｔｒａｌ　Ｄｅｎｓｉｔｙ）を示す。

　図５に示すように、増幅回路１４０（ここでは、トランジスタ１４１）には、主経路Ｐ１を経由した基本波の信号Ｆ_０１と、副経路Ｐ２を経由した２倍波の信号２Ｆ_０１とが供給される。ここで、基本波の信号Ｆ_０１は互いに近接した２つの周波数ｆ_１，ｆ_２（ｆ_１＜ｆ_２）の成分を含むものとする。この場合、副経路Ｐ２では、周波数ｆ_１，ｆ_２のそれぞれの２倍波の信号２Ｆ_０１が生成される。すなわち、２倍波の信号２Ｆ_０１は、２つの周波数２ｆ_１，２ｆ_２の成分を含む。したがって、増幅回路１４０には、周波数ｆ_１，ｆ_２の信号Ｆ_０１と、周波数２ｆ_１，２ｆ_２の信号２Ｆ_０１とが合成された信号が供給される。

　ここで、非線形性を示す増幅回路１４０は、基本波の増幅動作によって、周波数が２ｆ_１－ｆ_２である３次相互変調歪みＩＭ３_Ｌが基本波（周波数ｆ_１）の信号Ｆ_０１の低域側に発生し、周波数が２ｆ_２－ｆ_１である３次相互変調歪みＩＭ３_Ｈが基本波（周波数ｆ_２）の信号Ｆ_０１の高域側に発生させる。

　このときに発生する３次相互変調歪みＩＭ３_ＬおよびＩＭ３_Ｈは、基本波の信号Ｆ_０１の周波数ｆ_１，ｆ_２と比較的近接している。そのため、フィルタ回路等によって、３次相互変調歪みＩＭ３_ＬおよびＩＭ３_Ｈを取り除くことが困難である。３次相互変調歪みＩＭ３_ＬおよびＩＭ３_Ｈは、電力増幅回路１００ａの線形性の劣化の要因となり得る。なお、増幅回路１４０の基本波の増幅動作では、例えば周波数が２ｆ_１＋ｆ_２，２ｆ_２＋ｆ_１である３次相互変調歪みも発生し得るが、当該歪みの周波数は基本波の信号Ｆ_０１の周波数ｆ_１，ｆ_２から比較的遠いため、線形性の劣化への影響が小さいことから、ここでは説明を省略する。

　電力増幅回路１００ａでは、基本波に比較的近い３次相互変調歪みＩＭ３_Ｌ，ＩＭ３_Ｈを補償する。上述したように、電力増幅回路１００ａでは、３次相互変調歪みＩＭ３_Ｌ，ＩＭ３_Ｈを相殺するための補償信号ＣＳ_Ｌ，ＣＳ_Ｈを生成するべく、２倍波の信号２Ｆ_０１を意図的に基本波の信号Ｆ_０１と合成する。

　具体的には、電力増幅回路１００ａでは、ノードＮ１において基本波の信号Ｆ_０１と２倍波の信号２Ｆ_０１とが足し合わされて増幅回路１４０で増幅されると、２倍波の信号２Ｆ_０１のうち一方の周波数２ｆ_１と、基本波の信号Ｆ_０１のうち他方の周波数ｆ_２との差の周波数（２ｆ_１－ｆ_２）を有する補償信号ＣＳ_Ｌが生成される。

　また、電力増幅回路１００ａでは、２倍波の信号２Ｆ_０１のうち他方の周波数２ｆ_２と、基本波の信号Ｆ_０１のうち一方の周波数ｆ_１との差の周波数（２ｆ_２－ｆ_１）を有する補償信号ＣＳ_Ｈが生成される。

　このように、電力増幅回路１００ａでは、位相調整回路２２０において、増幅回路１４０において発生する３次相互変調歪みＩＭ３_Ｌ，ＩＭ３_Ｈの位相と、補償信号ＣＳ_Ｌ，ＣＳ_Ｈの位相とが、増幅回路１４０の出力において位相が略１８０度異なるように、２倍波の信号２Ｆ_０１の位相が調整される。

　また、電力増幅回路１００ａでは、位相調整回路２２０において、増幅回路１４０において発生する３次相互変調歪みＩＭ３_Ｌ，ＩＭ３_Ｈの振幅と、補償信号ＣＳ_Ｌ，ＣＳ_Ｈの振幅とが、増幅回路１４０の出力において打ち消し合うように、トランジスタ２２１，２２２のゲイン調整によって、２倍波の信号２Ｆ_０１の振幅が調整される。

　なお、上記では記載を省略したが、基本波の信号Ｆ_０２についても上記の基本波の信号Ｆ_０１と同様に、位相調整回路２２０において２倍波の信号２Ｆ_０２が調整されて、３次相互変調歪みが相殺される。

　このように、図５に示すように、電力増幅回路１００ａは、３次相互変調歪みＩＭ３_Ｌ，ＩＭ３_Ｈを補償信号ＣＳ_Ｌ，ＣＳ_Ｈによって相殺する。なお、図３では、補償信号ＣＳ_Ｌ，ＣＳ_Ｈが３次相互変調歪みＩＭ３_Ｌ，ＩＭ３_Ｈと位相が略１８０度異なることを示すために、補償信号ＣＳ_Ｌ，ＣＳ_Ｈを下向きに図示する。

　上述の作用により、電力増幅回路１００ａでは、増幅回路１４０において発生する３次相互変調歪みＩＭ３_Ｌ，ＩＭ３_Ｈの影響を抑制することができる。これにより、電力増幅回路１００ａによると、利得の線形性の劣化を抑制することができる。

　ここで、比較例としての特許文献１に開示される構成は、分配器と合成器との間の主経路に２倍波を減衰させる回路を有しないため、初段の増幅器の増幅動作によって発生する２倍波が主経路を通過してしまう。これにより、特許文献１に開示される構成では、副経路において２倍波が生成されても、主経路を経由した２倍波と副経路を経由した２倍波が、合成器において足し合わされる際に相殺され得る。したがって、特許文献１に開示される構成では、増幅回路１４０に注入される２倍波の信号の電力が不足し得る。

　これに対して、電力増幅回路１００ａでは、主経路Ｐ１に設けられた２倍波減衰回路１３０が２倍波を減衰させる機能を備える。そのため、電力増幅回路１００ａは、特許文献１に開示される構成に比べて、大きい電力の２倍波を増幅回路１４０に注入することができる。これにより、電力増幅回路１００ａは、特許文献１に開示される構成に比べて、出力電力を増大しつつ相互変調歪みの影響を抑制することができる。

　さらに、特許文献１および特許文献２に開示される構成は２倍波を抽入する経路にフィルタ回路を用いているところ、電力増幅回路１００ａでは、歪み補償回路１６０が２倍波を生成するための２倍波生成回路２００が２倍波の生成に特化したトランジスタによって構成されている。これにより、電力増幅回路１００ａは、特許文献１に開示される初段の増幅器が基本波の増幅と２倍波の生成を兼ねる構成に比べて、回路規模を抑制するとともに、大きい電力の２倍波を生成することができる。また、電力増幅回路１００ａは、上記のとおり２倍波を生成するためのフィルタ回路を備えないため、特許文献２に開示される、基本波を減衰させて２倍波を通過させるためのフィルタ回路を含む電力増幅回路に比べて、回路規模を抑制するとともに出力電力を増大させることができる。

　なお、図１に示される電力増幅回路１００ａに含まれる各構成要素は、必ずしも個別の回路として全てが備えられている必要はなく、一つの回路が複数の機能を備えていてもよい。

　また、上述の実施形態では、歪み補償回路１６０が２倍波を生成し、３次相互変調歪みが補償される場合を例として説明したが、より高次の相互変調歪みを補償することも可能である。より一般的には、増幅回路１４０において周波数ｆ_１，ｆ_２の信号が増幅されると、周波数が｛（Ｎ＋１）ｆ_１－Ｎｆ_２｝と｛（Ｎ＋１）ｆ_２－Ｎｆ_１｝の（２Ｎ＋１）次相互変調歪み（Ｎは１以上の整数）が生成される。したがって、電力増幅回路１００ａにおいて、歪み補償回路１６０が基本波の周波数の整数倍の高調波を生成することによって、高次の相互変調歪みを相殺することができる。

　また、上述の実施形態では、増幅回路１２０の前段において分配回路１１０が信号ＲＦ１および信号ＲＦ２を副経路Ｐ２に分配することとして説明したがこれに限定されない。例えば、増幅回路１２０の後段において信号ＲＦ１および信号ＲＦ２を副経路Ｐ２に分配する構成に替えて、増幅回路１２０の後段において信号ＲＦ１および信号ＲＦ２を副経路Ｐ２に分配する分配器を備えていてもよい。

＝＝＝第２実施形態に係る電力増幅回路１００ｂ＝＝＝
　図７を参照して、第２実施形態に係る電力増幅回路１００ｂについて説明する。図７は、第２実施形態に係る電力増幅回路１００ｂの構成例を示す図である。なお、以下では、第１実施形態に係る電力増幅回路１００ａと共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については逐次言及しない。

　電力増幅回路１００ｂは、図１の電力増幅回路１００ａと比べて、増幅回路１４０が差動増幅回路で構成されていたものを、増幅回路１４０をドハティ増幅回路で構成した回路である。すなわち、電力増幅回路１００ｂは、ドハティ増幅回路１４０ｂを含む。

　ドハティ増幅回路１４０ｂは、キャリア増幅器１４１ｂと、ピーク増幅器１４２ｂと、第１移相器１４３ｂと、第２移相器１４４ｂとを含む。

　キャリア増幅器１４１ｂは、例えば、２倍波減衰回路１３０から出力される信号Ｆ_０１と、歪み補償回路１６０から出力される信号２Ｆ_０１とがノードＮ１で合成された信号を、第１移相器１４３ｂを通じて入力される。キャリア増幅器１４１ｂは、当該合成された信号を増幅して、増幅信号を出力する。キャリア増幅器１４１ｂは、例えば、Ａ級、ＡＢ級またはＢ級にバイアスされる。すなわち、キャリア増幅器１４１ｂは、小さい瞬時入力電力など入力信号の電力レベルに関係なく、入力される信号Ｆ_０１を増幅して増幅信号を出力する。

　ピーク増幅器１４２ｂは、例えば、２倍波減衰回路１３０から出力される信号Ｆ_０２と、歪み補償回路１６０から出力される信号２Ｆ_０２とがノードＮ２で合成された信号が入力される。ピーク増幅器１４２ｂは、当該合成された信号を増幅して、増幅信号を出力する。ピーク増幅器１４２ｂは、例えばＣ級にバイアスされる。ピーク増幅器１４２ｂは、例えば、入力される信号の電圧レベルが所定の電力レベル以上の領域において増幅作用を有する。また、ピーク増幅器１４２ｂは、使用条件によって、Ａ級、ＡＢ級、Ｂ級にバイアスされてもよい。

　第１移相器１４３ｂは、位相を略９０度遅らせる素子であり、例えば１／４波長線路である。第１移相器１４３ｂは、一端に２倍波減衰回路１３０から出力される信号Ｆ_０１が入力され、他端がキャリア増幅器１４１ｂと電気的に接続される。

　第２移相器１４４ｂは、位相を略９０度遅らせる素子であり、例えば１／４波長線路である。第２移相器１４４ｂは、一端にキャリア増幅器１４１ｂから出力される増幅信号が入力され、他端が合成回路１５０と電気的に接続される。

　電力増幅回路１００ｂは、ドハティ増幅回路１４０ｂを備えることによって、バックオフが改善される。さらに、電力増幅回路１００ｂでは、ドハティ増幅回路１４０ｂに対して、歪み補償回路１６０から３次相互変調歪みを改善するための信号を抽入することによって、利得の線形性を改善できる。

＝＝＝第３実施形態に係る電力増幅回路１００ｃ＝＝＝
　図８を参照して、第３実施形態に係る電力増幅回路１００ｃについて説明する。図８は、第３実施形態に係る電力増幅回路１００ｃの構成例を示す図である。なお、以下では、第２実施形態に係る電力増幅回路１００ｂと共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、第１実施形態に係る電力増幅回路１００ａおよび第２実施形態に係る電力増幅回路１００ｂと同様の構成による同様の作用効果については逐次言及しない。

　電力増幅回路１００ｃは、図２の電力増幅回路１００ｂと比べて、歪み補償回路１６０ｃから出力される、３次相互変調歪みを補償するための２倍波の信号２Ｆ_０（調整信号）を、ピーク増幅器１４２ｃにのみ入力するように構成される。

　歪み補償回路１６０ｃは、図２の歪み補償回路１６０と比べて、分配器２３０を含まない。ここで、位相調整回路２２０は、信号ＲＦ２１および信号ＲＦ２２（２倍波合成信号）の位相および振幅を調整して信号２Ｆ_０を、ノードＮに出力する。すなわち、位相調整回路２２０は、２倍波生成回路２００で生成された２倍波の信号ＲＦ２０が分配器２１０で分配された信号を、歪み補償に適した位相および振幅となるように調整する。また、位相調整回路２２０は、基本波を減衰させる機能と、２倍波の周波数帯域におけるインピーダンス整合（インピーダンス変換）の機能とを有していてもよい。

　キャリア増幅器１４１ｃは、例えば、２倍波減衰回路１３０から出力される信号Ｆ_０１を、第１移相器１４３ｃを通じて入力される。キャリア増幅器１４１ｃは、信号Ｆ_０１を増幅して、増幅信号を出力する。

　ピーク増幅器１４２ｃは、例えば、２倍波減衰回路１３０から出力される信号Ｆ_０２と、歪み補償回路１６０ｃから出力される信号２Ｆ_０とがノードＮで合成された信号が入力される。ピーク増幅器１４２ｃは、当該合成された信号を増幅して、増幅信号を出力する。

　電力増幅回路１００ｃは、ドハティ増幅回路１４０ｃを備えることによって、バックオフが改善される。さらに、電力増幅回路１００ｃでは、ドハティ増幅回路１４０ｃに含まれる、線形性が悪い方のピーク増幅器１４２ｃに対して、歪み補償回路１６０ｃから３次相互変調歪みを改善するための信号２Ｆ_０を抽入することによって、線形性を改善できる。また、これによって、電力増幅回路１００ｃでは、電力増幅回路１００ｂの分配器２３０を省略できるため、回路を小さくできる。

＝＝＝第４実施形態に係る電力増幅回路１００ｄ＝＝＝
　図９を参照して、第４実施形態に係る電力増幅回路１００ｄについて説明する。図９は、第４実施形態に係る電力増幅回路１００ｄの構成例を示す図である。なお、以下では、第１実施形態に係る電力増幅回路１００ａと共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、第１実施形態に係る電力増幅回路１００ａと同様の構成による同様の作用効果については逐次言及しない。

　電力増幅回路１００ｄは、図１の電力増幅回路１００ａと比べて、増幅回路１４０が差動増幅回路で構成されていたものを、増幅回路１４０ｄをシングルの増幅回路で構成した回路である。

　２倍波減衰回路１３０ｄ（出力回路）は、例えば、主経路Ｐ１において分配回路１１０と整合回路１５０ｄとの間に設けられ、増幅回路１２０の増幅動作によって発生する高調波歪み（ＨＤ：Ｈａｒｍｏｎｉｃ　Ｄｉｓｔｏｒｔｉｏｎ）を減衰させる機能を有する。２倍波減衰回路１３０は、差動信号（信号ＲＦ１１および信号ＲＦ１２）が入力され、シングルの信号Ｆ_０を出力する。

　増幅回路１４０ｄは、２倍波減衰回路１３０ｄから出力される信号Ｆ_０と、歪み補償回路１６０ｄから出力される信号２Ｆ_０とをノードＮで合成した信号を増幅して、信号ＲＦ５０を合成回路１５０に出力する増幅回路である。

　整合回路１５０ｄは、増幅回路１４０の後段に設けられ、出力端子１０２と後段の回路（不図示）とのインピーダンスを整合させる回路である。

　歪み補償回路１６０ｄは、歪み補償回路１６０に対して、分配器２３０ではなく整合回路２４０を備えた回路である。歪み補償回路１６０ｄは、信号ＲＦ１（第１信号）の基本波と、信号ＲＦ２（第２信号）の基本波とが打ち消し合うように合成し、信号ＲＦ１の２倍波の周波数帯域の信号と、信号ＲＦ２の２倍波の周波数帯域の信号とが加算されるように合成するとともに、合成した信号の位相を調整して、信号２Ｆ_０（調整信号）を出力する。

　整合回路２４０は、歪み補償回路１６０ｄの出力と、増幅回路１４０ｄとのインピーダンスを整合させる回路である。また、整合回路２４０は、基本波を減衰させる機能と、２倍波の周波数帯域におけるインピーダンス整合（インピーダンス変換）の機能とを有していてもよい。なお、電力増幅回路１００ｄは、整合回路２４０を備えていなくてもよい。

　電力増幅回路１００ｄは、フィルタ回路を用いずに３次相互変調歪みを改善するための信号を生成することができるため、回路の規模を抑制しつつ、相互変調歪みの影響を抑制することができる。

＝＝＝第５実施形態に係る電力増幅回路１００ｅ＝＝＝
　図１０、図１１を参照して、第５実施形態に係る電力増幅回路１００ｅについて説明する。図１０は、第５実施形態に係る電力増幅回路１００ｅの構成例を示す図である。図１１は、第５実施形態に係る電力増幅回路１００ｅにおける位相調整回路２２０ｅの構成例を示す図である。なお、以下では、第１実施形態に係る電力増幅回路１００ａと共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、第１実施形態に係る電力増幅回路１００ａと同様の構成による同様の作用効果については逐次言及しない。

　電力増幅回路１００ｅは、図１の電力増幅回路１００ａと比べて、歪み補償回路１６０が分配器２１０を備えない。一方、電力増幅回路１００ｅでは、電力増幅回路１００ａと比べて、二つの信号の位相を調整するとともに、当該二つの信号のアイソレーションを確保しつつ合成する位相調整回路２２０ｅを有する歪み補償回路１６０ｅを備える。これにより、電力増幅回路１００ｅでは、位相調整回路２２０ｅが備える二つのトランジスタのインピーダンスのミスマッチの発生を抑制できるため、動作が安定する。

　図１０に示すように、歪み補償回路１６０ｅは、２倍波生成回路２００ｅと、整合回路２１０ｅと、位相調整回路２２０ｅと、分配器２３０ｅとを含む。なお、２倍波生成回路２００ｅおよび分配器２３０ｅは、電力増幅回路１００ａにおける２倍波生成回路２００および分配器２３０と同様であるためその説明を省略する。

　整合回路２１０ｅは、２倍波生成回路２００ｅと位相調整回路２２０ｅとのインピーダンスを整合させる回路である。整合回路２１０ｅから出力される信号は、整合回路２１０ｅの後段のノードにおいて、信号ＲＦ２３（第３合成信号）と信号ＲＦ２４（第４合成信号）とに分岐される。

　位相調整回路２２０ｅは、信号ＲＦ２３と信号ＲＦ２４との位相を調整するとともに、それぞれの信号を合成して信号ＲＦ３０（調整信号）を出力する回路である。図１１を参照して、位相調整回路２２０ｅの構成の詳細について説明する。

　図１１に示すように、位相調整回路２２０ｅは、トランジスタ２２１ｅと、トランジスタ２２２ｅと、バイアス回路２２３ｅと、第１移相器２２４ｅと、第２移相器２２５ｅと、信号合成器２２６ｅとを含む。なお、バイアス回路２２３ｅは、電力増幅回路１００ａのバイアス回路２２３と同様であるためその説明を省略する。

　トランジスタ２２１ｅは、ベースに信号ＲＦ２３が入力され、エミッタが基準電位と電気的に接続され、コレクタが第１移相器２２４ｅと電気的に接続される。トランジスタ２２１ｅのコレクタは、インダクタＬ５を通じて電源Ｖｃｃが接続される。

　トランジスタ２２２ｅは、ベースに信号ＲＦ２４が入力され、エミッタが基準電位と電気的に接続され、コレクタが第２移相器２２５ｅと電気的に接続される。トランジスタ２２２ｅのコレクタは、インダクタＬ６を通じて電源Ｖｃｃが接続される。

　第１移相器２２４ｅは、トランジスタ２２１ｅのコレクタから出力される信号Ｆ２３を増幅した信号ＲＦ２３ａｍ（第３増幅信号）の位相を第１位相に移相して、第１位相の信号ＲＦ２３Ａを出力する。第１移相器２２４ｅは、例えばインダクタおよびキャパシタによって位相を調整する。例えば、第１移相器２２４ｅは、一端が接地と電気的に接続されるキャパシタＣ９と、一端が接地と電気的に接続されるキャパシタＣ１０と、一端がキャパシタＣ９の他端と電気的に接続され、他端がキャパシタＣ１０の他端と電気的に接続されるインダクタＬ３とを含む。インダクタＬ３は、例えば一端に信号ＲＦ２３ａｍが入力され、他端から第１位相の信号ＲＦ２３Ａを出力する。

　第２移相器２２５ｅは、トランジスタ２２２ｅのコレクタから出力される信号Ｆ２４を増幅した信号ＲＦ２４ａｍ（第４増幅信号）の位相を第２位相に移相して、第２位相の信号ＲＦ２４Ａを出力する。第２移相器２２５ｅは、例えばインダクタおよびキャパシタによって位相を調整する。例えば、第２移相器２２５ｅは、一端が接地と電気的に接続されるインダクタＬ４と、一端に信号ＲＦ２４ａｍが入力されるキャパシタＣ１１と、一端がキャパシタＣ１１の他端と電気的に接続され、他端から信号ＲＦ２４Ａを出力するキャパシタＣ１２とを含む。インダクタＬ４の他端は、キャパシタＣ１１の他端とキャパシタＣ１２の一端とが接続されるノードに電気的に接続される。

　ここで、第１位相は、第２位相に対して同相および逆相ではない位相である。すなわち、第１移相器２２４ｅおよび第２移相器２２５ｅのそれぞれは、第１位相と第２位相とが同相および逆相にならないように、予め設計される。第１位相は、第２位相に対して望ましくは略９０度異なる位相である。このように、電力増幅回路１００ｅでは、第１移相器２２４ｅおよび第２移相器２２５ｅをインダクタとキャパシタで構成することにより、位相の調整可能な範囲を広げることができる。

　信号合成器２２６ｅは、信号ＲＦ２３Ａと信号ＲＦ２４Ａとを合成して信号ＲＦ３０を出力する。信号合成器２２６ｅは、例えば、第１入力部２２６ｅ１と、第２入力部２２６ｅ２と、合成部２２６ｅ３とを含む。

　第１入力部２２６ｅ１は、信号ＲＦ２３Ａが入力される端子である。第２入力部２２６ｅ２は、信号ＲＦ２４Ａが入力される端子である。第１入力部２２６ｅ１と第２入力部２２６ｅ２との間を電気的に接続する抵抗Ｒ１１が設けられる。

　合成部２２６ｅ３は、第１位相を示す信号ＲＦ２３Ａと、第２位相を示す信号ＲＦ２４Ａとを合成して信号ＲＦ３０を出力する。合成部２２６ｅ３は、例えば第１線路ＬＮ１と、第１線路ＬＮ１と電磁界結合する第２線路ＬＮ２とを含む。第１線路ＬＮ１は、一端に信号ＲＦ２３Ａが入力される。第２線路ＬＮ２は、一端に信号ＲＦ２４Ａが入力され、他端が第１線路ＬＮ１の他端と電気的に接続される。合成部２２６ｅ３では、第１線路ＬＮ１の他端と第２線路ＬＮ２の他端との間のノードから信号ＲＦ３０が出力される。これにより、電力増幅回路１００ｅでは、交流的にアイソレーションが可能となり、トランジスタ２２２ｅおよびトランジスタ２２３ｅのそれぞれが、もう一方のトランジスタのインピーダンスを無視できる。

　ここで、電力増幅回路１００ｅにおいて交流的にアイソレーションが可能となる仕組みについて説明する。電力増幅回路１００ｅでは、第１入力部２２６ｅ１と第２入力部２２６ｅ２とを交流的にアイソレーションすることが可能である。具体的には、電力増幅回路１００ｅでは、第１入力部２２６ｅ１と第２入力部２２６ｅ２とが電気的に対称の関係である。まず、合成部２２６ｅ３の第１入力部２２６ｅ１に入力される信号（励起信号）は、第１線路ＬＮ１に向かう成分と、抵抗Ｒ１１に向かう成分とに分岐される。次に、第１線路ＬＮ１と第２線路ＬＮ２とが電磁界結合しているため、第１線路ＬＮ１に流れる信号の方向と逆向きの方向の信号が第２線路ＬＮ２に誘起される。したがって、第２入力部２２６ｅ２では、抵抗Ｒ１１を経由して入力される信号と、第２線路ＬＮ２に誘起された信号とが合成される。すなわち、電力増幅回路１００ｅでは、この合成された信号と、第２入力部２２６ｅ２に入力される信号（第２移相器２２５ｅを通じて入力される信号）とが打ち消し合うように作用する。したがって、電力増幅回路１００ｅでは、抵抗Ｒ１１、第１線路ＬＮ１および第２線路ＬＮ２を適切に設計することにより、上記の合成された信号と、第２入力部２２６ｅ２に入力される信号との大きさを一致させることで、第２入力部２２６ｅ２から第２移相器２２５ｅに向かって信号を流出させなくできる。そのため、第２入力部２２６ｅ２から第２移相器２２５ｅに向かって流出する信号がないため、第１入力部２２６ｅ１と第２入力部２２６ｅ２とのアイソレーションが確保できる。なお、第１入力部２２６ｅ１と第２入力部２２６ｅ２とは電気的に対称の関係であるため、第２入力部２２６ｅ２に信号（励起信号）が入力される場合は、上記の逆の動作となり、第１入力部２２６ｅ１から第１移相器２２４ｅに向かって信号を流出させすることが可能となる。

　このように、信号合成器２２６ｅでは、第１入力部２２６ｅ１と第２入力部２２６ｅ２とをアイソレーションするとともに、位相が異なる二つの信号を合成して信号ＲＦ３０を出力することができる。

＜＜第１変形例＞＞
　図１２を参照して、電力増幅回路１００ｅの第１変形例について説明する。図１２は、第５実施形態に係る電力増幅回路１００ｅの第１変形例における位相調整回路２２０ｅの構成図である。なお、以下では、上記の電力増幅回路１００ｅと共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については逐次言及しない。

　図１２に示すように、電力増幅回路１００ｅは、位相調整回路２２０ｅにおいて第１移相器２２４ｅおよび第２移相器２２５ｅを備えていなくてもよい。この場合、信号合成器２２６ｅが例えば信号ＲＦ２４ａｍの位相を信号ＲＦ２３ａｍと同相および逆相ではない位相となるように移相させることが可能な構成を備える。

　具体的には、図１２に示すように、信号合成器２２６ｅは、第３線路ＬＮ３と、第３線路ＬＮ３と電磁界結合する第４線路ＬＮ４とを含む。第３線路ＬＮ３は、一端にキャパシタＣ１３を通じて信号ＲＦ２３ａｍが入力され、他端が抵抗Ｒ１２を通じて基準電位に電気的に接続される。第４線路ＬＮ４（例えばλ／４線路）は、一端にキャパシタＣ１４を通じて信号ＲＦ２４ａｍが入力され、信号ＲＦ２４ａｍの位相を例えば略９０度遅らせて、他端から信号２３ａｍと移相された信号ＲＦ２４ａｍとを合成した信号ＲＦ３０が出力される。

　これにより、第１変形例に係る電力増幅回路１００ｅは、簡易な構成により、第１入力部２２６ｅ１と第２入力部２２６ｅ２とをアイソレーションするとともに、位相が異なる二つの信号を合成して信号ＲＦ３０を出力することができる。

＜＜第２変形例＞＞
　図１３を参照して、電力増幅回路１００ｅの第２変形例について説明する。図１３は、第５実施形態に係る電力増幅回路１００ｅの第２変形例を示す構成図である。第２変形例に係る電力増幅回路１００ｅは、第２実施形態に係る電力増幅回路１００ｂにおける歪み補償回路１６０を、電力増幅回路１００ｅにおける歪み補償回路１６０ｅに変更したものである。すなわち、図１３に示すように、第２変形例に係る電力増幅回路１００ｅでは、分配器２３０ｅが位相調整回路２２０から出力される信号ＲＦ３０を、信号２Ｆ_０１と、信号２Ｆ_０１と位相が略１８０度異なる信号２Ｆ_０２とに分配して、信号２Ｆ_０１を第１移相器１４３ｂを通じてキャリア増幅器１４１ｂに入力し、信号２Ｆ_０２をピーク増幅器１４２ｂに入力する。

　これにより、第２変形例に係る電力増幅回路１００ｅは、ドハティ増幅回路１４０ｂを備えることによって、バックオフが改善される。さらに、当該電力増幅回路１００ｅでは、二つのトランジスタ２２１ｅ，２２２ｅのインピーダンスのミスマッチの発生を抑制しつつ、ドハティ増幅回路１４０ｂに対して、歪み補償回路１６０ｅから３次相互変調歪みを改善するための信号を抽入することによって、利得の線形性を改善できる。

＜＜第３変形例＞＞
　図１４を参照して、電力増幅回路１００ｅの第３変形例について説明する。図１４は、第５実施形態に係る電力増幅回路１００ｅの第３変形例を示す構成図である。第３変形例に係る電力増幅回路１００ｅは、第３実施形態に係る電力増幅回路１００ｃにおける歪み補償回路１６０ｃを、電力増幅回路１００ｅにおける歪み補償回路１６０ｅに変更したものである。なお、第３変形例に係る歪み補償回路１６０ｅは分配器２３０ｅを備えない。すなわち、図１４に示すように、第３変形例に係る電力増幅回路１００ｅでは、位相調整回路２２０ｅが位相および振幅が調整された信号ＲＦ２３Ａおよび信号ＲＦ２４Ａを合成して信号ＲＦ３０を出力し、当該信号ＲＦ３０の基本波を減衰させた信号２Ｆ_０をノードＮに出力する。

　これにより、第３変形例に係る電力増幅回路１００ｅは、ドハティ増幅回路１４０ｃを備えることによって、バックオフが改善される。さらに、当該電力増幅回路１００ｅでは、二つのトランジスタ２２１ｅ，２２２ｅのインピーダンスのミスマッチの発生を抑制しつつ、ドハティ増幅回路１４０ｃに含まれる、線形性が悪い方のピーク増幅器１４２ｃに対して、歪み補償回路１６０ｃから３次相互変調歪みを改善するための信号２Ｆ_０を抽入することによって、線形性を改善できる。また、これによって、当該電力増幅回路１００ｅでは、分配器２３０ｅを省略できるため、回路を小さくできる。

＜＜第４変形例＞＞
　図１５を参照して、電力増幅回路１００ｅの第４変形例について説明する。図１５は、第５実施形態に係る電力増幅回路１００ｅの第４変形例を示す構成図である。第５変形例に係る電力増幅回路１００ｅは、第４実施形態に係る電力増幅回路１００ｄにおける歪み補償回路１６０ｄを、電力増幅回路１００ｅにおける歪み補償回路１６０ｅに変更したものである。なお、第４変形例に係る歪み補償回路１６０ｅは分配器２３０ｅに替えて整合回路２４０ｅを備える。整合回路２４０ｅは図９に示す整合回路２４０と同じであるためその説明を省略する。すなわち、図１５に示すように、第４変形例に係る電力増幅回路１００ｅでは、歪み補償回路１６０ｄの出力と、増幅回路１４０ｄとのインピーダンスを整合させつつ、位相調整回路２２０ｅが位相および振幅が調整された信号ＲＦ２３Ａおよび信号ＲＦ２４Ａを合成して信号ＲＦ３０を出力し、当該信号ＲＦ３０の基本波を減衰させた信号２Ｆ_０をノードＮに出力する。

　これにより、第４変形例に係る電力増幅回路１００ｅは、二つのトランジスタ２２１ｅ，２２２ｅのインピーダンスのミスマッチの発生を抑制しつつ、フィルタ回路を用いずに３次相互変調歪みを改善するための信号を生成することができるため、回路の規模を抑制しつつ、相互変調歪みの影響を抑制することができる。

＝＝＝まとめ＝＝＝
　＜１＞本開示の例示的な実施形態に係る電力増幅回路１００ａは、入力信号ＲＦｉｎを、信号ＲＦ１（第１信号）と、信号ＲＦ１（第１信号）と位相が略１８０度異なる信号ＲＦ２（第２信号）と、に分配して、信号ＲＦ１（第１信号）および信号ＲＦ２（第２信号）を、主経路Ｐ１および副経路Ｐ２のそれぞれに出力する分配回路１１０と、副経路Ｐ２に設けられる、信号ＲＦ１（第１信号）と信号ＲＦ２（第２信号）とを合成する２倍波生成回路であって、信号ＲＦ１（第１信号）の基本波と、信号ＲＦ２（第２信号）の基本波と、を打ち消すように合成し、信号ＲＦ１（第１信号）の２倍波の周波数帯域の信号と、信号ＲＦ２（第２信号）の２倍波の周波数帯域の信号と、が加算されるように合成して信号ＲＦ２０（２倍波合成信号）を生成する２倍波生成回路２００と、主経路Ｐ１を経由する信号ＲＦ１（第１信号）および信号ＲＦ２（第２信号）に基づく信号Ｆ_０１，信号Ｆ_０２（基本信号）と、副経路Ｐ２を経由する信号ＲＦ２０（２倍波合成信号）に基づく信号２Ｆ_０１，信号２Ｆ_０２（調整信号）と、を合成した信号を増幅して信号ＲＦ４１，信号ＲＦ４２（増幅信号）を出力する増幅回路１４０（第１増幅回路）と、を備える。これにより、電力増幅回路１００ａは、回路規模を抑制しつつ相互変調歪みの影響を抑制することができる。

　＜２＞本開示の例示的な実施形態に係る電力増幅回路１００ａは、副経路Ｐ２に設けられる、信号ＲＦ２０（２倍波合成信号）の位相を調整して信号２Ｆ_０１，信号２Ｆ_０２（調整信号）を出力する位相調整回路２２０および分配器２３０（調整回路）をさらに備える。これにより、電力増幅回路１００ａは、回路規模を抑制しつつ適切に相互変調歪みの影響を抑制することができる。

　＜３＞本開示の例示的な実施形態に係る電力増幅回路１００ａは、２倍波生成回路２００は、ベースまたはゲートに信号ＲＦ１（第１信号）が入力され、エミッタまたはソースが基準電位と電気的に接続されるトランジスタ２０１（第１トランジスタ）と、ベースまたはゲートに信号ＲＦ２（第２信号）が入力され、エミッタまたはソースが基準電位と電気的に接続され、コレクタまたはドレインが、トランジスタ２０１（第１トランジスタ）のコレクタまたはドレインと電気的に接続されるトランジスタ２０２（第２トランジスタ）と、を含む＜１＞または＜２＞に記載の電力増幅回路。これにより、電力増幅回路１００ａは、フィルタ回路を用いずに、基本波を減衰させて２倍波を出力させることができるため、回路を小さくすることができる。

　＜４＞本開示の例示的な実施形態に係る電力増幅回路１００ａは、位相調整回路２２０および分配器２３０（調整回路）は、増幅回路１４０（第１増幅回路）において発生する３次相互変調歪みの位相と、信号ＲＦ４１，信号ＲＦ４２（増幅信号）における２倍波と基本波との差の信号の位相とが、増幅回路１４０（第１増幅回路）の出力において位相が略１８０度異なるように信号ＲＦ２０（２倍波合成信号）の位相を調整して、信号２Ｆ_０１，信号２Ｆ_０２（調整信号）を出力する＜２＞に記載の電力増幅回路。これにより、電力増幅回路１００ａは、周波数、温度または電源電圧などの動作条件が変動しても、動作条件に応じて歪み補償に適した信号２Ｆ_０１，信号２Ｆ_０２（調整信号）を出力できる。

　＜５＞本開示の例示的な実施形態に係る電力増幅回路１００ａは、副経路Ｐ２に設けられる、信号ＲＦ２０（２倍波合成信号）を、信号ＲＦ２１（第１合成信号）と、信号ＲＦ２１（第１合成信号）と位相が略９０度異なる信号ＲＦ２２（第２合成信号）と、に分配する分配器２１０（第１分配器）をさらに備え、位相調整回路２２０（調整回路）は、ベースまたはゲートに信号ＲＦ２１（第１合成信号）が入力され、エミッタまたはソースが基準電位と電気的に接続されるトランジスタ２２１（第３トランジスタ）と、ベースまたはゲートに信号ＲＦ２２（第２合成信号）が入力され、エミッタまたはソースが基準電位と電気的に接続され、コレクタまたはドレインが、トランジスタ２２１（第３トランジスタ）のコレクタまたはドレインと電気的に接続されるトランジスタ２２２（第４トランジスタ）と、を含み、トランジスタ２２１（第３トランジスタ）のベースまたはゲートには、トランジスタ２２１（第３トランジスタ）のゲインを調整するためのバイアスが供給され、トランジスタ２２２（第４トランジスタ）のベースまたはゲートには、トランジスタ２２２（第４トランジスタ）のゲインを調整するためのバイアスが供給される＜４＞に記載の電力増幅回路。これにより、電力増幅回路１００ａは、簡易な構成によって、周波数、温度または電源電圧などの動作条件が変動しても、動作条件に応じて歪み補償に適した信号２Ｆ_０１，信号２Ｆ_０２（調整信号）を出力できる。

　＜６＞本開示の例示的な実施形態に係る電力増幅回路１００ａは、主経路Ｐ１に設けられ、信号ＲＦ１（第１信号）の２倍波の周波数帯域の信号と、信号ＲＦ２（第２信号）の２倍波の周波数帯域の信号と、を減衰させて信号Ｆ_０１，信号Ｆ_０２（基本信号）を出力する２倍波減衰回路１３０（出力回路）をさらに備える＜１＞から＜５＞のいずれか一つに記載の電力増幅回路。これにより、電力増幅回路１００ａでは、主経路Ｐ１を通過する信号に含まれる２倍波が増幅回路１４０に供給されることを抑制できる。そのため、信号２Ｆ_０１，信号２Ｆ_０２（調整信号）が増幅回路１４０に入力される前に主経路Ｐ１を通過する２倍波によって相殺されることで生じ得る歪み補償の効果の低減を回避できる。

　＜７＞本開示の例示的な実施形態に係る電力増幅回路１００ａは、主経路Ｐ１に設けられる、信号ＲＦ１（第１信号）に対応する信号Ｆ_０１（第１基本信号）と、信号ＲＦ２（第２信号）に対応する、信号Ｆ_０１（第１基本信号）と位相が略１８０度異なる信号Ｆ_０２（第２基本信号）と、を出力する２倍波減衰回路１３０（出力回路）と、副経路Ｐ２に設けられる、信号ＲＦ３０（調整信号）を、信号２Ｆ_０１（第１調整信号）と、信号２Ｆ_０１（第１調整信号）と位相が略１８０度異なる信号２Ｆ_０２（第２調整信号）と、に分配する分配器２３０（第２分配器）と、をさらに備え、増幅回路１４０（第１増幅回路）は、信号Ｆ_０１（第１基本信号）と、信号２Ｆ_０１（第１調整信号）と、を合成した信号を増幅して信号ＲＦ４１（第１増幅信号）を出力するトランジスタ１４１（第１増幅器）と、信号Ｆ_０２（第２基本信号）と、信号２Ｆ_０２（第２調整信号）と、を合成した信号を増幅して信号ＲＦ４２（第２増幅信号）を出力するトランジスタ１４２（第２増幅器）と、を含む＜１＞から＜６＞のいずれか一つに記載の電力増幅回路。これにより、電力増幅回路１００ａでは、パワー段に差動増幅回路を用いることによって、出力インピーダンスが高くなるため、負荷のインピーダンスを低くすることができることから、高出力化が可能となる。

　＜８＞本開示の例示的な実施形態に係る電力増幅回路１００ｂは、信号ＲＦ１（第１信号）に対応する信号Ｆ_０１（第１基本信号）と、信号ＲＦ２（第２信号）に対応する、信号Ｆ_０１（第１基本信号）と位相が略１８０度遅れる信号Ｆ_０２（第２基本信号）と、を出力する２倍波減衰回路１３０（出力回路）と、副経路Ｐ２に設けられる、信号ＲＦ３０（調整信号）を、信号２Ｆ_０１（第１調整信号）と、信号２Ｆ_０１（第１調整信号）と位相が略１８０度異なる信号２Ｆ_０２（第２調整信号）と、に分配する分配器２３０（第２分配器）と、をさらに備え、増幅回路１４０ｂ（第１増幅回路）は、位相を略９０度を遅らせる第１移相器１４３ｂを通じて入力される、信号Ｆ_０１（第１基本信号）と、信号２Ｆ_０１（第１調整信号）と、を合成した信号を増幅して、位相を略９０度遅らせる第２移相器１４４ｂを通じて信号ＲＦ４１（第１増幅信号）を出力するキャリア増幅器１４１ｂ（キャリア増幅器）と、信号Ｆ_０２（第２基本信号）と、信号２Ｆ_０２（第２調整信号）と、を合成した信号を増幅して信号ＲＦ４２（第２増幅信号）を出力するピーク増幅器１４２ｂ（ピーク増幅器）と、で構成されるドハティ増幅回路１４０ｂを含む＜１＞から＜６＞のいずれか一つに記載の電力増幅回路。これにより、電力増幅回路１００ｂは、ドハティ増幅回路１４０ｂを備えることによって、バックオフが改善される。さらに、電力増幅回路１００ｂでは、ドハティ増幅回路１４０ｂに対して、歪み補償回路１６０から３次相互変調歪みを改善するための信号を抽入することによって、利得の線形性を改善できる。

　＜９＞本開示の例示的な実施形態に係る電力増幅回路１００ｃは、信号ＲＦ１（第１信号）に対応する信号Ｆ_０１（第１基本信号）と、信号ＲＦ２（第２信号）に対応する、信号Ｆ_０１（第１基本信号）と位相が略１８０度異なる信号Ｆ_０２（第２基本信号）と、を出力する２倍波減衰回路１３０（出力回路）をさらに備え、増幅回路１４０ｃ（第１増幅回路）は、位相を略９０度遅らせる第１移相器１４３ｃを通じて入力される信号Ｆ_０１（第１基本信号）を増幅して、位相を略９０度遅らせる第２移相器１４４ｃを通じて信号ＲＦ４１（第１増幅信号）を出力するキャリア増幅器１４１ｃ（キャリア増幅器）と、信号Ｆ_０２（第２基本信号）と、信号２Ｆ_０（調整信号）と、を合成した信号を増幅して信号ＲＦ４２（第２増幅信号）を出力するピーク増幅器１４２ｃ（ピーク増幅器）と、で構成されるドハティ増幅回路１４０ｃを含む＜１＞から＜６＞のいずれか一つに記載の電力増幅回路。これにより、電力増幅回路１００ｃは、ドハティ増幅回路１４０ｃを備えることによって、バックオフが改善される。さらに、電力増幅回路１００ｃでは、ドハティ増幅回路１４０ｃに含まれる、利得の線形性が悪い方のピーク増幅器１４２ｃに対して、歪み補償回路１６０ｃから３次相互変調歪みを改善するための信号２Ｆ_０を抽入することによって、線形性を改善できる。また、これによって、電力増幅回路１００ｃでは、電力増幅回路１００ｂの分配器２３０を省略できるため、回路を小さくできる。

　＜１０＞本開示の例示的な実施形態に係る電力増幅回路１００ｄは、信号ＲＦ１（第１信号）および信号ＲＦ２（第２信号）が入力されて、シングルの信号Ｆ_０（基本信号）を出力する２倍波減衰回路１３０ｄ（出力回路）をさらに備え、増幅回路１４０ｄ（第１増幅回路）は、シングルの信号Ｆ_０（基本信号）と、信号２Ｆ_０（調整信号）と、を合成した信号を増幅して信号ＲＦ５０（増幅信号）を出力する＜１＞から＜４＞のいずれか一つに記載の電力増幅回路。これにより、電力増幅回路１００ｄは、フィルタ回路を用いずに３次相互変調歪みを改善するための信号を生成することができるため、回路の規模を抑制しつつ、相互変調歪みの影響を抑制することができる。

　＜１１＞本開示の例示的な実施形態に係る電力増幅回路１００ａは、主経路Ｐ１に設けられる、信号ＲＦ１（第１信号）および信号ＲＦ２（第２信号）を増幅する増幅回路１２０（第２増幅回路）と、増幅回路１２０（第２増幅回路）で増幅された信号ＲＦ１（第１信号）の２倍波の周波数帯域の信号と、第２増幅回路で増幅された信号ＲＦ２（第２信号）の２倍波の周波数帯域の信号と、を減衰させて信号Ｆ_０１，信号Ｆ_０２（基本信号）を出力する２倍波減衰回路１３０（出力回路）と、をさらに備える＜１＞から＜１０＞のいずれか一つに記載の電力増幅回路。これにより、電力増幅回路１００ａは、回路規模を抑制しつつ相互変調歪みの影響を抑制することができる。

＜１２＞本開示の例示的な実施形態に係る電力増幅回路１００ｅにおいて、位相調整回路２２０ｅ（調整回路）は、信号ＲＦ２０（２倍波合成信号）が分岐された信号である、信号ＲＦ２３（第３合成信号）と、信号ＲＦ２４（第４合成信号）と、が入力される回路であり、ベースまたはゲートに信号ＲＦ２３（第３合成信号）が入力され、エミッタまたはソースが基準電位と電気的に接続され、コレクタまたはドレインから信号ＲＦ２３（第３合成信号）を増幅して信号ＲＦ２３ａｍ（第３増幅信号）を出力する第３トランジスタと、ベースまたはゲートに信号ＲＦ２４（第４合成信号）が入力され、エミッタまたはソースが基準電位と電気的に接続され、コレクタまたはドレインから信号ＲＦ２４（第４合成信号）を増幅して信号ＲＦ２４ａｍ（第４増幅信号）を出力する第４トランジスタと、信号ＲＦ２３ａｍ（第３増幅信号）が入力される第１入力部２２６ｅ１と、信号ＲＦ２４ａｍ（第４増幅信号）が入力される第２入力部２２６ｅ２と、をアイソレーション可能な信号合成器２２６ｅであって、信号ＲＦ２３ａｍ（第３増幅信号）と、信号ＲＦ２４ａｍ（第４増幅信号）と、を合成して信号２Ｆ_０１，信号２Ｆ_０２（調整信号）を出力する信号合成器２２６ｅと、を備え、トランジスタ２２１ｅ（第３トランジスタ）のベースまたはゲートには、トランジスタ２２１ｅ（第３トランジスタ）のゲインを調整するためのバイアスが供給され、トランジスタ２２２ｅ（第４トランジスタ）のベースまたはゲートには、トランジスタ２２２ｅ（第４トランジスタ）のゲインを調整するためのバイアスが供給される＜４＞に記載の電力増幅回路。これにより、電力増幅回路１００ｅでは、位相調整回路２２０ｅが備える二つのトランジスタのインピーダンスのミスマッチの発生を抑制できるため、動作が安定する。

＜１３＞本開示の例示的な実施形態に係る電力増幅回路１００ｅにおいて、位相調整回路２２０ｅ（調整回路）は、トランジスタ２２１ｅ（第３トランジスタ）のコレクタまたはドレインから出力される信号ＲＦ２３ａｍ（第３増幅信号）の位相を第１位相に移相して、第１位相の信号ＲＦ２３Ａ（第１位相の第３増幅信号）を信号合成器２２６ｅの第１入力部２２６ｅ１に出力する第１移相器２２４ｅと、トランジスタ２２２ｅ（第４トランジスタ）のコレクタまたはドレインから出力される信号ＲＦ２４ａｍ（第４増幅信号）の位相を第１位相と同相および逆相ではない第２位相に移相して、第２位相の信号ＲＦ２４Ａ（第２位相の第４増幅信号）を信号合成器２２６ｅの第２入力部２２６ｅ２に出力する第２移相器２２５ｅと、をさらに備える＜１２＞に記載の電力増幅回路。これにより、電力増幅回路１００ｅは、簡易な構成によって、周波数、温度または電源電圧などの動作条件が変動しても、動作条件に応じて歪み補償に適した信号２Ｆ_０１，信号２Ｆ_０２（調整信号）を出力できる。

＜１４＞本開示の例示的な実施形態に係る電力増幅回路１００ｅにおいて、信号合成器２２６ｅは、一端に信号ＲＦ２３ａｍ（第３増幅信号）または信号ＲＦ２３Ａが入力される第１線路ＬＮ１と、第１線路ＬＮ１と電磁界結合する第２線路ＬＮ２であって、一端に信号ＲＦ２４ａｍ（第４増幅信号）または信号ＲＦ２４Ａが入力される第２線路ＬＮ２と、を含み、第１線路ＬＮ１の他端と、第２線路ＬＮ２の他端と、が電気的に接続され、第１線路ＬＮ１の他端と第２線路ＬＮ２の他端との間のノードから信号２Ｆ_０１，信号２Ｆ_０２（調整信号）を出力する＜１２＞に記載の電力増幅回路。これにより、電力増幅回路１００ｅは、簡易な構成により、第１入力部２２６ｅ１と第２入力部２２６ｅ２とをアイソレーションするとともに、位相が異なる二つの信号を合成して信号ＲＦ３０を出力することができる。

＜１５＞本開示の例示的な実施形態に係る電力増幅回路１００ｅにおいて、信号合成器２２６ｅは、一端に信号ＲＦ２３ａｍ（第３増幅信号）が入力され、他端が基準電位に電気的に接続される第３線路ＬＮ３と、第３線路ＬＮ３と電磁界結合する第４線路ＬＮ４であって、一端から入力される信号ＲＦ２４ａｍ（第４増幅信号）の位相を略９０度遅らせる第４線路ＬＮ４と、を含み、第４線路ＬＮ４の他端から、信号ＲＦ２３ａｍ（第３増幅信号）と、位相を遅らせた信号ＲＦ２４ａｍ（第４増幅信号）と、を合成した後に、信号２Ｆ_０１，信号２Ｆ_０２（調整信号）を出力する＜１２＞に記載の電力増幅回路。これにより、電力増幅回路１００ｅは、より簡易な構成により、第１入力部２２６ｅ１と第２入力部２２６ｅ２とをアイソレーションするとともに、位相が異なる二つの信号を合成して信号ＲＦ３０を出力することができる。

　以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更又は改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。

　１００ａ，１００ａ，１００ｃ，１００ｄ，１００ｅ…電力増幅回路、１１０…分配回路、１２０…増幅回路、１３０，１３０ｄ…２倍波減衰回路、１４０，１４０ｂ，１４０ｃ，１４０ｄ…増幅回路、１５０…合成回路、１６０，１６０ｄ，１６０ｅ…歪み補償回路、２００，２００ｅ…２倍波生成回路、２１０，２１０ｅ…分配器、２２０，２２０ｅ…位相調整回路、２３０，２３０ｅ…分配器、Ｐ１…主経路、Ｐ２…副経路

Claims (15)

1. 　入力信号を、第１信号と、前記第１信号と位相が略１８０度異なる第２信号と、に分配して、前記第１信号および前記第２信号を、主経路および副経路のそれぞれに出力する分配回路と、
   　前記副経路に設けられる、前記第１信号と前記第２信号とを合成する２倍波生成回路であって、前記第１信号の基本波と、前記第２信号の基本波と、を打ち消すように合成し、前記第１信号の２倍波の周波数帯域の信号と、前記第２信号の２倍波の周波数帯域の信号と、が加算されるように合成して２倍波合成信号を生成する２倍波生成回路と、
   　前記主経路を経由する前記第１信号および前記第２信号に基づく基本信号と、前記副経路を経由する前記２倍波合成信号に基づく調整信号と、を合成した信号を増幅して増幅信号を出力する第１増幅回路と、
   を備える電力増幅回路。
2. 　前記副経路に設けられる、前記２倍波合成信号の位相を調整して前記調整信号を出力する調整回路をさらに備える、
   請求項１に記載の電力増幅回路。
3. 　前記２倍波生成回路は、
   　ベースまたはゲートに前記第１信号が入力され、エミッタまたはソースが基準電位と電気的に接続される第１トランジスタと、
   　ベースまたはゲートに前記第２信号が入力され、エミッタまたはソースが基準電位と電気的に接続され、コレクタまたはドレインが、前記第１トランジスタのコレクタまたはドレインと電気的に接続される第２トランジスタと、
   を含む、請求項１または請求項２に記載の電力増幅回路。
4. 　前記調整回路は、前記第１増幅回路において発生する３次相互変調歪みの位相と、前記増幅信号における２倍波と基本波との差の信号の位相とが、前記第１増幅回路の出力において位相が略１８０度異なるように前記２倍波合成信号の位相を調整して、前記調整信号を出力する、請求項２に記載の電力増幅回路。
5. 　前記副経路に設けられる、前記２倍波合成信号を、第１合成信号と、前記第１合成信号と位相が略９０度異なる第２合成信号と、に分配する第１分配器をさらに備え、
   　前記調整回路は、
   　ベースまたはゲートに前記第１合成信号が入力され、エミッタまたはソースが基準電位と電気的に接続される第３トランジスタと、
   　ベースまたはゲートに前記第２合成信号が入力され、エミッタまたはソースが基準電位と電気的に接続され、コレクタまたはドレインが、前記第３トランジスタのコレクタまたはドレインと電気的に接続される第４トランジスタと、を含み、
   　前記第３トランジスタのベースまたはゲートには、前記第３トランジスタのゲインを調整するためのバイアスが供給され、
   　前記第４トランジスタのベースまたはゲートには、前記第４トランジスタのゲインを調整するためのバイアスが供給される、
   請求項４に記載の電力増幅回路。
6. 　前記主経路に設けられ、前記第１信号の２倍波の周波数帯域の信号と、前記第２信号の２倍波の周波数帯域の信号と、を減衰させて前記基本信号を出力する出力回路をさらに備える、
   請求項１から請求項５のいずれか一項に記載の電力増幅回路。
7. 　前記主経路に設けられる、前記第１信号に対応する第１基本信号と、前記第２信号に対応する、前記第１基本信号と位相が略１８０度異なる第２基本信号と、を前記基本信号として出力する出力回路と、
   　前記副経路に設けられる、前記調整信号を、第１調整信号と、前記第１調整信号と位相が略１８０度異なる第２調整信号と、に分配する第２分配器と、
   をさらに備え、
   　前記第１増幅回路は、前記第１基本信号と、前記第１調整信号と、を合成した信号を増幅して第１増幅信号を出力するトランジスタと、前記第２基本信号と、前記第２調整信号と、を合成した信号を増幅して第２増幅信号を出力するトランジスタと、を含む、
   請求項１から請求項６のいずれか一項に記載の電力増幅回路。
8. 　前記第１信号に対応する第１基本信号と、前記第２信号に対応する、前記第１基本信号と位相が略１８０度遅れる第２基本信号と、を前記基本信号として出力する出力回路と、
   　前記副経路に設けられる、前記調整信号を、第１調整信号と、前記第１調整信号と位相が略１８０度異なる第２調整信号と、に分配する第２分配器と、
   をさらに備え、
   　前記第１増幅回路は、位相を略９０度を遅らせる第１移相器を通じて入力される、前記第１基本信号と、前記第１調整信号と、を合成した信号を増幅して、位相を略９０度遅らせる第２移相器を通じて第１増幅信号を出力するキャリア増幅器と、前記第２基本信号と、前記第２調整信号と、を合成した信号を増幅して第２増幅信号を出力するピーク増幅器と、で構成されるドハティ増幅回路を含む、
   請求項１から請求項６のいずれか一項に記載の電力増幅回路。
9. 　前記第１信号に対応する第１基本信号と、前記第２信号に対応する、前記第１基本信号と位相が略１８０度異なる第２基本信号と、を前記基本信号として出力する出力回路をさらに備え、
   　前記第１増幅回路は、位相を略９０度遅らせる第１移相器を通じて入力される前記第１基本信号を増幅して、位相を略９０度遅らせる第２移相器を通じて第１増幅信号を出力するキャリア増幅器と、前記第２基本信号と、前記調整信号と、を合成した信号を増幅して第２増幅信号を出力するピーク増幅器と、で構成されるドハティ増幅回路を含む、
   請求項１から請求項６のいずれか一項に記載の電力増幅回路。
10. 　前記第１信号および前記第２信号が入力されて、シングルの前記基本信号を出力する出力回路をさらに備え、
    　前記第１増幅回路は、前記シングルの基本信号と、前記調整信号と、を合成した信号を増幅して前記増幅信号を出力する、
    請求項１から請求項４のいずれか一項に記載の電力増幅回路。
11. 　前記主経路に設けられる、前記第１信号および前記第２信号を増幅する第２増幅回路と、
    　前記第２増幅回路で増幅された前記第１信号の２倍波の周波数帯域の信号と、前記第２増幅回路で増幅された前記第２信号の２倍波の周波数帯域の信号と、を減衰させて前記基本信号を出力する出力回路と、
    をさらに備える請求項１から請求項１０のいずれか一項に記載の電力増幅回路。
12. 　前記調整回路は、
    　前記２倍波合成信号が分岐された信号である、第３合成信号と、第４合成信号と、が入力される回路であり、
    　ベースまたはゲートに前記第３合成信号が入力され、エミッタまたはソースが基準電位と電気的に接続され、コレクタまたはドレインから前記第３合成信号を増幅して第３増幅信号を出力する第３トランジスタと、
    　ベースまたはゲートに前記第４合成信号が入力され、エミッタまたはソースが基準電位と電気的に接続され、コレクタまたはドレインから前記第４合成信号を増幅して第４増幅信号を出力する第４トランジスタと、
    　前記第３増幅信号が入力される第１入力部と、前記第４増幅信号が入力される第２入力部と、をアイソレーション可能な信号合成器であって、前記第３増幅信号と、前記第４増幅信号と、を合成して前記調整信号を出力する信号合成器と、
    を備え、
    　前記第３トランジスタのベースまたはゲートには、前記第３トランジスタのゲインを調整するためのバイアスが供給され、
    　前記第４トランジスタのベースまたはゲートには、前記第４トランジスタのゲインを調整するためのバイアスが供給される、
    請求項４に記載の電力増幅回路。
13. 　前記調整回路は、
    　前記第３トランジスタのコレクタまたはドレインから出力される前記第３増幅信号の位相を第１位相に移相して、前記第１位相の前記第３増幅信号を前記信号合成器の前記第１入力部に出力する第１移相器と、
    　前記第４トランジスタのコレクタまたはドレインから出力される前記第４増幅信号の位相を前記第１位相と同相および逆相ではない第２位相に移相して、前記第２位相の前記第４増幅信号を前記信号合成器の前記第２入力部に出力する第２移相器と、
    をさらに備える請求項１２に記載の電力増幅回路。
14. 　前記信号合成器は、
    　一端に前記第３増幅信号が入力される第１線路と、前記第１線路と電磁界結合する第２線路であって、一端に前記第４増幅信号が入力される第２線路と、を含み、
    　前記第１線路の他端と、前記第２線路の他端と、が電気的に接続され、
    　前記第１線路の他端と前記第２線路の他端との間のノードから前記調整信号を出力する、
    請求項１２に記載の電力増幅回路。
15. 　前記信号合成器は、
    　一端に前記第３増幅信号が入力され、他端が基準電位に電気的に接続される第３線路と、
    　前記第３線路と電磁界結合する第４線路であって、一端から入力される前記第４増幅信号の位相が前記第３増幅信号と同相および逆相ではない位相となるように位相を遅らせる第４線路と、
    　を含み、
    　前記第４線路の他端から、前記第３増幅信号と、位相を遅らせた前記第４増幅信号と、を合成して前記調整信号を出力する、
    請求項１２に記載の電力増幅回路。
     

Images