JP2005252882A - マイクロ波増幅器およびリニアライザモジュール - Google Patents
マイクロ波増幅器およびリニアライザモジュール Download PDFInfo
- Publication number
- JP2005252882A JP2005252882A JP2004063109A JP2004063109A JP2005252882A JP 2005252882 A JP2005252882 A JP 2005252882A JP 2004063109 A JP2004063109 A JP 2004063109A JP 2004063109 A JP2004063109 A JP 2004063109A JP 2005252882 A JP2005252882 A JP 2005252882A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- input
- directional coupler
- output
- linearizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
【課題】小型化可能なマイクロ波増幅器およびリニアライザを提供する。
【解決手段】マイクロ波増幅器1のリニアライザ3は、複数の信号成分(近接した信号成分S1、S2)を含む信号SINを受ける。信号SINはリニアライザ3およびドライバアンプ9を通過する。ドライバアンプ9は信号SDISを出力する。信号SDISは、リニアライザ3によって生成された歪み成分D1およびD2を含む。これらの歪み成分は、例えば3次相互変調歪みIM3といった歪み成分である。歪み成分D1およびD2はメインアンプ7で発生される歪み成分と逆の位相を有する。メインアンプ7は、予め歪まされた信号SDISを受ける。メインアンプ7においても、例えば3次相互変調歪みIM3が発生する。これらの歪み成分は歪み成分D1およびD2によって打ち消される。電源11を用いてドライバアンプ9の利得を変更して、メインアンプ7の入力パワーを調整する。
【選択図】 図1
【解決手段】マイクロ波増幅器1のリニアライザ3は、複数の信号成分(近接した信号成分S1、S2)を含む信号SINを受ける。信号SINはリニアライザ3およびドライバアンプ9を通過する。ドライバアンプ9は信号SDISを出力する。信号SDISは、リニアライザ3によって生成された歪み成分D1およびD2を含む。これらの歪み成分は、例えば3次相互変調歪みIM3といった歪み成分である。歪み成分D1およびD2はメインアンプ7で発生される歪み成分と逆の位相を有する。メインアンプ7は、予め歪まされた信号SDISを受ける。メインアンプ7においても、例えば3次相互変調歪みIM3が発生する。これらの歪み成分は歪み成分D1およびD2によって打ち消される。電源11を用いてドライバアンプ9の利得を変更して、メインアンプ7の入力パワーを調整する。
【選択図】 図1
Description
本発明は、マイクロ波増幅器およびリニアライザモジュールに関する。
文献1(電子通信学会論文誌 1981/12 Vol.1 J64-B,NO.12 P1449)には、プリディストーション(predistortion)回路が記載されている。このプリディストーション回路では、歪発生器と直列に可変位相器と可変減衰器が接続されており、歪発生器、可変位相器および可変減衰器に並列に、これらの群遅延時間と同一の遅延を実現する遅延線を配置している。
文献2(IEEE Transactions on Microwave theory and techniques, vol.48,No.12 December 2000 "Analog Predistortion Linearlizer for High-power RF amplifiers")には、前置式歪補償回路が記載されている。この前置式歪補償回路は、高出力増幅器のためにMOS電界効果トランジスタ(Si−LDMOSFET)を用いた増幅器に前置式歪補償を提供するために、GaAs電界効果トランジスタ(FET)を用いる歪補償器を含む。この前置式歪補償回路では、MOS電界効果トランジスタの非線形特性がGaAs電界効果トランジスタの非線形特性と大きく異なるので、相互変調歪の3次成分と5次成分を分けてそれぞれに歪補償を行う前置式歪補償回路に設けている。
文献3(特開平06−697131号公報)には、低歪半導体増幅器が記載されている。低歪半導体増幅器では、多段増幅器の入力に前置歪補償回路が接続されている。この前置歪補償回路は、多段増幅器の(入力電力に対する)利得特性および位相特性と逆の特性を有する。前置歪補償回路を用いて多段増幅器の振幅歪および位相歪を補償することにより、増幅器全体の線形性を向上している。この増幅器としては、バイポーラトランジスタを用いる増幅器、FETのドレインバイアス電圧を抵抗を介して印加する増幅器、デュアルゲートFETを用いた増幅器が用いられる。この低歪半導体装置の前置歪補償回路は、上記の文献1および文献2に記載された線形化回路と異なる。
文献4は、モトローラ社のホームページから得られる。この文献では、Pre-distortion方式に関する解説がされている。この解説中に「Ideally, the pre-distortion amplifier is a smaller version of the same device technology as used in the main amplifier」とあり、歪発生器の半導体デバイスには、被補償アンプと同じプロセスで製作された同じ種類のデバイスを用いることが理想的であることが記載されている。
電子通信学会論文誌 1981/12 Vol.1.J64-B,NO.12, P1449,"複素べき級数表示による進行波管増幅器入出力非線形特性の解析とひずみ補償法への応用" IEEE Transactions on Microwave theory and techniques, vol.48,No.12 December 2000 "Analog Predistortion Linearlizer for High-power RF amplifiers" モトローラ社のホームページ http://e-www.motorola.com/webapp/sps/site/application.jsp?nodeId=02VS0lT2RSxdYLxFr9# 特開平06−697131号公報
電子通信学会論文誌 1981/12 Vol.1.J64-B,NO.12, P1449,"複素べき級数表示による進行波管増幅器入出力非線形特性の解析とひずみ補償法への応用" IEEE Transactions on Microwave theory and techniques, vol.48,No.12 December 2000 "Analog Predistortion Linearlizer for High-power RF amplifiers" モトローラ社のホームページ http://e-www.motorola.com/webapp/sps/site/application.jsp?nodeId=02VS0lT2RSxdYLxFr9#
文献1に記載されたプリデイストーション回路を作製すると、このサイズは大きい。文献2に記載された前置式歪補償回路は、使用する回路部品の数が多く、結果として回路サイズが大きくなる。文献3に記載された低歪半導体増幅器は、特定の半導体デバイスに提供される非線形特性の組み合わせを利用している。この低歪半導体増幅器は、上記の文献1および文献2に記載された線形化回路と異なっている。文献4に記載されたLDMOSトランジスタは、高い動作電圧(24ボルト〜28ボルト)を必要とする。LDMOSトランジスタを歪発生器に用いると、歪発生器の消費電力が増加する。また、歪発生器の前に前置増幅器が必要である。
そこで、本発明は、上記の事項を鑑みて為されたものであり、小型化可能なマイクロ波増幅器およびリニアライザモジュールを提供することとしている。
本発明の一側面によれば、マイクロ波増幅器は、(a)MOSトランジスタを有するメインアンプと、(b)該メインアンプを駆動するドライバアンプであって、入力端、出力端およびバイアス信号入力端を有し、該バイアス信号入力端に入力されたバイアス信号により利得を調整することができるドライバアンプと、(c)該バイアス信号を供給する電源であって、該バイアス信号を可変とする機能を有する電源と、(d)入力信号を受ける入力端子と前記ドライバアンプに接続された出力端子とを有するリニアライザとを備え、前記リニアライザは、(d1)前記入力信号を受ける入力、第1の出力および第2の出力を有する第1の方向性結合器と、(d2)前記出力端子に接続された出力、第1の入力および第2の入力を有する第2の方向性結合器と、(d3)前記第1の方向性結合器の前記第1の出力と前記第2の方向性結合器の前記第1の入力との間に接続された可変減衰器と、(d4)前記第1の方向性結合器の前記第1の出力と前記第2の方向性結合器の前記第1の入力との間に接続された歪み発生器と、(d5)前記第1の方向性結合器の前記第2の出力と前記第2の方向性結合器の前記第2の入力との間に接続された可変移相器とを備え、前記可変減衰器および前記歪み発生器は直列に接続されており、前記歪み発生器はバイポーラトランジスタを含む増幅器を有する。
可変電源を用いてドライバアンプの利得等を調整するので、メインアンプの入力パワーを調整するためにドライバアンプとリニアライザとの間に減衰器を設ける必要がない。また、リニアライザは、2つの経路を有している。一方の経路には、可変減衰器および歪み発生器が設けられている。この経路では、歪み発生器は、該歪み発生器に加えられる電源電圧(電源電流)に応じて歪みを発生する。他方の経路には、可変移相器が設けられており、一方の経路上で生じる位相シフトに合わせて信号の位相をシフトする。両経路からの信号は、第2の方向性結合器によって合成され一つに信号になる。歪み発生器のためにバイポーラトランジスタを含む増幅器を用いて、MOSトランジスタを有するメインアンプの応じた歪み成分を発生することができる。
本発明のマイクロ波増幅器では、前記歪み発生器の前記バイポーラトランジスタはヘテロ接合バイポーラトランジスタであることができる。
好適な実施例では、歪み発生器はヘテロ接合バイポーラトランジスタを含むことができる。
本発明のマイクロ波増幅器では、前記歪み発生器はダーリントン接続された増幅段を含むことができる。
このマイクロ波増幅器のダーリントン接続された増幅段を使用すれば、歪み成分を発生するために必要な利得が得られる。
本発明のマイクロ波増幅器では、前記リニアライザは、前記第1の方向性結合器の前記第1の出力と前記第2の方向性結合器の前記第1の入力との間に接続された遅延器を更に含み、前記遅延器、前記可変減衰器および前記歪み発生器は直列に接続されているようにしてもよい。
可変減衰器と、歪み発生器と、可変移相器等の配置を調整することによって信号遅延量を調整する必要が無く、リニアライザの他方の経路上の信号の遅延量に合わせてリニアライザの一方の経路上の信号の遅延量を遅延器を用いて調整できる。
本発明の別の側面は、MOSトランジスタを有するメインアンプのためのリニアライザモジュールである。リニアライザモジュールは、(a)前記メインアンプを駆動するドライバアンプと、(b)前記ドライバアンプに接続されており入力信号を受けるリニアライザと、(c)前記ドライバアンプおよびリニアライザを搭載する基板とを備え、前記リニアライザは、(b1)前記入力信号を受ける入力、第1の出力および第2の出力を有する第1の方向性結合器と、(b2)出力、第1の入力および第2の入力を有する第2の方向性結合器と、(b3)前記第1の方向性結合器の前記第1の出力と前記第2の方向性結合器の前記第1の入力との間に接続された可変減衰器と、(b4)前記第1の方向性結合器の前記第1の出力と前記第2の方向性結合器の前記第1の入力との間に接続された歪み発生器と、(b5)前記第1の方向性結合器の前記第2の出力と前記第2の方向性結合器の前記第2の入力との間に接続された可変移相器とを備え、前記可変減衰器および前記歪み発生器は直列に接続されており、前記歪み発生器はバイポーラトランジスタを含む増幅器を有する。
リニアライザとドライバアンプとの間に減衰器が設けられる場合、この減衰器はリニアライザモジュール上に設けられる。ドライバアンプのバイアス入力端子に入力されるバイアス信号を変化させることにより利得を制御することができれば、メインアンプの入力パワーを調整するためにドライバアンプとリニアライザとの間に減衰器を設ける必要がない。この減衰器が不要になれば、リニアライザモジュールが小型化される。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明によれば小型化可能なマイクロ波増幅器およびリニアライザモジュールが提供される。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のマイクロ波増幅器およびリニアライザに係わる実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
図1(A)は、実施の形態に係るマイクロ波増幅器を示すブロック図である。図1(B)は、ドライバアンプを示す図面である。マイクロ波増幅器1は、入力信号SINを受けるリニアライザ3と、リニアライザ3からの信号を受ける増幅器5とを備える。増幅器5は、MOSトランジスタ7aを用いる一または複数の増幅段を有するメインアンプ7を含む。増幅器5は、リニアライザ3からの信号を受けておりメインアンプ7に接続されたドライバアンプ9を含む。マイクロ波増幅器1は、ドライバアンプ9にバイアス電圧を供給しており、該バイアス電圧を調整することができる電源11を更に備えることができる。電源11を用いてドライバアンプ9の利得を変更して、メインアンプ7の入力パワーを調整することができる。
マイクロ波増幅器1は、次のように動作する。図1(A)に示されるように、リニアライザ3は、複数の信号成分(図1(A)では、近接した複数の信号成分S1、S2が示されている)を含む信号SINを受ける。信号SINは、リニアライザ3およびドライバアンプ9を通過する。ドライバアンプ9は信号SDISを出力する。信号SDISは、リニアライザ3によって生成された歪み成分D1およびD2を含んでいる。これらの歪み成分は、例えば3次相互変調歪みIM3といった歪み成分である。歪み成分D1およびD2は、メインアンプ7で発生される歪み成分と逆の位相を有する。メインアンプ7は、予め歪まされた信号SDISを受ける。メインアンプ7においても、例えば3次相互変調歪みIM3といった歪み成分が発生するけれども、これらの歪み成分は歪み成分D1およびD2によって打ち消され、結果として、増幅された信号SOUTの歪み成分D3、D4は、増幅された信号成分S3、S4分に比べて小さい。
図2は、リニアライザを示す図面である。リニアライザ3は、第1の方向性結合器13と、第2の方向性結合器15と、可変減衰器17と、歪み発生器19と、可変移相器21とを備える。第1の方向性結合器13は、入力信号SINを受ける入力13a、第1の出力13bおよび第2の出力13cを有する。第2の方向性結合器15は、出力15a、第1の入力15bおよび第2の入力15cを有する。可変減衰器17は、第1の方向性結合器13の第1の出力13bと第2の方向性結合器15の第1の入力15bとの間に接続されている。可変減衰器17は、減衰値が可変できる第1の減衰素子17aと、第2の減衰素子17bとを有しており、第1の減衰素子17aおよび第2の減衰素子17bは直列に接続されている。歪み発生器19は、第1の方向性結合器13の第1の出力13bと第2の方向性結合器15の第1の入力15bとの間に接続されている。可変減衰器17および歪み発生器19は直列に接続されている。歪み発生器19は、バイポーラトランジスタ23を含む増幅器を有す。可変移相器21は、第1の方向性結合器13の第2の出力13cと第2の方向性結合器15の第2の入力15cとの間に接続されている。可変移相器21は、移相値を可変できる第1の移相素子21aと、移相値を可変できる第2の移相素子21bとを有しており、第1の移相素子21aおよび第2の移相素子21bは直列に接続されている。
リニアライザ3は、信号が伝搬する2つの経路29、31を有している。リニアライザ3が受けた信号SINは、2つの信号成分S1、S2を含んでおり、第1の方向性結合器13によって2つに分岐される。一方の経路29には、可変減衰器17および歪み発生器19が設けられている。この経路29では、歪み発生器19は、該歪み発生器19に加えられる電源電圧(電源電流)に応じて歪みを発生する。他方の経路31には、可変移相器21が設けられており、可変移相器21は、一方の経路29上で生じる位相シフトに合わせて信号の位相をシフトするけれども、この経路31上では歪みの発生はない。第2の方向性結合器15は、一方の経路29上を伝搬した信号Sig1と、他方の経路31上を伝搬した信号Sig2とを受ける。信号Sig1は、信号成分S1、S2に加えて、歪み発生器19によって生成された歪み成分(3次および5次以上の相互変調歪み)Dis1、Dis2を含む。両経路29、31からの信号Sig1、Sig2は、第2の方向性結合器15によって合成され一つに信号SDOUTになる。信号SDOUTは、信号成分S1、S2および位相が逆の歪み特性を有する歪み成分D1、D2を含む。他方の経路上の歪み発生器19のバイポーラトランジスタ23を含む増幅器を用いて、MOSトランジスタ7aを有するメインアンプ7の応じた歪み成分を発生できる。
リニアライザ3では、必要に応じて、移相器21の出力と第2の方向性結合器15の第2の入力15bとの間に、固定アッテネータ25を設けることができる。第2の方向性結合器15は、固定アッテネータ25によって減衰された信号S2を受ける。また、必要に応じて、歪み発生器19の出力と第2の方向性結合器15の第1の入力15aとの間に、固定アッテネータ27を設けることができる。第2の方向性結合器15は、固定アッテネータ27によって減衰された信号Sig1を受ける。
図3は、リニアライザモジュールを構成する部品を示す図面である。方向性結合器15は、10dBカプラCP1および抵抗素子RCP0を含む。カプラCP1は、入力信号SINを分配して、可変減衰器17および可変移相器21それぞれに分配信号を提供する。可変移相器21は、第1の移相素子21a、第2の移相素子21b、抵抗素子RCP1〜RCP5およびキャパシタC5およびC7から成る。可変移相器21の移相シフトは、VPH信号によって調整される。この信号VPHは、抵抗素子を介して3dBカプラCP2およびCP3の入力および出力に加えられる。この経路上で180度以上の移相を実現するために、2つの移相器を用いる。第1の移相素子21aは、3dBカプラCP2と、可変容量ダイオードVDi1およびVDi2とを含む。第2の移相素子21bは、3dBカプラCP3と可変容量ダイオードVDi3およびVDi4とを含む。固定アテネータ25は、抵抗R1、R2、R3からから構成される固定アッテネータである。固定アテネータ25は、第2の方向性結合器15の第2の入力15cに接続される。第2の方向性結合器15は、10dBカプラCP4および抵抗素子RCP8を含む。
可変減衰器17は、第1の減衰素子17a、第2の減衰素子17b、抵抗素子RCP6およびRCP7を含む。可変減衰器17の減衰量は、信号VATTによって調整される。この信号VATTは、抵抗素子を介してカプラCP5の入力および出力に加えられる。第1の減衰素子17aは、3dBカプラCP5とPINダイオードPDi1およびPDi2とを含む。第2の減衰素子17bは、抵抗R4、R5、R6から構成される固定アテネータから成る。歪み発生器19は、信号を増幅すると共に歪成分を発生する。歪み発生器19は、バイポーラトランジスタを含み、歪み発生器19の電源電流値はVIM信号によって調整される。この信号VIMは、抵抗素子およびインダクタを介してコレクタ端子に加えられる。歪み発生器19の出力は、固定アッテネータ27を介して第2の方向性結合器15の第1の入力15bに接続される。固定アッテネータ27は、例えば抵抗R7、R8、R9を含む抵抗アッテネータである。
歪み発生器19によって発生された非線形成分と、無歪みルート上において移相器(180度以上の大きさ)を用いて位相が変更された信号成分とによって、メインアンプ(図1の参照番号7)と逆特性の歪成分を生成している。歪みルートからの信号Sig1および無歪みルートからの信号Sig2は、10dBカプラーCP4によって結合される。上記の構成部品は、信号Sig1(歪みルート)および信号S2(無歪みルート)の信号の群遅延時間を合わせるように配置される。或いは、歪みルート上に配置された遅延器を用いて、信号Sig1(歪みルート)および信号S2(無歪みルート)の信号の群遅延時間を合わせることができる。
図3に示されるように、第1の方向性結合器13は可変減衰器17とキャパシタC1を介して接続されており、可変減衰器17は歪み発生器19とキャパシタC2を介して接続されており、歪み発生器19は固定アッテネータ27とキャパシタC3を介して接続されている。第1の方向性結合器13は可変移相器21とキャパシタC4を介して接続されており、可変移相器21は固定アッテネータ25にキャパシタC5を介して接続されている。第1の減衰素子17aは第2の減衰素子17bとキャパシタC6を介して接続されおり、第1の移相素子21aは第2の移相素子21bとキャパシタC7を介して接続されている。
好適な実施例では、第2の方向性結合器15の出力15aからの信号は、減衰器を通過すること無く、ドライバアンプ9に提供されることができる。リニアライザ3は、ドライバアンプ9にキャパシタCCP1およびCCP2を介して接続される。ドライバアンプ9は、一又は複数の増幅段を含む。各増幅段は、トランジスタを含んでおり、キャパシタを介して結合される。図1(B)に示されるように、一実施例では、ドライバアンプ9は、例えば3つの増幅段Q1、Q2、Q3を含む。ドライバアンプ9は、増幅段Q1の入力に接続されたインピーダンス整合回路33a、増幅段Q3の出力に接続されたインピーダンス整合回路33b、増幅段Q1およびQ2の間に接続されたインピーダンス整合回路33c、増幅段Q2およびQ3の間に接続されたインピーダンス整合回路33dを含む。ドライバアンプ9は、メインアンプ7に入るために必要な信号入力のレベルにリニアライザ3からの信号を増幅する。ドライバアンプ9は、電源11からバイアス電圧の供給を受けている。電源11の電圧を変更することによって、ドライバアンプ9は、増幅率が変更される。このドライバアンプ9は、歪を補償される増幅器の利得特性が温度により変化したときに、利得を調整して歪補償特性を合わせるために使用されることができる。
図4は、一実施例のドライバアンプの回路図である。ドライバアンプ40は、第1の段Q1、第2の段Q2および第3の段Q3を有する。第1の段Q1は、電界効果トランジスタ41を含む。電界効果トランジスタ41のゲート41aは、バイアス回路43を介して入力INに接続されている。バイアス回路43は、電源VG1からバイアスを受ける。電界効果トランジスタ41のドレイン41bは、負荷回路45を介して電源VD1に接続されている。ゲート41aとドレイン41bとの間には、帰還回路47が接続されている。電界効果トランジスタ41のソース41cは、接地されている。第1の段Q1は第2の段Q2はキャパシタ49を介して接続されている。
第2の段Q2は、電界効果トランジスタ51を含む。電界効果トランジスタ51のゲート51aは、バイアス回路53を介して第1の段から信号を受ける。バイアス回路53は、電源VG1からバイアスを受ける。電界効果トランジスタ51のドレイン51bは、負荷回路55を介して電源VD1に接続されている。ゲート51aとドレイン51bとの間には、帰還回路57が接続されている。電界効果トランジスタ51のソース51cは、接地されている。第2の段Q2は第3の段Q3はキャパシタ59を介して接続されている。
第3の段Q3は、電界効果トランジスタ61を含む。電界効果トランジスタ61のゲート61aは、バイアス回路63を介して第2の段から信号を受ける。バイアス回路63は、電源VG2からバイアスを受ける。電界効果トランジスタ61のドレイン61bは、負荷回路65を介して電源VD2に接続されている。電界効果トランジスタ61のソース61cは、接地されている。電界効果トランジスタ61のドレイン61bは、キャパシタ69a、69b、69cを介して出力OUTに接続されている。
このドライバアンプ40は、バイアス回路にための電源VG1、VG2および負荷回路のための電源VD1、VD2を有している。電源VG1、VG2は、電源11に接続されている。電源11の電圧を変更することによって、ドライバアンプ40の増幅率が変更される。このドライバアンプ40は、歪を補償される増幅器の利得特性が温度により変化したときに、利得を調整して歪補償特性を合わせるために使用されることができる。電源11としては、周知の可変電源、例えばシリーズレギュレータ、スイッチングレギュレータを用いることができる。電源11として電力は必要とされないので、可変抵抗によりその出力電圧を微細に調整可能なシリーズレギュレータを用いることが好ましい。
図5(A)は、歪み発生器のための回路を示す図面である。図5(B)は、歪み発生器のための増幅器の回路面である。歪み発生器19ための回路では、バイポーラトランジスタ23のベースBaseは、入力信号を受ける。エミッタEmitterは、接地されている。コレクタCollectorには、インダクタ23aの一端が接続されている。増幅器の出力は、コレクタから得られる。インダクタ23aの他端およびキャパシタ23bの一端はノードN1に接続されており、キャパシタ23bの他端は接地されている。ノードN1には、抵抗23cを介して制御電圧VIMが加えられる。キャパシタ23dが、制御電圧VIMを受ける端子に接続されている。この回路の利得特性および歪み特性は、制御電圧VIMに応じて変わる。一実施例では、インダクタ23aは、100ナノヘンリであり、キャパシタ23bは、0.1マイクロファラッドである。
バイポーラトランジスタ23は、図5(B)に示される増幅器33に置き換えることができる。増幅器33は、ダーリントン接続された増幅段を含むことができ、ダーリントン接続の増幅段は、バイポーラトランジスタ35、37a、37b、37cを含む。トランジスタ35、37a、37b、37cのエミッタには、抵抗RE1〜RE4が接続されている。また、トランジスタ35のエミッタとトランジスタ37a、37b、37cのベースとの間には、それぞれ抵抗RB1、RB2、RB3が接続されている。好適な実施例の増幅器では、GaAs基板上にInGaP半導体で形成されたヘテロ接合バイポーラトランジスタを用いる。この増幅器はダーリントン接続により2段構成である。この回路により、0.5〜3GHzの範囲における利得が15dB以上になる。
図6(A)および図6(B)は、この増幅器に用いられるヘテロ接合バイポーラトランジスタの非線形特性を示す図面である。この特性は、抵抗150オームを介してコレクタに電圧が給電されたヘテロ接合バイポーラトランジスタのデータである。電源電流を10〜90ミリアンペアまで変化させることにより、Pin−Gain特性では、以下のような3つの非線形カーブを作り出す事が可能である。(1)利得が入力電力の増大に伴い低下し、飽和出力近傍でさらに減少する。(2)利得は入力電力の増大に伴い平坦であり、飽和出力近傍で低下する。(3)利得は入力電力の増大に伴い上昇し、飽和出力近傍で減少する。位相の変化は、Pin−△Phase特性にあるように、一部の領域を除いて、全体的に遅れる傾向にある。
図7(A)および図7(B)は、Si−LDMOS−FETを用いるメインアンプの特性を示す図面である。このメインアンプは、2.1GHz帯において1dB飽和出力電力45ワットの第1の段と、2.1GHz帯において1dB飽和出力電力180ワットの第2の段とを有する。図7(A)では、横軸が入力電力を示し、縦軸が利得を示す。図7(B)では、横軸が入力電力を示し、縦軸が位相の変化を示す。その傾きには、ゲートバイアスに応じて3種類に分類される。(1)入力電力の増大に伴い利得は低下し、飽和出力近傍でさらに減少する。(2)入力電力の増大に伴い利得は平坦であり、飽和出力近傍で低下する。(3)入力電力の増大に伴い利得は上昇し飽和出力近傍で減少する。位相は、遅れる傾向にある。
ヘテロ接合バイポーラトランジスタの特性とSi−LDMOS−FETの特性とを比較すると、バイポーラトランジスタの電源電流(電源電圧)を変化させることによって、Si−LDMOS−FETと似た非線形特性を作り出す事が可能であることが理解される。この非線形特性をリニアライザ3の回路を用いて逆相にして利用すると共に適切な大きさを調整して歪信号を生成すれば、メインアンプ7の非線形特性を改善することができる。
図8(A)および図8(B)は、それぞれ、本実施の形態に係る前置歪補償回路を使用しないマイクロ波増幅器のPin−Gain特性およびPin−△Phase特性を示す図面である。図8(C)および図8(D)は、それぞれ、本実施の形態に係る前置歪補償回路を使用するマイクロ波増幅器のPin−Gain特性およびPin−△Phase特性を示す図面である。図8(A)〜図8(D)において、横軸は、入力パワー(dBm)であり、一目盛り2dBmである。図8(A)および図8(C)において、縦軸は出力の位相(deg)であり、一目盛り1degである。図8(B)および図8(C)において、縦軸は利得(dB)であり、一目盛り0.5dBである。図8(A)および図8(B)に示された特性と図8(C)および図8(D)に示された特性とを比較によれば、本実施の形態に係るリニアライザとメインアンプとを組み合わせると、線形性が改善されることが示される。
図9は、隣接チャネル電力漏洩特性および隣接チャネル電力漏洩特性を示す図面である。シンボルACLR1は、本実施のリニアライザを用いていないマイクロ波増幅器の隣接チャネル電力漏洩特性を示しており、シンボルACLR2は、本実施のリニアライザを用いるマイクロ波増幅器の隣接チャネル電力漏洩特性を示す。図10は、隣接チャネル電力漏洩比を示す図面である。
特性ACLR1およびACLR2の比較によれば、隣接チャネル漏洩電力が、約15dBの改善が得られている。隣接チャネル漏洩電力は、増幅器の非線形により発生するもので、線形性がよくなれば漏洩電力は低減する。この特性によれば、例えばW-CDMAのスペクトラムエミッションマスクの仕様を満足することができる。例えば、40dBm以上の出力でスペクトラムエミッションマスクの仕様を満足させるためには、発明者らの経験によれば隣接チャネル漏洩電力が−52dBcであることと等価である。前置歪み補償を用いない場合は、36dBmで仕様を満たさなくなるけれども、本実施の形態に係る回路を使用すると出力43dBmでも仕様を満足できる。
図11は、本実施の形態に係るリニアライザを搭載した800MHz帯用リニアライザモジュールを示す図面である。このモジュールは、リニアライザ3並びにドライバアンプ9から成り、これらがモジュール基板39上に搭載されている。リニアライザ3は、歪み発生器、可変アッテネータ、カプラおよび移相器を含む。歪み発生器は、ヘテロ接合バイポーラトランジスタを用いて設計されたMMICを用いる。ヘテロ接合バイポーラトランジスタによれば、メインアンプのLDMOSの非線形特性に望ましい歪みを発生させることができる。リニアライザの損失は約10dBであり、ドライバアンプの利得は30dBである。ドライバアンプには、パルスドープ構造GaAs−MESFETを使用している。
例示的なサイズを示せば、約18.1×41.8平方ミリメートルの基板39上において、リニアライザ3は、W1=約18.1ミリメートル、W2=約18.7ミリメートルのサイズを有する。ドライバアンプ9は、約18.1×23.1平方ミリメートルの領域に搭載されている。
文献1に記載された回路は遅延線を用いているので、本実施の形態に係るリニアライザと比較して、大きなサイズとなる。文献2に記載された回路は、9個のハイブリッドカプラー、5個の可変減衰器、5個の可変移相器、2個の歪発生用半導体デバイス、1個の線形増幅用半導体デバイス、および遅延線を含んでいるので、大きなサイズとなる。文献3に記載された回路は、例えば歪発生器を増幅器としても利用している点で、本実施の形態に係る回路と異なる。また、利得および位相の特性が互いに異なっている。文献4では、メインアンプに使用されたMOSトランジスタを特性が合わせ込まれたMOSトランジスタを用いる歪み発生器が記載されている。この歪み発生器は、26〜28ボルトの電源電圧が必要としており、1〜5ワットの消費電力、10〜12dBの利得(0.5〜2GHz)、1ワットの飽和出力といった特性を示す。1cm×1cm程度のサイズが必要とされる。一方、本実施の形態に係る歪み発生器のサイズは、例えば0.5cm×0.5cm程度である。
既に説明したように、上記の実施の形態では、プレディストーション法を用いるマイクロ波増幅器およびリニアライザを説明している。このマイクロ波増幅器およびリニアライザによれば、低コストで消費電力が低く小型化が可能になる。メインアンプ(被補償アンプ)が発生する非線形歪の逆相成分は、その前段に配置されたリニアライザにより発生される。メインアンプは、最終的に非線形成分が打ち消された信号を生成できる。例えば、W-CDMA信号のような大きなピーク対平均電力比を持つ信号を補償するためには、広い出力範囲で非線形成分を補償しなければ、隣接チャネル漏洩電力(ACLR)値は改善できない。しかしながら、本実施の形態によれば、Si-LDMOSFETを用いる高出カパワーアンプの歪補償が可能なリニアライザモジュールが提供される。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
1…マイクロ波増幅器、3…リニアライザ、5…増幅器、7a…MOSトランジスタ、7…メインアンプ、6…増幅器、11…電源、13…第1の方向性結合器、15…第2の方向性結合器、17…可変減衰器、17a…第1の減衰素子、17b…第2の減衰素子、19…歪み発生器、21…可変移相器、21a…第1の移相素子、21b…第2の移相素子、23…バイポーラトランジスタ、25、27…アッテネータ、29、31…信号伝搬経路、Q1、Q2、Q3…増幅段、33…増幅器、35、37a、37b、37c…バイポーラトランジスタ
Claims (5)
- MOSトランジスタを有するメインアンプと、
該メインアンプを駆動するドライバアンプであって、入力端、出力端およびバイアス信号入力端を有し、該バイアス信号入力端に入力されたバイアス信号により利得を調整することができるドライバアンプと、
該バイアス信号を供給する電源であって、該バイアス信号を可変とする機能を有する電源と、
入力信号を受ける入力端子と前記ドライバアンプに接続された出力端子とを有するリニアライザと
を備え、
前記リニアライザは、
前記入力信号を受ける入力、第1の出力および第2の出力を有する第1の方向性結合器と、
前記出力端子に接続された出力、第1の入力および第2の入力を有する第2の方向性結合器と、
前記第1の方向性結合器の前記第1の出力と前記第2の方向性結合器の前記第1の入力との間に接続された可変減衰器と、
前記第1の方向性結合器の前記第1の出力と前記第2の方向性結合器の前記第1の入力との間に接続された歪み発生器と、
前記第1の方向性結合器の前記第2の出力と前記第2の方向性結合器の前記第2の入力との間に接続された可変移相器と
を備え、
前記可変減衰器および前記歪み発生器は直列に接続されており、
前記歪み発生器はバイポーラトランジスタを含む増幅器を有する、ことを特徴とするマイクロ波増幅器。 - 前記歪み発生器の前記バイポーラトランジスタはヘテロ接合バイポーラトランジスタである、ことを特徴とする請求項1に記載されたマイクロ波増幅器。
- 前記歪み発生器はダーリントン接続された増幅段を含む、ことを特徴とする請求項1または請求項2に記載されたマイクロ波増幅器。
- 前記リニアライザは、前記第1の方向性結合器の前記第1の出力と前記第2の方向性結合器の前記第1の入力との間に接続された遅延器を更に含み、
前記遅延器、前記可変減衰器および前記歪み発生器は直列に接続されている、ことを特徴とする請求項1から請求項3のいずれか一項に記載されたマイクロ波増幅器。 - MOSトランジスタを有するメインアンプのためのリニアライザモジュールであって、
前記メインアンプを駆動するドライバアンプと、
前記ドライバアンプに接続されており入力信号を受けるリニアライザと、
前記ドライバアンプおよびリニアライザを搭載する基板と
を備え、
前記リニアライザは、
前記入力信号を受ける入力、第1の出力および第2の出力を有する第1の方向性結合器と、
出力、第1の入力および第2の入力を有する第2の方向性結合器と、
前記第1の方向性結合器の前記第1の出力と前記第2の方向性結合器の前記第1の入力との間に接続された可変減衰器と、
前記第1の方向性結合器の前記第1の出力と前記第2の方向性結合器の前記第1の入力との間に接続された歪み発生器と、
前記第1の方向性結合器の前記第2の出力と前記第2の方向性結合器の前記第2の入力との間に接続された可変移相器と
を備え、
前記可変減衰器および前記歪み発生器は直列に接続されており、
前記歪み発生器はバイポーラトランジスタを含む増幅器を有する、ことを特徴とするリニアライザモジュール。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004063109A JP2005252882A (ja) | 2004-03-05 | 2004-03-05 | マイクロ波増幅器およびリニアライザモジュール |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004063109A JP2005252882A (ja) | 2004-03-05 | 2004-03-05 | マイクロ波増幅器およびリニアライザモジュール |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005252882A true JP2005252882A (ja) | 2005-09-15 |
Family
ID=35032923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004063109A Pending JP2005252882A (ja) | 2004-03-05 | 2004-03-05 | マイクロ波増幅器およびリニアライザモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005252882A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011187178A (ja) * | 2010-03-04 | 2011-09-22 | Jx Nippon Mining & Metals Corp | リチウムイオン電池用正極及びその製造方法 |
JP5245822B2 (ja) * | 2006-04-21 | 2013-07-24 | 日本電気株式会社 | 電力増幅器 |
CN114362769A (zh) * | 2021-12-16 | 2022-04-15 | 成都航天通信设备有限责任公司 | 一种超短波发射机发射过冲补偿电路及其工作方法 |
-
2004
- 2004-03-05 JP JP2004063109A patent/JP2005252882A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5245822B2 (ja) * | 2006-04-21 | 2013-07-24 | 日本電気株式会社 | 電力増幅器 |
JP2011187178A (ja) * | 2010-03-04 | 2011-09-22 | Jx Nippon Mining & Metals Corp | リチウムイオン電池用正極及びその製造方法 |
CN114362769A (zh) * | 2021-12-16 | 2022-04-15 | 成都航天通信设备有限责任公司 | 一种超短波发射机发射过冲补偿电路及其工作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6353360B1 (en) | Linearized power amplifier based on active feedforward-type predistortion | |
US10305437B2 (en) | Doherty amplifier | |
US8736365B2 (en) | Broadband linearization module and method | |
US20060033568A1 (en) | Predistortion linearizing | |
CA2389489A1 (en) | Application of the doherty amplifier as a predistortion circuit for linearizing microwave amplifiers | |
JP2010041634A (ja) | 高周波電力増幅器並びにそれを用いた高周波送信モジュール及び送受信モジュール | |
Nunes et al. | AM/PM distortion in GaN Doherty power amplifiers | |
WO2018004402A1 (en) | Linear doherty power amplifier | |
US6919761B2 (en) | Wideband variable gain amplifier with high linearity operating in switch mode | |
JP2024504605A (ja) | 高信頼性用途のための高効率デュアル駆動電力増幅器 | |
KR100287280B1 (ko) | 보상소자를 이용한 병렬 푸시풀 증폭기 | |
JP2005252882A (ja) | マイクロ波増幅器およびリニアライザモジュール | |
CN214380828U (zh) | 功率放大系统 | |
US7221221B2 (en) | Power amplifier with pre-distorter | |
US20130162350A1 (en) | Power amplifier | |
JP2005252879A (ja) | マイクロ波増幅器およびリニアライザ | |
JP2005252880A (ja) | マイクロ波増幅器およびリニアライザ | |
KR100845661B1 (ko) | 비선형 왜곡신호 발생기가 적용된 선형화기 | |
KR101891619B1 (ko) | 질화갈륨 집적회로 증폭기의 선형화 바이어스 회로 기술 | |
KR100600995B1 (ko) | 바이패스 커패시터를 이용한 전치 왜곡형 선형 전력 증폭기 | |
JP2005252883A (ja) | マイクロ波増幅器 | |
US20230353095A1 (en) | Linearization of differential rf power amplifier by bias control using cross-coupling components | |
KR100688085B1 (ko) | 전력 증폭을 위한 전치왜곡형 선형화 장치 | |
KR20050037588A (ko) | 피드 포워드 증폭기에 기초한 강화 효율 측면 확산 금속 산화물 반도체 | |
Watkins et al. | A dynamic load modulation RF amplifier with current mirror based varactor driver amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091027 |