JP2024504605A - 高信頼性用途のための高効率デュアル駆動電力増幅器 - Google Patents
高信頼性用途のための高効率デュアル駆動電力増幅器 Download PDFInfo
- Publication number
- JP2024504605A JP2024504605A JP2023541940A JP2023541940A JP2024504605A JP 2024504605 A JP2024504605 A JP 2024504605A JP 2023541940 A JP2023541940 A JP 2023541940A JP 2023541940 A JP2023541940 A JP 2023541940A JP 2024504605 A JP2024504605 A JP 2024504605A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transmission line
- line section
- core
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009977 dual effect Effects 0.000 title claims abstract description 51
- 230000005540 biological transmission Effects 0.000 claims abstract description 132
- 230000008878 coupling Effects 0.000 claims abstract description 33
- 238000010168 coupling process Methods 0.000 claims abstract description 33
- 238000005859 coupling reaction Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 3
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims 1
- 230000004913 activation Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 36
- 238000010586 diagram Methods 0.000 description 13
- 210000003127 knee Anatomy 0.000 description 9
- 238000013461 design Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 238000006386 neutralization reaction Methods 0.000 description 4
- 101100365516 Mus musculus Psat1 gene Proteins 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 241001125929 Trisopterus luscus Species 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000010754 BS 2869 Class F Substances 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
- H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
- H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
- H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/537—A transformer being used as coupling element between two amplifying stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
デュアル駆動電力増幅器(PA)であって、PAコアは、2つの伝送線カプラを有する結合ネットワークによって駆動されるトランジスタM1およびM2の差動対を含み、カプラの第1の伝送線セクションは、入力信号Vinを伝送して反対側のトランジスタのゲートを駆動するように構成されており、第2の伝送線セクションは一端が接地され、入力信号Vinの結合部分αVinが、対応するトランジスタのソース端子を駆動するように第1の伝送線セクションに結合されている。当該結合ネットワークの配置では、ソース端子がグランド電位より低い電圧で駆動することが可能になる。本明細書で開示される実施形態は、当該PAコアの実用的な実装のために、入力整合ネットワーク、ドライバ、段間の整合ネットワーク、および出力ネットワークをさらに提供する。
Description
(関連出願の相互参照)
本願は、2021年1月12日に出願された米国仮特許出願第63/136264号の利益を主張するものであり、この仮出願は、その全体が本明細書に記載されているかのように、参照により本明細書に組み込まれる。
本願は、2021年1月12日に出願された米国仮特許出願第63/136264号の利益を主張するものであり、この仮出願は、その全体が本明細書に記載されているかのように、参照により本明細書に組み込まれる。
(発明の分野)
本開示の様々な実施形態は、概して増幅器に関し、より詳細には、ワイヤレス通信用途のためのデュアル駆動電力増幅器の構成に関する。
本開示の様々な実施形態は、概して増幅器に関し、より詳細には、ワイヤレス通信用途のためのデュアル駆動電力増幅器の構成に関する。
(背景)
CMOSで実装された従来の電力増幅器(PA)は、低い降伏電圧、オンチップ受動素子の低い品質係数、およびより高い周波数における固有デバイスの大きな信号損失などの要因に起因して、低効率、低出力電力、低利得、および制限された最大動作周波数に悩まされ得る。これらの問題のいくつかに対処するために、複雑な設計技法が実装されている。例えば、負荷変調、高調波同調負荷、スタックPAコア、非線形性キャンセル、パッシブネットワークを使用する中和技術、および混合信号再構成可能アーキテクチャなどの技術が、PAの特定の性能メトリックを改善するために利用されてきたが、コアユニットは、依然として、主に共通ソース/共通エミッタ(CS/CE)トポロジに基づいている。ほとんどの商用半導体プロセスにおけるトランジスタは、最小で3つの端子(ゲート、ソース、およびドレイン)を有するが、従来のPA設計技法は、トランジスタを2端子デバイスとして利用しているにすぎない。
CMOSで実装された従来の電力増幅器(PA)は、低い降伏電圧、オンチップ受動素子の低い品質係数、およびより高い周波数における固有デバイスの大きな信号損失などの要因に起因して、低効率、低出力電力、低利得、および制限された最大動作周波数に悩まされ得る。これらの問題のいくつかに対処するために、複雑な設計技法が実装されている。例えば、負荷変調、高調波同調負荷、スタックPAコア、非線形性キャンセル、パッシブネットワークを使用する中和技術、および混合信号再構成可能アーキテクチャなどの技術が、PAの特定の性能メトリックを改善するために利用されてきたが、コアユニットは、依然として、主に共通ソース/共通エミッタ(CS/CE)トポロジに基づいている。ほとんどの商用半導体プロセスにおけるトランジスタは、最小で3つの端子(ゲート、ソース、およびドレイン)を有するが、従来のPA設計技法は、トランジスタを2端子デバイスとして利用しているにすぎない。
(新たなスペクトル利用可能性により、高Gb/sデータレートで動作する送信機システムのための、多くの新しい5G New Radio(NR)用途の機会が提供されている。しかしながら、厳格な効率および線形性の要件によって、設計者には重大な課題が課されることになっている。従来のPA設計および上述の設計技法では、主に、ピーク/電力バックオフ(PBO)、電力付加効率(PAE)、および出力電力(Pout)を増加させることに焦点を当ててきた。しかしながら、低い供給電圧を有する、高度にスケーリングされたシリコンプロセスでは、そのような技法は、トランジスタ・ニー電圧(Vknee)が供給電圧のかなりの部分となるため、PAEおよび出力電力に対するリターンを低減する。さらに、実使用においては、デバイスの信頼性を保証するために、供給電圧を低減することも多い。このことは、アレイ素子結合が、実質的なアンテナインピーダンス不整合および望ましくない大きなPA電圧スイングをもたらすアレイ動作に特に関連する。これまでの技術は、PA効率を全体的に改善したが、基本的に、それらは、デバイススイッチングまたは高調波整形に頼ることなく、同じ導通角(例えば、B級の共通ソース(CS)PA)における理論的なPAコア効率を上回ることができない。PAの効率、出力電力、線形性、データレート、および信頼性の改善に関して、性能面における課題が依然として存在する。
開示される技術は、新しいデュアル駆動PA構成を採用する新しい電力増幅器(PA)トポロジに関し、PAコア内のトランジスタは、ゲートおよびソース端子に正しいDCバイアスを提供しながら、デュアル駆動結合ネットワークを使用してゲートおよびソース端子において位相をずらして駆動される。
開示される技術の例示的な実装形態によれば、PAコアは、2つの伝送線ベースのカプラを有する結合ネットワークによって駆動されるトランジスタM1およびM2の差動対を含み、当該対の第1の伝送線セクションは、入力信号Vinを伝送して反対側のトランジスタのゲートを駆動するように構成されており、第2の伝送線セクションは一端が接地されており、入力信号Vinの結合部分αVinが、対応するトランジスタのソース端子を駆動するように第1の伝送線セクションに結合されている。当該結合ネットワークの配置では、ソース端子が接地電位より低い電圧で駆動することが可能になる。本明細書で開示される実施形態では、PAコアの実用的な実装のために、入力整合ネットワーク、ドライバ、段間整合ネットワーク、および出力ネットワークがさらに提供される。
開示される技術の例示的な実装形態によれば、M1ゲート/ベース端子、M1ドレイン/コレクタ端子、およびM1ソース/エミッタ端子の、少なくとも3つの端子を有する第1のトランジスタM1を含むデュアル駆動電力増幅器コアが提供される。デュアル駆動電力増幅器コアはまた、M2ゲート/ベース端子、M2ドレイン/コレクタ端子、およびM2ソース/エミッタ端子の、少なくとも3つの端子を有する第2のトランジスタM2を含む。デュアル駆動電力増幅器コアはまた、第1の伝送線カプラであって、第1の端部および第2の端部を有し、第1の端部が接地されており、第2の端部がM1ソース/エミッタ端子に接続されている第1の伝送線セクションT1と、第1の端部および第2の端部を有し、第1の端部がコア第1の入力信号Vin+および第1のバイアス電圧を受けるように構成されており、第2の端部がM2ゲート/ベース端子に接続されており、かつM1ドレイン/コレクタ端子に結合されている、第1の伝送線セクションT1と電磁的に結合されている第2の伝送線セクションT2とを備える第1の伝送線カプラを含む。デュアル駆動電力増幅器コアはまた、第2の伝送線カプラであって、第1の端部および第2の端部を有し、第1の端部が接地されており、第2の端部がM2ソース/エミッタ端子に接続されている第3の伝送線セクションT3と、第1の端部および第2の端部を有し、第1の端部がコア第2の入力信号Vin-および第1のバイアス電圧を受けるように構成されており、第2の端部がM1ゲート/ベース端子に接続されており、かつM2ドレイン/コレクタ端子に結合されている、第3の伝送線セクションT3と電磁結合されている第4の伝送線セクションT4とを備える第2の伝送線カプラを含む。デュアル駆動電力増幅器コアはまた、M1ドレイン/コレクタ端子に接続され、第2のバイアス電圧を受けるように構成されているコア第1出力端子Vout+と、M2ドレイン/コレクタ端子に接続されており、第2のバイアス電圧を受けるように構成されているコア第2出力端子Vout-とを含み、コア第1およびコア第2出力端子は、コア第1入力信号Vin+とコア第2入力信号Vin-との間の差に対応する増幅差動信号を出力するように構成されている。
開示される技術の別の例示的な実装形態によれば、伝送線ベースのカプラの対が提供される。上記の伝送線ベースのカプラは、2つの入力端子において差動入力電圧信号を受信し、4つの出力端子において、スケーリングされた差動入力電圧信号を受動的に結合するように構成されている。上記の伝送線ベースのカプラの対は、第1の伝送線カプラであって、第1の端部および第2の端部を有し、第1の端部が接地されており、第2の端部がVS1信号を出力するように構成されている第1の伝送線セクションT1と、第1の端部および第2の端部を有し、第1の端部がコア第1入力信号Vin+および第1バイアス電圧を受けるように構成されており、第2の端部がVG2信号を出力するように構成されており、第1の伝送線セクションT1と電磁結合されており、第1の端部において入力信号Vin+を受信することに応答してVS1信号を生成する第2の伝送線セクションT2とを備える第1の伝送線カプラを含む。上記の伝送線ベースのカプラの対は、第2の伝送線カプラであって、第1の端部および第2の端部を有し、第1の端部が接地されており、第2の端部がVS2信号を出力するように構成されている第3の伝送線セクションT3と、第1の端部および第2の端部を有し、第1の端部がコア第2入力信号Vin-および第1バイアス電圧を受けるように構成されており、第2の端部がVG1信号を出力するように構成されており、第3の伝送線セクションT3と電磁結合されて、第1の端部において入力信号Vin-を受信することに応答してVG1信号を生成する第4の伝送線セクションT4とを備える第2の伝送線カプラを含む。
本開示のこれらおよび他の態様は、以下の「詳細な説明」および添付の図面において説明される。実施形態の他の態様および特徴は、図面と併せて特定の例示的な実施形態の以下の説明を検討すると、当業者にとって明らかになるであろう。本開示の特徴は、特定の実施形態および図に関連して論じられ得るが、本開示の全ての実施形態は、本明細書で論じられる特徴のうちの1つ以上を含むことができる。さらに、1つまたは複数の実施形態は、特定の有利な特徴を有するものとして説明され得るが、そのような特徴のうちの1つまたは複数は、また、本明細書で説明される様々な実施形態とともに使用され得る。同様に、例示的な実施形態は、デバイス、システム、または方法の実施形態として以下で説明され得るが、そのような例示的な実施形態は、本開示の様々なデバイス、システム、および方法において実装され得ることを理解されたい。
本開示における特定の実施形態の下記の詳細な説明は、添付の図面と併せて読むと、より良く理解されるであろう。本開示を例示する目的で、特定の実施形態が図面に示される。しかしながら、本開示は、図面に示される実施形態の厳密な配置および手段に限定されないことを理解されたい。
図1Aは、開示される技術の例示的な実施形態による、第1の駆動信号Vinによって駆動されるゲート端子と、第2の駆動信号αVinによって駆動されるソース端子と、結果として生じる出力信号Voutとを有するMOSFETトランジスタの例示的な図である。
図1Bは、開示される技術の例示的実施形態による、接地およびニー電圧Vkneeに対する、第1の駆動信号Vin、第2の駆動信号αVin、および(図1Aに示されるような)結果として生じる出力信号Voutのグラフである。
図2は、開示される技術の例示的実施形態による、デュアル駆動電力増幅器(PA)コアの概略図である。
図3Aは、開示される技術の例示的な実施形態による、Vin+からの信号αVin+およびVin-からのαVin-の受動的な生成を可能にする結合伝送線対の図である。
図3Bは、開示される技術の例示的実施形態による、図3Aに図示されるような結合伝送線対の例示的な物理的レイアウトの3次元図である。
図4Aは、開示される技術の例示的な実施形態による、デュアル駆動コアを利用する電力増幅器の例示的なブロック図である。
図4Bは、開示される技術の例示的実施形態による、(図4Aのブロック図に対応する)デュアル駆動コアを利用する電力増幅器の詳細な概略図である。
(詳細な説明)
開示される技術は、従来の手法に関連する上述の課題のうちのいくつかを克服し得る、新しい電力増幅器(PA)アーキテクチャを含む。開示されるPAトポロジは、PAコアトランジスタが、ゲート端子およびソース端子において位相をずらして駆動される、新しいデュアル駆動構成を採用する。本明細書で使用される「トランジスタ」という用語は、限定はしないが、MOSFET、CMOS、NMOS、PMOS、BJT、NPN、PNPなど(たとえば、BJTのベース、コレクタ、およびエミッタなどの対応する端子を有する)を含む、任意の3端子の信号増幅デバイスを指す場合がある。
開示される技術は、従来の手法に関連する上述の課題のうちのいくつかを克服し得る、新しい電力増幅器(PA)アーキテクチャを含む。開示されるPAトポロジは、PAコアトランジスタが、ゲート端子およびソース端子において位相をずらして駆動される、新しいデュアル駆動構成を採用する。本明細書で使用される「トランジスタ」という用語は、限定はしないが、MOSFET、CMOS、NMOS、PMOS、BJT、NPN、PNPなど(たとえば、BJTのベース、コレクタ、およびエミッタなどの対応する端子を有する)を含む、任意の3端子の信号増幅デバイスを指す場合がある。
開示されるPAトポロジは、トランジスタのソースおよびドレインが同相でスイングすることを可能にし、したがって、トランジスタのニー電圧を人工的に減少させ、それにより、出力電圧スイングを増加できる。このデュアル駆動PAトポロジは、供給電圧の低減を可能にしながら、PAの出力電力、線形性、および効率を大幅に増加させる。さらに、開示されるデュアル駆動トポロジは、共通ゲートと共通ソースとの組合せとして構成され得るので、PA段の入力インピーダンスを大幅に低減することができ、広帯域および低損失段間での整合ネットワークを可能にする。本明細書で開示されるPAトポロジは、より低い供給電圧の使用を可能にしながら、高信頼性の商用用途のための優れた性能を提供することができる。
本開示の原理および特徴の理解を容易にするために、様々な例示的な実施形態が以下に説明される。本明細書に開示される実施形態の様々な要素を構成するものとして以下に記載される構成要素、ステップ、および材料は、例示的なものであり、限定的なものではないことが意図される。本明細書に記載される構成要素、ステップ、および材料と同じまたは同様の機能を実行する多くの適切な構成要素、ステップ、および材料は、本開示の範囲内に包含されることが意図される。本明細書で説明されないそのような他の構成要素、ステップ、および材料は、本明細書で開示される実施形態の開発後に開発される同様の構成要素またはステップを含むことができるが、それらに限定されるものではない。
図1Aは、開示される技術の例示的な実施形態による、第1の駆動信号Vinによって駆動されるゲート端子と、第2の駆動信号αVinによって駆動されるソース端子と、結果として生じる出力信号Voutとを有するデュアル駆動MOSFETトランジスタの例示的な図である。この実装形態では、αは、ゲート駆動信号Vinと位相がずれているソース駆動信号を提供するため、負であり得る。
図1Bは、開示される技術の例示的実施形態による、グランドおよびニー電圧に対する、第1の駆動信号Vin、第2の駆動信号αVin、および(図1Aに示されるような)結果として生じる出力信号Voutのグラフである。
デュアル駆動トランジスタの電力効率は、次のように表すことができる。
ここで、VDDは供給電圧、Vkneeはトランジスタのニー電圧、Imaxはトランジスタを流れる最大電流、IDCはバイアス電流である。ピーク出力電圧は次のように表される。
本明細書で説明するように、トランジスタは、B級としてバイアスされ得る。しかしながら、開示される技術のいくつかの例示的な実装形態によれば、トランジスタのゲートにおけるバイアス電圧は、特定の適用例のために必要に応じて、デバイスをA級、B級、またはC級増幅のいずれかにするように調整され得る。
トランジスタがゲートにおいてのみ駆動されるとき、デバイスの最大効率は、デバイスの導通角および技術固有のVkneeによって決定され、これにより、特により低いVDD値に対して、ピーク出力電圧スイングが低減し、ドレイン効率が制限される。開示された技術は、3端子以上のデバイスであるトランジスタを利用し、さらに、ゲート端子およびソース端子の両方を、それぞれ位相のずれた入力VinおよびαVinで駆動するための結合ネットワークを提供する。ソース電圧は、ドレイン電圧と同相関係を有しながら、グランド以下でスイングし得、供給電圧を増加させる必要なく、最大のドレイン出力電圧スイングをαVinだけ増加させる。
本明細書で開示されるデュアル駆動PAトポロジの利点は、以下を含み得る。(1)ソース結合係数の増加による、同じ導通角での典型的な共通ソーストポロジのPAコアドレイン効率を超えるPAコアドレイン効率の増加。(2)より低いVDD下でのVkneeの影響を緩和することができることによる、低減されたVDD電圧でも維持することができる、より高いドレイン効率。(3)能動デバイスがその飽和領域でより多くの時間を費やし、トライオードで費やす時間がより少ないことよる、デバイスAM-PMおよびAM-AM歪みを低減しながら、電力飽和Psatを増加させることができること。(4)トランジスタの並列入力抵抗が、デバイス・ゲート・インピーダンスが低ソース・インピーダンスと並列に結合されることで低減され、これにより、トランジスタの並列入力抵抗が、広帯域および低損失段間整合ネットワークの設計を容易にするために、ソース結合αVinによって設計することもできること。(5)複素高調波整形PAにおける電圧ピーキングの信頼性問題が軽減され得ること(J級または連続モードF級PA)。
本明細書で開示されるデュアル駆動PAトポロジは、より低い供給電圧が求められる、高信頼性の商用/防衛用途に特に適している。開示された技術の特定の例示的な実装形態は、供給電圧が20ボルト以上であり得る衛星通信用途など、高い供給電圧を有する電力増幅器にも適し得る。本明細書で開示されるデュアル駆動PAトポロジは、従来の積層PAとは異なることも強調されるべきである。そのような従来の積層PAデバイスでは、積層デバイスにおける底部層のMOSFETトランジスタのソース端子がグランドに結合され、このため、デバイスの全出力電圧の振幅が決定されることになる。これに対し、開示された技術のソース端子は、以下に説明されるように、ソース電圧がグランドより下に降圧することを可能にする結合伝送線に接続される。
図2は、開示される技術の例示的な実施形態による、デュアル駆動電力増幅器(PA)コアの概略図であり、当該デュアル駆動電力増幅器コアはデュアル駆動結合ネットワーク206とともに第1のトランジスタM1 202および第2のトランジスタM2 204を含むトランジスタ差動対を利用し得る。デュアル駆動結合ネットワーク206は、伝送線セグメントT1 208、T2 210、T3 212、およびT4 214を含むことができ、T1 208とT2 210とが電磁的に結合され、T4 214とT1 208とが電磁的に結合される。デュアル駆動結合ネットワーク206では、平衡入力信号の第1の部分Vin-がM1 202のゲートを駆動するためにT4 214を通して印加されることが可能となり、一方、Vin-のバージョンが、M2 204のソース端子を駆動するために、T3 212を介して結合される。同時に、平衡入力信号Vin+の第2の部分Vin+は、M2 204のゲートを駆動するためにT2 210を通して印加され得る一方で、Vin+のバージョンがM1 202のソース端子を駆動するためにT1 208を介して結合される。本明細書で開示される実装形態はさらに、ゲートのための非ゼロDC電圧およびソースのためのDC接地など、正しいDCバイアス点を提供することを可能にする。この新しいPAトポロジを使用することで、トランジスタ202および204のソースは、ドレインと同相でスイングし得、したがって、低供給電圧を使用しながら、出力電力および電力付加効率を線形に増加させることができる電圧ニー/出力スイングの拡張が可能となる。
図3Aは、図2に示されるような伝送線ベースのカプラT1 208およびT2 210、T3 212およびT4 214の対を含む結合ネットワーク300の図であり、T1 208はT2 210と結合され(S 302)、T3 212はT4 214と結合される(S 304)。T1 208、T2 210、T3 212、およびT4 214の各々は(単独で)独立した伝送線とみなすことができるが、T1 208がT2 210に近接していることで、T1 208およびT2 210が、第1の伝送線ベースのカプラを形成するように電磁結合することができる。同様に、T3 212およびT4 214は、第2の伝送線ベースのカプラを形成し得る。結合302および304は、それぞれVin+およびVin-から信号αVin+およびαVin-を受動的に生成することができる。いくつかの例示的な実装形態では、結合ネットワーク300は、全体的なデバイス電力利得を低下させ得る誘導性リアクタンス源の劣化を導入できる。いくつかの実装形態では、誘導性リアクタンスは、所望の結合係数αを維持しながら、偶モードインピーダンスZ0eおよび奇モードインピーダンスZ0oに対して適度に低い値を与える伝送線ジオメトリを選択することによって低減され得る。開示される技術の特定の実装形態によれば、結合係数αは、伝送線ジオメトリによって設定され得る。
開示される技術の一実装例において、結合係数αは、約0.1から約0.9の範囲内に設定されてもよい。他の例示的な実装において、結合係数αは、約0.2から約0.8の範囲内に設定されてもよい。他の例示的な実装において、結合係数αは、約0.3から約0.7の範囲内に設定されてもよい。他の例示的な実装において、結合係数αは、約0.4から約0.6の範囲内に設定されてもよい。他の例示的な実装において、結合係数αは、約0.3から約0.4の範囲内に設定されてもよい。
図3Bは、図3Aおよび図2に示されたような要素に対応する結合伝送線対T1 208およびT2 210、T3 212およびT4 214を有する結合ネットワーク300の例示的な物理的レイアウトの3次元図である。この独特なレイアウト構成により、信号Vin+(Vin-)が伝送線T2 210(T4 214)の一端で入力され、長さLにわたってT1 208(T3 212)に電磁的に結合されることが可能となる。開示される技術のいくつかの例示的な実装形態によれば、(以下でさらに説明するように)結果として生じる信号VS1、VG1、VG2、VS2を、残りの回路に好都合にルーティングするために、固有のクロスオーバー領域306が使用され得る。
いくつかの例示的な実装形態では、結合ネットワーク300の伝送線208、210、212、214は、インピーダンス、結合係数などを制御するために、いくつかの異なる変数を使用して設計および製造され得る。そのような変数としては、伝送線長L、幅W1、厚さt2およびt1、ギャップtg、および/または接地面開口幅w2を含むことができる。開示される技術の1つの例示的な実装形態では、長さLは約50ミクロンであり得、幅W1は約10ミクロンであり得、厚さt1およびt2は約3ミクロンであり得、ギャップtgは約1.6ミクロンであり得、接地面開口幅W2は約14ミクロンであり得る。図示されるように、底部トレースT1 208およびT3 212の一端は、接地面314に接続され得る。これらのジオメトリにおいては、偶モードインピーダンスZ0eおよび奇モードインピーダンスZ0oは、30GHzにおいて、それぞれ約15オームおよび約40オームに設定され得る。いくつかの例示的な実装形態では、導通角は約8.5度に調整され得、k係数は30GHzにおいて約0.47であり得る。
図4Aは、開示された技術の例示的な実施形態による、(上述したような)デュアル駆動PAコア200を利用可能な電力増幅器400の例示的なブロック図である。様々な構成が、開示される技術の範囲から逸脱することなく、デュアル駆動コア200を利用するように構成され得る。図4Aは、他の段(入力整合ネットワーク402、ドライバ404、段間整合ネットワーク406、および/または出力ネットワーク408など)がデュアル駆動PAコア200とともにどのように利用され得るかの1つの実例を示す。次に、図4Bを参照して、例示的な電力増幅器400における各段の特定の例示的な構成要素について説明する。
図4Bは、開示される技術の例示的実施形態による、デュアル駆動PAコア200を利用する電力増幅器回路401の例の詳細な概略図である。開示される技術の範囲から逸脱することなく、他の段、構成要素、および配置が利用され得るが、図4Bに示される配置は、図4Aに示される同様の段に対応し得る段402、404、406、408を有するデュアル駆動PAコア200の実使用を示す。
図2、図3A、および図3Bを参照しながら上記で説明したように、デュアル駆動電力増幅器コア200は、M1ゲート端子、M1ドレイン端子、およびM1ソース端子の、少なくとも3つの端子を有する第1のトランジスタM1 202を含むことができる。デュアル駆動電力増幅器コア200は、M2ゲート端子、M2ドレイン端子、およびM2ソース端子の、少なくとも3つの端子を有する第2のトランジスタM2 204を含むことができる。
デュアル駆動電力増幅器コア200は、第1の端部および第2の端部を有する第1の伝送線セクションT1 208を備える第1の伝送線カプラを含むことができ、ここで、第1の端部は接地されており、第2の端部はM1ソース端子に接続されている。
デュアル駆動電力増幅器コア200は、第1の端部および第2の端部を有する第2の伝送線路セクションT2 210を備える第1の伝送線カプラを含むことができ、ここで、第1の端部は、コア第1入力信号および/または第1バイアス電圧のうちの1つまたは複数を受けるように構成され得る。第2の伝送線部T2 210の第2の端部は、M2ゲート端子に接続されていてもよく、M1ドレイン端子に容量結合されていてもよい。上述したように、第1の伝送線部T1 208は、第2の伝送線部T2 210と電磁結合されていてもよい。
デュアル駆動電力増幅器コア200は、第1の端部および第2の端部を有する第3の伝送線セクションT3 212を備える第2の伝送線カプラを含むことができ、ここで、第1の端部は接地されていて、第2の端部はM2ソース端子に接続されていてもよい。
デュアル駆動電力増幅器コア200は、第1の端部および第2の端部を有する第4の伝送線セクションT4 214を含むことができ、ここで、第1の端部は、コア第2入力信号および/または第1バイアス電圧のうちの1つまたは複数を受けるように構成され得る。第4の伝送線部T4 214の第2の端部は、M1ゲート端子に接続されていてもよく、いくつかの実装形態では、M2ドレイン端子に容量結合されていてもよい。上述したように、第3の伝送線部T3 212は、第4の伝送線部T4 214と電磁結合されていてもよい。
いくつかの例示的な実装形態では、図4Bに示すように、M1 202およびM2 204ドレイン端子は、出力として構成されていてもよく、出力ネットワーク408を介してVDDPAを受けても良い。いくつかの例示的な実装形態では、M1 202およびM2 204のドレイン端子は、それぞれコア第1およびコア第2出力端子と見なされ得、M1 202およびM2 204のそれぞれのゲートにおけるコア第1入力信号とコア第2入力信号との間の差に対応する増幅された差動信号を出力するように構成されていてもよい。
いくつかの例示的な実装形態では、回路401は、M1 202ドレイン端子およびM2 204ドレイン端子に印加される電圧を制御するように構成されているカスコードバイアス制御端子VCASを有するカスコード電流バッファを含むことができる。いくつかの例示的な実装形態では、カスコード電流バッファは、供給電圧および出力電力を増加し得る。いくつかの例示的な実装形態では、カスコード電流バッファは、1.3V動作のためにバイアスされ得る。カスコード電流バッファは、M3ゲート端子、M3ドレイン端子、およびM3ソース端子の、少なくとも3つの端子を有する第3のトランジスタM3 414を含むことができる。カスコード電流バッファは、M4ゲート端子、M4ドレイン端子、およびM4ソース端子の、少なくとも3つの端子を有する第4のトランジスタM4 416を含むことができる。いくつかの例示的な実装形態では、M3ソース端子は、コア第1出力端子に接続され得、M4ソース端子は、コア第2出力端子に接続され得る。いくつかの例示的な実装形態では、M3ゲート端子は、M4ゲート端子およびカスコードバイアス制御端子VCASに接続され得る。
いくつかの例示的な実装形態では、回路401は、一次第1端子および一次第2端子を備えた出力変圧器414を有する出力ネットワーク408を含むことができる。いくつかの例示的な実装形態では、出力変圧器414は、一次センタータップ端子を含み得る。いくつかの例示的な実装形態では、一次第1端子はM3ドレイン端子に接続され得、一次第2端子はM4ドレイン端子に接続され得る。いくつかの例示的な実装形態では、1次センタータップ端子は、供給電圧VDDPAを受けるように構成され得る。いくつかの例示的な実装形態では、カスコードバイアス制御端子VCASは、M1ドレイン端子およびM2ドレイン端子に印加される第2バイアス電圧を制御するように構成され得る。いくつかの例示的な実装形態では、第2バイアス電圧は供給電圧VDDPAから導出され得る。
図4Bに示すように、回路401は、一次第1端子、一次第2端子、および一次センタータップ端子を有する変圧器420と、二次第1端子、二次第2端子、および二次センタータップ端子とを含むことができる段間整合ネットワーク406を含むことができる。いくつかの例示的な実装形態では、二次第1端子は、第2の伝送線セクションT2 210の第1の端部に接続され得、二次第2端子は、第4の伝送線セクションT4 214の第1の端部に接続され得る。いくつかの例示的な実装形態では、二次センタータップ端子は、VGSPAバイアス電圧を受けるように構成され得る。
段間整合ネットワーク406と通信するのは、M5ゲート端子、M5ドレイン端子、およびM5ソース端子の、少なくとも3つの端子を有する第5のトランジスタM5 422を含むことができる共通ソースドライバ404であり得る。
いくつかの例示的な実装形態では、共通ソースドライバ404は、M6ゲート端子、M6ドレイン端子、およびM6ソース端子の、少なくとも3つの端子を有する第6のトランジスタM6 424を含むことができる。いくつかの例示的な実装形態では、共通ソースドライバ404は、第1の端部と第2の端部とを有するゲート抵抗器414を含むことができる。いくつかの例示的な実装形態では、M5ソース端子およびM6ソース端子は接地され得、M5ドレイン端子は、段間整合ネットワーク406の一次第1端子に接続され得、かつM6ゲート端子に容量結合され得る。いくつかの例示的な実装形態では、M6ドレイン端子は、段間整合ネットワーク406の一次第2端子に接続され得、かつM5ゲート端子に容量結合され得る。いくつかの例示的な実装形態では、M5ゲート端子は、ゲート抵抗器414の第1の端部に接続され得、M6ゲート端子は、ゲート抵抗器414の第2の端部に接続され得る。いくつかの例示的な実装形態では、ゲート抵抗器414は、ドライバ段404の入力インピーダンスを最適化するように、たとえば、S11(入力反射)パラメータを最小化するように選択され得る。
開示される技術の特定の例示的な実装形態は、段間整合ネットワーク変換器420の一次センタータップ端子に接続されているVDDDR端子を含むことができ、共通ソースドライバ404回路への供給電圧を受けるように構成され得る。
いくつかの例示的な実装形態では、(図4Bの左側に示される)電力増幅器回路401の入力側は、一次第1端子、一次第2端子、二次第1端子、および二次2端子を有する入力変圧器414を含むことができる入力整合ネットワーク402を含むことができる。開示される技術の一つの例示的な実装形態では、RF入力端子のうちの1つまたは複数は、入力変圧器414の一次端子と容量結合され得る。いくつかの例示的な実装形態では、変圧器414は、ドライバセクション404におけるM5 422およびM6 242のゲート-ソースをバイアスするためのVGSDRバイアス入力端子に接続され得る二次センタータップ端子を含むことができる。いくつかの例示的な実装形態では、変圧器414の二次第1端子は、ゲート抵抗器414の第1の端部に接続され得、二次第2端子は、ゲート抵抗器414の第2の端部に接続され得る。例示的な一つの実装形態では、ゲート抵抗器414は、約550オームであり得る。必要に応じて、他の抵抗値のゲート抵抗器414を利用してもよい。
いくつかの例示的な実装形態では、入力整合ネットワーク402は、図示されるように、(グランドを基準とする)シングルエンドRF入力として構成され得る。代替的に、入力接地接続はオープンであってもよく、入力変圧器414の二次第1入力は、平衡入力(または接地を基準としない入力信号)を受け入れるために、別のRF入力接続410と接続されてもよい。同様に、出力側(右端側)では、出力ネットワーク408は、(図示のように)グランドを基準とするシングルエンドRF出力として構成することができ、あるいは、出力接地接続をオープンにしてもよく、対応する出力変圧器端子を第2のRF出力接続412に接続して、例えば、平衡、浮動、および/または他の方法で、グランドを基準としない出力を提供してもよい。
従来の容量結合ネットワークと比較して、結合されている伝送線(T2 210と結合されているT1 208、およびT4 214と結合されているT3 212)は、すべてのルーティング寄生を考慮するように構成され得、柔軟性を有する所望の振幅/位相結合のために最適化され得る。さらに、この入力結合ネットワーク206は、追加の受動素子を必要とすることなく、(段間整合変圧器420が、センタータップを介してDCゲートバイアスを提供すると仮定して)各トランジスタM1 202およびM2 204デバイス端子に適切なDCバイアスを自然に提供する。
開示される技術のいくつかの例示的な実装形態によれば、安定性および利得を高めるために、ドライバ404および/またはデュアル駆動PAコア200段のうちの1つまたは複数において中和コンデンサが使用され得る。いくつかの例示的な実装形態では、入力整合ネットワーク402は、広帯域S11整合のための追加のコンデンサおよびゲート抵抗終端を含み得る。開示される技術のいくつかの例示的な実装形態によれば、段間整合ネットワーク406は、デュアル駆動PAコア入力における、より低い実インピーダンス(CSについては748Ωおよびデュアル駆動PAについては36Ω)に起因して、ゲート逆Qing抵抗器を用いずに、1つの変圧器420を使用し得る。
大信号CWシミュレーションに基づいて、デュアル駆動PAコアのドレイン効率、OP1dB、およびPsatは、結合係数αが増加するにつれて増加し得る。逆に、αが増加するにつれて、電力利得は、PAコア入力インピーダンスおよびソース誘導性縮退の低減に起因して減少し得る。したがって、利得が全体的なPA PAEを維持するのに十分である、最適なデュアル駆動の動作領域が存在し得る。開示される技術のいくつかの例示的な実装形態によれば、αは0.35になるように選択され得る。
45nmのSOI CMOSプロセスを使用して、1.3×1.2mm2の総面積を有する、開示されたデュアル駆動PAのプロトタイプを製造した。19.1dBmの最大OP1dBは、31GHzで達成され、23GHzから34GHzまで、1dB未満の変動である。
本明細書で開示されるデュアル駆動PAのプロトタイプは、29GHzで50%の最大PAE(PAEmax)および59.7%の最大DE(DEmax)を達成することができ、これは、シリコンにおける2段PAについて報告された、最も高いPAEおよびDEである。24GHzから35GHzまで、PAはまた、PAEmax≧40%を維持する。OP1dBおよびPsatは、帯域幅全体にわたって1dB以内であり、OP1dBにおける最大PAE(PAEOP1db)は47.4%である。
1.7/1.9V VDDに対して24GHzから36GHzのDPDを用いないシングルキャリア信号および5G NR FR2変調試験は、開示された技術が、平均Pout/PAE(Pavg/PAEavg)に対して最も高い測定パフォーマンスを提供したことを示し、これは、1.9V供給電圧に対して30GHzで-25dB rms EVMの1.5GSym/s 64-QAM信号に対して15.05dBm/30.13%である。Pavg/PAEavgについて測定された最高の性能は、1.9V供給電圧に対して30GHzで-25dB rms EVMの5G NR FR2 200MHz 1-CC 64-QAM信号に対して、11.39dBm/16.98%である。
付録の表1A、1B、および1Cは、これまでの研究に対する、本明細書に開示されるデュアル駆動PA技術の性能結果を要約した表である。開示された技術の特定の例示的な実装形態は、高効率かつ線形の広帯域変調をサポートし、これは、従来のPAよりも性能が優れており、開示されたデュアル駆動PAが高信頼性用途へ適合することを顕著に示すものである。
本明細書に開示される実施形態および特許請求の範囲は、それらが適用されることにおいて、説明に記載され、図面に示される構成要素の構造および配置の詳細に限定されないことを理解されたい。むしろ、説明および図面は、想定される実施形態の例を提供するものである。本明細書に開示される実施形態および特許請求の範囲はさらに、他の実施形態が可能であり、様々な方法で実践および実行されることが可能である。また、本明細書で使用される表現および用語は、説明のためのものであり、特許請求の範囲を限定するものと見なされるべきではないことを理解されたい。
したがって、当業者は、本出願および特許請求の範囲が基づく概念が、本出願において提示される実施形態および特許請求の範囲のいくつかの目的を実行するための他の構造、方法、およびシステムの設計の基礎として容易に利用され得ることを理解するであろう。したがって、特許請求の範囲が、そのような等価な構成を含むものとみなされることが重要である。
(付録)
[1] T.Liら、「18.4%の変調PAEおよび43.5%のピークPAEにおいて18Gb/sをサポートする、連続モード高調波同調19GHz~29.5GHz超線形PA」“A Continuous-Mode Harmonically Tuned 19-to-29.5GHz Ultra-Linear PA Supporting 18Gb/s at 18.4% Modulation PAE and 43.5% Peak PAE”、ISSCC、410~412頁、2018年2月
[2] K. Ning and J. F. Buckwalter、「45nm SOI CMOSにおける結合インダクタ中和を伴う28GHz、18dBm、48% PAE積層FET電力増幅器」“A 28-GHz, 18-dBm, 48% PAE Stacked-FET Power Amplifier with Coupled-Inductor Neutralization in 45-nm SOI CMOS”、2018 IEEE BiCMOSおよび化合物半導体の集積回路および技術シンポジウム(BCICTS)、2018年、85~88ページ、DOIコード:10.1109/BCICTS.2018.8550832
[3] F.Wangら、「高効率mm波5GマルチGB/s通信のための高線形超分解能混合信号ドハティ電力増幅器」“A Highly Linear Super-Resolution Mixed-Signal Doherty Power Amplifier for High-Efficiency mm-Wave 5G Multi-Gb/s Communications”、ISSCC、88~99ページ、2019年2月
[4] S.Aliら、「5Gフェーズドアレイのための変圧器ベースのAM-PM歪み補正技法を使用する28GHz 41% PAE線形CMOS電力増幅器」“A 28GHz 41%-PAE Linear CMOS Power Amplifier Using a Transformer-Based AM-PM Distortion-Correction Technique for 5G Phased Arrays”、ISSCC、406~408ページ、2018年2月
[5] M.VigilanteおよびP.Reynaert「0.9V 28nm バルクCMOSにおける29GHZ―57GHz AM-PM補償を有する広帯域AB級電力増幅器」“A Wideband Class-AB Power Amplifier With 29-57-GHz AM-PM Compensation in 0.9-V 28-nm Bulk CMOS”、IEEE JSSC、第53巻、no.5、1288~1301ページ、2018年5月
[6] S.Shakib、M.Elkhholy、J.Dunmorth、V.Aparin、およびK.Entesari「40nm CMOSにおける5Gのための8×100MHzキャリアアグリゲーションをサポートする2.7広帯域28GHz電力増幅器」“2.7 a wideband 28GHz powher amplifier supporting 8×100MHz carrier aggregation for 5G in 40nm CMOS”、2017 IEEE 国際ソリッドステート回路カンファレンス (ISSCC)、2017、44~45ページ、DOIコード:10.1109/ISSCC.2017、7870252
[7] F.WangおよびH.Wang、「24GHz~40GHzにわたって>17.8dBm P1dBおよび>36.6% PAEP1dBを達成し、24GHz~42GHzにわたって64-/256-QAM 5G NR信号を連続的にサポートする、補償された分布バラン出力ネットワークを有する瞬時広帯域超小型高線形PA」“An Instantaneously Broadband Ultra-Compact Highly Linear PA with Compensated Distributed-Balun Output Network Achieving >17.8dBm P1dB and >36.6% PAEP1dB over 24 to 40GHz and Continuously Supporting 64-/256-QAM 5G NR Signals over 24 to 42GHz”、ISSCC、372~374ページ、2020年2月
[2] K. Ning and J. F. Buckwalter、「45nm SOI CMOSにおける結合インダクタ中和を伴う28GHz、18dBm、48% PAE積層FET電力増幅器」“A 28-GHz, 18-dBm, 48% PAE Stacked-FET Power Amplifier with Coupled-Inductor Neutralization in 45-nm SOI CMOS”、2018 IEEE BiCMOSおよび化合物半導体の集積回路および技術シンポジウム(BCICTS)、2018年、85~88ページ、DOIコード:10.1109/BCICTS.2018.8550832
[4] S.Aliら、「5Gフェーズドアレイのための変圧器ベースのAM-PM歪み補正技法を使用する28GHz 41% PAE線形CMOS電力増幅器」“A 28GHz 41%-PAE Linear CMOS Power Amplifier Using a Transformer-Based AM-PM Distortion-Correction Technique for 5G Phased Arrays”、ISSCC、406~408ページ、2018年2月
[5] M.VigilanteおよびP.Reynaert「0.9V 28nm バルクCMOSにおける29GHZ―57GHz AM-PM補償を有する広帯域AB級電力増幅器」“A Wideband Class-AB Power Amplifier With 29-57-GHz AM-PM Compensation in 0.9-V 28-nm Bulk CMOS”、IEEE JSSC、第53巻、no.5、1288~1301ページ、2018年5月
[7] F.WangおよびH.Wang、「24GHz~40GHzにわたって>17.8dBm P1dBおよび>36.6% PAEP1dBを達成し、24GHz~42GHzにわたって64-/256-QAM 5G NR信号を連続的にサポートする、補償された分布バラン出力ネットワークを有する瞬時広帯域超小型高線形PA」“An Instantaneously Broadband Ultra-Compact Highly Linear PA with Compensated Distributed-Balun Output Network Achieving >17.8dBm P1dB and >36.6% PAEP1dB over 24 to 40GHz and Continuously Supporting 64-/256-QAM 5G NR Signals over 24 to 42GHz”、ISSCC、372~374ページ、2020年2月
Claims (20)
- デュアル駆動電力増幅器コアであって、
第1のトランジスタM1であって、
M1ゲート端子、
M1ドレイン端子、および
M1ソース端子、の少なくとも3つの端子を有する第1のトランジスタM1と、
第2のトランジスタM2であって、
M2ゲート端子と、
M2ドレイン端子と、
M2ソース端子と、の少なくとも3つの端子を有する第2のトランジスタM2と、
第1の伝送線カプラであって、
第1の端部および第2の端部を有する第1の伝送線セクションT1であって、当該第1の端部が接地されており、当該第2の端部が前記M1ソース端子に接続されている、第1の伝送線セクションT1と、
第1の端部および第2の端部を有する第2の伝送線セクションT2であって、当該第1の端部は、コア第1入力信号Vin+および第1バイアス電圧を受けるように構成されており、当該第2の端部は、前記M2ゲート端子に接続されており、かつ前記M1ドレイン端子に結合されており、前記第1の伝送線セクションT1とは電磁結合されている第2の伝送線セクションT2と、を備える第1の伝送線カプラと、
第2の伝送線カプラであって、
第1の端部および第2の端部を有する第3の伝送線セクションT3であって、当該第1の端部が接地されており、当該第2の端部が前記M2ソース端子に接続されている、第3の伝送線セクションT3と、
第1の端部および第2の端部を有する第4の伝送線セクションT4であって、当該第1の端部は、コア第2入力信号Vin-および第1バイアス電圧を受けるように構成されており、当該第2の端部は、前記M1ゲート端子に接続されており、かつ前記M2ドレイン端子に結合されており、前記第3の伝送線セクションT3とは電磁結合されている第4の伝送線セクションT4と、を備える第2の伝送線カプラと、
前記M1ドレイン端子に接続されており、第2バイアス電圧を受けるように構成されているコア第1出力端子Vout+と、
前記M2ドレイン端子に接続されており、前記第2バイアス電圧を受けるように構成されているコア第2出力端子Vout-であって、前記コア第1出力端および当該コア第2出力端子は、前記コア第1入力信号Vin+と前記コア第2信号Vin-との差に対応する増幅作動信号を出力するように構成されているコア第2出力端子Vout-と、を備えるデュアル駆動電力増幅器コア。 - カスコード電流バッファであって、
前記M1ドレイン端子および前記M2ドレイン端子に印加される前記第2バイアス電圧を制御するように構成されている、カスコードバイアス制御端子と、
第3のトランジスタM3であって、
M3ゲート端子、
M3ドレイン端子、および
M3ソース端子、の少なくとも3つの端子を有する第3のトランジスタM3と、
第4のトランジスタM4であって、
M4ゲート端子、
M4ドレイン端子、および
M4ソース端子、の少なくとも3つの端子を有する第4のトランジスタM4と、を備えるカスコード電流バッファをさらに備え、
前記M3ソース端子は、前記コア第1出力端子Vout+に接続され、前記M4ソース端子は、前記コア第2出力端子Vout-に接続されており、前記M3ゲート端子は前記M4ゲート端子および前記カスコードバイアス制御端子に接続されている、請求項1に記載のデュアル駆動電力増幅器コア。 - 一次第1端子、一次第2端子、一次センタータップ端子を有する出力変圧器をさらに備え、前記一次第1端子は前記M3ドレイン端子に接続されており、前記一次第2端子は前記M4ドレイン端子に接続されており、前記一次センタータップ端子は供給電圧VDDを受けるように構成されており、前記カスコードバイアス制御端子は、前記M1ドレイン端子および前記M2ドレイン端子に印加される前記第2バイアス電圧を制御するように構成されており、前記第2バイアス電圧は前記供給電圧VDDから導出される、請求項2に記載のデュアル駆動電力増幅器コア。
- 一次第1端子、一次第2端子、および一次センタータップ端子を有する出力変圧器と、二次第1端子、二次第2端子、および二次センタータップ端子と、を備える段間整合ネットワークをさらに備え、前記二次第1端子は前記第2の伝送線セクションT2の前記第1の端部に接続されており、前記二次第2端子は前記第4伝送線セクションT4の前記第1の端部に接続されており、前記二次センタータップ端子は前記第1バイアス電圧を受けるように構成されている、請求項1に記載のデュアル駆動電力増幅器コア。
- 共通ソースドライバであって、
第5のトランジスタM5であって、
M5ゲート端子、
M5ドレイン端子、および
M5ソース端子、の少なくとも3つの端子を有する第5のトランジスタM5と、
第6のトランジスタM6であって、
M6ゲート端子、
M6ドレイン端子、および
M6ソース端子、の少なくとも3つの端子を有する第6のトランジスタM6と、
第1の端部と第2の端部とを有するゲート抵抗器と、を備える共通ソースドライバをさらに備え、
前記M5ソース端子および前記M6ソース端子はグランドに接続されており、前記M5ドレイン端子は、前記段間整合ネットワークの前記一次第1端子に接続されており、かつ前記M6ゲート端子に結合されており、前記M6ドレイン端子は、前記段間整合ネットワークの前記一次第2端子に接続されており、かつ前記M5ゲート端子に容量結合されており、前記M5ゲート端子は、前記ゲート抵抗器の前記第1の端部に接続されており、前記M6ゲート端子は、前記ゲート抵抗器の前記第2の端部に接続されている、請求項4に記載のデュアル駆動電力増幅器コア。 - 前記段間整合ネットワークの前記一次センタータップ端子に接続されており、かつ前記共通ソースドライバへの供給電圧を受けるように構成されているVDD端子をさらに備える、請求項5に記載のデュアルフィード電力増幅器。
- 一次第1端子と、一次第2端子と、二次第1端子と、二次第2端子と、第3バイアス入力端子に接続されている二次センタータップ端子とを備える入力バランネットワークをさらに備え、当該二次第1端子は、前記ゲート抵抗器の前記第1の端部に接続されており、前記二次第2端子は、前記ゲート抵抗器の前記第2の端部に接続されており、前記一次第1端子は、第1RF入力信号を受信するように構成されている第1RF入力端子に容量結合されている、請求項5に記載のデュアルフィード電力増幅器。
- 前記入力バランネットワークの前記一次第2端子はグランドに接続されており、かつ前記一次第1端子に結合されており、前記第1RF入力端子は、不平衡RF入力信号を受信するように構成されている、請求項7に記載のデュアル駆動電力増幅器。
- 前記入力バランネットワークの前記一次第2端子は、第2RF入力端子に容量結合されており、かつ前記一次第1端子に容量結合されており、前記第1RF入力端子および前記第2RF入力端子は、平衡RF信号を受信するように構成されている、請求項7に記載のデュアル駆動電力増幅器。
- 前記第2の伝送線セクションT2の前記第2の端部は、前記M1ドレイン端子に容量結合されており、前記第4の伝送線セクションT4の前記第2の端部は、前記M2ドレイン端子に容量結合されている、請求項1に記載のデュアル駆動電力増幅器。
- 前記第2の伝送線セクションT2と前記第4の伝送線セクションT4とをクロスルーティングするように構成されている信号クロスオーバー領域をさらに備える、請求項1に記載のデュアル駆動電力増幅器
- 前記第2の伝送線セクションT2は、前記第1の伝送線セクションT1上に積層されており、前記第4の伝送線セクションT4は、前記第3の伝送線セクションT3上に積層されている、請求項1に記載のデュアル駆動電力増幅器。
- 前記第1のトランジスタM1および前記第2のトランジスタM2は、バルクCMOS、CMOS SOI、GaAs、およびGaNプロセスのうちの1つまたは複数を用いて製作される、請求項1に記載のデュアル駆動電力増幅器。
- 2つの入力端子において差動入力電圧信号を受信し、かつ4つの出力端子において、スケーリングされた前記差動入力電圧信号を受動的に結合するように構成されている、伝送線ベースのカプラの対であって、
第1の伝送線カプラであって、
第1の端部および第2の端部を有する第1の伝送線セクションT1であって、当該第1の端部が接地され、当該第2の端部がVS1信号を出力するように構成されている、第1の伝送線セクションT1と、
第1の端部および第2の端部を有する第2の伝送線セクションT2であって、当該第1の端部は、コア第1入力信号Vin+および第1バイアス電圧を受けるように構成されており、当該第2の端部は、VG2信号を出力するように構成されており、当該第2の伝送線セクションT2の前記第1の端部において前記入力信号Vin+を受信することに応じて、前記VS1信号を生成するように前記第1の伝送線セクションT1が電磁結合されている第2の伝送線セクションT2と、を備える第1の伝送線カプラと、
第2の伝送線カプラであって、
第1の端部および第2の端部を有する第3の伝送線セクションT3であって、当該第1の端部が接地されており、当該第2の端部がVS2信号を出力するように構成されている、第3の伝送線セクションT3と、
第1の端部および第2の端部を有する第4の伝送線セクションT4であって、当該第1の端部は、コア第2入力信号Vin-および前記第1バイアス電圧を受けるように構成されており、当該第2の端部は、VG1信号を出力するように構成されており、当該第4の伝送線セクションT4の前記第1の端部において前記入力信号Vin-を受信することに応じて、前記VG1信号を生成するように前記第3の伝送線セクションT3と電磁結合されている第4の伝送線セクションT4と、を備える第2の伝送線カプラと、を備える伝送線ベースのカプラの対。 - 前記VG1信号および前記VG2信号をクロスルーティングして、前記VG1信号および前記VG2信号を、それぞれ、前記VS1信号および前記VS2信号とペアリングするように構成されている信号クロスオーバー領域をさらに備える、請求項14に記載の伝送線ベースのカプラの対。
- 前記第2の伝送線セクションT2は、前記第1の伝送線セクションT1上に積層されており、前記第4の伝送線セクションT4は、前記第3の伝送線セクションT3上に積層されている、請求項14に記載の伝送線ベースのカプラの対。
- 前記第2の伝送線セクションT2は、
0~1、
0.2~0.6、
0.3~0.4、または
0.5~0.8のうちの1つ以上の範囲を有する結合係数で、前記Vin+信号を前記第1の伝送線セクションT1に結合するように構成されている、請求項16に記載の伝送線ベースのカプラの対。 - 前記第4の伝送線セクションT4は、
0~1、
0.2~0.6、
0.3~0.4、または
0.5~0.8のうちの1つ以上の範囲を有する結合係数で、前記Vin-信号を前記第3の伝送線セクションT3に結合するように構成されている、請求項16に記載の伝送線ベースのカプラの対。 - 前記第2の伝送線セクションT2は、伝送線の長さ、伝送線の幅、および伝送線間のギャップを含む物理パラメータに基づく結合係数で、前記Vin+信号を前記第1の伝送線セクションT1に結合するように構成されている、請求項16に記載の伝送線ベースのカプラの対。
- 前記第4の伝送線セクションT4は、伝送線の長さ、伝送線の幅、および伝送線間のギャップを含む物理パラメータに基づく結合係数で、前記Vin-信号を前記第3の伝送線セクションT3に結合するように構成されている、請求項16に記載の伝送線ベースのカプラの対。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163136264P | 2021-01-12 | 2021-01-12 | |
US63/136,264 | 2021-01-12 | ||
PCT/US2022/012068 WO2022155163A1 (en) | 2021-01-12 | 2022-01-12 | Highly efficient dual-drive power amplifier for high reliability applications |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024504605A true JP2024504605A (ja) | 2024-02-01 |
Family
ID=82322314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023541940A Pending JP2024504605A (ja) | 2021-01-12 | 2022-01-12 | 高信頼性用途のための高効率デュアル駆動電力増幅器 |
Country Status (7)
Country | Link |
---|---|
US (2) | US11469726B2 (ja) |
EP (1) | EP4264828A1 (ja) |
JP (1) | JP2024504605A (ja) |
KR (1) | KR20230129028A (ja) |
CN (1) | CN116888888A (ja) |
CA (1) | CA3204898A1 (ja) |
IL (1) | IL304394A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023178200A1 (en) | 2022-03-15 | 2023-09-21 | Falcomm, Inc. | Dual drive doherty power amplifier and systems and methods relating to same |
CN116032226B (zh) * | 2023-02-27 | 2023-06-20 | 广东工业大学 | 一种5g通信系统和基于堆叠结构宽带差分的功率放大器 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7362174B2 (en) * | 2005-07-29 | 2008-04-22 | Broadcom Corporation | Current-controlled CMOS (C3MOS) wideband input data amplifier for reduced differential and common-mode reflection |
EP2425527B1 (en) * | 2009-04-30 | 2013-12-25 | Freescale Semiconductor, Inc. | Wireless communication device and semiconductor package device having a power amplifier therefor |
DE102010035456A1 (de) * | 2010-02-19 | 2011-08-25 | Rohde & Schwarz GmbH & Co. KG, 81671 | Tastkopf-System mit Kompensationsnetzwerk |
US8264282B1 (en) * | 2011-05-19 | 2012-09-11 | Renesas Mobile Corporation | Amplifier |
WO2013001711A1 (ja) * | 2011-06-28 | 2013-01-03 | パナソニック株式会社 | 高周波電力増幅器 |
JP5714470B2 (ja) * | 2011-11-21 | 2015-05-07 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Cmos集積回路及び増幅回路 |
JP5720545B2 (ja) * | 2011-11-24 | 2015-05-20 | 富士通株式会社 | 電力増幅器 |
JP5874441B2 (ja) * | 2012-02-29 | 2016-03-02 | 富士通株式会社 | 増幅器 |
ITMI20120736A1 (it) * | 2012-05-03 | 2013-11-04 | St Microelectronics Srl | Amplificatore a trans-impedenza per interfaccia ottico-elettrica ad alta velocità |
US8829981B2 (en) * | 2012-09-28 | 2014-09-09 | Rf Micro Devices, Inc. | Local voltage control for isolated transistor arrays |
US9521342B2 (en) * | 2014-10-03 | 2016-12-13 | Forza Silicon, Inc. | Amplifier sharing technique for low power charge mode readout in CMOS image sensors |
EP3109935B1 (en) | 2015-06-26 | 2019-11-27 | IMEC vzw | Coupling element for differential hybrid coupler |
DE102016111887A1 (de) | 2016-06-29 | 2018-01-04 | Infineon Technologies Ag | Differentieller Richtkoppler, Signalumwandlungssystem und Verfahren zur Umwandlung eines differentiellen Eingangssignals |
US10455529B2 (en) | 2017-05-09 | 2019-10-22 | Khalifa University of Science and Technology | Multi-standard transmitter architecture with digital upconvert stage and gallium nitride (GAN) amplifier circuit |
US10291194B2 (en) * | 2017-10-09 | 2019-05-14 | Infineon Technologies Ag | System and method for biasing an RF circuit |
US10707817B2 (en) | 2018-05-30 | 2020-07-07 | Speedlink Technology Inc. | Wideband low noise amplifier (LNA) with a reconfigurable bandwidth for millimeter-wave 5G communication |
US11973474B2 (en) | 2019-04-22 | 2024-04-30 | Georgia Tech Research Corporation | Power amplifiers and transmission systems and methods of broadband and efficient operations |
-
2022
- 2022-01-12 CA CA3204898A patent/CA3204898A1/en active Pending
- 2022-01-12 EP EP22739955.7A patent/EP4264828A1/en active Pending
- 2022-01-12 CN CN202280016255.XA patent/CN116888888A/zh active Pending
- 2022-01-12 JP JP2023541940A patent/JP2024504605A/ja active Pending
- 2022-01-12 KR KR1020237026455A patent/KR20230129028A/ko unknown
- 2022-03-03 US US17/685,662 patent/US11469726B2/en active Active
- 2022-10-10 US US18/045,239 patent/US20230084449A1/en active Pending
-
2023
- 2023-07-11 IL IL304394A patent/IL304394A/en unknown
Also Published As
Publication number | Publication date |
---|---|
CA3204898A1 (en) | 2022-07-21 |
US20220224296A1 (en) | 2022-07-14 |
US20230084449A1 (en) | 2023-03-16 |
KR20230129028A (ko) | 2023-09-05 |
US11469726B2 (en) | 2022-10-11 |
EP4264828A1 (en) | 2023-10-25 |
CN116888888A (zh) | 2023-10-13 |
IL304394A (en) | 2023-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Van Der Heijden et al. | A 19W high-efficiency wide-band CMOS-GaN class-E Chireix RF outphasing power amplifier | |
US6737948B2 (en) | Distributed circular geometry power amplifier architecture | |
US20230084449A1 (en) | Highly efficient dual-drive power amplifier for high reliability applications | |
US8497736B1 (en) | Direct DC coupled push-pull BJT driver for power amplifier with built-in gain and bias current signal dependent expansion | |
Park et al. | A 1.9-GHz CMOS power amplifier using three-port asymmetric transmission line transformer for a polar transmitter | |
US9935585B2 (en) | RF amplifier operational in different power modes | |
JP2006157900A (ja) | 増幅器 | |
Garay et al. | 26.3 A mm-wave power amplifier for 5G communication using a dual-drive topology exhibiting a maximum PAE of 50% and maximum DE of 60% at 30GHz | |
WO2023045542A1 (zh) | 应用于5g通信系统的射频功率放大器及射频前端架构 | |
Yu et al. | A 28-GHz Doherty power amplifier with a compact transformer-based quadrature hybrid in 65-nm CMOS | |
US20100248648A1 (en) | Amplifier circuit and transceiver | |
CN102195569B (zh) | 功率放大器的共源共栅晶体管的正负反馈的系统和方法 | |
US8633771B2 (en) | Power amplifier | |
Liu et al. | A 44 to 64 GHz broadband 90° hybrid Doherty PA with quasi non-foster tuner in 0.13 μm SiGe | |
US20140354363A1 (en) | Power amplifier | |
WO2022155163A1 (en) | Highly efficient dual-drive power amplifier for high reliability applications | |
KR101932226B1 (ko) | 병렬 캐스코드 구성을 갖는 전력 증폭기 | |
Chen et al. | A 14-GHz-band Highly Linear Stacked FET Power Amplifier IC with 20.1 dBm P1dB and 40.1% PAE in 56-nm SOI CMOS | |
US20230396218A1 (en) | High millimeter-wave Frequency Gain-Boosting Power Amplifier with Differential Complex Neutralization Feedback Network | |
Du et al. | A 2.4 GHz Doherty Power Amplifier Based on Voltage Combining in 22 nm CMOS | |
Jing et al. | A 2.4 GHz SiGe Envelope Tracking Power Amplifier for LTE Applications | |
Grebennikov et al. | Distributed power amplifiers | |
Huang et al. | A 60GHz CMOS power amplifier with parametric matching networks | |
Nguyen et al. | A review of millimeter-wave InP distributed amplifiers | |
Choupan et al. | Millimeter-wave Power Amplifier with Linearization Technique in $0.18-\mu\mathrm {m} $ CMOS Process |